知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-02-07
(45)【発行日】2023-02-15
(54)【発明の名称】発光ダイオードを備えたディスプレイスクリーン
(51)【国際特許分類】
G09G 3/32 20160101AFI20230208BHJP
G09G 3/20 20060101ALI20230208BHJP
H01L 33/00 20100101ALI20230208BHJP
【ＦＩ】
G09G3/32 A
G09G3/20 611F
G09G3/20 621A
G09G3/20 624B
G09G3/20 641A
G09G3/20 680H
H01L33/00 J
【請求項の数】
7
(21)【出願番号】P 2020535179
(86)(22)【出願日】2018-12-06
(65)【公表番号】
(43)【公表日】2021-03-11
(86)【国際出願番号】 EP2018083891
(87)【国際公開番号】W WO2019129474
(87)【国際公開日】2019-07-04
【審査請求日】2021-10-15
(31)【優先権主張番号】1763313
(32)【優先日】2017-12-28
(33)【優先権主張国・地域又は機関】FR
(73)【特許権者】
【識別番号】515113307
【氏名又は名称】アルディア
(74)【代理人】
【識別番号】100114557
【弁理士】
【氏名又は名称】河野 英仁
(74)【代理人】
【識別番号】100078868
【弁理士】
【氏名又は名称】河野 登夫
(72)【発明者】
【氏名】シャルボニエ，マチュー
(72)【発明者】
【氏名】メルシエ，フレデリック
【審査官】武田 悟
(56)【参考文献】
【文献】特表２００４－５１０２０８（ＪＰ，Ａ）
【文献】特開２０１６－２１２２３９（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１７／００３９９３５（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０９Ｇ ３／００ － ３／３８
Ｈ０１Ｌ ３３／００
(57)【特許請求の範囲】
【請求項1】
発光ダイオードと、前記発光ダイオードに電力を供給する制御可能な電流源と、周期信号から前記電流源を制御するためのパルス幅変調信号を供給することができる制御回路とを夫々有し、複数行及び複数列に配置されている少なくとも1000の表示回路と、前記制御回路に連結された第１の電極と、
前記複数行の表示回路から１行の表示回路を選択するための選択信号を各第１の電極に連続的に供給するための回路と、
前記周期信号を供給することができる複数の発振回路と
を備えており、
前記発振回路の各々は、前記制御回路の１００未満に連結されており、
前記周期信号は互いに非同期であり、前記周期信号及び前記選択信号の内の一方の信号の立上りエッジ及び／又は立下りエッジが、前記周期信号及び前記選択信号の内の他方の信号の立上りエッジ及び／又は立下りエッジと同時的に生じず、前記他方の信号の立上りエッジ及び／又は立下りエッジに対して規則的な間隔で生じないように、前記周期信号は前記選択信号と非同期であることを特徴とするディスプレイスクリーン。
【請求項2】
前記発振回路の各々は、前記制御回路の少なくとも２つに連結されていることを特徴とする請求項１に記載のディスプレイスクリーン。
【請求項3】
前記発振回路の各々は、前記制御回路の少なくとも１０に連結されていることを特徴とする請求項１に記載のディスプレイスクリーン。
【請求項4】
前記制御回路に連結された第２の電極と、前記第２の電極にデータ信号を供給するための回路とを更に備えており、各表示回路の制御回路は、前記制御回路によって受信するデータ信号を記憶するための回路、及び前記データ信号と前記周期信号とを比較してパルス幅変調信号を供給することができる回路を有していることを特徴とする請求項１～３のいずれか１つに記載のディスプレイスクリーン。
【請求項5】
各周期信号の周波数は、前記第１の電極の内の１つの選択信号の周波数の２倍より大きいことを特徴とする請求項１～４のいずれか１つに記載のディスプレイスクリーン。
【請求項6】
各周期信号の周波数は、前記第１の電極の内の１つの選択信号の周波数の１０倍より大きいことを特徴とする請求項１～５のいずれか１つに記載のディスプレイスクリーン。
【請求項7】
各周期信号の周波数は１MHz より小さいことを特徴とする請求項１～５のいずれか１つに記載のディスプレイスクリーン。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、技術のタイプ（2D発光ダイオード、3D発光ダイオード、有機発光ダイオードなど）が何であれ、発光ダイオードを有する表示画素を備えたディスプレイスクリーンに関する。
【背景技術】
【0002】
発光ダイオードを備えたディスプレイスクリーンの表示画素は、表示画素の一又は複数の発光ダイオードを制御するための回路を表示画素毎に有してもよい。
【0003】
PWM とも称されるパルス幅変調によって発光ダイオードを制御することが知られている。この種の制御では、発光ダイオードを通して連続的な定電流パルスを伝導する。定電流パルスは周期的に繰り返され、デューティサイクルは、発光ダイオードによって放射される光の強度を決定する。このような制御により、発光ダイオードによって消費される電力に対する発光ダイオードによって放射される光パワーの比と等しい発光ダイオードの効率が最大である最適な動作点で発光ダイオードを作動させ得ることが有利である。
【発明の概要】
【発明が解決しようとする課題】
【0004】
現在、発光ダイオードを備えたディスプレイスクリーンの表示画素の大きさを減少させる傾向がある。このため、表示画素の制御回路の形成に利用可能な空間を減少させる。パルス幅変調を実行する制御回路が他のタイプの制御回路より広い空間を一般に占めることが不利点である。
【0005】
実施形態の目的は、発光ダイオードを備えた既存のディスプレイスクリーンの不利点の全て又は一部を克服する発光ダイオードを備えたディスプレイスクリーンを提供することである。
【0006】
実施形態の別の目的は、ディスプレイスクリーンの制御回路がパルス幅変調を実行することである。
【0007】
実施形態の別の目的は、表示画素が200 μｍ未満の大きさを有することである。
【課題を解決するための手段】
【0008】
従って、実施形態は、発光ダイオードと、前記発光ダイオードに電力を供給する制御可能な電流源と、周期信号から前記電流源を制御するためのパルス幅変調信号を供給することができる制御回路とを夫々有している複数の表示回路と、前記制御回路に連結された第１の電極と、各第１の電極に選択信号を連続的に供給するための回路と、前記周期信号を供給することができる一又は複数の発振回路とを備えており、前記周期信号は、前記表示回路の選択信号と非同期であることを特徴とするディスプレイスクリーンを提供する。
【0009】
実施形態によれば、前記ディスプレイスクリーンは、前記周期信号を供給することができる少なくとも２つの発振回路を備えている。
【0010】
実施形態によれば、前記少なくとも２つの発振回路は、非同期の周期信号を供給することができる。
【0011】
実施形態によれば、前記少なくとも２つの発振回路の各々は、前記制御回路の少なくとも２つに連結されている。
【0012】
実施形態によれば、前記少なくとも２つの発振回路の各々は、前記制御回路の少なくとも１０に連結されている。
【0013】
実施形態によれば、前記ディスプレイスクリーンは、少なくとも1000の表示回路を備えており、前記少なくとも２つの発振回路の各々は、前記制御回路の１００未満に連結されている。
【0014】
実施形態によれば、前記ディスプレイスクリーンは、前記制御回路に連結された第２の電極と、前記第２の電極にデータ信号を供給するための回路とを更に備えており、各表示回路の制御回路は、前記制御回路によって受信するデータ信号を記憶するための回路、及び前記データ信号と前記周期信号とを比較してパルス幅変調信号を供給することができる回路を有している。
【0015】
実施形態によれば、各周期信号の周波数は、前記第１の電極の内の１つの選択信号の周波数の２倍より大きい。
【0016】
実施形態によれば、各周期信号の周波数は、前記第１の電極の内の１つの選択信号の周波数の１０倍より大きい。
【0017】
実施形態によれば、各周期信号の周波数は１MHz より小さい。
【図面の簡単な説明】
【0018】
前述及び他の特徴及び利点を、添付図面を参照して本発明を限定するものではない特定の実施形態について以下に詳細に説明する。
【0019】
【図1】ディスプレイスクリーンの実施形態を部分的且つ概略的に示す図である。
【発明を実施するための形態】
【0020】
同一の要素は様々な図面において同一の参照番号で示されており、更に様々な図面は正しい縮尺で示されていない。明瞭化のために、記載された実施形態の理解に有用なステップ及び要素のみが示され詳述されている。「略」、「実質的に」、「約」及び「程度」という用語は、該当する値のプラスマイナス10％、好ましくはプラスマイナス５％の許容値を示すために本明細書に使用されている。
【0021】
更に、「０」と示される第１の一定の状態、例えば低状態と「１」と示される第２の一定の状態、例えば高状態との間で交互に生じる信号が、「二値信号」と称される。同一の電子回路の異なる二値信号の高状態及び低状態は異なってもよい。特に、二値信号は、高状態又は低状態で完全には一定でなくてもよい電圧又は電流に対応してもよい。更に、以下の記載では、MOS トランジスタのソース及びドレインは、絶縁ゲート型電界効果トランジスタ又はMOS トランジスタの「電力端子」と称される。更に、本明細書では、「連結され」又は「結合され」という用語は、直接電気接続（「接続され」を意味する）、又は一若しくは複数の中間素子（抵抗器、コンデンサなど）を介した接続のいずれかを表すために使用される。更に、第１の二値信号の立上りエッジ及び／又は立下りエッジが第２の二値信号の立上りエッジ及び／又は立下りエッジと同時に生じるとき、或いは第２の二値信号の立上りエッジ及び／又は立下りエッジに対して規則的な間隔で生じるとき、第１の二値信号は第２の二値信号と「同期している」と称される。特に、同期している二値信号は共通のクロックに由来する。逆に、第１の二値信号の立上りエッジ及び／又は立下りエッジが第２の二値信号の立上りエッジ及び／又は立下りエッジと同時に生じないとき、或いは第２の二値信号の立上りエッジ及び／又は立下りエッジに対して規則的な間隔で生じないとき、第１の二値信号及び第２の二値信号は「非同期」又は「同期していない」と称される。特に、非同期の二値信号は同一のクロックに由来しない。
【0022】
画像の画素は、ディスプレイスクリーンによって表示される画像の単位素子に相当する。ディスプレイスクリーンがカラー画像のディスプレイスクリーンである場合、ディスプレイスクリーンは、各画像画素を表示するために、実質的に単一色（例えば赤、緑又は青）の光放射線を夫々放射する表示サブ画素とも称される少なくとも３つの発光素子及び／又は光強度調整素子を一般に備えている。３つの表示サブ画素によって放射される放射線を重ね合わせることにより、表示画像の画素に対応する色付けの感覚が観察者に与えられる。ディスプレイスクリーンがモノクロ画像のディスプレイスクリーンである場合、ディスプレイスクリーンは一般に画像の各画素を表示するために単一の光源を備えている。
【0023】
図１は、ディスプレイスクリーン10の実施形態を部分的且つ概略的に示す。ディスプレイスクリーン10は、例えばＭ行及びＮ列に配置された表示回路12i,j を備えており、Ｍは１～16,000の範囲の整数であり、Ｎは１～8,000 の範囲の整数であり、ｉは１～Ｍの範囲の整数であり、ｊは１～Ｎの範囲の整数である。例として、図１ではＭ及びＮは４である。各表示回路12i,j は制御回路14i,j 及び表示サブ画素16i,j を有している。各表示サブ画素16i,j は、図示されていない少なくとも１つの発光ダイオードを有している。
【0024】
行毎に、行内の表示回路12i,j の制御回路14i,j は行電極18i に連結されている。列毎に、列内の表示回路12i,j の制御回路14i,j は列電極20j に連結されている。
【0025】
ディスプレイスクリーン10は、行電極18iに連結された選択回路22を備えており、選択回路22は、各行電極18i に選択信号VSelectiを供給することができる。ディスプレイスクリーン10は、列電極20j に連結された制御回路24を備えており、制御回路24は、各列電極20j にデータ信号Datai,j を供給することができる。
【0026】
図２は、ディスプレイスクリーン10の２つの表示回路12i,j及び表示回路12i+1,j の更に詳細な実施形態を示す。
【0027】
実施形態によれば、ディスプレイスクリーン10は、周期的な振動信号STを供給するための発振回路OSC を備えており、発振回路OSC は表示回路12i,j 及び表示回路12i+1,j に連結されている。各表示サブ画素16i,j は、制御可能な電流源CSi,j に直列連結された発光ダイオードLEDi,jを有している。各制御回路14i,jは、行電極18i及び列電極20jに連結された記憶回路26i,jを有している。記憶回路26i,jは、行電極18iによって供給される信号VSelectiによって制御され、列電極20j によって供給される信号Datai,j を記憶することができる。実施形態によれば、記憶回路26i,jは、信号VSelectiによって制御されるスイッチSWi,jとコンデンサC1i,j とを有している。スイッチSWi,j の第１の端子は列電極20j に連結されており、スイッチSWi,j の第２の端子はコンデンサC1i,j の第１の電極に連結されており、コンデンサC1i,j の第２の電極は、低基準電位源GND 、例えば接地に連結されている。各制御回路14i,j は、第１の入力(+) で発振回路OSC に連結されて第２の入力(-) でコンデンサC1i,j の第１の電極に連結されている比較回路COMPi,jを更に有している。比較回路COMPi,jは、電流源CSi,jを制御するための信号PWMi,jを供給する。
【0028】
ディスプレイスクリーン10の動作方法の実施形態を以下に記述する。信号Vselectiは二値信号である。信号Vselectiが第１の状態、例えば低状態であるとき、スイッチSWi,j はオフであり、信号Vselectiが第２の状態、例えば高状態であるとき、スイッチSWi,j はオンである。信号Datai,j は、発光ダイオードLEDi,jによって放射される光の所望の強度を表すアナログ信号である。スイッチSWi,j がオンされると、コンデンサC1i,j の電圧は信号Datai,j に実質的に等しくなる。信号PWMi,jは、信号STとコンデンサC1i,jの電圧、すなわち信号Datai,j との比較結果に応じて決まる二値信号である。例として、信号STが信号Datai,j より大きい場合、信号PWMi,jは第１の状態、例えば高状態であり、信号STが信号Datai,j より小さい場合、信号PWMi,jは第２の状態、例えば低状態である。信号STは、実質的に各期間全体に亘って連続的に増加する又は連続的に減少する周期信号であることが好ましい。例として、信号STは、各期間に亘って実質的に一定の傾斜で増加する又は減少する鋸歯状の信号である。そのため、得られる信号PWMi,jはパルス幅変調された周期信号であり、１サイクルに亘って高状態の信号PWMi,jの継続時間は信号Datai,j に比例する。
【0029】
電流源CSi,j は信号PWMi,jによって制御される。例として、信号PWMi,jが第１の状態、例えば高状態である場合、電流源CSi,j が起動し、すなわち、電流源CSi,j が発光ダイオードLEDi,jに電流を供給し、信号PWMi,jが第２の状態、例えば低状態である場合、電流源CSi,j の動作を停止し、すなわち、発光ダイオードLEDi,jに電流が流れない。電流源CSi,j が起動すると、電流源CSi,j によって供給される電流は、好ましくは実質的に一定であり、発光ダイオードLEDi,jの効率が最大である電流に等しい。従って、発光ダイオードLEDi,jは定電流で電力が供給されるか又はオフされる。このようにして、発光ダイオードLEDi,jはパルス幅変調によって制御される。
【0030】
図２に示されている実施形態では、発振回路OSC は、例として２つの表示回路12i,j 及び表示回路12i+1,j に連結されている。一般に、ディスプレイスクリーン10は一又は複数の発振回路OSC を備えてもよく、各発振回路OSC はＫ個の表示回路12i,j に連結されており、Ｋは１～Ｎ×Ｍの範囲内の整数であり、好ましくは１～8,000 ×4,000 の範囲内の整数である。Ｋが１に等しい場合は、ディスプレイスクリーン10が表示回路12i,j 毎に発振回路OSC を備えている場合に相当し、ＫがＮ×Ｍに等しい場合は、ディスプレイスクリーン10が全ての表示回路12i,j に対して１つの発振回路OSC を備えている場合に相当する。
【0031】
実施形態によれば、複数行の表示サブ画素が連続的に起動する。そのため、信号Vselect1から信号VSelectMは、継続時間△Ｔに亘って、高状態に連続的に設定され、信号Vselectiが高状態であるとき、信号Vselect1から信号VSelecti-1及び信号Vselecti+1から信号VSelectMは低状態にある。ディスプレイスクリーンのリフレッシュ周波数をＦと称する。リフレッシュ周波数Ｆは１／△Ｔと等しい。例として、リフレッシュ周波数Ｆは25Hzから120 Hzの範囲内である。信号STの周波数F'は、リフレッシュ周波数Ｆの２倍より大きく、好ましくはリフレッシュ周波数Ｆの１０倍より大きく、より好ましくはリフレッシュ周波数Ｆの１００倍より大きい。例として、周波数F'は１kHz より大きく、好ましくは10 kHzより大きく、より好ましくは100 kHz より大きい。信号STの周波数F'は好ましくは１MHz より小さい。そのため、発振回路OSC の構造が単純になり得ることが有利である。更に、発振回路OSC にスイッチが使用される場合、スイッチの切替による損失が低い。
【0032】
実施形態によれば、信号STは信号VSelecti及び信号Datai,j と同期していない。これは、信号STの各期間の開始が、信号Vselectiの状態が切り替わる時点と同期していないことを意味する。更に、複数の発振回路OSC が設けられている場合、発振回路OSC によって供給される信号STは好ましくは同期していない。信号STが互いに且つ信号VSelecti及び信号Datai,j に同期して維持される必要がないので、ディスプレイスクリーン10の構成が簡略化される。更に、ディスプレイスクリーン10の動作中の突入電流が経時的に分散することが有利である。
【0033】
更に、発振回路OSC と関連する各制御回路14i,j とを連結する導電性トラックの数が減少する。更に、ディスプレイスクリーン10が複数の発振回路OSC を備えている場合、各発振回路OSC と発振回路OSC が連結されている表示回路12i,j との間で信号STが伝わる距離は、クロック信号を各表示回路12i,j に供給すべき場合に対して減少し得る。
【0034】
表示サブ画素16i,j は第１の電子回路に形成されてもよく、制御回路14i,j 及び一又は複数の発振回路OSC は第２の電子回路に形成されてもよく、第１の電子回路及び第２の電子回路は互いに取り付けられてもよい。制御回路14i,j 及び一又は複数の発振回路OSC はCMOS技術によって形成されてもよい。変形例として、制御回路14i,j 及び一又は複数の発振回路OSC は薄膜トランジスタを用いて形成されてもよい。
【0035】
【0036】
本実施形態では、制御回路14i,j の記憶回路26i,j のスイッチSWi,j は、信号Vselectiを受信するゲートと信号Datai,j を受信する第１の電力端子とコンデンサC1i,j の第１の電極に連結された第２の電力端子とを有する、例えばＮチャネルのMOS トランジスタT1に相当する。
【0037】
本実施形態では、比較回路COMPi,j は、コンデンサC1i,j の第１の電極に連結されたゲートと信号STを受信する第１の電力端子と抵抗器R1を介して低基準電位源GND に連結された第２の電力端子とを有する、例えばＰチャネルのMOS トランジスタT2を有している。比較回路COMPi,j によって供給される信号PWMi,jは、トランジスタT2の第２の電力端子の電圧に対応する。
【0038】
本実施形態では、制御可能な電流源CSi,j は、例えばＮチャネルの２つの直列接続されたMOS トランジスタT3及びMOS トランジスタT4を有している。MOS トランジスタT3のゲートはMOS トランジスタT2の第２の電力端子に連結されている。MOS トランジスタT3の第１の電力端子は発光ダイオードLEDi,jのカソードに連結されており、MOS トランジスタT3の第２の電力端子はMOS トランジスタT4の第１の電力端子に連結されている。MOS トランジスタT3のゲートは信号PWMi,jを受信する。発光ダイオードLEDi,jのアノードは、ディスプレイスクリーン10の第１の高基準電位源VREF1 、例えば電源電圧源に連結されている。MOS トランジスタT4のゲートは第２の高基準電位源VREF2 に連結されている。MOS トランジスタT4の第２の電力端子は低基準電位源GND に連結されている。
【0039】
本実施形態では、MOS トランジスタT3, T4によって構成されている制御可能な電流源は、LED のカソードから接地GND に電流を引き込むように構成されており、LED のアノードは第１の高基準電位源VREF1 に接続されている。この構造は、画素の等価な電気的表示がアノードコモン構造になるLED 技術に特に適合されている。電流源の構造及び制御を容易に変更して、電気的表示がカソードコモンタイプの構造、又はより一般的にLED のカソードが接地に接続される構造になるLED/OLED技術に、この電流源を適合することは、当業者の技能の範囲内である。そのため、電流源は、LED のアノードと高電位源（例えばVREF1 ）との間に配置されるべきである。
【0040】
本実施形態では、発振回路OSC は、第１の高基準電位源VREF1 に連結された第１の電力端子と信号STを供給するノードＱに連結された第２の電力端子とを有する、例えばＰチャネルのMOS トランジスタT5を有している。発振回路OSC は、ノードＱに連結された第１の電極と低基準電位源GND に連結された第２の電極とを有するコンデンサC2を更に有している。発振回路OSC は、ノードＱに連結された第１の電力端子と低基準電位源GND に連結された第２の電力端子とを有する、例えばＮチャネルのMOS トランジスタT6を更に有している。発振回路OSC は、ノードＱに連結された入力とノードＲに連結された出力とを有する第１のインバータINV1を更に有している。第１のインバータINV1は、例えばＮチャネルのMOS トランジスタT8と直列接続された、例えばＰチャネルのMOS トランジスタT7を有してもよい。MOS トランジスタT7の第１の電力端子は第１の高基準電位源VREF1 に連結されており、MOS トランジスタT7の第２の電力端子はノードＲに連結されている。MOS トランジスタT8の第１の電力端子はノードＲに連結されており、MOS トランジスタT8の第２の電力端子は低基準電位源GND に連結されている。MOS トランジスタT7, T8のゲートはノードＱに連結されている。発振回路OSC は、ノードＲに連結された入力とノードＳに連結された出力とを有する第２のインバータINV2を更に有している。第２のインバータINV2は、例えばＮチャネルのMOS トランジスタT10 と直列接続された、例えばＰチャネルのMOS トランジスタT9を有してもよい。MOS トランジスタT9の第１の電力端子は第１の高基準電位源VREF1 に連結されており、MOS トランジスタT9の第２の電力端子はノードＳに連結されている。MOS トランジスタT10 の第１の電力端子はノードＳに連結されており、MOS トランジスタT10 の第２の電力端子は低基準電位源GND に連結されている。MOS トランジスタT9, T10 のゲートはノードＲに連結されている。発振回路OSC は、ノードＲに連結された第１の電力端子及び低基準電位源GND に連結された第２の電力端子を有する、例えばＮチャネルのMOS トランジスタT11 と、ノードＲに連結された第１の電力端子及び低基準電位源GND に連結された第２の電力端子を有する、例えばＮチャネルのMOS トランジスタT12 とを更に有している。MOS トランジスタT5, T6, T11, T12のゲートはノードＳに連結されている。
【0041】
実施形態によれば、第１の高基準電位源VREF1 は、ディスプレイスクリーン10の全ての表示回路12i,j 及び発振回路OSC に共通である。実施形態によれば、第２の高基準電位源VREF2 は、ディスプレイスクリーン10の全ての表示回路12i,j に共通である。別の実施形態によれば、ディスプレイスクリーン10は、同一の色を放射する表示回路12i,j に共通する複数の第２の高基準電位源VREF2 を有している。例として、ディスプレイスクリーン10は、赤色の光を放射する表示回路12i,j のための第２の高基準電位の第１の高基準電位源VREF2 と、青色の光を放射する表示回路12i,j のための第２の高基準電位の第２の高基準電位源VREF2 と、緑色の光を放射する表示回路12i,j のための第２の高基準電位の第３の高基準電位源VREF2 とを備えている。このため、特に、第２の高基準電位を表示回路12i,j によって放射される光の色に応じて異なって変えることが可能になる。実施形態によれば、高基準電位源VREF1, VREF2は一体化されてもよい。
【0042】
図３に示されている制御回路14i,j の実施形態は、比較回路COMPi,j が１つのMOS トランジスタを有しているので、比較回路COMPi,j の構造が特に単純であるという利点を有する。
【0043】
図４は、図３に示されている発振回路OSC 及び表示回路12i,j の動作を示す、電圧ST、電圧Vselecti、コンデンサC1i,j の電圧VC1i,j、及び発光ダイオードLEDi,jを流れる電流ILEDのシミュレーションにより得られたタイミング図を示す。時点t0, t1, t2は連続的である。本例では、信号STの周波数は230 kHz であり、ディスプレイスクリーンのリフレッシュ周波数は20ミリ秒である。本例では、信号Vselectiは、時点t0から時点t1の間、低状態（０Ｖ）である。そのため、MOS トランジスタT1は非導電性であり、コンデンサC1i,j の電圧VC1i,jは、信号Datai,j の最後に記憶されたレベルに相当する第１のレベル（２Ｖ）で一定である。信号Vselectiは、時点t1から時点t2の間、高状態（12Ｖ）である。そのため、MOS トランジスタT1は導電性であり、コンデンサC1i,j の電圧VC1i,jは、表示回路12i,j に供給される信号Datai,j と等しい第２のレベル（８Ｖ）に変わる。時点t2後、信号Vselectiは低状態である。そのため、MOS トランジスタT1は非導電性であり、コンデンサC1i,j の電圧VC1i,jは第２のレベルで一定のままである。
【0044】
発光ダイオードLEDi,jを通って流れる電流ILEDは、略12mAの第１のレベルと略０mAの第２のレベルとの間で交互に生じる矩形信号の形状を実質的に有し、矩形信号は、時点t0から時点t1の間、周期的であり、時点t2後、電圧VC1i,jに応じて決まる期間の継続時間に対する第１のレベルの継続時間の比と等しいデューティサイクルで周期的である。電流ILEDの第１の強度レベルは、第２の高基準電位のレベルとトランジスタT4の特性とによって特に決定される。
【0045】
発振回路OSC は、好ましくは各期間に亘って実質的に単調に変わる周期的な振動信号STを供給する。発振回路OSC の実施形態が図３に示されている。しかしながら、好ましくは各期間に亘って実質的に単調に変わる周期的な振動信号STを供給することができるあらゆるタイプの発振回路OSC を使用してもよい。
【0046】
図５は発振回路OSC の別の実施形態を示す。
【0047】
図５に示されている発振回路OSC は、MOS トランジスタT5が、第１の高基準電位源VREF1 に連結された第１の電力端子とMOS トランジスタT5の第１の電力端子に連結された第２の電力端子とを有する、例えばＰチャネルのMOS トランジスタT13 に直列接続されている点、及びMOS トランジスタT6が、MOS トランジスタT6の第２の電力端子に連結された第１の電力端子と低基準電位源GND に連結された第２の電力端子と第３の高基準電位源VREF3 に連結されたゲートとを有する、例えばＮチャネルのMOS トランジスタT14 と直列接続されている点を除いて図３に示されている発振回路OSC の全ての要素を有している。
【0048】
図５に示されている発振回路OSC は、例えばＮチャネルのMOS トランジスタT16 と直列接続された、例えばＰチャネルのMOS トランジスタT15 を更に有している。MOS トランジスタT15 の第１の電力端子は第１の高基準電位源VREF1 に連結されている。MOS トランジスタT15 の第２の電力端子はMOS トランジスタT16 の第１の電力端子に連結されており、MOS トランジスタT16 の第２の電力端子は低基準電位源GND に連結されている。MOS トランジスタT15 のゲートはMOS トランジスタT13 のゲートに連結されており、MOS トランジスタT16 のゲートは第３の高基準電位源VREF3 に連結されている。
【0049】
【0050】
図６は発振回路OSC の別の実施形態を示す。
【0051】
図６に示されている発振回路OSC は、第１の高基準電位源VREF1 に連結された第１の電力端子と互いに連結されたゲートとを有する、例えばＰチャネルの２つのMOS トランジスタT17, T18を有している。図６に示されている発振回路OSC は、例えばＮチャネルのMOS トランジスタT19, T20, T21 を更に有している。MOS トランジスタT19 の第１の電力端子はMOS トランジスタT17 の第２の電力端子及びMOS トランジスタT17 のゲートに連結されている。MOS トランジスタT20 の第１の電力端子はMOS トランジスタT18 の第２の電力端子に連結されている。MOS トランジスタT21 の第１の電力端子はMOS トランジスタT19, T20の第２の電力端子に連結されている。MOS トランジスタT21 の第２の電力端子は低基準電位源GND に連結されている。MOS トランジスタT21 のゲートは第４の高基準電位源VREF4 に連結されている。図６に示されている発振回路OSC は４つの抵抗器R2, R3, R4, R5を更に有している。抵抗器R2は、第１の高基準電位源VREF1 とMOS トランジスタT19 のゲートとの間に連結されている。抵抗器R3は、MOS トランジスタT19 のゲートと低基準電位源GND との間に連結されている。抵抗器R4は、MOS トランジスタT19 のゲートとMOS トランジスタT20 の第１の電力端子との間に連結されている。抵抗器R5は、MOS トランジスタT20 の第１の電力端子とMOS トランジスタT20 のゲートとの間に連結されている。図６に示されている発振回路OSC は、MOS トランジスタT20 のゲートに連結された第１の電極と低基準電位源GND に連結された第２の電極とを有するコンデンサC3を更に有している。振動信号STは、例えば抵抗器R5及びコンデンサC3によって形成された集合体の電圧に対応する。図６に示されている発振回路OSC の利点は、切替時間が更に高い精度で制御され得るということである。
【0052】
制御可能な電流源CSi,j は、起動すると、発光ダイオードLEDi,jに電力を供給するための実質的に一定の電流を供給する。制御可能な電流源CSi,j の実施形態が図３に示されている。しかしながら、発光ダイオードLEDi,jに電力を供給するための実質的に一定の電流を供給することができるあらゆるタイプの制御可能な電流源CSi,j を使用してもよい。
【0053】
図７は制御可能な電流源CSi,j の別の実施形態を示す。
【0054】
図７に示されている制御可能な電流源CSi,j は、MOS トランジスタT4のゲートが、例えばＮチャネルのMOS トランジスタT22 のゲートに連結されている点を除いて図３に示されている制御可能な電流源CSi,j の全ての要素を有している。図７に示されている制御可能な電流源CSi,j は、第１の高基準電位源VREF1 に連結された第１の端子とMOS トランジスタT22 の第１の電力端子に連結された第２の端子とを有する抵抗器R6を更に有している。MOS トランジスタT22 の第２の電力端子は低基準電位源GND に連結されている。MOS トランジスタT22 の第１の電力端子はMOS トランジスタT22 のゲートに更に連結されている。図７に示されている電流源の利点は、電流源に第２の高基準電位源VREF2 を使用する必要がないということである。そのため、電流源は、表示回路12i,j のレベルで容易に形成され得る。
【0055】
図８は制御可能な電流源CSi,j の別の実施形態を示す。
【0056】
図８に示されている制御可能な電流源CSi,j は、例えばＮチャネルのMOS トランジスタT23, T24, T25, T26を有している。MOS トランジスタT23 の第１の電力端子は、図示されていない発光ダイオードLEDi,jのカソードに連結されている。MOS トランジスタT23 の第２の電力端子は低基準電位源GND に連結されている。MOS トランジスタT24 の第１の電力端子はMOS トランジスタT23 のゲートに連結されている。MOS トランジスタT24 の第２の電力端子は低基準電位源GND に連結されている。MOS トランジスタT25 の第１の電力端子はMOS トランジスタT23 のゲートに連結されている。MOS トランジスタT25 のゲートは信号PWMi,jを受信する。図８に示されている制御可能な電流源CSi,j は、第１の高基準電位源VREF1 に連結された第１の端子とMOS トランジスタT26 の第１の電力端子に連結された第２の端子とを有する抵抗器R7を更に有している。MOS トランジスタT26 の第２の電力端子は低基準電位源GND に連結されている。MOS トランジスタT26 の第１の電力端子はMOS トランジスタT26 のゲートに更に連結されている。MOS トランジスタT26 のゲートはMOS トランジスタT25 の第２の電力端子に連結されている。図８に示されている制御可能な電流源CSi,j は、MOS トランジスタT25 のゲートに連結された入力とMOS トランジスタT24 のゲートに連結された出力とを有するインバータINV3を更に有している。
【0057】
具体的な実施形態が述べられている。様々な変更及び調整が当業者に容易に想起される。更に、様々な変形例を有する様々な実施形態が上述されている。これらの実施形態及び変形例の様々な要素が組み合わせられてもよいことに注目すべきである。例として、図７又は図８に示されている制御可能な電流源CSi,j の実施形態を、図５又は図６に示されている発振回路OSC を用いて実施してもよい。
【0058】
本特許出願は、参照によって本明細書に組み込まれる仏国特許出願第17／63313 号明細書の優先権を主張している。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】