特許 7223567 液晶表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-02-08

(45)【発行日】2023-02-16

(54)【発明の名称】液晶表示装置

(51)【国際特許分類】

   G09G 3/36 20060101AFI20230209BHJP

   G09G 3/20 20060101ALI20230209BHJP

   G02F 1/133 20060101ALI20230209BHJP

【ＦＩ】

G09G3/36

G09G3/20 680E

G09G3/20 632G

G09G3/20 612U

G09G3/20 631U

G09G3/20 642E

G09G3/20 642A

G02F1/133 505

G02F1/133 575

【請求項の数】 11

(21)【出願番号】P 2018225227

(22)【出願日】2018-11-30

(65)【公開番号】P2020086379

(43)【公開日】2020-06-04

【審査請求日】2021-09-02

(73)【特許権者】

【識別番号】506087819

【氏名又は名称】パナソニック液晶ディスプレイ株式会社

(73)【特許権者】

【識別番号】520154173

【氏名又は名称】株式会社パソナナレッジパートナー

(74)【代理人】

【識別番号】100109210

【弁理士】

【氏名又は名称】新居 広守

(74)【代理人】

【識別番号】100137235

【弁理士】

【氏名又は名称】寺谷 英作

(74)【代理人】

【識別番号】100131417

【弁理士】

【氏名又は名称】道坂 伸一

(72)【発明者】

【氏名】中西 英行

(72)【発明者】

【氏名】神門 俊和

(72)【発明者】

【氏名】菊池 克浩

【審査官】西島 篤宏

(56)【参考文献】

【文献】特開２０１６－１１８６９０（ＪＰ，Ａ）

【文献】特開２０１８－０４１０５６（ＪＰ，Ａ）

【文献】特開２０１７－１７３６６６（ＪＰ，Ａ）

【文献】国際公開第２０１６／０６３６７５（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｇ ３／００ － ３／３８

Ｇ０２Ｆ １／１３３

(57)【特許請求の範囲】

【請求項1】

複数の表示パネルが重ね合わされて配置され、それぞれの前記表示パネルに画像を表示する表示装置であって、
第１の画像を表示する第１の表示パネルと、
前記第１の表示パネルの背面側に配置され、第２の画像を表示する第２の表示パネルと、
入力画像データを取得し、前記入力画像データに基づいて、前記第１の画像に対応する第１の画像データと、前記第２の画像に対応する第２の画像データと、を生成する画像処理部と、を含み、
前記画像処理部は、
前記入力画像データから算出された輝度信号に対して微分フィルタ処理を行い、微分検出値を出力する微分フィルタと、
前記輝度信号を用いて背景レベルを検出する背景レベル検出回路と、
前記微分フィルタが出力する前記微分検出値と、前記背景レベル検出回路が検出する前記背景レベルと、を用いてフィルタゲインを決定するゲイン決定回路と、
前記ゲイン決定回路により決定された前記フィルタゲインを用いて、前記第２の画像データに対してローパス・フィルタ処理を行うローパス・フィルタと、
を含み、
前記画像処理部は、前記入力画像データと前記ローパス・フィルタからの出力とに基づいて、前記第１の画像データを生成する、
液晶表示装置。

【請求項2】

前記背景レベル検出回路は、
前記入力画像データが黒レベルに近いほど大きな値を出力する黒レベル検出回路と、
前記入力画像データが白レベルに近いほど大きな値を出力する白レベル検出回路と、
を含み、
前記ゲイン決定回路は、前記黒レベル検出回路からの出力値、及び前記白レベル検出回路からの出力値を用いて、前記フィルタゲインを決定する、
請求項１に記載の液晶表示装置。

【請求項3】

前記ゲイン決定回路は、
前記黒レベル検出回路からの出力値、前記白レベル検出回路からの出力値、及び前記微分検出値により表現される３次元のルックアップテーブルを記憶し、
前記ルックアップテーブルを用いて、前記フィルタゲインを決定する、
請求項２に記載の液晶表示装置。

【請求項4】

前記背景レベル検出回路は、平均値フィルタを含む、
請求項１に記載の液晶表示装置。

【請求項5】

前記黒レベル検出回路は、
各画素の輝度信号の値を黒レベルに変換し、
所定の画素範囲内における前記黒レベルの総和値を前記黒レベル検出回路の前記出力値として出力する、
請求項２に記載の液晶表示装置。

【請求項6】

前記黒レベル検出回路は、
各画素の輝度信号の値を黒レベルに変換し、
所定の画素範囲内における前記黒レベルの総和値を算出し、
前記総和値を前記所定の画素範囲内において前記黒レベルの値が第１の閾値より大きい値を示す画素数で割った値を、前記黒レベル検出回路の前記出力値として出力する、
請求項２に記載の液晶表示装置。

【請求項7】

前記黒レベル検出回路は、
各画素の輝度信号の値を黒レベルに変換し、
所定の画素範囲内における前記黒レベルの総和値を算出し、
前記総和値を前記所定の画素範囲内において前記黒レベルの値が第１の閾値より大きい値を示す画素数で割った値に重みづけαを乗算した第１の値と、前記総和値を前記所定の画素範囲内における画素数で割った値に重みづけ（１－α）を乗算した第２の値と、を合計した値を前記黒レベル検出回路の前記出力値として出力する、
請求項２に記載の液晶表示装置。

【請求項8】

前記白レベル検出回路は、
各画素の輝度信号の値を白レベルに変換し、
所定の画素範囲内における前記白レベルの総和値を前記白レベル検出回路の前記出力値として出力する、
請求項２又は５に記載の液晶表示装置。

【請求項9】

前記白レベル検出回路は、
各画素の輝度信号の値を白レベルに変換し、
所定の画素範囲内における前記白レベルの総和値を算出し、
前記総和値を前記所定の画素範囲内において前記白レベルの値が第２の閾値より大きい値を示す画素数で割った値を、前記白レベル検出回路の前記出力値として出力する、
請求項２又は６に記載の液晶表示装置。

【請求項10】

前記白レベル検出回路は、
各画素の輝度信号の値を白レベルに変換し、
所定の画素範囲内における前記白レベルの総和値を算出し、
前記総和値を前記所定の画素範囲内において前記白レベルの値が第２の閾値より大きい値を示す画素数で割った値に重みづけαを乗算した第３の値と、前記総和値を前記所定の画素範囲内における画素数で割った値に重みづけ（１－α）を乗算した第４の値と、を合計した値を前記白レベル検出回路の前記出力値として出力する、
請求項２又は７に記載の液晶表示装置。

【請求項11】

前記ゲイン決定回路は、前記背景レベル検出回路からの出力値を用いて、前記ローパス・フィルタ処理のフィルタサイズを決定する
請求項１～１０のいずれか１項に記載の液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、液晶表示装置に関する。

【背景技術】

【0002】

従来、液晶表示装置のコントラストを向上させる技術として、２枚の表示パネルを重ね合わせて、入力画像データに基づいて、それぞれの表示パネルに画像を表示させる技術が提案されている（例えば特許文献１参照）。具体例としては、互いに重なり合うよう配置された２枚の表示パネルの内、表示面側に配置された第１の表示パネルにカラー画像を表示し、背面側に配置された第２の表示パネルに白黒画像を表示することにより、コントラストの向上を図るものである。また上記液晶表示装置では、視差による表示不良の低減を図るために、背面側の第２の表示パネルに供給する映像信号に対して、入力画像データの信号レベルが高い部分を局所的に数画素分広げるローパス・フィルタ処理（スムージング処理）を行っている。

【先行技術文献】

【特許文献】

【0003】

【文献】国際公開第２００７／０４０１３９号

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかし、上記従来の液晶表示装置では、視差による表示不良の低減が十分に図れていなかった。即ち、上記従来の構成においては、入力画像データにおける背景レベルによらず、上記ローパス・フィルタ処理のフィルタ係数を決定していたため、必ずしも適切なフィルタ係数とはなっておらず、視差による表示不良の低減が十分ではなかった。

【0005】

本開示は、上記実情に鑑みてなされたものであり、その目的は、複数の表示パネルを重ね合わせて構成された液晶表示装置において、視差による表示不良の更なる抑制を図ることにある。

【課題を解決するための手段】

【0006】

上記課題を解決するために、本開示に係る液晶表示装置は、複数の表示パネルが重ね合わされて配置され、それぞれの前記表示パネルに画像を表示する表示装置であって、第１の画像を表示する第１の表示パネルと、前記第１の表示パネルの背面側に配置され、第２の画像を表示する第２の表示パネルと、入力画像データを取得し、前記入力画像データに基づいて、前記第１の画像に対応する第１の画像データと、前記第２の画像に対応する第２の画像データと、を生成する画像処理部と、を含み、前記画像処理部は、前記入力画像データから算出された輝度信号に対して微分フィルタ処理を行い、微分検出値を出力する微分フィルタと、前記輝度信号を用いて背景レベルを検出する背景レベル検出回路と、前記微分フィルタが出力する前記微分検出値と、前記背景レベル検出回路が検出する前記背景レベルと、を用いてフィルタゲインを決定するゲイン決定回路と、前記ゲイン決定回路により決定された前記フィルタゲインを用いて、ローパス・フィルタ処理を行うローパス・フィルタと、を含む。

【発明の効果】

【0007】

本開示に係る液晶表示装置によれば、複数の表示パネルを重ね合わせて構成された液晶表示装置において、視差による表示不良の更なる抑制を図ることができる。

【図面の簡単な説明】

【0008】

【図1】図１は第１の実施形態に係る液晶表示装置の概略構成を示す模式図である。

【図2】図２は第１の実施形態に係る第１の表示パネルの概略構成を示す模式図である。

【図3】図３は第１の実施形態に係る第２の表示パネルの概略構成を示す模式図である。

【図4】図４は図２及び図３のＡ－Ａ´線に対応する断面図である。

【図5】図５は第１の実施形態の他の実施例に係る液晶表示装置の画素配置例を示す模式図である。

【図6】図６は第１の実施形態に係る画像処理部の構成を示すブロック図である。

【図7】図７は第１の実施形態に係る黒レベル検出回路の入出力例を示すグラフである。

【図8】図８は第１の実施形態に係る白レベル検出回路の入出力例を示すグラフである。

【図9】図９は第１の実施形態に係る黒レベル検出回路の処理例を示す概念図である。

【図10】図１０は第１の実施形態の他の実施例に係る画像処理部の構成を示すブロック図である。

【図11】図１１は第１の実施形態に係るゲイン決定回路がフィルタゲインを決定する際に用いるルックアップテーブルを示す概念図である。

【図12】図１２は第１の実施形態に係る黒レベル検出回路の処理例を示すブロック図である。

【図13】図１３は第１の実施形態に係る白レベル検出回路の処理例を示すブロック図である。

【発明を実施するための形態】

【0009】

本開示の第１の実施形態について、図面を用いて以下に説明する。本実施形態に係る液晶表示装置は、画像を表示する複数の表示パネルと、それぞれの表示パネルを駆動する複数の駆動回路（複数のソースドライバ、複数のゲートドライバ）と、それぞれの駆動回路を制御する複数のタイミングコントローラと、外部から入力される入力画像データに対して画像処理を行い、それぞれのタイミングコントローラに画像データを出力する画像処理部と、複数の表示パネルに背面側から光を照射するバックライトと、を含んでいる。表示パネルの数は限定されず２枚以上であればよい。また複数の表示パネルは、観察者側から見て前後方向に互いに重ね合わされて配置されており、それぞれが画像を表示する。以下では、２枚の表示パネルを備える液晶表示装置１０を例に挙げて説明する。

【0010】

図１は、本実施形態に係る液晶表示装置１０の概略構成を示す模式図である。図１に示すように、液晶表示装置１０は、液晶表示装置１０全体の表示面側に配置された第１の表示パネル１００と、第１の表示パネル１００より背面側に配置された第２の表示パネル２００と、第１の表示パネル１００に設けられた第１のソースドライバ１２０及び第１のゲートドライバ１３０を制御する第１のタイミングコントローラ１４０と、第２の表示パネル２００に設けられた第２のソースドライバ２２０及び第２のゲートドライバ２３０を制御する第２のタイミングコントローラ２４０と、第１のタイミングコントローラ１４０及び第２のタイミングコントローラ２４０に画像データを出力する画像処理部３００と、を含んでいる。第１の表示パネル１００は入力画像データに基づき生成された第１の画像データに対応する第１の画像（本実施形態においてはカラー画像）を第１の画像表示領域１１０に表示し、第２の表示パネル２００は入力画像データに基づき生成された第２の画像データに対応する第２の画像（本実施形態においては白黒画像）を第２の画像表示領域２１０に表示する。画像処理部３００は、外部のシステム（図示せず）から送信された入力画像データＤａｔａを受信し、後述する画像処理を実行した後、第１のタイミングコントローラ１４０に第１の画像データＤＡＴ１を出力し、第２のタイミングコントローラ２４０に第２の画像データＤＡＴ２を出力する。また画像処理部３００は、第１のタイミングコントローラ１４０及び第２のタイミングコントローラ２４０に同期信号等の制御信号（図１では省略）を出力する。第１の画像データＤＡＴ１は第１の画像表示用の画像データであり、第２の画像データＤＡＴ２は第２の画像表示用の画像データである。バックライト（図１では省略）は、第２の表示パネル２００の背面側に配置されている。画像処理部３００の具体的な構成は後述する。なお、本実施形態においては、第１の画像がカラー画像である例を説明するが、第１の画像が白黒画像であってもよい。

【0011】

図２は第１の表示パネル１００の概略構成を示す模式図であり、図３は第２の表示パネル２００の概略構成を示す模式図である。図４は、図２及び図３のＡ－Ａ´線に対応する断面図である。

【0012】

図２及び図４を用いて、第１の表示パネル１００の構成について説明する。図４に示すように、第１の表示パネル１００は、背面側、即ちバックライト４００側に配置された薄膜トランジスタ基板（以下、ＴＦＴ基板という。）１０１と、ＴＦＴ基板１０１よりも表示面側に配置され、ＴＦＴ基板１０１に対向するカラーフィルタ基板（以下、ＣＦ基板という。）１０２と、ＴＦＴ基板１０１及びＣＦ基板１０２の間に配置された液晶層１０３と、を含んでいる。第１の表示パネル１００の背面側、即ちバックライト４００側には偏光板１０４が配置されており、表示面側には偏光板１０５が配置されている。

【0013】

ＴＦＴ基板１０１には、図２に示すように、第１方向（例えば列方向）に延在する複数のデータ線１１１と、第１方向とは異なる第２方向（例えば行方向）に延在する複数のゲート線１１２とが形成され、複数のデータ線１１１と複数のゲート線１１２とのそれぞれの交差部近傍に薄膜トランジスタ（以下、ＴＦＴという。）１１３が形成されている。第１の表示パネル１００を平面的に見て、隣り合う２本のデータ線１１１と隣り合う２本のゲート線１１２とにより囲まれる領域が１つのサブ画素１１４として規定され、該サブ画素１１４がマトリクス状（行方向及び列方向）に複数配置されている。複数のデータ線１１１は、行方向に等間隔で配置されており、複数のゲート線１１２は、列方向に等間隔で配置されている。ＴＦＴ基板１０１には、サブ画素１１４ごとに画素電極１１５が形成されており、複数のサブ画素１１４に共通する１つの共通電極（図示せず）が形成されている。ＴＦＴ１１３を構成するドレイン電極はデータ線１１１に電気的に接続され、ソース電極は画素電極１１５に電気的に接続され、ゲート電極はゲート線１１２に電気的に接続されている。

【0014】

図４に示すように、ＣＦ基板１０２には、各サブ画素１１４に対応して複数の着色部１０２ａが形成されている。各着色部１０２ａは、光の透過を遮断するブラックマトリクス１０２ｂで囲まれており、例えば矩形状に形成されている。また、複数の着色部１０２ａは、赤色の材料で形成され、赤色の光を透過する赤色部と、緑色の材料で形成され、緑色の光を透過する緑色部と、青色の材料で形成され、青色の光を透過する青色部と、を含んでいる。赤色部、緑色部、及び青色部は、行方向にこの順に繰り返し配列され、同一色の着色部が列方向に配列され、行方向及び列方向に隣り合う着色部１０２ａの境界部分にブラックマトリクス１０２ｂが形成されている。各着色部１０２ａに対応して、複数のサブ画素１１４は、図２に示すように、赤色部に対応する赤色サブ画素１１４Ｒと、緑色部に対応する緑色サブ画素１１４Ｇと、青色部に対応する青色サブ画素１１４Ｂと、を含んでいる。尚、第１の表示パネル１００では、１つの赤色サブ画素１１４Ｒ、１つの緑色サブ画素１１４Ｇ及び１つの青色サブ画素１１４Ｂを含んで１つの画素１２４を構成し、複数の画素１２４がマトリクス状に配置されている。

【0015】

第１のタイミングコントローラ１４０は、周知の構成を備えている。例えば第１のタイミングコントローラ１４０は、画像処理部３００から出力される第１の画像データＤＡＴ１と第１制御信号ＣＳ１（クロック信号、垂直同期信号、水平同期信号等）とに基づいて、第１の画像データＤＡ１と、第１のソースドライバ１２０及び第１のゲートドライバ１３０の駆動を制御するための各種タイミング信号（データスタートパルスＤＳＰ１、データクロックＤＣＫ１、ゲートスタートパルスＧＳＰ１、ゲートクロックＧＣＫ１）とを生成する（図２参照）。第１のタイミングコントローラ１４０は、第１の画像データＤＡ１と、データスタートパルスＤＳＰ１と、データクロックＤＣＫ１とを第１のソースドライバ１２０に出力し、ゲートスタートパルスＧＳＰ１とゲートクロックＧＣＫ１とを第１のゲートドライバ１３０に出力する。

【0016】

第１のソースドライバ１２０は、データスタートパルスＤＳＰ１及びデータクロックＤＣＫ１に基づいて、第１の画像データＤＡ１に応じたデータ信号（データ電圧）をデータ線１１１に出力する。第１のゲートドライバ１３０は、ゲートスタートパルスＧＳＰ１及びゲートクロックＧＣＫ１に基づいて、ゲート信号（ゲート電圧）をゲート線１１２に出力する。

【0017】

各データ線１１１には、第１のソースドライバ１２０からデータ電圧が供給され、各ゲート線１１２には、第１のゲートドライバ１３０からゲート電圧が供給される。共通電極には、コモンドライバ（図示せず）から共通電圧が供給される。ゲート電圧（ゲートオン電圧）がゲート線１１２に供給されると、ゲート線１１２に接続されたＴＦＴ１１３がオンし、ＴＦＴ１１３に接続されたデータ線１１１を介して、データ電圧が画素電極１１５に供給される。画素電極１１５に供給されたデータ電圧と、共通電極に供給された共通電圧との差により電界が生じる。この電界により液晶を駆動してバックライト４００の光の透過率を制御することによって画像表示を行う。第１の表示パネル１００では、赤色サブ画素１１４Ｒ、緑色サブ画素１１４Ｇ、青色サブ画素１１４Ｂそれぞれの画素電極１１５に接続されたデータ線１１１に、所望のデータ電圧を供給することにより、カラー画像表示が行われる。尚、第１の表示パネル１００は、周知の構成を適用することができる。

【0018】

次に、図３及び図４を用いて、第２の表示パネル２００の構成について説明する。図４に示すように、第２の表示パネル２００は、背面側、即ちバックライト４００側に配置されたＴＦＴ基板２０１と、表示面側に配置され、ＴＦＴ基板２０１に対向するＣＦ基板２０２と、ＴＦＴ基板２０１及びＣＦ基板２０２の間に配置された液晶層２０３と、を含んでいる。第２の表示パネル２００の背面側、即ちバックライト４００側には偏光板２０４が配置されており、表示面側には偏光板２０５が配置されている。第１の表示パネル１００の偏光板１０４と、第２の表示パネル２００の偏光板２０５との間には、拡散シート３０１が配置されている。

【0019】

ＴＦＴ基板２０１には、図３に示すように、列方向に延在する複数のデータ線２１１と、行方向に延在する複数のゲート線２１２とが形成され、複数のデータ線２１１と複数のゲート線２１２とのそれぞれの交差部近傍にＴＦＴ２１３が形成されている。第２の表示パネル２００を平面的に見て、隣り合う２本のデータ線２１１と隣り合う２本のゲート線２１２とにより囲まれる領域が１つの画素２１４として規定され、該画素２１４がマトリクス状（行方向及び列方向）に複数配置されている。複数のデータ線２１１は、行方向に等間隔で配置されており、複数のゲート線２１２は、列方向に等間隔で配置されている。ＴＦＴ基板２０１には、画素２１４ごとに画素電極２１５が形成されており、複数の画素２１４に共通する１つの共通電極（図示せず）が形成されている。ＴＦＴ２１３を構成するドレイン電極はデータ線２１１に電気的に接続され、ソース電極は画素電極２１５に電気的に接続され、ゲート電極はゲート線２１２に電気的に接続されている。第１の表示パネル１００の各サブ画素１１４と、第２の表示パネル２００の各画素２１４とは、互いに１対１の関係で配置されており、平面視で互いに重なっている。例えば、図２に示す画素１２４を構成する赤色サブ画素１１４Ｒ、緑色サブ画素１１４Ｇ及び青色サブ画素１１４Ｂそれぞれと、図３に示す３個の画素２１４それぞれとが平面視で重なっている。尚、図５に示すように、第１の表示パネル１００の３個のサブ画素１１４（赤色サブ画素１１４Ｒ、緑色サブ画素１１４Ｇ、青色サブ画素１１４Ｂ）（図５（ａ）参照）と、第２の表示パネル２００の１個の画素２１４（図５（ｂ）参照）とが平面視で重なっていてもよい。

【0020】

図４に示すように、ＣＦ基板２０２には、各画素２１４の境界部分に対応する位置に、光の透過を遮断するブラックマトリクス２０２ｂが形成されている。ブラックマトリクス２０２ｂで囲まれた領域２０２ａには、着色部は形成されておらず、例えばオーバーコート膜が形成されている。

【0021】

第２のタイミングコントローラ２４０は、周知の構成を備えている。例えば第２のタイミングコントローラ２４０は、画像処理部３００から出力される第２の画像データＤＡＴ２と第２制御信号ＣＳ２（クロック信号、垂直同期信号、水平同期信号等）とに基づいて、第２の画像データＤＡ２と、第２のソースドライバ２２０及び第２のゲートドライバ２３０の駆動を制御するための各種タイミング信号（データスタートパルスＤＳＰ２、データクロックＤＣＫ２、ゲートスタートパルスＧＳＰ２、ゲートクロックＧＣＫ２）とを生成する（図３参照）。第２のタイミングコントローラ２４０は、第２の画像データＤＡ２と、データスタートパルスＤＳＰ２と、データクロックＤＣＫ２とを第２のソースドライバ２２０に出力し、ゲートスタートパルスＧＳＰ２とゲートクロックＧＣＫ２とを第２のゲートドライバ２３０に出力する。

【0022】

第２のソースドライバ２２０は、データスタートパルスＤＳＰ２及びデータクロックＤＣＫ２に基づいて、第２の画像データＤＡ２に応じたデータ電圧をデータ線２１１に出力する。第２のゲートドライバ２３０は、ゲートスタートパルスＧＳＰ２及びゲートクロックＧＣＫ２に基づいて、ゲート電圧をゲート線２１２に出力する。

【0023】

各データ線２１１には、第２のソースドライバ２２０からデータ電圧が供給され、各ゲート線２１２には、第２のゲートドライバ２３０からゲート電圧が供給される。共通電極には、コモンドライバから共通電圧が供給される。ゲート電圧（ゲートオン電圧）がゲート線２１２に供給されると、ゲート線２１２に接続されたＴＦＴ２１３がオンし、ＴＦＴ２１３に接続されたデータ線２１１を介して、データ電圧が画素電極２１５に供給される。画素電極２１５に供給されたデータ電圧と、共通電極に供給された共通電圧との差により電界が生じる。この電界により液晶を駆動してバックライト４００の光の透過率を制御することによって画像表示を行う。第２の表示パネル２００では、白黒画像表示が行われる。尚、第２の表示パネル２００は、周知の構成を適用することができる。

【0024】

図６は、画像処理部３００の具体的な構成を示すブロック図である。画像処理部３００は、第１のガンマ処理部３１１、輝度信号生成部３２１、微分フィルタ３２２、背景レベル検出回路３２３、ゲイン決定回路３２６、第２の画像生成部３３１、第２のガンマ処理部３３２、及びローパス・フィルタ３３３を含んでいる。なお、本実施形態においては、背景レベル検出回路３２３が、黒レベル検出回路３２４と、白レベル検出回路３２５と、を含んでいる。画像処理部３００は、入力画像データＤａｔａに基づいて以下の画像処理を行い、第１の表示パネル１００に表示される第１の画像に対応する第１の画像データＤＡＴ１（本実施形態においてはカラー画像データ）と、第２の表示パネル２００に表示される第２の画像に対応する第２の画像データＤＡＴ２（本実施形態においては白黒画像データ）とを生成する。

【0025】

画像処理部３００は、外部のシステムから送信された入力画像データＤａｔａを受信すると、入力画像データＤａｔａが、第１のガンマ処理部３１１、輝度信号生成部３２１、及び第２の画像生成部３３１に送信される。尚、入力画像データＤａｔａは、例えば輝度情報（階調情報）と色情報とを含んでいる。色情報は、色を指定するための情報であり、例えば、入力画像データＤａｔａが８ビットの場合、赤色、緑色、青色を含む複数色それぞれの色を０～２５５の値で表すことができる。上記複数色には、少なくとも赤色、緑色及び青色を含み、さらに白色及び／又は黄色が含まれてもよい。以下では、一例として、上記複数色が赤色、緑色及び青色である場合を挙げる。また以下では、入力画像データＤａｔａの色情報を、「ＲＧＢ値」（［Ｒ値，Ｇ値，Ｂ値］）と称す。例えば、入力画像データＤａｔａに対応する色が「白」の場合、赤色の値（Ｒ値）は［２５５］で表され、緑色の値（Ｇ値）は［２５５］で表され、青色の値（Ｂ値）は［２５５］で表される。すなわち、「ＲＧＢ値」は［２５５，２５５，２５５］で表される。また入力画像データＤａｔａに対応する色が「赤」の場合、「ＲＧＢ値」は［２５５，０，０］で表され、上記色が「黒」の場合、「ＲＧＢ値」は［０，０，０］で表される。

【0026】

輝度信号生成部３２１は、入力画像データＤａｔａを取得すると、入力画像データＤａｔａのＲＧＢ値（［Ｒ値，Ｇ値，Ｂ値］）から輝度信号Ｙを算出する。輝度信号Ｙは、例えば以下に示す周知の変換式（１）により算出することができる。
Ｙ＝０．２９９×Ｒ値＋０．５８７×Ｇ値＋０．１１４×Ｂ値・・・（１）

【0027】

輝度信号生成部３２１は、生成した輝度信号Ｙを、微分フィルタ３２２、及び背景レベル検出回路３２３に出力する。

【0028】

微分フィルタ３２２は、輝度信号生成部３２１から輝度信号Ｙを取得すると、輝度信号に対して、輝度が大きく変化するエッジを検出する微分フィルタ処理を実行する。微分フィルタ３２２は、例えばPrewittフィルタ又はSobelフィルタを用いて上記微分フィルタ処理を行う。微分フィルタ３２２は、上記微分フィルタ処理により、輝度変化が大きいエッジを検出し、当該エッジにおける輝度変化の大きさを示す微分検出値を出力する。この微分フィルタ処理は、周知の方法を適用することができる。微分フィルタ３２２は、微分検出値をゲイン決定回路３２６に出力する。

【0029】

なお、微分フィルタ３２２の代わりに、ピーク検出回路を用いることも可能であるが、輝点のピーク値を用いて、ローパス・フィルタ３３３によるローパス・フィルタ処理のフィルタゲインを決定するよりも、背景レベルと輝点の輝度との差異を示す微分検出値を用いて、フィルタゲインを決定する方が望ましい。そのため、本開示においては、画像処理部３００が微分フィルタ３２２を有する構成にて説明を継続する。

【0030】

背景レベル検出回路３２３は、輝度信号生成部３２１から輝度信号Ｙを取得すると、輝度信号Ｙを用いて背景レベルを検出する。本実施形態において、背景レベル検出回路３２３は、黒レベル検出回路３２４と白レベル検出回路３２５を含み、黒レベル検出回路３２４、及び白レベル検出回路３２５が上述した輝度信号Ｙを取得する。

【0031】

黒レベル検出回路３２４は、所定の画素範囲内で、黒側の背景レベルを検出する回路であり、入力画像データが黒レベルに近いほど、大きな値を出力する。図７は、黒レベル検出回路３２４が、各画素の輝度信号Ｙの値に対して出力する黒レベルの値を示すグラフである。輝度信号の値が０であれば、黒レベルの出力値として、最高の値である１を出力する。そして、輝度信号の値が高くなるにつれて黒レベルの出力値は小さくなり、輝度信号の値が１に満たない、例えば０．５のあたりで、黒レベルとしての出力値は０となる。このような黒レベル検出回路３２４を用いることにより、所定の画素範囲内に非常に高い輝度信号の値を有する輝点が含まれていたとしても、黒レベルの総和値に対する影響度は小さくなるため、この輝点の輝度信号の値に引っ張られて、所定の画素範囲内における黒レベルの総和値が低くなってしまうことを抑制することができる。即ち、例えば、平均値フィルタを用いた場合、所定の画素範囲内に、非常に高い輝度を有する輝点が一つでもあれば、所定の画素範囲全体として黒点の数が多いにもかかわらず、所定の画素範囲の輝度の平均値は高い値になってしまう可能性がある。しかし、黒レベル検出回路３２４は、輝点は全て、その輝度の高さによらず、黒レベルとしての出力値を０とすることができるため、所定の画素範囲内における黒レベルの総和値が低くなってしまうことを抑制することができる。黒レベル検出回路３２４は、図７に示したグラフに従い、各画素の輝度信号Ｙの値を黒レベルに変換し、例えば、所定の画素範囲内の総和値を出力する。なお、黒レベル検出回路３２４は、上述したように、所定の画素範囲内における総和値として黒レベルを出力しても構わないが、例えば、図９に示すように、単一背景における複数のエリア（例えば、図９に示すエリア１、エリア２）で、同じ黒レベルとして出力させたい場合は、各エリアにおいて、上述した総和値を、所定の黒レベルより大きい値を示す画素数で割った平均値を出力する構成としてもよい。また、図１２に示すように、所定の画素範囲内における、所定の黒レベルより大きい値を示す画素数に応じて、上述した総和値を所定の黒レベルより大きい値を示す画素数で割った平均値に重み付け（α）を乗算した値と、上述した総和値を所定の画素範囲内における画素数で割った単純平均値に重み付け（１－α）を乗算した値と、を加算する構成としてもよい。所定の黒レベルは、例えば、０である。ここで、所定の画素範囲内における、所定の黒レベルより大きい値を示す画素数が多い場合には、α値を０～１の範囲内で比較的に大きな値に設定し、所定の画素範囲内における、所定の黒レベルより大きい値を示す画素数が少ない場合には、α値を０～１の範囲内で比較的に小さな値に設定してもよい。

【0032】

白レベル検出回路３２５は、所定の画素範囲内で、白側の背景レベルを検出する回路であり、入力画像データが白レベルに近いほど、大きな値を出力する。図８は、白レベル検出回路３２５が、各画素の輝度信号Ｙの値に対して出力する白レベルの値を示すグラフである。輝度信号の値が、最高の値である１であれば、白レベルの出力値として、最高の値である１を出力する。そして、輝度信号の値が低くなるにつれて白レベルの出力値は小さくなり、輝度信号の値が０に下がりきる前の、例えば０．５のあたりで、白レベルとしての出力値は０となる。このような白レベル検出回路３２５を用いることにより、所定の画素範囲内に非常に低い輝度信号の値を有する黒点が含まれていたとしても、白レベルの総和値に対する影響度は小さくなるため、この黒点の輝度信号の値に引っ張られて、所定の画素範囲内における白レベルの総和値が低くなってしまうことを抑制することができる。即ち、例えば、平均値フィルタを用いた場合、所定の画素範囲内に、非常に低い輝度を有する黒点が一つでもあれば、所定の画素範囲全体として輝点の数が多いにもかかわらず、所定の画素範囲の輝度の平均値は低い値になってしまう可能性がある。しかし、白レベル検出回路３２５は、黒点は全て、その輝度の低さによらず、白レベルとしての出力値を０とすることができるため、所定の画素範囲内における白レベルの総和値が低くなってしまうことを抑制することができる。白レベル検出回路３２５は、図８に示したグラフに従い、各画素の輝度信号Ｙの値を白レベルに変換し、例えば、所定の画素範囲内の総和値を出力する。なお、白レベル検出回路３２５は、上述したように、所定の画素範囲内における総和値として白レベルを出力しても構わないが、例えば、単一背景における複数のエリアで、同じ白レベルとして出力させたい場合は、各エリアにおいて、上述した総和値を、所定の白レベルより大きい値を示す画素数で割った平均値を出力する構成としてもよい。また、図１３に示すように、所定の画素範囲内における、所定の白レベルより大きい値を示す画素数に応じて、上述した総和値を所定の白レベルより大きい値を示す画素数で割った平均値に重み付け（α）を乗算した値と、上述した総和値を所定の画素範囲内における画素数で割った単純平均値に重み付け（１－α）を乗算した値と、を加算する構成としてもよい。所定の白レベルは、例えば、０である。ここで、所定の画素範囲内における、所定の白レベルより大きい値を示す画素数が多い場合には、α値を０～１の範囲内で比較的に大きな値に設定し、所定の画素範囲内における、所定の白レベルより大きい値を示す画素数が少ない場合には、α値を０～１の範囲内で比較的に小さな値に設定してもよい。

【0033】

なお、図６に示す例においては、背景レベル検出回路３２３が、黒レベル検出回路３２４と、白レベル検出回路３２５と、を含む構成を例に挙げて説明したが、図１０に示すように、背景レベル検出回路３２３が、黒レベル検出回路３２４と、白レベル検出回路３２５との代わりに、平均値フィルタ３２７を含む構成としてもよい。平均値フィルタ３２７は、所定範囲の画素領域をフィルタサイズとし、このフィルタサイズ内の輝度の平均値を、背景レベルとして出力する。

【0034】

ただし、図６に示したように、背景レベル検出回路３２３が、黒レベル検出回路３２４と、白レベル検出回路３２５と、を含む構成とした方が、より精度高く、背景レベルを検出することができ望ましい。即ち、上述した通り、黒レベル検出回路３２４は、輝点は全て、その輝度の高さによらず、黒レベルとしての出力値を０とすることができるため、所定の画素範囲内における黒レベルの総和値が低くなってしまうことを抑制することができる。また、白レベル検出回路３２５は、黒点は全て、その輝度の低さによらず、白レベルとしての出力値を０とすることができるため、所定の画素範囲内における白レベルの総和値が低くなってしまうことを抑制することができる。そのため、背景レベル検出回路３２３として、平均値フィルタ３２７を用いる構成よりも、より高精度に、背景レベルを検出することができる。以下では、図６に示した、背景レベル検出回路３２３が、黒レベル検出回路３２４と、白レベル検出回路３２５と、を含む構成について、説明を継続する。

【0035】

ゲイン決定回路３２６は、微分フィルタ３２２が出力する微分検出値と、背景レベル検出回路３２３が検出する背景レベルと、を用いてローパス・フィルタ３３３のフィルタゲインを決定する。本実施形態においては、ゲイン決定回路３２６は、微分フィルタ３２２が出力する微分検出値と、黒レベル検出回路３２４からの出力値、及び白レベル検出回路３２５からの出力値を用いて、ローパス・フィルタ３３３のフィルタゲインを決定する。

【0036】

本実施形態においては、ゲイン決定回路３２６が、図１１に示すような、黒レベル検出回路３２４からの出力値、白レベル検出回路３２５からの出力値、及び微分検出値により表現される３次元のルックアップテーブルを記憶し、このルックアップテーブルを用いて、フィルタゲインを決定する。具体的には、図１１に示す例において、ルックアップテーブルが、各要素にフィルタゲイン値が記録された４×４×３のマトリクス構造を有し、入っており、黒レベル検出回路３２４からの出力値、白レベル検出回路３２５からの出力値、及び微分検出値に応じて、一つのフィルタゲインの値が決定される。なお、図１１に示す例においては、ルックアップテーブルが、４×４×３のマトリクスを有する例を示したが、より高い算出精度が必要な場合は、このルックアップテーブルが更に細分化された構成としてもよい。

【0037】

このように、本開示の液晶表示装置は、入力画像データにおける背景レベルに応じて、ローパス・フィルタ３３３によるローパス・フィルタ処理のフィルタ係数を決定することができるため、より適切なフィルタ係数を選択することが可能となり、視差による表示不良の更なる抑制を図ることが可能となる。

【0038】

なお、ゲイン決定回路３２６が、背景レベル検出回路３２３からの出力値に応じて、上述したフィルタ係数のみならず、後述するローパス・フィルタ処理のフィルタサイズを決定する構成としてもよい。例えば、人間の視覚特性においては、背景の輝度レベルが高いと、瞳孔が絞られるため、輝度レベルが低い領域の階調がわかりにくくなる。そのため、背景の輝度レベルが高い場合は、輝度レベルが低い領域の視差がわかりにくくなるため、ゲイン決定回路３２６が、ローパス・フィルタ３３３のフィルタサイズを小さくするような構成としてもよい。

【0039】

第２の画像生成部３３１は、入力画像データＤａｔａを取得すると、入力画像データＤａｔａの色情報を示す各色の値（ここではＲＧＢ値：［Ｒ値，Ｇ値，Ｂ値］）のうち最大値（Ｒ値、Ｇ値又はＢ値）を用いて第２の画像に対応する第２の画像データを生成する。具体的には、第２の画像生成部３３１は、注目画素２１４に対応するＲＧＢ値において、該ＲＧＢ値のうち最大値を注目画素２１４の値に設定することにより白黒画像データを生成する。第２の画像生成部３３１は、生成した第２の画像データを第２のガンマ処理部３３２に出力する。

【0040】

第２のガンマ処理部３３２は、第２の画像生成部３３１により生成された第２の画像データを取得すると、第２の階調テーブルを参照して、第２の画像データに対応する第２の階調を決定する第２のガンマ処理を行う。例えば、第２のガンマ処理部３３２は、第２の表示パネル２００用のガンマ特性である第２ガンマ特性に基づいて設定された第２ガンマ値γ２を用いて、第２の画像データの階調を決定する。第２のガンマ処理部３３２は、上記第２のガンマ処理を施した第２の画像データを、ローパス・フィルタ３３３に出力する。

【0041】

ローパス・フィルタ３３３は、視差による表示不良の低減を図るために、第２のガンマ処理が施された第２の画像データに対して、入力画像データＤａｔａの信号レベルが高い部分を局所的に数画素分広げるローパス・フィルタ処理を行う。その際、上述したように、ゲイン決定回路３２６により、背景レベルを用いて決定されたフィルタゲインを用いて、ローパス・フィルタ３３３は、ローパス・フィルタ処理を行う。その結果、ローパス・フィルタ３３３は、入力画像データにおける背景レベルに応じて、ローパス・フィルタ処理を行うことができ、視差による表示不良の更なる抑制を図ることが可能となる。ローパス・フィルタ３３３は、上記ローパス・フィルタ処理が施された第２の画像データＤＡＴ２を第２のタイミングコントローラ２４０に出力する。また、本実施形態においては、ローパス・フィルタ３３３は、上記ローパス・フィルタ処理が施された第２の画像データＤＡＴ２を第１のガンマ処理部３１１に出力する。

【0042】

第１のガンマ処理部３１１は、入力画像データＤａｔａを取得すると、第１の階調テーブルを参照して、第１の画像データＤＡＴ１に対応する第１の階調を決定する第１のガンマ処理を行う。例えば、第１のガンマ処理部３１１は、第１の表示パネル１００用のガンマ特性である第１のガンマ特性に基づいて設定された第１ガンマ値γ１を用いて、第１の画像データＤＡＴ１の階調を決定する。第１のガンマ処理部３１１は、上記第１のガンマ処理を施した第１の画像データＤＡＴ１を第１のタイミングコントローラ１４０に出力する。なお、第１のガンマ処理部３１１は、第２のガンマ処理部３３２により上記第２のガンマ処理が施され、ローパス・フィルタ３３３により上記ローパス・フィルタ処理が施された第２の画像データＤＡＴ２の第２の階調に基づいて第１の階調を決定してもよい。

【0043】

ここで、上述した第１ガンマ値γ１及び第２ガンマ値γ２の設定方法について説明する。例えば、第１ガンマ値γ１及び第２ガンマ値γ２は、カラー画像である第１の画像と、白黒画像である第２の画像とを合成した合成画像の合成ガンマ値が２．２になるように設定される。例えば、第１の表示パネル１００の第１ガンマ特性、及び第２の表示パネル２００の第２ガンマ特性がともに、ガンマ値２．２の場合、第１の表示パネル１００の輝度をＬｍ、第２の表示パネル２００の輝度をＬｓとすると、合成輝度はＬｍ×Ｌｓで表される。この合成輝度Ｌｍ×Ｌｓを、入力画像データＤａｔａ、第１ガンマ値γ１、第２ガンマ値γ２で表すと、以下の式となる。
Ｌｍ×Ｌｓ＝(Ｄａｔａ＾γ１)＾２．２×(Ｄａｔａ＾γ２)＾２．２
＝Ｄａｔａ＾(γ１×２．２)×Ｄａｔａ＾(γ２×２．２)
＝Ｄａｔａ＾（γ１×２．２＋γ２×２．２)
よって、（γ１＋γ２)＝１となるように、第１ガンマ値γ１及び第２ガンマ値γ２を設定すれば、合成ガンマ値を２．２とすることができる。

【0044】

以上、本開示の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で上記実施形態から当業者が適宜変更した形態も本発明の技術的範囲に含まれることは言うまでもない。

【符号の説明】

【0045】

１０ 液晶表示装置、１００ 第１の表示パネル、１０１ ＴＦＴ基板、１０２ ＣＦ基板、１０２ａ 着色部、１０２ｂ ブラックマトリクス、１０３ 液晶層、１０４ 偏光板、１０５ 偏光板、１１０ 第１の画像表示領域、１１１ データ線、１１２ ゲート線、１１３ ＴＦＴ、１１４ サブ画素、１１４Ｒ 赤色サブ画素、１１４Ｇ 緑色サブ画素、１１４Ｂ 青色サブ画素、１１５ 画素電極、１２４ 画素、１２０ 第１のソースドライバ、１３０ 第１のゲートドライバ、１４０ 第１のタイミングコントローラ、２００ 第２の表示パネル、 ２０１ ＴＦＴ基板、２０２ ＣＦ基板、２０２ａ 領域、２０２ｂ ブラックマトリクス、２０３ 液晶層、２０４ 偏光板、２０５ 偏光板、２１０ 第２の画像表示領域、２１１ データ線、２１２ ゲート線、２１３ ＴＦＴ、２１４ 画素、２１５ 画素電極、２２０ 第２のソースドライバ、２３０ 第２のゲートドライバ、２４０ 第２のタイミングコントローラ、３００ 画像処理部、３０１ 拡散シート、３１１ 第１のガンマ処理部、３２１ 輝度信号生成部、３２２ 微分フィルタ、３２３ 背景レベル検出回路、３２４ 黒レベル検出回路、３２５ 白レベル検出回路、３２６ ゲイン決定回路、３２７ 平均値フィルタ、３３１ 第２の画像生成部、３３２ 第２のガンマ処理部、３３３ ローパス・フィルタ、４００ バックライト、Ｄａｔａ 入力画像データ、ＤＡＴ１ 第１の画像データ、ＤＡ１ 第１の画像データ、ＣＳ１ 第１制御信号、ＤＳＰ１ データスタートパルス、ＤＣＫ１ データクロック、ＧＳＰ１ ゲートスタートパルス、ＧＣＫ１ ゲートクロック、Ｖｃｏｍ 共通電圧、ＤＡＴ２ 第２の画像データ、ＤＡ２ 第２の画像データ、ＣＳ２ 第２制御信号、ＤＳＰ２ データスタートパルス、ＤＣＫ２ データクロック、ＧＳＰ２ ゲートスタートパルス、ＧＣＫ２ ゲートクロック。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】