特許 7223661 データ処理装置、データ処理方法、プログラム及び回転計測装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-02-08

(45)【発行日】2023-02-16

(54)【発明の名称】データ処理装置、データ処理方法、プログラム及び回転計測装置

(51)【国際特許分類】

   G06F 17/14 20060101AFI20230209BHJP

   G01P 3/36 20060101ALI20230209BHJP

【ＦＩ】

G06F17/14 B

G01P3/36 C

【請求項の数】 10

(21)【出願番号】P 2019147745

(22)【出願日】2019-08-09

(65)【公開番号】P2021028779

(43)【公開日】2021-02-25

【審査請求日】2022-03-03

(73)【特許権者】

【識別番号】000145806

【氏名又は名称】株式会社小野測器

(74)【代理人】

【識別番号】100108006

【弁理士】

【氏名又は名称】松下 昌弘

(72)【発明者】

【氏名】山田 計

(72)【発明者】

【氏名】小澤 健太郎

【審査官】漆原 孝治

(56)【参考文献】

【文献】特開２０１３－１２０４９９（ＪＰ，Ａ）

【文献】特開２００９－１２９２８８（ＪＰ，Ａ）

【文献】特開２００１－２０３６７５（ＪＰ，Ａ）

【文献】特開２０１６－２１７８４３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １７／１４

Ｇ０１Ｐ ３／３６

(57)【特許請求の範囲】

【請求項1】

時系列データをリアルタイムに処理するデータ処理装置であって、
前記時系列データの各データを一時的に記憶するための記憶領域を持つ記憶部と、
処理部とを有し、
前記時系列データにおいて連続したＭ個の前記データが、１つのデータ列を構成し、
前記時系列データにおいて連続した２つの前記データ列が、互いに共通するＮ個（ＮはＭより小さい自然数を示す。）の前記データを含み、
前記処理部は、
前記時系列データの各前記データを順次に取得する処理と、
取得した前記データの前記記憶領域における書き込み先のアドレスを生成する処理と、
生成した前記アドレスに、取得した前記データを書き込む処理と、
各前記データ列の書き込みが完了したことを検出する処理と、
１つの前記データ列の書き込み完了を検出する度に、当該１つのデータ列に基づいて所定の演算を行う処理と
を実行し、
前記アドレスを生成する処理は、１つの前記データ列を構成する前記Ｍ個のデータに対応したＭ個の連続する前記アドレスを、１つの単位アドレス範囲として生成し、
１つの前記単位アドレス範囲は、
当該１つのデータ列における前半のＮ個の前記データに対応したＮ個の第１アドレスと、
当該１つのデータ列における後半の（Ｍ－Ｎ）個の前記データに対応した（Ｍ－Ｎ）個の第２アドレスとを含み、
前記アドレスを生成する処理は、１つの前記データ列に対応する１つの前記単位アドレス範囲より後の前記アドレスの個数が（Ｍ－Ｎ）個未満の場合、当該１つの単位アドレス範囲より前のＮ個の連続した前記アドレスを、当該１つのデータ列に続く次の前記データ列に対応した次の前記単位アドレス範囲における前記Ｎ個の第１アドレスとする、
データ処理装置。

【請求項2】

前記アドレスを生成する処理は、１つの前記データ列に対応する１つの前記単位アドレス範囲より後の前記アドレスの個数が（Ｍ－Ｎ）個以上の場合、当該１つの単位アドレス範囲における後半のＮ個の前記アドレスを、前記次の単位アドレス範囲における前記Ｎ個の第１アドレスとし、当該１つの単位アドレス範囲の後に続く（Ｍ－Ｎ）個の連続した前記アドレスを、前記次の単位アドレス範囲における前記（Ｍ－Ｎ）個の第２アドレスとする、
請求項１に記載のデータ処理装置。

【請求項3】

前記アドレスを生成する処理は、１つの前記データ列に対応する１つの前記単位アドレス範囲より後の前記アドレスの個数が（Ｍ－Ｎ）個未満の場合、前記記憶領域における先頭からＮ番目までのＮ個の前記アドレスを、前記次の単位アドレス範囲における前記Ｎ個の第１アドレスとする、
請求項１又は２に記載のデータ処理装置。

【請求項4】

前記アドレスを生成する処理は、
取得途中の１つの前記データ列に対応する１つの前記単位アドレス範囲より後の前記アドレスの個数が（Ｍ－Ｎ）個未満の場合であって、かつ、当該１つの単位アドレス範囲における後半のＮ個の前記アドレスを生成する場合、当該１つのデータ列における１つの前記データを取得する度に、前記後半のＮ個のアドレスから１つの前記アドレスを生成するとともに、前記次の単位アドレス範囲における前記Ｎ個の第１アドレスから１つの前記アドレスを生成し、
取得途中の１つの前記データ列に対応する１つの前記単位アドレス範囲より後の前記アドレスの個数が（Ｍ－Ｎ）個以上の場合、当該１つのデータ列における１つの前記データを取得する度に、当該１つのデータに対応した１つの前記アドレスを生成する、
請求項３に記載のデータ処理装置。

【請求項5】

前記記憶領域は、｛ｋ×（Ｍ－Ｎ）＋Ｎ｝個以上、｛（ｋ＋１）×（Ｍ－Ｎ）＋Ｎ｝個未満の前記アドレス（ｋは２以上の自然数を示す。）により構成され、
前記アドレスを生成する処理及び前記データを書き込む処理は、
初期状態において、第１変数が示す前記アドレスを、前記記憶領域の先頭の前記アドレスに設定し、
１つの前記データを取得する度に、取得した前記１つのデータを前記第１変数が示す前記アドレスに書き込み、当該書き込みの後、前記第１変数が示す前記アドレスをインクリメントし、
１つの前記データを取得する度に、前記第１変数が示す前記アドレスが前記記憶領域の｛ｋ×（Ｍ－Ｎ）＋１｝番目の前記アドレスであるか確認し、前記第１変数が示す前記アドレスが前記｛ｋ×（Ｍ－Ｎ）＋１｝番目のアドレスである場合、第２変数が示す前記アドレスを前記先頭のアドレスに設定し、
１つの前記データを取得する度に、前記第１変数が示す前記アドレスが、前記記憶領域の｛ｋ×（Ｍ－Ｎ）＋１｝番目から｛ｋ×（Ｍ－Ｎ）＋Ｎ｝番目までのアドレス範囲に含まれるか確認し、前記第１変数が示す前記アドレスが当該アドレス範囲に含まれる場合、取得した前記１つのデータを前記第２変数が示す前記アドレスに書き込み、当該書き込みの後、前記第２変数が示す前記アドレスをインクリメントし、
前記第１変数が示す前記アドレスが前記記憶領域の｛ｋ×（Ｍ－Ｎ）＋Ｎ｝番目のアドレスを超えた場合、前記第１変数が示す前記アドレスを、前記第２変数が示す前記アドレスに設定する、
請求項３又は４に記載のデータ処理装置。

【請求項6】

前記記憶領域は、Ｌ個（Ｌは２×Ｍ以上の整数を示す。）の前記アドレスにより構成され、
前記アドレスを生成する処理及び前記データを書き込む処理は、
初期状態において、第１変数が示す前記アドレスと第２変数が示す前記アドレスとのアドレス間隔を、Ｍ以上（Ｌ－Ｍ）以下に設定し、
１つの前記データを取得する度に、取得した前記１つのデータを、前記第１変数が示す前記アドレスと前記第２変数が示す前記アドレスとに書き込み、当該書き込みの後、前記第１変数が示す前記アドレスと前記第２変数が示す前記アドレスとをそれぞれインクリメントし、
前記第１変数が示す前記アドレスが、前記記憶領域の最大の前記アドレスを超えた場合、前記第１変数が示す前記アドレスを前記記憶領域の先頭の前記アドレスに設定し、
前記第２変数が示す前記アドレスが前記最大のアドレスを超えた場合、前記第２変数が示す前記アドレスを前記先頭のアドレスに設定し、
前記書き込み完了を検出する処理は、前記アドレスを生成する処理により１つの前記データ列に対応して生成された１つの前記単位アドレス範囲を、前記第１変数が示す前記アドレスと前記第２変数が示す前記アドレスとに基づいて特定し、
前記所定の演算を行う処理は、前記書き込み完了を検出する処理により特定された前記単位アドレス範囲から、前記所定の演算に用いる前記データ列を読み出す、
請求項１又は２に記載のデータ処理装置。

【請求項7】

前記所定の演算が離散フーリエ変換を含む、
請求項１～６のいずれか一項に記載のデータ処理装置。

【請求項8】

１以上のコンピュータが時系列データをリアルタイムに処理するデータ処理方法であって、
前記１以上のコンピュータは、前記時系列データの各データを一時的に記憶するための記憶領域を持つ記憶部を備え、
前記時系列データにおいて連続したＭ個の前記データが、１つのデータ列を構成し、
前記時系列データにおいて連続した２つの前記データ列が、互いに共通するＮ個（ＮはＭより小さい自然数を示す。）の前記データを含み、
前記コンピュータが、
前記時系列データの各前記データを順次に取得する処理と、
取得した前記データの前記記憶領域における書き込み先のアドレスを生成する処理と、
生成した前記アドレスに、取得した前記データを書き込む処理と、
各前記データ列の書き込みが完了したことを検出する処理と、
１つの前記データ列の書き込み完了を検出する度に、当該１つのデータ列に基づいて所定の演算を行う処理と
を実行し、
前記アドレスを生成する処理は、１つの前記データ列を構成する前記Ｍ個のデータに対応したＭ個の連続する前記アドレスを、１つの単位アドレス範囲として生成し、
１つの前記単位アドレス範囲は、
当該１つのデータ列における前半のＮ個の前記データに対応したＮ個の第１アドレスと、
当該１つのデータ列における後半の（Ｍ－Ｎ）個の前記データに対応した（Ｍ－Ｎ）個の第２アドレスとを含み、
前記アドレスを生成する処理は、１つの前記データ列に対応する１つの前記単位アドレス範囲より後の前記アドレスの個数が（Ｍ－Ｎ）個未満の場合、当該１つの単位アドレス範囲より前のＮ個の連続した前記アドレスを、当該１つのデータ列に続く次の前記データ列に対応した次の前記単位アドレス範囲における前記Ｎ個の第１アドレスとする、
データ処理方法。

【請求項9】

１以上のコンピュータを、請求項１～７のいずれか一項に記載のデータ処理装置における前記処理部として機能させるプログラム。

【請求項10】

回転体を一定の周期で撮像する撮像装置と、
請求項７に記載のデータ処理装置とを有し、
前記時系列データの前記データを順次に取得する処理は、前記撮像装置において撮像された前記回転体の画像における特定の領域に含まれた画素の値に応じた数値データを、前記時系列データの前記データとして周期的に取得し、
前記処理部は、前記所定の演算として行った前記離散フーリエ変換の結果が示す前記時系列データの周波数成分に基づいて、前記回転体の回転速度を算出する、
回転速度計測装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、データ処理装置及びデータ処理方法とそのプログラム、並びに、データ処理装置を備えた回転計測装置に関するものである。

【背景技術】

【0002】

回転体の回転に伴う物理量（光、磁気など）の変化に基づいて、回転体の回転速度をリアルタイムに計測する計測装置が知られている。例えば下記の特許文献に記載される回転速度計測装置は、カメラで撮影した回転体の映像の一部分をユーザの操作によって選択し、選択した映像の一部分（検出範囲）に含まれる画素の情報（輝度情報）に対して時間周波数領域でフーリエ変換（離散フーリエ変換）を行い、フーリエ変換によって得られた周波数成分から回転速度を算出する。

【先行技術文献】

【特許文献】

【0003】

【文献】特許第６５２１７３３号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、上記特許文献１の回転速度計測装置における離散フーリエ変換（以下、ＤＦＴと略記する場合がある。）は、一連の複数の輝度情報からなるデータ列を使用する。データ列を構成する輝度情報の個数（データ長）を減らすと、ＤＦＴの演算の誤差が大きくなり、回転速度の精度が低下する。そのため、ＤＦＴに使用するデータ列にはある程度のデータ長が必要となる。

【0005】

他方、輝度情報は映像（動画）の１フレーム毎に１つずつ取得されるため、一般的なフレームレートのカメラを用いた場合、単位時間あたりに取得可能な輝度情報は数１０程度である。この場合、１つのデータ列のデータ長を数１００程度とすると、１つのデータ列に対応する映像の期間は数秒程度となる。１つの映像の期間から１つのデータ列のみを取得してＤＦＴを行ったとすると、ＤＦＴは数秒に１回しか行われないため、回転速度の算出結果も数秒に１回しか得られないことになる。

【0006】

ＤＦＴの実行頻度を高める１つの方法として、連続したデータ列における一部の輝度情報を重複させることが考えられる。例えば、連続した２つのデータ列における半分の輝度情報を重複させた場合、１つのデータ列が取得されてから次のデータ列が取得されるまでの期間が半分になる。この場合、データ列の取得頻度が２倍になり、ＤＦＴの実行頻度も２倍となる。

【0007】

連続したデータ列における一部のデータ（輝度情報など）が重複するようにデータ列を取得する処理は、例えば図１０Ａに示すようなリングバッファを用いて実現することができる。図１０Ａに示すリングバッファは、アドレスＡ０からアドレスＡ１５までの１６個のメモリ領域を備える。一定の時間間隔でサンプリングされたデータは、アドレスＡ０，Ａ１，Ａ２，…の順番で、リングバッファの各メモリ領域に書き込まれる。１つのデータが末尾のアドレスＡ１５に書き込まれると、その次のデータは先頭のアドレスＡ０に書き込まれる。

【0008】

図１０Ｂは、アドレスＡ０～Ａ１１にデータＤ０～Ｄ１１が格納された状態を示す。１２個のデータＤ０～Ｄ１１が１つのデータ列ＤＳ１を構成するものとすると、アドレスＡ０～Ａ１１からデータ列ＤＳ１を読み出すことができる。

【0009】

図１０Ｃは、図１０Ｂの状態から更に８つのデータＤ１２～Ｄ１９がリングバッファに書き込まれた状態を示す。図１０Ｃに示すように、アドレスＡ１２～Ａ１５，Ａ０～Ａ３に書き込まれた１２個のデータＤ８～Ｄ１９がデータ列ＤＳ２を構成するものとすると、アドレスＡ１２～Ａ１５，Ａ０～Ａ３からデータ列ＤＳ２を読み出すことができる。この場合、連続する２つのデータ列ＤＳ１及びＤＳ２においては、４つのデータＤ８～Ｄ１１が重複している。

【0010】

このように、リングバッファを用いることによって、連続したデータ列における一部のデータが重複するようにデータ列を取得することが可能となる。しかしながら、リングバッファにおいては、書き込み先のアドレスが末尾のアドレスとなった場合、次の書き込み先のアドレスが先頭のアドレスに戻るため、１つのデータ列に含まれる一連のデータにおいてアドレスが不連続になる場合がある。例えば図１０Ｃに示すデータ列ＤＳ２は、前半の８つのデータＤ８～Ｄ１５のアドレスＡ８～Ａ１５と、後半の４つのデータＤ１６～Ｄ１９のアドレスＡ０～Ａ３とが不連続になっている。ＤＦＴの演算処理では、データ列の各データを決められた組み合わせで順次、積和を繰り返す。そのため、データ列に含まれる一連のデータのアドレスが不連続になっていると、リングバッファからデータの読み出す際に条件判断などの処理が必要になり、全体的な演算の負荷が重くなるという不利益がある。

【0011】

本発明はかかる事情に鑑みてなされたものであり、その目的は、時系列データから周期的にデータ列を取得してＤＦＴなど所定の演算を行う場合に、連続するデータ列において一部のデータが重複していても、記憶領域における連続したアドレス範囲に各データ列を書き込むことができるデータ処理装置、データ処理方法及びプログラムを提供することと、そのようなデータ処理装置を備える回転速度計測装置を提供することにある。

【課題を解決するための手段】

【0012】

本発明の第１の態様は、時系列データをリアルタイムに処理するデータ処理装置であって、前記時系列データの各データを一時的に記憶するための記憶領域を持つ記憶部と、処理部とを有し、前記時系列データにおいて連続したＭ個の前記データが、１つのデータ列を構成し、前記時系列データにおいて連続した２つの前記データ列が、互いに共通するＮ個（ＮはＭより小さい自然数を示す。）の前記データを含み、前記処理部は、前記時系列データの各前記データを順次に取得する処理と、取得した前記データの前記記憶領域における書き込み先のアドレスを生成する処理と、生成した前記アドレスに、取得した前記データを書き込む処理と、各前記データ列の書き込みが完了したことを検出する処理と、１つの前記データ列の書き込み完了を検出する度に、当該１つのデータ列に基づいて所定の演算を行う処理とを実行し、前記アドレスを生成する処理は、１つの前記データ列を構成する前記Ｍ個のデータに対応したＭ個の連続する前記アドレスを、１つの単位アドレス範囲として生成し、１つの前記単位アドレス範囲は、当該１つのデータ列における前半のＮ個の前記データに対応したＮ個の第１アドレスと、当該１つのデータ列における後半の（Ｍ－Ｎ）個の前記データに対応した（Ｍ－Ｎ）個の第２アドレスとを含み、前記アドレスを生成する処理は、１つの前記データ列に対応する１つの前記単位アドレス範囲より後の前記アドレスの個数が（Ｍ－Ｎ）個未満の場合、当該１つの単位アドレス範囲より前のＮ個の連続した前記アドレスを、当該１つのデータ列に続く次の前記データ列に対応した次の前記単位アドレス範囲における前記Ｎ個の第１アドレスとする。

【0013】

この構成によれば、１つの前記データ列に対応する１つの前記単位アドレス範囲より後の前記アドレスの個数が（Ｍ－Ｎ）個未満の場合、当該１つの単位アドレス範囲より後の前記記憶領域には、当該１つのデータ列に続く次の前記データ列に対応した次の前記単位アドレス範囲における前記（Ｍ－Ｎ）個の第２アドレスを確保することができない。この場合、当該１つの単位アドレス範囲より前のＮ個の連続した前記アドレスが、当該次の単位アドレス範囲における前記Ｎ個の第１アドレスとされる。これにより、当該次の単位アドレス範囲として、前記記憶領域の連続したＭ個の前記アドレスが確保される。また、当該次の単位アドレス範囲における前記Ｎ個の第１アドレスが当該１つの単位アドレス範囲から外れているため、当該Ｎ個の第１アドレスにＮ個の新たな前記データが書き込まれても、当該１つの単位アドレス範囲に既に書き込まれた前記データが当該新たなデータによって上書きされることがない。従って、連続する２つの前記データ列においてＮ個の前記データを重複させつつ、前記記憶領域の連続したアドレス範囲（単位アドレス範囲）に各前記データ列を書き込むことが可能となる。

【0014】

好ましくは、前記アドレスを生成する処理は、１つの前記データ列に対応する１つの前記単位アドレス範囲より後の前記アドレスの個数が（Ｍ－Ｎ）個以上の場合、当該１つの単位アドレス範囲における後半のＮ個の前記アドレスを、前記次の単位アドレス範囲における前記Ｎ個の第１アドレスとし、当該１つの単位アドレス範囲の後に続く（Ｍ－Ｎ）個の連続した前記アドレスを、前記次の単位アドレス範囲における前記（Ｍ－Ｎ）個の第２アドレスとする。

【0015】

この構成によれば、１つの前記データ列に対応する１つの前記単位アドレス範囲より後の前記アドレスの個数が（Ｍ－Ｎ）個以上の場合、当該１つの単位アドレス範囲より後の前記記憶領域には、当該１つのデータ列に続く次の前記データ列に対応した次の前記単位アドレス範囲における前記（Ｍ－Ｎ）個の第２アドレスを確保することができる。この場合、当該１つの単位アドレス範囲における後半のＮ個の前記アドレスが、前記次の単位アドレス範囲における前記Ｎ個の第１アドレスとされ、当該１つの単位アドレス範囲の後に続く（Ｍ－Ｎ）個の連続した前記アドレスが、前記次の単位アドレス範囲における前記（Ｍ－Ｎ）個の第２アドレスとされる。これにより、当該１つの単位アドレス範囲と前記次の単位アドレス範囲とが前記記憶領域において重なり合って確保されるため、前記記憶領域を効率的に使用することが可能となる。

【0016】

好ましくは、前記アドレスを生成する処理は、１つの前記データ列に対応する１つの前記単位アドレス範囲より後の前記アドレスの個数が（Ｍ－Ｎ）個未満の場合、前記記憶領域における先頭からＮ番目までのＮ個の前記アドレスを、前記次の単位アドレス範囲における前記Ｎ個の第１アドレスとする。

【0017】

この構成によれば、１つの前記データ列に対応する１つの前記単位アドレス範囲より後の前記アドレスの個数が（Ｍ－Ｎ）個未満の場合、当該１つの単位アドレス範囲より後の前記記憶領域には、当該１つのデータ列に続く次の前記データ列に対応した次の前記単位アドレス範囲における前記（Ｍ－Ｎ）個の第２アドレスを確保することができない。この場合、前記記憶領域における先頭からＮ番目までのＮ個の前記アドレスが、前記次の単位アドレス範囲における前記Ｎ個の第１アドレスとされる。これにより、前記次の単位アドレス範囲における前記Ｎ個の第１アドレスの範囲が、当該１つの単位アドレス範囲に対して最大限に離れるため、当該１つの単位アドレス範囲への書き込みが完了した前記データ列が別の前記データによって上書きされるまでの時間を長くすることが可能となり、前記所定の演算の処理時間を確保し易くなる。

【0018】

好ましくは、前記アドレスを生成する処理は、取得途中の１つの前記データ列に対応する１つの前記単位アドレス範囲より後の前記アドレスの個数が（Ｍ－Ｎ）個未満の場合であって、かつ、当該１つの単位アドレス範囲における後半のＮ個の前記アドレスを生成する場合、当該１つのデータ列における１つの前記データを取得する度に、前記後半のＮ個のアドレスから１つの前記アドレスを生成するとともに、前記次の単位アドレス範囲における前記Ｎ個の第１アドレスから１つの前記アドレスを生成し、取得途中の１つの前記データ列に対応する１つの前記単位アドレス範囲より後の前記アドレスの個数が（Ｍ－Ｎ）個以上の場合、当該１つのデータ列における１つの前記データを取得する度に、当該１つのデータに対応した１つの前記アドレスを生成する。

【0019】

この構成によれば、取得途中の１つの前記データ列に対応する１つの前記単位アドレス範囲より後の前記アドレスの個数が（Ｍ－Ｎ）個未満の場合であって、かつ、当該１つの単位アドレス範囲における後半のＮ個の前記アドレスを生成する場合に、前記次の単位アドレス範囲における前記Ｎ個の第１アドレスの生成も並行して行われる。すなわち、当該１つのデータ列における１つの前記データが取得される度に、前記後半のＮ個のアドレスから１つの前記アドレスが生成されるとともに、前記次の単位アドレス範囲における前記Ｎ個の第１アドレスから１つの前記アドレスが生成される。他方、取得途中の１つの前記データ列に対応する１つの前記単位アドレス範囲より後の前記アドレスの個数が（Ｍ－Ｎ）個以上の場合は、当該１つのデータ列における１つの前記データを取得する度に、当該１つのデータに対応した１つの前記アドレスが生成される。これにより、同じ前記データが異なる前記アドレスに並行して書き込まれる場合が限定される。

【0020】

好ましくは、前記記憶領域は、｛ｋ×（Ｍ－Ｎ）＋Ｎ｝個以上、｛（ｋ＋１）×（Ｍ－Ｎ）＋Ｎ｝個未満の前記アドレス（ｋは２以上の自然数を示す。）により構成され、前記アドレスを生成する処理及び前記データを書き込む処理は、初期状態において、第１変数が示す前記アドレスを、前記記憶領域の先頭の前記アドレスに設定し、１つの前記データを取得する度に、取得した前記１つのデータを前記第１変数が示す前記アドレスに書き込み、当該書き込みの後、前記第１変数が示す前記アドレスをインクリメントし、１つの前記データを取得する度に、前記第１変数が示す前記アドレスが前記記憶領域の｛ｋ×（Ｍ－Ｎ）＋１｝番目の前記アドレスであるか確認し、前記第１変数が示す前記アドレスが前記｛ｋ×（Ｍ－Ｎ）＋１｝番目のアドレスである場合、第２変数が示す前記アドレスを前記先頭のアドレスに設定し、１つの前記データを取得する度に、前記第１変数が示す前記アドレスが、前記記憶領域の｛ｋ×（Ｍ－Ｎ）＋１｝番目から｛ｋ×（Ｍ－Ｎ）＋Ｎ｝番目までのアドレス範囲に含まれるか確認し、前記第１変数が示す前記アドレスが当該アドレス範囲に含まれる場合、取得した前記１つのデータを前記第２変数が示す前記アドレスに書き込み、当該書き込みの後、前記第２変数が示す前記アドレスをインクリメントし、前記第１変数が示す前記アドレスが前記記憶領域の｛ｋ×（Ｍ－Ｎ）＋Ｎ｝番目のアドレスを超えた場合、前記第１変数が示す前記アドレスを、前記第２変数が示す前記アドレスに設定する。

【0021】

この構成によれば、前記第１変数が示す前記アドレスが前記｛ｋ×（Ｍ－Ｎ）＋１｝番目のアドレスである場合、当該アドレスからＮ番目の前記アドレスは１つの前記単位アドレス範囲の末尾と一致する一方、当該アドレスからＭ番目の前記アドレスは前記記憶領域から逸脱する。この場合、当該アドレスより後の前記記憶領域には、当該１つの前記単位アドレス範囲に対して次の前記単位アドレス範囲における前記（Ｍ－Ｎ）個の第２アドレスを確保することができない。そのため、前記第１変数が示す前記アドレスが前記記憶領域の｛ｋ×（Ｍ－Ｎ）＋１｝番目から｛ｋ×（Ｍ－Ｎ）＋Ｎ｝番目のアドレス範囲に含まれる場合（当該１つの前記単位アドレス範囲に含まれる場合）は、当該１つの前記単位アドレス範囲へのデータ書き込みと並行して、前記先頭のアドレスから始まる当該次の単位アドレス範囲へのデータ書き込みが行われる。
前記第１変数が示す前記アドレスが前記記憶領域の｛ｋ×（Ｍ－Ｎ）＋Ｎ｝番目のアドレスを超えた場合、当該１つの前記単位アドレス範囲に対する前記データ列の書き込みが完了する。この場合、前記第１変数が示す前記アドレスとして、前記第２変数が示す前記アドレスが設定されることにより、当該次の単位アドレス範囲へのデータ書き込みが続行される。

【0022】

好ましくは、前記記憶領域は、Ｌ個（Ｌは２×Ｍ以上の整数を示す。）の前記アドレスにより構成され、前記アドレスを生成する処理及び前記データを書き込む処理は、初期状態において、第１変数が示す前記アドレスと第２変数が示す前記アドレスとのアドレス間隔を、Ｍ以上（Ｌ－Ｍ）以下に設定し、１つの前記データを取得する度に、取得した前記１つのデータを、前記第１変数が示す前記アドレスと前記第２変数が示す前記アドレスとに書き込み、当該書き込みの後、前記第１変数が示す前記アドレスと前記第２変数が示す前記アドレスとをそれぞれインクリメントし、前記第１変数が示す前記アドレスが、前記記憶領域の最大の前記アドレスを超えた場合、前記第１変数が示す前記アドレスを前記記憶領域の先頭の前記アドレスに設定し、前記第２変数が示す前記アドレスが前記最大のアドレスを超えた場合、前記第２変数が示す前記アドレスを前記先頭のアドレスに設定し、前記書き込み完了を検出する処理は、前記アドレスを生成する処理により１つの前記データ列に対応して生成された１つの前記単位アドレス範囲を、前記第１変数が示す前記アドレスと前記第２変数が示す前記アドレスとに基づいて特定し、前記所定の演算を行う処理は、前記書き込み完了を検出する処理により特定された前記単位アドレス範囲から、前記所定の演算に用いる前記データ列を読み出す。

【0023】

この構成によれば、前記第１変数が示す前記アドレスへのデータ書き込みと前記第２変数が示す前記アドレスへのデータ書き込みとが並行して行われ、このデータ書き込みの後、前記第１変数が示す前記アドレス及び前記第２変数が示す前記アドレスがそれぞれインクリメントされる。そして、前記第１変数が示す前記アドレス及び前記第２変数が示す前記アドレスは、それぞれ前記記憶領域の前記最大のアドレスに達した後、前記記憶領域の前記先頭のアドレスに戻される。
前記記憶領域がＬ個（≧Ｍ）の前記アドレスにより構成されており、前記第１変数が示す前記アドレスと前記第２変数が示す前記アドレスとのアドレス間隔が前記初期状態においてＭ以上（Ｌ－Ｍ）以下に設定されるため、当該アドレス間隔は、前記初期状態の後もＭ以上（Ｌ－Ｍ）以下に保たれる。これにより、前記第１変数が示す前記アドレスと前記第２変数が示す前記アドレスの少なくとも一方が、Ｍ回のインクリメントによってＭ個の連続した前記アドレス（前記単位アドレス範囲）を生成する。
前記第１変数の前記アドレスをインクリメントすることにより得られる一連の前記アドレスと、前記第２変数の前記アドレスをインクリメントすることにより得られる一連の前記アドレスとは、前記記憶領域において異なるアドレス範囲にあるため、前記第１変数が示す前記アドレスと前記第２変数が示す前記アドレスとに基づいて（例えば両者の大小関係から）、前記単位アドレス範囲を構成する一連の前記アドレスが特定される。

【0024】

好ましくは、前記所定の演算が離散フーリエ変換を含む。
この構成によれば、前記データ列が連続したＭ個の前記アドレスからなる前記単位アドレス範囲に書き込まれているため、前記単位アドレス範囲から前記データを読み出す際の処理が前記単位アドレス範囲の先頭アドレスを基準としたオフセットとして常に同一表現できることで簡易になり、離散フーリエ変換における算術演算の負荷が軽減される。

【0025】

本発明の第２の態様は、１以上のコンピュータが時系列データをリアルタイムに処理するデータ処理方法であって、前記１以上のコンピュータは、前記時系列データの各データを一時的に記憶するための記憶領域を持つ記憶部を備え、前記時系列データにおいて連続したＭ個の前記データが、１つのデータ列を構成し、前記時系列データにおいて連続した２つの前記データ列が、互いに共通するＮ個（ＮはＭより小さい自然数を示す。）の前記データを含み、前記コンピュータが、前記時系列データの各前記データを順次に取得する処理と、取得した前記データの前記記憶領域における書き込み先のアドレスを生成する処理と、生成した前記アドレスに、取得した前記データを書き込む処理と、各前記データ列の書き込みが完了したことを検出する処理と、１つの前記データ列の書き込み完了を検出する度に、当該１つのデータ列に基づいて所定の演算を行う処理とを実行し、前記アドレスを生成する処理は、１つの前記データ列を構成する前記Ｍ個のデータに対応したＭ個の連続する前記アドレスを、１つの単位アドレス範囲として生成し、１つの前記単位アドレス範囲は、当該１つのデータ列における前半のＮ個の前記データに対応したＮ個の第１アドレスと、当該１つのデータ列における後半の（Ｍ－Ｎ）個の前記データに対応した（Ｍ－Ｎ）個の第２アドレスとを含み、前記アドレスを生成する処理は、１つの前記データ列に対応する１つの前記単位アドレス範囲より後の前記アドレスの個数が（Ｍ－Ｎ）個未満の場合、当該１つの単位アドレス範囲より前のＮ個の連続した前記アドレスを、当該１つのデータ列に続く次の前記データ列に対応した次の前記単位アドレス範囲における前記Ｎ個の第１アドレスとする。

【0026】

本発明の第３の態様は、１以上のコンピュータを、上記第１の態様のデータ処理装置における前記処理部として機能させるプログラムである。

【0027】

本発明の第４の態様は、回転体を一定の周期で撮像する撮像装置と、上記第１の態様のデータ処理装置とを有し、前記時系列データの前記データを順次に取得する処理は、前記撮像装置において撮像された前記回転体の画像における特定の領域に含まれた画素の値に応じた数値データを、前記時系列データの前記データとして周期的に取得し、前記処理部は、前記所定の演算として行った離散フーリエ変換の結果が示す前記時系列データの周波数成分に基づいて、前記回転体の回転速度を算出する、回転速度計測装置である。

【発明の効果】

【0028】

本発明によれば、時系列データから周期的にデータ列を取得してＤＦＴなど所定の演算を行う場合に、連続するデータ列において一部のデータが重複していても、記憶領域における連続したアドレス範囲に各データ列を書き込むことができる。

【図面の簡単な説明】

【0029】

【図1】図１は、本実施形態に係る回転計測装置の構成の一例を示す図である。

【図2】図２は、時系列データからデータ列を取得してフーリエ変換を実行する動作の一例を図解した図である。

【図3】図３は、第１の実施形態に係る回転計測装置において、記憶領域に時系列データを書き込む動作の一例を図解した図である。

【図4】図４は、第１の実施形態に係る回転計測装置において、記憶領域に時系列データを書き込む動作の一例を図解した図である。

【図5】図５は、第１の実施形態に係る回転計測装置の処理の一例を説明するためのフローチャートである。

【図6】図６は、第１の実施形態に係る回転計測装置の処理の第１変形例を説明するためのフローチャートである。

【図7】図７は、第１の実施形態に係る回転計測装置の処理の第２変形例を説明するためのフローチャートである。

【図8】図８は、第２の実施形態に係る回転計測装置において、記憶領域に時系列データを書き込む動作の一例を図解した図である。

【図9】図９は、第２の実施形態に係る回転計測装置の処理の一例を説明するためのフローチャートである。

【図10】図１０Ａ～図１０Ｃは、リングバッファに時系列データを書き込む動作の一例を図解した図である。

【発明を実施するための形態】

【0030】

＜第１の実施形態＞
図１は、本実施形態に係る回転計測装置の構成の一例を示す図である。図１に示す回転計測装置は、回転駆動されたプロペラ５を一定の周期（フレームレート）で撮像する撮像装置２と、撮像装置２で撮像されたプロペラ５の画像に基づいてプロペラ５の回転速度を算出するデータ処理装置１とを有する。なお、本実施形態における回転速度の計測対象は、図１に示すようなプロペラ５に限定されず、撮像装置２によって撮像可能な任意の回転体でよい。

【0031】

撮像装置２は、回転体（プロペラ５など）の少なくとも一部の画像を直接的若しくは間接的に撮像し、その撮像データをデータ処理装置１に出力する。撮像装置２は、例えばＣＭＯＳセンサやＣＣＤセンサなどの撮像素子を含む。

【0032】

データ処理装置１は、撮像装置２から入力した撮像データをもとに、回転体の回転に伴って変化する一連のデータを時系列データとして取得し、時系列データに高速フーリエ変換（以下、「ＦＦＴ」と記す場合がある。）などのＤＦＴ演算を行うことによって回転体の回転速度を算出する。

【0033】

図１に示すデータ処理装置１は、入力部１１と、表示部１２と、記憶部１３と、処理部１４を含む。

【0034】

入力部１１は、ユーザの指示を処理部１４へ入力するための機器である。例えば入力部１１は、マウス、キーボード、タッチパッド、タッチパネル、押しボタン、回転スイッチなど、ユーザの操作に応じた信号を生成する１以上の入力機器を含む。

【0035】

表示部１２は、処理部１４において生成される映像データに基づいて映像を表示する装置であり、例えば液晶ディスプレイや有機ＥＬディスプレイなどを含む。

【0036】

記憶部１３は、処理部１４の後述するコンピュータにおいて処理を実行させるためのプログラム１５を記憶する。また記憶部１３は、処理の実行に繰り返し使用される定数データ、処理の実行過程で一時的に保存される変数データなどを記憶する。具体的には、記憶部１３は、撮像装置２から入力した撮像データに基づく時系列データの各データを一時的に記憶するための記憶領域を持つ。

【0037】

記憶部１３に格納されるプログラム１５は、例えば、処理部１４が備える任意の入力インターフェースに接続された外部記憶装置（ＵＳＢメモリ）から読み出されたものでもよいし、処理部１４に接続される任意の記録媒体読み取り装置において非一時的な記録媒体（光ディスクなど）から読み出されたものでもよいし、処理部１４が備える任意の通信インターフェースを介して外部のサーバ装置などからダウンロードしたものでもよい。

【0038】

記憶部１３は、例えばＤＲＡＭ、ＳＲＡＭ、ＲＯＭ、フラッシュメモリ、ハードディスクなど、１以上の任意の記憶装置を含む。

【0039】

処理部１４は、データ処理装置１の全体的な動作を制御する装置であり、回転体の回転速度の計測に関わる処理を実行する。処理部１４は、記憶部１３に格納された１以上のプログラム１５の命令コードに従って処理を実行する１以上の処理回路（ＣＰＵ、ＭＰＵなど）を含む。１以上の処理回路がプログラム１５に基づいて処理を実行する場合、処理部１４は１以上のコンピュータとして動作する。処理部３０は、回転体の回転速度の計測に関わる処理を、上述した１以上のコンピュータとして実行する。

【0040】

なお、処理部１４は、特定の機能を実現するように構成された１以上の専用のハードウェア（ＡＳＩＣ、ＦＰＧＡなど）を含んでもよい。この場合、処理部１４は、回転体の回転速度の計測に関わる処理の少なくとも一部を、専用のハードウェアにおいて実行してもよい。

【0041】

処理部１４は、回転速度の測定に関する処理として、検出範囲設定処理、時系列データ取得処理、アドレス生成処理、データ書き込み処理、書き込み完了検出処理、演算処理、及び、回転速度算出処理を実行する。

【0042】

（検出範囲設定処理）
処理部１４は、回転速度の測定を開始する前に、撮像装置２で撮像された回転体の画像において回転速度の測定に使用される検出範囲を設定する。例えば処理部１４は、撮像装置２で撮像された回転体の映像を動画として表示部１２の画面に表示し、入力部１１において入力されるユーザの指示に従って、画面上の回転体の映像から検出範囲を設定する。

【0043】

（時系列データ取得処理）
処理部１４は、回転速度の測定を開始すると、撮像装置２から入力した撮像データに基づいて、時系列データの各データを順次に取得する。処理部１４は、撮像データにおける１フレーム分の画像の中から、上記の検出範囲に含まれる１以上の画素を特定し、特定した１以上の画素の値に基づいて、時系列データの１つのデータを取得（サンプリング）する。例えば処理部１４は、検出範囲に含まれる１以上の画素の値に基づいて、この検出範囲における平均的な光の強度（輝度など）を示す数値を算出し、この数値を時系列データの１つのデータとして取得する。

【0044】

処理部１４は、後述するアドレス生成処理、データ書き込み処理及び書き込み完了検出処理によって、時系列データからデータ列を反復的に取得する。時系列データにおいて連続したＭ個のデータは、１つのデータ列を構成する。「Ｍ」は、データ列のデータ長を示す。また、時系列データにおいて連続した２つのデータ列は、互いに共通するＮ個（ＮはＭより小さい自然数を示す。）のデータを含む。「Ｎ」は、連続した２つのデータ列におけるデータ重複数を示す。

【0045】

（アドレス生成処理、データ書き込み処理）
処理部１４は、時系列データ取得処理においてデータを取得すると、記憶部１３において確保した記憶領域における当該データの書き込み先のアドレスを生成する。処理部１４は、１つのデータ列の書き込み先として、記憶領域における連続したアドレスを生成する。すなわち、処理部１４は、１つのデータ列を構成するＭ個のデータに対応したＭ個の連続するアドレスを生成する。処理部１４は、時系列データ取得処理においてデータを取得したデータを、上記のアドレス生成処理によって生成したアドレスに書き込む。

【0046】

以下の説明では、１つのデータ列の書き込み先となるＭ個の連続したアドレスを、「単位アドレス範囲」と呼ぶ。また、１つの単位アドレス範囲における前半のＮ個のアドレスを、それぞれ「第１アドレス」と呼び、１つの単位アドレス範囲における後半の（Ｍ－Ｎ）個のアドレスを、それぞれ「第２アドレス」と呼ぶ。Ｎ個の第１アドレスは、１つのデータ列における前半のＮ個のデータに対応したアドレスであり、（Ｍ－Ｎ）個の第２アドレスは、１つのデータ列における後半の（Ｍ－Ｎ）個のデータに対応したアドレスである。

【0047】

また、以下の説明では、時系列データにおいて任意に選ばれた２つの連続するデータ列のうち、前のデータ列を「第１データ列」と呼び、後のデータ列を「第２データ列」と呼ぶ。また、ここで、第１データ列の書き込み先となる単位アドレス範囲を、「第１単位アドレス範囲」と呼び、第２データ列の書き込み先となる単位アドレス範囲を、「第２単位アドレス範囲」と呼ぶ。更に、第１データ列及び第２データ列において互いに共通するＮ個のデータを、それぞれ「共通データ」と呼び、第１データ列において共通データが書き込まれるアドレスを、「共通データ書き込みアドレス」と呼ぶ。

【0048】

上述したように、第１データ列及び第２データ列は、互いに共通するＮ個の共通データを含む。第１単位アドレス範囲における後半のＮ個のアドレス（第２アドレス）は、それぞれ共通データ書き込みアドレスであり、Ｎ個の共通データが書き込まれる。また、第２単位アドレス範囲におけるＮ個の第１アドレスにも、Ｎ個の共通データが書き込まれる。

【0049】

処理部１４は、記憶領域において第１単位アドレス範囲より後に残るアドレスの個数（以下、「残存アドレス数」と記す場合がある。）に応じて、記憶領域における第２単位アドレス範囲の位置を変化させる。

【0050】

残存アドレス数が（Ｍ－Ｎ）個より大きい場合、記憶領域において第１単位アドレス範囲より後に、第２単位アドレス範囲の（Ｍ－Ｎ）個の第２アドレスを確保できる。この場合、処理部１４は、記憶領域において第１単位アドレス範囲と重なる範囲を第２単位アドレス範囲とする。すなわち、処理部１４は、残存アドレス数が（Ｍ－Ｎ）個以上の場合、第１単位アドレス範囲のＮ個の共通データ書き込みアドレス（第１単位アドレス範囲における後半のＮ個のアドレス）を、第２単位アドレス範囲のＮ個の第１アドレスとする。また、処理部１４は、第１単位アドレス範囲に続く（Ｍ－Ｎ）個の連続したアドレスを、第２単位アドレス範囲における（Ｍ－Ｎ）個の第２アドレスとする。

【0051】

残存アドレス数が（Ｍ－Ｎ）個より大きい場合、処理部１４は、１つのデータを取得する度に１つのアドレスを生成する。すなわち、この場合、処理部１４は、第１データ列を取得する途中において１つのデータを取得する度に、当該１つのデータに対応した１つのアドレス（第１単位アドレス範囲のアドレス）を生成する。

【0052】

一方、残存アドレス数が（Ｍ－Ｎ）個未満の場合、記憶領域において第１単位アドレス範囲より後には、第２単位アドレス範囲の（Ｍ－Ｎ）個の第２アドレスを確保できない。この場合、処理部１４は、記憶領域において第１単位アドレス範囲より前のＮ個の連続したアドレスを、第２単位アドレス範囲におけるＮ個の第１アドレスとする。例えば、処理部１４は、記憶領域における先頭からＮ番目までのＮ個のアドレスを、第２単位アドレス範囲におけるＮ個の第１アドレスとする。

【0053】

第２単位アドレス範囲のＮ個の第１アドレスにＮ個のデータを書き込んだとき、第１単位アドレス範囲において第１データ列の書き込みが完了する。このとき、第２単位アドレス範囲のＮ個の第１アドレスが第１単位アドレス範囲より前のアドレスであることにより、第２単位アドレス範囲に書き込んだデータは、第１単位アドレス範囲の各データ（第１データ列）を上書きすることがない。そのため、書き込みが完了した第１データ列を、後述のＦＦＴ演算処理において正常に読み出すことができる。

【0054】

残存アドレス数が（Ｍ－Ｎ）個未満の場合であって、かつ、第１単位アドレス範囲における後半のＮ個のアドレス（共通データ書き込みアドレス）を生成する場合、処理部１４は、２つのアドレスを並行して生成する。すなわち、この場合、処理部１４は、第１データ列を取得する途中において１つのデータを取得する度に、第１単位アドレス範囲における後半のＮ個のアドレスから１つのアドレスを生成するとともに、第２単位アドレス範囲におけるＮ個の第１アドレスから１つのアドレスを生成する。

【0055】

ここで、時系列データの一時的な保存のために確保される記憶領域が、｛ｋ×（Ｍ－Ｎ）＋Ｎ｝個以上、｛（ｋ＋１）×（Ｍ－Ｎ）＋Ｎ｝個未満のアドレス（ｋは２以上の自然数を示す。）により構成されるものとする。また、記憶領域の先頭から｛ｋ×（Ｍ－Ｎ）＋１｝番目のアドレスを、「第１境界アドレスＡｔ１」と呼び、記憶領域の先頭から｛ｋ×（Ｍ－Ｎ）＋Ｎ｝番目のアドレスを、「第２境界アドレスＡｔ２」と呼ぶものとする。

【0056】

第１境界アドレスＡｔ１（先頭から｛ｋ×（Ｍ－Ｎ）＋１｝番目のアドレス）は、記憶領域の最も末尾に近い単位アドレス範囲（以下、「末尾側単位アドレス範囲」と記す場合がある。）に含まれる。第１境界アドレスＡｔ１から数えてＮ番目のアドレスが、末尾側単位アドレス範囲における末尾のアドレスである。末尾側単位アドレス範囲を第１単位アドレス範囲と見なした場合、第１境界アドレスＡｔ１は、Ｎ個の共通データ書き込みアドレスにおける１番目のアドレスである。

【0057】

第２境界アドレスＡｔ２（先頭から｛ｋ×（Ｍ－Ｎ）＋Ｎ｝番目のアドレス）は、第１境界アドレスＡｔ１から数えてＮ番目のアドレスであり、末尾側単位アドレス範囲における末尾のアドレスである。

【0058】

例えば処理部１４は、それぞれ書き込み先のアドレスを示す２つの変数（第１変数Ｗ１、第２変数Ｗ２）を使用して、アドレス生成処理とデータ書き込み処理を行う。
まず初期状態において、処理部１４は、第１変数Ｗ１が示すアドレスを、記憶領域の先頭のアドレス（以下、「先頭アドレスＡｈ」と記す場合がある。）に設定する。
処理部１４は、時系列データ取得処理において１つのデータを取得する度に、取得した１つのデータを第１変数Ｗ１が示すアドレスに書き込み、当該書き込みの後、第１変数Ｗ１が示すアドレスをインクリメントする。
また、処理部１４は、時系列データ取得処理において１つのデータを取得する度に、第１変数Ｗ１が示すアドレスが第１境界アドレスＡｔ１であるか確認し、第１変数Ｗ１が示すアドレスが第１境界アドレスＡｔ１である場合、第２変数Ｗ２が示すアドレスを先頭アドレスＡｈに設定する。
更に、処理部１４は、時系列データ取得処理において１つのデータを取得する度に、第１変数Ｗ１が示すアドレスが第１境界アドレスＡｔ１から第２境界アドレスＡｔ２までのアドレス範囲に含まれるか確認する。第１変数Ｗ１が示すアドレスがこのアドレス範囲（Ａｔ１～Ａｔ２）に含まれる場合、処理部１４は、取得した１つのデータを、第１変数Ｗ１が示すアドレスと第２変数Ｗ２が示すアドレスとにそれぞれ書き込み、この書き込み後、第１変数Ｗ１が示すアドレスと第２変数Ｗ２が示すアドレスとをそれぞれインクリメントする。
第１変数Ｗ１が示すアドレスをインクリメントした結果、第１変数Ｗ１が示すアドレスが第２境界アドレスＡｔ２を超えた場合、処理部１４は、第１変数Ｗ１が示すアドレスを、第２変数Ｗ２が示すアドレスに設定する。

【0059】

（書き込み完了検出処理）
処理部１４は、上述したアドレス生成処理及びデータ書き込み処理の過程において、各データ列の単位アドレス範囲への書き込みが完了したことを検出する。例えば処理部１４は、記憶領域の先頭アドレスＡｈからデータの書き込みを開始するとき、記憶領域に対するデータの書き込み回数の計数を開始し、その計数値に基づいて、各データ列の書き込みが完了したことを検出する。

【0060】

また処理部１４は、１つのデータ列の書き込みが完了したことを検出した場合、当該１つのデータ列が書き込まれた単位アドレス範囲を特定する。例えば処理部１４は、単位アドレス範囲の先頭アドレスを所定の変数に保存し、１つのデータ列の書き込みが完了したことを検出する度に、次の単位アドレス範囲の先頭アドレスを示すように当該所定の変数を更新する。

【0061】

なお、上述した第１変数Ｗ１は、最新の書き込み先のアドレスを示しており、この書き込み先のアドレスに基づいて、単位アドレス範囲中のどのアドレスまでデータが書き込まれたかを把握することが可能である。そこで、処理部１４は、この第１変数Ｗ１が示すアドレスに基づいて、単位アドレス範囲の末尾のアドレスにおけるデータの書き込みを検出することにより、データ列の書き込みが完了したことを検出してもよい。この場合、処理部１４は、１つのデータ列の書き込みが完了した際の第１変数Ｗ１が示すアドレスに基づいて、当該１つのデータ列が書き込まれた単位アドレス範囲（例えば単位アドレス範囲における先頭アドレス）を特定してもよい。

【0062】

（ＦＦＴ演算処理、回転速度算出処理）
処理部１４は、書き込み完了検出処理において１つのデータ列の書き込み完了を検出する度に、当該１つのデータ列に基づいてＦＦＴ演算を行う。処理部１４は、書き込み完了検出処理において特定した単位アドレス範囲から、ＦＦＴ演算に使用するデータ列を読み出す。処理部１４は、ＦＦＴ演算の結果が得られると、この演算結果が示す時系列データの周波数成分に基づいて、回転体の回転速度を算出する。例えば図１に示すようなプロペラ５において、対称な５枚の羽根５１が通過する位置を検出範囲とした場合、処理部１４は、ＦＦＴ演算によって得られた周波数成分における最大ピークの周波数に対して５分の１の周波数を、プロペラ５の回転速度（単位時間当たりの回転数）として算出する。

【0063】

次に、上述した本実施形態に係る回転速度検出装置の動作について説明する。

【0064】

図２は、時系列データからデータ列を取得してＦＦＴを実行する動作の一例を図解した図である。図２における「Ｄ（１）」，「Ｄ（２）」，…は、時系列データにおける個々のデータを示す。以下の説明では、個々のデータ（Ｄ（１），Ｄ（２），…）を区別せずに「データＤ」と記す場合がある。また、図２における「ＤＳ１」，「ＤＳ２」，…は、それぞれ時系列データにおける個々のデータ列を示す。以下の説明では、個々のデータ列（ＤＳ１，ＤＳ２，…）を区別せずに「データ列ＤＳ」と記す場合がある。図２の例にいて、データ列ＤＳのデータ長Ｍは「８」であり、２つの連続するデータ列ＤＳにおけるデータ重複数Ｎは「２」である。データ処理装置１の処理部１４は、図２に示すように、時系列データから１つのデータ列ＤＳを取得する度にＦＦＴ演算を行う。

【0065】

図３は、第１の実施形態に係る回転速度計測装置において、図２に示す時系列データ（Ｍ＝８，Ｎ＝２）を記憶領域に書き込む動作の第１の例を図解した図である。図３の例において、記憶領域のサイズ（割り当てられたアドレスの個数）は「１６」である。図３における「Ｒ１」，「Ｒ２」，…は、それぞれデータＤ（１），Ｄ（２），…の書き込み先の単位アドレス範囲を示す。以下の説明では、個々の単位アドレス範囲（Ｒ１，Ｒ２，…）を区別せずに「単位アドレス範囲Ｒ」と記す場合がある。

【0066】

初期状態において、第１変数Ｗ１には、記憶領域の先頭アドレスＡｈが設定される。時系列データの新たなデータＤが取得される度に、第１変数Ｗ１が示すアドレスには取得されたデータＤが書き込まれ、データＤの書き込み後に第１変数Ｗ１のアドレスがインクリメントされる。アドレス（Ａｈ＋７）にデータＤ（８）が書き込まれたとき、単位アドレス範囲Ｒ１（Ａｈ～Ａｈ＋７）へのデータ列ＤＳ１（Ｄ（１）～Ｄ（８））の書き込みが完了する。このとき、変数Ａｂは単位アドレス範囲Ｒ１の先頭のアドレスＡｈを示しており、単位アドレス範囲Ｒ１は変数Ａｂにより特定される。データ列ＤＳ１の書き込みが完了すると、変数Ａｂ（アドレスＡｈ）により特定される単位アドレス範囲Ｒ１からデータ列ＤＳ１が読み出されて、ＦＦＴ演算が行われる。

【0067】

データ列ＤＳに続く次のデータ列ＤＳ２の単位アドレス範囲Ｒ２（Ａｈ＋６～Ａｈ＋１３）は、図３に示すように単位アドレス範囲Ｒ１と重なっている。また単位アドレス範囲Ｒ２は、記憶領域の末尾のアドレス（Ａｈ＋１５）に最も近い末尾側単位アドレス範囲である。単位アドレス範囲Ｒ２のアドレス（Ａｈ＋１２）にデータＤ（１２）が書き込まれたとき、第１変数Ｗ１はアドレス（Ａｈ＋１２）を示す。このアドレス（Ａｈ＋１２）は、第１境界アドレスＡｔ１である。すなわち、データ長Ｍが「８」、データ重複数Ｎが「２」、記憶領域のサイズが「１６＝２×（Ｍ－Ｎ）＋４」である場合、第１境界アドレスＡｔ１は先頭アドレスＡｈから｛２×（Ｍ－Ｎ）＋１｝番目のアドレスであり、アドレス（Ａｈ＋１２）と一致する。第１変数Ｗ１が示すアドレスが第１境界アドレスＡｔ１である場合、第２変数Ｗ２には先頭アドレスＡｈが設定される。

【0068】

データＤ（１２）に続いて取得されたデータＤ（１３）は、第１変数Ｗ１が示すアドレス（Ａｈ＋１２）と、第２変数Ｗ２が示す先頭アドレスＡｈとにそれぞれ書き込まれる。この書き込み後、第１変数Ｗ１及び第２変数Ｗ２のインクリメントが行われると、第２変数Ｗ２はアドレス（Ａｈ＋１）を示し、第１変数Ｗ１はアドレス（Ａｈ＋１３）を示す。ここで、第１変数Ｗ１が示すアドレス（Ａｈ＋１３）は、第２境界アドレスＡｔ２である。すなわち、データ長Ｍが「８」、データ重複数Ｎが「２」、記憶領域のサイズが「１６＝２×（Ｍ－Ｎ）＋４」である場合、第２境界アドレスＡｔ２は先頭アドレスＡｈから｛２×（Ｍ－Ｎ）＋Ｎ｝番目のアドレスであり、アドレス（Ａｈ＋１３）と一致する。

【0069】

第１変数Ｗ１が示すアドレス（Ａｈ＋１３）は、第１境界アドレスＡｔ１から第２境界アドレスＡｔ２までのアドレス範囲に含まれるため、データＤ（１３）に続いて取得されたデータＤ（１４）は、第１変数Ｗ１が示すアドレス（Ａｈ＋１３）と、第２変数Ｗ２が示すアドレス（Ａｈ＋１）とにそれぞれ書き込まれる。これにより、単位アドレス範囲Ｒ２へのデータ列ＤＳ２の書き込みが完了する。このとき、変数Ａｂは単位アドレス範囲Ｒ２の先頭のアドレス（Ａｈ＋６）を示しているため、変数Ａｂにより特定される単位アドレス範囲Ｒ２からデータ列ＤＳ２が読み出されて、ＦＦＴ演算が行われる。

【0070】

データＤ（１４）の書き込み後、第１変数Ｗ１及び第２変数Ｗ２のインクリメントが行われると、第２変数Ｗ２はアドレス（Ａｈ＋２）を示し、第１変数Ｗ１はアドレス（Ａｈ＋１４）を示す。ここで、第１変数Ｗ１が示すアドレス（Ａｈ＋１４）は第２境界アドレスＡｔ２を超えるため、第１変数Ｗ１には第２変数Ｗ２のアドレス（Ａｈ＋２）が設定される。これにより、図３に示すように、データＤ（１４）に続くデータＤ（１５），Ｄ（１６），…はアドレス（Ａｈ＋２），（Ａｈ＋３），…に書き込まれる。単位アドレス範囲Ｒ３は、単位アドレス範囲Ｒ２に対して先頭アドレスＡｈ側にシフトし、単位アドレス範囲Ｒ２より後のアドレス（Ａｈ＋１４，Ａｈ＋１５）にはデータＤの書き込みが行われない。

【0071】

図４は、本実施形態に係る回転速度計測装置において、図２に示す時系列データ（Ｍ＝８，Ｎ＝２）を記憶領域に書き込む動作の第２の例を図解した図である。図４の例において、記憶領域のサイズは「２７」であり、図３の例にくらべて大きくなっている。データ長Ｍが「８」、データ重複数Ｎが「２」、記憶領域のサイズが「２７＝４×（Ｍ－Ｎ）＋３」の場合、図４に示すように、第１境界アドレスＡｔ１はアドレス（Ａｈ＋２４）であり、第２境界アドレスＡｔ２はアドレス（Ａｈ＋２５）である。

【0072】

図４の例では、４つの単位アドレス範囲（Ｒ１～Ｒ４）が記憶領域の先頭側から末尾側に向かって連続的に割り当てられる。先頭側から４番目の単位アドレス範囲Ｒ４は、末尾側単位アドレス範囲となる。第１境界アドレスＡｔ１及び第２境界アドレスＡｔ２は、末尾側単位アドレス範囲である単位アドレス範囲Ｒ４に含まれる。第１変数Ｗ１がアドレス（Ａｈ＋２４）を示す場合、アドレス（Ａｈ＋２４）は第１境界アドレスであるため、第２変数Ｗ２には先頭アドレスＡｈが設定される。そして、第１変数Ｗ１が示すアドレスが、第１境界アドレスＡｔ１から第２境界アドレスＡｔ２までのアドレス範囲（Ａｈ＋２４～Ａｈ＋２５）に含まれる場合、第１変数Ｗ１及び第２変数Ｗ２が示すアドレスにそれぞれデータＤが書き込まれる。第１変数Ｗ１が示すアドレスが第２境界アドレスＡｔ２（アドレス（Ａｈ＋２５））より大きくなると、第１変数Ｗ１には第２変数Ｗ２のアドレス（Ａｈ＋２）が設定される。これにより、図４に示すように、単位アドレス範囲Ｒ５は先頭アドレスＡｈ側にシフトし、単位アドレス範囲Ｒ４より後のアドレス（Ａｈ＋２６）にはデータＤの書き込みが行われない。

【0073】

図５は、本実施形態に係る回転計測装置の処理の一例を説明するためのフローチャートであり、回転体の回転速度をリアルタイムに測定する場合の処理を示す。

【0074】

処理部１４は、回転速度の計測を開始する前の初期状態において、初期設定を行う（ＳＴ１００）。処理部１４は、初期設定において、記憶領域のサイズを｛ｋ×（Ｍ－Ｎ）＋Ｎ｝以上｛（ｋ＋１）×（Ｍ－Ｎ）＋Ｎ｝未満のサイズを設定し（ｋは２以上の自然数）、第１変数Ｗ１を記憶領域の先頭アドレスＡｈに設定する。また処理部１４は、記憶領域へのデータＤの書き込み回数を示す変数Ｂｔをゼロに設定し、単位アドレス範囲Ｒの先頭のアドレスを示す変数Ａｂを「Ａｈ－（Ｍ－Ｎ）」に設定する。

【0075】

更に処理部１４は、第１境界アドレスＡｔ１をアドレス｛Ａｈ＋ｋ×（Ｍ－Ｎ）｝に設定し、第２境界アドレスＡｔ２をアドレス｛Ａｈ＋ｋ×（Ｍ－Ｎ）＋（Ｎ－１）｝に設定する。第１境界アドレスＡｔ１は、先頭アドレスＡｈから数えて｛ｋ×（Ｍ－Ｎ）＋１｝番目のアドレスであり、第２境界アドレスＡｔ２は、先頭アドレスＡｈから数えて｛ｋ×（Ｍ－Ｎ）＋Ｎ｝番目のアドレスである。

【0076】

処理部１４は、撮像装置２の撮像データに基づいて１つのデータＤを取得すると（ＳＴ１０５）、第１変数Ｗ１が示すアドレスにデータＤを書き込む（ＳＴ１１０）。また処理部１４は、第１変数Ｗ１が第１境界アドレスＡｔ１を示すか確認し（ＳＴ１１５）、第１変数Ｗ１が第１境界アドレスＡｔ１を示す場合は（ＳＴ１１５のＹｅｓ）、第２変数Ｗ２に先頭アドレスＡｈを設定する（ＳＴ１２０）。更に処理部１４は、第１変数Ｗ１と第２変数Ｗ２とを比較し（ＳＴ１２５）、両者のアドレスが不一致の場合（ＳＴ１２５のＮｏ）、第２変数Ｗ２が示すアドレスにデータＤを書き込む（ＳＴ１３０）。

【0077】

記憶領域にデータＤを書き込んだ後、処理部１４は、第１変数Ｗ１及び第２変数Ｗ２をそれぞれインクリメントするとともに、データＤの書き込み回数を示す変数Ｂｔをインクリメントする（ＳＴ１３５）。

【0078】

処理部１４は、インクリメント後の第１変数Ｗ１が第２境界アドレスＡｔ２を示すか確認し（ＳＴ１４０）、第１変数Ｗ１が示すアドレスが第２境界アドレスＡｔ２と一致した場合（ＳＴ１４０のＹｅｓ）、第１変数Ｗ１が示すアドレスを第２変数Ｗ２が示すアドレスに設定する（ＳＴ１４５）。この場合、処理部１４は、単位アドレス範囲Ｒの先頭のアドレスを示す変数Ａｂを、初期設定（ＳＴ１００）と同じ「Ａｈ－（Ｍ－Ｎ）」に設定する。

【0079】

次いで処理部１４は、変数Ｂｔがデータ長Ｍ以上か確認する（ＳＴ１５０）。変数Ｂｔがデータ長Ｍに達していない場合（ＳＴ１５０のＮｏ）、処理部１４はステップＳＴ１０５に戻り、ステップＳＴ１０５以降の処理を繰り返す。変数Ｂｔがデータ長Ｍ以上の場合（ＳＴ１５０のＹｅｓ）、処理部１４は、次のステップＳＴ１５５に移行する。

【0080】

処理部１４は、ステップＳＴ１５５において、変数Ｂｔとデータ重複数Ｎとの差（Ｂｔ－Ｎ）がデータ長Ｍとデータ重複数Ｎとの差（Ｍ－Ｎ）で割り切れるか確認する。差（Ｂｔ－Ｎ）が差（Ｍ－Ｎ）で割り切れない場合（ＳＴ１５５のＮｏ）、処理部１４はステップＳＴ１０５に戻り、ステップＳＴ１０５以降の処理を繰り返す。差（Ｂｔ－Ｎ）が差（Ｍ－Ｎ）で割り切れる場合（ＳＴ１５５のＹｅｓ）、処理部１４は、直近のデータＤの書き込み（ＳＴ１１０）によってデータ列ＤＳの書き込みが完了したことを検出し、次のステップＳＴ１６０に移行する。

【0081】

処理部１４は、ステップＳＴ１６０において、単位アドレス範囲Ｒの先頭のアドレスを示す変数Ａｂに「Ｍ－Ｎ」を加算する。単位アドレス範囲Ｒは「Ｍ－Ｎ」ずつ記憶領域の末尾側へシフトするため、「Ｍ－Ｎ」を加算した変数Ａｂは、ステップＳＴ１５５において書き込み完了が検出されたデータ列ＤＳの単位アドレス範囲Ｒの先頭を示す。

【0082】

次いで処理部１４は、変数Ａｂにより特定された単位アドレス範囲Ｒのデータ列ＤＳに基づいて、ＦＦＴ演算を行う。また処理部１４は、ＦＦＴ演算により得られた時系列データの周波数成分に基づいて、回転体の回転速度を算出する（ＳＴ１６５）。処理部１４は、算出した回転速度の情報を、表示部１２の画面などに出力する（ＳＴ１７０）。その後、処理部１４はステップＳＴ１０５に戻り、ステップＳＴ１０５以降の処理を繰り返す。

【0083】

以上説明したように、本実施形態に係る回転速度計測装置によれば、第１データ列（例えば図４のデータ列ＤＳ４）の書き込み先となる第１単位アドレス範囲より後のアドレスの個数（残存アドレス数）が（Ｍ－Ｎ）個未満の場合、第１単位アドレス範囲より後の記憶領域には、第２データ列（例えば図４のデータ列ＤＳ５）の書き込み先となる第２単位アドレス範囲の（Ｍ－Ｎ）個の第２アドレスを確保することができない。この場合、記憶領域において第１単位アドレス範囲より前のＮ個の連続したアドレスが、第２単位アドレス範囲におけるＮ個の第１アドレスとされる（例えば図４の単位アドレス範囲Ｒ５におけるアドレスＡｈ及び（Ａｈ＋１））。これにより、第２単位アドレス範囲として、記憶領域の連続したＭ個のアドレスが確保される。また、第２単位アドレス範囲におけるＮ個の第１アドレスが第１単位アドレス範囲から外れているため、第２単位アドレス範囲のＮ個の第１アドレスにＮ個の新たなデータＤが書き込まれても、第１単位アドレス範囲に既に書き込まれたデータＤが当該新たなデータＤによって上書きされることがない。従って、連続する第１データ列及び第２データ列においてＮ個のデータＤを重複させつつ、第１データ列及び第２データ列をそれぞれ記憶領域の連続したアドレス範囲（単位アドレス範囲）に書き込むことができる。

【0084】

また、本実施形態に係る回転速度計測装置によれば、第１データ列（例えば図４のデータ列ＤＳ１）の書き込み先となる第１単位アドレス範囲より後のアドレスの個数（残存アドレス数）が（Ｍ－Ｎ）個以上の場合、第１単位アドレス範囲より後の記憶領域には、第１データ列に続く次の第２データ列（例えば図４のデータ列ＤＳ２）の書き込み先となる第２単位アドレス範囲の（Ｍ－Ｎ）個の第２アドレスを確保することができる。この場合、第２単位アドレス範囲における後半のＮ個のアドレスが、第２単位アドレス範囲におけるＮ個の第１アドレスとされ（例えば図４の単位アドレス範囲Ｒ２におけるアドレス（Ａｈ＋６）及び（Ａｈ＋７））、第１単位アドレス範囲の後に続く（Ｍ－Ｎ）個の連続したアドレスが、第２単位アドレス範囲における（Ｍ－Ｎ）個の第２アドレスとされる（例えば図４の単位アドレス範囲Ｒ２におけるアドレス（Ａｈ＋８）～（Ａｈ＋１３））。これにより、第１単位アドレス範囲と第２単位アドレス範囲とが記憶領域において重なり合って確保されるため、記憶領域を効率的に使用できる。

【0085】

また、本実施形態に係る回転速度計測装置によれば、第１単位アドレス範囲（例えば図４の単位アドレス範囲Ｒ４）より後のアドレスの個数（残存アドレス数）が（Ｍ－Ｎ）個未満の場合、記憶領域における先頭アドレスＡｈからＮ番目までのＮ個のアドレスが、第２単位アドレス範囲におけるＮ個の第１アドレスとされる（例えば図４の単位アドレス範囲Ｒ５におけるアドレスＡｈ及び（Ａｈ＋１））。これにより、第２単位アドレス範囲におけるＮ個の第１アドレスの範囲が、第１単位アドレス範囲に対して最大限に離れるため、第１単位アドレス範囲への書き込みが完了した第１データ列が別のデータＤによって上書きされるまでの時間を長くすることができる。例えば図４の場合、単位アドレス範囲Ｒ５のアドレス（Ａｈ＋１）にデータＤ（２６）が書き込まれたとき、単位アドレス範囲Ｒ４におけるデータ列ＤＳ４の書き込みが完了する。データ列ＤＳ４の書き込みが完了した後、アドレス（Ａｈ＋２）～（Ａｈ＋１７）に１６個のデータＤ（２７）～Ｄ（４２）が書き込まれるまでの間、単位アドレス範囲Ｒ４のデータ列ＤＳ４は新たなデータＤで上書きされない。これにより、書き込みが完了したデータ列が記憶領域において上書きされずに保存される期間が長くなるため、ＦＦＴなどの演算の処理時間を確保し易くなる。

【0086】

また、本実施形態に係る回転速度計測装置によれば、取得途中の第１データ列（例えば図４のデータ列ＤＳ４）の書き込み先である第１単位アドレス範囲より後のアドレスの個数（残存アドレス数）が（Ｍ－Ｎ）個未満の場合であって、かつ、第１単位アドレス範囲における後半のＮ個のアドレスを生成する場合に（例えば図４の単位アドレス範囲Ｒ４におけるアドレス（Ａｈ＋２４）及び（Ａｈ＋２５））、第２単位アドレス範囲におけるＮ個の第１アドレスの生成も並行して行われる（例えば図４の単位アドレス範囲Ｒ５におけるアドレスＡｈ及び（Ａｈ＋１））。この場合、第１データ列における１つのデータＤが取得される度に、第１単位アドレス範囲における後半のＮ個のアドレスから１つのアドレスが生成されるとともに、第２単位アドレス範囲におけるＮ個の第１アドレスから１つのアドレスが生成される。他方、第１単位アドレス範囲より後の残存アドレス数が（Ｍ－Ｎ）個以上の場合は、第１データ列における１つのデータＤを取得する度に、当該１つのデータＤに対応した１つのアドレスが生成される。これにより、同じデータＤが異なるアドレスに並行して書き込まれる場合が限定されるため、記憶部１３に対する書き込み動作の負荷を軽減できる。

【0087】

次に、本実施形態に係る回転速度計測装置の処理の変形例について、図６及び図７のフローチャートを参照して説明する。

【0088】

図６は、本実施形態に係る回転速度計測装置の処理の第１変形例を示す図である。図６に示すフローチャートにおけるステップＳＴ１００～ＳＴ１６０は、図５に示すフローチャートと同じである。図６に示す第１変形例では、図５に示すフローチャートにおけるステップＳＴ１６５及びＳＴ１７０の処理（演算処理、出力処理）を、ステップＳＴ１００～ＳＴ１６０の処理を実行する主スレッドとは別のスレッド（副スレッド）で並列に実行する。すなわち、処理部１４は、ステップＳＴ１６０において変数Ａｂを更新した後、副スレッドの処理を非同期に呼び出して実行する（ＳＴ１７５）。処理部１４は、副スレッドにおいて、変数Ａｂにより特定された単位アドレス範囲Ｒのデータ列ＤＳに基づくＦＦＴ演算を行い、ＦＦＴ演算により得られた時系列データの周波数成分に基づいて回転速度を算出する（ＳＴ１８０）。処理部１４は、算出した回転速度の情報を、表示部１２の画面などに出力する（ＳＴ１８５）。

【0089】

上述した第１変形例によれば、撮像データに基づく時系列データを取得して記憶領域の単位アドレス範囲Ｒにデータ列ＤＳを書き込むスレッドと、単位アドレス範囲Ｒからデータ列ＤＳを読み出してＦＦＴなどの演算を行うスレッドとが並列に実行される。そのため、演算処理（ＦＦＴなど）の処理時間を確保し易くなる。また、演算処理（ＦＦＴなど）に比較的長い時間を要する場合でも、時系列データからデータ列ＤＳを取得する周期を妨げることなくリアルタイムに演算処理の結果を得ることが可能となる。

【0090】

なお、図６の例においてステップＳＴ１８０及びＳＴ１８５の処理を実行する副スレッドは、２以上であってもよい。これにより、複数の演算処理（ＦＦＴなど）を並列に実行できるため、演算処理（ＦＦＴなど）の処理時間を更に確保し易くなる。

【0091】

図７は、本実施形態に係る回転速度計測装置の処理の第２変形例を示す図である。図６に示すフローチャートは、図６に示すフローチャートにおけるステップＳＴ１２５をステップＳＴ１２５Ａに置き換えたものであり、他のステップは図６に示すフローチャートと同じである。

【0092】

図５及び図６に示すフローチャートのステップＳＴ１２５では、第１変数Ｗ１が示すアドレスと第２変数Ｗ２が示すアドレスとが一致していない場合（ＳＴ１２５のＮｏ）、第２変数Ｗ２が示すアドレスにデータＤが書き込まれる（ＳＴ１３０）。第１変数Ｗ１が示すアドレスと第２変数Ｗ２が示すアドレスとが一致しない状態は、ステップＳＴ１２０において第２変数Ｗ２が先頭アドレスＡｈに設定されたときに始まり、ステップＳＴ１４５において第１変数Ｗ１のアドレスが第２変数Ｗ２のアドレスに設定されるまで継続する。そのため、この状態は、第１変数Ｗ１のアドレスが第１境界アドレスＡｔ１以上第２境界アドレスＡｔ２以下の状態と同じである。そこで、図７のフローチャートに示す第２変形例では、ステップＳＴ１２５を置換したステップＳＴ１２５Ａにおいて、第１変数Ｗ１のアドレスが第１境界アドレスＡｔ１以上第２境界アドレスＡｔ２以下であるか判定される。第１変数Ｗ１のアドレスが第１境界アドレスＡｔ１以上第２境界アドレスＡｔ２以下の場合（ＳＴ１２５ＡのＹｅｓ）、第２変数Ｗ２が示すアドレスにデータＤが書き込まれる。

【0093】

＜第２の実施形態＞
次に、本発明の第２の実施形態に係る回転速度計測装置について説明する。第２の実施形態に係る回転速度計測装置は、第１の実施形態に係る回転速度計測装置における処理部１４の処理を変更したもので、全体の構成は第１の実施形態に係る回転速度計測装置と概ね同じである。以下では、処理部１４におけるデータ処理を中心に説明する。

【0094】

処理部１４は、回転速度の測定に関する処理として、第１の実施形態と同様に、検出範囲設定処理、時系列データ取得処理、アドレス生成処理、データ書き込み処理、書き込み完了検出処理、ＦＦＴ演算処理、及び、回転速度算出処理を実行する。このうち、検出範囲設定処理、時系列データ取得処理、ＦＦＴ演算処理、及び、回転速度算出処理については、第１の実施形態において既に説明したものと概ね同様であるため、説明を割愛する。

【0095】

（アドレス生成処理、データ書き込み処理）
処理部１４は、それぞれ書き込み先のアドレスを示す２つの変数（第１変数Ｗ１、第２変数Ｗ２）を使用して、アドレス生成処理とデータ書き込み処理を行う。記憶領域のサイズ（アドレスの個数）を「Ｌ」とすると、処理部１４は、この記憶領域のサイズＬをデータ列ＤＳのデータ長Ｍの２倍以上に設定する（Ｌ≧２×Ｍ）。また、第１変数Ｗ１が示すアドレスと第２変数Ｗ２が示すアドレスとの間隔を「Ｇ」とすると、処理部１４は、この間隔Ｇをデータ長Ｍ以上かつ（Ｌ－Ｍ）以下に設定する（Ｍ≦Ｇ≦Ｌ－Ｍ）。

【0096】

まず初期状態において、処理部１４は、上述したアドレスの間隔Ｇを「Ｍ≦Ｇ≦Ｌ－Ｍ」に設定する。処理部１４は、時系列データ取得処理において１つのデータを取得する度に、取得した１つのデータを、第１変数Ｗ１が示すアドレスと第２変数Ｗ２が示すアドレスとに書き込み、この書き込みの後、第１変数Ｗ１が示すアドレスと第２変数Ｗ２が示すアドレスとをそれぞれインクリメントする。そして、第１変数Ｗ１が示すアドレスが記憶領域の最大のアドレスを超えた場合、第１変数Ｗ１が示すアドレスを記憶領域の先頭のアドレスに設定する。また、第２変数Ｗ２が示すアドレスが記憶領域の最大のアドレスを超えた場合も、第２変数Ｗ２が示すアドレスを記憶領域の先頭のアドレスに設定する。

【0097】

（書き込み完了検出処理）
処理部１４は、上述したアドレス生成処理及びデータ書き込み処理の過程において、各データ列の単位アドレス範囲への書き込みが完了したことを検出する。例えば処理部１４は、第１の実施形態と同様に、記憶領域へのデータの書き込み回数を計数した計数値に基づいて、各データ列の書き込みが完了したことを検出する。

【0098】

また処理部１４は、１つのデータ列の書き込みが完了したことを検出した場合、第１変数Ｗ１が示すアドレスと第２変数Ｗ２が示すアドレスとに基づいて、当該１つのデータ列が書き込まれた単位アドレス範囲を特定する。

【0099】

上述したアドレス生成処理及びデータ書き込み処理によって、記憶領域には、第１変数Ｗ１が示すアドレスと第２変数Ｗ２が示すアドレスの２か所に同一のデータが格納される。そのため、データ列の書き込み完了が検出されたときの第１変数Ｗ１及び第２変数Ｗ２に基づいて、同一のデータ列が書き込まれた記憶領域の２つのアドレス範囲をそれぞれ特定することが可能である。また、この２つのアドレス範囲における先頭のアドレス同士若しくは末尾のアドレス同士を比較することにより、全てのアドレスが連続している（記憶領域の末尾と先頭を含んでいない）単位アドレス範囲を特定することが可能である。すなわち、２つのアドレス範囲のうち、先頭のアドレスが記憶領域の先頭に近いアドレス範囲は、全てのアドレスが連続している。また、２つのアドレス範囲のうち、末尾のアドレスが記憶領域の末尾に近いアドレス範囲は、全てのアドレスが連続している。従って、１つのデータ列の書き込みが完了したときの第１変数Ｗ１及び第２変数Ｗ２に基づいて（例えば第１変数Ｗ１及び第２変数Ｗ２の大小関係を比較することにより）、全てのアドレスが連続している単位アドレス範囲を特定することが可能である。

【0100】

図８は、第２の実施形態に係る回転計測装置において、図２に示す時系列データ（Ｍ＝８，Ｎ＝２）を記憶領域に書き込む動作の一例を図解した図である。図８の例において、記憶領域のサイズ（割り当てられたアドレスの個数）は「１６」である。

【0101】

初期状態において、第１変数Ｗ１には記憶領域の先頭アドレスＡｈが設定され、第２変数Ｗ２にはアドレス（Ａｈ＋８）が設定される。第１変数Ｗ１が示すアドレスと第２変数Ｗ２が示すアドレスとの間隔Ｇは「８」である。時系列データの新たなデータＤが取得される度に、第１変数Ｗ１が示すアドレス及び第２変数Ｗ２が示すアドレスにはそれぞれデータＤが書き込まれ、データＤの書き込み後に、第１変数Ｗ１及び第２変数Ｗ２のアドレスがインクリメントされる。

【0102】

データＤ（８）が書き込まれたとき、アドレスＡｈ～（Ａｈ＋７）の範囲とアドレス（Ａｈ＋８）～（Ａｈ＋１５）の範囲には、それぞれデータ列ＤＳ１が書き込まれる。第１変数Ｗ１は、一方のアドレス範囲（Ａｈ＋８～Ａｈ＋１５）における先頭のアドレス（Ａｈ＋８）を示し、第２変数Ｗ２は、他方のアドレス範囲（Ａｈ～Ａｈ＋７）における先頭のアドレスＡｈを示す。
また、データＤ（１４）が書き込まれたとき、アドレス（Ａｈ＋６）～（Ａｈ＋１３）の範囲とアドレス（Ａｈ＋１４），（Ａｈ＋１５），Ａｈ～（Ａｈ＋５）の範囲には、それぞれデータ列ＤＳ２が書き込まれる。第１変数Ｗ１は、一方のアドレス範囲（Ａｈ＋１４，Ａｈ＋１５，Ａｈ～Ａｈ＋５）における先頭のアドレス（Ａｈ＋１４）を示し、第２変数Ｗ２は、他方のアドレス範囲（Ａｈ＋６～Ａｈ＋１３）における先頭のアドレス（Ａｈ＋６）を示す。
このように、第１変数Ｗ１及び第２変数Ｗ２は、同一のデータＤが書き込まれた２つのアドレス範囲の先頭のアドレスを示す。従って、１つのデータ列ＤＳの書き込みが完了した場合、第１変数Ｗ１が示すアドレスと第２変数Ｗ２が示すアドレスとのうち、いずれか小さいほうのアドレスを、当該１つのデータ列ＤＳが書き込まれた単位アドレス範囲の先頭のアドレスとして特定することができる。

【0103】

図９は、第２の実施形態に係る回転計測装置の処理の一例を説明するためのフローチャートであり、回転体の回転速度をリアルタイムに測定する場合の処理を示す。

【0104】

処理部１４は、回転速度の計測を開始する前の初期状態において、初期設定を行う（ＳＴ２００）。処理部１４は、初期設定において、記憶領域のサイズＬをデータ長Ｍの２倍以上に設定し（Ｌ≧２×Ｍ）、第１変数Ｗ１を記憶領域の先頭アドレスＡｈに設定し、第２変数Ｗ２をアドレス（Ａｈ＋Ｍ）に設定する。第１変数Ｗ１が示すアドレスと第２変数Ｗ２が示すアドレスとの間隔Ｇは「Ｍ」である。また処理部１４は、記憶領域へのデータＤの書き込み回数を示す変数Ｂｔをゼロに設定する。

【0105】

処理部１４は、撮像装置２の撮像データに基づいて１つのデータＤを取得すると（ＳＴ２０５）、第１変数Ｗ１が示すアドレス及び第２変数Ｗ２が示すアドレスにそれぞれデータＤを書き込む（ＳＴ２１０）。記憶領域にデータＤを書き込んだ後、処理部１４は、第１変数Ｗ１及び第２変数Ｗ２をそれぞれインクリメントするとともに、データＤの書き込み回数を示す変数Ｂｔをインクリメントする（ＳＴ２１５）。

【0106】

処理部１４は、インクリメント後の第１変数Ｗ１が記憶領域から逸脱したアドレス（Ａｈ＋Ｌ）を示す場合（ＳＴ２２０のＹｅｓ）、第１変数Ｗ１を記憶領域の先頭アドレスＡｈに設定する（ＳＴ２２５）。また処理部１４は、インクリメント後の第２変数Ｗ２が記憶領域から逸脱したアドレス（Ａｈ＋Ｌ）を示す場合（ＳＴ２３０のＹｅｓ）、第２変数Ｗ２を記憶領域の先頭アドレスＡｈに設定する（ＳＴ２３５）。

【0107】

次いで処理部１４は、変数Ｂｔがデータ長Ｍ以上か確認する（ＳＴ２４０）。変数Ｂｔがデータ長Ｍに達していない場合（ＳＴ２４０のＮｏ）、処理部１４はステップＳＴ２０５に戻り、ステップＳＴ２０５以降の処理を繰り返す。変数Ｂｔがデータ長Ｍ以上の場合（ＳＴ２４０のＹｅｓ）、処理部１４は、次のステップＳＴ２４５に移行する。

【0108】

処理部１４は、ステップＳＴ２４５において、変数Ｂｔとデータ重複数Ｎとの差（Ｂｔ－Ｎ）がデータ長Ｍとデータ重複数Ｎとの差（Ｍ－Ｎ）で割り切れるか確認する。差（Ｂｔ－Ｎ）が差（Ｍ－Ｎ）で割り切れない場合（ＳＴ２４５のＮｏ）、処理部１４はステップＳＴ２０５に戻り、ステップＳＴ２０５以降の処理を繰り返す。差（Ｂｔ－Ｎ）が差（Ｍ－Ｎ）で割り切れる場合（ＳＴ２４５のＹｅｓ）、処理部１４は、直近のデータＤの書き込み（ＳＴ２１０）によってデータ列ＤＳの書き込みが完了したことを検出し、次のステップＳＴ２５０に移行する。

【0109】

処理部１４は、ステップＳＴ２５０において、第１変数Ｗ１が示すアドレスと第２変数Ｗ２が示すアドレスのいずれか小さい方を、変数Ａｂに設定する。変数Ａｂは、書き込みが完了したデータ列ＤＳの単位アドレス範囲Ｒにおける先頭のアドレスを示す。

【0110】

処理部１４は、変数Ａｂにより特定された単位アドレス範囲Ｒのデータ列ＤＳに基づいて、ＦＦＴ演算を行う。また処理部１４は、ＦＦＴ演算により得られた時系列データの周波数成分に基づいて、回転体の回転速度を算出する（ＳＴ２５５）。処理部１４は、算出した回転速度の情報を、表示部１２の画面などに出力する（ＳＴ２６０）。その後、処理部１４はステップＳＴ２０５に戻り、ステップＳＴ２０５以降の処理を繰り返す。

【0111】

以上説明したように、第２の実施形態に係る回転速度計測装置によれば、第１データ列（例えば図８のデータ列ＤＳ２）の書き込み先となる第１単位アドレス範囲より後のアドレスの個数（残存アドレス数）が（Ｍ－Ｎ）個未満の場合、第１単位アドレス範囲より後の記憶領域には、第２データ列（例えば図８のデータ列ＤＳ３）の書き込み先となる第２単位アドレス範囲の（Ｍ－Ｎ）個の第２アドレスを確保することができない。この場合、記憶領域において第１単位アドレス範囲より前のＮ個の連続したアドレスが、第２単位アドレス範囲におけるＮ個の第１アドレスとされる（例えば図８の単位アドレス範囲Ｒ３におけるアドレス（Ａｈ＋４）及び（Ａｈ＋５））。これにより、第２単位アドレス範囲として、記憶領域の連続したＭ個のアドレスが確保される。また、第２単位アドレス範囲におけるＮ個の第１アドレスが第１単位アドレス範囲から外れているため、第２単位アドレス範囲のＮ個の第１アドレスにＮ個の新たなデータＤが書き込まれても、第１単位アドレス範囲に既に書き込まれたデータＤが当該新たなデータＤによって上書きされることがない。従って、連続する第１データ列及び第２データ列においてＮ個のデータＤを重複させつつ、第１データ列及び第２データ列をそれぞれ記憶領域の連続したアドレス範囲（単位アドレス範囲）に書き込むことができる。

【0112】

以上、本発明の幾つかの実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、種々のバリエーションを含んでいる。

【0113】

例えば、上述した実施形態の説明では回転速度計測装置の例を挙げたが、本発明はこの例に限定されない。すなわち本発明は、時系列データをリアルタイムに処理する様々なデータ処理装置や、データ処理装置を備えた計測装置などの各種の装置に広く適用可能である。

【0114】

また、上述した実施形態の説明では、時系列データから取得したデータ列に基づいてＦＦＴ演算を行う例を挙げたが、ＦＦＴに限定されない様々な演算処理（行列演算、統計処理など）を行ってもよい。

【符号の説明】

【0115】

１…データ処理装置、１１…入力部、１２…表示部、１３…記憶部、１４…処理部、１５…プログラム、２…撮像装置、５…プロペラ、５１…羽根、ＤＳ１～ＤＳ５…データ列、Ｄ（１）～Ｄ（３２）…データ、Ｒ１～Ｒ５…単位アドレス範囲、Ｗ１…第１変数、Ｗ２…第２変数、Ａｂ，Ｂｔ…変数、Ａｈ…先頭アドレス、Ａｔ１…第１境界アドレス、Ａｔ２…第２境界アドレス、Ｍ…データ長、Ｎ…データ重複数

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】