(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-02-08
(45)【発行日】2023-02-16
(54)【発明の名称】撮像素子、内視鏡および制御装置
(51)【国際特許分類】
H04N 25/78 20230101AFI20230209BHJP
H04N 23/40 20230101ALI20230209BHJP
H04N 23/54 20230101ALI20230209BHJP
H04N 7/18 20060101ALI20230209BHJP
【ＦＩ】
H04N25/78
H04N23/40 300
H04N23/54
H04N7/18 M
【請求項の数】
7
(21)【出願番号】P 2020565079
(86)(22)【出願日】2019-01-09
(86)【国際出願番号】 JP2019000397
(87)【国際公開番号】W WO2020144777
(87)【国際公開日】2020-07-16
【審査請求日】2021-05-24
(73)【特許権者】
【識別番号】000000376
【氏名又は名称】オリンパス株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】大澤 雅人
【審査官】橘 高志
(56)【参考文献】
【文献】特表２０１６－５２０３４１（ＪＰ，Ａ）
【文献】特開２００７－１５９９９１（ＪＰ，Ａ）
【文献】国際公開第２０１８／１１６５４０（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｎ ２５／７８
Ｈ０４Ｎ ２３／４０
Ｈ０４Ｎ ２３／５４
Ｈ０４Ｎ ７／１８
(57)【特許請求の範囲】
【請求項1】
２次元マトリクス状に配置された複数の画素であって、光を受光することによって受光量に応じた第１の信号を生成し、該第１の信号を出力する複数の画素を有する画素部と、前記複数の画素の各々から出力された前記第１の信号に対してＡＤ変換処理を行うことによってデジタルの第２の信号に変換し、該第２の信号を出力するＡＤ変換部と、
第１の期間において少なくとも前記第２の信号を含む送信データと、第２の期間において外部から入力される受信データであって、データの遷移タイミングを検出するためのクロックエッジを有するクロックリカバリシンボルと設定信号とを含む受信データとの送受信を時分割で行う送受信部と、
前記受信データに含まれる前記クロックエッジに同期した第１のクロック信号を生成する第１の生成部と、
前記第１のクロック信号に基づいて、前記画素部および前記ＡＤ変換部を一定の基準タイミングで駆動するための第２のクロック信号を生成し、該第２のクロック信号を前記画素部および前記ＡＤ変換部へ出力する第２の生成部と、
を備え、
前記第１の生成部は、
前記第１のクロック信号と前記受信データとを比較した比較結果を示す入力信号を出力する位相周波数比較器と、
前記位相周波数比較器から入力された前記入力信号に基づいて、該入力信号の電圧を調整して出力するチャージポンプ部と、
前記チャージポンプ部から入力された前記入力信号の電圧に対して平滑化を行って出力するループフィルタ部と、
前記ループフィルタ部から入力された前記入力信号の電圧に応じた周波数を有する前記第１のクロック信号を生成して出力する第１の電圧制御発振器と、
を有し、
前記送受信部は、
前記画素部における水平方向の１ライン毎に前記第１の期間と前記第２の期間とを切り替えて前記送信データと前記受信データとの送受信を時分割で行い、
前記設定信号は、
前記第２のクロック信号の周波数制御信号を含み、
前記送信データは、
前記第２の信号と、前記第２の信号よりも早いタイミングで出力されるプリアンブル信号と、
を含む、
撮像素子。
【請求項2】
２次元マトリクス状に配置された複数の画素であって、光を受光することによって受光量に応じた第１の信号を生成し、該第１の信号を出力する複数の画素を有する画素部と、
前記複数の画素の各々から出力された前記第１の信号に対してＡＤ変換処理を行うことによってデジタルの第２の信号に変換し、該第２の信号を出力するＡＤ変換部と、
第１の期間において少なくとも前記第２の信号を含む送信データと、第２の期間において外部から入力される受信データであって、データの遷移タイミングを検出するためのクロックエッジを有するクロックリカバリシンボルと設定信号とを含む受信データとの送受信を時分割で行う送受信部と、
前記受信データに含まれる前記クロックエッジに同期した第１のクロック信号を生成する第１の生成部と、
前記第１のクロック信号に基づいて、前記画素部および前記ＡＤ変換部を一定の基準タイミングで駆動するための第２のクロック信号を生成し、該第２のクロック信号を前記画素部および前記ＡＤ変換部へ出力する第２の生成部と、
を備え、
前記第１の生成部は、
前記第１のクロック信号と前記受信データとを比較した比較結果を示す入力信号を出力する位相周波数比較器と、
前記位相周波数比較器から入力された前記入力信号に基づいて、該入力信号の電圧を調整して出力するチャージポンプ部と、
前記チャージポンプ部から入力された前記入力信号の電圧に対して平滑化を行って出力するループフィルタ部と、
前記ループフィルタ部から入力された前記入力信号に応じた周波数を有する第３のクロック信号を生成して出力する第１の電圧制御発振器と、
前記第１の電圧制御発振器から入力された前記第３のクロック信号に対して、ＤＡ変換処理を行って出力するＤＡ変換部と、
前記ＤＡ変換部から入力されたアナログの前記第３のクロック信号の電圧に応じた周波数を有する前記第１のクロック信号を生成して出力する第２の電圧制御発振器と、
を有し、
前記送受信部は、
前記画素部における水平方向の１ライン毎に前記第１の期間と前記第２の期間とを切り替えて前記送信データと前記受信データとの送受信を時分割で行う、
撮像素子。
【請求項3】
請求項１または２に記載の撮像素子であって、
前記送受信部は、
１つの入出力パッドを経由して前記送信データと前記受信データとの送受信を時分割で行う、
撮像素子。
【請求項4】
請求項１～３のいずれか一つに記載の撮像素子であって、前記設定信号は、
前記第２のクロック信号の周波数制御信号を含み、
前記送信データは、
前記第２の信号と、前記第２の信号よりも早いタイミングで出力されるプリアンブル信号と、
を含む、
撮像素子。
【請求項5】
請求項１～４のいずれか一つに記載の撮像素子であって、前記送信データは、
画像フォーマットを含み、
前記画像フォーマットは、
少なくとも１ライン毎にコンフィギュレーションコード期間を有する、
撮像素子。
【請求項6】
請求項１～５のいずれか一つに記載の撮像素子と、被検体に先端部が挿入される挿入部と、
を備え、
前記先端部に前記撮像素子が設けられてなる、
内視鏡。
【請求項7】
被検体内に挿入可能な挿入部の先端部に撮像素子が設けられた内視鏡が着脱自在に接続される制御装置であって、１つの伝送ケーブルを経由し、第１の期間において、少なくとも前記撮像素子から送信された送信データであって、画像データと、非画像データと、データの遷移タイミングを検出するためのクロックエッジを有するクロックリカバリシンボルと、を含む送信データと、前記撮像素子に受信させる受信データであって、データの遷移タイミングを検出するためのクロックエッジを有するクロックリカバリシンボルと、設定信号と、を含む受信データとの送受信を時分割で行う送受信部と、
当該制御装置の動作の基準となる基準クロック信号を生成する第３の生成部と、
前記基準クロック信号と、前記受信データに含まれる前記クロックエッジに同期して生成された第１のクロック信号とに基づいて、前記画像データを表示装置へ出力する制御部と、
を備える、
制御装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、被写体を撮像することによって画像データを生成する撮像素子、内視鏡および制御装置に関する。
【背景技術】
【0002】
従来、内視鏡システムでは、イメージセンサが有する入出力パッドを介して所定のフレーム周期で出力データの送受信をカメラユニットのＣＤＲ（Clock Data Recovery）回路を用いて行う技術が知られている（特許文献１参照）。この技術では、イメージセンサは、入出力パッドを介して、画像データを出力するローリング読み出し状態と、非画像データを出力するサービス状態と、エラーを回復するための信号を含む命令データをイメージセンサに受信させる構成状態と、を含み、この所定のフレーム周期のうち構成状態のタイミングで、出力データに含まれるカメラユニットのＣＤＲ回路でクロック信号をロックする。
【先行技術文献】
【特許文献】
【0003】
【文献】特表２０１６－５２０３４１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、上述した特許文献１では、構成状態のタイミングが１フレーム毎のため、電気メスの使用等によって外乱ノイズが入りこむことでデータにエラーが生じた場合、エラーを回復するための信号を次フレームまで待たなければならないため、エラーが生じた１フレーム全体のデータが失われてしまうという問題点があった。
【0005】
本開示は、上記に鑑みてなされたものであって、データにエラーが生じた場合であっても、敏速に復旧することができる撮像素子、内視鏡および制御装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
上述した課題を解決し、目的を達成するために、本開示に係る撮像素子は、２次元マトリクス状に配置された複数の画素であって、光を受光することによって受光量に応じた第１の信号を生成し、該第１の信号を出力する複数の画素を有する画素部と、前記複数の画素の各々から出力された前記第１の信号に対してＡＤ変換処理を行うことによってデジタルの第２の信号に変換し、該第２の信号を出力するＡＤ変換部と、第１の期間において少なくとも前記第２の信号を含む送信データと、第２の期間において外部から入力される受信データであって、データの遷移タイミングを検出するためのクロックエッジを有するクロックリカバリシンボルと設定信号とを含む受信データとの送受信を時分割で行う送受信部と、前記受信データに含まれる前記クロックエッジに同期した第１のクロック信号を生成する第１の生成部と、を備え、前記送受信部は、前記画素部における水平方向の１ライン毎に前記第１の期間と前記第２の期間とを切り替えて前記送信データと前記受信データとの送受信を時分割で行う。
【0007】
また、本開示に係る撮像素子は、上記開示において、前記送受信部は、１つの入出力パッドを経由して前記送信データと前記受信データとの送受信を時分割で行う。
【0008】
また、本開示に係る撮像素子は、上記開示において、前記第１のクロック信号に基づいて、前記画素部および前記ＡＤ変換部を一定の基準タイミングで駆動するための第２のクロック信号を生成し、該第２のクロック信号を前記画素部および前記ＡＤ変換部へ出力する第２の生成部をさらに備える。
【0009】
また、本開示に係る撮像素子は、上記開示において、前記第１の生成部は、前記第１のクロック信号と前記受信データとを比較した比較結果を示す入力信号を出力する位相周波数比較器と、前記位相周波数比較器から入力された前記入力信号に基づいて、該入力信号の電圧を調整して出力するチャージポンプ部と、前記チャージポンプ部から入力された前記入力信号の電圧に対して平滑化を行って出力するループフィルタ部と、前記ループフィルタ部から入力された前記入力信号の電圧に応じた周波数を有する前記第１のクロック信号を生成して出力する第１の電圧制御発振器と、を有する。
【0010】
また、本開示に係る撮像素子は、上記開示において、前記第１の生成部は、前記第１のクロック信号と前記受信データとを比較した比較結果を示す入力信号を出力する位相周波数比較器と、前記位相周波数比較器から入力された前記入力信号に基づいて、該入力信号の電圧を調整して出力するチャージポンプ部と、前記チャージポンプ部から入力された前記入力信号の電圧に対して平滑化を行って出力するループフィルタ部と、前記ループフィルタ部から入力された前記入力信号に応じた周波数を有する第３のクロック信号を生成して出力する第１の電圧制御発振器と、前記第１の電圧制御発振器から入力された前記第３のクロック信号に対して、ＤＡ変換処理を行って出力するＤＡ変換部と、前記ＤＡ変換部から入力されたアナログの前記第３のクロック信号の電圧に応じた周波数を有する前記第１のクロック信号を生成して出力する第２の電圧制御発振器と、を有する。
【0011】
また、本開示に係る撮像素子は、上記開示において、前記設定信号は、前記第２のクロック信号の周波数制御信号を含み、前記送信データは、前記第２の信号と、前記第２の信号よりも早いタイミングで出力されるプリアンブル信号と、を含む。
【0012】
また、本開示に係る撮像素子は、上記開示において、前記送信データは、画像フォーマットを含み、前記画像フォーマットは、少なくとも１ライン毎にコンフィギュレーションコード期間を有する。
【0013】
また、本開示に係る内視鏡は、上記の撮像素子と、被検体に先端部が挿入される挿入部と、を備え、前記先端部に前記撮像素子が設けられてなる。
【0014】
また、本開示に係る制御装置は、被検体内に挿入可能な挿入部の先端部に撮像素子が設けられた内視鏡が着脱自在に接続される制御装置であって、１つの伝送ケーブルを経由し、第１の期間において、少なくとも前記撮像素子から送信された送信データであって、画像データと、非画像データと、データの遷移タイミングを検出するためのクロックエッジを有するクロックリカバリシンボルと、を含む送信データと、前記撮像素子に受信させる受信データであって、データの遷移タイミングを検出するためのクロックエッジを有するクロックリカバリシンボルと、設定信号と、を含む受信データと、を時分割で送受信する送受信部を備える。
【0015】
また、本開示に係る制御装置であって、上記開示において、当該制御装置の動作の基準となる基準クロック信号を生成する第３の生成部と、前記基準クロック信号と、前記受信データに含まれる前記クロックエッジに同期して生成された第１のクロック信号とに基づいて、前記画像データを表示装置へ出力する制御部と、をさらに備える。
【発明の効果】
【0016】
本開示によれば、データにエラーが生じた場合であっても、敏速に復旧することができるという効果を奏する。
【図面の簡単な説明】
【0017】
【発明を実施するための形態】
【0018】
以下、本開示を実施するための形態（以下、「実施の形態」という）として、被検体内に挿入される挿入部の先端部に撮像装置を有する内視鏡を備えた内視鏡システムについて説明する。また、この実施の形態により、本開示が限定されるものでない。さらに、図面の記載において、同一の部分には同一の符号を付して説明する。さらにまた、図面は、模式的なものであり、各部材の厚めと幅との関係、各部材の比率等は、現実と異なることに留意する必要がある。また、図面の相互間において、互いの寸法や比率が異なる部分が含まれている。
【0019】
（実施の形態１）
〔内視鏡システムの構成〕
図１は、実施の形態１に係る内視鏡システムの全体構成を模式的に示す概略図である。図１に示す内視鏡システム１は、内視鏡２と、制御装置３と、表示装置４と、を備える。
〔内視鏡システムの構成〕
図１は、実施の形態１に係る内視鏡システムの全体構成を模式的に示す概略図である。図１に示す内視鏡システム１は、内視鏡２と、制御装置３と、表示装置４と、を備える。
【0020】
内視鏡２は、内視鏡２の一部である挿入部１００を被検体の体腔内に挿入することによって被検体の体内を撮像し、この撮像によって生成された画像信号を制御装置３へ出力する。内視鏡２は、挿入部１００の先端部１０１側に、被検体の体内を撮像して画像信号を生成する撮像装置２０が設けられている。また、内視鏡２は、挿入部１００の基端側１０２側に、内視鏡２に関する各種操作を受け付ける操作部１０３が設けられている。さらに、内視鏡２は、操作部１０３から延在し、制御装置３に着脱自在に接続される伝送ケーブル１０４が設けられている。撮像装置２０が生成した体内画像の画像信号は、例えば数ｍの長さを有する伝送ケーブル１０４を経由して制御装置３に出力される。伝送ケーブル１０４は、ケーブルや光ファイバ等を用いて構成され、撮像装置２０によって生成された画像信号を含む各種データを制御装置３へ伝送する。さらに、伝送ケーブル１０４は、制御装置３から送信された各種データを撮像装置２０へ送信し、かつ、図示しない光源装置によって供給された照明光を内視鏡２の挿入部１００の先端部１０１に導光する。
【0021】
制御装置３は、伝送ケーブル１０４を経由して入力された各種データに所定の画像処理を施して表示装置４へ出力する。また、制御装置３は、内視鏡システム１全体を統括的に制御する。例えば、制御装置３は、図示しない光源装置が出射する照明光を切り替えたり、内視鏡２の撮像モードを切り替えたりする制御を行う。
【0022】
表示装置４は、制御装置３が画像処理を施した画像信号に対応する画像を表示する。表示装置４は、内視鏡システム１に関する各種情報を表示する。表示装置４は、液晶や有機ＥＬ（Electro Luminescence）等の表示パネル等を用いて構成される。
【0023】
〔撮像装置および制御装置の要部〕
次に、上述した撮像装置２０および制御装置３の要部の機能について説明する。図２は、撮像装置２０および制御装置３の要部の機能構成を示すブロック図である。
次に、上述した撮像装置２０および制御装置３の要部の機能について説明する。図２は、撮像装置２０および制御装置３の要部の機能構成を示すブロック図である。
【0024】
〔撮像装置の構成〕
まず、撮像装置２０の構成について説明する。
図２に示す撮像装置２０は、撮像素子２１を備える。撮像素子２１は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）やＣＣＤ（Charge Coupled Device）のイメージセンサ等を用いて構成される。撮像素子２１は、少なくとも、画素部２２と、ＡＤ変換部２３と、送受信部２４と、第１の生成部２５と、第２の生成部２６と、を備える。
まず、撮像装置２０の構成について説明する。
図２に示す撮像装置２０は、撮像素子２１を備える。撮像素子２１は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）やＣＣＤ（Charge Coupled Device）のイメージセンサ等を用いて構成される。撮像素子２１は、少なくとも、画素部２２と、ＡＤ変換部２３と、送受信部２４と、第１の生成部２５と、第２の生成部２６と、を備える。
【0025】
画素部２２は、２次元マトリクス状に複数の画素が配置されてなる。画素部２２は、複数の画素の各々が光を受光することによって受光量に応じた第１の信号（アナログの画素値）を生成する。画素部２２は、複数の画素の各々が生成した第１の信号をＡＤ変換部２３へ出力する。画素部２２は、後述する第２の生成部２６から入力される一定の基準タイミングで駆動するための第２のクロック信号（以下、「イメージャークロック信号ＩＭＣＬＫ２」という）に基づいて、画素部２２における水平方向の１ライン毎に複数の画素の各々から第１の信号を読み出し、この読み出した第１の信号をＡＤ変換部２３へ出力する。
【0026】
ＡＤ変換部２３は、第２の生成部２６から入力される第２のクロック信号（イメージャクロック信号）ＩＭＣＬＫ２に基づいて、画素部２２から入力された第１の信号に対して、ＡＤ変換処理を行うことによってデジタルの第２の信号（デジタルの画像信号）に変換し、この第２の信号を送受信部２４へ出力する。ＡＤ変換部２３は、カラムＡＤ、パイプラインＡＤ、逐次比較ＡＤといった、周知のＡＤ変換回路を用いて構成される。
【0027】
送受信部２４は、伝送ケーブル１０４および入出力パッドＴ１を経由して第１の期間（以下、「Ｄｏｗｎ Ｌｉｎｋ期間」という）において第２の信号と所定の画像フォーマットの制御コードを含むデジタルの送信データを制御装置３へ出力する。また、送受信部２４は、伝送ケーブル１０４および入出力パッドＴ１を経由して第２の期間（以下、「Ｕｐ Ｌｉｎｋ期間」という）において制御装置３から設定信号を含むデジタルの受信データ（以下、「受信データＳＹＳＤＡＴＡ」という）を受信し、この受信した受信データＳＹＳＤＡＴＡの一部を第１の生成部２５へ出力する。送受信部２４は、伝送ケーブル１０４および１つの入出力パッドＴ１を経由して送信データおよび受信データＳＹＳＤＡＴＡを時分割で送受信を行う。具体的には、送受信部２４は、画素部２２における水平方向の１ライン上の複数の画素の各々から第１の信号を読み出す１ライン毎に、Ｕｐ Ｌｉｎｋ期間と、Ｄｏｗｎ Ｌｉｎｋ期間と、を切り替えて送信データと受信データＳＹＳＤＡＴＡの送受信を時分割で行う。ここで、受信データＳＹＳＤＡＴＡには、設定信号に加えて、データの遷移タイミングを検出するためのクロックエッジを有するクロックリカバリシンボルが所定の周期で含まれる。また、送信データには、デジタルの画像信号に加えて、データの遷移タイミングを検出するためのクロックエッジを有するクロックリカバリシンボルが所定の周期で含まれる。このようなデータ形式は、自己クロック信号としても知られており、このクロックリカバリシンボルを含むデータとして、例えば８ｂ（ｂｉｔ）／１０ｂ（ｂｉｔ）変換やマンチェスタ符号化等が使用されていてもよい。データ１ビットの周期をＴとした場合、８ｂ／１０ｂ変換では５Ｔに少なくとも１回、マンチェスタ符号化では２Ｔに少なくとも１回のクロックリカバリシンボル（クロック遷移）が含まれる。送受信部２４は、双方向ドライバを用いて構成される。例えば、送受信部２４は、送信ロジック回路、シリアライザ回路、クロック多重化回路、増幅回路等を用いて構成された双方向ドライバが用いられる。
【0028】
第１の生成部２５は、送受信部２４から入力された受信データＳＹＳＤＡＴＡに基づいて、第１のクロック信号（以下、「イメージャークロック信号ＩＭＣＬＫ」という）を生成し、この生成したイメージャークロック信号ＩＭＣＬＫを第２の生成部２６へ出力する。具体的には、第１の生成部２５は、送受信部２４から入力された受信データＳＹＳＤＡＴＡに含まれるデータの遷移タイミングを検出するためのクロックエッジに同期したイメージャークロック信号ＩＭＣＬＫを生成し、この生成したイメージャークロック信号ＩＭＣＬＫを第２の生成部２６へ出力する。なお、第１の生成部２５の詳細の構成は、後述する。
【0029】
第２の生成部２６は、第１の生成部２５から入力されたイメージャークロック信号ＩＭＣＬＫに基づいて、画素部２２およびＡＤ変換部２３を一定の基準タイミングで駆動するためのイメージャークロック信号ＩＭＣＬＫ２を生成し、このイメージャークロック信号ＩＭＣＬＫ２を画素部２２およびＡＤ変換部２３へ出力する。第２の生成部２６は、タイミングジェネレータ等を用いて構成される。
【0030】
〔制御装置の構成〕
次に、制御装置３の構成について説明する。
制御装置３は、送受信部３１と、ＣＤＲ（Clock Data Recovery）部３２と、第３の生成部３３と、制御部３４と、を備える。
次に、制御装置３の構成について説明する。
制御装置３は、送受信部３１と、ＣＤＲ（Clock Data Recovery）部３２と、第３の生成部３３と、制御部３４と、を備える。
【0031】
送受信部３１は、制御部３４から入力されたデジタルのデータを、伝送ケーブル１０４を経由して撮像装置２０へ送信し、かつ、撮像装置２０から伝送ケーブル１０４を経由して受信したデジタルのデータをＣＤＲ部３２へ出力する。例えば、送受信部３１は、送信ロジック回路、シリアライザ回路、クロック多重化回路、増幅回路等を用いて構成された双方向ドライバが用いられる。
【0032】
ＣＤＲ部３２は、伝送ケーブル１０４を経由して撮像装置２０から伝送された送信データからクロック信号とデータ信号とを分離し、分離したクロック信号（イメージャークロック信号ＩＭＣＬＫ４）とデータ信号（受信データＳＹＳＤＡＴＡ）とを制御部３４へ出力する。イメージャークロック信号ＩＭＣＬＫ４はイメージャー周波数に基づいて動作するイメージャークロック信号ＩＭＣＬＫまたは、イメージャークロック信号ＩＭＣＬＫ２に基づいた信号であるため、制御部３４は、送信データに含まれるイメージャークロック信号ＩＭＣＬＫ４と内視鏡システム１を構成する各部の動作の基準となる基準クロック信号（以下、「システムクロック信号ＳＹＳＣＬＫ」という）との周波数の周波数偏差を検出し、この検出結果を送受信部３１へ出力することができる。制御部３４は、位相周波数比較器等を用いて構成される。
【0033】
第３の生成部３３は、内視鏡システム１を構成する各部の動作の基準となるシステムクロック信号を生成し、このシステムクロック信号を制御部３４へ出力する。第３の生成部３３は、水晶発振器等の高い精度を有するクロックを基準として動作するクロックジェネレータ等を用いて構成される。即ち、システムクロック信号ＳＹＳＣＬＫは、温度変化や電源電圧変動があっても、高い精度を維持し続ける信号である。
【0034】
制御部３４は、メモリと、ＤＳＰ（Digital Signal Processing）、ＦＰＧＡ（Field Programmable Gate Array）およびＣＰＵ（Central Processing Unit）等のいずれかのハードウェアを有するプロセッサを用いて構成される。制御部３４は、内視鏡システム１を構成する各部を制御する。また、制御部３４は、第３の生成部３３から入力されるシステムクロック信号ＳＹＳＣＬＫと、受信データＳＹＳＤＡＴＡおよびイメージャークロック信号ＩＭＣＬＫ４に基づいて、画像データを表示装置４へ出力する。具体的には、制御部３４は、第３の生成部３３から入力され、システム周波数で動作するシステムクロック信号ＳＹＳＣＬＫに同期して、動作し、ＣＤＲ部３２から入力された受信データＳＹＳＤＡＴＡをイメージャークロック信号ＩＭＣＬＫ４のクロックエッジで取り込むと同時に、システムクロック信号ＳＹＳＣＬＫに基づいたリフレッシュレートでリタイミングして画像データとして表示装置４へ出力する。また、制御部３４は、ＣＤＲ部３２が検出したイメージャークロック信号ＩＭＣＬＫ４（もしくはＩＭＣＬＫ）とシステムクロック信号ＳＹＳＣＬＫとの周波数の周波数偏差が小さくなるデジタルの設定値を受信データＳＹＳＤＡＴＡに含めて送受信部３１へ出力する。この設定値は、エラー訂正コードを含む。
【0035】
〔第１の生成部の構成〕
次に、第１の生成部２５の詳細な構成について説明する。図３は、第１の生成部２５の機能構成を示すブロック図である。
次に、第１の生成部２５の詳細な構成について説明する。図３は、第１の生成部２５の機能構成を示すブロック図である。
【0036】
図３に示すように、第１の生成部２５は、ＰＬＬ部２５１と、レジスタ部２５２と、を有する。
【0037】
ＰＬＬ部２５１は、送受信部２４から受信データＳＹＳＤＡＴＡが入力され、イメージャークロック信号ＩＭＣＬＫの立ち下がりクロックの位相が同じとなるように位相調整を行ってイメージャークロック信号ＩＭＣＬＫを第２の生成部２６へ出力する。ＰＬＬ部２５１は、位相周波数比較器２５１１と、チャージポンプ部２５１２と、スイッチ２５１３と、ループフィルタ部２５１４と、電圧制御発振器２５１５と、を有する。
【0038】
位相周波数比較器２５１１は、イメージャークロック信号ＩＭＣＬＫの立ち上がりエッジタイミングで、受信データＳＹＳＤＡＴＡの値をサンプリングし、イメージャークロック信号ＩＭＣＬＫと同期したリタイミングデータＲＥ＿ＤＡＴＡをレジスタ部２５２へ出力する。レジスタ部２５２で保持されたリタイミングデータＲＥ＿ＤＡＴＡは、撮像素子２１内部の動作モード等の設定に用いられる。位相周波数比較器２５１１は、フリップフロップ回路とナンド回路等を用いて構成される。
【0039】
チャージポンプ部２５１２は、電源電圧ＶＤＤとグランドＧＮＤとの間に設けられた定電流源２５１２ａと、スイッチ２５１２ｂと、スイッチ２５１２ｃと、定電流源２５１２ｄと、コンデンサ２５１２ｅと、を有する。定電流源２５１２ａ、スイッチ２５１２ｂ、スイッチ２５１２ｃおよび定電流源２５１２ｄは、電源電圧ＶＤＤとグランドＧＮＤとの間に直列で設けられている。コンデンサ２５１２ｅは、一端側が定電流源２５１２ａ、スイッチ２５１２ｂ、スイッチ２５１２ｃおよび定電流源２５１２ｄから電圧が出力される伝送路に接続され、他端側がグランドに接続される。チャージポンプ部２５１２は、受信データＳＹＳＤＡＴＡに対してイメージャークロック信号ＩＭＣＬＫの位相が遅れ、周波数が低い場合、位相周波数比較器２５１１から入力された入力信号に応じて、ＦＭＯＳ２５１２ｂがオン状態となり、入力信号の電圧を上げて出力する。さらに、チャージポンプ部２５１２は、受信データＳＹＳＤＡＴＡに対してイメージャークロック信号ＩＭＣＬＫの位相が遅れ、周波数が高い場合、位相周波数比較器２５１１から入力された入力信号に応じて、スイッチ２５１２ｃがオン状態となり、入力信号の電圧を下げて出力する。また、スイッチ２５１２ｂおよびスイッチ２５１２ｃは、例えばＭＯＳ－ＦＥＴ等を用いて構成される。
【0040】
スイッチ２５１３は、レジスタ部２５２の制御のもと、オンオフを切り替える。スイッチ２５１３は、一端側がチャージポンプ部２５１２に接続され、他端側がループフィルタ部２５１４に接続される。スイッチ２５１３は、例えばＭＯＳ－ＦＥＴ等を用いて構成される。
【0041】
ループフィルタ部２５１４は、スイッチ２５１３を経由して入力された入力信号の電圧に対して平滑化を行って電圧制御発振器２５１５へ出力する。ループフィルタ部２５１４は、例えばローパスフィルタ等を用いて構成される。具体的には、ループフィルタ部２５１４は、抵抗２５１４ａと、コンデンサ２５１４ｂと、コンデンサ２５１４ｃと、を有する。抵抗２５１４ａは、一端側がスイッチ２５１３と電圧制御発振器２５１５とを接続する伝送路に接続され、他端側がコンデンサ２５１４ｂに接続される。コンデンサ２５１４ｂは、一端側が抵抗２５１４ａに接続され、他端側がグランドＧＮＤに接続される。また、コンデンサ２５１４ｃは、一端側がスイッチ２５１３と電圧制御発振器２５１５とを接続する伝送路に接続され、他端側がグランドＧＮＤに接続される。
【0042】
電圧制御発振器２５１５は、ループフィルタ部２５１４から入力された電圧に応じた周波数を有するイメージャークロック信号ＩＭＣＬＫを発生させ、このイメージャークロック信号ＩＭＣＬＫを第２の生成部２６へ出力し、かつ、レジスタ部２５２および位相周波数比較器２５１１へ出力する。
【0043】
レジスタ部２５２は、位相周波数比較器２５１１から入力されたリタイミングデータＲＥ＿ＤＡＴＡを電圧制御発振器２５１５から入力されたイメージャークロック信号ＩＭＣＬＫに同期したタイミングで順次保持し、この順次保持したリタイミングデータＲＥ＿ＤＡＴＡに基づいて、スイッチ２５１３のオンオフを制御、画素部２２およびＡＤ変換部２３等の設定情報として用いる。
【0044】
〔第１の生成部の動作〕
次に、第１の生成部２５の動作について説明する。図４は、第１の生成部の動作を模式的に示すタイミングチャートを示す図である。図４において、上段から（ａ）が受信データＳＹＳＤＡＴＡのタイミングを示し、（ｂ）がイメージャークロック信号ＩＭＣＬＫのタイミングを示し、（ｃ）がリタイミングデータＲＥ＿ＤＡＴＡのタイミングを示す。
次に、第１の生成部２５の動作について説明する。図４は、第１の生成部の動作を模式的に示すタイミングチャートを示す図である。図４において、上段から（ａ）が受信データＳＹＳＤＡＴＡのタイミングを示し、（ｂ）がイメージャークロック信号ＩＭＣＬＫのタイミングを示し、（ｃ）がリタイミングデータＲＥ＿ＤＡＴＡのタイミングを示す。
【0045】
図４に示すように、第１の生成部２５は、制御装置３からライン終了コマンド（例えば１０１１）が送信された場合において、位相周波数比較器２５１１がリタイミングデータＲＥ＿ＤＡＴＡとしてライン終了コマンド（例えば１０１１）を検出する。具体的には、第１の生成部２５は、位相周波数比較器２５１１がイメージャークロック信号ＩＭＣＬＫの立ち上がりエッジタイミング（図４の矢印Ａ１，矢印Ａ２）で、受信データＳＹＳＤＡＴＡの値をサンプリングし、イメージャークロック信号ＩＭＣＬＫと同期したリタイミングデータＲＥ＿ＤＡＴＡをレジスタ部２５２へ出力する。このとき、第１の生成部２５は、スイッチ２５１３がオフ状態となり、ループフィルタ部２５１４が電圧を保持したまま、Ｄｏｗｎ Ｌｉｎｋ期間に移行する。
【0046】
即ち、第１の生成部２５は、電圧制御発振器２５１５に対する供給電圧が一定のままＤｏｗｎ Ｌｉｎｋ期間に移行する。このＤｏｗｎ Ｌｉｎｋ期間において、撮像素子２１は、イメージャークロック信号ＩＭＣＬＫの発振周波数を一定のまま維持した状態で、デジタルの画像信号を制御装置３へ出力する。
【0047】
続いて、撮像素子２１は、画素部２２における水平方向の１ライン分のデジタルの画像信号を制御装置３へ出力した後に、この出力した１ライン分の読み出し終了を示すコマンドを制御装置３へ出力する。このコマンド送信と同じタイミングで、図示しないチップ内部の機構によりレジスタ部２５２に保持されたデータの内の一部が更新され、スイッチ２５１３がオン状態（短絡状態）になり、Ｕｐ Ｌｉｎｋ期間へ移行する。
【0048】
このように、第１の生成部２５は、画素部２２における水平方向の１ライン分毎に、Ｄｏｗｎ Ｌｉｎｋ期間と、Ｕｐ Ｌｉｎｋ期間との間で、動作モードの状態遷移が繰り返される。これにより、外乱等により、イメージャークロック信号ＩＭＣＬＫの発振周波数が異常な値となり、撮像素子２１が出力する画像信号に乱れが生じた場合であっても、画素部２２における水平方向の１ライン毎にイメージャークロック信号ＩＭＣＬＫの発振周波数を正常な値に戻すための訂正コマンドを送信することができるので、１フレーム毎にしか訂正コマンドを送信できない従来の方式に比べて迅速に正常状態への回復が行える。この結果、１フレーム全体のデータが失われることを防止することができる。
【0049】
〔画像フォーマットの構成〕
次に、撮像素子２１が出力する画像信号の画像フォーマットの構成について説明する。図５は、画像フォーマットの構成を示す模式図である。
次に、撮像素子２１が出力する画像信号の画像フォーマットの構成について説明する。図５は、画像フォーマットの構成を示す模式図である。
【0050】
図５に示すように、画像フォーマットＦ１は、少なくとも画素データ期間（Pixel Data）と、Ｖ－ブランキングデータ期間（V－Blanking Data）を有する。さらに、画像フォーマットＦ１は、１ライン毎に、スタートコード（Start Code）期間と、パケットヘッダー期間（Packet Header）と、エンドコード期間（End Code）と、コンフィギュレーションコード（Configuration Code）期間と、を有する。なお、画像フォーマットＦ１では、画素データ期間およびＶ－ブランキングデータ期間がライン読み出し期間に相当する。さらに、画像フォーマットＦ１では、スタートコード期間、パケットヘッダー期間およびエンドコード期間がサービスデータ読み出し期間に相当する。さらに、画像フォーマットＦ１では、コンフィギュレーションコード期間が命令書き込み期間に相当する。
【0051】
画像データ期間は、撮像素子２１の画素部２２に蓄積された受光量に応じたアナログの画素値をＡＤ変換部２３によってＡＤ変換処理された結果を送受信部２４によってＤｏｗｎ Ｌｉｎｋ方向（制御装置３へ送信する方向）に送信したデジタルの画像信号（第２の信号）である。また、画像データ期間を構成するデータには、制御装置３のＣＤＲ部３２がＤｏｗｎ Ｌｉｎｋデータを検出するための基準タイミングを生成するためのクロックリカバリシンボルが所定の周期で含まれている。このようなデータ形式は自己クロック信号としても知られており、このクロックリカバリシンボルを含むデータとして、例えば８ｂ（ｂｉｔ）／１０ｂ（ｂｉｔ）変換やマンチェスタ符号化等が使用されていてもよい。
【0052】
Ｖ－ブランキングデータ期間は、ランダムなダミーデータであってもよいし、制御装置３との同期を取るための制御信号を含むデータであってもよい。画像データおよびＶ－ブランキングデータは、制御装置３のＣＤＲ部３２がＤｏｗｎ Ｌｉｎｋデータを検出するための基準タイミングを生成するためのクロックリカバリシンボルを所定の周期で含む。このようなデータ形式は、自己クロック信号としても知られており、このクロックリカバリシンボルを含むデータとして、例えば８ｂ（ｂｉｔ）／１０ｂ（ｂｉｔ）変換やマンチェスタ符号化等が使用されていてもよい。
【0053】
コンフィギュレーションコードは、画像データおよびＶ－ブランキングデータと同様に、クロックリカバリシンボルを所定の周期で含む。
【0054】
このように構成された画像フォーマットＦ１に従って、送受信部２４は、撮像素子２１の露光期間またはフレームレート調整のために設けられたＶ―ブランキングデータ期間もＤｏｗｎ Ｌｉｎｋ方向にデータを送信する。また、制御部３４は、Ｕｐ Ｌｉｎｋ期間中に、イメージャークロック信号ＩＭＣＬＫの周波数がシステムクロック信号ＳＹＳ＿ＣＬＫの周波数と同じになるようにデータをコンフィギュレーションコード期間に撮像素子２１へ送信する。そして、第１の生成部２５のＰＬＬ部２５１は、コンフィギュレーションコードで指示された周波数となるイメージャークロック信号ＩＭＣＬＫを第２の生成部２６へ出力する。
【0055】
このように構成された画像フォーマットＦ１によれば、ＰＬＬ再ロックや、レジスタ設定を１ライン毎に行うことができるので、従来の１フレーム毎にＰＬＬ再ロックを行った技術と比べて、電気メス等の外乱ノイズが発生した場合であっても、エラー状態から敏速に回復することができる。
【0056】
以上説明した実施の形態１によれば、送受信部２４が画素部２２の１ライン毎にＤｏｗｎ Ｌｉｎｋ期間とＵｐ Ｌｉｎｋ期間とを切り替えて送信データと受信データＳＹＳＤＡＴＡとの送受信を時分割で行うので、電気メス等の外乱ノイズによりイメージャークロック信号ＩＭＣＬＫの発振周波数が異常な値となった場合でも１ライン毎にＰＬＬ再ロックを行うことができるので、１フレーム毎にしかＰＬＬ再ロックを実施できない従来の方式に比べて迅速に正常状態への回復を行うことができる。この結果、１フレーム全体のデータが失われることを防止することができる。
【0057】
また、実施の形態１によれば、送受信部２４が１つの入主力パッドを経由して送信データおよび受信データＳＹＳＤＡＴＡの送受信を時分割で行うことによって、画像データの送信と設定信号との受信を１つの伝送ケーブル１０４で行うことができるので、内視鏡２の挿入部１００の細径化を行うことができる。
【0058】
（実施の形態２）
次に、実施の形態２について説明する。実施の形態２は、上述した実施の形態１に係る第１の生成部２５の構成のみが異なる。以下においては、実施の形態２に係る第１の生成部２５の構成について説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して詳細な説明を省略する。
次に、実施の形態２について説明する。実施の形態２は、上述した実施の形態１に係る第１の生成部２５の構成のみが異なる。以下においては、実施の形態２に係る第１の生成部２５の構成について説明する。なお、上述した実施の形態１に係る内視鏡システム１と同一の構成には同一の符号を付して詳細な説明を省略する。
【0059】
〔第１の生成部の構成〕
図６は、実施の形態２に係る第１の生成部の機能構成を示すブロック図である。図６に示す第１の生成部２５Ａは、ＣＤＲ部２５１Ａと、レジスタ部２５２Ａと、ＤＡ変換部２５３と、第２の電圧制御発振器２５４と、を有する。
図６は、実施の形態２に係る第１の生成部の機能構成を示すブロック図である。図６に示す第１の生成部２５Ａは、ＣＤＲ部２５１Ａと、レジスタ部２５２Ａと、ＤＡ変換部２５３と、第２の電圧制御発振器２５４と、を有する。
【0060】
ＣＤＲ部２５１Ａは、送受信部２４から受信データＳＹＳＤＡＴＡが入力され、後述する第３のクロック信号（以下、「信号ＣＤＲＣＬＫ」という）の立ち上がりエッジタイミングで、受信データＳＹＳＤＡＴＡの値をサンプリングし、信号ＣＤＲＣＬＫと同期したリタイミングデータＲＥ＿ＤＡＴＡおよび信号ＣＤＲＣＬＫの各々をレジスタ部２５２Ａへ出力する。ＣＤＲ部２５１Ａは、上述した実施の形態１のチャージポンプ部２５１２およびループフィルタ２５１４と、位相周波数比較器２５１１Ａと、第１の電圧制御発振器２５１５Ａと、を有する。このため、チャージポンプ部２５１２およびループフィルタ２５１４の各々の詳細な説明は省略する。
【0061】
位相周波数比較器２５１１Ａは、信号ＣＤＲＣＬＫの立ち上がりエッジタイミングで、受信データＳＹＳＤＡＴＡの値をサンプリングし、信号ＣＤＲＣＬＫと同期したリタイミングデータＲＥ＿ＤＡＴＡをレジスタ部２５２Ａへ出力する。レジスタ部２５２Ａで保持されたリタイミングデータＲＥ＿ＤＡＴＡは、撮像素子２１内部の動作モード等の設定に用いられる。位相周波数比較器２５１１Ａは、フリップフロップ回路とナンド回路等を用いて構成される。
【0062】
第１の電圧制御発振器２５１５Ａは、ループフィルタ部２５１４から入力された電圧に応じた周波数を有する信号ＣＤＲＣＬＫを発生させ、この信号ＣＤＲＣＬＫを位相周波数比較器２５１１Ａおよびレジスタ部２５２Ａへ出力する。信号ＣＤＲＣＬＫは、受信データＳＹＳＤＡＴＡのデータ抽出のタイミング決定のみに使用される。
【0063】
レジスタ部２５２Ａは、位相周波数比較器２５１１Ａから入力されたリタイミングデータＲＥ＿ＤＡＴＡを第１の電圧制御発振器２５１５Ａから入力された信号ＣＤＲＣＬＫに同期するタイミングで保持（ラッチ）する。レジスタ部２５２Ａはスイッチ２５１３のオンオフを制御し、制御装置３側からＲＥ＿ＤＡＴＡとしてＵｐ Ｌｉｎｋ方向のライン終了コマンド（例えば１０１１）を受信するとスイッチ２５１３をオフさせ、第２の生成部２６から図示しない機構によりＤｏｗｎ Ｌｉｎｋ方向のライン終了コマンドの発行を検知すると、スイッチ２５１３をオンさせる。また、レジスタ部２５２Ａは、位相周波数比較器２５１１Ａから入力されたリタイミングデータＲＥ＿ＤＡＴＡに応じたレジスタ値をＤＡ変換部２５３へ出力する。
【0064】
ＤＡ変換部２５３は、レジスタ部２５２Ａから入力されるレジスタ値に応じた電圧を第２の電圧制御発振器２５４へ出力する。
【0065】
第２の電圧制御発振器２５４は、ＤＡ変換部２５３から入力された電圧に応じた周波数を有するイメージャークロック信号ＩＭＣＬＫを発生させ、このイメージャークロック信号ＩＭＣＬＫを第２の生成部２６へ出力する。
【0066】
〔第１の生成部の動作〕
次に、第１の生成部２５Ａの動作について説明する。図７は、第１の生成部２５Ａの動作を模式的に示すタイミングチャートを示す図である。図７において、上段から（ａ）が受信データＳＹＳＤＡＴＡのタイミングを示し、（ｂ）がＣＤＲＣＬＫのタイミングを示し、（ｃ）がリタイミングデータＲＥ＿ＤＡＴＡのタイミングを示す。
次に、第１の生成部２５Ａの動作について説明する。図７は、第１の生成部２５Ａの動作を模式的に示すタイミングチャートを示す図である。図７において、上段から（ａ）が受信データＳＹＳＤＡＴＡのタイミングを示し、（ｂ）がＣＤＲＣＬＫのタイミングを示し、（ｃ）がリタイミングデータＲＥ＿ＤＡＴＡのタイミングを示す。
【0067】
図７に示すように、第１の生成部２５Ａは、制御装置３からライン終了コマンド（例えば１０１１）が送信された場合において、位相周波数比較器２５１１がリタイミングデータＲＥ＿ＤＡＴＡとしてライン終了コマンド（例えば１０１１）を検出する。具体的には、第１の生成部２５Ａは、位相周波数比較器２５１１がＣＤＲＣＬＫの立ち上がりエッジタイミング（図７の矢印Ａ１，矢印Ａ２）で、受信データＳＹＳＤＡＴＡの値をサンプリングし、ＣＤＲＣＬＫと同期したリタイミングデータＲＥ＿ＤＡＴＡをレジスタ部２５２Ａへ出力する。このとき、第１の生成部２５Ａは、スイッチ２５１３がオフ状態となり、ループフィルタ部２５１４が電圧を保持したまま、Ｄｏｗｎ Ｌｉｎｋ期間に移行する。
【0068】
即ち、第１の生成部２５Ａは、第１の電圧制御発振器２５１５Ａに対する供給電圧が一定のままＤｏｗｎ Ｌｉｎｋ期間に移行する。このＤｏｗｎ Ｌｉｎｋ期間において、撮像素子２１は、イメージャークロック信号ＩＭＣＬＫの発振周波数を一定のまま維持した状態で、デジタルの画像信号を制御装置３へ出力する。続いて、撮像素子２１は、画素部２２における水平方向の１ライン分のデジタルの画像信号を制御装置３へ出力した後に、この出力した１ライン分の読み出し終了を示すコマンドを制御装置３へ出力する。このコマンド送信と同じタイミングで、図示しないチップ内部の機構によりレジスタ部２５２Ａに保持されたデータの内の一部が更新され、この更新に伴い、スイッチ２５１３がオン状態（短絡状態）になり、Ｕｐ Ｌｉｎｋ期間へ移行する。制御装置３は、第１の生成部２５Ａから送信された制御コマンドを受信すると、撮像装置２０に対してＵｐ Ｌｉｎｋ期間に必要なコンフィギュレーションコード等の送信を開始する。
【0069】
このように、第１の生成部２５Ａは、画素部２２における水平方向の１ライン分毎に、Ｄｏｗｎ Ｌｉｎｋ期間と、Ｕｐ Ｌｉｎｋ期間との間で、動作モードの状態遷移が繰り返される。これにより、外乱等により、イメージャークロック信号ＩＭＣＬＫの発振周波数が異常な値となり、撮像素子２１が出力する画像信号に乱れが生じた場合であっても、画素部２２における水平方向の１ライン毎にイメージャークロック信号ＩＭＣＬＫの発振周波数を正常な値に戻すための訂正コマンドを送信することができるので、１フレーム毎にしか訂正コマンドを送信できない従来の方式に比べて迅速に正常状態への回復が行える。この結果、１フレーム全体のデータが失われることを防止することができる。
【0070】
以上説明した実施の形態２によれば、上述した実施の形態１と同様の効果を有するとともに、イメージャークロック信号ＩＭＣＬＫの発振周波数が外乱ノイズに対して、堅牢なデジタルコマンドにより制御されているので、より安定したイメージャークロック信号ＩＭＣＬＫを供給することができる。
【0071】
（実施の形態１，２の変形例１）
次に、実施の形態１，２の変形例１について説明する。図８は、実施の形態１，２の変形例１に係る画像フォーマットを示す模式図である。
次に、実施の形態１，２の変形例１について説明する。図８は、実施の形態１，２の変形例１に係る画像フォーマットを示す模式図である。
【0072】
図８に示すように、画像フォーマットＦ２において、Ｄｏｗｎ Ｌｉｎｋ期間の先頭部、Ｕｐ Ｌｉｎｋ期間の先頭部に夫々、第１のプリアンブル信号を出力する第１のプリアンブル期間および第２のプリアンブル信号を出力する第２のプリアンブル期間が設けられていてもよい。
【0073】
第１のプリアンブル信号は、制御装置３の送受信部３１が撮像素子２１側のクロック周波数と同期をとるために用いられる特定コードの羅列（例えばトグルコードコード１０１０１０１０１）と、データ先頭位置をサーチするためのインクリメーントデータ（例えば００、０１、１０、１１）とで構成されている。
【0074】
第２のプリアンブル信号は、撮像装置２０の送受信部２４が制御装置３側のクロック周波数と同期をとるために用いられる特定コードの羅列（例えばトグルコードコード）と、データ先頭位置をサーチするためのインクリメーントデータとで構成されている。
【0075】
なお、画像フォーマットＦ２では、第１のプリアンブル期間、スタートコード期間、パケットヘッダー期間およびエンドコード期間がサービスデータ読み出し期間に相当し、第２のプリアンブル期間およびコンフィギュレーションコード期間が命令書き込み期間に相当する。
【0076】
以上説明した実施の形態１，２の変形例１によれば、上述した実施の形態１，２と同様の効果を有するのに加え、通信方向の切り替えが行われる毎に設けられたプリアンブル期間中に送受信されるプリアンブル信号に含まれるトグルコードコード部分により第１の生成部２５，２５ＡまたはＣＤＲ部３２における受信調整を速やかに行える。また、プリアンブル期間中に送受信されるインクリメント信号部分により、受信したデータの先頭部分を容易に検出することが可能になる。即ち、制御装置３側、撮像装置２０側の双方においてデジタル信号の送受信を確実に遂行できる。
【0077】
（実施の形態１，２の変形例２）
次に、実施の形態１，２の変形例２について説明する。図９は、実施の形態１，２の変形例２に係る画像フォーマットを示す模式図である。
次に、実施の形態１，２の変形例２について説明する。図９は、実施の形態１，２の変形例２に係る画像フォーマットを示す模式図である。
【0078】
図９に示すように、撮像素子２１は、少なくとも所定の非画像データパターンの出力が所定の期間出力され続けるトレーニング期間（Training Phase）を行った後に、１ライン毎に画像データ、非画像データおよび命令データの入出力を繰り返す撮影期間（Shooting Phase）を行う。
【0079】
以上説明した実施の形態１，２の変形例２によれば、上述した実施の形態１，２と同様の効果を有する上に、トレーニング期間中に撮像装置２０、または制御装置３の少なくとも一方において送受信するデータのエラーレートが小さくなるような動作条件を確立してから実際の撮影（画像データの送受信）が行われるので、送受信するデータのエラー耐性を更に高めることができる。
【0080】
（その他の実施の形態）
上述した本開示の実施の形態１，２に係る内視鏡システムに開示されている複数の構成要素を適宜組み合わせることによって、種々の発明を形成することができる。例えば、上述した本開示の実施の形態に係る内視鏡システムに記載した全構成要素からいくつかの構成要素を削除してもよい。さらに、上述した本開示の実施の形態に係る内視鏡システムで説明した構成要素を適宜組み合わせてもよい。
上述した本開示の実施の形態１，２に係る内視鏡システムに開示されている複数の構成要素を適宜組み合わせることによって、種々の発明を形成することができる。例えば、上述した本開示の実施の形態に係る内視鏡システムに記載した全構成要素からいくつかの構成要素を削除してもよい。さらに、上述した本開示の実施の形態に係る内視鏡システムで説明した構成要素を適宜組み合わせてもよい。
【0081】
また、本開示の実施の形態１，２では、ライン読み出し期間、サービスデータ読み出し期間および命令書き込み期間の全てを差動デジタル通信によって送信データおよび受信データを時分割で送受信を行ってもよい。
【0082】
また、本開示の実施の形態１，２に係る内視鏡システムでは、上述してきた「部」は、「手段」や「回路」などに読み替えることができる。例えば、制御部は、制御手段や制御回路に読み替えることができる。
【0083】
また、本開示の実施の形態１，２に係る内視鏡システムに実行させるプログラムは、インストール可能な形式または実行可能な形式のファイルデータでＣＤ－ＲＯＭ、フレキシブルディスク（ＦＤ）、ＣＤ－Ｒ、ＤＶＤ（Digital Versatile Disk）、ＵＳＢ媒体、フラッシュメモリ等のコンピュータで読み取り可能な記録媒体に記録されて提供される。
【0084】
また、本開示の実施の形態１，２に係る内視鏡システムに実行させるプログラムは、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。
【0085】
なお、本明細書におけるタイミングチャートの説明では、「まず」、「その後」、「続いて」等の表現を用いてタイミング間の処理の前後関係を明示していたが、本実施の形態を実施するために必要な処理の順序は、それらの表現によって一意的に定められるわけではない。即ち、本明細書で記載したタイミングチャートにおける処理の順序は、矛盾のない範囲で変更することができる。
【0086】
以上、本願の実施の形態のいくつかを図面に基づいて詳細に説明したが、これらは例示であり、本発明の開示の欄に記載の態様を始めとして、当業者の知識に基づいて種々の変形、改良を施した他の形態で本発明を実施することが可能である。
【符号の説明】
【0087】
１ 内視鏡システム
２ 内視鏡
３ 制御装置
４ 表示装置
２０ 撮像装置
２１ 撮像素子
２２ 画素部
２３ ＡＤ変換部
２４，３１ 送受信部
２５，２５Ａ 第１の生成部
２６ 第２の生成部
３２，２５１Ａ ＣＤＲ部
３３ 第３の生成部
３４ 制御部
１００ 挿入部
１０１ 先端部
１０２ 基端側
１０３ 操作部
１０４ 伝送ケーブル
２５１ ＰＬＬ部
２５２，２５２Ａ レジスタ部
２５３ ＤＡ変換部
２５４ 第２の電圧制御発振器
２５１１ 位相周波数比較器
２５１２ チャージポンプ部
２５１２ａ，２５１２ｄ 定電流源
２５１２ｂ，２５１２ｃ，２５１３ スイッチ
２５１２ｅ，２５１４ｂ，２５１４ｃ コンデンサ
２５１４ ループフィルタ部
２５１４ａ 抵抗
２５１５
２５１５Ａ 第１の電圧制御発振器
Ｆ１，Ｆ２ 画像フォーマット
Ｔ１ 入出力パッド
２ 内視鏡
３ 制御装置
４ 表示装置
２０ 撮像装置
２１ 撮像素子
２２ 画素部
２３ ＡＤ変換部
２４，３１ 送受信部
２５，２５Ａ 第１の生成部
２６ 第２の生成部
３２，２５１Ａ ＣＤＲ部
３３ 第３の生成部
３４ 制御部
１００ 挿入部
１０１ 先端部
１０２ 基端側
１０３ 操作部
１０４ 伝送ケーブル
２５１ ＰＬＬ部
２５２，２５２Ａ レジスタ部
２５３ ＤＡ変換部
２５４ 第２の電圧制御発振器
２５１１ 位相周波数比較器
２５１２ チャージポンプ部
２５１２ａ，２５１２ｄ 定電流源
２５１２ｂ，２５１２ｃ，２５１３ スイッチ
２５１２ｅ，２５１４ｂ，２５１４ｃ コンデンサ
２５１４ ループフィルタ部
２５１４ａ 抵抗
２５１５
２５１５Ａ 第１の電圧制御発振器
Ｆ１，Ｆ２ 画像フォーマット
Ｔ１ 入出力パッド
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】