特許 7223900 電子機器、メモリセルの過剰消去検出及び除去方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】

(24)【登録日】2023-02-08

(45)【発行日】2023-02-16

(54)【発明の名称】電子機器、メモリセルの過剰消去検出及び除去方法

(51)【国際特許分類】

   G11C 16/34 20060101AFI20230209BHJP

   G11C 16/04 20060101ALI20230209BHJP

【ＦＩ】

G11C16/34 153

G11C16/04 180

G11C16/34 103

【請求項の数】 6

【外国語出願】

(21)【出願番号】P 2022082206

(22)【出願日】2022-05-19

【審査請求日】2022-05-30

(31)【優先権主張番号】202111026432.6

(32)【優先日】2021-09-02

(33)【優先権主張国・地域又は機関】CN

【早期審査対象出願】

(73)【特許権者】

【識別番号】520377428

【氏名又は名称】中天弘宇集成電路有限責任公司

(74)【代理人】

【識別番号】100112737

【弁理士】

【氏名又は名称】藤田 考晴

(74)【代理人】

【識別番号】100136168

【弁理士】

【氏名又は名称】川上 美紀

(74)【代理人】

【識別番号】100196117

【弁理士】

【氏名又は名称】河合 利恵

(72)【発明者】

【氏名】聶 虹

(72)【発明者】

【氏名】孫 英

【審査官】後藤 彰

(56)【参考文献】

【文献】特開平０６－０２８８７５（ＪＰ，Ａ）

【文献】特開２００１－３５１３８９（ＪＰ，Ａ）

【文献】特開平０５－１８２４８０（ＪＰ，Ａ）

【文献】特許第６８４７２９５（ＪＰ，Ｂ１）

【文献】特開平０８－０４５２８４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ１１Ｃ １６／３４

Ｇ１１Ｃ １６／０４

(57)【特許請求の範囲】

【請求項1】

メモリセルの過剰消去検出及び除去方法であって、
メモリ内のメモリセルに対し消去動作を行うステップＳ１と、
検出対象のメモリセルとして１つのメモリセルを選択し、前記検出対象のメモリセルの閾値電圧を検出し、検出した閾値電圧が予め定められた閾値範囲内であればステップＳ５を実行し、検出した閾値電圧が前記予め定められた閾値範囲の下限よりも小さければステップＳ３を実行するステップＳ２と、
前記検出対象のメモリセルに対しソフト書き込み動作を行って、前記検出対象のメモリセルの閾値電圧を上昇させ、未選択のメモリセルのワード線、ビット線及びソースをいずれも０Ｖの電圧につなぐステップＳ３と、
再び前記検出対象のメモリセルの閾値電圧を検出し、検出した閾値電圧が予め定められた閾値範囲内であればステップＳ５を実行し、検出した閾値電圧が前記予め定められた閾値範囲の下限よりも小さければステップＳ３に戻るステップＳ４と、
全ての検出対象のメモリセルの過剰消去検出及び除去が完了するまで、次のメモリセルを選択してステップＳ２に戻るステップＳ５と、を少なくとも含み、
前記ステップＳ２及び前記ステップＳ４において、選択された前記検出対象のメモリセルのワード線に第１正電圧を印加し、ビット線に第２正電圧を印加し、ソースを０Ｖの電圧につなぎ、基板を０Ｖの電圧につなぎ、未選択のメモリセルのワード線に負電圧を印加し、ビット線を０Ｖの電圧につなぎ、ソースを０Ｖの電圧につなぎ、
前記第１正電圧は０．２～２Ｖに設定され、前記第２正電圧は０．７～１．１Ｖに設定され、前記負電圧は－２～－１Ｖに設定されることを特徴とするメモリセルの過剰消去検出及び除去方法。

【請求項2】

前記メモリはＮＯＲフラッシュであることを特徴とする請求項１に記載のメモリセルの過剰消去検出及び除去方法。

【請求項3】

ステップＳ３において、選択された前記検出対象のメモリセルのワード線に第３正電圧を印加し、ビット線に第４正電圧を印加し、ソースをフローティングとし、前記第３正電圧はプログラミング動作時のワード線電圧よりも小さく、前記第４正電圧はプログラミング動作時のビット線電圧であることを特徴とする請求項１に記載のメモリセルの過剰消去検出及び除去方法。

【請求項4】

前記第３正電圧は１～３Ｖに設定され、前記第４正電圧は７～９Ｖに設定されることを特徴とする請求項３に記載のメモリセルの過剰消去検出及び除去方法。

【請求項5】

前記予め定められた閾値範囲は０～２．５Ｖに設定されることを特徴とする請求項１から請求項４のいずれか１項に記載のメモリセルの過剰消去検出及び除去方法。

【請求項6】

命令レジスタ及びプロセッサを少なくとも含む電子機器であって、
前記命令レジスタと前記プロセッサは互いに通信接続し、前記命令レジスタにはコンピュータ命令が記憶されており、前記プロセッサは、前記コンピュータ命令を実行することで、請求項１から請求項５のいずれか１項に記載のメモリセルの過剰消去検出及び除去方法を実行することを特徴とする電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体メモリの技術分野に関し、特に、電子機器、メモリセルの過剰消去検出及び除去方法に関する。

【背景技術】

【0002】

従来のメモリは、書き込み／消去動作時に、強電場の電位を利用してメモリセルの消去を実現しており、消去に要する時間は、プログラミング時や読み取り時に比べて継続時間が長い。また、いずれかのメモリセルの消去に失敗した場合には、再び強電場を付与して２回又は複数回の消去を行う必要がある。このように、１回の動作で複数回の消去が行われたメモリセルでは、閾値電圧が正常消去時の閾値電圧よりも低下する場合があり、この状態を過剰消去状態と称する。過剰消去状態は、メモリの正常動作に直接的な影響を及ぼす。

【0003】

そこで、如何にして過剰消去状態を識別して除去し、メモリの正常動作を保証するかが、当業者にとって早急に解決すべき課題の一つとなっている。

【発明の概要】

【発明が解決しようとする課題】

【0004】

上述した従来技術の欠点に鑑みて、本発明の目的は、メモリの過剰消去状態が正常動作に影響を及ぼすという従来技術の課題を解決するために、電子機器、メモリセルの過剰消去検出及び除去方法を提供することである。

【課題を解決するための手段】

【0005】

上記の目的及びその他関連の目的を実現するために、本発明は、メモリセルの過剰消去検出及び除去方法を提供する。前記メモリセルの過剰消去検出及び除去方法は、少なくともステップＳ１、ステップＳ２、ステップＳ３、ステップＳ４及びステップＳ５を含む。

【0006】

ステップＳ１において、メモリ内のメモリセルに対し消去動作を行う。

【0007】

ステップＳ２において、検出対象のメモリセルとして１つのメモリセルを選択し、前記検出対象のメモリセルの閾値電圧を検出する。そして、検出した閾値電圧が予め定められた閾値範囲内であればステップＳ５を実行し、検出した閾値電圧が前記予め定められた閾値範囲の下限よりも小さければステップＳ３を実行する。

【0008】

ステップＳ３において、前記検出対象のメモリセルに対しソフト書き込み動作を行って、前記検出対象のメモリセルの閾値電圧を上昇させる。

【0009】

ステップＳ４において、再び前記検出対象のメモリセルの閾値電圧を検出する。そして、検出した閾値電圧が予め定められた閾値範囲内であればステップＳ５を実行し、検出した閾値電圧が前記予め定められた閾値範囲の下限よりも小さければステップＳ３に戻る。

【0010】

ステップＳ５において、全ての検出対象のメモリセルの過剰消去検出及び除去が完了するまで、次のメモリセルを選択してステップＳ２に戻る。

【0011】

選択的に、前記メモリはＮＯＲフラッシュである。

【0012】

選択的に、ステップＳ２及びステップＳ４において、選択された前記検出対象のメモリセルのワード線に第１正電圧を印加し、ビット線に第２正電圧を印加し、ソースを０Ｖの電圧につなぐ。また、未選択のメモリセルのワード線に負電圧を印加し、ビット線を０Ｖの電圧につなぎ、ソースを０Ｖの電圧につなぐ。

【0013】

より選択的に、前記第１正電圧は０．２～２Ｖに設定され、前記第２正電圧は０．７～１．１Ｖに設定され、前記負電圧は－２～－１Ｖに設定される。

【0014】

選択的に、ステップＳ３において、選択された前記検出対象のメモリセルのワード線に第３正電圧を印加し、ビット線に第４正電圧を印加し、ソースをフローティングとする。前記第３正電圧はプログラミング動作時のワード線電圧よりも小さく、前記第４正電圧はプログラミング動作時のビット線電圧である。また、未選択のメモリセルのワード線、ビット線及びソースをいずれも０Ｖの電圧につなぐ。

【0015】

より選択的に、前記第３正電圧は１～３Ｖに設定され、前記第４正電圧は７～９Ｖに設定される。

【0016】

より選択的に、前記予め定められた閾値範囲は０～２．５Ｖに設定される。

【0017】

上記の目的及びその他関連の目的を実現するために、本発明は電子機器を提供する。前記電子機器は、命令レジスタ及びプロセッサを少なくとも含む。

【0018】

前記命令レジスタと前記プロセッサは互いに通信接続する。前記命令レジスタにはコンピュータ命令が記憶されており、前記プロセッサは、前記コンピュータ命令を実行することで、上記メモリセルの過剰消去検出及び除去方法を実行する。

【発明の効果】

【0019】

上述したように、本発明の電子機器、メモリセルの過剰消去検出及び除去方法は、以下の有益な効果を有する。

【0020】

本発明の電子機器、メモリセルの過剰消去検出及び除去方法によれば、メモリセルの過剰消去状態を効果的に検出して除去することが可能である。且つ、ソフト書き込み動作時にはソースがフローティングとなるため、メモリセルの動作電流を低下させることができ、消費電力が低減する。

【図面の簡単な説明】

【0021】

【図1】本発明におけるメモリセルの過剰消去検出及び除去方法のフローチャートを示す。

【図2】本発明における過剰消去状態の検出の概略原理図を示す。

【図3】本発明における過剰消去状態の除去の概略原理図を示す。

【図4】本発明における電子機器の概略構造図を示す。

【発明を実施するための形態】

【0022】

以下に、特定の具体的実施例によって本発明の実施形態につき説明する。なお、当業者であれば、本明細書に開示した内容から本発明のその他の利点及び効果を容易に理解可能である。更に、本発明は、その他の異なる具体的実施形態によっても実施又は応用が可能である。また、本明細書における各詳細事項は、視点及び応用の違いに応じて、本発明の精神を逸脱しないことを前提に各種の補足又は変形が可能である。

【0023】

図１～図４を参照する。説明すべき点として、本実施例で提供する図面は概略的に本発明の基本思想を説明しているにすぎない。図面には本発明に関連するアセンブリのみを示しているが、実際に実施する際のアセンブリの数、形状及びサイズに基づき記載しているわけではない。実際に実施する際の各アセンブリの形態、数量及び比率は任意に変更してもよく、且つ、アセンブリのレイアウトや形態がより複雑になることもある。

【0024】

〔実施例１〕
図１に示すように、本実施例は、メモリセルの過剰消去検出及び除去方法を提供する。前記メモリセルの過剰消去検出及び除去方法は、ステップＳ１、ステップＳ２、ステップＳ３、ステップＳ４及びステップＳ５を含む。

【0025】

ステップＳ１において、メモリ内のメモリセルに対し消去動作を行う。

【0026】

具体的には、メモリを提供する。一例として、前記メモリはＮＯＲフラッシュである。実際に使用する際には、本実施例に限らず、過剰消去状態が存在する任意のメモリが本発明に適用される。前記メモリは、消去命令を受け付けると、前記メモリ内の指定領域のメモリセルに対し消去動作を行う。且つ、必要に応じて消去動作を１回、２回又は複数回とすることで、指定領域内のメモリセル全てについて消去を完了するよう保証する。一例として、前記メモリセルのゲート（ワード線）に負バイアス電圧を印加し、基板に高電圧を印加することで、浮遊ゲート内に蓄積されていた電子がＦＮトンネルの原理に従って浮遊ゲートから基板に進入し、消去動作を１回完了する。実際の応用においては、本実施例の電圧印加方式に限らず、消去動作を実現可能な任意の方式が本発明に適用される。

【0027】

説明すべき点として、前記消去動作は、指定領域全体のメモリセルに対して同時に行ってもよいし、前記指定領域内の一部のメモリセルを選択し、分割して行ってもよいし、前記指定領域内のメモリセルに対し１つずつ行ってもよい。これらは実際の必要性に応じて設定すればよいが、ここでは逐一詳述しない。

【0028】

ステップＳ２において、検出対象のメモリセルとして１つのメモリセルを選択し、前記検出対象のメモリセルの閾値電圧を検出する。そして、検出した閾値電圧が予め定められた閾値範囲内であればステップＳ５を実行し、検出した閾値電圧が前記予め定められた閾値範囲の下限よりも小さければステップＳ３を実行する。

【0029】

具体的には、消去動作の完了後、前記指定領域内のメモリセルを１つずつ選択して過剰消去状態を検出し、前記検出対象のメモリセルの閾値電圧と予め定められた閾値電圧との関係を取得する。そして、前記検出対象のメモリセルの閾値電圧が予め定められた閾値範囲内であれば、前記検出対象のメモリセルは過剰消去でないと判定する。一方、前記検出対象のメモリセルの閾値電圧が前記予め定められた閾値範囲の下限よりも小さければ、前記検出対象のメモリセルが過剰消去であると判定する。一例として、前記予め定められた閾値範囲は０～２．５Ｖに設定される。ただし、本実施例に限らず、実際に使用する際には、デバイスの特性に応じて前記予め定められた閾値範囲を取得すればよい。

【0030】

より具体的には、図２に示すように、選択された前記検出対象のメモリセルのワード線に第１正電圧を印加し、ビット線に第２正電圧を印加し、ソースを０Ｖの電圧につなぎ、基板を０Ｖの電圧につなぐ。次に、前記検出対象のメモリセルのドレイン電流を読み取って、電流の出力がない場合（０を読み出した場合）には前記検出対象のメモリセルが過剰消去でないと判定する。一方、電流出力がある場合（１を読み出した場合）には、前記検出対象のメモリセルが過剰消去であると判定する。本実施例において、前記第１正電圧は０．２～２Ｖに設定される。一例として、前記第１正電圧は１Ｖに設定される。また、前記第２正電圧は０．７～１．１Ｖに設定される。一例として、前記第２正電圧は０．９Ｖに設定される。実際に使用する際には、本実施例に限らず、メモリの動作電圧、ドーピングタイプ等に応じて相応のワード線電圧及びビット線電圧を選択可能であり、前記検出対象のメモリセルをゲーティングして、前記検出対象のメモリセルの閾値電圧と予め定められた閾値電圧との関係を判断できればよい。

【0031】

より具体的には、図２に示すように、未選択のメモリセルのワード線に負電圧を印加し、ビット線を０Ｖの電圧につなぎ、ソースを０Ｖの電圧につなぎ、基板を０Ｖの電圧につなぐ。本実施例において、前記負電圧は－２～－１Ｖに設定される。一例として、前記負電圧は－２Ｖに設定される。実際に使用する際には、本実施例に限らず、メモリの動作電圧、ドーピングタイプ等に応じて相応のワード線電圧及びビット線電圧を選択可能であり、選択された前記検出対象のメモリセルの過剰消去検出に未選択のメモリセルが影響を及ぼさないよう保証できればよい。

【0032】

ステップＳ３において、前記検出対象のメモリセルに対しソフト書き込み動作を行って、前記検出対象のメモリセルの閾値電圧を上昇させる。

【0033】

具体的に、ステップＳ２で前記検出対象のメモリセルが過剰消去状態である旨を検出した場合には、前記検出対象のメモリセルの過剰消去状態を除去する。

【0034】

より具体的には、図３に示すように、選択された前記検出対象のメモリセルのワード線に第３正電圧を印加し、ビット線に第４正電圧を印加し、ソースをフローティングとし、基板を０Ｖの電圧又は負電圧（一例として、負圧は－３．５Ｖ以上）につなぐ。前記第３正電圧は、プログラミング動作時のワード線電圧よりも小さく（一例として、前記プログラミング動作時のワード線電圧は４．３～５Ｖとする）。前記第４正電圧は、プログラミング動作時のビット線電圧である（一例として、前記プログラミング動作時のビット線電圧は７～９Ｖとする）。このとき、電場の作用によって、一次電子がドレインに衝突することで正孔が得られ、正孔が基板に衝突して二次電子が発生する。そして、二次電子が浮遊ゲートに進入することで、前記検出対象のメモリセルの閾値電圧が増大する。本実施例において、前記第３正電圧は１～３Ｖに設定される。一例として、前記第３正電圧は２Ｖに設定される。また、前記第４正電圧は７～９Ｖに設定される。一例として、前記第４正電圧は８Ｖに設定される。実際に使用する際には、本実施例に限らず、メモリの動作電圧、ドーピングタイプ等に応じて相応のワード線電圧及びビット線電圧を選択可能であり、前記検出対象のメモリセルをゲーティングして、前記検出対象のメモリセルの閾値電圧を上昇させることでソフト書き込み動作を実現できればよい。

【0035】

より具体的には、図３に示すように、未選択のメモリセルのワード線、ビット線及びソースをいずれも０Ｖの電圧につなぎ、基板を０Ｖの電圧につなぐ。実際に使用する際には、本実施例に限らず、メモリの動作電圧、ドーピングタイプ等に応じて相応のワード線電圧、ビット線電圧及びソース電圧を選択可能であり、選択された前記検出対象のメモリセルの過剰消去除去に未選択のメモリセルが影響を及ぼさないよう保証できればよい。

【0036】

ステップＳ４において、再び前記検出対象のメモリセルの閾値電圧を検出する。そして、検出した閾値電圧が予め定められた閾値範囲内であればステップＳ５を実行し、検出した閾値電圧が前記予め定められた閾値範囲の下限よりも小さければステップＳ３に戻る。

【0037】

具体的には、ステップＳ２の過剰消去状態を検出する方法を使用して、ステップＳ３でソフト書き込み動作を行った検出対象のメモリセルについて過剰消去状態の検出を行うが、ここでは逐一詳述しない。

【0038】

具体的には、前記検出対象のメモリセルの閾値が予め定められた閾値範囲内となるまでステップＳ３及びステップＳ４を繰り返し実行する。

【0039】

ステップＳ５において、全ての検出対象のメモリセルの過剰消去検出及び除去が完了するまで、次のメモリセルを選択してステップＳ２に戻る。

【0040】

具体的には、現在の検出対象のメモリセルの過剰消去検出及び除去（過剰消去が存在しない場合には除去不要である）が完了したあと、検出対象のメモリセルとして次のメモリセル選択し、過剰消去の検出を行う。そして、過剰消去状態であれば、残りのメモリセルを選択することなく、更に除去を行う。このようにして、前記指定領域内の各メモリセルの過剰消去状態の検出及び除去を１つずつ完了させる。

【0041】

本発明におけるメモリセルの過剰消去検出及び除去方法によれば、メモリセルの過剰消去状態を効果的に検出し、検出に成功したあと、そのメモリセルを正常な閾値電圧に回復させることで過剰消去状態を除去可能なため、メモリの正常動作が保証される。且つ、過剰消去状態の除去動作時にはソースがフローティングとなるため、メモリセルの動作電流を低下させることができ、消費電力が低減する。

【0042】

〔実施例２〕
図４に示すように、本実施例は電子機器を提供する。当該機器は、プロセッサ１及び命令レジスタ２を含み得る。前記プロセッサ１及び前記命令レジスタ２は、バス又はその他の方式によって、通信インターフェースを介して互いに接続可能である。

【0043】

具体的に、前記プロセッサ１は、例えば、中央処理装置又はデジタルシグナルプロセッサなど、情報処理機能を備える任意のタイプの使用可能なデバイスとすることができ、前記命令レジスタ２に記憶されているコンピュータ命令を実行することで、実施例１に記載したメモリセルの過剰消去検出及び除去方法を実現するために用いられる。また、前記命令レジスタ２は、前記プロセッサ１に接続され、前記プロセッサ１が実行可能な命令を記憶するための各種の使用可能な記憶媒体とすることができる。

【0044】

以上述べたように、本発明は、電子機器、メモリセルの過剰消去検出及び除去方法を提供する。メモリは、消去命令を受け付けると、指定領域に対する消去動作を開始する。そして、消去動作の完了後に、選択された全ての領域内のメモリセルを１つずつ選択して、閾値電圧が正常消去時の閾値電圧よりも小さいか否かを検出し、小さくない場合には、次のメモリセルを選択して過剰消去状態の検出を行う。一方、小さい場合には、当該選択されたメモリセルに対しソフト書き込み動作を行う。これは、その閾値電圧を正常消去後の閾値電圧の分布範囲内まで上昇させることが目的である。また、ソフト書き込み動作後には、再び過剰消去状態の検出ステップを行って、閾値電圧が正常分布範囲内か否かを検出する必要がある。そして、正常分布範囲内でない場合には、再びソフト書き込み動作を行う必要があるが、正常分布範囲内であれば、次のメモリセルを選択して過剰消去状態の検出を行う。以上を、選択された全ての消去済みメモリセルの閾値電圧が正常な閾値電圧の分布範囲内となるまで行う。本発明は、メモリセルの過剰消去状態を効果的に検出して除去することが可能である。且つ、ソフト書き込み動作時にはソースがフローティングとなるため、メモリセルの動作電流を低下させることができ、消費電力が低減する。従って、本発明は、従来技術における各種の欠点を効果的に解消しており、高度な産業上の利用価値を有する。

【0045】

上記の実施例は、本発明の原理と効果を例示的に説明するものにすぎず、本発明を制限するものではない。本技術を熟知する者であれば、本発明の精神及び範疇を逸脱しないことを前提に、上記の実施例を補足又は変更することが可能である。従って、当業者が本発明で開示した精神及び技術思想を逸脱することなく完了するあらゆる等価の補足又は変形は、依然として本発明の請求項によりカバーされる。

【符号の説明】

【0046】

１ プロセッサ
２ 命令レジスタ

【要約】      （修正有）

【課題】メモリの正常動作を保証する電子機器、メモリセルの過剰消去検出及び除去方法を提供する。
【解決手段】方法は、指定領域に対して消去動作を行う。そして、消去動作の完了後に、選択された全ての領域内のメモリセルを順次に選択して、閾値電圧が正常消去時の閾値電圧よりも小さいか否かを検出し、小さい場合には、閾値電圧が正常分布範囲内になるまで、当該選択されたメモリセルに対しソフト書き込み動作を複数回行う。そして、次のメモリセルを選択して過剰消去状態の検出及び除去を行う。
【効果】メモリセルの過剰消去状態を効果的に検出して除去することが可能であり、且つ、ソフト書き込み動作時にはソースがフローティングとなるため、メモリセルの動作電流を低下させることができ、消費電力が低減する。
【選択図】図１

【図1】

【図2】

【図3】

【図4】