知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-02-13
(45)【発行日】2023-02-21
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 29/861 20060101AFI20230214BHJP
H01L 29/868 20060101ALI20230214BHJP
H01L 29/06 20060101ALI20230214BHJP
H01L 29/78 20060101ALI20230214BHJP
H01L 29/12 20060101ALI20230214BHJP
H01L 29/739 20060101ALI20230214BHJP
【ＦＩ】
H01L29/91 D
H01L29/06 301S
H01L29/06 301V
H01L29/91 F
H01L29/78 653A
H01L29/78 652N
H01L29/78 652T
H01L29/78 655F
H01L29/06 301G
【請求項の数】
13
(21)【出願番号】P 2019169390
(22)【出願日】2019-09-18
(65)【公開番号】P2021048232
(43)【公開日】2021-03-25
【審査請求日】2021-09-14
(73)【特許権者】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(73)【特許権者】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】100108062
【弁理士】
【氏名又は名称】日向寺 雅彦
(74)【代理人】
【識別番号】100168332
【弁理士】
【氏名又は名称】小崎 純一
(74)【代理人】
【識別番号】100146592
【弁理士】
【氏名又は名称】市川 浩
(74)【代理人】
【識別番号】100157901
【弁理士】
【氏名又は名称】白井 達哲
(74)【代理人】
【識別番号】100172188
【弁理士】
【氏名又は名称】内田 敬人
(74)【代理人】
【識別番号】100197538
【弁理士】
【氏名又は名称】竹内 功
(72)【発明者】
【氏名】吉川 大輝
【審査官】杉山 芳弘
(56)【参考文献】
【文献】特開２０１７－０９８４４０（ＪＰ，Ａ）
【文献】特開２０１８－０１０９８８（ＪＰ，Ａ）
【文献】特開昭５９－１１０１６４（ＪＰ，Ａ）
【文献】特表２０１８－５０４７７８（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２９／７８
Ｈ０１Ｌ ２９／０６
Ｈ０１Ｌ ２１／３３６
(57)【特許請求の範囲】
【請求項1】
第１電極と、前記第１電極の上に設けられた半導体層であって、
前記第１電極と電気的に接続された第１導電形の第１半導体領域と、
前記半導体層の表面に設けられ、前記第１半導体領域の上に位置する第２導電形の第２半導体領域と、
前記表面に設けられ、前記第２半導体領域を囲み、前記第１半導体領域よりも高い第１導電形の不純物濃度を有する第１導電形の第３半導体領域と、
前記表面において前記第２半導体領域及び前記第３半導体領域から離れ、且つ互いに離れて設けられ、前記第２半導体領域と前記第３半導体領域との間に位置し、それぞれが前記第２半導体領域を囲む第２導電形の複数の環状領域と、
を含む、前記半導体層と、
前記第２半導体領域の上に設けられ、前記第２半導体領域と電気的に接続された第２電極と、
前記第３半導体領域の上に前記第２電極から離れて設けられ、前記第２電極を囲み、前記第３半導体領域と電気的に接続された第３電極と、
前記第１半導体領域、前記第２電極、前記複数の環状領域、及び前記第３電極と接する半絶縁層と、
を備え、
前記複数の環状領域は、第１環状領域と、前記第１環状領域と前記第３半導体領域との間に設けられた第２環状領域と、を含み、
前記第２半導体領域から前記第３半導体領域に向かう径方向における前記第２環状領域の長さは、前記径方向における前記第１環状領域の長さよりも短く、
前記径方向の各点において、前記半絶縁層の電位は前記表面の電位よりも高い半導体装置。
【請求項2】
前記複数の環状領域は、前記第２環状領域と前記第３半導体領域との間に設けられた第３環状領域をさらに含み、前記径方向における前記第３環状領域の長さは、前記径方向における前記第２環状領域の前記長さよりも短い請求項１記載の半導体装置。
【請求項3】
前記複数の環状領域のそれぞれの前記径方向における長さは、外周に向かうほど短い請求項１又は２に記載の半導体装置。
【請求項4】
第１電極と、前記第１電極の上に設けられた半導体層であって、
前記第１電極と電気的に接続された第１導電形の第１半導体領域と、
前記半導体層の表面に設けられ、前記第１半導体領域の上に位置する第２導電形の第２半導体領域と、
前記表面に設けられ、前記第２半導体領域を囲み、前記第１半導体領域よりも高い第１導電形の不純物濃度を有する第１導電形の第３半導体領域と、
前記表面において前記第２半導体領域及び前記第３半導体領域から離れ、且つ互いに離れて設けられ、前記第２半導体領域と前記第３半導体領域との間に位置し、それぞれが前記第２半導体領域を囲む第２導電形の複数の環状領域と、
を含む、前記半導体層と、
前記第２半導体領域の上に設けられ、前記第２半導体領域と電気的に接続された第２電極と、
前記第３半導体領域の上に前記第２電極から離れて設けられ、前記第２電極を囲み、前記第３半導体領域と電気的に接続された第３電極と、
前記第１半導体領域、前記第２電極、前記複数の環状領域、及び前記第３電極と接する半絶縁層と、
を備え、
前記複数の環状領域は、
第１環状領域と、
前記第１環状領域と隣り合う第２環状領域と、
前記第２環状領域と前記第３半導体領域との間に設けられた第３環状領域と、
前記第３環状領域と隣り合う第４環状領域と、
を含み、
前記第２半導体領域から前記第３半導体領域に向かう径方向における前記第３環状領域と前記第４環状領域との間の距離は、前記径方向における前記第１環状領域と前記第２環状領域との間の距離よりも長く、
前記径方向の各点において、前記半絶縁層の電位は前記表面の電位よりも高い半導体装置。
【請求項5】
前記複数の環状領域は、前記第４環状領域と前記第３半導体領域との間に設けられた第５環状領域と、
前記第５環状領域と隣り合う第６環状領域と、
をさらに含み、
前記径方向における前記第５環状領域と前記第６環状領域との間の距離は、前記径方向における前記第３環状領域と前記第４環状領域との間の前記距離よりも長い請求項４記載の半導体装置。
【請求項6】
前記径方向において隣り合う前記環状領域同士の間の距離は、外周に向かうほど長い請求項４又は５に記載の半導体装置。
【請求項7】
第１電極と、前記第１電極の上に設けられた半導体層であって、
前記第１電極と電気的に接続された第１導電形の第１半導体領域と、
前記半導体層の表面に設けられ、前記第１半導体領域の上に位置する第２導電形の第２半導体領域と、
前記表面に設けられ、前記第２半導体領域を囲み、前記第１半導体領域よりも高い第１導電形の不純物濃度を有する第１導電形の第３半導体領域と、
前記表面において前記第２半導体領域及び前記第３半導体領域から離れ、且つ互いに離れて設けられ、前記第２半導体領域と前記第３半導体領域との間に位置し、それぞれが前記第２半導体領域を囲む第２導電形の複数の環状領域と、
を含む、前記半導体層と、
前記第２半導体領域の上に設けられ、前記第２半導体領域と電気的に接続された第２電極と、
前記第３半導体領域の上に前記第２電極から離れて設けられ、前記第２電極を囲み、前記第３半導体領域と電気的に接続された第３電極と、
前記第１半導体領域、前記第２電極、前記複数の環状領域、及び前記第３電極と接する半絶縁層と、
を備え、
前記複数の環状領域は、第１環状領域と、前記第１環状領域と前記第３半導体領域との間に設けられた第２環状領域と、を含み、
前記第２環状領域における第２導電形の不純物濃度は、前記第１環状領域における第２導電形の不純物濃度よりも低く、
前記第２半導体領域から前記第３半導体領域に向かう径方向の各点において、前記半絶縁層の電位は前記表面の電位よりも高い半導体装置。
【請求項8】
前記複数の環状領域は、前記第２環状領域と前記第３半導体領域との間に設けられた第３環状領域をさらに含み、前記第３環状領域における第２導電形の不純物濃度は、前記第２環状領域における第２導電形の前記不純物濃度よりも低い請求項７記載の半導体装置。
【請求項9】
前記複数の環状領域のそれぞれにおける第２導電形の不純物濃度は、外周に向かうほど低い請求項７又は８に記載の半導体装置。
【請求項10】
第１電極と、前記第１電極の上に設けられた半導体層であって、
前記第１電極と電気的に接続された第１導電形の第１半導体領域と、
前記半導体層の表面に設けられ、前記第１半導体領域の上に位置する第２導電形の第２半導体領域と、
前記表面に設けられ、前記第２半導体領域を囲み、前記第１半導体領域よりも高い第１導電形の不純物濃度を有する第１導電形の第３半導体領域と、
前記表面において前記第２半導体領域及び前記第３半導体領域から離れ、且つ互いに離れて設けられ、前記第２半導体領域と前記第３半導体領域との間に位置し、それぞれが前記第２半導体領域を囲む第２導電形の複数の環状領域と、
を含む、前記半導体層と、
前記第２半導体領域の上に設けられ、前記第２半導体領域と電気的に接続された第２電極と、
前記第３半導体領域の上に前記第２電極から離れて設けられ、前記第２電極を囲み、前記第３半導体領域と電気的に接続された第３電極と、
前記第１半導体領域、前記第２電極、前記複数の環状領域、及び前記第３電極と接する半絶縁層と、
を備え、
前記複数の環状領域は、前記第２半導体領域から前記第３半導体領域に向かう径方向に沿って並べられた第１乃至第ｎ環状領域からなり、
前記径方向において隣り合う前記第ｉ環状領域（１≦ｉ≦ｎ）と前記第ｉ－１環状領域との間の距離αｉ［μｍ］（ｉ＝１のときは前記第２半導体領域と前記第１環状領域との間の距離）、前記径方向における前記第ｉ環状領域の長さβｉ［μｍ］、電気素量ｑ［Ｃ］、前記第１半導体領域の誘電率ε［Ｆ／ｃｍ］、前記第１半導体領域における第１導電形のキャリア密度Ｎｄ［ｃｍ －３ ］、前記径方向における前記第２電極と前記第３電極との間の距離Ｌ［μｍ］、静耐圧Ｖ［Ｖ］が、以下の各数式を満たし、
前記径方向の各点において、前記半絶縁層の電位は前記表面の電位よりも高い半導体装置。
【請求項11】
前記半絶縁層の抵抗率は、１．０×１０８［Ω・ｃｍ］以上１．０×１０１３［Ω・ｃｍ］未満である請求項１～１０のいずれか１つに記載の半導体装置。
【請求項12】
前記第２半導体領域の上に設けられた第１導電形の第４半導体領域と、ゲート絶縁層を介して前記第２半導体領域と対向するゲート電極と、
をさらに備えた請求項１～１１のいずれか１つに記載の半導体装置。
【請求項13】
前記第１電極と前記第１半導体領域との間に設けられた第２導電形の第５半導体領域をさらに備えた請求項１２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【0002】
ダイオード、Metal Oxide Silicon Field Effect Transistor（ＭＯＳＦＥＴ）、Insulated Gate Bipolar Transistor（ＩＧＢＴ）などの半導体装置は、電力変換等の用途に用いられる。半導体装置の耐圧は、電圧の印加に伴って低下することがある。電圧印加による耐圧の低下量は、小さいことが望ましい。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１７－９８４４０号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明が解決しようとする課題は、電圧印加による耐圧の低下を抑制できる半導体装置を提供することである。
【課題を解決するための手段】
【0005】
実施形態に係る半導体装置は、第１電極と、第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、第１導電形の第３半導体領域と、第２導電形の複数の環状領域と、第２電極と、第３電極と、半絶縁層と、を有する。前記第１半導体領域は、前記第１電極の上に設けられ、前記第１電極と電気的に接続されている。前記第２半導体領域は、前記第１半導体領域の上に設けられている。前記第３半導体領域は、前記第１半導体領域の上に設けられ、前記第２半導体領域を囲み、前記第１半導体領域よりも高い第１導電形の不純物濃度を有する。前記複数の環状領域は、前記第２半導体領域及び前記第３半導体領域から離れ、且つ互いに離れて設けられている。前記複数の環状領域は、前記第２半導体領域と前記第３半導体領域との間に位置し、それぞれが前記第２半導体領域を囲む。前記第２電極は、前記第２半導体領域の上に設けられ、前記第２半導体領域と電気的に接続されている。前記第３電極は、前記第３半導体領域の上に前記第２電極から離れて設けられ、前記第２電極を囲み、前記第３半導体領域と電気的に接続されている。前記半絶縁層は、前記第１半導体領域、前記第２電極、前記複数の環状領域、及び前記第３電極と接する。前記複数の環状領域は、第１環状領域と、前記第１環状領域と前記第３半導体領域との間に設けられた第２環状領域と、を含む。前記第２半導体領域から前記第３半導体領域に向かう径方向における前記第２環状領域の長さは、前記径方向における前記第１環状領域の長さよりも短い。
【図面の簡単な説明】
【0006】
【図1】第１実施形態に係る半導体装置を表す平面図である。
【図3】参考例及び第１実施形態に係る半導体装置の特性を表すグラフである。
【図4】参考例及び第１実施形態に係る半導体装置の特性を表すグラフである。
【図5】第１実施形態の第１変形例に係る半導体装置の一部を表す断面図である。
【図6】第１実施形態の第２変形例に係る半導体装置の一部を表す断面図である。
【図7】第１実施形態の第３変形例に係る半導体装置を説明するための断面図である。
【図8】第１実施形態の第３変形例に係る半導体装置を説明するための断面図である。
【図9】第２実施形態に係る半導体装置の一部を表す断面図である。
【図10】第３実施形態に係る半導体装置の一部を表す断面図である。
【発明を実施するための形態】
【0007】
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下の説明及び図面において、ｎ＋、ｎ、ｎ－及びｐ＋、ｐの表記は、各不純物濃度の相対的な高低を表す。すなわち、「＋」が付されている表記は、「＋」及び「－」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「－」が付されている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示す。これらの表記は、それぞれの領域にｐ形不純物とｎ形不純物の両方が含まれている場合には、それらの不純物が補償しあった後の正味の不純物濃度の相対的な高低を表す。
以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させて各実施形態を実施してもよい。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下の説明及び図面において、ｎ＋、ｎ、ｎ－及びｐ＋、ｐの表記は、各不純物濃度の相対的な高低を表す。すなわち、「＋」が付されている表記は、「＋」及び「－」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「－」が付されている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示す。これらの表記は、それぞれの領域にｐ形不純物とｎ形不純物の両方が含まれている場合には、それらの不純物が補償しあった後の正味の不純物濃度の相対的な高低を表す。
以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させて各実施形態を実施してもよい。
【0008】
【0009】
第１実施形態に係る半導体装置１００は、ダイオードである。半導体装置１００は、図１及び図２に表したように、半導体層ＳＬ、下部電極２１（第１電極）、上部電極２２（第２電極）、EQuivalent-Potential Ring（ＥＱＰＲ）電極２３（第３電極）、半絶縁層３０、絶縁層３１、絶縁層３２、及び絶縁部３３を有する。
半導体層ＳＬは、ｎ－形（第１導電形）半導体領域１（第１半導体領域）、ｐ形（第２導電形）半導体領域２（第２半導体領域）、ｎ＋形ＥＱＰＲ領域３（第３半導体領域）、ｎ＋形コンタクト領域４、ｐ＋形コンタクト領域５、及びｐ＋形環状領域１０を有する。
半導体層ＳＬは、ｎ－形（第１導電形）半導体領域１（第１半導体領域）、ｐ形（第２導電形）半導体領域２（第２半導体領域）、ｎ＋形ＥＱＰＲ領域３（第３半導体領域）、ｎ＋形コンタクト領域４、ｐ＋形コンタクト領域５、及びｐ＋形環状領域１０を有する。
【0010】
実施形態の説明では、ＸＹＺ直交座標系を用いる。下部電極２１からｎ－形半導体領域１に向かう方向をＺ方向とする。Ｚ方向に対して垂直であり、相互に直交する２方向をＸ方向及びＹ方向とする。また、半導体装置１００の中心から外周に向かう方向を、径方向とする。また、説明のために、下部電極２１からｎ－形半導体領域１に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、下部電極２１とｎ－形半導体領域１との相対的な位置関係に基づき、重力の方向とは無関係である。
【0011】
図２に表したように、半導体装置１００の下面には、下部電極２１が設けられている。ｎ＋形コンタクト領域４は、下部電極２１の上に設けられ、下部電極２１と電気的に接続されている。ｎ－形半導体領域１は、ｎ＋形コンタクト領域４の上に設けられている。ｎ－形半導体領域１は、ｎ＋形コンタクト領域４を介して、下部電極２１と電気的に接続されている。
【0012】
ｎ－形半導体領域１の上には、ｐ形半導体領域２、ｎ＋形ＥＱＰＲ領域３、及びｐ＋形環状領域１０が設けられている。例えば、ｐ形半導体領域２は、半導体装置１００のＸ方向及びＹ方向における中央部に設けられている。ｎ＋形ＥＱＰＲ領域３は、ｐ形半導体領域２を囲んでいる。例えば、ｎ＋形ＥＱＰＲ領域３は、半導体装置１００のＸ方向の端部及びＹ方向の端部に沿って設けられている。
【0013】
図１及び図２に表したように、ｐ＋形環状領域１０は、ｐ形半導体領域２とｎ＋形ＥＱＰＲ領域３との間に複数設けられている。それぞれのｐ＋形環状領域１０が、ｐ形半導体領域２を囲んでいる。ｐ形半導体領域２、ｎ＋形ＥＱＰＲ領域３、及び複数のｐ＋形環状領域１０は、径方向において互いに離れている。ｐ＋形環状領域１０の数は、半導体装置１００に求められる耐圧に応じて適宜設計される。
【0014】
ｎ＋形ＥＱＰＲ領域３におけるｎ形不純物濃度は、ｎ－形半導体領域１におけるｎ形不純物濃度よりも高い。ｐ＋形環状領域１０におけるｐ形不純物濃度は、例えばｐ形半導体領域２におけるｐ形不純物濃度よりも高い。
【0015】
図２に表したように、ｐ＋形コンタクト領域５は、ｐ形半導体領域２の上に選択的に設けられている。ｐ＋形コンタクト領域５におけるｐ形不純物濃度は、ｐ形半導体領域２におけるｐ形不純物濃度よりも高い。ｐ＋形コンタクト領域５の形状、数、位置などは、半導体装置１００に求められる特性に応じて適宜設計される。
【0016】
上部電極２２は、ｐ形半導体領域２及びｐ＋形コンタクト領域５の上に設けられ、ｐ形半導体領域２及びｐ＋形コンタクト領域５と電気的に接続されている。ＥＱＰＲ電極２３は、ｎ＋形ＥＱＰＲ領域３の上に設けられ、ｎ＋形ＥＱＰＲ領域３と電気的に接続されている。
【0017】
例えば図１に表したように、上部電極２２は、半導体装置１００のＸ方向及びＹ方向における中央部に設けられている。ＥＱＰＲ電極２３は、径方向において上部電極２２から離れ、上部電極２２を囲んでいる。ＥＱＰＲ電極２３は、半導体装置１００のＸ方向における端部及びＹ方向における端部に沿って設けられている。
【0018】
図２に表したように、ｐ形半導体領域２の外周と上部電極２２の外周との間には、絶縁層３１が設けられている。ｎ＋形ＥＱＰＲ領域３の内周とＥＱＰＲ電極２３の内周との間には、絶縁層３２が設けられている。
【0019】
半絶縁層３０は、上部電極２２の外周、半導体層ＳＬ（ｎ－形半導体領域１及び複数のｐ＋形環状領域１０）、及びＥＱＰＲ電極２３に接している。このため、上部電極２２、半導体層ＳＬ、及びＥＱＰＲ電極２３は、半絶縁層３０を介して電気的に接続されている。
【0020】
絶縁部３３は、半絶縁層３０の上に設けられている。例えば、絶縁部３３は、半導体装置１００の上面の外周を封止している。上部電極２２の上面の中央部は、絶縁部３３に覆われておらず、外部に露出している。
【0021】
ｐ＋形環状領域１０について具体的に説明する。
図２に表したように、ｐ形半導体領域２とｎ＋形ＥＱＰＲ領域３との間には多数のｐ＋形環状領域１０が設けられている。例えば、複数のｐ＋形環状領域１０は、ｐ＋形環状領域１０ａ～１０ｉを含む。
図２に表したように、ｐ形半導体領域２とｎ＋形ＥＱＰＲ領域３との間には多数のｐ＋形環状領域１０が設けられている。例えば、複数のｐ＋形環状領域１０は、ｐ＋形環状領域１０ａ～１０ｉを含む。
【0022】
ｐ＋形環状領域１０ａ～１０ｃは、径方向において互いに隣り合っている。ｐ＋形環状領域１０ｄ～１０ｆは、ｐ＋形環状領域１０ｃとｎ＋形ＥＱＰＲ領域３との間に設けられ、径方向において互いに隣り合っている。ｐ＋形環状領域１０ｄ～１０ｆは、別のｐ＋形環状領域１０を挟んでｐ＋形環状領域１０ａ～１０ｃから離れている。ｐ＋形環状領域１０ｇ～１０ｉは、ｐ＋形環状領域１０ｆとｎ＋形ＥＱＰＲ領域３との間に設けられ、径方向において互いに隣り合っている。ｐ＋形環状領域１０ｇ～１０ｉは、さらに別のｐ＋形環状領域１０を挟んでｐ＋形環状領域１０ｄ～１０ｆから離れている。例えば、ｐ＋形環状領域１０ｄ～１０ｆのいずれかは、径方向に並べられた複数のｐ＋形環状領域１０の真中に位置する。
【0023】
半導体装置１００では、ｐ＋形環状領域１０ｄ（第２環状領域の一例）の径方向における長さＸ２は、ｐ＋形環状領域１０ａ（第１環状領域の一例）の径方向における長さＸ１よりも短い。ｐ＋形環状領域１０ｇ（第３環状領域の一例）の径方向における長さＸ３は、長さＸ２よりも短い。すなわち、ｐ＋形環状領域１０の径方向における長さは、それよりも内周側に位置する別のｐ＋形環状領域１０の径方向における長さよりも短い。
【0024】
ｐ＋形環状領域１０の長さは、半導体層ＳＬの表面（半導体層ＳＬと半絶縁層３０との接触面）における、ｎ－形半導体領域１とｐ＋形環状領域１０との間のｐｎ接合面を用いて測定される。すなわち、ｐ＋形環状領域１０の長さは、半導体層ＳＬの表面において、ｐｎ接合面の径方向の一端から他端までの長さで表わされる。後述するｐ＋形環状領域１０同士の間の距離についても、ｎ－形半導体領域１と各ｐ＋形環状領域１０との間のｐｎ接合面を用いて測定される。
【0025】
半導体装置１００の動作について説明する。
下部電極２１に対して上部電極２２に正の電圧が印加されると、ｎ－形半導体領域１とｐ形半導体領域２との間のｐｎ接合面に順方向電圧が印加される。これにより、半導体装置１００がオン状態となり、上部電極２２から下部電極２１へ電流が流れる。
下部電極２１に対して上部電極２２に正の電圧が印加されると、ｎ－形半導体領域１とｐ形半導体領域２との間のｐｎ接合面に順方向電圧が印加される。これにより、半導体装置１００がオン状態となり、上部電極２２から下部電極２１へ電流が流れる。
【0026】
その後、上部電極２２に対して下部電極２１に正の電圧が印加されると、電流の流れが止まり、半導体装置１００がオン状態からオフ状態に切り替わる。ｎ－形半導体領域１とｐ形半導体領域２との間のｐｎ接合面には、逆方向電圧が印加される。逆方向電圧の印加により、ｎ－形半導体領域１とｐ形半導体領域２との間のｐｎ接合面から空乏層が広がる。
ｐ形半導体領域２から広がった空乏層がｐ＋形環状領域１０に達すると、ｐ＋形環状領域１０とｎ－形半導体領域１との間にも逆方向電圧が印加される。これにより、ｎ－形半導体領域１とｐ＋形環状領域１０との間のｐｎ接合面からも空乏層が広がる。各ｐ＋形環状領域１０からの空乏層の広がりにより、ｐ形半導体領域２の外周における電界集中が抑制され、半導体装置１００の耐圧を高めることができる。
ｐ形半導体領域２から広がった空乏層がｐ＋形環状領域１０に達すると、ｐ＋形環状領域１０とｎ－形半導体領域１との間にも逆方向電圧が印加される。これにより、ｎ－形半導体領域１とｐ＋形環状領域１０との間のｐｎ接合面からも空乏層が広がる。各ｐ＋形環状領域１０からの空乏層の広がりにより、ｐ形半導体領域２の外周における電界集中が抑制され、半導体装置１００の耐圧を高めることができる。
【0027】
半導体装置１００がオフ状態のとき、ＥＱＰＲ電極２３の電位は、下部電極２１の電位と実質的に同じとなる。上部電極２２及びＥＱＰＲ電極２３は、半絶縁層３０を介して互いに電気的に接続されている。このため、ＥＱＰＲ電極２３から上部電極２２へ、半絶縁層３０を介して微小な電流が流れる。半絶縁層３０の各部の電位は、電流の流れに応じて固定される。半絶縁層３０の各部の電位は、半導体装置１００の外周に向けた空乏層の広がりに影響を与える。半絶縁層３０の各部の電位が固定されることで、例えば半導体装置１００における空乏層の広がり方が安定し、半導体装置１００の信頼性を向上させることができる。
【0028】
また、半導体装置１００がオフ状態のとき、半導体装置１００の外周には電界が発生する。この電界により、絶縁部３３や半導体装置１００の外部に存在する荷電粒子が半導体層ＳＬに向けて引き寄せられる。このとき、半絶縁層３０が設けられていると、引き寄せられた荷電粒子が半絶縁層３０中を流れ、上部電極２２又はＥＱＰＲ電極２３へ排出される。このため、外部の荷電粒子によって空乏層の広がりが変動し、半導体装置１００の耐圧が低下することを抑制できる。
【0029】
また、半導体層ＳＬと半絶縁層３０との間に絶縁層が設けられていると、半導体層ＳＬ中で加速されたキャリアが絶縁層中にトラップされることがある。半導体装置１００では、半導体層ＳＬと半絶縁層３０との間には絶縁層が設けられておらず、半絶縁層３０は半導体層ＳＬと接している。加速されたキャリアが半絶縁層３０へ進入すると、キャリアは上部電極２２又はＥＱＰＲ電極２３へ排出される。従って、絶縁層中にキャリアがトラップされることによる空乏層の広がりの変動及び半導体装置１００の耐圧の低下を抑制できる。
【0030】
半導体装置１００の各構成要素の材料の一例を説明する。
ｎ－形半導体領域１、ｐ形半導体領域２、ｎ＋形ＥＱＰＲ領域３、ｎ＋形コンタクト領域４、ｐ＋形コンタクト領域５、及びｐ＋形環状領域１０は、半導体材料として、シリコン、炭化シリコン、窒化ガリウム、またはガリウムヒ素を含む。半導体材料としてシリコンが用いられる場合、ｎ形不純物として、ヒ素、リン、またはアンチモンを用いることができる。ｐ形不純物として、ボロンを用いることができる。
下部電極２１、上部電極２２、及びＥＱＰＲ電極２３は、アルミニウム又は銅などの金属を含む。
絶縁層３１及び３２は、酸化シリコン又は窒化シリコンなどの絶縁材料を含む。
半絶縁層３０は、酸化シリコン又は窒化シリコンなどの絶縁材料を含む。ただし、半絶縁層３０の電気抵抗は、絶縁層３１及び３２のそれぞれの電気抵抗よりも低い。例えば、半絶縁層３０の抵抗率は、１．０×１０８［Ω・ｃｍ］以上１．０×１０１３［Ω・ｃｍ］未満である。絶縁層３１及び３２のそれぞれの抵抗率は、１．０×１０１３［Ω・ｃｍ］以上である。
絶縁部３３は、ポリイミドなどの絶縁性樹脂材料を含む。
ｎ－形半導体領域１、ｐ形半導体領域２、ｎ＋形ＥＱＰＲ領域３、ｎ＋形コンタクト領域４、ｐ＋形コンタクト領域５、及びｐ＋形環状領域１０は、半導体材料として、シリコン、炭化シリコン、窒化ガリウム、またはガリウムヒ素を含む。半導体材料としてシリコンが用いられる場合、ｎ形不純物として、ヒ素、リン、またはアンチモンを用いることができる。ｐ形不純物として、ボロンを用いることができる。
下部電極２１、上部電極２２、及びＥＱＰＲ電極２３は、アルミニウム又は銅などの金属を含む。
絶縁層３１及び３２は、酸化シリコン又は窒化シリコンなどの絶縁材料を含む。
半絶縁層３０は、酸化シリコン又は窒化シリコンなどの絶縁材料を含む。ただし、半絶縁層３０の電気抵抗は、絶縁層３１及び３２のそれぞれの電気抵抗よりも低い。例えば、半絶縁層３０の抵抗率は、１．０×１０８［Ω・ｃｍ］以上１．０×１０１３［Ω・ｃｍ］未満である。絶縁層３１及び３２のそれぞれの抵抗率は、１．０×１０１３［Ω・ｃｍ］以上である。
絶縁部３３は、ポリイミドなどの絶縁性樹脂材料を含む。
【0031】
図３及び図４を参照しつつ、第１実施形態の効果を説明する。
図３（ａ）は、参考例に係る半導体装置の特性を表すグラフである。図３（ｂ）は、第１実施形態に係る半導体装置の特性を表すグラフである。
図４は、参考例及び第１実施形態に係る半導体装置の特性を表すグラフである。
参考例に係る半導体装置では、複数のｐ＋形環状領域１０の径方向における長さは、互いに同じである。また、径方向において隣り合うｐ＋形環状領域１０同士の間の距離は、それぞれ同じである。
図３（ａ）は、参考例に係る半導体装置の特性を表すグラフである。図３（ｂ）は、第１実施形態に係る半導体装置の特性を表すグラフである。
図４は、参考例及び第１実施形態に係る半導体装置の特性を表すグラフである。
参考例に係る半導体装置では、複数のｐ＋形環状領域１０の径方向における長さは、互いに同じである。また、径方向において隣り合うｐ＋形環状領域１０同士の間の距離は、それぞれ同じである。
【0032】
図３（ａ）及び図３（ｂ）は、各半導体装置のＹ方向の中心における、Ｘ方向の位置（Ｘ座標）と電位との関係を表している。横軸は、上部電極２２の外周端部の位置を基準としたときのＸ座標を表す。縦軸は、半導体装置がオフ状態のときの電位を表す。横軸及び縦軸の値は、任意単位で表されている。実線は、半導体層ＳＬの表面の電位を表す。点線は、半絶縁層３０の電位を表す。また、横軸の値が約２．６の位置には、ＥＱＰＲ電極２３の内周端部が存在する。図３（ａ）及び図３（ｂ）では、最も低い印加電圧を１とし、印加電圧を１３まで増大させたときの特性を表している。
【0033】
図３（ａ）から、参考例に係る半導体装置では、Ｘ座標が０から約１．５の範囲では、半絶縁層３０の電位が、半導体層ＳＬの表面の電位よりも高い。一方で、Ｘ座標が約１．５から２．６の範囲では、半導体層ＳＬの表面の電位が、半絶縁層３０の電位よりも高い。
参考例に係る半導体装置では、耐圧を向上させるために、ｐ形半導体領域２付近における空乏層の広がりを促している。また、参考例に係る半導体装置では、ｐ形半導体領域２から半導体装置１００の外周端部までの距離（終端長）を短くするために、半導体装置１００の外周端部では、ｎ＋形ＥＱＰＲ領域３及びＥＱＰＲ電極２３を設けて空乏層の広がりを抑えている。この結果、図３（ａ）に表されたように、半導体装置１００の外周側で半導体層ＳＬの表面の電位が増大し、半絶縁層３０の電位よりも大きくなっている。
参考例に係る半導体装置では、耐圧を向上させるために、ｐ形半導体領域２付近における空乏層の広がりを促している。また、参考例に係る半導体装置では、ｐ形半導体領域２から半導体装置１００の外周端部までの距離（終端長）を短くするために、半導体装置１００の外周端部では、ｎ＋形ＥＱＰＲ領域３及びＥＱＰＲ電極２３を設けて空乏層の広がりを抑えている。この結果、図３（ａ）に表されたように、半導体装置１００の外周側で半導体層ＳＬの表面の電位が増大し、半絶縁層３０の電位よりも大きくなっている。
【0034】
この参考例に係る半導体装置について、発明者は以下のことを発見した。
半導体装置がオフ状態のときに、半導体層ＳＬの電位が半絶縁層３０の電位よりも高いと、その電位差によって半導体層ＳＬから半絶縁層３０に向けて正孔が注入される。このとき、正孔が半絶縁層３０のトラップ準位に捕捉されると、その正孔は上部電極２２へ排出されず、半絶縁層３０に留まり続ける。半絶縁層３０に正孔が留まると、その正孔が形成する電界によって、空乏層の広がりが変動し、半導体装置１００の耐圧が低下する。
半導体装置がオフ状態のときに、半導体層ＳＬの電位が半絶縁層３０の電位よりも高いと、その電位差によって半導体層ＳＬから半絶縁層３０に向けて正孔が注入される。このとき、正孔が半絶縁層３０のトラップ準位に捕捉されると、その正孔は上部電極２２へ排出されず、半絶縁層３０に留まり続ける。半絶縁層３０に正孔が留まると、その正孔が形成する電界によって、空乏層の広がりが変動し、半導体装置１００の耐圧が低下する。
【0035】
この課題について、第１実施形態に係る半導体装置１００では、ｐ＋形環状領域１０の径方向における長さを異ならせている。具体的には、あるｐ＋形環状領域１０の径方向における長さは、そのｐ＋形環状領域１０よりも内周側に位置する別のｐ＋形環状領域１０の径方向における長さよりも短い。例えば、複数のｐ＋形環状領域１０のピッチがそれぞれ一定とすると、ｐ＋形環状領域１０の径方向における長さが短いほど、半導体層ＳＬの表面におけるｎ－形半導体領域１の面積の割合が大きくなる。ピッチは、１つのｐ＋形環状領域１０の径方向における中心と、そのｐ＋形環状領域１０に隣り合う別のｐ＋形環状領域１０の径方向における中心と、の間の距離に対応する。
ｎ－形半導体領域１の面積の割合が大きくなると、半導体層ＳＬの表面における電圧の降下が大きくなる。すなわち、第１実施形態に係る半導体装置１００によれば、径方向における長さが相対的に短いｐ＋形環状領域１０を設けることで、そのｐ＋形環状領域１０近傍における電圧降下を増大させ、そのｐ＋形環状領域１０近傍の電位を低下させることができる。この結果、半導体層ＳＬから半絶縁層３０に向けた電界の強度を低減できる。例えば、半絶縁層３０の電位を半導体層ＳＬの表面の電位よりも高くすることが可能となる。
ｎ－形半導体領域１の面積の割合が大きくなると、半導体層ＳＬの表面における電圧の降下が大きくなる。すなわち、第１実施形態に係る半導体装置１００によれば、径方向における長さが相対的に短いｐ＋形環状領域１０を設けることで、そのｐ＋形環状領域１０近傍における電圧降下を増大させ、そのｐ＋形環状領域１０近傍の電位を低下させることができる。この結果、半導体層ＳＬから半絶縁層３０に向けた電界の強度を低減できる。例えば、半絶縁層３０の電位を半導体層ＳＬの表面の電位よりも高くすることが可能となる。
【0036】
図３（ｂ）は、ｐ＋形環状領域１０の径方向における長さが外周に向かうほど短いときの、半導体装置１００の特性を表す。図３（ｂ）に表したように、半導体装置１００では、参考例に係る半導体装置に比べて、Ｘ座標１．５から２．６までにおける半導体層ＳＬの電位が低い。参考例に係る半導体装置と同じ終端長で、いずれのＸ座標においても、半導体層ＳＬの電位が半絶縁層３０の電位よりも低い。これにより、半絶縁層３０から半導体層ＳＬに向けて電界が形成され、半導体層ＳＬを流れる正孔が半絶縁層３０へ注入されることを抑制できる。半絶縁層３０中における正孔の捕捉が抑制されることで、半導体装置１００への電圧印加に伴う耐圧の低下を抑制できる。
【0037】
図４は、ストレス電圧を十分に長い時間印加したときの、半導体装置の静耐圧の変動を表す。図４において、横軸は、ストレス電圧を表す。縦軸は、半導体装置の耐圧を表す。横軸及び縦軸は、任意単位で表されている。実線は、第１実施形態に係る半導体装置１００の特性を表す。破線は、参考例に係る半導体装置の特性を表す。
図４から、参考例に係る半導体装置について、ストレス電圧を印加した後の耐圧は、ストレス電圧を印加する前の耐圧よりも大きく低下することが分かる。一方、第１実施形態に係る半導体装置にストレス電圧を印加しても、耐圧の低下は小さかった。すなわち、第１実施形態に係る半導体装置にストレス電圧を印加したときの耐圧の低下量は、参考例に係る半導体装置にストレス電圧を印加したときの耐圧の低下量よりも小さい。この耐圧の低下量の違いは、半導体層ＳＬから半絶縁層３０への正孔の注入が抑制されたことに起因する。
このように、第１実施形態によれば、終端長を維持したまま、電圧の印加に伴う半導体装置１００の耐圧の低下を抑制できる。
図４から、参考例に係る半導体装置について、ストレス電圧を印加した後の耐圧は、ストレス電圧を印加する前の耐圧よりも大きく低下することが分かる。一方、第１実施形態に係る半導体装置にストレス電圧を印加しても、耐圧の低下は小さかった。すなわち、第１実施形態に係る半導体装置にストレス電圧を印加したときの耐圧の低下量は、参考例に係る半導体装置にストレス電圧を印加したときの耐圧の低下量よりも小さい。この耐圧の低下量の違いは、半導体層ＳＬから半絶縁層３０への正孔の注入が抑制されたことに起因する。
このように、第１実施形態によれば、終端長を維持したまま、電圧の印加に伴う半導体装置１００の耐圧の低下を抑制できる。
【0038】
複数のｐ＋形環状領域１０について、少なくとも一部のｐ＋形環状領域１０の径方向における長さが、それよりも内周側に位置するｐ＋形環状領域１０の径方向における長さよりも短ければ良い。こうすることで、当該少なくとも一部のｐ＋形環状領域１０近傍において、電位が低下し、半導体層ＳＬから半絶縁層３０への正孔の注入を抑制できる。
【0039】
より多くのｐ＋形環状領域１０近傍の電位を低下させるためには、各ｐ＋形環状領域１０の径方向における長さが、外周に向けて短くなっていることが好ましい。これにより、半導体層ＳＬから半絶縁層３０への正孔の注入をさらに抑制できる。この場合、互いに隣り合う一部のｐ＋形環状領域１０の長さが同じであっても良い。例えば、ｐ＋形環状領域１０ｉの径方向における長さは、ｐ＋形環状領域１０ｈの径方向における長さよりも短くても良いし、ｐ＋形環状領域１０ｈの径方向における長さと同じでも良い。巨視的に見たときに、各ｐ＋形環状領域１０の径方向における長さが、外周に向けて短くなる傾向にあれば良い。これにより、半導体層ＳＬから半絶縁層３０への正孔の注入を大きく抑制し、電圧の印加に伴う半導体装置１００の耐圧の低下をさらに抑制できる。
【0040】
（第１変形例）
図５は、第１実施形態の第１変形例に係る半導体装置の一部を表す断面図である。
第１変形例に係る半導体装置１１０では、ｐ＋形環状領域１０ｄ（第３環状領域の一例）とｐ＋形環状領域１０ｅ（第４環状領域の一例）との間の径方向における距離Ｙ２は、ｐ＋形環状領域１０ａ（第１環状領域の一例）とｐ＋形環状領域１０ｂ（第２環状領域の一例）との間の径方向における距離Ｙ１よりも長い。ｐ＋形環状領域１０ｇ（第５環状領域の一例）とｐ＋形環状領域１０ｈ（第６環状領域の一例）との間の径方向における距離Ｙ３は、距離Ｙ２よりも長い。すなわち、ｐ＋形環状領域１０同士の間の距離が、それよりも内周側に位置する別のｐ＋形環状領域１０同士の間の距離よりも長い。
図５は、第１実施形態の第１変形例に係る半導体装置の一部を表す断面図である。
第１変形例に係る半導体装置１１０では、ｐ＋形環状領域１０ｄ（第３環状領域の一例）とｐ＋形環状領域１０ｅ（第４環状領域の一例）との間の径方向における距離Ｙ２は、ｐ＋形環状領域１０ａ（第１環状領域の一例）とｐ＋形環状領域１０ｂ（第２環状領域の一例）との間の径方向における距離Ｙ１よりも長い。ｐ＋形環状領域１０ｇ（第５環状領域の一例）とｐ＋形環状領域１０ｈ（第６環状領域の一例）との間の径方向における距離Ｙ３は、距離Ｙ２よりも長い。すなわち、ｐ＋形環状領域１０同士の間の距離が、それよりも内周側に位置する別のｐ＋形環状領域１０同士の間の距離よりも長い。
【0041】
ｐ＋形環状領域１０同士の間の距離が長くなると、その間のｎ－形半導体領域１における電圧降下が大きくなり、電位が低下する。このため、半絶縁層３０から半導体層ＳＬへ向けた電界の強度を低減できる。例えば、半導体層ＳＬから半絶縁層３０へ向けた電界を形成できる。従って、半導体装置１１０によれば、半導体装置１００と同様に、半導体層ＳＬから半絶縁層３０への正孔の注入を抑制し、耐圧の低下を抑制できる。
【0042】
なお、互いに隣り合う一対のｐ＋形環状領域１０同士の間の距離が、当該一対と隣り合う別の一対のｐ＋形環状領域１０同士の間の距離と同じであっても良い。例えば、ｐ＋形環状領域１０ｈと１０ｉとの間の距離が、ｐ＋形環状領域１０ｇと１０ｈとの間の距離よりも長くても良いし同じでも良い。巨視的に見たときに、隣り合うｐ＋形環状領域１０同士の間の径方向における距離が、外周に向けて長くなる傾向にあれば良い。これにより、半導体層ＳＬから半絶縁層３０への正孔の注入を大きく抑制し、電圧の印加に伴う半導体装置１１０の耐圧の低下をさらに抑制できる。
【0043】
（第２変形例）
図６は、第１実施形態の第２変形例に係る半導体装置の一部を表す断面図である。
第２変形例に係る半導体装置１２０では、ｐ＋形環状領域１０ｄ（第２環状領域の一例）におけるｐ形不純物濃度は、ｐ＋形環状領域１０ａ（第１環状領域の一例）におけるｐ形不純物濃度よりも低い。ｐ＋形環状領域１０ｇ（第３環状領域の一例）におけるｐ形不純物濃度は、ｐ＋形環状領域１０ｄにおけるｐ形不純物濃度よりも低い。すなわち、ｐ＋形環状領域１０のｐ形不純物濃度は、それよりも内周側に位置する別のｐ＋形環状領域１０のｐ形不純物濃度よりも低い。
図６は、第１実施形態の第２変形例に係る半導体装置の一部を表す断面図である。
第２変形例に係る半導体装置１２０では、ｐ＋形環状領域１０ｄ（第２環状領域の一例）におけるｐ形不純物濃度は、ｐ＋形環状領域１０ａ（第１環状領域の一例）におけるｐ形不純物濃度よりも低い。ｐ＋形環状領域１０ｇ（第３環状領域の一例）におけるｐ形不純物濃度は、ｐ＋形環状領域１０ｄにおけるｐ形不純物濃度よりも低い。すなわち、ｐ＋形環状領域１０のｐ形不純物濃度は、それよりも内周側に位置する別のｐ＋形環状領域１０のｐ形不純物濃度よりも低い。
【0044】
ｐ＋形環状領域１０におけるｐ形不純物濃度が低いほど、ｐ＋形環状領域１０の電気抵抗が増大する。これにより、ｐ＋形環状領域１０における電圧降下が大きくなり、そのｐ＋形環状領域１０近傍の電位が低下する。このため、半絶縁層３０から半導体層ＳＬへ向けた電界の強度を低減できる。例えば、半導体層ＳＬから半絶縁層３０へ向けた電界を形成できる。従って、半導体装置１２０によれば、半導体装置１００と同様に、半導体層ＳＬから半絶縁層３０への正孔の注入を抑制し、半導体装置１２０の耐圧の低下を抑制できる。
【0045】
なお、互いに隣り合う一部のｐ＋形環状領域１０におけるｐ形不純物濃度が同じであっても良い。例えば、ｐ＋形環状領域１０ｉにおけるｐ形不純物濃度は、ｐ＋形環状領域１０ｈにおけるｐ形不純物濃度よりも低くても良いし同じでも良い。巨視的に見たときに、各ｐ＋形環状領域１０におけるｐ形不純物濃度が、外周に向けて低くなる傾向にあれば良い。これにより、半導体層ＳＬから半絶縁層３０への正孔の注入を大きく抑制し、電圧の印加に伴う半導体装置１２０の耐圧の低下をさらに抑制できる。
【0046】
以上で説明した半導体装置１００～１２０の構造は、互いに組み合わせて実施することも可能である。例えば、半導体装置１００において、ｐ＋形環状領域１０同士の間の距離を、それよりも内周側に位置する別のｐ＋形環状領域１０同士の間の距離よりも長くしても良い。半導体装置１００において、ｐ＋形環状領域１０のｐ形不純物濃度を、それよりも内周側に位置する別のｐ＋形環状領域１０のｐ形不純物濃度よりも低くしても良い。
【0047】
（第３変形例）
図７及び図８は、第１実施形態の第３変形例に係る半導体装置を説明するための断面図である。
第３変形例に係る半導体装置１３０では、各ｐ＋形環状領域１０の径方向における長さ及びｐ＋形環状領域１０同士の間の距離の少なくとも一方が、以下の数式１～数式３を満たすように設計される。
図７及び図８は、第１実施形態の第３変形例に係る半導体装置を説明するための断面図である。
第３変形例に係る半導体装置１３０では、各ｐ＋形環状領域１０の径方向における長さ及びｐ＋形環状領域１０同士の間の距離の少なくとも一方が、以下の数式１～数式３を満たすように設計される。
【数1】
【数2】
【数3】
【0048】
図７に表した半導体装置１３０では、ｐ形半導体領域２からｎ＋形ＥＱＰＲ領域３に向かってｎ個のｐ＋形環状領域１０（ｐ＋形環状領域１０－１～１０－ｎ）が並んでいる。数式１～数式３において、αｉは、内周側から数えてｉ番目のｐ＋形環状領域１０と、ｉ－１番目のｐ＋形環状領域１０と、の間の径方向における距離［μｍ］である。ｉは、１以上ｎ以下である。ｉが１のとき、α１は、ｐ形半導体領域２と１番目のｐ＋形環状領域１０との間の径方向における距離［μｍ］である。βｉは、ｉ番目のｐ＋形環状領域１０の径方向における長さ［μｍ］である。ｑは、電気素量［Ｃ］である。εは、ｎ－形半導体領域１の誘電率［Ｆ／ｃｍ］である。Ｎｄは、ｎ－形半導体領域１におけるｎ形キャリア密度［ｃｍ
－３
］である。Ｌは、径方向における上部電極２２とＥＱＰＲ電極２３との間の距離［μｍ］である。Ｖは、半導体装置１３０の静耐圧［Ｖ］である。
【0049】
数式１～数式３は、ガウスの法則を用いて導かれる。数式１及び数式２を満たすとき、ｉ番目のｐ＋形環状領域１０の電位は、そのｐ＋形環状領域１０の直上における半絶縁層３０の電位よりも低くなる。さらに、数式３を満たすと、いずれのｐ＋形環状領域１０の電位も、そのｐ＋形環状領域１０の直上における半絶縁層３０の電位よりも低くなる。従って、いずれの点においても、半絶縁層３０から半導体層ＳＬへ向かう電界が形成され、半導体層ＳＬから半絶縁層３０への正孔の注入が効果的に抑制される。
【0050】
一例として、電気素量ｑは、１．６×１０－１９［Ｃ］である。誘電率εは、１．０４×１０－１２［Ｆ／ｃｍ］である。ｎ形キャリア密度Ｎｄは、６×１０１２［ｃｍ－１］である。距離Ｌは、２０００［μｍ］である。静耐圧Ｖは、６０００［Ｖ］である。この場合、数式１～３における２εＶ／ＬｑＮｄは、約６．５［μｍ］となる。この結果から、数式１は、αｉ
２＜６．５×（αｉ＋βｉ－１）で表される。例えば、αｉ＋βｉ－１が２５［μｍ］のとき、αｉは、数式１を満たすように１３［μｍ］以下に設計される。
【0051】
なお、半導体装置１３０において、ｎ－形半導体領域１のｎ形不純物濃度に対する、ｐ＋形環状領域１０のｐ形不純物濃度の比が十分に大きくないときは、ｐ＋形環状領域１０における空乏層の幅が広くなる。ｐ＋形環状領域１０における空乏層の幅が広くなると、半導体層ＳＬの電位に影響を与える。数式１～３に基づいてｐ＋形環状領域１０を設計したとしても、半導体層ＳＬから半絶縁層３０への正孔の注入を抑制できるが、より好ましくは、数式１及び３に代えて数式４及び５が用いられる。各ｐ＋形環状領域１０の径方向における長さ及びｐ＋形環状領域１０同士の間の距離の少なくとも一方は、数式２、４、及び５を満たすように設計される。
【数4】
【数5】
【0052】
数式４及び５において、ｘは、ｐ＋形環状領域１０における空乏化の割合を表し、０より大きく１以下である。Ｏ（ｘ２）は、ｘの２次以上の項を表す。例えば、ｎ－形半導体領域１におけるｎ形キャリア密度が、１．０×１０１３［ｃｍ
－３
］以下であり、ｐ＋形環状領域１０におけるｐ形キャリア密度が１．０×１０１７［ｃｍ
－３
］以上のとき、ｘは１より十分に小さい。このため、ｐ＋形環状領域１０の空乏化は、無視できる。ｐ＋形環状領域１０におけるｐ形キャリア密度が１．０×１０１６［ｃｍ
－３
］以下のときは、ｐ＋形環状領域１０の空乏化が半導体層ＳＬの電位に与える影響が大きくなるため、数式４及び５を用いることが好ましい。
【0053】
また、数式３は、ｐ形半導体領域２の外周端部の径方向における位置が上部電極２２の外周端部の径方向における位置と同じであり、ｎ＋形ＥＱＰＲ領域３の内周端部の径方向における位置がＥＱＰＲ電極２３の内周端部の径方向における位置と同じ場合に、好適に用いられる。ｐ形半導体領域２の外周端部の径方向における位置が上部電極２２の外周端部の径方向における位置と異なる場合、又はｎ＋形ＥＱＰＲ領域３の内周端部の径方向における位置がＥＱＰＲ電極２３の内周端部の径方向における位置と異なる場合は、数式３を修正しても良い。数式１～３に基づいてｐ＋形環状領域１０を設計したとしても、半導体層ＳＬから半絶縁層３０への正孔の注入を抑制できるが、より好ましくは、数式３に代えて数式６が用いられる。
【数6】
【0054】
図８に表したように、δＬ１は、ｐ形半導体領域２の外周端部と上部電極２２の外周端部との間の径方向における距離である。δＬ２は、ｎ＋形ＥＱＰＲ領域３の内周端部とＥＱＰＲ電極２３の内周端部との間の径方向における距離である。上部電極２２の外周端部がｐ形半導体領域２の外周端部よりも半導体装置１３０の外周側に位置しているとき、δＬ１は正の値である。上部電極２２の外周端部がｐ形半導体領域２の外周端部よりも半導体装置１３０の内周側に位置しているとき、δＬ１は負の値である。また、ＥＱＰＲ電極２３の内周端部がｎ＋形ＥＱＰＲ領域３の内周端部よりも半導体装置１３０の外周側に位置しているとき、δＬ２は正の値である。ＥＱＰＲ電極２３の内周端部がｎ＋形ＥＱＰＲ領域３の内周端部よりも半導体装置１３０の内周側に位置しているとき、δＬ２は負の値である。各ｐ＋形環状領域１０の径方向における長さ、及びｐ＋形環状領域１０同士の間の距離の少なくとも一方は、数式１、２、及び６を満たすように設計される。
【0055】
（第２実施形態）
図９は、第２実施形態に係る半導体装置の一部を表す断面図である。
第２実施形態に係る半導体装置２００は、ＭＯＳＦＥＴである。図９に表したように、半導体装置２００は、半導体装置１００と比べて、ｎ＋形ソース領域６（第４半導体領域）及びゲート電極１５をさらに有する。
図９は、第２実施形態に係る半導体装置の一部を表す断面図である。
第２実施形態に係る半導体装置２００は、ＭＯＳＦＥＴである。図９に表したように、半導体装置２００は、半導体装置１００と比べて、ｎ＋形ソース領域６（第４半導体領域）及びゲート電極１５をさらに有する。
【0056】
ｐ＋形コンタクト領域５及びｎ＋形ソース領域６は、ｐ形半導体領域２の上に選択的に設けられている。ゲート電極１５は、ゲート絶縁層１５ａを介してｐ形半導体領域２と対向している。図９に表した例では、ゲート電極１５は、さらに、ｎ－形半導体領域１の一部及びｎ＋形ソース領域６と対向している。例えば、ｐ形半導体領域２、ｐ＋形コンタクト領域５、ｎ＋形ソース領域６、及びゲート電極１５は、Ｘ方向において複数設けられ、それぞれがＹ方向に延びている。
【0057】
半導体装置２００の動作について説明する。
上部電極２２に対して下部電極２１に正電圧が印加された状態で、ゲート電極１５に閾値以上の電圧を印加する。これにより、ｐ形半導体領域２にチャネル（反転層）が形成され、半導体装置２００がオン状態となる。電子は、チャネルを通って上部電極２２から下部電極２１へ流れる。その後、ゲート電極１５に印加される電圧が閾値よりも低くなると、ｐ形半導体領域２におけるチャネルが消滅し、半導体装置２００がオフ状態になる。
上部電極２２に対して下部電極２１に正電圧が印加された状態で、ゲート電極１５に閾値以上の電圧を印加する。これにより、ｐ形半導体領域２にチャネル（反転層）が形成され、半導体装置２００がオン状態となる。電子は、チャネルを通って上部電極２２から下部電極２１へ流れる。その後、ゲート電極１５に印加される電圧が閾値よりも低くなると、ｐ形半導体領域２におけるチャネルが消滅し、半導体装置２００がオフ状態になる。
【0058】
半導体装置２００がオフ状態のときのｐ＋形環状領域１０及び半絶縁層３０の機能は、半導体装置１００と同様である。すなわち、ｐ＋形環状領域１０が設けられることで、ｐ形半導体領域２から半導体装置２００の外周に向けた空乏層の広がりが促される。これにより、半導体装置２００の耐圧が向上する。また、半絶縁層３０が設けられ、且つ半絶縁層３０が半導体層ＳＬに接することで、半導体装置２００における耐圧の低下を抑制できる。
【0059】
半導体装置２００においても、第１実施形態と同様に、ｐ＋形環状領域１０の径方向における長さは、それよりも内周側に位置する別のｐ＋形環状領域１０の径方向における長さよりも短い。又は、ｐ＋形環状領域１０同士の間の距離が、それよりも内周側に位置する別のｐ＋形環状領域１０同士の間の距離よりも長い。又は、ｐ＋形環状領域１０のｐ形不純物濃度が、それよりも内周側に位置する別のｐ＋形環状領域１０のｐ形不純物濃度よりも低い。これらの条件の少なくとも１つが満たされることで、半絶縁層３０への正孔の注入を抑制し、半導体装置２００への電圧の印加に伴う耐圧の低下を抑制できる。また、半導体装置２００において、第１実施形態の第３変形例と同様に、各ｐ＋形環状領域１０の径方向における長さ、及びｐ＋形環状領域１０同士の間の距離の少なくとも一方が、上述した数式を満たすように設計されても良い。
【0060】
（第３実施形態）
図１０は、第３実施形態に係る半導体装置の一部を表す断面図である。
半導体装置３００は、ＩＧＢＴである。半導体装置３００は、ｎ＋形コンタクト領域４に代えてｐ＋形コレクタ領域７（第５半導体領域）及びｎ形バッファ領域８を有する点で半導体装置２００と異なる。ｐ＋形コレクタ領域７は、下部電極２１とｎ－形半導体領域１との間に設けられている。ｎ形バッファ領域８は、ｐ＋形コレクタ領域７とｎ－形半導体領域１との間に設けられている。ｎ形バッファ領域８におけるｎ形不純物濃度は、ｎ－形半導体領域１におけるｎ形不純物濃度よりも高く、ｎ＋形ソース領域６におけるｎ形不純物濃度よりも低い。
図１０は、第３実施形態に係る半導体装置の一部を表す断面図である。
半導体装置３００は、ＩＧＢＴである。半導体装置３００は、ｎ＋形コンタクト領域４に代えてｐ＋形コレクタ領域７（第５半導体領域）及びｎ形バッファ領域８を有する点で半導体装置２００と異なる。ｐ＋形コレクタ領域７は、下部電極２１とｎ－形半導体領域１との間に設けられている。ｎ形バッファ領域８は、ｐ＋形コレクタ領域７とｎ－形半導体領域１との間に設けられている。ｎ形バッファ領域８におけるｎ形不純物濃度は、ｎ－形半導体領域１におけるｎ形不純物濃度よりも高く、ｎ＋形ソース領域６におけるｎ形不純物濃度よりも低い。
【0061】
半導体装置３００の動作について説明する。
上部電極２２に対して下部電極２１に正電圧が印加された状態で、ゲート電極１５に閾値以上の電圧を印加する。これにより、ｐ形半導体領域２にチャネル（反転層）が形成され、半導体装置２００がオン状態となる。電子がチャネルを通って上部電極２２からｎ－形半導体領域１へ流れると、正孔がｐ＋形コレクタ領域７からｎ－形半導体領域１に注入される。ｎ－形半導体領域１において伝導度変調が生じることで、半導体装置３００の電気抵抗が大きく低下する。その後、ゲート電極１５に印加される電圧が閾値よりも低くなると、ｐ形半導体領域２におけるチャネルが消滅し、半導体装置３００がオフ状態になる。
上部電極２２に対して下部電極２１に正電圧が印加された状態で、ゲート電極１５に閾値以上の電圧を印加する。これにより、ｐ形半導体領域２にチャネル（反転層）が形成され、半導体装置２００がオン状態となる。電子がチャネルを通って上部電極２２からｎ－形半導体領域１へ流れると、正孔がｐ＋形コレクタ領域７からｎ－形半導体領域１に注入される。ｎ－形半導体領域１において伝導度変調が生じることで、半導体装置３００の電気抵抗が大きく低下する。その後、ゲート電極１５に印加される電圧が閾値よりも低くなると、ｐ形半導体領域２におけるチャネルが消滅し、半導体装置３００がオフ状態になる。
【0062】
半導体装置３００がオフ状態のときのｐ＋形環状領域１０及び半絶縁層３０の機能は、半導体装置１００及び２００と同様である。また、半導体装置３００においても、第１実施形態と同様に、ｐ＋形環状領域１０の径方向における長さは、それよりも内周側に位置する別のｐ＋形環状領域１０の径方向における長さよりも短い。又は、ｐ＋形環状領域１０同士の間の距離が、それよりも内周側に位置する別のｐ＋形環状領域１０同士の間の距離よりも長い。又は、ｐ＋形環状領域１０のｐ形不純物濃度が、それよりも内周側に位置する別のｐ＋形環状領域１０のｐ形不純物濃度よりも低い。これらの条件の少なくとも１つが満たされることで、半絶縁層３０への正孔の注入を抑制し、半導体装置２００への電圧の印加に伴う耐圧の低下を抑制できる。また、半導体装置３００において、第１実施形態の第３変形例と同様に、各ｐ＋形環状領域１０の径方向における長さ、及びｐ＋形環状領域１０同士の間の距離の少なくとも一方が、上述した数式を満たすように設計されても良い。
【0063】
図９及び図１０に表した半導体装置は、ゲート電極１５が半導体層ＳＬ中に設けられた、トレンチゲート型構造を有する。第２実施形態及び第３実施形態に係る半導体装置は、ゲート電極１５が半導体層ＳＬの上に設けられた、プレーナゲート型構造を有していても良い。第２実施形態及び第３実施形態に係る半導体装置がそれぞれＭＯＳＦＥＴ及びＩＧＢＴとして動作できれば、ｐ形半導体領域２、ｐ＋形コンタクト領域５、ｎ＋形ソース領域６、及びゲート電極１５の具体的な構造は、適宜変更可能である。
【0064】
以上で説明した各実施形態における、各半導体領域の間の不純物濃度の相対的な高低については、例えば、ＳＣＭ（走査型静電容量顕微鏡）を用いて確認することが可能である。なお、各半導体領域におけるキャリア濃度は、各半導体領域において活性化している不純物濃度と等しいものとみなすことができる。従って、各半導体領域の間のキャリア濃度の相対的な高低についても、ＳＣＭを用いて確認することができる。また、各半導体領域における不純物濃度については、例えば、ＳＩＭＳ（二次イオン質量分析法）により測定することが可能である。
【0065】
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
【符号の説明】
【0066】
１ ｎ－形半導体領域、 ２ ｐ形半導体領域、 ３ ｎ＋形ＥＱＰＲ領域、 ４ ｎ＋形コンタクト領域、 ５ ｐ＋形コンタクト領域、 ６ ｎ＋形ソース領域、 ７ ｐ＋形コレクタ領域、 ８ ｎ形バッファ領域、 １０、１０ａ～１０ｉ、１０－１～１０－ｎ ｐ＋形環状領域、 １１ 下部電極、 １５ ゲート電極、 １５ａ ゲート絶縁層、 ２１ 下部電極、 ２２ 上部電極、 ２３ ＥＱＰＲ電極、 ３０ 半絶縁層、 ３１，３２ 絶縁層、 ３３ 絶縁部、 α 距離、 β 長さ、 １００～１３０，２００，３００ 半導体装置、 Ｌ 距離、 ＳＬ 半導体層、 Ｘ１～Ｘ３ 長さ、 Ｙ１～Ｙ３ 距離
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】