知財求人 - 知財ポータルサイト「IP Force」
特許7229593チップの静電放電能力を最適化するためのパッドリングの自動レイアウト方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-02-17
(45)【発行日】2023-02-28
(54)【発明の名称】チップの静電放電能力を最適化するためのパッドリングの自動レイアウト方法
(51)【国際特許分類】
G06F 30/392 20200101AFI20230220BHJP
G06F 30/398 20200101ALI20230220BHJP
H01L 21/82 20060101ALI20230220BHJP
H01L 21/822 20060101ALI20230220BHJP
H01L 27/04 20060101ALI20230220BHJP
【ＦＩ】
G06F30/392
G06F30/398
H01L21/82 P
H01L27/04 H
【請求項の数】
6
(21)【出願番号】P 2021569339
(86)(22)【出願日】2020-10-26
(65)【公表番号】
(43)【公表日】2022-08-08
(86)【国際出願番号】 CN2020123587
(87)【国際公開番号】W WO2021196574
(87)【国際公開日】2021-10-07
【審査請求日】2021-11-19
(31)【優先権主張番号】202010236818.9
(32)【優先日】2020-03-30
(33)【優先権主張国・地域又は機関】CN
(73)【特許権者】
【識別番号】521508391
【氏名又は名称】東科半導体（安徽）股▲ふん▼有限公司
(74)【代理人】
【識別番号】100095407
【弁理士】
【氏名又は名称】木村 満
(74)【代理人】
【識別番号】100132883
【弁理士】
【氏名又は名称】森川 泰司
(74)【代理人】
【識別番号】100148633
【弁理士】
【氏名又は名称】桜田 圭
(74)【代理人】
【識別番号】100147924
【弁理士】
【氏名又は名称】美恵 英樹
(72)【発明者】
【氏名】趙 少峰
【審査官】合田 幸裕
(56)【参考文献】
【文献】特開２００６－１７９９３１（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１７／０２５５７４１（ＵＳ，Ａ１）
【文献】米国特許第０５８４７９６９（ＵＳ，Ａ）
【文献】米国特許第０９５７７６４０（ＵＳ，Ｂ１）
【文献】米国特許第０９２８０６２１（ＵＳ，Ｂ１）
【文献】欧州特許出願公開第０３５０３１８０（ＥＰ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｆ ３０／３９２
Ｇ０６Ｆ ３０／３９８
Ｈ０１Ｌ ２１／８２
Ｈ０１Ｌ ２１／８２２
ＩＥＥＥ Ｘｐｌｏｒｅ
ＪＳＴＰｌｕｓ（ＪＤｒｅａｍＩＩＩ）
(57)【特許請求の範囲】
【請求項1】
チップの静電放電能力を最適化するためのパッドリングの自動レイアウト方法であって、コンピュータが、チップの設計総消費電力データ、面積の制約情報、パッケージの制約情報、コアの境界位置座標を含むコア位置情報及びチップ設計の選定プロセスライブラリ情報を取得するステップと、
前記コンピュータが、前記面積の制約情報及び前記コアの境界位置座標に基づいて、前記チップの４つの境界があるパッドリングの各境界の位置座標及び幅情報を含む位置情報を確定するステップと、
前記コンピュータが、前記選定プロセスライブラリ情報及び前記パッケージの制約情報に基づいて、前記チップのシグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類及び数量を確定するステップと、
前記コンピュータが、前記設計総消費電力データと前記シグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類及び数量を合わせて、第１レベルリードモジュールＶｓｓ ＰＡＤと第２レベルリードモジュールＶｄｄ Ｐａｄとを備える第１電源リードモジュールグループと、第１レベル入出力リードモジュールＶｓｓ ＩＯ ＰＡＤと、第２レベル入出力リードモジュールＶｄｄ ＩＯ Ｐａｄとを備える第２電源リードモジュールグループとを備える電源リードモジュール種類及び各グループの電源リードモジュール種類に対応する基本的な必要量を確定するステップと、
前記コンピュータが、前記Ｓｉｇｎａｌ ＰＡＤの種類及び数量、前記電源リードモジュール種類及び前記各グループの電源リードモジュール種類に対応する基本的な必要量と前記パッケージの制約情報に基づいて、前記Ｓｉｇｎａｌ ＰＡＤ、前記第１電源リードモジュールグループ及び前記第２電源リードモジュールグループを前記４つの境界と一対一の対応関係がある４つグループのレイアウトされるリードモジュールに分けるステップと、
各境界に対して、前記パッドリングの境界位置座標に従って境界頂点を選定し、選定された前記境界頂点の位置座標が前記境界のレイアウト開始点座標であることを確定することと、第１サブルーチンを呼び出し、前記開始点座標を開始点とし、１つの境界モジュールｃｏｒｎｅｒ ｃｅｌｌを呼び出して挿入し、前記境界モジュールの終了位置座標を記録することと、前記境界モジュールの終了位置座標及び境界に対応する前記レイアウトされるリードモジュールに従って、Ｓｉｇｎａｌ ＰＡＤを挿入するために用いられる第２サブルーチンと、第１電源リードモジュールグループ及び／又は前記第２電源リードモジュールグループを挿入するために用いられる第３サブルーチンとを順番にポーリングすることで、前記選定プロセスライブラリから必要なＳｉｇｎａｌ ＰＡＤ、前記第１電源リードモジュールグループ及び／又は前記第２電源リードモジュールグループを順番に呼び出して挿入し、毎回挿入後の終了位置座標を記録することを含む第１の自動レイアウトを前記コンピュータが実行するステップと、
前記コンピュータが、最後に挿入した後の終了位置座標、隣接する境界の境界頂点及び境界モジュールのモジュールサイズに基づいて、前記第１の自動レイアウトが実行された後の前記各境界の残余隙間の寸法を計算し、前記チップの静電放電能力を最適化するため、前記残余隙間の寸法に基づいて、第２の自動レイアウトを実行するステップと、
を含み、
前記第２の自動レイアウトは、
前記残余隙間の寸法が前記第１電源リードモジュールグループの横方向寸法より大きいか又は等しい場合、前記コンピュータが、前記第３サブルーチンを呼び出して前記残余隙間に１つ或いは複数のグループの第１電源リードモジュールグループを挿入することと、
前記残余隙間の寸法が第１電源リードモジュールグループの横方向寸法より小さく、且つ第２電源リードモジュールグループの横方向寸法より大きいか又は等しい場合、前記コンピュータが、前記第３サブルーチンを呼び出して前記残余隙間に１つのグループの第２電源リードモジュールグループを挿入することと、
前記残余隙間の寸法が、それぞれ第１電源リードモジュールグループ及び第２電源リードモジュールグループの横方向寸法より小さく、且つ第１レベルリードモジュールＶｓｓ ＰＡＤの横方向寸法より大きいか又は等しい場合、前記コンピュータが、第３サブルーチンを呼び出して前記残余隙間に１つの第１レベルリードモジュールＶｓｓ ＰＡＤを挿入することと、
を含むことを特徴とする、パッドリングの自動レイアウト方法。
【請求項2】
前記コンピュータが、第２の自動レイアウトで実行された最後挿入後の終了位置座標、隣接する境界の境界頂点及び境界モジュールのモジュールサイズに基づいて、前記第２の自動レイアウトが実行された後の各境界の２次残余隙間の寸法を計算し、前記２次残余隙間の寸法に基づいて第４サブルーチンを呼び出し、前記２次残余隙間を充たすため、前記第４サブルーチンを介して前記選定プロセスライブラリから１つ又は複数のフィラーモジュールｆｉｌｌｅｒ ｃｅｌｌを呼び出して挿入するステップをさらに含むことを特徴とする、請求項１に記載のパッドリングの自動レイアウト方法。
【請求項3】
前記選定プロセスライブラリ情報及びパッケージの制約情報に基づいて、前記チップのシグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類及び数量を確定するステップでは、具体的に、前記コンピュータが、前記パッケージの制約情報に基づいて、前記選定プロセスライブラリから必要なシグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類を抽出し、各種シグナルリードモジュールＳｉｇｎａｌ ＰＡＤに対応する数量を確定し、
異なる種類のシグナルリードモジュールＳｉｇｎａｌ ＰＡＤはそれぞれの横方向寸法を有することを特徴とする、請求項１に記載のパッドリングの自動レイアウト方法。
【請求項4】
前記設計総消費電力データと前記シグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類及び数量を合わせて、電源リードモジュール種類及び各グループの電源リードモジュール種類に対応する基本的な必要量を確定するステップでは、具体的に、前記コンピュータが、前記シグナルリードモジュールＳｉｇｎａｌ ＰＡＤから出力された信号が同時に反転された時の最大エネルギー消費量を計算し、前記最大エネルギー消費量に基づいて必要な第１レベル入出力リードモジュールＶｓｓ ＩＯ ＰＡＤ及び第２レベル入出力リードモジュールＶｄｄ ＩＯ Ｐａｄの最小レイアウト数量を確定し、
前記コンピュータが、設計総消費電力データにおけるチップコア内の典型的な消費電力の値に基づいて第１レベルリードモジュールＶｓｓ ＰＡＤ及び第２レベルリードモジュールＶｄｄ Ｐａｄの最小レイアウト数量を計算することを特徴とする、請求項１に記載のパッドリングの自動レイアウト方法。
【請求項5】
前記Ｓｉｇｎａｌ ＰＡＤの種類及び数量、前記電源リードモジュール種類及び各グループの電源リードモジュール種類に対応する基本的な必要量と前記パッケージの制約情報に基づいて、前記Ｓｉｇｎａｌ ＰＡＤ、第１電源リードモジュールグループ及び第２電源リードモジュールグループを４つのグループのレイアウトされるリードモジュールに分けるステップでは、具体的に、前記コンピュータが、パッケージの制約情報に基づいて、Ｓｉｇｎａｌ ＰＡＤから最大静電放電能力を備えた第１レベルリードモジュールＶｓｓ ＰＡＤまでの最大間隔を含むＳｉｇｎａｌ ＰＡＤの配置ルールパラメータを確定し、
前記コンピュータが、前記最大間隔、前記Ｓｉｇｎａｌ ＰＡＤの配置ルールパラメータにより、各前記Ｓｉｇｎａｌ ＰＡＤ、前記第１電源リードモジュールグループ及び前記第２電源リードモジュールグループを均等分配の原則に従い、１つのグループのレイアウトされるリードモジュール内に割り当て、グループ内の順位位置情報を確定することを特徴とする、請求項１に記載のパッドリングの自動レイアウト方法。
【請求項6】
前記残余隙間の寸法が０未満の場合、前記コンピュータが、レイアウトエラー警告メッセージを出力するステップをさらに含むことを特徴とする、請求項１に記載のパッドリングの自動レイアウト方法。
【発明の詳細な説明】
【技術分野】
【0001】
［関連出願］
本出願は、「チップの静電放電能力を最適化するためのパッドリングの自動レイアウト方法」と題され、２０２０年３月３０日に中国特許庁に出願された、中国特許出願番号第２０２０１０２３６８１８．９号の優先権を主張する。
本出願は、「チップの静電放電能力を最適化するためのパッドリングの自動レイアウト方法」と題され、２０２０年３月３０日に中国特許庁に出願された、中国特許出願番号第２０２０１０２３６８１８．９号の優先権を主張する。
【0002】
本発明は、マイクロエレクトロニクス技術分野に関し、特に、チップの静電放電能力を最適化するためのパッドリングの自動レイアウト方法に関する。
【背景技術】
【0003】
チップの設計において、レイアウトは、レイアウト平面上のコアセル、マクロモジュール、およびそのほかの回路コンポーネントの位置を決定する設計ステップである。レイアウト上のセル、マクロモジュールなどに物理的な場所を割り当てることにより、セル、マクロモジュール、およびその他のコンポーネントが互いに重ならないようにする。該割り当ては、ユーザーが指定した特定の制約に従ってコスト関数を最適化する必要がある。レイアウト後、セルとピンの正確な位置が決定され、必要な相互接続も決定される。通常説明されるレイアウトは、チップコアのレイアウトに焦点を当てている。チップ設計の場合、もう一つの重要なレイアウトステップは、パッドリング（ＰＡＤ ｒｉｎｇ）をレイアウトすることである。
【0004】
静電放電（Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ、ＥＳＤ）は、全ての電子コンポーネント又は集積回路システムに過度の電気的ストレス（ＥＯＳ）損傷を引き起こす主な原因と思われる。静電気は通常非常に高い瞬間電圧（＞数千ボルト）を持っているため、この種の損傷は壊滅的で永続的であり、回路を直接燃焼させる。したがって、静電損傷を防ぐことは、全てのチップの設計と製造において最大の問題である。
【0005】
ＥＳＤの放電もパッドリング（ＰＡＤ ｒｉｎｇ）の重要なタスクである。静電放電経路のモジュールは、すべてシグナルリードモジュールＳｉｇｎａｌ ＰＡＤの隣にあり、外部の静電気をできるだけ早く放電する必要があるため、チップ内に配置することはできない。
【0006】
そして、現在、業界で一般的に使用されているパッドリング（ＰＡＤ ｒｉｎｇ）の自動レイアウト方式は、モジュール名順に並べたレイアウトなど、制約条件を満たす場合での完全ランダムレイアウトである。これは、自動レイアウトがチップ設計者の使用的ニーズを全く満たすことができず、言うまでもなくＥＳＤ放電能力がより強いパッドリング（ＰＡＤ ｒｉｎｇ）レイアウトソリューションを自動的に選択することもできない。経験豊富なチップ設計者は、往々にして自動レイアウトを放棄し、手動レイアウトを採用してパッドリング（ＰＡＤ ｒｉｎｇ）のレイアウトを設計要件に適合させ、これに基づいて、手動でレイアウトを調整して設計を最適化する。
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明の目的は、従来技術の欠陥に着目し、チップの静電放電能力を最適化するためのパッドリングの自動レイアウト方法を提供することである。
【課題を解決するための手段】
【0008】
本発明の実施例は、上記事情に鑑みてなされたものであって、チップの静電放電能力を最適化するためのパッドリングの自動レイアウト方法を提供する。該方法は、
チップの設計総消費電力データ、面積の制約情報、パッケージの制約情報、コアの境界位置座標を含むコア位置情報及びチップ設計の選定プロセスライブラリ情報を取得するステップと、
前記面積の制約情報及びコアの境界位置座標に基づいて、前記チップの４つの境界があるパッドリングの各境界の位置座標及び幅情報を含む位置情報を確定するステップと、
前記選定プロセスライブラリ情報及びパッケージの制約情報に基づいて、前記チップのシグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類及び数量を確定するステップと、
前記設計総消費電力データと前記シグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類及び数量を合わせて、第１レベルリードモジュールＶｓｓ ＰＡＤと第２レベルリードモジュールＶｄｄ Ｐａｄとを備える第１電源リードモジュールグループと、第１レベル入出力リードモジュールＶｓｓ ＩＯ ＰＡＤと第２レベル入出力リードモジュールＶｄｄ ＩＯ Ｐａｄとを備える第２電源リードモジュールグループとを備える電源リードモジュール種類及び各グループの電源リードモジュール種類に対応する基本的な必要量を確定するステップと、
前記Ｓｉｇｎａｌ ＰＡＤの種類及び数量、前記電源リードモジュール種類及び各グループの電源リードモジュール種類に対応する基本的な必要量と前記パッケージの制約情報に基づいて、前記Ｓｉｇｎａｌ ＰＡＤ、第１電源リードモジュールグループ及び第２電源リードモジュールグループを４つの境界と一対一の対応関係がある４つのグループのレイアウトされるリードモジュールに分けるステップと、
各境界に対して、前記パッドリングの境界位置座標に従って該境界頂点を選定し、選定された前記境界頂点の位置座標が該境界のレイアウト開始点座標であることを確定することと、第１サブルーチンを呼び出し、前記開始点座標を開始点とし、前記プロセスライブラリから１つの境界モジュールｃｏｒｎｅｒ ｃｅｌｌを呼び出して挿入し、前記境界モジュールの終了位置座標を記録することと、境界モジュールの終了位置座標及び該境界に対応するレイアウトされるリードモジュールに従って、Ｓｉｇｎａｌ ＰＡＤを挿入するために用いられる第２サブルーチンと、第１電源リードモジュールグループ及び／又は第２電源リードモジュールグループを挿入するために用いられる第３サブルーチンとを順番にポーリングすることで、前記プロセスライブラリから必要なＳｉｇｎａｌ ＰＡＤ、第１電源リードモジュールグループ及び／又は第２電源リードモジュールグループを順番に呼び出して挿入し、毎回挿入後の終了位置座標を記録することを含む第１の自動レイアウトを実行するステップと、
最後に挿入した後の終了位置座標、隣接する境界の境界頂点及び境界モジュールのモジュールサイズに基づいて、前記第１の自動レイアウトが実行された後の各境界の残余隙間の寸法を計算し、前記チップの静電放電能力を最適化するため、前記残余隙間の寸法に基づいて、第２の自動レイアウトを実行するステップと、
を含み、
前記第２の自動レイアウトは、
前記残余隙間の寸法が第１電源リードモジュールグループの横方向寸法より大きいか又は等しい場合、第３サブルーチンを呼び出して前記残余隙間に１つ或いは複数のグループの第１電源リードモジュールグループを挿入することと、
前記残余隙間の寸法が第１電源リードモジュールグループの横方向寸法より小さく、且つ第２電源リードモジュールグループの横方向寸法より大きいか又は等しい場合、第３サブルーチンを呼び出して前記残余隙間に１つのグループの第２電源リードモジュールグループを挿入することと、
前記残余隙間の寸法が、それぞれ第１電源リードモジュールグループ及び第２電源リードモジュールグループの横方向寸法より小さく、且つ第１レベルリードモジュールＶｓｓ ＰＡＤの横方向寸法より大きいか又は等しい場合、第３サブルーチンを呼び出して前記残余隙間に１つの第１レベルリードモジュールＶｓｓ ＰＡＤを挿入することと、
を含むことを特徴とする。
チップの設計総消費電力データ、面積の制約情報、パッケージの制約情報、コアの境界位置座標を含むコア位置情報及びチップ設計の選定プロセスライブラリ情報を取得するステップと、
前記面積の制約情報及びコアの境界位置座標に基づいて、前記チップの４つの境界があるパッドリングの各境界の位置座標及び幅情報を含む位置情報を確定するステップと、
前記選定プロセスライブラリ情報及びパッケージの制約情報に基づいて、前記チップのシグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類及び数量を確定するステップと、
前記設計総消費電力データと前記シグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類及び数量を合わせて、第１レベルリードモジュールＶｓｓ ＰＡＤと第２レベルリードモジュールＶｄｄ Ｐａｄとを備える第１電源リードモジュールグループと、第１レベル入出力リードモジュールＶｓｓ ＩＯ ＰＡＤと第２レベル入出力リードモジュールＶｄｄ ＩＯ Ｐａｄとを備える第２電源リードモジュールグループとを備える電源リードモジュール種類及び各グループの電源リードモジュール種類に対応する基本的な必要量を確定するステップと、
前記Ｓｉｇｎａｌ ＰＡＤの種類及び数量、前記電源リードモジュール種類及び各グループの電源リードモジュール種類に対応する基本的な必要量と前記パッケージの制約情報に基づいて、前記Ｓｉｇｎａｌ ＰＡＤ、第１電源リードモジュールグループ及び第２電源リードモジュールグループを４つの境界と一対一の対応関係がある４つのグループのレイアウトされるリードモジュールに分けるステップと、
各境界に対して、前記パッドリングの境界位置座標に従って該境界頂点を選定し、選定された前記境界頂点の位置座標が該境界のレイアウト開始点座標であることを確定することと、第１サブルーチンを呼び出し、前記開始点座標を開始点とし、前記プロセスライブラリから１つの境界モジュールｃｏｒｎｅｒ ｃｅｌｌを呼び出して挿入し、前記境界モジュールの終了位置座標を記録することと、境界モジュールの終了位置座標及び該境界に対応するレイアウトされるリードモジュールに従って、Ｓｉｇｎａｌ ＰＡＤを挿入するために用いられる第２サブルーチンと、第１電源リードモジュールグループ及び／又は第２電源リードモジュールグループを挿入するために用いられる第３サブルーチンとを順番にポーリングすることで、前記プロセスライブラリから必要なＳｉｇｎａｌ ＰＡＤ、第１電源リードモジュールグループ及び／又は第２電源リードモジュールグループを順番に呼び出して挿入し、毎回挿入後の終了位置座標を記録することを含む第１の自動レイアウトを実行するステップと、
最後に挿入した後の終了位置座標、隣接する境界の境界頂点及び境界モジュールのモジュールサイズに基づいて、前記第１の自動レイアウトが実行された後の各境界の残余隙間の寸法を計算し、前記チップの静電放電能力を最適化するため、前記残余隙間の寸法に基づいて、第２の自動レイアウトを実行するステップと、
を含み、
前記第２の自動レイアウトは、
前記残余隙間の寸法が第１電源リードモジュールグループの横方向寸法より大きいか又は等しい場合、第３サブルーチンを呼び出して前記残余隙間に１つ或いは複数のグループの第１電源リードモジュールグループを挿入することと、
前記残余隙間の寸法が第１電源リードモジュールグループの横方向寸法より小さく、且つ第２電源リードモジュールグループの横方向寸法より大きいか又は等しい場合、第３サブルーチンを呼び出して前記残余隙間に１つのグループの第２電源リードモジュールグループを挿入することと、
前記残余隙間の寸法が、それぞれ第１電源リードモジュールグループ及び第２電源リードモジュールグループの横方向寸法より小さく、且つ第１レベルリードモジュールＶｓｓ ＰＡＤの横方向寸法より大きいか又は等しい場合、第３サブルーチンを呼び出して前記残余隙間に１つの第１レベルリードモジュールＶｓｓ ＰＡＤを挿入することと、
を含むことを特徴とする。
【0009】
好ましくは、前記方法は、
第２の自動レイアウトで実行された最後挿入後の終了位置座標、隣接する境界の境界頂点及び境界モジュールのモジュールサイズに基づいて前記第２の自動レイアウトが実行された後の各境界の２次残余隙間の寸法を計算し、前記２次残余隙間の寸法に基づいて第４サブルーチンを呼び出し、前記２次残余隙間を充たすため、前記第４サブルーチンを介して前記プロセスライブラリから１つ又は複数のフィラーモジュールｆｉｌｌｅｒ ｃｅｌｌを呼び出して挿入するステップをさらに含む。
第２の自動レイアウトで実行された最後挿入後の終了位置座標、隣接する境界の境界頂点及び境界モジュールのモジュールサイズに基づいて前記第２の自動レイアウトが実行された後の各境界の２次残余隙間の寸法を計算し、前記２次残余隙間の寸法に基づいて第４サブルーチンを呼び出し、前記２次残余隙間を充たすため、前記第４サブルーチンを介して前記プロセスライブラリから１つ又は複数のフィラーモジュールｆｉｌｌｅｒ ｃｅｌｌを呼び出して挿入するステップをさらに含む。
【0010】
好ましくは、前記選定プロセスライブラリ情報及びパッケージの制約情報に基づいて、前記チップのシグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類及び数量を確定するステップでは、具体的に、
前記パッケージの制約情報に基づいて、前記選定プロセスライブラリから必要なシグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類を抽出し、各種シグナルリードモジュールＳｉｇｎａｌ ＰＡＤに対応する数量を確定し、
異なる種類のシグナルリードモジュールＳｉｇｎａｌ ＰＡＤはそれぞれの横方向寸法を有する。
前記パッケージの制約情報に基づいて、前記選定プロセスライブラリから必要なシグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類を抽出し、各種シグナルリードモジュールＳｉｇｎａｌ ＰＡＤに対応する数量を確定し、
異なる種類のシグナルリードモジュールＳｉｇｎａｌ ＰＡＤはそれぞれの横方向寸法を有する。
【0011】
好ましくは、前記設計総消費電力データと前記シグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類及び数量を合わせて、電源リードモジュール種類及び各グループの電源リードモジュール種類に対応する基本的な必要量を確定するステップでは、具体的に、
前記シグナルリードモジュールＳｉｇｎａｌ ＰＡＤから出力された信号が同時に反転された時の最大エネルギー消費量を計算し、前記最大エネルギー消費量に基づいて必要な第１レベル入出力リードモジュールＶｓｓ ＩＯ ＰＡＤ及び第２レベル入出力リードモジュールＶｄｄ ＩＯ Ｐａｄの最小レイアウト数量を確定し、
設計総消費電力データにおけるチップコア内の典型的な消費電力の値に基づいて第１レベルリードモジュールＶｓｓ ＰＡＤ及び第２レベルリードモジュールＶｄｄ Ｐａｄの最小レイアウト数量を計算する。
前記シグナルリードモジュールＳｉｇｎａｌ ＰＡＤから出力された信号が同時に反転された時の最大エネルギー消費量を計算し、前記最大エネルギー消費量に基づいて必要な第１レベル入出力リードモジュールＶｓｓ ＩＯ ＰＡＤ及び第２レベル入出力リードモジュールＶｄｄ ＩＯ Ｐａｄの最小レイアウト数量を確定し、
設計総消費電力データにおけるチップコア内の典型的な消費電力の値に基づいて第１レベルリードモジュールＶｓｓ ＰＡＤ及び第２レベルリードモジュールＶｄｄ Ｐａｄの最小レイアウト数量を計算する。
【0012】
好ましくは、前記Ｓｉｇｎａｌ ＰＡＤの種類及び数量、電源リードモジュール種類及び各グループの電源リードモジュール種類に対応する基本的な必要量と前記パッケージの制約情報に基づいて、前記Ｓｉｇｎａｌ ＰＡＤ、第１電源リードモジュールグループ及び第２電源リードモジュールグループを４つのグループのレイアウトされるリードモジュールに分けるステップでは、具体的に、
パッケージの制約情報に基づいて、Ｓｉｇｎａｌ ＰＡＤから最大静電放電能力を備えた第１レベルリードモジュールＶｓｓ ＰＡＤまでの最大間隔を含むＳｉｇｎａｌ ＰＡＤの配置ルールパラメータを確定し、
前記最大間隔、前記Ｓｉｇｎａｌ ＰＡＤの配置ルールパラメータにより、各前記Ｓｉｇｎａｌ ＰＡＤ、前記第１電源リードモジュールグループ及び第２電源リードモジュールグループを均等分配の原則に従い、１つのグループのレイアウトされるリードモジュール内に割り当て、グループ内の順位位置情報を確定する。
パッケージの制約情報に基づいて、Ｓｉｇｎａｌ ＰＡＤから最大静電放電能力を備えた第１レベルリードモジュールＶｓｓ ＰＡＤまでの最大間隔を含むＳｉｇｎａｌ ＰＡＤの配置ルールパラメータを確定し、
前記最大間隔、前記Ｓｉｇｎａｌ ＰＡＤの配置ルールパラメータにより、各前記Ｓｉｇｎａｌ ＰＡＤ、前記第１電源リードモジュールグループ及び第２電源リードモジュールグループを均等分配の原則に従い、１つのグループのレイアウトされるリードモジュール内に割り当て、グループ内の順位位置情報を確定する。
【0013】
好ましくは、前記残余隙間の寸法が０未満の場合、前記方法は、レイアウトエラー警告メッセージを出力するステップをさらに含む。
【発明の効果】
【0014】
本発明は、チップの静電放電能力を最適化して、パッドリングの自動レイアウト方法を提供する。設計総消費電力データ、面積の制約情報、パッケージの制約情報、コアの位置情報及びチップ設計の選定プロセスライブラリ情報に基づいて、補填リングを位置決めし、補填リング内に配置されたシグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類と必要量、及び電源リードモジュール種類と各グループの電源リードモジュール種類に対応する基本的な必要量を確定し、境界モジュールＣｏｒｎｅｒ Ｃｅｌｌ、Ｓｉｇｎａｌ ＰＡＤ及び電源リードモジュールを自動的に挿入するため、補填リングの各境界に対して第１の自動レイアウトを実行し、その後静電放電能力が最も強い第１レベルリードモジュールＶｓｓ ＰＡＤの優先レイアウト原則に従って残余隙間に挿入し、最後にＶｓｓ ＰＡＤの挿入スペースに足りない残余隙間へのランダム自動レイアウトを実行し、残余隙間内にフィラーモジュールを挿入する。
【図面の簡単な説明】
【0015】
本発明の実施例の技術的解決策は、添付の図面および実施例を通じて、以下でさらに詳細に説明される。
【0016】
【図1】本発明の実施例により提供されるチップ設計内の補填リングの自動レイアウト方法のフローチャートである。
【図2】本発明の実施例により提供される自動レイアウト方法の補填リングレイアウト実施プロセスを示す概略図一である。
【図3】本発明の実施例により提供される自動レイアウト方法の補填リングレイアウト実施プロセスを示す概略図二である。
【図4】本発明の実施例により提供される自動レイアウト方法の補填リングレイアウト実施プロセスを示す概略図三である。
【図5】本発明の実施例により提供される自動レイアウト方法の補填リングレイアウト実施プロセスを示す概略図四である。
【発明を実施するための形態】
【0017】
本発明の実施例は、チップの静電放電能力を最適化するためのパッドリングの自動レイアウト方法を提供する。設計総消費電力データ、面積の制約情報、パッケージの制約情報、コアの位置情報及びチップ設計の選定プロセスライブラリ情報に基づいて、補填リングを位置決めし、補填リング内に配置されたシグナルリードモジュールの種類と必要量、及び電源リードモジュール種類と各グループの電源リードモジュール種類に対応する基本的な必要量を確定し、補填リングの各境界に対して自動レイアウトを実行し、静電放電能力が最も強い第１レベルリードモジュールＶｓｓ ＰＡＤの優先レイアウト原則に従って残余隙間に挿入する。
【0018】
本発明の実施例により提供される自動レイアウト方法の主な実行ステップは、図１の方法のフローチャートに示される通りである。
【0019】
チップの設計総消費電力データ、面積の制約情報、パッケージの制約情報、コア位置情報及びチップ設計の選定プロセスライブラリ情報を取得するステップ１１０；
具体的には、チップ設計時に、設計要件に基づいて、チップ設計の総消費電力、チップ面積の制約、パッケージ制約、および用いられるプロセスライブラリに関する情報が提供され、チップ面積の制約を取得された後、コアの位置もチップ設計が始まる時に確定されている。コアの位置情報には、コア（Ｃｏｒｅ）の境界位置座標が含まれている。チップコアのセルは、合成によって生成されたネットリストによって生成することができ、コアは主にチップの論理機能を実現するために用いられる。
具体的には、チップ設計時に、設計要件に基づいて、チップ設計の総消費電力、チップ面積の制約、パッケージ制約、および用いられるプロセスライブラリに関する情報が提供され、チップ面積の制約を取得された後、コアの位置もチップ設計が始まる時に確定されている。コアの位置情報には、コア（Ｃｏｒｅ）の境界位置座標が含まれている。チップコアのセルは、合成によって生成されたネットリストによって生成することができ、コアは主にチップの論理機能を実現するために用いられる。
【0020】
面積の制約情報及びコアの境界位置座標に基づいて、チップの補填リング位置情報を確定するステップ１２０；
具体的には、合成されたネットリストは通常、チップコアのセルのみを生成し、電源、グラウンドのＰａｄモジュール、境界モジュール（Ｃｏｒｎｅｒ Ｃｅｌｌ）等は含まれない。チップ面積の制約情報及びコアの境界位置座標を確定した後、チップ面積の制約情報に対応するチップの境界及びコアの境界に応じて補填リング（ＰＡＤ ｒｉｎｇ）の幅を確定し、その位置情報も同時に確定することができる。
具体的には、合成されたネットリストは通常、チップコアのセルのみを生成し、電源、グラウンドのＰａｄモジュール、境界モジュール（Ｃｏｒｎｅｒ Ｃｅｌｌ）等は含まれない。チップ面積の制約情報及びコアの境界位置座標を確定した後、チップ面積の制約情報に対応するチップの境界及びコアの境界に応じて補填リング（ＰＡＤ ｒｉｎｇ）の幅を確定し、その位置情報も同時に確定することができる。
【0021】
図２に示すように、チップ面積の制約情報に基づいてチップの境界長さがａ、コアの境界長さがｂと確定する場合、補填リング（ＰＡＤ ｒｉｎｇ）の幅が（ａ－ｂ）／２であり、長さがチップの境界長さ（ａ）と同じである。
【0022】
補填リングには４つの境界があり、補填リング位置情報には補填リングの各境界の位置座標及び幅情報が含まれている。
【0023】
例えば、図２では、コア（Ｃｏｒｅ）の左上の頂点座標は（ｘ，ｙ）であり、補填リング（ＰＡＤ ｒｉｎｇ）の左上の頂点座標は（ｘ－（ａ－ｂ）／２，ｙ－（ａ－ｂ）／２）である。
【0024】
チップの補填リングには、電源、グラウンドのＰａｄモジュール、境界モジュール（Ｃｏｒｎｅｒ Ｃｅｌｌ）等が含まれ、具体的に本実施例の場合、チップのシグナルリードモジュール（Ｓｉｇｎａｌ ＰＡＤ）、電源リードモジュール、境界モジュール（Ｃｏｒｎｅｒ Ｃｅｌｌ）及びフィラーモジュール（ｆｉｌｌｅｒ ｃｅｌｌ）が含まれている。
【0025】
選定プロセスライブラリ情報及びパッケージの制約情報に基づいて、チップのシグナルリードモジュール（Ｓｉｇｎａｌ ＰＡＤ）の種類及び数量を確定するステップ１３０；
具体的には、プロセスライブラリは、チップ設計前に選択され、特定のテープアウトと設計ツールで使用されるプロセスに従って決定される。各プロセスライブラリには、チップの補填リング内の各モジュールのサイズと機能に対応する規定がある。
具体的には、プロセスライブラリは、チップ設計前に選択され、特定のテープアウトと設計ツールで使用されるプロセスに従って決定される。各プロセスライブラリには、チップの補填リング内の各モジュールのサイズと機能に対応する規定がある。
【0026】
補填リング（ＰＡＤ ｒｉｎｇ）内の各モジュールは、ＩＯポートによって実行されるさまざまな機能によって異なる。一部のモジュールは、レベル変換及びドライブを実現し、一部のモジュールは静電放電（ＥＳＤ）保護機能を実現する。ＥＳＤストレス下では大電流が流れ、ラッチアップ効果が発生しやすいため、特定の設計ではラッチアップ効果の影響を考慮する必要がある。各モジュールの配線が回路に与える影響は、主に配線の寄生パラメータが回路の性能に与える影響である。
【0027】
パッケージの制約情報は、パッケージ時、チップの論理機能の需要に応じて必要な機能のシグナルリードモジュール（Ｓｉｇｎａｌ ＰＡＤ）の数を示す。従って、パッケージの制約情報に基づいて、必要なシグナルリードモジュール（Ｓｉｇｎａｌ ＰＡＤ）の種類を選定されたプロセスライブラリから抽出し、各シグナルリードモジュール（Ｓｉｇｎａｌ ＰＡＤ）に対応するシグナルリードモジュールの数を確定することができる。さまざまなシグナルリードモジュール（Ｓｉｇｎａｌ ＰＡＤ）は、それぞれの横方向の寸法がある。
【0028】
設計総消費電力データとシグナルリードモジュール（Ｓｉｇｎａｌ ＰＡＤ）の種類及び数量を合わせて、電源リードモジュール種類及び各グループの電源リードモジュール種類に対応する基本的な必要量を確定するステップ１４０；
具体的には、電源リードモジュール種類は、第１電源リードモジュールグループと、第２電源リードモジュールグループとを含む。第１電源リードモジュールグループは第１レベルリードモジュール（Ｖｓｓ ＰＡＤ）と第２レベルリードモジュール（Ｖｄｄ Ｐａｄ）とを含み、第２電源リードモジュールグループは第１レベル入出力リードモジュール（Ｖｓｓ ＩＯ ＰＡＤ）と第２レベル入出力リードモジュール（Ｖｄｄ ＩＯ Ｐａｄ）とを含み、
第１電源リードモジュールグループは、コアの内部モジュールに電力を供給する、つまりｃｏｒｅ ｇｒｏｕｎｄのために用いられ、第２電源リードモジュールグループは、シグナルリードモジュール（Ｓｉｇｎａｌ ＰＡＤ）の駆動への電力供給、つまりｐａｄ ｇｒｏｕｎｄ、及び電圧放電保護等のために用いられる。
具体的には、電源リードモジュール種類は、第１電源リードモジュールグループと、第２電源リードモジュールグループとを含む。第１電源リードモジュールグループは第１レベルリードモジュール（Ｖｓｓ ＰＡＤ）と第２レベルリードモジュール（Ｖｄｄ Ｐａｄ）とを含み、第２電源リードモジュールグループは第１レベル入出力リードモジュール（Ｖｓｓ ＩＯ ＰＡＤ）と第２レベル入出力リードモジュール（Ｖｄｄ ＩＯ Ｐａｄ）とを含み、
第１電源リードモジュールグループは、コアの内部モジュールに電力を供給する、つまりｃｏｒｅ ｇｒｏｕｎｄのために用いられ、第２電源リードモジュールグループは、シグナルリードモジュール（Ｓｉｇｎａｌ ＰＡＤ）の駆動への電力供給、つまりｐａｄ ｇｒｏｕｎｄ、及び電圧放電保護等のために用いられる。
【0029】
シグナルリードモジュール（Ｓｉｇｎａｌ ＰＡＤ）により出力された信号が同時に反転された時の最大エネルギー消費量を計算し、最大エネルギー消費量に基づいて必要な第１レベル入出力リードモジュールＶｓｓ ＩＯ ＰＡＤ及び第２レベル入出力リードモジュールＶｄｄ ＩＯ Ｐａｄの最小レイアウト数量を確定し、
設計総消費電力データにおけるチップコア内の典型的な消費電力の値に基づいて第１レベルリードモジュールＶｓｓ ＰＡＤ及び第２レベルリードモジュールＶｄｄ Ｐａｄの最小レイアウト数を計算する。
設計総消費電力データにおけるチップコア内の典型的な消費電力の値に基づいて第１レベルリードモジュールＶｓｓ ＰＡＤ及び第２レベルリードモジュールＶｄｄ Ｐａｄの最小レイアウト数を計算する。
【0030】
Ｓｉｇｎａｌ ＰＡＤの種類及び数量、電源リードモジュール種類及び各グループの電源リードモジュール種類に対応する基本的な必要量とパッケージの制約情報に基づいて、Ｓｉｇｎａｌ ＰＡＤ、第１電源リードモジュールグループ及び第２電源リードモジュールグループを４つのグループのレイアウトされるリードモジュールに分けるステップ１５０；
具体的に、パッケージの制約情報は、一部の特定の信号パッドをチップのどちら側から引き出すことを定めるため、このパッケージの制約情報に従ってＳｉｇｎａｌ ＰＡＤを配置し、特定の要求がないものについて、できる限り、均等分配の原則に従って、Ｓｉｇｎａｌ ＰＡＤの４つの境界を配置する。
具体的に、パッケージの制約情報は、一部の特定の信号パッドをチップのどちら側から引き出すことを定めるため、このパッケージの制約情報に従ってＳｉｇｎａｌ ＰＡＤを配置し、特定の要求がないものについて、できる限り、均等分配の原則に従って、Ｓｉｇｎａｌ ＰＡＤの４つの境界を配置する。
【0031】
パッケージの制約情報に従って、補填リング内のシクナルリードモジュールＳｉｇｎａｌ ＰＡＤの配置には、Ｓｉｇｎａｌ ＰＡＤとＥＳＤ放電に用いられる電源リードモジュールとの間の最大間隔を指定するという別の規則がある。つまり、パッケージの制約情報に基づいてＳｉｇｎａｌ ＰＡＤの配置ルールパラメータを確定する。配置ルールパラメータは、Ｓｉｇｎａｌ ＰＡＤと最大の電圧放電能力を持つ第１レベルリードモジュールＶｓｓ ＰＡＤとの間の最大間隔を含む。
【0032】
前記最大間隔、Ｓｉｇｎａｌ ＰＡＤの配置ルールパラメータにより、各Ｓｉｇｎａｌ ＰＡＤ、第１電源リードモジュールグループ及び第２電源リードモジュールグループを均等分配の原則に従って、１つのグループのレイアウトされるリードモジュール内に割り当て、グループ内のソート位置情報を確定する。このことから、Ｓｉｇｎａｌ ＰＡＤ、第１電源リードモジュールグループ及び第２電源リードモジュールグループの自動レイアウトを実現できる。
【0033】
配置されるリードモジュールの４つのグループは、４つの境界と一対一で対応している。
【0034】
各境界に対して第１の自動レイアウトを実行するステップ１６０；
第１の自動レイアウトは、
補填リングの境界位置座標に従って該境界頂点を選定し、選定された境界頂点の位置座標が該境界のレイアウト開始点座標であることを確定するステップ１６１と；
第１サブルーチンを呼び出し、開始点座標を開始点とし、プロセスライブラリから１つの境界モジュール（ｃｏｒｎｅｒ ｃｅｌｌ）を呼び出して挿入し、境界モジュールの終了位置座標を記録するステップ１６２とを含む。
第１の自動レイアウトは、
補填リングの境界位置座標に従って該境界頂点を選定し、選定された境界頂点の位置座標が該境界のレイアウト開始点座標であることを確定するステップ１６１と；
第１サブルーチンを呼び出し、開始点座標を開始点とし、プロセスライブラリから１つの境界モジュール（ｃｏｒｎｅｒ ｃｅｌｌ）を呼び出して挿入し、境界モジュールの終了位置座標を記録するステップ１６２とを含む。
【0035】
境界モジュール（Ｃｏｒｎｅｒ Ｃｅｌｌ）は、水平境界と垂直境界の接合部にあるセルの間のギャップを充つためのモジュールである。
【0036】
境界モジュールの終了位置座標及び該境界に対応するレイアウトされるリードモジュールに従って、第２サブルーチン及び第３サブルーチンが順番にポーリングされて呼び出され、プロセスライブラリから必要なＳｉｇｎａｌ ＰＡＤ、第１電源リードモジュールグループ及び／又は第２電源リードモジュールグループを順番に呼び出して挿入し、毎回挿入後の終了位置座標を記録するステップ１６３；
ここで、第２サブルーチンは、Ｓｉｇｎａｌ ＰＡＤを挿入するために用いられ、第３サブルーチンは第１電源リードモジュールグループ及び／又は第２電源リードモジュールグループを挿入するために用いられる。
ここで、第２サブルーチンは、Ｓｉｇｎａｌ ＰＡＤを挿入するために用いられ、第３サブルーチンは第１電源リードモジュールグループ及び／又は第２電源リードモジュールグループを挿入するために用いられる。
【0037】
前記制約情報によれば、各制約条件を満たすことにおいて、一度に１つ又は複数のＳｉｇｎａｌ ＰＡＤを呼び出してから１つ或いは複数のグループの第１電源リードモジュールグループ及び／又は第２電源リードモジュールグループを一度に呼び出すことができ、制約条件に該当する範囲内にＳｉｇｎａｌ ＰＡＤに第１電源リードモジュールグループ及び第２電源リードモジュールグループがあることを満たすだけでよい。
【0038】
上記方法に従って１つの境界のレイアウトを完了した後、一実例におけるモジュールレイアウトは図３に示すとおりである。各境界は、全部上記の流れに従って実行でき、同期して実行することも、分散して実行することもできる。図３のレイアウト後、補填リング内のモジュールは、チップ自体の駆動能力及び静電に対する放電能力要件を満たすことができる。
【0039】
場合によっては、設計上の制約条件がチップサイズの規定、チップの実際のロジックおよび駆動能力の要件とマッチしないことがある。この時、残余隙間のサイズが０未満である場合がある。この場合、チップ設計者にネットリストデザインに戻り、補填リングの自動レイアウトを実行しないように通知するため、レイアウトエラー警告メッセージが出力される。
【0040】
最後に挿入した後の終了位置座標、隣接する境界の境界頂点及び境界モジュールのモジュールサイズに基づいて、第１の自動レイアウトが実行された後の各境界の残余隙間の寸法を計算し、チップの静電放電能力を最適化するため、残余隙間の寸法に応じて第２の自動レイアウトを実行するステップ１７０。
【0041】
チップの静電放電能力を向上させるため、モジュールグループの方法で静電放電能力が最も強く、Ｖｓｓ ＰＡＤを含む第１電源リードモジュールグループを残余隙間に優先的に挿入する。
【0042】
本発明の具体的実施例において、実施プロセスは、具体的に次の通りとすることができる。
【0043】
残余隙間の寸法が第１電源リードモジュールグループの横方向寸法より大きいか又は等しい場合、第３サブルーチンを呼び出して上記の残余隙間に一グループ或いは複数グループの第１電源リードモジュールグループを挿入し、
残余隙間の寸法が第１電源リードモジュールグループの横方向寸法より小さく、且つ第２電源リードモジュールグループの横方向寸法より大きいか又は等しい場合、第３サブルーチンを呼び出して残余隙間に一グループの第２電源リードモジュールグループを挿入し、
残余隙間の寸法が、それぞれ第１電源リードモジュールグループ及び第２電源リードモジュールグループの横方向寸法より小さく、且つ第１レベルリードモジュールＶｓｓ ＰＡＤの横方向寸法より大きいか又は等しい場合、第３サブルーチンを呼び出して残余隙間に１つの第１レベルリードモジュールＶｓｓ ＰＡＤを挿入する。
残余隙間の寸法が第１電源リードモジュールグループの横方向寸法より小さく、且つ第２電源リードモジュールグループの横方向寸法より大きいか又は等しい場合、第３サブルーチンを呼び出して残余隙間に一グループの第２電源リードモジュールグループを挿入し、
残余隙間の寸法が、それぞれ第１電源リードモジュールグループ及び第２電源リードモジュールグループの横方向寸法より小さく、且つ第１レベルリードモジュールＶｓｓ ＰＡＤの横方向寸法より大きいか又は等しい場合、第３サブルーチンを呼び出して残余隙間に１つの第１レベルリードモジュールＶｓｓ ＰＡＤを挿入する。
【0044】
図３に示す概略図において、残余隙間は、図内のｄ１で示される領域である。この領域を充たすため、この領域で第２の自動レイアウトを実行する。
【0045】
本実施例において、まず１つのグループの第１電源リードモジュールグループを充填し、残余隙間は第２電源リードモジュールグループを挿入するのに十分ではないが、１つの第１レベルリードモジュールＶｓｓ ＰＡＤを挿入できるため、１つの第１レベルリードモジュールＶｓｓ ＰＡＤを充填する。このステップの第２の自動レイアウトが完了した後、１つの境界のモジュールレイアウトは図４に示すとおりである。
【0046】
第２の自動レイアウトで実行された最後挿入後の終了位置座標、隣接する境界の境界頂点及び境界モジュールのモジュールサイズに基づいて第２の自動レイアウトが実行された後の各境界の２次残余隙間の寸法を計算し、２次残余隙間の寸法に応じて第４サブルーチンを呼び出し、２次残余隙間を充たすため、第４サブルーチンを介してプロセスライブラリから１つ又は複数のフィラーモジュールｆｉｌｌｅｒ ｃｅｌｌを呼び出して挿入するステップ１８０。
【0047】
図４に示すように、二次残余隙間は、図内のｄ２で示される位置である。
【0048】
フィラーモジュール（ｆｉｌｌｅｒ ｃｅｌｌ）は、選定プロセスライブラリのセルライブラリ内のロジックに関係のないフィラーを意味し、入力および出力フィラーモジュール（ＩＯ ｆｉｌｌｅｒ）及び通常の標準セルフィラーモジュール（ｓｔａｎｄａｒｄ ｃｅｌｌ ｆｉｌｌｅｒ）に分けることができる。
【0049】
補填リングへの詰めは、ｐａｄ ｆｉｌｌｅｒとも呼ばれるＩＯ ｆｉｌｌｅｒを使用し、通常ＰＡＤ ｒｉｎｇの隙間を充たすために用いられる。
【0050】
本実施例において、自動レイアウトが完了した後の境界のモジュールレイアウトを図５に示す。
【0051】
本発明は、チップの静電放電能力を最適化するためのパッドリングの自動レイアウト方法を提供する。設計総消費電力データ、面積の制約情報、パッケージの制約情報、コアの位置情報及びチップ設計の選定プロセスライブラリ情報に基づいて、補填リングを位置決めし、補填リング内に配置されたシグナルリードモジュール（Ｓｉｇｎａｌ ＰＡＤ）の種類と必要量、及び電源リードモジュール種類と各グループの電源リードモジュール種類に対応する基本的な必要量を確定し、境界モジュールＣｏｒｎｅｒ Ｃｅｌｌ、Ｓｉｇｎａｌ ＰＡＤ及び電源リードモジュールを自動的に挿入するため、補填リングの各境界に対して第１の自動レイアウトを実行し、その後静電放電能力が最も強い第１レベルリードモジュールＶｓｓ ＰＡＤの優先レイアウト原則に従って残余隙間に挿入し、最後にＶｓｓ ＰＡＤの挿入スペースに足りない残余隙間へのランダム自動レイアウトを実行し、残余隙間内にフィラーモジュールを挿入する。
【0052】
上記の具体的実施形態では、本発明の目的、技術的手段及び有利な効果をさらに詳細に説明したが、以上に述べたものは本発明の具体的実施形態のみであって、本発明の保護範囲を限定することを意図するものではなく、本発明の精神及び原則の範囲内で行われた修正、均等な置換、改良等は本発明の保護範囲内に含まれることを理解されたい。
【0053】
（付記）
（付記１）
チップの静電放電能力を最適化するためのパッドリングの自動レイアウト方法であって、
チップの設計総消費電力データ、面積の制約情報、パッケージの制約情報、コアの境界位置座標を含むコア位置情報及びチップ設計の選定プロセスライブラリ情報を取得するステップと、
前記面積の制約情報及び前記コアの境界位置座標に基づいて、前記チップの４つの境界があるパッドリングの各境界の位置座標及び幅情報を含む位置情報を確定するステップと、
前記選定プロセスライブラリ情報及び前記パッケージの制約情報に基づいて、前記チップのシグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類及び数量を確定するステップと、
前記設計総消費電力データと前記シグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類及び数量を合わせて、第１レベルリードモジュールＶｓｓ ＰＡＤと第２レベルリードモジュールＶｄｄ Ｐａｄとを備える第１電源リードモジュールグループと、第１レベル入出力リードモジュールＶｓｓ ＩＯ ＰＡＤと、第２レベル入出力リードモジュールＶｄｄ ＩＯ Ｐａｄとを備える第２電源リードモジュールグループとを備える電源リードモジュール種類及び各グループの電源リードモジュール種類に対応する基本的な必要量を確定するステップと、
前記Ｓｉｇｎａｌ ＰＡＤの種類及び数量、前記電源リードモジュール種類及び前記各グループの電源リードモジュール種類に対応する基本的な必要量と前記パッケージの制約情報に基づいて、前記Ｓｉｇｎａｌ ＰＡＤ、前記第１電源リードモジュールグループ及び前記第２電源リードモジュールグループを前記４つの境界と一対一の対応関係がある４つグループのレイアウトされるリードモジュールに分けるステップと、
各境界に対して、前記パッドリングの境界位置座標に従って境界頂点を選定し、選定された前記境界頂点の位置座標が前記境界のレイアウト開始点座標であることを確定することと、第１サブルーチンを呼び出し、前記開始点座標を開始点とし、前記プロセスライブラリから１つの境界モジュールｃｏｒｎｅｒ ｃｅｌｌを呼び出して挿入し、前記境界モジュールの終了位置座標を記録することと、前記境界モジュールの終了位置座標及び境界に対応する前記レイアウトされるリードモジュールに従って、Ｓｉｇｎａｌ ＰＡＤを挿入するために用いられる第２サブルーチンと、第１電源リードモジュールグループ及び／又は前記第２電源リードモジュールグループを挿入するために用いられる第３サブルーチンとを順番にポーリングすることで、前記プロセスライブラリから必要なＳｉｇｎａｌ ＰＡＤ、前記第１電源リードモジュールグループ及び／又は前記第２電源リードモジュールグループを順番に呼び出して挿入し、毎回挿入後の終了位置座標を記録することを含む第１の自動レイアウトを実行するステップと、
最後に挿入した後の終了位置座標、隣接する境界の境界頂点及び境界モジュールのモジュールサイズに基づいて、前記第１の自動レイアウトが実行された後の前記各境界の残余隙間の寸法を計算し、前記チップの静電放電能力を最適化するため、前記残余隙間の寸法に基づいて、第２の自動レイアウトを実行するステップと、
を含み、
前記第２の自動レイアウトは、
前記残余隙間の寸法が前記第１電源リードモジュールグループの横方向寸法より大きいか又は等しい場合、前記第３サブルーチンを呼び出して前記残余隙間に１つ或いは複数のグループの第１電源リードモジュールグループを挿入することと、
前記残余隙間の寸法が第１電源リードモジュールグループの横方向寸法より小さく、且つ第２電源リードモジュールグループの横方向寸法より大きいか又は等しい場合、前記第３サブルーチンを呼び出して前記残余隙間に１つのグループの第２電源リードモジュールグループを挿入することと、
前記残余隙間の寸法が、それぞれ第１電源リードモジュールグループ及び第２電源リードモジュールグループの横方向寸法より小さく、且つ第１レベルリードモジュールＶｓｓ ＰＡＤの横方向寸法より大きいか又は等しい場合、第３サブルーチンを呼び出して前記残余隙間に１つの第１レベルリードモジュールＶｓｓ ＰＡＤを挿入することと、
を含むことを特徴とする、パッドリングの自動レイアウト方法。
（付記１）
チップの静電放電能力を最適化するためのパッドリングの自動レイアウト方法であって、
チップの設計総消費電力データ、面積の制約情報、パッケージの制約情報、コアの境界位置座標を含むコア位置情報及びチップ設計の選定プロセスライブラリ情報を取得するステップと、
前記面積の制約情報及び前記コアの境界位置座標に基づいて、前記チップの４つの境界があるパッドリングの各境界の位置座標及び幅情報を含む位置情報を確定するステップと、
前記選定プロセスライブラリ情報及び前記パッケージの制約情報に基づいて、前記チップのシグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類及び数量を確定するステップと、
前記設計総消費電力データと前記シグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類及び数量を合わせて、第１レベルリードモジュールＶｓｓ ＰＡＤと第２レベルリードモジュールＶｄｄ Ｐａｄとを備える第１電源リードモジュールグループと、第１レベル入出力リードモジュールＶｓｓ ＩＯ ＰＡＤと、第２レベル入出力リードモジュールＶｄｄ ＩＯ Ｐａｄとを備える第２電源リードモジュールグループとを備える電源リードモジュール種類及び各グループの電源リードモジュール種類に対応する基本的な必要量を確定するステップと、
前記Ｓｉｇｎａｌ ＰＡＤの種類及び数量、前記電源リードモジュール種類及び前記各グループの電源リードモジュール種類に対応する基本的な必要量と前記パッケージの制約情報に基づいて、前記Ｓｉｇｎａｌ ＰＡＤ、前記第１電源リードモジュールグループ及び前記第２電源リードモジュールグループを前記４つの境界と一対一の対応関係がある４つグループのレイアウトされるリードモジュールに分けるステップと、
各境界に対して、前記パッドリングの境界位置座標に従って境界頂点を選定し、選定された前記境界頂点の位置座標が前記境界のレイアウト開始点座標であることを確定することと、第１サブルーチンを呼び出し、前記開始点座標を開始点とし、前記プロセスライブラリから１つの境界モジュールｃｏｒｎｅｒ ｃｅｌｌを呼び出して挿入し、前記境界モジュールの終了位置座標を記録することと、前記境界モジュールの終了位置座標及び境界に対応する前記レイアウトされるリードモジュールに従って、Ｓｉｇｎａｌ ＰＡＤを挿入するために用いられる第２サブルーチンと、第１電源リードモジュールグループ及び／又は前記第２電源リードモジュールグループを挿入するために用いられる第３サブルーチンとを順番にポーリングすることで、前記プロセスライブラリから必要なＳｉｇｎａｌ ＰＡＤ、前記第１電源リードモジュールグループ及び／又は前記第２電源リードモジュールグループを順番に呼び出して挿入し、毎回挿入後の終了位置座標を記録することを含む第１の自動レイアウトを実行するステップと、
最後に挿入した後の終了位置座標、隣接する境界の境界頂点及び境界モジュールのモジュールサイズに基づいて、前記第１の自動レイアウトが実行された後の前記各境界の残余隙間の寸法を計算し、前記チップの静電放電能力を最適化するため、前記残余隙間の寸法に基づいて、第２の自動レイアウトを実行するステップと、
を含み、
前記第２の自動レイアウトは、
前記残余隙間の寸法が前記第１電源リードモジュールグループの横方向寸法より大きいか又は等しい場合、前記第３サブルーチンを呼び出して前記残余隙間に１つ或いは複数のグループの第１電源リードモジュールグループを挿入することと、
前記残余隙間の寸法が第１電源リードモジュールグループの横方向寸法より小さく、且つ第２電源リードモジュールグループの横方向寸法より大きいか又は等しい場合、前記第３サブルーチンを呼び出して前記残余隙間に１つのグループの第２電源リードモジュールグループを挿入することと、
前記残余隙間の寸法が、それぞれ第１電源リードモジュールグループ及び第２電源リードモジュールグループの横方向寸法より小さく、且つ第１レベルリードモジュールＶｓｓ ＰＡＤの横方向寸法より大きいか又は等しい場合、第３サブルーチンを呼び出して前記残余隙間に１つの第１レベルリードモジュールＶｓｓ ＰＡＤを挿入することと、
を含むことを特徴とする、パッドリングの自動レイアウト方法。
【0054】
（付記２）
第２の自動レイアウトで実行された最後挿入後の終了位置座標、隣接する境界の境界頂点及び境界モジュールのモジュールサイズに基づいて、前記第２の自動レイアウトが実行された後の各境界の２次残余隙間の寸法を計算し、前記２次残余隙間の寸法に基づいて第４サブルーチンを呼び出し、前記２次残余隙間を充たすため、前記第４サブルーチンを介して前記プロセスライブラリから１つ又は複数のフィラーモジュールｆｉｌｌｅｒ ｃｅｌｌを呼び出して挿入するステップをさらに含むことを特徴とする、付記１に記載のパッドリングの自動レイアウト方法。
第２の自動レイアウトで実行された最後挿入後の終了位置座標、隣接する境界の境界頂点及び境界モジュールのモジュールサイズに基づいて、前記第２の自動レイアウトが実行された後の各境界の２次残余隙間の寸法を計算し、前記２次残余隙間の寸法に基づいて第４サブルーチンを呼び出し、前記２次残余隙間を充たすため、前記第４サブルーチンを介して前記プロセスライブラリから１つ又は複数のフィラーモジュールｆｉｌｌｅｒ ｃｅｌｌを呼び出して挿入するステップをさらに含むことを特徴とする、付記１に記載のパッドリングの自動レイアウト方法。
【0055】
（付記３）
前記選定プロセスライブラリ情報及びパッケージの制約情報に基づいて、前記チップのシグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類及び数量を確定するステップでは、具体的に、
前記パッケージの制約情報に基づいて、前記選定プロセスライブラリから必要なシグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類を抽出し、各種シグナルリードモジュールＳｉｇｎａｌ ＰＡＤに対応する数量を確定し、
異なる種類のシグナルリードモジュールＳｉｇｎａｌ ＰＡＤはそれぞれの横方向寸法を有することを特徴とする、付記１に記載のパッドリングの自動レイアウト方法。
前記選定プロセスライブラリ情報及びパッケージの制約情報に基づいて、前記チップのシグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類及び数量を確定するステップでは、具体的に、
前記パッケージの制約情報に基づいて、前記選定プロセスライブラリから必要なシグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類を抽出し、各種シグナルリードモジュールＳｉｇｎａｌ ＰＡＤに対応する数量を確定し、
異なる種類のシグナルリードモジュールＳｉｇｎａｌ ＰＡＤはそれぞれの横方向寸法を有することを特徴とする、付記１に記載のパッドリングの自動レイアウト方法。
【0056】
（付記４）
前記設計総消費電力データと前記シグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類及び数量を合わせて、電源リードモジュール種類及び各グループの電源リードモジュール種類に対応する基本的な必要量を確定するステップでは、具体的に、
前記シグナルリードモジュールＳｉｇｎａｌ ＰＡＤから出力された信号が同時に反転された時の最大エネルギー消費量を計算し、前記最大エネルギー消費量に基づいて必要な第１レベル入出力リードモジュールＶｓｓ ＩＯ ＰＡＤ及び第２レベル入出力リードモジュールＶｄｄ ＩＯ Ｐａｄの最小レイアウト数量を確定し、
設計総消費電力データにおけるチップコア内の典型的な消費電力の値に基づいて第１レベルリードモジュールＶｓｓ ＰＡＤ及び第２レベルリードモジュールＶｄｄ Ｐａｄの最小レイアウト数量を計算することを特徴とする、付記１に記載のパッドリングの自動レイアウト方法。
前記設計総消費電力データと前記シグナルリードモジュールＳｉｇｎａｌ ＰＡＤの種類及び数量を合わせて、電源リードモジュール種類及び各グループの電源リードモジュール種類に対応する基本的な必要量を確定するステップでは、具体的に、
前記シグナルリードモジュールＳｉｇｎａｌ ＰＡＤから出力された信号が同時に反転された時の最大エネルギー消費量を計算し、前記最大エネルギー消費量に基づいて必要な第１レベル入出力リードモジュールＶｓｓ ＩＯ ＰＡＤ及び第２レベル入出力リードモジュールＶｄｄ ＩＯ Ｐａｄの最小レイアウト数量を確定し、
設計総消費電力データにおけるチップコア内の典型的な消費電力の値に基づいて第１レベルリードモジュールＶｓｓ ＰＡＤ及び第２レベルリードモジュールＶｄｄ Ｐａｄの最小レイアウト数量を計算することを特徴とする、付記１に記載のパッドリングの自動レイアウト方法。
【0057】
（付記５）
前記Ｓｉｇｎａｌ ＰＡＤの種類及び数量、前記電源リードモジュール種類及び各グループの電源リードモジュール種類に対応する基本的な必要量と前記パッケージの制約情報に基づいて、前記Ｓｉｇｎａｌ ＰＡＤ、第１電源リードモジュールグループ及び第２電源リードモジュールグループを４つのグループのレイアウトされるリードモジュールに分けるステップでは、具体的に、
パッケージの制約情報に基づいて、Ｓｉｇｎａｌ ＰＡＤから最大静電放電能力を備えた第１レベルリードモジュールＶｓｓ ＰＡＤまでの最大間隔を含むＳｉｇｎａｌ ＰＡＤの配置ルールパラメータを確定し、
前記最大間隔、前記Ｓｉｇｎａｌ ＰＡＤの配置ルールパラメータにより、各前記Ｓｉｇｎａｌ ＰＡＤ、前記第１電源リードモジュールグループ及び前記第２電源リードモジュールグループを均等分配の原則に従い、１つのグループのレイアウトされるリードモジュール内に割り当て、グループ内の順位位置情報を確定することを特徴とする、付記１に記載のパッドリングの自動レイアウト方法。
前記Ｓｉｇｎａｌ ＰＡＤの種類及び数量、前記電源リードモジュール種類及び各グループの電源リードモジュール種類に対応する基本的な必要量と前記パッケージの制約情報に基づいて、前記Ｓｉｇｎａｌ ＰＡＤ、第１電源リードモジュールグループ及び第２電源リードモジュールグループを４つのグループのレイアウトされるリードモジュールに分けるステップでは、具体的に、
パッケージの制約情報に基づいて、Ｓｉｇｎａｌ ＰＡＤから最大静電放電能力を備えた第１レベルリードモジュールＶｓｓ ＰＡＤまでの最大間隔を含むＳｉｇｎａｌ ＰＡＤの配置ルールパラメータを確定し、
前記最大間隔、前記Ｓｉｇｎａｌ ＰＡＤの配置ルールパラメータにより、各前記Ｓｉｇｎａｌ ＰＡＤ、前記第１電源リードモジュールグループ及び前記第２電源リードモジュールグループを均等分配の原則に従い、１つのグループのレイアウトされるリードモジュール内に割り当て、グループ内の順位位置情報を確定することを特徴とする、付記１に記載のパッドリングの自動レイアウト方法。
【0058】
（付記６）
前記残余隙間の寸法が０未満の場合、レイアウトエラー警告メッセージを出力するステップをさらに含むことを特徴とする、付記１に記載のパッドリングの自動レイアウト方法。
前記残余隙間の寸法が０未満の場合、レイアウトエラー警告メッセージを出力するステップをさらに含むことを特徴とする、付記１に記載のパッドリングの自動レイアウト方法。
【図1】
【図2】
【図3】
【図4】
【図5】
