特許 7231340 セラミック電子部品およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-02-20

(45)【発行日】2023-03-01

(54)【発明の名称】セラミック電子部品およびその製造方法

(51)【国際特許分類】

   H01G 4/30 20060101AFI20230221BHJP

【ＦＩ】

H01G4/30 201F

H01G4/30 201C

H01G4/30 311D

H01G4/30 311E

H01G4/30 513

H01G4/30 517

H01G4/30 550

【請求項の数】 19

(21)【出願番号】P 2018107425

(22)【出願日】2018-06-05

(65)【公開番号】P2019212746

(43)【公開日】2019-12-12

【審査請求日】2021-02-02

(73)【特許権者】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】財満 知彦

(72)【発明者】

【氏名】笹木 隆

(72)【発明者】

【氏名】松下 邦博

【審査官】鈴木 駿平

(56)【参考文献】

【文献】特開２０１８－０６７５６２（ＪＰ，Ａ）

【文献】特開平１０－０２２１６４（ＪＰ，Ａ）

【文献】特開２０１８－１７０３２２（ＪＰ，Ａ）

【文献】特開昭５８－０２１８１３（ＪＰ，Ａ）

【文献】特開２００１－１２６９５１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｇ ４／００－４／２２４

Ｈ０１Ｇ ４／２５５－４／４０

Ｈ０１Ｇ １３／００－１３／０６

(57)【特許請求の範囲】

【請求項1】

セラミックを主成分とする誘電体層が積層され、略直方体形状を有し、対向する２端面と、前記誘電体層の積層方向の上面および下面と、前記２端面、前記上面および前記下面以外の２側面とを有する積層チップと、
前記積層チップの内部に設けられ、前記２側面に引き出された突出部を有する複数の第１内部電極層と、
前記２端面の間において、前記２側面に設けられ、前記突出部と接続された外部電極と、を備え、
前記外部電極は、同一組成の一体物であり、前記２端面を結ぶ方向において、前記突出部に接続されていない領域では薄く形成され、前記突出部に向かって変曲点を有し、前記突出部に接続される領域では厚く形成されていることを特徴とするセラミック電子部品。

【請求項2】

前記外部電極において、前記突出部に接続される領域で厚く形成された厚膜部の最大厚みは、６μｍ以上であることを特徴とする請求項１に記載のセラミック電子部品。

【請求項3】

前記外部電極において、前記突出部に接続されていない領域で薄く形成された薄膜部の最大厚みは、３μｍ以下であることを特徴とする請求項１または請求項２に記載のセラミック電子部品。

【請求項4】

前記外部電極において、前記変曲点は、前記突出部から第１内部電極層の長手方向の外側に向かって３０μｍの位置から、前記長手方向の内側に向かって１０μｍの位置までの範囲に位置していることを特徴とする請求項１から請求項３のいずれか一項に記載のセラミック電子部品。

【請求項5】

セラミックを主成分とする誘電体層が積層され、略直方体形状を有し、対向する２端面と、前記誘電体層の積層方向の上面および下面と、前記２端面、前記上面および前記下面以外の２側面とを有する積層チップと、
前記積層チップの内部に設けられ、前記２端面に引き出された複数の第２内部電極層と、
前記２端面において前記第２内部電極層と接続された外部電極と、を備え、
前記外部電極は、前記２側面を結ぶ方向において、前記第２内部電極層に接続されている全体の領域が、前記第２内部電極層に接続されていない領域よりも厚く形成されていることを特徴とするセラミック電子部品。

【請求項6】

前記外部電極は、前記２側面を結ぶ方向において、前記第２内部電極層に接続されていない領域では前記第２内部電極層に接続される領域より厚さが薄く形成されていることを特徴とする請求項５に記載のセラミック電子部品。

【請求項7】

前記外部電極において、前記第２内部電極層に接続される前記領域である厚膜部と前記第２内部電極層に接続されていない前記領域である薄膜部との間に、変曲点があることを特徴とする請求項５または請求項６に記載のセラミック電子部品。

【請求項8】

前記外部電極において、前記変曲点は、前記第２内部電極層の前記２側面側の端から前記２側面に向かって３０μｍの位置から、前記第２内部電極層の前記２側面側の端から前記２側面と反対側に向かって１０μｍの位置までの範囲に位置していることを特徴とする請求項７に記載のセラミック電子部品。

【請求項9】

前記外部電極において、前記第２内部電極層に接続される前記領域である厚膜部の厚みが６μｍ以上であり、前記第２内部電極層に接続されていない前記領域である薄膜部の厚みが３μｍ以下であることを特徴とする請求項５から請求項８のいずれか一項に記載のセラミック電子部品。

【請求項10】

前記セラミック電子部品のサイズは、長さが１．０ｍｍから１．６ｍｍであり、幅が０．５ｍｍから０．８ｍｍであり、高さが０．５ｍｍから０．７ｍｍであることを特徴とする請求項５から請求項９のいずれか一項に記載のセラミック電子部品。

【請求項11】

前記誘電体層は、Ｂａ、Ｔｉ、Ｃａ、およびＺｒを含むことを特徴とする請求項５から請求項１０のいずれか一項に記載のセラミック電子部品。

【請求項12】

前記積層チップの内部に設けられ、前記２端面に引き出された複数の第２内部電極層と、
前記２端面において前記第２内部電極層と接続された１対の外部電極と、を備え、
前記１対の外部電極は、前記２側面を結ぶ方向において、前記第２内部電極層に接続されていない領域では薄く形成され、前記第２内部電極層に向かって変曲点を有し、前記第２内部電極層に接続される領域では厚く形成されていることを特徴とする請求項１から請求項１１のいずれか一項に記載のセラミック電子部品。

【請求項13】

前記外部電極は、同一組成の一体物である、請求項５～１１のいずれか一項に記載のセラミック電子部品。

【請求項14】

前記外部電極の上にめっき層が設けられている、請求項１～１３のいずれか一項に記載のセラミック電子部品。

【請求項15】

前記複数の第１内部電極層の少なくとも２つにおいて、前記突出部同士の位置が、前記２端面を結ぶ方向において互いにずれていることを特徴とする請求項１から請求項４のいずれか一項に記載のセラミック電子部品。

【請求項16】

セラミックを含有し長方形状の誘電体グリーンシート上に前記誘電体グリーンシートの２長辺の一部に露出するように印刷された内部電極用導電ペーストと、前記内部電極用導電ペーストと逆パターンに印刷されたセラミック含有の逆パターンスラリとを備えるパターン形成部が複数積層された略直方体形状のセラミック積層体を用意する工程と、
前記セラミック積層体において、２端面以外であって、前記パターン形成部の積層方向の上面および下面以外の２側面において、露出した複数の前記内部電極用導電ペーストを連続して覆うように外部電極用導電ペーストを塗布する工程と、
前記セラミック積層体と前記外部電極用導電ペーストとを焼成する工程と、を含み、
前記焼成する工程前において、前記２側面において、前記逆パターンスラリの積層部に対する前記外部電極用導電ペーストの濡れ性が、前記内部電極用導電ペーストの積層部に対する前記外部電極用導電ペーストの濡れ性よりも良いことを特徴とするセラミック電子部品の製造方法。

【請求項17】

セラミックを含有し長方形状の誘電体グリーンシート上に前記誘電体グリーンシートの対向する２辺のそれぞれ一部に露出するように印刷された内部電極用導電ペーストと、前記内部電極用導電ペーストと逆パターンに印刷されたセラミック含有の逆パターンスラリとを備えるパターン形成部が複数積層された略直方体形状のセラミック積層体を用意する工程と、
前記セラミック積層体の２端面において、露出した複数の前記内部電極用導電ペーストを連続して覆うように外部電極用導電ペーストを塗布する工程と、
前記セラミック積層体と前記外部電極用導電ペーストとを焼成する工程と、を含み、
前記焼成する工程前において、前記２端面において、前記逆パターンスラリの積層部に対する前記外部電極用導電ペーストの濡れ性が、前記内部電極用導電ペーストの積層部に対する前記外部電極用導電ペーストの濡れ性よりも良いことを特徴とするセラミック電子部品の製造方法。

【請求項18】

前記逆パターンスラリのバインダ含有量が、前記内部電極用導電ペーストのバインダ含有量よりも多いことを特徴とする請求項１６または請求項１７に記載のセラミック電子部品の製造方法。

【請求項19】

プラズマ処理によって、前記逆パターンスラリの積層部に対する前記外部電極用導電ペーストの濡れ性が、前記内部電極用導電ペーストの積層部に対する前記外部電極用導電ペーストの濡れ性よりも良くなるようにすることを特徴とする請求項１６または請求項１７に記載のセラミック電子部品の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、セラミック電子部品およびその製造方法に関する。

【背景技術】

【0002】

小型携帯端末などでは、部品の小型化が望まれている。例えば、３端子型積層セラミックコンデンサなどのセラミック電子部品は、低ＥＳＬ特性を有しているため、少ない員数で所望の性能を実現する。したがって、３端子型積層セラミックコンデンサなどのセラミック電子部品（例えば、特許文献１参照）は、省スペース化の要求を満たすことができる。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１４－２７０７７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

このような３端子型積層セラミックコンデンサなどのセラミック電子部品に対しても、さらなる小型・大容量化が求められている。しかしながら、容量領域の拡大や、積層数の増加は困難となっている。そこで、外部電極を薄くすることで、得られた外形寸法の余裕分を容量領域および積層数の増加に還元することが考えられる。しかしながら、外部電極を薄くしようとすると、耐湿性が低下するおそれがある。

【0005】

本発明は、上記課題に鑑みなされたものであり、耐湿性を維持しつつ外径寸法を抑制することができるセラミック電子部品およびその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明に係るセラミック電子部品は、セラミックを主成分とする誘電体層が積層され、略直方体形状を有し、対向する２端面と、前記誘電体層の積層方向の上面および下面と、前記２端面、前記上面および前記下面以外の２側面とを有する積層チップと、前記積層チップの内部に設けられ、前記２側面に引き出された突出部を有する複数の第１内部電極層と、前記２端面の間において、前記２側面に設けられ、前記突出部と接続された外部電極と、を備え、前記外部電極は、同一組成の一体物であり、前記２端面を結ぶ方向において、前記突出部に接続されていない領域では薄く形成され、前記突出部に向かって変曲点を有し、前記突出部に接続される領域では厚く形成されていることを特徴とする。前記外部電極において、前記突出部に接続される領域で厚く形成された厚膜部の最大厚みは、６μｍ以上であってもよい。前記外部電極において、前記突出部に接続されていない領域で薄く形成された薄膜部の最大厚みは、３μｍ以下であってもよい。前記外部電極において、前記変曲点は、前記突出部から第１内部電極層の長手方向の外側に向かって３０μｍの位置から、前記長手方向の内側に向かって１０μｍの位置までの範囲に位置していてもよい。

【0007】

本発明に係る他のセラミック電子部品は、セラミックを主成分とする誘電体層が積層され、略直方体形状を有し、対向する２端面と、前記誘電体層の積層方向の上面および下面と、前記２端面、前記上面および前記下面以外の２側面とを有する積層チップと、前記積層チップの内部に設けられ、前記２端面に引き出された複数の第２内部電極層と、前記２端面において前記第２内部電極層と接続された外部電極と、を備え、前記外部電極は、前記２側面を結ぶ方向において、前記第２内部電極層に接続されている全体の領域が、前記第２内部電極層に接続されていない領域よりも厚く形成されていることを特徴とする。前記外部電極は、前記２側面を結ぶ方向において、前記第２内部電極層に接続されていない領域では前記第２内部電極層に接続される領域より厚さが薄く形成されていてもよい。前記外部電極において、前記第２内部電極層に接続される前記領域である厚膜部と前記第２内部電極層に接続されていない前記領域である薄膜部との間に、変曲点があってもよい。前記外部電極において、前記変曲点は、前記第２内部電極層の前記２側面側の端から前記２側面に向かって３０μｍの位置から、前記第２内部電極層の前記２側面側の端から前記２側面と反対側に向かって１０μｍの位置までの範囲に位置していてもよい。前記外部電極において、前記第２内部電極層に接続される前記領域である厚膜部の厚みが６μｍ以上であり、前記第２内部電極層に接続されていない前記領域である薄膜部の厚みが３μｍ以下であってもよい。前記セラミック電子部品のサイズは、長さが１．０ｍｍから１．６ｍｍであり、幅が０．５ｍｍから０．８ｍｍであり、高さが０．５ｍｍから０．７ｍｍであってもよい。前記誘電体層は、Ｂａ、Ｔｉ、Ｃａ、およびＺｒを含んでいてもよい。上記セラミック電子部品において、前記積層チップの内部に設けられ、前記２端面に引き出された複数の第２内部電極層と、前記２端面において前記第２内部電極層と接続された１対の外部電極と、を備え、前記１対の外部電極は、前記２側面を結ぶ方向において、前記第２内部電極層に接続されていない領域では薄く形成され、前記第２内部電極層に向かって変曲点を有し、前記第２内部電極層に接続される領域では厚く形成されていてもよい。前記外部電極は、同一組成の一体物であってもよい。前記外部電極の上にめっき層が設けられていてもよい。

【0008】

上記セラミック電子部品において、前記複数の第１内部電極層の少なくとも２つにおいて、突出部同士の位置が、前記２端面を結ぶ方向において互いにずれていてもよい。

【0009】

本発明に係るセラミック電子部品の製造方法は、セラミックを含有し長方形状の誘電体グリーンシート上に前記誘電体グリーンシートの２長辺の一部に露出するように印刷された内部電極用導電ペーストと、前記内部電極用導電ペーストと逆パターンに印刷されたセラミック含有の逆パターンスラリとを備えるパターン形成部が複数積層された略直方体形状のセラミック積層体を用意する工程と、前記セラミック積層体において、２端面以外であって、前記パターン形成部の積層方向の上面および下面以外の２側面において、露出した複数の前記内部電極用導電ペーストを連続して覆うように外部電極用導電ペーストを塗布する工程と、前記セラミック積層体と前記外部電極用導電ペーストとを焼成する工程と、を含み、前記焼成する工程前において、前記２側面において、前記逆パターンスラリに対する前記外部電極用導電ペーストの濡れ性が、前記内部電極用導電ペーストに対する前記外部電極用導電ペーストの濡れ性よりも良いことを特徴とする。本発明に係る他のセラミック電子部品の製造方法は、セラミックを含有し長方形状の誘電体グリーンシート上に前記誘電体グリーンシートの対向する２辺のそれぞれ一部に露出するように印刷された内部電極用導電ペーストと、前記内部電極用導電ペーストと逆パターンに印刷されたセラミック含有の逆パターンスラリとを備えるパターン形成部が複数積層された略直方体形状のセラミック積層体を用意する工程と、前記セラミック積層体の２端面において、露出した複数の前記内部電極用導電ペーストを連続して覆うように外部電極用導電ペーストを塗布する工程と、前記セラミック積層体と前記外部電極用導電ペーストとを焼成する工程と、を含み、前記焼成する工程前において、前記２端面において、前記逆パターンスラリの積層部に対する前記外部電極用導電ペーストの濡れ性が、前記内部電極用導電ペーストの積層部に対する前記外部電極用導電ペーストの濡れ性よりも良いことを特徴とする。

【0010】

上記セラミック電子部品の製造方法において、前記逆パターンスラリのバインダ含有量を、前記内部電極用導電ペーストのバインダ含有量よりも多くしてもよい。プラズマ処理によって、逆パターンスラリの積層部に対する前記外部電極用導電ペーストの濡れ性が、前記内部電極用導電ペーストの積層部に対する前記外部電極用導電ペーストの濡れ性よりも良くなるようにしてもよい。

【発明の効果】

【0011】

本発明によれば、耐湿性を維持しつつ外径寸法を抑制することができる。

【図面の簡単な説明】

【0012】

【図1】積層セラミックコンデンサの斜視図である。

【図2】積層チップの内部における内部電極層の積層構造を例示する図である。

【図3】（ａ）および（ｂ）は外部電極を透過した状態での積層チップの斜視図である。

【図4】図３（ａ）のＡ－Ａ線断面図である。

【図5】図３（ａ）のＢ－Ｂ線断面図である。

【図6】（ａ）および（ｂ）はサイドマージン領域の断面を拡大したものであり、（ｃ）はエンドマージン領域の断面を拡大したものである。

【図7】（ａ）および（ｂ）は積層セラミックコンデンサを積層方向から透過した図である。

【図8】（ａ）は外部電極２０ｃを表す図であり、（ｂ）は外部電極２０ａを表す図である。

【図9】めっき層を例示する図である。

【図10】積層セラミックコンデンサの製造方法のフローを例示する図である。

【図11】（ａ）は第１パターン形成シート、第２パターン形成シートおよびカバーシートの積層構造を例示する図であり、（ｂ）は突出部の位置ずれについて例示する図である。

【図12】（ａ）～（ｆ）は外部電極２０ｃに対応する領域に外部電極用導電ペーストを塗布した場合の図である。

【発明を実施するための形態】

【0013】

以下、図面を参照しつつ、実施形態について説明する。

【0014】

（実施形態）
まず、セラミック電子部品の１例として、積層セラミックコンデンサの概略について説明する。図１は、積層セラミックコンデンサ１００の斜視図である。図１で例示するように、積層セラミックコンデンサ１００は、略直方体形状を有する積層チップ１０を備える。積層チップ１０は、対向する２端面を有する。積層チップ１０において、各層の積層方向の上下の面を上面および下面と称する。積層チップ１０において、２端面、上面および下面以外の２面を側面と称する。積層チップ１０の２端面の一方には外部電極２０ａが設けられており、他方には外部電極２０ｂが設けられている。外部電極２０ａ，２０ｂは、上面、下面および２側面に延在している。ただし、外部電極２０ａ，２０ｂは、上面、下面および２側面において互いに離間している。外部電極２０ａと外部電極２０ｂとの間において、外部電極２０ａおよび外部電極２０ｂと離間して、積層チップ１０の下面、一方の側面および上面にわたって、外部電極２０ｃが設けられている。また、外部電極２０ａと外部電極２０ｂとの間において、外部電極２０ａおよび外部電極２０ｂと離間して、積層チップ１０の下面、他方の側面および上面にわたっても、外部電極２０ｃが設けられている。これら２つの外部電極２０ｃは、互いに離間している。

【0015】

図２は、積層チップ１０の内部における内部電極層の積層構造を例示する図である。図２で例示するように、積層チップ１０の内部において、第１内部電極層３０と第２内部電極層４０とが互いに積層されている。第１内部電極層３０は、平面視で長方形状を有し、２つの長辺の中央部に突出部３１を有する。したがって、第１内部電極層３０は、平面視で略十字形状を有している。第２内部電極層４０は、平面視で長方形状を有する。第２内部電極層４０の長辺は、第１内部電極層３０の長辺よりも長くなっている。

【0016】

図３（ａ）は、外部電極２０ａ～２０ｃを透過した状態での積層チップ１０の斜視図である。図３（ａ）で例示するように、積層チップ１０の２端面に対して、各第２内部電極層４０が露出している。各第２内部電極層４０は、外部電極２０ａおよび外部電極２０ｂの両方に接続されている。積層チップ１０の２端面において、第１内部電極層３０は露出していない。したがって、第１内部電極層３０は、外部電極２０ａ，２０ｂには接続されていない。積層チップ１０の２側面に対して、第１内部電極層３０の突出部３１が露出している。当該２側面において、突出部３１は、外部電極２０ｃに接続されている。当該２側面に対して、第２内部電極層４０は露出していない。したがって、第２内部電極層４０は、外部電極２０ｃには接続されていない。

【0017】

第１内部電極層３０と第２内部電極層４０との間には、誘電体層５０が配置されている。積層チップ１０において、積層構造において第１内部電極層３０、第２内部電極層４０および誘電体層５０の積層方向（以下、積層方向と称する。）の上面および下面は、カバー層６０によって覆われている。

【0018】

なお、図３（ｂ）で例示するように、積層チップ１０の２側面において、各突出部３１が引き出されている領域を覆う領域を第１引出領域Ａ１と称する。当該２側面において、第１引出領域Ａ１の周辺の領域を第１周辺領域Ｂ１と称する。積層チップ１０の２端面において、各第２内部電極層４０が引き出されている領域を覆う領域を第２引出領域Ａ２と称する。当該２端面において、第２引出領域Ａ２の周辺の領域を第２周辺領域Ｂ２と称する。

【0019】

図４は、図３（ａ）のＡ－Ａ線断面図である。図４で例示するように、第１内部電極層３０と第２内部電極層４０とが対向する領域は、積層セラミックコンデンサ１００において電気容量を生じる領域である。そこで、当該領域を、容量領域７０と称する。積層チップ１０の両端面近傍において第２内部電極層４０同士が第１内部電極層３０を介さずに対向する領域を、エンドマージン領域８０と称する。エンドマージン領域８０は、電気容量を生じない領域である。

【0020】

図５は、図３（ａ）のＢ－Ｂ線断面図である。図５で例示するように、積層チップ１０において、積層チップ１０の２側面から第２内部電極層４０に至るまでの領域をサイドマージン領域９０と称する。すなわち、サイドマージン領域９０は、積層チップ１０の２側面側における、第２内部電極層４０の端部を覆うように設けられた領域である。サイドマージン領域９０においては、第１内部電極層３０の突出部３１同士が対向しているが、電気容量は生じない。

【0021】

図６（ａ）は、サイドマージン領域９０の断面を拡大したものである。サイドマージン領域９０は、誘電体層５０と逆パターン層５１とが、積層方向において交互に積層された構造を有する。容量領域７０の各誘電体層５０とサイドマージン領域９０の各誘電体層５０とは、互いに連続する層である。この構成によれば、容量領域７０とサイドマージン領域９０との段差が抑制される。なお、図６（ｂ）で例示するように、第１内部電極層３０の突出部３１が設けられている領域では、誘電体層５０、突出部３１、誘電体層５０、および逆パターン層５１の順に積層が繰り返されている。図６（ｃ）は、エンドマージン領域８０の断面（図３（ａ）のＡ－Ａ線の方向）を拡大したものである。エンドマージン領域８０は、誘電体層５０、逆パターン層５１、誘電体層５０、および第２内部電極層４０の順に積層が繰り返されている。この構成によれば、容量領域７０とエンドマージン領域８０との段差が抑制される。

【0022】

積層セラミックコンデンサ１００のサイズは、例えば、長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍであり、または長さ１．２ｍｍ、幅０．９ｍｍ、高さ０．８ｍｍであり、または長さ１．６ｍｍ、幅０．８ｍｍ、高さ０．７ｍｍであり、または長さ２．０ｍｍ、幅１．２５ｍｍ、高さ１．０ｍｍであり、または長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであるが、これらのサイズに限定されるものではない。

【0023】

第１内部電極層３０および第２内部電極層４０は、Ｎｉ（ニッケル），Ｃｕ（銅），Ｓｎ（スズ）等の卑金属を主成分とする。第１内部電極層３０および第２内部電極層４０として、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ａｇ（銀）、Ａｕ（金）などの貴金属やこれらを含む合金を用いてもよい。誘電体層５０は、一般式ＡＢＯ_３で表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ_３－αを含む。例えば、当該セラミック材料として、ＢａＴｉＯ_３（チタン酸バリウム）、ＣａＺｒＯ_３（ジルコン酸カルシウム）、ＣａＴｉＯ_３（チタン酸カルシウム）、ＳｒＴｉＯ_３（チタン酸ストロンチウム）、ペロブスカイト構造を形成するＢａ_{１-ｘ－ｙ}Ｃａ_ｘＳｒ_ｙＴｉ_１－ｚＺｒ_ｚＯ_３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等を用いることができる。逆パターン層５１およびカバー層６０は、セラミック材料を主成分とする。例えば、逆パターン層５１およびカバー層６０の主成分材料は、誘電体層５０の主成分材料と同じである。

【0024】

図７（ａ）は、積層セラミックコンデンサ１００を、積層方向から透過した図である。積層セラミックコンデンサ１００のような３端子型積層セラミックコンデンサは、低ＥＳＬ特性を有しているため、少ない員数で所望の性能を実現する。したがって、３端子型積層セラミックコンデンサは、省スペース化の要求を満たすことができる。このような３端子型積層セラミックコンデンサに対しても、さらなる小型・大容量化が求められている。しかしながら、容量領域７０の拡大や、積層数の増加は困難となっている。そこで、外部電極２０ａ～２０ｃを薄くすることで、得られた外形寸法の余裕分を容量領域７０および積層数の増加に還元することが考えられる。しかしながら、外部電極２０ａ～２０ｃを薄くしようとすると、耐湿性が低下するおそれがある。例えば、電圧印加時に、内部電極層と外部電極層との接続界面から、Ｈ_２が内部に拡散して容量領域７０に到達することで耐湿性が低下する。

【0025】

そこで、本実施形態においては、図７（ｂ）で例示するように、外部電極２０ｃは、突出部３１に接続される領域において厚く形成され、他の領域においては薄く形成されている。すなわち、外部電極２０ｃは、図３（ｂ）で例示した第１引出領域Ａ１において厚く形成され、第１周辺領域Ｂ１で薄く形成されている。それにより、積層セラミックコンデンサ１００の耐湿性を維持しつつ、外形寸法を抑制することができる。また、外部電極２０ａ，２０ｂは、第２内部電極層４０に接続される領域において厚く形成され、他の領域においては薄く形成されていることが好ましい。すなわち、外部電極２０ａ，２０ｂは、図３（ｂ）で例示した第２引出領域Ａ２において厚く形成され、第２周辺領域Ｂ２で薄く形成されていることが好ましい。この場合、積層セラミックコンデンサ１００の耐湿性をより高く維持しつつ、外形寸法をより抑制することができる。

【0026】

図８（ａ）で例示するように、積層方向から見た場合に、積層チップ１０の２端面を結ぶ方向において、外部電極２０ｃは、突出部３１を覆う厚膜部２１と、厚膜部２１の周辺の薄膜部２２とを備えている。厚膜部２１と薄膜部２２との境界には、段差（変曲点）Ｐ１が設けられている。すなわち、外部電極２０ｃは、突出部３１に接続されていない領域では薄く形成されており、変曲点Ｐ１から段差を有して厚くなる。例えば、厚膜部２１の最大厚みは、６μｍ以上であることが好ましい。薄膜部２２の最大厚みは、３μｍ以下であることが好ましい。また、変曲点Ｐ１は、突出部３１から第１内部電極層３０の長手方向外側に向かって３０μｍの位置から、当該長手方向内側に向かって１０μｍの位置までの範囲に位置していることが好ましい。

【0027】

図８（ｂ）で例示するように、積層方向から見た場合に、積層チップ１０の２側面を結ぶ方向において、外部電極２０ａは、第２内部電極層４０の露出部分を覆う厚膜部２３と、厚膜部２３の周辺の薄膜部２４とを備えていることが好ましい。厚膜部２３と薄膜部２４との境界には、段差（変曲点）Ｐ２が設けられている。すなわち、外部電極２０ａは、サイドマージン領域９０では薄く形成されており、変曲点Ｐ２から段差を有して厚くなることが好ましい。例えば、厚膜部２３は、６μｍ以上の厚みを有していることが好ましい。薄膜部２４は、３μｍ以下の厚みを有していることが好ましい。また、変曲点Ｐ２は、第２内部電極層４０の側面側端から側面に向かって３０μｍの位置から、第２内部電極層４０の側面側端から側面と反対側に向かって１０μｍの位置までの範囲に位置していることが好ましい。外部電極２０ｂも、外部電極２０ａと同様の形状を有していることが好ましい。

【0028】

外部電極２０ａ～２０ｃは、Ｃｕ，Ｎｉ，Ａｌ（アルミニウム），Ｚｎ（亜鉛）などの金属、またはこれらの２以上の合金（例えば、ＣｕとＮｉとの合金）を主成分とし、外部電極２０ａ～２０ｃの緻密化のためのガラス成分、外部電極２０ａ～２０ｃの焼結性を制御するための共材、などのセラミックを含んでいる。ガラス成分は、Ｂａ（バリウム），Ｓｒ（ストロンチウム），Ｃａ（カルシウム），Ｚｎ，Ａｌ，Ｓｉ（ケイ素），Ｂ（ホウ素）等の酸化物である。共材は、例えば、誘電体層５０の主成分と同じ材料を主成分とするセラミック成分である。

【0029】

図９で例示するように、外部電極２０ａの表面には、めっき層２５が設けられていてもよい。めっき層２５は、Ｃｕ，Ｎｉ，Ａｌ，Ｚｎ，Ｓｎなどの金属またはこれらの２以上の合金を主成分とする。めっき層２５は、単一金属成分のめっき層でもよく、互いに異なる金属成分の複数のめっき層でもよい。例えば、めっき層２５は、外部電極２０ａ側から順に、第１めっき層２６、第２めっき層２７および第３めっき層２８が形成された構造を有する。第１めっき層２６は、例えば、Ｃｕめっき層である。第２めっき層２７は、例えば、Ｎｉめっき層である。第３めっき層２８は、例えば、Ｓｎめっき層である。外部電極２０ｂ，２０ｃにおいても、同様のめっき層が設けられていてもよい。

【0030】

本実施形態に係る積層セラミックコンデンサ１００においては、外部電極２０ｃが、突出部３１に接続される領域において厚く形成され、他の領域においては薄く形成されている。それにより、積層セラミックコンデンサ１００の耐湿性を維持しつつ、外形寸法を抑制することができる。ところで、複数の突出部３１のうち少なくとも２つの位置は、積層チップ１０の２端面を結ぶ方向（積層セラミックコンデンサ１００の長手方向）において、互いにずれていてもよい。例えば、最大で１００μｍ程度、平均的には５０μｍ以内程度のズレが発生することがある。この場合においても、外部電極２０ｃが、各突出部３１に接続される領域において厚く形成され、他の領域においては薄く形成されていることが好ましい。

【0031】

続いて、積層セラミックコンデンサ１００の製造方法について説明する。図１０は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。

【0032】

（原料粉末作製工程）
まず、誘電体層５０の主成分であるセラミック材料の粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｍｇ（マグネシウム），Ｍｎ（マンガン），Ｖ（バナジウム），Ｃｒ（クロム），希土類元素(Ｙ（イットリウム）,Ｓｍ（サマリウム），Ｅｕ（ユウロピウム），Ｇｄ（ガドリニウム），Ｔｂ（テルビウム），Ｄｙ（ジスプロシウム）,Ｈｏ（ホロミウム）,Ｅｒ(エルビウム)，Ｔｍ（ツリウム）およびＹｂ（イッテルビウム）)の酸化物、並びに、Ｃｏ（コバルト），Ｎｉ，Ｌｉ（リチウム），Ｂ，Ｎａ（ナトリウム），Ｋ（カリウム）およびＳｉの酸化物もしくはガラスが挙げられる。例えば、まず、セラミック材料の粉末に添加化合物を含む化合物を混合して仮焼を行う。続いて、得られたセラミック材料の粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック材料の粉末を調製する。

【0033】

（積層工程）
次に、得られたセラミック材料の粉末に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み０．８μｍ以下の帯状の誘電体グリーンシートを塗工して乾燥させる。誘電体グリーンシートは、後述する焼成工程によって誘電体層５０となるシートである。

【0034】

次に、誘電体グリーンシートの表面に、内部電極用導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、第１内部電極層３０に対応する第１パターンおよび第２内部電極層４０に対応する第２パターンを配置する。内部電極用導電ペーストは、第１内部電極層３０および第２内部電極層４０の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。また、内部電極用導電ペーストには、共材として、誘電体層５０の主成分であるセラミック材料を分散させてもよい。次に、原料粉末作製工程で作製されたセラミック材料の粉末に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリを、誘電体グリーンシート上において、第１パターンおよび第２パターンと逆パターンに、第１逆パターンスラリおよび第２逆パターンスラリとして印刷する。それにより、第１パターンおよび第２パターンを有するシートが形成される。第１逆パターンスラリおよび第２逆パターンスラリは、後述する焼成工程によって逆パターン層５１となる。

【0035】

次に、第１パターンおよび第２パターンを有するシートを所定の大きさに打ち抜いて、打ち抜かれたシートを、基材を剥離した状態で、所定層数（例えば２００～５００層）だけ第１パターンと第２パターンとが交互に重なるように積層する。積層したシートの上下にカバー層６０となるカバーシートを圧着させ、所定チップ寸法（例えば１．０ｍｍ×０．５ｍｍ）にカットする。これにより、略直方体形状のセラミック積層体が得られる。なお、カバーシートも、原料粉末作製工程で作製されたセラミック材料の粉末に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合し、印刷することで作製することができる。

【0036】

上述した変曲点Ｐ１や段差の角度は、図３（ｂ）で例示した第１引出領域Ａ１の濡れ性と第１周辺領域Ｂ１の濡れ性との差に応じて決まる関数である。上述した変曲点Ｐ２や段差の角度は、図３（ｂ）で例示した第２引出領域Ａ２の濡れ性と第２周辺領域Ｂ２の濡れ性との差に応じて決まる関数である。そこで、積層工程で得られるセラミック積層体において、第１引出領域Ａ１、第１周辺領域Ｂ１、第２引出領域Ａ２、および第２周辺領域Ｂ２に対応する箇所におけるバインダ量を調整してもよい。ここでのバインダ量とは、誘電体グリーンシート、第１逆パターンスラリ、第２逆パターンスラリ、もしくは内部電極用導電ペーストに対する体積％または重量％である。

【0037】

例えば、バインダの露出量が多い面では、外部電極用導電ペーストの濡れ性が良くなる。したがって、バインダの露出量が多い面では、外部電極用導電ペーストが薄くなる。一方、バインダの露出量が少ない面では、外部電極用導電ペーストの濡れ性が悪くなる。したがって、バインダの露出量が少ない面では、外部電極用導電ペーストが厚くなる。そこで、第１逆パターンスラリのバインダ量を、内部電極用導電ペーストのバインダ量よりも多くしてもよい。接触角の観点からすると、積層工程で得られるセラミック積層体において、第１引出領域Ａ１に対応する領域の接触角が、第１周辺領域Ｂ１に対応する領域の接触角＋１５°を上回ることが好ましい。

【0038】

（塗布工程）
次に、セラミック積層体において、外部電極２０ａ～２０ｃに対応する領域に、共材を含む外部電極用導電ペーストを塗布する。具体的には、セラミック積層体において、第２パターンが露出する２端面のそれぞれを覆うように外部電極ペーストを塗布する。さらに、セラミック積層体の各側面において、露出した複数の第１パターンを連続して覆うように外部電極ペーストを塗布する。外部電極用導電ペーストの厚みは、外部電極用導電ペーストを希釈することで調整することができる。

【0039】

（焼成工程）
その後、セラミック積層体を、２００～３００℃のＮ_２雰囲気中で脱バインダした後に、還元雰囲気中で１１００～１３００℃で１０分～２時間焼成することで、各化合物が焼結する。このようにして、内部に焼結体からなる第１内部電極層３０、第２内部電極層４０、および誘電体層５０が積層されてなる積層チップ１０と、積層方向上下の最外層として形成されるカバー層６０とを有する積層セラミックコンデンサ１００が得られる。

【0040】

（再酸化処理工程）
その後、Ｎ_２ガス雰囲気中で６００℃～１０００℃で再酸化処理を行ってもよい。

【0041】

（めっき処理工程）
その後、電解めっき等の湿式めっきによって、外部電極２０ａ～２０ｃ上にめっき層２５を形成する。例えば、第１めっき層２６、第２めっき層２７および第３めっき層２８を順に形成する。

【0042】

本実施形態に係る製造方法によれば、外部電極２０ｃは、第１内部電極層３０に接続される領域において厚く形成され、他の領域においては薄く形成される。それにより、積層セラミックコンデンサ１００の耐湿性を維持しつつ、外形寸法を抑制することができる。また、外部電極２０ａ，２０ｂにおいても、第２内部電極層４０に接続される領域において厚く形成され、他の領域においては薄く形成される。それにより、積層セラミックコンデンサ１００の耐湿性を維持しつつ、外形寸法をより抑制することができる。

【0043】

また、本実施形態に係る製造方法によれば、積層チップ１０の２端面を結ぶ方向（積層セラミックコンデンサ１００の長手方向）において各突出部３１の位置が互いにずれていても、突出部３１を覆う外部電極２０ｃを厚くすることができる。以下、その理由について説明する。

【0044】

図１１（ａ）は、第１パターン形成部２００、第２パターン形成部３００およびカバーシート４００の積層構造を例示する図である。図１１（ａ）で例示するように、第１パターン形成部２００では、第１内部電極層３０に対応する第１パターン２０１と、逆パターン層５１に対応する第１逆パターンスラリ２０２とが形成されている。第２パターン形成部３００では、第２内部電極層４０に対応する第２パターン３０１と、逆パターン層５１に対応する第２逆パターンスラリ３０２とが形成されている。なお、図１１（ａ）においては、誘電体グリーンシートについては図示を省略している。

【0045】

積層工程において、各シートに位置ずれが生じる場合がある。この場合、図１１（ｂ）で例示するように、積層チップ１０の２端面を結ぶ方向（積層セラミックコンデンサ１００の長手方向）において、突出部３１の位置にバラツキが生じる。

【0046】

図１２（ａ）は、この場合において、外部電極２０ｃに対応する領域に外部電極用導電ペーストを塗布した場合の図である。図１２（ｂ）で例示するように、突出部３１の位置がずれていない層では、突出部３１が外部電極用導電ペーストの中央部に位置するようになる。この場合、当該突出部３１を覆う外部電極用導電ペーストは十分な厚みを有する。一方、図１２（ｃ）で例示するように、突出部３１の位置が大きくずれた層では、突出部３１が外部電極用導電ペーストの端部に位置するようになる。この場合、当該突出部３１を覆う外部電極用導電ペーストの厚みが不足する。それにより、突出部３１を覆う外部電極２０ｃの厚みが不足し、耐湿性を悪化させる箇所が現れる。

【0047】

これに対して、図１２（ｄ）で例示するように、本実施形態において外部電極２０ｃに対応する領域に外部電極用導電ペーストを塗布した場合の図である。本実施形態においては、積層工程で得られたセラミック積層体において、外部電極用導電ペーストの内部電極露出部分の濡れ性が周辺領域の濡れ性よりも悪くなっている。それにより、図１２（ｅ）および図１２（ｆ）で例示するように、突出部３１の位置が大きくずれた層でも、突出部３１を覆う外部電極用導電ペーストが十分な厚みを有する。それにより、突出部３１を覆う外部電極２０ｃを十分に厚くすることができる。

【0048】

（変形例）
上記製造方法においては、内部電極用導電ペーストの露出部に対する外部電極用導電ペーストの濡れ性を調整するために、バインダの露出量を調整したが、それに限られない。例えば、積層工程で得られるセラミック積層体の２側面において露出する内部電極用導電ペーストにプラズマ処理を行うことで、内部電極用導電ペーストの露出部に対する外部電極用導電ペーストの濡れ性が悪くなるように調整してもよい。または、プラズマ処理を行うことで、内部電極用導電ペーストの露出部の周辺に対する外部電極用導電ペーストの濡れ性が良くなるように調整してもよい。

【0049】

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】

【0050】

１０ 積層チップ
２０ａ，２０ｂ，２０ｃ 外部電極
２１ 厚膜部
２２ 薄膜部
２３ 厚膜部
２４ 薄膜部
２５ めっき層
２６ 第１めっき層
２７ 第２めっき層
２８ 第３めっき層
３０ 第１内部電極層
３１ 突出部
４０ 第２内部電極層
５０ 誘電体層
６０ カバー層
７０ 容量領域
８０ エンドマージン領域
９０ サイドマージン領域
１００ 積層セラミックコンデンサ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】