特許 7232010 積層セラミック電子部品の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-02-21

(45)【発行日】2023-03-02

(54)【発明の名称】積層セラミック電子部品の製造方法

(51)【国際特許分類】

   H01G 4/30 20060101AFI20230222BHJP

【ＦＩ】

H01G4/30 311A

H01G4/30 517

H01G4/30 201N

【請求項の数】 7

(21)【出願番号】P 2018195231

(22)【出願日】2018-10-16

(65)【公開番号】P2020064940

(43)【公開日】2020-04-23

【審査請求日】2021-09-02

(73)【特許権者】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】前田 浩平

(72)【発明者】

【氏名】小川 隆

(72)【発明者】

【氏名】福岡 哲彦

【審査官】北原 昂

(56)【参考文献】

【文献】特開２００５－１９１４０９（ＪＰ，Ａ）

【文献】特開平０７－１２２４５５（ＪＰ，Ａ）

【文献】米国特許第０５８００７６１（ＵＳ，Ａ）

【文献】特開２００２－１３４３５２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｇ ４／３０

(57)【特許請求の範囲】

【請求項1】

内部電極がセラミックシートを介して第１方向に積層された電極積層領域と、前記電極積層領域を前記第１方向両側からそれぞれ覆う第１カバー領域及び第２カバー領域と、を有するセラミック積層体であって、前記第１カバー領域は、前記電極積層領域上の第１カバー層と、前記第１カバー層の外側の第１外層と、を含み、前記第１カバー層と前記第１外層とは同一の材料で構成されているセラミック積層体を準備し、
前記第２カバー領域の表面から前記第１外層に達するまで、前記第１外層を分断せずに前記セラミック積層体を切断し、
前記第１外層を除去することで、前記セラミック積層体から積層チップを個片化する
積層セラミック電子部品の製造方法。

【請求項2】

請求項１に記載の積層セラミック電子部品の製造方法であって、
回転刃によって前記セラミック積層体を切断する
積層セラミック電子部品の製造方法。

【請求項3】

請求項１又は２に記載の積層セラミック電子部品の製造方法であって、
前記積層チップは、前記内部電極が露出する切断面を有し、
前記積層チップの前記切断面にサイドマージン部を形成する
積層セラミック電子部品の製造方法。

【請求項4】

請求項１から３のいずれか一項に記載の積層セラミック電子部品の製造方法であって、
前記第１外層は、前記第１方向に直交する面全体が、前記第１方向にほぼ均一な厚みで切削されることで除去される
積層セラミック電子部品の製造方法。

【請求項5】

請求項１から４のいずれか一項に記載の積層セラミック電子部品の製造方法であって、
前記第１外層は、５０μｍ以上である
積層セラミック電子部品の製造方法。

【請求項6】

請求項１から５のいずれか一項に記載の積層セラミック電子部品の製造方法であって、
前記第２カバー領域は、前記電極積層領域上の第２カバー層と、前記第２カバー層の外側の第２外層と、を含み、
前記セラミック積層体の切断後、前記第２外層を除去する
積層セラミック電子部品の製造方法。

【請求項7】

請求項６に記載の積層セラミック電子部品の製造方法であって、
前記第２外層は、前記第１方向に直交する面全体が、前記第１方向にほぼ均一な厚みで切削されることで除去される
積層セラミック電子部品の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層セラミックコンデンサ等の積層セラミック電子部品の製造方法に関する。

【背景技術】

【0002】

積層セラミックコンデンサ等の積層セラミック電子部品は、一般に、内部電極が積層された大判のセラミック積層体を、切断装置によって積層チップに個片化することで製造される。

【0003】

特許文献１には、積層体を粘着シートに貼り付けて切断し、複数の積層体チップを個片化する積層セラミック電子部品の製造方法が記載されている。同文献の製造方法では、粘着剤屑の発生を防止する観点から、セラミック層と内部導体とが交互に積層された領域を備えた積層体の一方主面側から切削ハーフカット溝を形成し、他方主面に位置決め溝を形成した後、位置決め溝に基づいて切削ハーフカット溝に達するように他方主面を溝状に切削して、積層体を複数の個々の積層体チップに分割する。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１４－１４３３５７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、特許文献１に記載の方法では、他方主面側の溝が切削ハーフカット溝に対してわずかにずれた場合に、切断面に各溝に起因する段差が形成されることがあった。これにより、形状不良や、切断面に露出した内部電極の短絡不良が発生し、歩留まりが低下しやすかった。

【0006】

以上のような事情に鑑み、本発明の目的は、歩留まりを向上させることが可能な積層セラミック電子部品の製造方法を提供することにある。

【課題を解決するための手段】

【0007】

上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品の製造方法は、内部電極がセラミックシートを介して第１方向に積層された電極積層領域と、上記電極積層領域を上記第１方向両側からそれぞれ覆う第１カバー領域及び第２カバー領域と、を有するセラミック積層体であって、上記第１カバー領域は、上記電極積層領域上の第１カバー層と、上記第１カバー層の外側の第１外層と、を含み、前記第１カバー層と前記第１外層とは同一の材料で構成されているセラミック積層体を準備する工程を含む。
上記第２カバー領域の表面から上記第１外層に達するまで、上記第１外層を分断せずに上記セラミック積層体が切断される。
上記第１外層を除去することで、上記セラミック積層体から積層チップが個片化される。

【0008】

上記製造方法では、セラミック積層体が第１外層を残した状態で切断された後、第１外層全体が除去されることで積層チップが個片化される。つまり、切断工程では、第１外層によってセラミック積層体が接続された状態であるため、分断された部分の姿勢を安定化できる。したがって、切断刃と積層チップとの接触に起因する切断面の傷の形成を防止できる。さらに、切断工程で切断刃の先端部分が達する第１外層が除去されるので、当該先端部分に起因する段差が形成されず、切断面の傷をより確実に防止できる。これらにより、上記積層セラミック電子部品の製造過程における歩留まりを向上できる。

【0009】

上記製造方法では、回転刃によって上記セラミック積層体を切断してもよい。
回転刃を用いることで、切断面の向きが安定化し、積層チップの形状不良を防止できる。したがって、上記積層セラミック電子部品の製造過程における歩留まりをさらに向上できる。

【0010】

また、上記積層チップは、上記内部電極が露出する切断面を有し、
上記積層チップの上記切断面にサイドマージン部が形成されてもよい。
つまり、サイドマージン部が上記積層チップに後付けされてもよい。これにより、内部電極の交差面積を増大させ、大容量化を実現できる。また、切断面の傷が防止されることで、切断面における内部電極の短絡不良を防止することができ、歩留まりを向上させることができる。

【0011】

上記第１外層は、上記第１方向に直交する面全体が、上記第１方向にほぼ均一な厚みで切削されることで除去されてもよい。
これにより、第１外層全体が除去され、第１カバー領域のうち第１カバー層のみが残ることとなり、積層チップを小型化することができる。

【0012】

上記第１外層は、５０μｍ以上であってもよい。
これにより、第１外層の厚みを十分確保することができ、切断工程において、分断された部分の姿勢をより安定化できる。また、第１外層を除去する際の切断厚みを容易に制御することができる。

【0013】

さらに、上記第２カバー領域は、上記電極積層領域上の第２カバー層と、上記第２カバー層の外側の第２外層と、を含み、
上記セラミック積層体の切断後、上記第２外層を除去してもよい。
これにより、第１カバー領域と第２カバー領域とを同様の厚みで形成することができ、セラミック積層体の形状のバランスを安定化させることができる。

【0014】

上記第２外層は、上記第１方向に直交する面全体が、上記第１方向にほぼ均一な厚みで切削されることで除去されてもよい。
これにより、第２外層全体が除去され、第２カバー領域のうち第２カバー層のみが残ることとなり、積層チップを小型化することができる。

【発明の効果】

【0015】

以上のように、本発明によれば、歩留まりを向上させることが可能な積層セラミック電子部品の製造方法を提供することができる。

【図面の簡単な説明】

【0016】

【図1】本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。

【図2】上記積層セラミックコンデンサのＡ－Ａ'線に沿った断面図である。

【図3】上記積層セラミックコンデンサのＢ－Ｂ'線に沿った断面図である。

【図4】上記積層セラミックコンデンサの製造方法を示すフローチャートである。

【図5】上記積層セラミックコンデンサの製造過程を示す斜視図である。

【図6】上記積層セラミックコンデンサの製造過程を示す側面図である。

【図7】上記積層セラミックコンデンサの製造過程を示す側面図である。

【図8】上記積層セラミックコンデンサの製造過程を示す側面図である。

【図9】上記積層セラミックコンデンサの製造過程を示す斜視図である。

【図10】上記積層セラミックコンデンサの製造過程を示す側面図である。

【図11】上記積層セラミックコンデンサの製造過程を示す側面図である。

【図12】上記積層セラミックコンデンサの製造過程を示す側面図である。

【図13】上記積層セラミックコンデンサの製造過程を示す斜視図である。

【図14】上記積層セラミックコンデンサの製造過程を示す斜視図である。

【図15】本実施形態の比較例に係る積層セラミックコンデンサの製造過程を示す模式的な側面図である。

【図16】本実施形態の比較例に係る積層チップの側面図である。

【図17】本実施形態の積層チップの側面図である。

【図18】本発明の他の実施形態に係る積層セラミックコンデンサの製造過程を示す斜視図である。

【発明を実施するための形態】

【0017】

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。

【0018】

［積層セラミックコンデンサ１０の構成］
図１～３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ－Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０のＢ－Ｂ'線に沿った断面図である。

【0019】

積層セラミックコンデンサ１０は、セラミック素体１１と、第１外部電極１４と、第２外部電極１５と、を備える。セラミック素体１１は、典型的には、Ｚ軸方向を向いた２つの主面と、Ｘ軸方向を向いた２つの端面と、Ｙ軸方向を向いた２つの側面と、を有する。なお、セラミック素体１１の各面を接続する稜部は丸みを帯びている。

【0020】

外部電極１４，１５は、セラミック素体１１の端面を覆い、セラミック素体１１を挟んでＸ軸方向に対向している。外部電極１４，１５は、セラミック素体１１の端面から主面及び側面に延出している。これにより、外部電極１４，１５では、Ｘ－Ｚ平面に平行な断面、及びＸ－Ｙ平面に平行な断面がいずれもＵ字状となっている。なお、外部電極１４，１５の形状は、図１に示すものに限定されない。

【0021】

外部電極１４，１５は、電気の良導体により形成されている。外部電極１４，１５を形成する電気の良導体としては、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属又は合金が挙げられる。

【0022】

セラミック素体１１は、積層チップ１６と、サイドマージン部１７と、を有する。積層チップ１６には、Ｘ軸方向を向いた２つの端面１６ａと、Ｙ軸方向を向いた２つの側面１６ｂと、Ｚ軸方向を向いた２つの主面１６ｃと、が形成されている。サイドマージン部１７は、積層チップ１６の２つの側面１６ｂをそれぞれ被覆している。

【0023】

積層チップ１６は、容量形成部１８と、容量形成部１８のＺ軸方向両側にそれぞれ設けられた第１カバー部１９及び第２カバー部２０と、を有する。容量形成部１８は、Ｚ軸方向にセラミック層を介して積層された内部電極１２，１３を有する。

【0024】

第１内部電極１２及び第２内部電極１３は、それぞれ、Ｘ－Ｙ平面に沿って延びるシート状に構成される。第１内部電極１２は、一方の端面１６ａまでＸ軸方向に延び、第１外部電極１４に接続される。第２内部電極１３は、他方の端面１６ａまでＸ軸方向に延び、第２外部電極１５に接続される。これにより、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、第１内部電極１２と第２内部電極１３との間のセラミック層に電圧が加わり、容量形成部１８に当該電圧に応じた電荷が蓄えられる。

【0025】

内部電極１２，１３は、Ｙ軸方向においては、容量形成部１８の全幅にわたって形成され、積層チップ１６の両側面１６ｂに露出している。これらの内部電極１２，１３の端部の位置は、Ｙ軸方向に０．５μｍの範囲内に相互に揃っている。

【0026】

内部電極１２，１３は、電気の良導体により形成されている。内部電極１２，１３を形成する電気の良導体としては、典型的にはニッケル（Ｎｉ）が挙げられ、この他にも銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属又は合金が挙げられる。

【0027】

セラミック素体１１では、内部電極１２，１３間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ_３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。

【0028】

なお、セラミック層は、チタン酸ストロンチウム（ＳｒＴｉＯ_３）系、チタン酸カルシウム（ＣａＴｉＯ_３）系、チタン酸マグネシウム（ＭｇＴｉＯ_３）系、ジルコン酸カルシウム（ＣａＺｒＯ_３）系、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ_３）系、ジルコン酸バリウム（ＢａＺｒＯ_３）系、酸化チタン（ＴｉＯ_２）系などで構成してもよい。

【0029】

第１カバー部１９及び第２カバー部２０並びにサイドマージン部１７は、絶縁性セラミックスで形成されるが、例えばセラミック素体１１で用いられた誘電体セラミックスを含んでいてもよい。これにより、カバー部１９，２０及びサイドマージン部１７と容量形成部１８との間に発生し得る内部応力が抑制される。

【0030】

第１カバー部１９及び第２カバー部２０は、以下の製造方法に示すように、未焼成のセラミックグリーンシートを焼成後の設計値よりも厚くなるように積層した後、所定の厚みで外層が除去されることで形成される。

【0031】

［積層セラミックコンデンサ１０の製造方法］
図４は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図５～１４は積層セラミックコンデンサ１０の製造過程を模式的に示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図４に沿って、図５～１４を適宜参照しながら説明する。

【0032】

（ステップＳ０１：セラミック積層体１０４の作製）
ステップＳ０１では、容量形成部１８を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部１９，２０を形成するための第３セラミックシート１０３と、を積層し、圧着することで、セラミック積層体１０４を作製する。

【0033】

図５に示すセラミックシート１０１，１０２，１０３は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。第１セラミックシート１０１には、第１内部電極１２に対応する未焼成の第１内部電極１１２が形成される。第２セラミックシート１０２には、第２内部電極１３に対応する未焼成の第２内部電極１１３が形成される。第３セラミックシート１０３には、内部電極が形成されていない。

【0034】

各内部電極１１２，１１３は、Ｘ軸方向に平行な切断線Ｌｘを横切り、かつＹ軸方向に平行な切断線Ｌｙに沿って延びる複数の帯状の電極パターンを有する。これらの内部電極１１２，１１３は、印刷法等により、導電性ペーストをセラミックシート１０１，１０２に塗布することで形成される。

【0035】

図５に示すように、セラミックシート１０１，１０２がＺ軸方向に交互に積層されることで、内部電極１１２，１１３がＺ軸方向に積層された電極積層領域１０５が形成される。また、セラミックシート１０３が電極積層領域１０５のＺ軸方向上下面に積層されることで、電極積層領域１０５をＺ軸方向両側からそれぞれ覆う第１カバー領域１０６及び第２カバー領域１０７が形成される。

【0036】

図６は、セラミック積層体１０４の模式的な側面図である。
第１カバー領域１０６は、電極積層領域１０５上の第１カバー層１０６ａと、第１カバー層１０６ａの外側の第１外層１０６ｂと、を含む。第１カバー層１０６ａは、焼成後の第１カバー部１９に対応する。第１外層１０６ｂは、後述する工程において除去される。

【0037】

第１カバー層１０６ａは、例えば、Ｚ軸方向における厚みが２０μｍ以上５０μｍ以下で形成される。また、第１外層１０６ｂは、例えば、Ｚ軸方向における厚みが５０μｍ以上２００μｍ以下となるように形成される。これにより、焼成後の積層セラミックコンデンサ１０を小型化できるとともに、後述するステップＳ０３の切断工程において、分断された電極積層領域１０５の姿勢をより確実に安定化させることができる。

【0038】

第１カバー層１０６ａ及び第１外層１０６ｂのＺ軸方向における厚みは、セラミックシート１０３の積層枚数で調整することができる。つまり、第１カバー層１０６ａ及び第１外層１０６ｂは、セラミックシート１０３が異なる枚数で積層された構成を有している。

【0039】

第２カバー領域１０７は、電極積層領域１０５上の第２カバー層１０７ａと、第２カバー層１０７ａの外側の第２外層１０７ｂと、を含む。第２カバー層１０７ａは、焼成後の第２カバー部２０に対応する。第２外層１０７ｂは、後述する工程において除去される。第２カバー層１０７ａ及び第２外層１０７ｂは、いずれもセラミックシート１０３の積層体で構成される。

【0040】

第２カバー層１０７ａ及び第２外層１０７ｂは、例えば、第１カバー層１０６ａ及び第１外層１０６ｂと同様の厚みで構成される。つまり、第２カバー層１０７ａは、例えば、Ｚ軸方向における厚みが２０μｍ以上５０μｍ以下で形成される。また、第２外層１０７ｂは、例えば、Ｚ軸方向における厚みが５０μｍ以上２００μｍ以下で形成される。

【0041】

各セラミックシート１０１，１０２，１０３は、一軸加圧等により圧着されて一体化される。本実施形態では、第１カバー領域１０６及び第２カバー領域１０７がＺ軸方向にほぼ同一の厚みで構成される。このため、圧着時に加熱されセラミックシート１０３が熱収縮した場合にも、第１カバー領域１０６及び第２カバー領域１０７の収縮率が同様となり、セラミック積層体１０４の反りなどの形状不良を防止できる。

【0042】

（ステップＳ０２：第１テープＴ１の貼り付け）
ステップＳ０２では、図７に示すように、第１外層１０６ｂの表面に、剥離可能な第１テープＴ１を貼り付ける。第１テープＴ１は、例えば所定の温度以上に加熱することにより粘着性が消失する発泡剥離テープや、紫外線照射により粘着性が消失するＵＶ剥離テープ等を用いることができる。第１テープＴ１のＺ軸方向における厚みは特に限定されないが、例えば、５０μｍ以上２００μｍ以下とすることができる。第１外層１０６ｂに第１テープＴ１を貼り付けることで、ステップＳ０３の切断工程において、分断された電極積層領域１０５の姿勢をより安定化させることができる。

【0043】

（ステップＳ０３：セラミック積層体１０４の切断（ハーフカット））
ステップＳ０３では、図８に示すように、第２カバー領域１０７の表面から第１外層１０６ｂに達するまで、第１外層１０６ｂを分断せずにセラミック積層体１０４を切断する。すなわち、本ステップでは、セラミック積層体１０４の第２カバー領域１０７から第１カバー領域１０６の第１カバー層１０６ａまでをハーフカットする。なお、ここでいうハーフカットとは、第１カバー層１０６ａの少なくとも一部を残して切断する態様をいうものとする。

【0044】

図９に示すように、セラミック積層体１０４は、本実施形態において、回転刃Ｐを有する切断装置を用いて、Ｘ軸方向及びＹ軸方向に沿って切断される。このような切断装置は、セラミック積層体１０４の側面から、セラミック積層体１０４を切削しながらＸ軸方向又はＹ軸方向に回転刃Ｐを進行させる（図９の白抜き矢印参照）。これにより、回転刃Ｐの進入によって発生するセラミック積層体１０４の内部応力を低減させることができる。したがって、この内部応力によって回転刃ＰがＸ軸方向及びＹ軸方向に対して斜めに進行することを防止でき、個片化された積層チップの形状不良を防止できる。

【0045】

回転刃Ｐの回転方向は限定されないが、例えば進行方向に位置する部分がＺ軸方向上方から下方、つまり第２カバー領域１０７から第１カバー領域１０６へと回転する方向とすることができる（図９の太線矢印参照）。これにより、切削屑が回転刃Ｐの進行方向後方へと排出でき、切削屑の散乱を防止することができる。

【0046】

（ステップＳ０４：第２外層１０７ｂの除去）
ステップＳ０４では、図１０に示すように、Ｚ軸方向上方に向いた第２外層１０７ｂを除去する。第２外層１０７ｂは、例えば、ステップＳ０３で用いた切断装置や、グラインダ等の切削装置を用いて、Ｚ軸方向に直交するＸＹ平面全体がほぼ均一な厚みで切削されることにより除去される。これにより、第２カバー領域１０７側のＺ軸方向の厚みが、焼成後の第２カバー部２０に対応する厚みに調整される。

【0047】

（ステップＳ０５：第２テープＴ２の貼り付け及び第１テープＴ１の剥離）
ステップＳ０５では、図１１に示すように、第２カバー層１０７ａの表面に、剥離可能な第２テープＴ２を貼り付けるとともに、第１外層１０６ｂから第１テープＴ１を剥離する。第２テープＴ２は、例えば所定の温度以上に加熱することにより粘着性が消失する発泡剥離テープや、紫外線照射により粘着性が消失するＵＶ剥離テープ等を用いることができる。第２テープＴ２として発泡剥離テープを用いる場合は、例えば、第１テープＴ１よりも高い温度（発泡温度）で粘着力が消失するテープを用いることができる。これにより、第１テープＴ１の発泡温度以上であって、第２テープＴ２の発泡温度以下の温度で加熱することで、第１テープＴ１のみを選択的に剥離することができる。

【0048】

（ステップＳ０６：第１外層１０６ｂの除去）
ステップＳ０６では、図１２に示すように、第１外層１０６ｂを除去する。本ステップでは、例えば第１外層１０６ｂがＺ軸方向上方に向くようにセラミック積層体１０４をＺ軸方向に反転させた後、ステップＳ０４の第２外層１０７ｂの除去と同様に第１外層１０６ｂ全体を除去する。つまり、第１外層１０６ｂは、Ｚ軸方向に直交するＸＹ平面全体がほぼ均一な厚みで切削されることにより除去される。これにより、第１カバー領域１０６側のＺ軸方向の厚みが、焼成後の第１カバー部１９に対応する厚みに調整されるとともに、セラミック積層体１０４から複数の積層チップ１１６が個片化される。

【0049】

図１３は、積層チップ１１６の斜視図である。積層チップ１１６は、Ｙ軸方向に向いた切断面である側面１１６ｂと、Ｘ軸方向に向いた切断面である端面１１６ａと、を有する。側面１１６ｂからは、未焼成の内部電極１１２，１１３の端部が露出している。

【0050】

（ステップＳ０７：サイドマージン部１１７の形成）
ステップＳ０７では、積層チップ１１６の側面１１６ｂにサイドマージン部１１７を形成する。サイドマージン部１１７は、セラミックシートの貼り付け、セラミックペーストの塗布等によって形成される。これにより、図１４に示すような未焼成のセラミック素体１１１が作製される。

【0051】

（ステップＳ０８：焼成）
ステップＳ０８では、ステップＳ０７で得られたセラミック素体１１１を焼成することにより、図１～３に示す積層セラミックコンデンサ１０のセラミック素体１１を作製する。焼成温度は、セラミック素体１１１の焼結温度に基づいて決定することができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。

【0052】

（ステップＳ０９：外部電極形成）
ステップＳ０９では、ステップＳ０８で得られたセラミック素体１１のＸ軸方向両端部に外部電極１４，１５を形成する。一例として、まず、導電性ペーストをセラミック素体１１のＸ軸方向両端部に塗布し、この導電性ペーストを焼き付けて下地膜を形成する。次に、下地膜が形成されたセラミック素体１１をメッキ液に浸漬させて電解メッキを行うことで、１又は複数のメッキ膜を形成する。
これにより、図１～３に示すような積層セラミックコンデンサ１０が形成される。

【0053】

なお、上記のステップＳ０９における処理の一部を、ステップＳ０８の前に行ってもよい。例えば、ステップＳ０８の前に未焼成のセラミック素体１１１のＸ軸方向両端面に未焼成の電極材料を塗布し、ステップＳ０８において、未焼成のセラミック素体１１１を焼成すると同時に、未焼成の電極材料を焼き付けて外部電極１４，１５の下地層を形成してもよい。また、脱バインダ処理したセラミック素体１１１に未焼成の電極材料を塗布して、これらを同時に焼成してもよい。

【0054】

以上の製造方法では、セラミック積層体１０４が、第１カバー層１０６ａの外側に第１外層１０６ｂを有し、第１外層１０６ｂを分断せずにセラミック積層体１０４をハーフカットする。つまり、第１外層１０６ｂの存在によって、切断中の電極積層領域１０５を固定し、姿勢を安定化できる。これにより、回転刃Ｐに接触することによる切断面（側面１１６ｂ）への傷の形成を防止するとともに、切断位置ずれに伴う積層チップ１１６の形状不良を防止することができる。

【0055】

図１５は、本実施形態の比較例に係るセラミック積層体２０４を切断する工程を示す模式的な側面図である。セラミック積層体２０４は、セラミック積層体１０４と同様の電極積層領域１０５と、これをＺ軸方向両側から覆う第１カバー層２０６ａ及び第２カバー層２０７ａと、を有し、第１外層及び第２外層を有さない。セラミック積層体２０４は、第２カバー層２０７ａをＺ軸方向上方に向けて、第１カバー層２０６ａをテープＴ３に貼り付けられた状態で切断される。

【0056】

テープＴ３は、例えば剥離可能な発泡テープで構成され、所定以上の温度で発泡する発泡剤を含む粘着層Ｔ３１と、基材となるフィルム層Ｔ３２と、を有する。セラミック積層体２０４の切断時には、粘着層Ｔ３１に貼り付けられた第１カバー層２０６ａを完全に分断するため、フィルム層Ｔ３２の途中まで切断刃によって切断される。

【0057】

これにより、積層チップ２１６が、分断された粘着層Ｔ３１のみによって支持されることとなる。積層チップ２１６は、直方体状で重心が高いことに加え、支持部である粘着層Ｔ３１が柔らかく変形しやすい。このため、切断刃の進入によって積層チップ２１６の姿勢が不安定になり、切断面が切断刃に接触しやすい。

【0058】

この結果、図１６の側面図に示すように、切断面である積層チップ２１６の側面２１６ｂには、切断刃と接触したことによる多数の傷Ｈが形成される。このような傷Ｈは、積層チップ２１６の形状不良を引き起こす。これに加えて、内部電極１１２，１１３が側面２１６ｂから露出する場合には、短絡不良も引き起こすことがある。したがって、切断工程における歩留まりが低下する。

【0059】

一方、本実施形態によれば、切断時において各積層チップ１１６の姿勢及び位置が第１外層１０６ｂによって完全に固定されるため、切断面が切断刃と接触することを防止できる。これにより、図１７に示すように、傷のほとんどない側面１１６ｂが実現でき、形状不良や短絡不良に起因する歩留まりの低下を抑制できる。

【0060】

さらに、切断時に回転刃Ｐの先端部分が達する第１外層が、ステップＳ０６において除去される。これにより、切断面である端面１１６ａ及び側面１１６ｂに当該先端部分に起因する段差が形成されず、傷をより確実に防止できる。

【0061】

また、本実施形態では、大幅な工数の増加や設備の導入をせずに、切断工程における各積層チップ１１６を固定することができる。これにより、生産性を維持しつつ、切断工程における歩留まりを容易に向上させることができる。

【0062】

以上、本発明の一実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。

【0063】

上述の実施形態では、サイドマージン部１１７を積層チップ１１６に後付けする製造方法を示したが、これに限定されない。例えば、図１８に示すように、セラミックシート１０１，１０２に、複数の矩形パターンを含む内部電極１１２，１１３を形成し、内部電極１１２，１１３周囲のマージン部分を切断することで、サイドマージン部１１７を有するセラミック素体１１１を積層チップとして個片化してもよい。この場合にも、切断面の傷や姿勢の不安定さに起因する積層チップ１１６の形状不良を防止できる。

【0064】

また、第２カバー領域１０７は、第２外層を有さなくてもよく、第２カバー層１０７ａを少なくとも有していればよい。この場合は、ステップＳ０４の第２外層１０７ｂの除去工程は不要となる。

【0065】

また、ステップＳ０２の第１テープＴ１の貼り付け工程及びステップＳ０５の第２テープＴ２の貼り付け及び第１テープＴ１の剥離工程は必須ではなく、例えばこれらのテープＴ１，Ｔ２を用いずに、切断装置の真空チャック機構等によってセラミック積層体１０４を固定しつつ切断してもよい。

【0066】

上述のステップＳ０３では、回転刃Ｐによってセラミック積層体１０４を切断する態様を示したが、押切刃を用いてもよい。この場合も、切断時にセラミック積層体１０４を固定できるため、積層チップ１１６の形状不良を効果的に防止できる。

【0067】

また、上記実施形態では、積層セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、本発明は、相互に対を成す内部電極が交互に配置される積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、圧電素子などが挙げられる。

【符号の説明】

【0068】

１０…積層セラミックコンデンサ
１１…セラミック素体
１２，１３…内部電極
１４，１５…外部電極
１６…積層チップ
１７…サイドマージン部
１９…第１カバー部
２０…第２カバー部
１０４…（未焼成の）セラミック積層体
１０５…電極積層領域
１０６…第１カバー領域
１０６ａ…第１カバー層
１０６ｂ…第１外層
１０７…第２カバー領域
１０７ａ…第２カバー層
１０７ｂ…第２外層
１１６…（未焼成の）積層チップ
１１７…（未焼成の）サイドマージン部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】