特許 7236078 半導体発光素子および半導体発光素子の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-03-01

(45)【発行日】2023-03-09

(54)【発明の名称】半導体発光素子および半導体発光素子の製造方法

(51)【国際特許分類】

   H01L 33/24 20100101AFI20230302BHJP

   H01L 33/08 20100101ALI20230302BHJP

   H01L 33/42 20100101ALI20230302BHJP

   H01L 33/04 20100101ALI20230302BHJP

   H01L 33/14 20100101ALI20230302BHJP

   H01L 21/205 20060101ALI20230302BHJP

【ＦＩ】

H01L33/24

H01L33/08

H01L33/42

H01L33/04

H01L33/14

H01L21/205

【請求項の数】 8

(21)【出願番号】P 2019164083

(22)【出願日】2019-09-10

(65)【公開番号】P2021044329

(43)【公開日】2021-03-18

【審査請求日】2022-06-16

【国等の委託研究の成果に係る記載事項】（出願人による申告）平成３１年度、文部科学省、「省エネルギー社会の実現に資する次世代半導体研究開発」委託事業、産業技術力強化法第１７条の適用を受ける特許出願

(73)【特許権者】

【識別番号】000001133

【氏名又は名称】株式会社小糸製作所

(73)【特許権者】

【識別番号】599002043

【氏名又は名称】学校法人 名城大学

(73)【特許権者】

【識別番号】000241463

【氏名又は名称】豊田合成株式会社

(74)【代理人】

【識別番号】110001667

【氏名又は名称】弁理士法人プロウィン

(72)【発明者】

【氏名】上山 智

(72)【発明者】

【氏名】竹内 哲也

(72)【発明者】

【氏名】岩谷 素顕

(72)【発明者】

【氏名】赤▲崎▼ 勇

(72)【発明者】

【氏名】曽根 直樹

(72)【発明者】

【氏名】飯田 一喜

(72)【発明者】

【氏名】大矢 昌輝

【審査官】淺見 一喜

(56)【参考文献】

【文献】特表２０１６－５１８７０３（ＪＰ，Ａ）

【文献】特開２０１８－１９０７９４（ＪＰ，Ａ）

【文献】特開２０１９－１２７４４（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１４／０２４６６４７（ＵＳ，Ａ１）

【文献】Mizuki Terazawa et al.，Hybrid simulation of light extraction efficiency in multi-quantum-shell (MQS) NW (nanowire) LED with a current diffusion layer，Japanese Journal of Applied Physics，日本，2019年05月14日，Vol.58, SCCC17，pp.1-5

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ３３／００－３３／６４

Ｈ０１Ｌ ２１／２０５

ＪＳＴＰｌｕｓ（ＪＤｒｅａｍＩＩＩ）

ＪＳＴ７５８０（ＪＤｒｅａｍＩＩＩ）

ＪＳＴＣｈｉｎａ（ＪＤｒｅａｍＩＩＩ）

(57)【特許請求の範囲】

【請求項1】

成長基板と、前記成長基板上に形成された柱状半導体層と、前記柱状半導体層を覆う埋込半導体層とを備える半導体発光素子であって、
前記柱状半導体層は、中心にｎ型ナノワイヤ層が形成され、前記ｎ型ナノワイヤ層よりも外周に活性層が形成され、前記活性層よりも外周にｐ型半導体層が形成され、前記ｐ型半導体層よりも外周にトンネル接合層が形成されており、
前記柱状半導体層の少なくとも一部に、前記埋込半導体層から前記トンネル接合層の一部まで除去された除去領域が設けられていることを特徴とする半導体発光素子。

【請求項2】

請求項１に記載の半導体発光素子であって、
前記柱状半導体層を複数備え、前記除去領域が複数の前記柱状半導体層にわたって設けられていることを特徴とする半導体発光素子。

【請求項3】

請求項１または２に記載の半導体発光素子であって、
前記除去領域は、前記ｐ型半導体層の一部まで除去されていることを特徴とする半導体発光素子。

【請求項4】

請求項１または２に記載の半導体発光素子であって、
前記除去領域は、前記活性層の一部まで除去されていることを特徴とする半導体発光素子。

【請求項5】

請求項１または２に記載の半導体発光素子であって、
前記除去領域は、前記ｎ型ナノワイヤ層の一部まで除去されていることを特徴とする半導体発光素子。

【請求項6】

請求項１から５の何れか一つに記載の半導体発光素子であって、
前記除去領域上に絶縁膜が形成され、前記埋込半導体層の少なくとも一部および前記除去領域を覆って透明電極が形成されていることを特徴とする半導体発光素子。

【請求項7】

請求項１から６の何れか一つに記載の半導体発光素子であって、
前記ｎ型ナノワイヤ層の最上部に高抵抗層が形成されていることを特徴とする半導体発光素子。

【請求項8】

成長基板上に開口部を有するマスク層を形成するマスク工程と、選択成長を用いて前記開口部に柱状半導体層を形成する成長工程と、前記柱状半導体層を覆うように前記成長基板上に埋込半導体層を成長させる埋込工程とを有し、
前記成長工程は、ｎ型ナノワイヤ層を形成する工程と、前記ｎ型ナノワイヤ層よりも外側に活性層を形成する工程と、前記活性層よりも外側にｐ型半導体層を形成する工程と、前記ｐ型半導体層よりも外側にトンネル接合層を形成する工程を含み、
前記埋込工程後に、前記柱状半導体層の少なくとも一部に前記埋込半導体層から前記トンネル接合層の一部まで除去して除去領域を形成する除去工程と、
前記除去工程後に、前記ｐ型半導体層をアニールする活性化工程を有することを特徴とする半導体発光素子の成長方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体発光素子および半導体発光素子の製造方法に関する。

【背景技術】

【0002】

近年、窒化物系半導体の結晶成長方法が急速に進展し、この材料を用いた高輝度の青色、緑色発光素子が実用化された。従来から存在した赤色発光素子とこれらの青色発光素子、緑色発光素子を組み合わせることで光の３原色全てが揃い、フルカラーのディスプレイ装置も実現可能となった。即ち、光の３原色全てを混合させると白色の光を得ることもできるようになり、照明用デバイスへの応用も可能である。

【0003】

照明用途の光源に用いる半導体発光素子では、高電流密度領域において高いエネルギー変換効率と高い光出力を実現できることが望ましく、放出される光の配光特性が安定していることが望ましい。これらの課題を解決するために特許文献１では、半導体基板上にｎ型ナノワイヤコアと中間活性層とｐ型シェルを成長し、シェル上にＩＴＯ等の透明導電膜を形成した半導体発光素子が提案されている。

【0004】

しかし特許文献１の従来技術では、電流注入のためにシェル上にＩＴＯ膜を形成する必要があり、中間活性層での発光の一部がＩＴＯ膜によって吸収されて外部量子効率が低下するという問題が生じる。特に、端面発光型レーザや垂直共振器型半導体レーザでは、共振器内を光が往復する構造であるため、ＩＴＯでの光吸収はレーザ発振に悪影響を及ぼしてしまうという問題があった。

【0005】

また特許文献２には、透明導電膜での光吸収を防止するために、活性層の外周にｐ型半導体層とトンネル接合層を形成し、埋込半導体層をコンタクト層としてナノワイヤコアの側面から電流を注入する技術が開示されている。

【先行技術文献】

【特許文献】

【0006】

【文献】特表２０１６－５１８７０３号公報

【文献】特開２０１９－０１２７４４号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

特許文献２の従来技術では、柱状半導体層に含まれるｐ型半導体層を活性化するために、トンネル接合層を形成した後にトンネル接合層の一部を除去し、ｐ型半導体層を露出させて熱処理を施すことでｐ型半導体層に取り込まれた水素を離脱させてｐ型半導体層を活性化させている。

【0008】

しかし特許文献２では、ｐ型半導体層を活性化させた後に埋込半導体層を再成長させているため、埋込半導体層の成長に用いる窒素原料ガスのアンモニアに含まれる水素がｐ型半導体層に取り込まれ、ｐ型半導体層の一部が不活性化される可能性がある。半導体発光素子においてｐ型半導体層の一部が不活性化されると、発光効率の低下や順方向電圧の増大などが生じるため好ましくない。

【0009】

そこで本発明は、上記従来の問題点に鑑みなされたものであり、柱状半導体層におけるｐ型半導体層の活性化率を向上させることが可能な半導体発光素子および半導体発光素子の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0010】

上記課題を解決するために、本発明の半導体発光素子は、成長基板と、前記成長基板上に形成された柱状半導体層と、前記柱状半導体層を覆う埋込半導体層とを備える半導体発光素子であって、前記柱状半導体層は、中心にｎ型ナノワイヤ層が形成され、前記ｎ型ナノワイヤ層よりも外周に活性層が形成され、前記活性層よりも外周にｐ型半導体層が形成され、前記ｐ型半導体層よりも外周にトンネル接合層が形成されており、前記柱状半導体層の少なくとも一部に、前記埋込半導体層から前記トンネル接合層の一部まで除去された除去領域が設けられていることを特徴とする。

【0011】

このような本発明の半導体発光素子では、除去領域で埋込半導体層とトンネル接合層の一部が除去されているため、全ての半導体層を成長した後にｐ型半導体層の活性化を行うことができ、活性化処理後の再成長で水素が取り込まれることを防止し、柱状半導体層におけるｐ型半導体層の活性化率を向上させることが可能である。

【0012】

また本発明の一態様では、前記柱状半導体層を複数備え、前記除去領域が複数の前記柱状半導体層にわたって設けられている。

【0013】

また本発明の一態様では、前記除去領域は、前記ｐ型半導体層の一部まで除去されている。

【0014】

また本発明の一態様では、前記除去領域は、前記活性層の一部まで除去されている。

【0015】

また本発明の一態様では、前記除去領域は、前記ｎ型ナノワイヤ層の一部まで除去されている。

【0016】

また本発明の一態様では、前記除去領域上に絶縁膜が形成され、前記埋込半導体層の少なくとも一部および前記除去領域を覆って透明電極が形成されている。

【0017】

また本発明の一態様では、前記ｎ型ナノワイヤ層の最上部に高抵抗層が形成されている。

【0018】

上記課題を解決するために、本発明の半導体発光素子の製造方法は、成長基板上に開口部を有するマスク層を形成するマスク工程と、選択成長を用いて前記開口部に柱状半導体層を形成する成長工程と、前記柱状半導体層を覆うように前記成長基板上に埋込半導体層を成長させる埋込工程とを有し、前記成長工程は、ｎ型ナノワイヤ層を形成する工程と、前記ｎ型ナノワイヤ層よりも外側に活性層を形成する工程と、前記活性層よりも外側にｐ型半導体層を形成する工程と、前記ｐ型半導体層よりも外側にトンネル接合層を形成する工程を含み、前記埋込工程後に、前記柱状半導体層の少なくとも一部に前記埋込半導体層から前記トンネル接合層の一部まで除去して除去領域を形成する除去工程と、前記除去工程後に、前記ｐ型半導体層をアニールする活性化工程を有することを特徴とする。

【発明の効果】

【0019】

本発明では、柱状半導体層におけるｐ型半導体層の活性化率を向上させることが可能な半導体発光素子および半導体発光素子の製造方法を提供することができる。

【図面の簡単な説明】

【0020】

【図1】第１実施形態に係る半導体発光素子１０を示す模式図である。

【図2】半導体発光素子１０の製造方法を示す模式図であり、図２（ａ）はマスク形成工程、図２（ｂ）はナノワイヤ成長工程、図２（ｃ）は成長工程、図２（ｄ）は除去工程、図２（ｅ）は電極形成工程を示している。

【図3】第２実施形態に係る半導体発光素子３０の柱状半導体層部分の構造を拡大して示す模式図である。

【図4】第３実施形態に係る半導体発光素子４０の柱状半導体層部分の構造を拡大して示す模式図である。

【図5】半導体発光素子４０の製造方法を示す模式図であり、図５（ａ）はマスク形成工程、図５（ｂ）はナノワイヤ成長工程、図５（ｃ）は成長工程、図５（ｄ）は除去工程、図５（ｅ）は電極形成工程を示している。

【図6】第４実施形態に係る半導体発光素子５０の柱状半導体層部分の構造を拡大して示す模式図である。

【図7】第５実施形態に係る半導体発光素子６０の柱状半導体層部分の構造を拡大して示す模式図である。

【発明を実施するための形態】

【0021】

（第１実施形態）
以下、本発明の実施の形態について、図面を参照して詳細に説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付すものとし、適宜重複した説明は省略する。図１は、第１実施形態に係る半導体発光素子１０を示す模式図である。

【0022】

図１に示すように、半導体発光素子１０は、成長基板１１と、下地層１２と、マスク１３と、ｎ型ナノワイヤ層１４と、活性層１５と、ｐ型半導体層１６と、トンネル接合層１７と、埋込半導体層１８とを備えている。ここで、ｎ型ナノワイヤ層１４、活性層１５、ｐ型半導体層１６およびトンネル接合層１７は、成長基板１１に対して垂直方向に選択成長されて柱形状とされており、本発明における柱状半導体層を構成している。複数の柱状半導体層の一部では、埋込半導体層１８からトンネル接合層１７およびｐ型半導体層１６の一部まで除去された除去領域１９が形成されている。

【0023】

図１に示すように、半導体発光素子１０の一部は下地層１２が露出されており、下地層１２上にカソード電極２０，２１が形成されている。また、柱状半導体層の上方には、一部領域に埋込半導体層１８が残されており、当該領域の埋込半導体層１８上にアノード電極２２，２３が形成されている。上述したように、アノード電極２２，２３が形成されていない領域では、ｐ型半導体層１６が部分的に露出するまで埋込半導体層１８およびトンネル接合層１７が除去されて除去領域１９が形成されている。ここでｐ型半導体層１６が露出とは、半導体発光素子１０を構成する全ての半導体層が形成された後に露出されたことを意味しており、後述するように後工程でパッシベーション膜や透明電極、絶縁膜等が形成されていてもよい。

【0024】

成長基板１１は、半導体材料を結晶成長可能な材料で構成された略平板状の部材であり、主面側にマスク１３が形成されている。成長基板１１は単一の材料で構成されていてもよく、単結晶基板上にバッファ層等の複数の半導体層を成長させたものを用いてもよい。成長基板１１は、バッファ層を介して半導体単結晶層を成長させるための材料から構成される単結晶の基板であればよく、半導体発光素子１０を窒化物系半導体で構成する場合にはｃ面サファイア基板が好ましいが、Ｓｉ等の他の異種基板であってもよい。また、レーザ発振させるためには、共振器面が劈開により形成しやすいｃ面ＧａＮ基板を用いてもよい。バッファ層は、単結晶基板と下地層１２の間に形成されて両者の格子不整合を緩和するための層である。単結晶基板としてｃ面サファイア基板を用いる場合には材料としてＡｌＮを用いることが好ましいが、ＧａＮやＡｌＧａＮなどを用いるとしてもよい。

【0025】

下地層１２は、成長基板１１やバッファ層上に形成された単結晶の半導体層であり、ノンドープのＧａＮを数μｍの厚さで形成することが好ましい。下地層１２は単層で構成するとしてもよく、ｎ型コンタクト層等のｎ型半導体層を備えた複数層で構成するとしてもよい。ｎ型コンタクト層は、ｎ型不純物がドープされた半導体層であり、例えばＳｉドープしたｎ型Ａｌ_０．０５Ｇａ_０．９５Ｎが挙げられる。図１に示したように、下地層１２の一部は露出されてカソード電極２０，２１が形成されている。

【0026】

マスク１３は、下地層１２の表面に形成された誘電体材料からなる層である。マスク１３を構成する材料としては、マスク１３からは半導体の結晶成長が困難なものを選択し、例えばＳｉＯ_２やＳｉＮ_ｘなどが好適である。マスク１３には後述する開口部が複数形成されており、開口部から部分的に露出した下地層１２から半導体層が成長可能とされている。

【0027】

柱状半導体層は、マスク１３に設けられた開口部に結晶成長された半導体層であり、成長基板１１の主面に対して鉛直に略柱状の半導体層が立設して形成されている。このような柱状半導体層は、構成する半導体材料に応じて適切な成長条件を設定し、特定の結晶面方位が成長する選択成長を実施することで得られる。図１に示した例では、マスク１３に複数の開口部を二次元的に周期的に形成しているため、柱状半導体層も成長基板１１上に二次元的に周期的に形成されている。ここでは柱状半導体層を二次元的に周期的に配置した例を示したが、柱状半導体層が１つであってよく、非周期的に複数の柱状半導体層を形成するとしてよい。

【0028】

ｎ型ナノワイヤ層１４は、マスク１３の開口部から露出した下地層１２上に選択成長された柱状の半導体層であり、例えばｎ型不純物がドープされたＧａＮから構成されている。ｎ型ナノワイヤ層１４としてＧａＮを用いると、下地層１２のｃ面上に選択成長されたｎ型ナノワイヤ層１４は、６つのｍ面がファセットとして形成された略六角柱の形状となる。図１では開口部が形成された領域にのみｎ型ナノワイヤ層１４が成長しているように見えるが、実際には横方向成長によりマスク１３上にも結晶成長が進むため、開口部の周囲に拡大した六角柱が形成される。例えば、開口部を直径１５０ｎｍ程度の円として形成した場合には、直径２４０ｎｍ程度の円に内接する六角形を底面とする高さ１～２ｍｍ程度の六角柱状のｎ型ナノワイヤ層１４を形成することができる。

【0029】

活性層１５は、ｎ型ナノワイヤ層１４よりも外周に成長された半導体層であり、例えば厚さ５ｎｍのＧａ_０．８５Ｉｎ_０．１５Ｎ量子井戸層と厚さ１０ｎｍのＧａＮ障壁層を５周期重ねた多重量子井戸活性層が挙げられる。ここでは多重量子井戸活性層を挙げたが、単一量子井戸構造であってもよく、バルク活性層であってもよい。活性層１５がｎ型ナノワイヤ層１４の側面および上面に形成されているため、活性層１５の面積を確保することができる。

【0030】

ｐ型半導体層１６は、活性層１５よりも外周に成長された半導体層であり、例えばｐ型不純物がドープされたＧａＮから構成されている。ｐ型半導体層１６が活性層１５の側面および上面に形成されているため、ｎ型ナノワイヤ層１４と活性層１５とｐ型半導体層１６でダブルヘテロ構造が構成され、良好にキャリアを活性層１５に閉じ込めて発光再結合の確率を向上させることができる。本実施形態の半導体発光素子１０では、除去領域１９を形成する際にｐ型半導体層１６の途中までエッチング除去を行う。そのため、活性層１５までエッチングが到達しないように、活性層１５の上面に成長するｐ型半導体層１６を厚膜化することが好ましく、例えば２００ｎｍ以上の膜厚で成長する。

【0031】

トンネル接合層１７は、ｐ型半導体層１６よりも外周に成長された半導体層であり、例えば内側にｐ型不純物が高濃度にドープされたｐ＋層と、外側にｎ型不純物が高濃度にドープされたｎ＋層とが順に成長された二層構造を有している。ｐ＋層は、ｐ型不純物が高濃度にドープされた半導体層であり、例えば厚さ５ｎｍでＭｇ濃度が２×１０^２０ｃｍ^－３のＧａＮを用いることができる。ｎ＋層は、例えば厚さ１０ｎｍでＳｉ濃度が２×１０^２０ｃｍ^－３のＧａＮを用いることができる。ｐ＋層とｎ＋層によりトンネル接合が形成されるため、ｐ＋層とｎ＋層の二層は本発明におけるトンネル接合層１７を構成している。

【0032】

埋込半導体層１８は、柱状半導体層の上面および側面を覆って、マスク１３に至るまで覆うように形成された半導体層である。図１に示したように、アノード電極２２，２３が形成されている領域における柱状半導体層の上方では、埋込半導体層１８がトンネル接合層１７上も覆っている。アノード電極２２，２３が形成されていない除去領域１９における柱状半導体層の上方では、埋込半導体層１８とトンネル接合層１７が除去されてｐ型半導体層１６の上部が露出し、トンネル接合層１７の側面には図１に示したように埋込半導体層１８が接触している。

【0033】

除去領域１９は、柱状半導体層の少なくとも一部において、埋込半導体層１８からトンネル接合層１７の一部まで除去された領域である。図１に示した例ではトンネル接合層１７に加えてｐ型半導体層１６の上部まで除去した例を示しているが、少なくともｐ型半導体層１６の一部が露出していればよい。また、図１では複数の柱状半導体層にわたって一括して除去領域１９を形成した例を示しているが、複数の柱状半導体層に対して個別に除去領域１９を設けるとしてもよい。

【0034】

カソード電極２０，２１は、下地層１２が露出された領域に形成された電極であり、下地層１２の最表面とオーミック接触する金属材料とパッド電極の積層構造で構成されている。アノード電極２２，２３は、埋込半導体層１８上の一部に形成された電極であり、埋込半導体層１８の最表面とオーミック接触する金属材料とパッド電極の積層構造で構成されている。また、図１では図示を省略したが、必要に応じて半導体発光素子１０の表面をパッシベーション膜で覆うなど公知の構造を適用してもよい。また、除去領域１９全体にアノード電極２２を延伸した透明電極を形成するとしてもよい。

【0035】

半導体発光素子１０の発光波長を長波長化する場合には、活性層１５のＩｎＮモル分率を高める必要がある。例えばｎ型ナノワイヤ層１４の外接円直径が３００ｎｍのとき、赤色の活性層組成Ｇａ_０．６Ｉｎ_０．４Ｎを用いる必要があるが、ＩｎＮモル分率上昇とともに圧縮応力が高まり、ミスフィット転位が発生する場合がある。これを避けるために、Ｇａ_０．６Ｉｎ_０．４Ｎ井戸層の膜厚を小さくするか、ｎ型ナノワイヤ層１４を構成する材料をＧａＩｎＮとすることも可能である。同様に、半導体発光素子１０の波長を短波長化する場合には、ｎ型ナノワイヤ層１４としてＡｌＧａＮを用いることや、活性層１５の井戸層およびバリア層を各々組成の異なるＡｌＧａＮに変更することも可能である。

【0036】

図２は、半導体発光素子１０の製造方法を示す模式図であり、図２（ａ）はマスク形成工程、図２（ｂ）はナノワイヤ成長工程、図２（ｃ）は成長工程、図２（ｄ）は除去工程、図２（ｅ）は電極形成工程を示している。

【0037】

まず図２（ａ）に示すマスク工程では、サファイア単結晶からなる成長基板１１上に有機金属化合物気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いて、ＡｌＮからなるバッファ層、ＧａＮおよびＡｌ_０．０５Ｇａ_０．９５Ｎからなる下地層１２を成長させる。次に、下地層１２上にスパッタ法でＳｉＯ_２からなるマスク１３を膜厚３０ｎｍ程度堆積させ、ナノインプリンティングリソグラフィーのような微細パターン形成方法を用いて、直径１５０ｎｍ程度の開口部を形成する。バッファ層の成長条件としては、例えば原料ガスとしてＴＭＡ（ＴｒｉＭｅｔｈｙｌＡｌｍｉｎｉｕｍ）、ＴＭＧ（ＴｒｉＭｅｔｈｙｌＧａｌｌｉｕｍ）およびアンモニアを用い、成長温度が１１００℃、Ｖ／III比が１００、水素をキャリアガスとして圧力１０ｈＰａである。下地層１２およびｎ型半導体層の成長条件としては、例えば成長温度が１０５０℃、Ｖ／III比が１０００、水素をキャリアガスとして圧力５００ｈＰａである。

【0038】

次に図２（ｂ）に示すナノワイヤ成長工程では、ＭＯＣＶＤ法による選択成長により、開口部から露出した下地層１２上にＧａＮからなるｎ型ナノワイヤ層１４を成長させる。ｎ型ナノワイヤ層１４の成長条件としては、例えば原料ガスとしてＴＭＧおよびアンモニアを用い、成長温度が１０５０℃、Ｖ／III比が１０、水素をキャリアガスとして圧力１００ｈＰａである。

【0039】

次に図２（ｃ）に示す成長工程では、ＭＯＣＶＤ法を用いてｎ型ナノワイヤ層１４の側面および上面に、厚さ５ｎｍのＧａ_０．８５Ｉｎ_０．１５Ｎ量子井戸層と厚さ１０ｎｍのＧａＮ障壁層を５周期重ねた活性層１５、ｐ型不純物をドープしたＧａＮからなるｐ型半導体層１６、厚さ５ｎｍでＭｇ濃度が２×１０^２０ｃｍ^－３のＧａＮからなるｐ＋層と、厚さ１０ｎｍでＳｉ濃度が２×１０^２０ｃｍ^－３からなるｎ＋層を含むトンネル接合層１７を順次成長させる。次に、ｎ型ＧａＮからなる埋込半導体層１８を成長させ、トンネル接合層１７の外周および上面を埋込半導体層１８で埋める。

【0040】

活性層１５の成長条件としては、例えば成長温度が８００℃、Ｖ／III比が３０００、窒素をキャリアガスとして圧力１０００ｈＰａで、原料ガスとしてＴＭＧ、ＴＭＩ（ＴｒｉＭｅｔｈｙｌＩｎｄｉｕｍ）およびアンモニアを用いる。ｐ型半導体層１６の成長条件としては、例えば成長温度が９５０℃、Ｖ／III比が１０００、水素をキャリアガスとして圧力３００ｈＰａであり、原料ガスとしてＴＭＧ、Ｃｐ２Ｍｇ（ｂｉｓＣｙｃｒｏｐｅｎｔａｄｉｅｎｙｌＭａｇｎｅｓｉｕｍ）およびアンモニアを用いる。前述したように、除去領域１９の形成時にエッチングをｐ型半導体層１６で停止するためには、ｐ型半導体層１６を厚膜化することが好ましく、ｐ型半導体層１６の成長条件も縦方向への成長であるc面成長が促進される条件が好ましい。トンネル接合層１７の成長条件としては、例えば成長温度が８００℃、Ｖ／III比が３０００、窒素をキャリアガスとして圧力５００ｈＰａである。

【0041】

上述したように埋込半導体層１８は、柱状半導体層の間に設けられたマスク１３上に成長させる必要があり、埋込半導体層１８を成長する際に柱状半導体層の下部において空隙が生じる可能性がある。したがって、埋込半導体層１８の成長では、原料ガスとしてＴＭＧ、シランおよびアンモニアを用い、初期段階では横方向成長であるｍ面の成長を促進する低温かつ低Ｖ／III比で成長することが好ましい。低温かつ低Ｖ／III比の一例としては、８００℃以下で１００以下のＶ／III比、水素がキャリアガスとして圧力２００ｈＰａが挙げられる。

【0042】

埋込半導体層１８の横方向成長によって柱状半導体層の下部でマスク１３上が隙間なく埋められた後には、縦方向成長であるｃ面の成長を促進する高温かつ高Ｖ／III比で成長することが好ましい。高温かつ高Ｖ／III比の一例としては、１０００℃以上で２０００以上のＶ／III比、水素がキャリアガスとして圧力５００ｈＰａが挙げられる。

【0043】

次に図２（ｄ）に示す除去工程では、選択的にドライエッチングにより埋込半導体層１８、トンネル接合層１７およびｐ型半導体層１６の一部を除去し、ｐ型半導体層１６の上面を露出させて除去領域１９を形成する。また、カソード電極２０，２１を形成する領域では、マスク１３まで除去して下地層１２の上面を露出させる。

【0044】

次に除去工程後に、ｐ型半導体層１６が露出した状態で大気雰囲気中において６００℃でアニールし、ｐ型半導体層１６とトンネル接合層１７の中のｐ型半導体層に取り込まれた水素を離脱させてｐ型半導体層１６とトンネル接合層１７を活性化させる活性化工程を実施する。ここでは大気雰囲気中でのアニールを示したが、ｐ型半導体層１６とトンネル接合層１７を活性化できる原子状水素の存在しない雰囲気であればよい。

【0045】

最後に図２（ｅ）に示す電極形成工程では、下地層１２の表面にカソード電極２０，２１を形成し、埋込半導体層１８上にアノード電極２２，２３を形成する。また、必要に応じて電極形成後のアニールやパッシベーション膜の形成、素子分割を実施して半導体発光素子１０を得る。

【0046】

上述したように半導体発光素子１０では、半導体発光素子１０を構成する半導体層を全て成長した後に除去領域１９を形成してｐ型半導体層１６を露出させ、活性化処理を実施することができる。したがって、活性化処理後に半導体層の再成長を実施する必要がなく、再成長に用いられる窒素原料ガスのアンモニアに含まれる水素がｐ型半導体層に取り込まれることを防止して、柱状半導体層におけるｐ型半導体層の活性化率を向上させることが可能である。

【0047】

また、アノード電極２２，２３が形成された領域の下に位置する柱状半導体層では、ｐ型半導体層１６の上部がトンネル接合層１７および埋込半導体層１８で覆われた状態で活性化処理が実施されるため、取り込まれた水素が離脱しにくい。したがって、アノード電極２２，２３下方の柱状半導体層におけるｐ型半導体層１６は高抵抗のままであり、活性層１５への電流注入が生じず発光しない。

【0048】

本実施形態の半導体発光素子１０では、カソード電極２０，２１とアノード電極２２，２３の間に電圧を印加すると、埋込半導体層１８、トンネル接合層１７、ｐ型半導体層１６、活性層１５、ｎ型ナノワイヤ層１４、ｎ型半導体層の順に電流が流れ、活性層１５で発光再結合により光が生じる。活性層１５からの発光は、半導体発光素子１０の外部に取り出される。

【0049】

また、本実施形態の半導体発光素子１０では、活性層１５がｎ型ナノワイヤ層１４よりも外周に形成され、さらにその外周にトンネル接合層１７が形成され、埋込半導体層１８で埋め込まれている。したがって、アノード電極２２，２３から注入された電流は、埋込半導体層１８からトンネル接合層１７を経由してトンネル電流としてｐ型半導体層１６の側壁から活性層１５に注入される。また、柱状半導体層の上部においては、ｎ型の埋込半導体層１８と接触しているｐ型半導体層１６の上面に対しては逆バイアスとなり、さらに除去領域１９では埋込半導体層１８が除去されているため、ｐ型半導体層１６の上面には電流注入が生じない。トンネル接合層１７を介したトンネル電流による電流注入は抵抗が小さく、良好に電流注入を行うことができる。また、ｎ型の半導体層である埋込半導体層１８はｐ型の半導体層よりも電流が拡散しやすいため、良好に柱状半導体層の側面で底面近傍まで電流を拡散させて、トンネル接合層１７全体から電流注入を行うことができる。

【0050】

これにより、アノード電極２２，２３から注入された電流は、柱状半導体層の上面ではなく側面全体から良好にｐ型半導体層１６に注入され、活性層１５に対して良好に電流注入をして高電流密度を実現するとともに、外部量子効率を向上させることが可能となる。

【0051】

また、ｎ型ナノワイヤ層１４の側面は選択成長により形成されたｍ面となっているため、その外周に形成された活性層１５とｐ型半導体層１６も互いにｍ面で接触している。ｍ面は無極性面であり分極が生じないため活性層１５での発光効率も高く、しかも六角柱の側面全てがｍ面であることから半導体発光素子１０の発光効率を向上させることができる。さらに、柱状半導体層の高さを５００ｎｍ以上にまで大きくすると、活性層１５の体積を従来の半導体発光素子よりも３～１０倍程度まで増加させることができ、注入キャリア密度を低減して効率ドループを大幅に低減できる。

【0052】

さらに、埋込半導体層１８は活性層１５よりもバンドギャップの大きい材料で構成されているため、ＩＴＯ等で柱状半導体層に対して電流注入を行う場合と比較して、埋込半導体層１８での光吸収を著しく低下させることができる。これにより、活性層１５で生じた光の半導体発光素子１０内部での吸収を抑制し、半導体発光素子１０外部に光を取り出す外部量子効率を向上させることが可能となる。

【0053】

以上に述べたように、本実施形態の半導体発光素子１０およびその製造方法では、除去領域１９で埋込半導体層１８とトンネル接合層１７の一部が除去されているため、全ての半導体層を成長した後にｐ型半導体層１６の活性化を行うことができ、活性化処理後の再成長で水素が取り込まれることを防止し、柱状半導体層におけるｐ型半導体層１６の活性化率を向上させることが可能である。

【0054】

（第２実施形態）
次に、本発明の第２実施形態について図３を用いて説明する。第１実施形態と重複する内容は説明を省略する。図３は、第２実施形態に係る半導体発光素子３０の柱状半導体層部分の構造を拡大して示す模式図である。本実施形態では、除去領域１９において活性層１５の一部まで除去する点が第１実施形態と異なっている。

【0055】

図３に示すように、本実施形態の半導体発光素子３０でも、成長基板１１と、下地層１２と、マスク１３と、ｎ型ナノワイヤ層１４と、活性層１５と、ｐ型半導体層１６と、トンネル接合層１７と、埋込半導体層１８とを備えており、柱状半導体層の一部が除去されて除去領域１９が構成されている。

【0056】

本実施形態の半導体発光素子３０では、除去領域１９において埋込半導体層１８からトンネル接合層１７、ｐ型半導体層１６および活性層１５まで除去されており、少なくとも一部のｐ型半導体層１６が露出されている。図３では活性層１５の上面まで除去した例を示しているが、さらに下方のｎ型ナノワイヤ層１４の一部まで除去するとしてもよい。

【0057】

本実施形態においても、除去領域１９で埋込半導体層１８とトンネル接合層１７の一部が除去されているため、全ての半導体層を成長した後にｐ型半導体層１６の活性化を行うことができ、活性化処理後の再成長で水素が取り込まれることを防止し、柱状半導体層におけるｐ型半導体層１６の活性化率を向上させることが可能である。

【0058】

また、柱状半導体層の上面に形成された活性層１５まで除去しているため、発光に寄与する活性層１５は柱状半導体層の側面に設けられた部分のみであり、ｍ面での高効率な発光を高めることができる。

【0059】

（第３実施形態）
次に、本発明の第３実施形態について図４を用いて説明する。第１実施形態と重複する内容は説明を省略する。図４は、第３実施形態に係る半導体発光素子４０の柱状半導体層部分の構造を拡大して示す模式図である。本実施形態では、アノード電極２２，２３を形成する領域に柱状半導体層を形成していない点が第１実施形態と異なっている。

【0060】

図４に示すように、本実施形態の半導体発光素子４０でも、成長基板１１と、下地層１２と、マスク１３と、ｎ型ナノワイヤ層１４と、活性層１５と、ｐ型半導体層１６と、トンネル接合層１７と、埋込半導体層１８とを備えており、柱状半導体層の一部が除去されて除去領域１９が構成されている。本実施形態では、アノード電極２２，２３はマスク１３上に形成されており、アノード電極２２の一部が埋込半導体層１８の側面および上面にまで延伸して延伸部２４が形成されている。

【0061】

延伸部２４は、アノード電極２２の一部が埋込半導体層１８の側面から上面にまで延伸して形成された部分であり、埋込半導体層１８とオーミック接触する金属材料で構成されている。延伸部２４が埋込半導体層１８とオーミック接触していることで、埋込半導体層１８の側面および上面においてから電流注入することができる。図４ではアノード電極２２，２３に隣接する領域にのみ延伸部２４を形成した例を示したが、埋込半導体層１８の上面全体に渡って延伸部２４を形成するとしてもよい。また、延伸部２４を埋込半導体層１８の側面にのみ形成するとしてもよい。

【0062】

図５は、半導体発光素子４０の製造方法を示す模式図であり、図５（ａ）はマスク形成工程、図５（ｂ）はナノワイヤ成長工程、図５（ｃ）は成長工程、図５（ｄ）は除去工程、図５（ｅ）は電極形成工程を示している。

【0063】

図５（ａ）に示すマスク工程では、成長基板１１上にバッファ層、下地層１２を成長させ、下地層１２上にスパッタ法でＳｉＯ_２からなるマスク１３を堆積させ、ナノインプリンティングリソグラフィーのような微細パターン形成方法を用いて、開口部を形成する。このとき、カソード電極２０，２１とアノード電極２２，２３を形成する領域には開口部を形成せず、マスク１３で覆ったままとする。

【0064】

次に図５（ｂ）に示すナノワイヤ成長工程では、開口部から露出した下地層１２上にｎ型ナノワイヤ層１４を成長させる。次に図５（ｃ）に示す成長工程では、ｎ型ナノワイヤ層１４の側面および上面に、活性層１５、ｐ型半導体層１６、トンネル接合層１７を順次成長させる。次に、埋込半導体層１８を成長させ、トンネル接合層１７の外周および上面を埋込半導体層１８で埋める。

【0065】

次に図５（ｄ）に示す除去工程では、選択的にドライエッチングにより埋込半導体層１８、トンネル接合層１７およびｐ型半導体層１６の一部を除去し、ｐ型半導体層１６の上面を露出させて除去領域１９を形成する。また、カソード電極２０，２１を形成する領域では、マスク１３を除去して下地層１２の上面を露出させる。除去工程後に、ｐ型半導体層１６が露出した状態でアニールし、ｐ型半導体層１６とトンネル接合層１７に取り込まれた水素を離脱させてｐ型半導体層１６とトンネル接合層１７を活性化させる活性化工程を実施する。

【0066】

最後に図５（ｅ）に示す電極形成工程では、下地層１２の表面にカソード電極２０，２１を形成し、マスク１３上にアノード電極２２，２３を形成する。このとき、アノード電極２２の一部が埋込半導体層１８の側面および上面の一部を覆うようにパターニングをすることで、延伸部２４が形成される。

【0067】

本実施形態においても、除去領域１９で埋込半導体層１８とトンネル接合層１７の一部が除去されているため、全ての半導体層を成長した後にｐ型半導体層１６の活性化を行うことができ、活性化処理後の再成長で水素が取り込まれることを防止し、柱状半導体層におけるｐ型半導体層１６の活性化率を向上させることが可能である。

【0068】

また、アノード電極２２，２３の下方に柱状半導体層が設けられていないため、アノード電極２２，２３で光が遮られる領域で発光が生じることがなく、注入した電流による発光を効率的に外部に取り出すことができる。また、アノード電極２２，２３が活性層１５よりも下方に形成されているため、柱状半導体層で生じた発光がアノード電極２２，２３で遮られることを防止し、外部量子効率を向上させることができる。

【0069】

（第４実施形態）
次に、本発明の第４実施形態について図６を用いて説明する。第１実施形態と重複する内容は説明を省略する。図６は、第４実施形態に係る半導体発光素子５０の柱状半導体層部分の構造を拡大して示す模式図である。本実施形態では、除去領域１９において柱状半導体層の上部に絶縁膜２６が形成されており、絶縁膜２６と埋込半導体層１８を覆って透明電極２５が形成されている点が第１実施形態と異なっている。

【0070】

図６に示すように、本実施形態の半導体発光素子５０は、成長基板１１と、下地層１２と、マスク１３と、ｎ型ナノワイヤ層１４と、活性層１５と、ｐ型半導体層１６と、トンネル接合層１７と、埋込半導体層１８とを備えており、柱状半導体層の一部が除去されて除去領域１９が構成されている。また、除去領域１９内において柱状半導体層を構成しているｎ型ナノワイヤ層１４、活性層１５、ｐ型半導体層１６およびトンネル接合層１７の上部には絶縁膜２６が形成されており、絶縁膜２６と埋込半導体層１８を覆うように透明電極２５が形成されている。

【0071】

透明電極２５は、埋込半導体層１８とオーミック接触するとともに、活性層１５で発光した光を透過する電極であり、例えばＩＴＯや金属多層膜を用いることができる。透明電極２５はアノード電極２２の一部が延伸して形成されたものであり、アノード電極２２，２３が形成された領域の埋込半導体層１８上から、埋込半導体層１８の側面を経て除去領域１９全域を覆って形成されている。透明電極２５の形成には、公知のスパッタ法やＥＢ蒸着法を用いることができる。

【0072】

絶縁膜２６は、除去領域１９内の柱状半導体層上に設けられた絶縁材料からなる層であり、例えばＡｌＮやＳｉＯ_２、ＳｉＮ等を用いることができる。絶縁膜２６上には透明電極２５が形成されているが、透明電極２５と柱状半導体層の間に絶縁膜２６が挿入されているため、柱状半導体層の上面からは電流が注入されない。

【0073】

本実施形態の半導体発光素子５０では、アノード電極２２，２３から供給された電流は、アノード電極２２，２３の直下に位置する埋込半導体層１８からだけではなく、透明電極２５を介して除去領域１９内の埋込半導体層１８からも注入される。したがって、柱状半導体層の側面に対して良好に電流を拡散させて、複数の柱状半導体層に含まれる活性層１５に対して電流を注入することができる。また、絶縁膜２６を設けていることで、柱状半導体層の上面から活性層１５への電流注入を抑制し、側面からの電流注入を促進して発光効率を向上することができる。

【0074】

また本実施形態においても、除去領域１９で埋込半導体層１８とトンネル接合層１７の一部が除去されているため、全ての半導体層を成長した後にｐ型半導体層１６の活性化を行うことができ、活性化処理後の再成長で水素が取り込まれることを防止し、柱状半導体層におけるｐ型半導体層１６の活性化率を向上させることが可能である。

【0075】

（第５実施形態）
次に、本発明の第５実施形態について図７を用いて説明する。第１実施形態と重複する内容は説明を省略する。図７は、第５実施形態に係る半導体発光素子６０の柱状半導体層部分の構造を拡大して示す模式図である。本実施形態では、ｎ型ナノワイヤ層１４の最上部に高抵抗層２７が形成されている点が第１実施形態と異なっている。

【0076】

図７に示すように、本実施形態の半導体発光素子６０は、成長基板１１と、下地層１２と、マスク１３と、ｎ型ナノワイヤ層１４と、高抵抗層２７と、活性層１５と、ｐ型半導体層１６と、トンネル接合層１７と、埋込半導体層１８とを備えており、柱状半導体層の一部が除去されて除去領域１９が構成されている。また、除去領域１９の上面を覆うように透明電極２５が形成されている。

【0077】

高抵抗層２７は、ｎ型ナノワイヤ層１４の最上部に設けられた層であり、ｎ型ナノワイヤ層１４よりも抵抗が大きく形成された半導体材料で構成されている。高抵抗層２７を構成する半導体材料は、ｎ型ナノワイヤ層１４と同じ組成であってもよく、異なる組成であってもよい。また高抵抗層２７は、ノンドープで形成してもよく、ｐ型不純物をドープした層としてもよい。

【0078】

高抵抗層２７としてｎ型ナノワイヤ層１４と同じ組成の半導体材料を用いる場合には、ｎ型ナノワイヤ層１４の成長工程の最後に、ｎ型不純物材料であるＳｉの原料供給を停止することや、ｐ型不純物材料であるＭｇの原料を供給することで、高抵抗層２７を成長することができる。

【0079】

本実施形態の半導体発光素子６０では、アノード電極２２，２３から供給された電流は、アノード電極２２，２３の直下に位置する埋込半導体層１８からだけではなく、透明電極２５を介して除去領域１９内の埋込半導体層１８からも注入される。したがって、柱状半導体層の側面に対して良好に電流を拡散させて、複数の柱状半導体層に含まれる活性層１５に対して電流を注入することができる。また、ｎ型ナノワイヤ層１４の最上部に高抵抗層２７を設けていることで、柱状半導体層の上面から活性層１５への電流注入を抑制し、側面からの電流注入を促進して発光効率を向上することができる。

【0080】

また本実施形態においても、除去領域１９で埋込半導体層１８とトンネル接合層１７の一部が除去されているため、全ての半導体層を成長した後にｐ型半導体層１６の活性化を行うことができ、活性化処理後の再成長で水素が取り込まれることを防止し、柱状半導体層におけるｐ型半導体層１６の活性化率を向上させることが可能である。

【0081】

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

【符号の説明】

【0082】

１０，３０，４０，５０，６０…半導体発光素子
１１…成長基板
１２…下地層
１３…マスク
１４…ｎ型ナノワイヤ層
１５…活性層
１６…ｐ型半導体層
１７…トンネル接合層
１８…埋込半導体層
１９…除去領域
２０…カソード電極
２２…アノード電極
２４…延伸部
２５…透明電極
２６…絶縁膜
２７…高抵抗層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】