知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-03-03
(45)【発行日】2023-03-13
(54)【発明の名称】パワーモジュール及びスイッチング電源
(51)【国際特許分類】
H01L 25/07 20060101AFI20230306BHJP
H01L 25/18 20230101ALI20230306BHJP
H01L 23/12 20060101ALI20230306BHJP
H05K 9/00 20060101ALI20230306BHJP
H05K 7/20 20060101ALI20230306BHJP
H05K 1/02 20060101ALI20230306BHJP
【ＦＩ】
H01L25/04 C
H01L23/12 J
H05K9/00 M
H05K9/00 K
H05K7/20 C
H05K1/02 Q
【請求項の数】
14
(21)【出願番号】P 2018116516
(22)【出願日】2018-06-19
(65)【公開番号】P2019220563
(43)【公開日】2019-12-26
【審査請求日】2021-06-14
(73)【特許権者】
【識別番号】000002037
【氏名又は名称】新電元工業株式会社
(74)【代理人】
【識別番号】110002697
【氏名又は名称】めぶき弁理士法人
(74)【代理人】
【識別番号】100104709
【弁理士】
【氏名又は名称】松尾 誠剛
(72)【発明者】
【氏名】宮澤 亘
(72)【発明者】
【氏名】森永 雄司
(72)【発明者】
【氏名】久徳 淳志
【審査官】井上 和俊
(56)【参考文献】
【文献】国際公開第２０１３／１７９５４７（ＷＯ，Ａ１）
【文献】特開２０１２－１３４１９４（ＪＰ，Ａ）
【文献】特開２００４－２０７４３２（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２５／０７
Ｈ０１Ｌ ２３／１２
Ｈ０５Ｋ ９／００
Ｈ０５Ｋ ７／２０
Ｈ０５Ｋ １／０２
(57)【特許請求の範囲】
【請求項1】
スイッチング素子と、前記スイッチング素子を囲むように配置された複数の配線パターンとを備えるパワーモジュールであって、
前記複数の配線パターンのうち一の配線パターンである第１配線パターンには、少なくとも２本のリードが隣接して配設されており、
前記第１配線パターンは、前記２本のリードの間にあるスペースに突き出すように配置された突出部を有することを特徴とするパワーモジュール。
【請求項2】
請求項１に記載のパワーモジュールにおいて、前記パワーモジュールは、２つのスイッチング素子を備えるハーフブリッジ回路であり、
前記第１配線パターンは、ハーフブリッジ回路の中点に対応する中点用配線パターンであり、前記突出部は、前記中点用配線パターンに設けられていることを特徴とするパワーモジュール。
【請求項3】
請求項１に記載のパワーモジュールにおいて、前記パワーモジュールは、２つのスイッチング素子を備えるハーフブリッジ回路であり、
前記第１配線パターンは、前記２つのスイッチング素子のうちいずれか一方のスイッチング素子における電力端子に接続された電力端子用配線パターンであり、前記突出部は、前記電力端子用配線パターンに設けられていることを特徴とするパワーモジュール。
【請求項4】
２つのスイッチング素子と、複数の配線パターンとを備えるハーフブリッジ回路を備えるパワーモジュールであって、
前記ハーフブリッジ回路の中点に対応する中点用配線パターンには、少なくとも２本のリードが隣接して配設されており、
前記中点用配線パターンは、前記２本のリードの間にあるスペースに突き出すように配置された突出部を有することを特徴とするパワーモジュール。
【請求項5】
請求項２～４のいずれかに記載のパワーモジュールにおいて、前記２つのスイッチング素子として、第１ドレイン電極、第１ソース電極及び第１ゲート電極を有するノーマリオン型の第１半導体チップと、第２ドレイン電極、第２ソース電極及び第２ゲート電極を有し、前記第１ソース電極が前記第２ドレイン電極と電気的に接続された状態となるように前記第１半導体チップ上の平面的に見て前記第１半導体チップと重なる位置に配置されたノーマリオフ型の第２半導体チップとを有し、前記第１ゲート電極が、前記第２ソース電極と電気的に接続されているカスコードスイッチからなるハイサイド用スイッチング素子及びローサイド用スイッチング素子を備え、
前記ハイサイド用スイッチング素子の前記第２ソース電極は、前記ローサイド用スイッチング素子の前記第１ドレイン電極と電気的に接続されていることを特徴とするパワーモジュール。
【請求項6】
請求項１～５のいずれかに記載のパワーモジュールにおいて、前記複数の配線パターンは、配線ラインの側部に凹部又は切り欠きが形成された配線パターン分割直列接続構造、及び／又は、配線パターンが分離スリット又は複数の分離スリットにより平行に２分割された接続パターン分割並列接続構造を有することを特徴とするパワーモジュール。
【請求項7】
請求項１～６のいずれかに記載のパワーモジュールにおいて、前記スイッチング素子及び／又は前記配線パターンは、電磁波吸収材で覆われていることを特徴とするパワーモジュール。
【請求項8】
請求項７に記載のパワーモジュールにおいて、前記電磁波吸収材は、絶縁性の樹脂を配線パターン側にした２層構造であることを特徴とするパワーモジュール。
【請求項9】
請求項７に記載のパワーモジュールにおいて、前記電磁波吸収材は、絶縁性の樹脂に配合されていることを特徴とするパワーモジュール。
【請求項10】
請求項７に記載のパワーモジュールにおいて、前記電磁波吸収材は、導電性電磁波吸収材、誘電性電磁波吸収材又は磁性電磁波吸収材のいずれかであることを特徴とするパワーモジュール。
【請求項11】
請求項７に記載のパワーモジュールにおいて、前記電磁波吸収材は、電磁波の伝播を変化させる電磁波偏向体が含まれていることを特徴とするパワーモジュール。
【請求項12】
請求項７～１１のいずれかに記載のパワーモジュールにおいて、前記電磁波吸収材は、前記スイッチング素子のオン・オフで発生するｄｖ／ｄｔ又はｄｉ／ｄｔに対応した周波数の電磁波を吸収する電磁波吸収材であることを特徴とするパワーモジュール。
【請求項13】
請求項１～１２のいずれかに記載のパワーモジュールにおいて、前記スイッチング素子は、ガリウムナイトライド、炭化シリコン、酸化ガリウム、又は、ダイヤモンドから成る半導体素子であることを特徴とするパワーモジュール。
【請求項14】
請求項１～１３のいずれかに記載のパワーモジュールを備えることを特徴とするスイッチング電源。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、パワーモジュール及びスイッチング電源の放熱と電磁波吸収構造に関する。
【背景技術】
【0002】
スイッチング電源装置においては、次世代デバイスの進展に伴いスイッチングの高速化が進んでいる。スイッチングの高速化は、ノイズを発生し易く、電源や周辺機器の動作が不安定になるという課題があった。
【0003】
ノイズ低減に対しては、特許文献１のような先行技術がある。この特許文献１においては、アナログ高周波処理を行う回路とデジタルロジック処理を行う回路を混在させたモジュールＩＣのそれぞれの回路が発生するノイズがモジュールＩＣ内の他の回路に影響を与えないようにする集積回路が開示されている。この集積回路では、デジタルロジック回路とアナログ高周波回路の少なくとも一方を、電磁波吸収体樹脂で封止して、一体のパッケージに収納させた構成とし、電磁波吸収体樹脂で封止された回路から放射されるノイズが、この電磁波吸収体樹脂で吸収されて、集積回路内の他の回路へのノイズの影響を低減させるようにしている。
【0004】
通信機器はＧＨｚ帯の周波数を使用するため、電磁波が発生しやすく、一般に電磁波吸収体が設けられている。電磁波吸収体は、マイクロ波ＩＣ用パッケージの一部に配置する方法と、素子を覆うように直接配置する方法がある。
【0005】
特許文献２では、マイクロ波ＩＣ用パッケージにおいて、絶縁性フレキシブル基板の一方の面にマイクロ波信号用配線、接地用配線、直流バイアス供給用配線が形成され、絶縁性フレキシブル基板の一方の面と反対側の面の少なくとも一部に、電磁波吸収材料を配置している。
【0006】
特許文献３では、素子間干渉電波シールド型高周波モジュール及び電子装置に関し、ＭＣＭ型回路基板上に簡易封止して実装されたチップ間の電磁波干渉を抑えるために、配線を設けた回路基板上に搭載した複数の能動素子チップの内のミリ波以上の高周波帯域で作動する能動素子チップを、能動素子チップの動作周波数帯域に電磁波吸収効果のある金属粒子を分散させた絶縁樹脂層によって封止している。
【0007】
特許文献４は、電磁波の他、温度にも注目し、内部で発生した電磁波を効率良く吸収することができ、不要な電磁波の放射を抑制することができるとともに、内部が局所的に高温度になるのを防止でき、内部温度の上昇を低減することができるようにしている。発熱する電磁波発生源を内蔵した通信モジュールにおいて、電磁波発生源からの電磁波を吸収する電磁波吸収体と、電磁波発生源と電磁波吸収体との間に挟み込まれたシート状の伝熱体とを備え、電磁波吸収体を貫通し伝熱体に至る棒状の複数の伝熱部材をアレイ状に配置して、電磁波吸収体の外側に配置した伝熱性基材に電磁波発生源が発生した熱を伝達するようにしている。
【先行技術文献】
【特許文献】
【0008】
【文献】特開２００２－１３４６７９号公報
【文献】特開平６－１８８３２２号公報
【文献】特開２００３－２９８００４号公報
【文献】特開２００７－２５１６３９号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
しなしながら、従来技術は特許文献１のように、小さい電力（数Ｗ程度）のＩＣに効果があるが、次世代デバイスを搭載した高速大電力変換モジュール（数ｋＷレンジモジュール）にそのまま適用しようとしても、数百Ｖ数百Ａ級（例えば４００Ｖ１００Ａ級）のスイッチングで生じる高ｄｖ／ｄｔ、高ｄｉ／ｄｔ、寄生インダクタ等に起因する大きなノイズを抑制できない。また、従来技術においては、熱ストレスサイクル試験や高温高湿試験など、パワーモジュールに要求される実用レベルの耐性がないといった課題があった。
【0010】
パワーモジュールは、高電圧を高速にスイッチングすることが要求され、近年においては、次世代デバイスの進展に伴いチョッパ回路におけるスイッチングの高速化が進んでいる。スイッチングの高速化は、例えばスイッチングのターンオフタイミングで、スイッチング素子に対して大きなサージ電圧が印加されストレスをもたらす場合があり、更には、寄生インダクタンスや寄生コンデンサ等の条件によっては、自励発振して制御不能となる場合もあった。
【0011】
次世代のスイッチング素子には、ＳｉＣ（シリコン・カーバイド）やＧａＮ（ガリウム・ナイトライド）といった高電圧、大電流での高速スイッチング可能な素子が使用され、数百ボルトで数百アンペアレベルのＭＨｚオーダーでのスイッチングとなる。このため、スイッチング素子の寄生容量や寄生インダクタンスによる高周波ノイズは電磁波として他の電子機器に影響を及すという課題がある。
【0012】
スイッチング周波数の高周波数化に対しては、ｄｖ／ｄｔによるノイズは避けられず、電流ｉによる配線でのｄｉ／ｄｔに比例した寄生インダクタンスの逆起電力が発生し、電磁波となって放射される。
【0013】
電磁波のシールは、通信機器においては電磁波吸収体を使用し、マイクロ波ＩＣ用パッケージの一部に配置する方法と、素子を覆うように直接配置する方法が従来から採用されているが、通信機器での信号はパワースイッチングデバイスに比べて電圧がかなり低い。さらに、通信機器での電磁波は、使用周波数によるノイズであり、電磁波対策を行う周波数が明確である。
【0014】
これに対して、高電圧、大電流での高速スイッチング動作を伴うパワーモジュール等は、通信機器での使用周波数に相当するスイッチング周波数ではなく、寄生インダクタンスや寄生容量に起因して発生する電磁波である。このため、電磁波対策を行う対応周波数も不明確であり、通信機器における電磁波対策のような電磁波吸収体をマイクロ波ＩＣ用パッケージの一部に配置したり、素子を覆うように直接配置したりする方法のみでは不十分であった。また、通信機器内部における素子に対する対策が開示されているが、内部配線に対しては何ら示唆されていない。
【0015】
本発明は、入出力条件や設計条件に制限されずに、スイッチング電源の高電圧化、高速スイッチング化に伴う寄生インダクタンスによるノイズの発生、電磁波の発生、発熱を抑制し、電磁波発生の少ない低ノイズ・高効率で安定的なスイッチング動作を可能とするパワーモジュール及びスイッチング電源を提供することを目的としている。なお、パワーモジュールは、複数のパワー半導体を組み合わせ、電源関係の回路を集積した部品であり、ここでは、主にスイッチング動作を伴うパワーモジュールを対象とし、その配線パターンを含めている。スイッチング電源は、スイッチング動作を伴うパワーモジュールを使用した電源である。
【課題を解決するための手段】
【0016】
本発明は、実装された電子部品がパッケージされたパワーモジュール及びスイッチング電源の電磁波の発生を抑制するために、素子間を接続する配線パターンにより、寄生インダクタンスを低減するとともに、効果的な熱の放出を行っている。さらに発生した電磁波は、配線パターンを電磁波吸収材で覆うことにより吸収する。
【0017】
（１）本発明のパワーモジュールは、スイッチング素子と、配線ラインの配線幅より幅の広い放熱配線幅有する放熱部を備えた配線パターンと、を備えていることを特徴としている。
【0018】
（２）本発明のパワーモジュールにおいては、配線ラインと放熱部は交互に接続されていることが好ましい。
【0019】
（３）本発明のパワーモジュールにおいては、配線ラインの長さは、前記配線ラインの幅の２倍以下であることが好ましい。
【0020】
（４）本発明のパワーモジュールにおいては、配線ラインを接続する接続部は、配線ラインの幅以下の接続幅であり、接続部の接続長さは接続線の接続幅より小さいことが好ましい。
【0021】
（５）本発明のパワーモジュールにおいては、配線パターンは、電流の流れる方向に幅が分割されていてもよい。
【0022】
（６）本発明のパワーモジュールにおいては、放熱部は、リード間のスペースに突き出すように設けることができる。
【0023】
（７）本発明のパワーモジュールにおいては、リード間の放熱部は、長さより幅が広いことが好ましい。
【0024】
（８）本発明のパワーモジュールにおいては、放熱部は、電磁波吸収材で覆われていることが好ましい。
【0025】
（９）本発明のパワーモジュールにおいては、電磁波吸収材は、絶縁性の樹脂を配線パターン側にした２層構造であってもよい。
【0026】
（１０）本発明のパワーモジュールにおいては、電磁波吸収材は、導電性電磁波吸収材、誘電性電磁波吸収材又は磁性電磁波吸収材のいずれかであってもよい。
【0027】
（１１）本発明のパワーモジュールにおいては、電磁波吸収材は、電磁波の伝播を変化させる電磁波偏向体が含まれていてもよい。
【0028】
（１２）本発明のパワーモジュールにおいては、電磁波吸収材は、スイッチング素子のオン・オフで発生するｄｖ／ｄｔ又はｄｉ／ｄｔに対応した周波数の電磁波を吸収する電磁波吸収材であることが好ましい。
【0029】
（１３）本発明のパワーモジュールにおいては、スイッチング素子のパッケージがワイヤボンディングで配線ラインに接続され、ワイヤに起因する寄生インダクタンスと配線パターンに起因する寄生インダクタンスが存在する場合は、ワイヤに起因する寄生インダクタンスが最小となるように、スイッチング素子のＩＣパッケージのワイヤボンディング用パッドの位置に対応して、ボンディングされる１又は２以上のワイヤが最も短くなる位置に配線パターンを設け、配線パターンは放熱部を備えていることが好ましい。
【0030】
（１４）本発明のパワーモジュールにおいては、スイッチング素子は、ガリウムナイトライド、炭化シリコン、酸化ガリウム、又は、ダイヤモンドから成る半導体素子であることが好ましい。
【0031】
（１５）本発明のパワーモジュールは、１つの回路内に複数個のパワーモジュールを備え、当該パワーモジュールは、上記（１）から（１４）に記載のいずれかのパワーモジュールである。
【0032】
（１６）本発明のスイッチング電源は、パワーモジュールを備えたスイッチング電源であり、当該パワーモジュールは、上記（１）から（１４）に記載のいずれかのパワーモジュールである。
【発明の効果】
【0033】
（１）本発明のパワーモジュールによれば、スイッチング素子と、配線ラインの配線幅より幅の広い放熱配線幅有する放熱部を備えた配線パターンとを備えていることから、放熱部の幅を広くして、寄生インダクタンスを減少させるとともに放熱効果を向上させることができる。
【0034】
（２）本発明のパワーモジュールによれば、配線ラインと放熱部が交互に接続されていることから、寄生インダクタンスの減少と放熱効果を高めることができる。放熱部は、配線ラインより幅が広いため、寄生インダクタンスが小さく放熱部の面積が広くなり放熱が効果的に行える。
【0035】
（３）本発明のパワーモジュールにおいては、配線ラインの長さは、前記配線ラインの幅の２倍以下である。ここで、配線ラインは、長さが長くなるほど寄生インダクタンスが大きくなるが、長さに比例して寄生インダクタンスが大きくなるのではなく、指数関数的に増大する。このため、同じ長さなら、長さ方向に分割して直列接続した方が寄生インダクタンスを小さくすることができる。従って、寄生インダクタンスを小さくするためには、本発明のパワーモジュールの場合のように、配線ラインの長さを幅の２倍以下とすることが効果的である。
【0036】
（４）本発明のパワーモジュールにおいては、配線ラインを接続する接続部は、配線ラインの幅以下の接続幅であり、接続部の接続長さは接続線の幅より小さい。放熱部の配線パターンの寄生インダクタンスは、同じ長さの配線パターンなら、分割して直列に並べた方が小さくなる。このため、長さを限定して、寄生インダクタンスの低減を図ることができるが、本発明のパワーモジュールの場合のように、接続部は、長さ寸法より幅寸法を小さくすることにより、寄生インダクタンスを抑えることができる。
【0037】
（５）本発明のパワーモジュールにおいては、配線パターンは、電流の流れる方向に幅が分割されていてもよい。配線パターンの寄生インダクタンスは、同じ長さで同じ幅なら、電流の流れる長さ方向に分割して平行に並べた方が寄生インダクタンスは小さくなるからである。
【0038】
（６）本発明のパワーモジュールによれば、放熱部が、リード間のスペースに突き出すように設けられていることから、リード間のスペースを放熱部として有効に利用することができる。
【0039】
（７）本発明のパワーモジュールにおいては、リード間の放熱部が、長さ寸法より幅寸法が大きい。ここで、放熱部の配線パターンの寄生インダクタンスは、幅が広いほど小さくなる。このため、本発明のパワーモジュールの場合のように、幅寸法を長さ寸法より大きくすることで寄生インダクタンスを小さくすることができる。
【0040】
（８）本発明のパワーモジュールにおいては、放熱部が、電磁波吸収材で覆われている。放熱部を広くすることによりスイッチング素子で発生する熱を放熱し易くなるが、一方では寄生インダクタンスに起因して発生するノイズが電磁波としてパワーモジュールの外部へ放射され易くなる。このため、本発明のパワーモジュールの場合のように、放熱部が電磁波吸収材で覆われていることにより、電磁波を吸収してパワーモジュール外部への放射を抑圧することができる。
【0041】
（９）本発明のパワーモジュールによれば、電磁波吸収材が、絶縁性の樹脂を配線パターン側にした２層構造であることから、電磁波吸収材が導電性であっても絶縁されるため、電磁波吸収材の幅広い選択が可能となる。
【0042】
（１０）本発明のパワーモジュールによれば、電磁波吸収材が、導電性電磁波吸収材、誘電性電磁波吸収材又は磁性電磁波吸収材のいずれかであることから、幅広い電磁波吸収材が使用可能であり、電磁波の性質に対応して材料が選定可能である。導電性電磁波吸収材、誘電性電磁波吸収材と磁性電磁波吸収材を複数組み合わせてもよい。
【0043】
（１１）本発明のパワーモジュールによれば、電磁波吸収材は、電磁波の伝播を変化させる電磁波偏向体が含まれていることから、電磁波偏向体により電磁波を散乱させて、電磁波の吸収効率を向上させることができる。
【0044】
（１２）本発明のパワーモジュールによれば、電磁波吸収材が、スイッチング素子のオン・オフで発生するｄｖ／ｄｔ又はｄｉ／ｄｔに対応した周波数の電磁波を吸収する電磁波吸収材であることから、発生ノイズに対応した電磁波吸収材により、効率よく電磁波を抑制できる。
【0045】
（１３）本発明のパワーモジュールによれば、スイッチング素子のパッケージがワイヤボンディングで配線ラインに接続され、ワイヤに起因する寄生インダクタンスと配線パターンに起因する寄生インダクタンスが存在する場合は、ワイヤに起因する寄生インダクタンスが最小となるように、スイッチング素子のＩＣパッケージのワイヤボンディング用パッドの位置に対応して、ボンディングされる１又は２以上のワイヤが最も短くなる位置に配線パターンを設け、配線パターンは放熱部を備えていることから、寄生インダクタンスが集中するワイヤを最も短くすることができ、寄生インダクタンスを抑制できる。
【0046】
（１４）本発明のパワーモジュールによれば、スイッチング素子が、ガリウムナイトライド、炭化シリコン、酸化ガリウム、又は、ダイヤモンドから成る半導体素子であることから、高電圧、高速スイッチングによる高効率化と低ノイズを可能化するパワーモジュールを提供することができる。
【0047】
（１５）本発明のパワーモジュールは、１つの回路内に上記（１）～（１４）のいずれかに記載のパワーモジュールを複数個組み合わせたパワーモジュールであってもよく、低ノイズで安定なスイッチング動作を可能とするパワーモジュールを提供することができる。
【0048】
（１６）本発明のスイッチング電源は、上記（１）～（１４）のいずれかに記載のパワーモジュールを搭載したスイッチング電源とすることにより、低ノイズで安定なスイッチング動作を可能とするスイッチング電源を提供することができる。
【図面の簡単な説明】
【0049】
【図1】本発明の配線パターンを説明する図である。
【図2】平板の自己インダクタンスの近似式２０を説明する図である。
【図3】平板の自己インダクタンス（長さ）を、近似式から計算した結果を示す図であり、幅を固定して長さをパラメータとしている。
【図4】平板の自己インダクタンス（幅）を、近似式から計算した結果を示す図である。
【図5】平板の自己インダクタンスを計算した結果から考えられる寄生インダクタンスを小さくするための配線パターンの例Ａを説明する図である。
【図6】平板の自己インダクタンスを計算した結果から考えられる寄生インダクタンスを小さくするための他の配線パターンの例Ｂを説明する図である。
【図7】円筒の自己インダクタンスの近似式４０を説明する図である。
【図8】円筒の自己インダクタンスを、近似式から計算した結果を示す図であり、径を固定して長さをパラメータとしている。
【図9】円筒の自己インダクタンスを近似式から計算した結果を示す図であり、長さを固定して半径をパラメータとしている。
【図10】同期整流式降圧型ＤＣ／ＤＣコンバータの基本回路である。
【図11】同期整流式降圧型ＤＣ／ＤＣコンバータ寄生インダクタンス、寄生容量を考慮した等価回路である。
【図12】スイッチング素子を含む配線部を電磁波吸収材で覆ったパワーモジュールを説明する斜視図である。
【図15】電磁波偏向体入り電磁波吸収材を説明する図である。
【図16】実施例で使用したカスコード素子の平面図である。
【図17】カスコード素子の等価回路を説明する図である。
【図18】本発明を実施するためのパワーモジュール等価回路１３８を示す図である。
【図19】代表的なパワーモジュール用配線パターンの例を説明する図である。
【図20】実施例に係るパワーモジュール例Ａを説明する図である。
【図21】別の実施例に係るパワーモジュール例Ｂを説明する図である。
【図22】パワーモジュール例Ｂのケルビン接続の考え方を説明する図である。
【図23】パワーモジュール例Ｃを説明する図である。
【図24】パワーモジュールの降圧型ＤＣ／ＤＣコンバータへの適用例である。
【図25】パワーモジュールの昇圧型ＤＣ／ＤＣコンバータへの適用例である。
【図26】本発明のパワーモジュールの３相インバータへの適用例１６４である。
【発明を実施するための形態】
【0050】
以下、本発明の実施形態について、図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【0051】
最近のパワーモジュールやスイッチング電源は、スイッチング素子の高電圧化と高周波数化が進み、従来に増して配線での寄生インダクタンスの低減が必要とされてきており、熱の発生もスイッチング素子からの放熱だけでなく、配線パターンからの放熱も要求されてきている。スイッチング素子には、ガリウムナイトライド、炭化シリコン、酸化ガリウム、又は、ダイヤモンドから成る半導体素子等があり、スイッチング素子の高電圧化と高周波数化は電磁波ノイズの発生も大きな問題となっている。本発明は、寄生インダクタンスの低減と放熱を配線パターンで行い、ノイズにより発生する電磁波は、配線パターンへの電磁波吸収材で抑制することで、これらの問題を解決することを主題としている。
【0052】
まず、寄生インダクタンスの低減と放熱に対応した配線パターンについて説明する。
【0053】
図１は、本発明の配線パターンを説明する図である。配線パターン１０は、素子Ａ１６と素子Ｂ１８を電気的に接続する導体であり、配線ライン１２と放熱部１４からなっている。従来の配線パターンは、配線ライン１２のみであったが、本発明では、配線ライン１２よりも幅の広い放熱部１４を設けている。放熱部１４は、幅を広くすることにより、面積を広くして熱を放出し易くしている。
【0054】
放熱部１４の幅Ｗｈは、線ラインの幅Ｗｐよりも広く、放熱面積を広くして、同時に寄生インダクタンスを減少させている。配線ラインの長さＬｐは、配線ラインの幅Ｗｐに対して一定範囲内に限定している。放熱部の長さＬｈも、放熱部１４の幅Ｗｈに対して一定範囲内に限定しており、放熱部の長さＬｈは、放熱部１４の幅Ｗｈより狭くてもよい。このため、配線ライン１２と放熱部１４は交互に直列接続された形状とすることが好ましい。素子Ａ１６と素子Ｂ１８の距離が短い場合は、放熱部１４が１つでもよい。
【0055】
寄生インダクタンスとなる配線ライン１２及び放熱部１４の自己インダクタンスは、近似式から計算でき、計算結果を基に、配線パターン１０の形状が理論的に考察できる。配線ライン１２及び放熱部１４の自己インダクタンスは、平板の自己インダクタンスとして近似式から求めることができ、次に説明する。
【0056】
図２は、平板の自己インダクタンスの近似式２０を説明する図である。平板は、高さＨ、幅Ｗ、長さＬの形状とすると、自己インダクタンスＬｎは、図２に示した近似式で計算できる。近似式から、自己インダクタンスＬｎは、導電性を前提としているため、材質には影響されず、高さＨ、幅Ｗ、長さＬの形状のみで決定されることが分かる。配線パターン１０では、厚さ、即ち、高さは数十μｍから１００μｍ程度であり、幅に対して十分に小さいために無視でき、自己インダクタンスＬｎは、長さＬと幅Ｗに対してその影響度を計算した。この近似式は、配線パターン１２と放熱部１４に適用可能であるが、以下、配線パターン１０を例に説明する。
【0057】
図３は、平板の自己インダクタンスＬｎを近似式から計算した結果を示す図である。幅を固定して長さをパラメータとした平板の自己インダクタンス（長さ）２２である。幅Ｗは１ｍｍとして、長さＬが１ｍｍから１０ｍｍに対する平板の自己インダクタンス（長さ）２２の変化を計算した結果である。破線は、長さが１ｍｍのときの自己インダクタンスが、長さに比例したと仮定した場合の自己インダクタンスを示している。
【0058】
長さが１ｍｍのときの自己インダクタンスＬｎは、０．１４ｎＨであり、長さが２倍の２ｍｍのときは、０．５１ｎＨである。さらに長さが６ｍｍときは、２．７７ｎＨである。長さが長くなると大幅に自己インダクタンスが大きくなっている。
【0059】
この計算結果からは、例えば、素子間距離を２ｍｍとすると、幅１ｍｍで２ｍｍの距離を結ぶ配線ライン１２の自己インダクタンスＬｎは、０．５１ｎＨである。これに対して、長さ１ｍｍで、２個直列に並べた配線ライン１２とすると、自己インダクタンスＬｎは０．２８ｎＨとなり、約５５％の自己インダクタンスとなることを示している。
【0060】
同様に、素子間距離を６ｍｍとすると、幅１ｍｍで６ｍｍの距離を結ぶ配線ライン１２は、自己インダクタンスＬｎが２．７７ｎＨであるのに対して、長さ１ｍｍの配線ライン１２を６個直列に並べたとすると、自己インダクタンスＬｎは０．８４ｎＨとなる。長さ２ｍｍの配線ライン１２を３個直列に並べたとしても、自己インダクタンスＬｎは１．５３ｎＨであり、単純に配線ライン１２で結んだ場合の約５５％である。
【0061】
この結果から、配線ライン１２の自己インダクタンスＬｎは、配線ライン１２を、複数に分割して直列接続した方が小さくなることが分かる。配線ライン１２の分割は、幅の２倍以下とすると自己インダクタンスが約半分となり好適であるが、少なくとも分割により自己インダクタンスを減少させることができる。
【0062】
図４は、平板の自己インダクタンスを近似式から計算した結果を示す図である。長さＬを固定して幅Ｗをパラメータとして、平板の幅Ｗの影響を計算した平板の自己インダクタンス（幅）２４であり、幅が０．１ｍｍから４．５ｍｍまでの範囲での自己インダクタンスＬｎの計算結果である。例えば、幅１ｍｍのときの自己インダクタンスは、２．８ｎＨであり、幅２ｍｍのときは、２．１８ｎＨであり、幅が３ｍｍの場合は、１．８２ｎＨである。幅については、例えば、幅１ｍｍにおける自己インダクタンスＬｎを１／２にするためには、幅を約５倍にしなければならない。
【0063】
幅についても分割の考え方を導入することができる。例えば、幅２ｍｍとすると、幅１ｍｍの配線ライン１２を２個並列に並べたと仮定すると、自己インダクタンスＬｎは、１．４ｍＨとなる。幅２ｍｍの配線ライン１２は自己インダクタンスＬｎが２．１８ｎＨであるのに対して約６４％である。従って、幅に対しても分割して並列に並べた方が自己インダクタンスＬｎを減少させることができる。
【0064】
以上、平板の自己インダクタンスの計算結果を考察したが、自己インダクタンスは回路にとっては、寄生インダクタンスとなるものであり、寄生インダクタンスを減少させるために、この考察を基に様々な形状の配線パターン１０に展開可能である。
【0065】
図５は、平板の自己インダクタンスを計算した結果から考えられる寄生インダクタンスを小さくするための配線パターンの例Ａ２６を説明する図である。図５（Ａ）は、図１に示した基本的な配線パターン１０に対して、配線ライン１２の幅を極端に短くして、放熱部１４の接続のみに機能を絞って接続部２８とした例である。配線ラインを接続する接続部は、配線ラインの幅以下の接続幅であり、接続部の接続長さは接続線の幅より小さい。図５（Ｂ）は、図５（Ａ）の接続部２８を、さらに簡易な形状のＶ字型に切り欠いた切り欠き部３０を設け、放熱部とした例である。いずれも配線パターン１０を、分割による直列接続することを基本としている。
【0066】
図５（Ｃ）は、図５（Ａ）の配線パターン１０を、分離スリット３２により平行に２分割した例である。図５（Ｄ）は、図５（Ｂ）の配線パターン１０を、複数の分離スリット３２により平行に２分割した例である。配線パターンは、電流の流れる方向と平行に幅が分割されている。分離スリット３２は十分に細く、放熱への影響が最小限に抑えられる幅にする。いずれも配線パターン１０を、分割による並列接続することを基本としている。
【0067】
図６は、平板の自己インダクタンスを計算した結果から考えられる寄生インダクタンスを小さくするための他の配線パターンの例Ｂを説明する図である。パワーモジュールは、スイッチング素子を始め、様々な電子部品が搭載され、リードも必要であるため、配線パターンを配する配線領域は自由なスペースがあるわけではない。このような制約の中では、図６（Ａ）に示したように、放熱部１４を配線ライン１２の片側方向にのみ広げて設ける場合もある。また、図６（Ｂ）に示したように、接続部２８を片側に偏らせる場合もある。
【0068】
【0069】
パワーモジュールに搭載するスイッチング素子はＩＣ化され、ワイヤボンディング用のパッドからワイヤ接続により、配線パターン１０に接続する場合がある。この場合は、ワイヤに寄生インダクタンスが発生する。ワイヤは円筒型であり、円筒型の自己インダクタンスの近似式から計算可能である。
【0070】
図７は、円筒の自己インダクタンスを求める近似式４０を説明する図である。円筒は、半径Ｒ、長さＬの形状とすると、自己インダクタンスＬｎは、図７に示した近似式で計算できる。近似式から、自己インダクタンスＬｎは、導電性を前提としているので材質には影響されず、半径Ｒ、長さＬの形状のみで決定されることが分かる。ワイヤボンディング用のワイヤ径は数十μｍから１００μｍ程度である。自己インダクタンスＬｎは、長さＬと半径Ｒに対してその影響度を計算した。
【0071】
図８は、円筒の自己インダクタンスを近似式から計算した結果を示す図であり、径を固定して長さをパラメータとしている。半径Ｒを１５μｍ（直径３０μｍ）とした場合の円筒の自己インダクタンス（長さ）４２と長さＬの関係を示している。円筒の場合は、長さが２ｍｍ以上では、ほぼ直線的に自己インダクタンスが大きくなる。長さが２ｍｍでは自己インダクタンスＬｎは１．９３ｎＨであり、４ｍｍでは自己インダクタンスＬｎは４．４２Ｈである
【0072】
図９は、円筒の自己インダクタンスを近似式から計算した結果を示す図であり、長さを固定して半径をパラメータとしている。長さＬを３ｍｍに固定して、円筒の自己インダクタンス４４と半径Ｒとの関係を計算した円筒の自己インダクタンス（径）４４である。半径Ｒが１５μｍ（直径３０μｍ）の場合、自己インダクタンスＬｎは３．１４ｎＨである。半径Ｒを３０μ（直径６０μｍ）としても、自己インダクタンスＬｎは、２．７３ｎＨである。
【0073】
この結果から、ワイヤは分割し難いため、ワイヤの長さを短くすることが寄生インダクタンスを減少させるためには効果的であることが分かる。また、径を太くするよりも、複数本のワイヤを並列接続することが効果的であることは明らかである。従って、ワイヤ接続を必要とする場合は、配線パターン１０をワイヤボンディング用パッドに最も近接した位置に配置して、ワイヤの長さが短くなるようにする必要がある。
【0074】
以上、配線パターン１０に起因する寄生インダクタンス低減手段について説明したが、次に具体的な降圧型ＤＣ／ＤＣコンバータにより、寄生インダクタンスと関係、ノイズの発生原因について説明する。
【0075】
図１０は、同期整流式降圧型ＤＣ／ＤＣコンバータの基本回路５０を示す図である。入力電圧５２に並列に入力コンデンサ５４が接続されている。降圧型ＤＣ／ＤＣコンバータは、変圧比に応じて入力電流の平均値が小さくなるが、瞬時的には出力電流と同じ電流が流れ、これを入力コンデンサ５４で平均化する。入力電圧５２はチョッパ回路に接続され、第１スイッチング素子６２と第２スイッチング素子６４は、制御部からのパルス信号により、交互にオン／オフする制御が行われる。これにより、第１スイッチング素子６２と第２スイッチング素子６４の中間点の出力波形は、スイッチング周波数に対応してパルス波形となる。第１スイッチング素子６２と第２スイッチング素子６４の中間点の出力波形は、出力コンデンサ６０と共に平滑回路を形成し、直列接続された出力インダクタ５８を介して直流電圧となり、負荷抵抗６６に供給される。
【0076】
降圧型ＤＣ／ＤＣコンバータのノイズは、主に配線の寄生インダクタンスとスイッチング素子の寄生容量により発生しており、等価回路により説明する。
【0077】
図１１は、寄生インダクタンス、寄生容量を考慮した等価回路６８を示す図である。スイッチング素子はパワーＭＯＳＦＥＴとし、第１スイッチング素子６２をハイサイドパワーＭＯＳＦＥＴ８０、第２スイッチング素子６４をローサイドパワーＭＯＳＦＥＴ８２とした。
【0078】
寄生要素は、入力コンデンサ５４では寄生インダクタンス７０－１とＥＳＲ（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉａｌ Ｒｅｓｉｓｔａｎｃｅ：等価抵抗）である。ＥＳＲは配線にも存在し、図１１ではまとめてＥＳＲ７２－１とした。パワーＭＯＳＦＥＴでは、ミラー容量とゲート容量は考慮せず、ボディダイオードと寄生容量を寄生要素とした。ハイサイドパワーＭＯＳＦＥＴ８０では、ボディダイオード７６－１と寄生容量７４－１を、ローサイドパワーＭＯＳＦＥＴ８２では、ボディダイオード７６－２と寄生容量７４－２を寄生要素として等価回路に示している。
【0079】
出力インダクタ５８には、インダクタの巻き線間の寄生容量と基板パターンの寄生容量が発生し、浮遊容量７５として示している。出力コンデンサ６０では、入力コンデンサ５４と同じく、寄生インダクタンス７０－５とＥＳＲ７２－２が寄生要素である。配線、レイアウト、ビア等にも寄生インダクタンスが発生するが、図１１では配線の寄生インダクタンス７０－２、７０－３、７０－４で示した。
【0080】
ハイサイドパワーＭＯＳＦＥＴ８０とローサイドパワーＭＯＳＦＥＴ８２のオン／オフは、制御部５６のスイッチング波形７８により制御されるが、高周波ノイズは、主にハイサイドパワーＭＯＳＦＥＴ８０とローサイドパワーＭＯＳＦＥＴ８２がオフする時に発生する。ハイサイドパワーＭＯＳＦＥＴ８０がオンになると、入力電圧５２からハイサイドパワーＭＯＳＦＥＴ８０を通して電流が流れ込み、ローサイドパワーＭＯＳＦＥＴ８２の還流電流をキャンセルするようにローサイドパワーＭＯＳＦＥＴ８２に流れ込む。
【0081】
ローサイドパワーＭＯＳＦＥＴ８２の電流がゼロになってもローサイドパワーＭＯＳＦＥＴ８２のボディダイオード７６－２が有しているリカバリ機能により、蓄積されたキャリアがなくなるまでボディダイオード７６－２のカソードからアノードに向かって逆方向電流が流れる。このリカバリ電流は、入力コンデンサ５４、ハイサイドパワーＭＯＳＦＥＴ８０とローサイドパワーＭＯＳＦＥＴ８２で構成される入力側のループ（図１１の破線参照）に流れる短絡電流ｉであり、ループに存在する全ての寄生容量にエネルギーが蓄積される。
【0082】
このエネルギーは、リカバリが働かなくなった瞬間に開放され、この時にループ内の寄生インダクタンスと寄生容量で共振が起きてリンギングとなることにより、高周波ノイズが発生する。この時、ハイサイドパワーＭＯＳＦＥＴ８０はオン状態で導通しているので、ハイサイドパワーＭＯＳＦＥＴ８０の寄生容量７４－１は関係なく、高周波リンギングの周波数は、ループの全ての寄生インダクタンスＬｐと寄生容量Ｃｐの共振周波数ｆｒであり、ｆｒ＝１／２π（Ｌｐ・Ｃｐ）１／２で表される。
【0083】
ハイサイドパワーＭＯＳＦＥＴ８０とローサイドパワーＭＯＳＦＥＴ８２のオフ時の数百ＭＨｚのノイズは、高ｄｉ／ｄｔの電流サージとして入力コンデンサ５４、ハイサイドパワーＭＯＳＦＥＴ８０とローサイドパワーＭＯＳＦＥＴ８２の高周波リンギングループを循環する。これによって、入力コンデンサ５４にはｄｉ／ｄｔに依存したスパイク電圧が発生し、ハイサイドパワーＭＯＳＦＥＴ８０とローサイドパワーＭＯＳＦＥＴ８２には、電圧ｖに対応したｄｖ／ｄｔのリンギング電圧が発生する。
【0084】
寄生インダクタンスＬｐでは、Ｌｐ・ｄｉ／ｄｔのリンギング電圧が発生するため、寄生インダクタンスＬｐが大きくなるほどリンギング電圧が大きくなる。
【0085】
ループを流れる高周波のリンギング電流ｉは、ループの面積に依存した磁束を発生させ、この磁束が外部へ向かって放射されるため、電磁波として機器の基板のストリップラインやループにおいて電磁誘導を引き起こす。従って、スイッチング電源等のモジュールでは、ノイズ発生源だけでなく、配線パターンでもリンギング電流ｉにより寄生インダクタンスで電磁波が発生する。
【0086】
ノイズ発生源となるハイサイドパワーＭＯＳＦＥＴ８０とローサイドパワーＭＯＳＦＥＴ８２は、スイッチングによる熱の発生も著しい。このため、スイッチング素子であるハイサイドパワーＭＯＳＦＥＴ８０とローサイドパワーＭＯＳＦＥＴ８２を放熱材で覆い、放熱させることが効果的である。さらに、熱的側面からは、配線パターンを介して放熱することも必要になり、本発明では放熱部を備えた配線パターンとしている。放熱部は面積を広くしているので、一方では電磁波を発生し易くしている側面があり、配線パターンに対して電磁波吸収材で覆うことが望ましい。また、電磁波吸収材は、スイッチング素子のオン・オフで発生するｄｖ／ｄｔ又はｄｉ／ｄｔに対応した周波数の電磁波を吸収する電磁波吸収材であることが望ましい。
【0087】
図１２は、スイッチング素子を含む配線部を電磁波吸収材で覆ったパワーモジュールを説明する斜視図である。モジュール基板９４に設けたスイッチング素子と配線パターンを複数配置した配線部１０６に対して、まず、図１２（Ａ）で示したようにスイッチング素子を絶縁性の放熱材１１０で覆い、さらに、図１２（Ｂ）で示したように、スイッチング素子と配線部１０６を電磁波吸収材１１２で覆っている。配線部１０６は、外部端子となるリード９２に接続されている。
【0088】
図１３は、図１２のスイッチング素子を含む配線部１０６を絶縁材１１０と電磁波吸収材１１２で覆ったパワーモジュールの模式的断面図Ａ１００を説明する図である。モジュール基板９４に設けられたスイッチング素子１０４は配線部１０６とワイヤ１０８で電気的に接続されている。配線部１０６には、放熱部を備えた配線パターンが配置されている。スイッチング素子１０４は電磁波と熱の発生源となるため、放熱材１１０と電磁波吸収材１１２で覆われている。配線部１０６は、複数の配線パターン配置されており、配線パターンから放射される電磁波を吸収するため、放熱部は電磁波吸収材１１２で覆われている。配線ラインを含めた配線パターン全体を電磁波吸収材１１２で覆ってもよい。
【0089】
図１４は、パワーモジュールの模式的断面図Ｂ１１４を説明する図である。図１４では、図１３に対して、配線部１０６を絶縁材１１６で覆ってから電磁波吸収材１１２を重ねている。電磁波吸収材１１２は、絶縁性の樹脂との２層構造である。放熱材１１０が絶縁性であるため、放熱材１１０と絶縁材１１６を一体として配線部１０６まで覆ってもよい。放熱材１１０は、高耐熱高放熱材であることが好ましく、高温高湿試験や熱ストレスサイクル試験の耐性向上に寄与する。
【0090】
高耐熱高放熱材、例えば、無機フィラーを含むリン含有エポキシ樹脂組があり、無機フィラーの配合割合を最適化することで熱伝導性等の向上効果が十分なものとなり、所望の高熱伝導性、線膨張係数を得ることができる。さらに、無機フィラーを含み、分子中にイミド骨格とアリル基を官能基として有する熱硬化性樹脂がある。この他に、ナノハイブリッド技術を応用した熱硬化型のナノコンポジット樹脂がある。この樹脂は有機分子および無機ナノ成分の化学構造を最適化し、両成分間の化学的相互作用により高ガラス転移温度を備え、優れた耐熱性を有する。硬化時に両成分による独立した架橋反応を進行させることで、長期間過酷な熱履歴を受けても各種特性の劣化を抑制可能である
【0091】
絶縁性の放熱材１１０或は絶縁材１１６で配線部１０６を覆うことで、電磁波吸収材１１２は導電性の電磁波吸収材１１２も選択可能となり、様々な材料が使用できる。
【0092】
電磁波吸収材１１２は、電磁波エネルギーである自由空間や無損失媒質を伝播する電磁波によって運ばれるエネルギーを、熱エネルギーに変換することで、電磁波を吸収する。電磁波吸収材１１２は様々な種類があるが、大別して導電性電波吸収材、誘電性電波吸収材と磁性電波吸収材に分けられる。電磁波吸収材は、導電性電磁波吸収材、誘電性電磁波吸収材又は磁性電磁波吸収材のいずれかである。
【0093】
導電性電波吸収材は、発熱機構だけで電磁波を吸収する。導電性電波吸収材に電界を加えられることにより内部電流が流れ、この内部電流が熱エネルギーに変換される。導電性電波吸収材は、抵抗体、抵抗線や抵抗被膜によって形成され、炭素材料や、アルミニウム、銅、ニッケルやステンレス等の金属材料が好ましく、これらの材料を繊維状、ビーズ状や粉状等の形態にして使用する。
【0094】
誘電性電波吸収材は、物質の誘電損失を利用した電波吸収体である。誘電性電波吸収材としては、カーボン材をゴムやウレタンなどに混入して構成されたカーボンゴム、カーボン含有発泡ポリウレタン、カーボン含有発砲ポリスチロールなどがある。これらの誘電性電波吸収材料を多層構造とすることで、表面近くの電磁波減衰を少なくし、内部に伝播するに従って減衰を大きくすることができ、広帯域特性を得ることができる。
【0095】
磁性電波吸収材は、磁性損失によってエネルギーを吸収する。導電性電波吸収材と誘電性電波吸収材は、電界により電流が流れることで電磁波を吸収しているが、電磁波吸収材は、磁界によって電磁波を吸収する。交流磁化の周波数に従い磁壁移動により磁化が進行し、周波数が高くなると磁界変化に磁壁移動が追従できず磁壁共鳴が生ずる。ギガヘルツ以上になると回転磁化により磁化が進行するがさらに高周波になると遅れを生じる。回転磁化は、磁界下において容易磁化方向軸のまわりで才差運動する現象である。
【0096】
磁性電波吸収材としては、焼結フェライト、軟磁性金属、鉄カルボニルなどがある。フェライトは、スピネル型フェライト、プレーナー型フェライト、軟磁性金属粒子複合体、マグネットプランバイト型フェライト等がある。
【0097】
電磁波吸収材１１２は、導電性電波吸収材、誘電性電波吸収材、磁性電波吸収材の複合材料であってもよい。これらの電磁波吸収材１１２は、短絡を防ぎ、密着性を向上させるために絶縁性樹脂に配合されているものもある。さらに、電磁波吸収材１１２に侵入する電磁波の伝播を変化させて、電磁波をより吸収させるために、電磁波偏向体を含ませてもよい。
【0098】
図１５は、電磁波偏向体入り電磁波吸収材１２０を説明する図である。電磁波吸収材１１２は、電磁波の伝播を変化させる電磁波偏向体１２４が含まれている。矢印で示した電磁波１２２が電磁波吸収材１１２に侵入すると、電磁波偏向体１２４に当たり偏光する。このため、電磁波１２２の伝播経路が変化し、電磁波１２２が散乱する。散乱した電磁波１２２は、散乱波相互の干渉や、完全反射により電磁波吸収材１１２に閉じ込められ、電磁波吸収材１１２からの放出が低減する。これにより、電磁波吸収機能が発現する。電磁波偏向体１２４は、任意の材料に混入でき、電磁波吸収体１１２として利用できる。例えば、電磁波吸収特性のほとんどないアクリル樹脂であっても、電磁波偏向体１２４として気泡を存在させれば、電磁波吸収材１１２として利用可能である。勿論、従来の導電性電波吸収材、誘電性電波吸収材、磁性電波吸収材に、電磁波偏向体１２４の中に気泡を存在させてもよい。
【0099】
＜実施例＞
以下、本発明のパワーモジュール及びスイッチング電源装置について、図に示す実施例に基づいて説明する。パワーモジュールは、カスコード接続されたスイッチング素子を直列接続したスイッチング素子（チョッパ回路）のパワーモジュールである。なお、各図面は模式図であり、必ずしも実際の寸法を厳密に反映したものではない。
以下、本発明のパワーモジュール及びスイッチング電源装置について、図に示す実施例に基づいて説明する。パワーモジュールは、カスコード接続されたスイッチング素子を直列接続したスイッチング素子（チョッパ回路）のパワーモジュールである。なお、各図面は模式図であり、必ずしも実際の寸法を厳密に反映したものではない。
【0100】
図１６は、実施例で使用したカスコード素子１３０の平面図である。カスコード素子１３０は、２つのチップを１組として構成したものであり、ＧａＮ－ＨＥＭＴ１３２とＳｉ－ＭＯＳＦＥＴ１３４が積層された構造である。Ｓｉ－ＭＯＳＦＥＴ１３４は裏面にドレイン電極を有する縦型の素子であり、ＧａＮ－ＨＥＭＴ１３２のソース電極とＳｉ－ＭＯＳＦＥＴ１３４のドレイン電極、及び、ＧａＮ－ＨＥＭＴ１３２のゲート電極とＳｉ－ＭＯＳＦＥＴ１３４のソース電極は、積層時に接続されている。カスコード素子１３０の表面には、ＧａＮ－ＨＥＭＴ１３２のドレイン電極Ｄ１、及び、Ｓｉ－ＭＯＳＦＥＴ１３４のゲート電極Ｇ２とソース電極Ｓ２が、図１６に示した位置に配置されている。
【0101】
図１７は、カスコード素子の等価回路１３６を説明する図である。カスコード接続は、ノーマリーオン型のスイッチング素子をノーマリーオフ型のスイッチング素子に接続して、ノーマリーオフ型のスイッチング素子として利用できるようにする回路構成である。ノーマリーオン型のスイッチング素子としては、ＧａＮ（窒化ガリウム）からなるＧａＮ－ＨＥＭＴがある。ＧａＮはバンドギャップが３．４ｅＶで、シリコンの１．１ｅＶに比べて大きい。このため、高電圧での動作が可能である。
【0102】
ＧａＮ－ＨＥＭＴは、窒化ガリウムを用いて半導体ヘテロ接合により誘起された高移動度の二次元電子ガスをチャネルとした電界効果トランジスタである。このＧａＮ－ＨＥＭＴは通常、ゲートに電圧を印加しない状態でオンになるノーマリーオン型（デプレッションモード）である。そのため、デプレッションモードのＧａＮ－ＨＥＭＴをスイッチングするためには、エンハンスメントモードとして働くように、エンハンスメントモードのＦＥＴを組み合わせたカスコード接続としている。高速動作が可能なエンハンスメントモードのＦＥＴは、Ｓｉ－ＭＯＳＦＥＴの他、ＩＧＢＴ等がある。
【0103】
図１８は、本発明を実施するためのパワーモジュール等価回路１３８である。カスコード素子１３０－１をハイサイドスイッチング素子、カスコード素子１３０－２をローサイドスイッチング素子として直列に接続し、ゲート抵抗１４０－１、１４０－２とノイズ除去コンデンサ１４２を搭載する。
【0104】
ゲート抵抗１４０－１、１４０－２は、ハイサイドスイッチング素子のＳｉ－ＭＯＳＦＥＴ１３４－１及びローサイドスイッチング素子のＳｉ－ＭＯＳＦＥＴ１３４－２のゲートチャージを制限し、スイッチング波形の立ち上がりと立ち下がりを緩やかにして、オン／オフ時両方のノイズを低減する。ノイズ除去コンデンサ１４２は、ハイサイドスイッチング素子及びローサイドスイッチング素子のノイズを除去するためのスナバコンデンサである。
【0105】
ハイサイドスイッチング素子としたカスコード素子１３０－１のＧａＮ－ＨＥＭＴ１３２－１のドレイン電極ＤＨ１は、ワイヤボンディングで配線パターンに接続され、ノイズ除去コンデンサ１４２との接続を経て端子Ｔ４となるリードに接続される。ＧａＮ－ＨＥＭＴ１３２－１のゲート電極ＧＨ１とＳｉ－ＭＯＳＦＥＴ１３４－１のソース電極ＳＨ２は、ワイヤボンディングで同一の配線パターンに接続される。この配線パターンには、ローサイドスイッチング素子としたカスコード素子１３０－２のＧａＮ－ＨＥＭＴ１３２－２のドレイン電極ＤＬ１もワイヤボンディングで接続され、Ｔ３端子となるリードに接続される。
【0106】
ローサイドスイッチング素子としたカスコード素子１３０－２のＧａＮ－ＨＥＭＴ１３２－２のゲート電極ＧＬ１とＳｉ－ＭＯＳＦＥＴ１３４－２のソース電極ＳＬ２は、ワイヤボンディングでアースとなる接地パターンに接続され、ノイズ除去コンデンサ１４２との接続を経てＴ５端子となるリードに接続される。
【0107】
ハイサイドスイッチング素子としたカスコード素子１３０－１のＳｉ－ＭＯＳＦＥＴ１３４－１のゲート電極ＧＨ２は、ワイヤボンディングで配線パターンに接続され、ゲート抵抗１４０－１を介して端子Ｔ１となるリードに接続される。ローサイドスイッチング素子としたカスコード素子１３０－２のＳｉ－ＭＯＳＦＥＴ１３４－２のゲート電極ＧＬ２は、ワイヤボンディングで配線パターンに接続され、ゲート抵抗１４０－２を介して端子Ｔ２なるリードに接続される。
【0108】
図１９は、代表的なパワーモジュール用配線パターンの例を説明する図である。パワーモジュールの実施に際し、本発明を適用するための代表的なパワーモジュール用配線パターンの例１４４である。パターンＰ１は、リード間のスペースを利用した放熱部１４である。放熱部１４は、リード間のスペースに突き出すように設けている。リード間の放熱部は、長さより幅が広い。リード用電極パッド１４６に接続されたリード１４８はパワーモジュール周辺に外部接続電極として設けられており、リード用電極パッド１４６間にはスペースがある。このスペースに配線パターン１０の放熱部を突き出すようにして配置する。
【0109】
パターンＰ２は、スペースが十分にある領域、即ち長さが長く幅が広い配線パターンが可能な領域で、接続部２８を設けて寄生インダクタンス小さくし、直列接続するパターンである。接続部２８は、図５（Ｂ）に示した様な切り欠き部３０であってもよい。パターンＰ３は、スペースが十分にある領域、即ち幅広い配線パターンが可能な領域で、分離スリット３２を設けて並列接続にして、寄生インダクタンスを減少させるパターンである。
【0110】
＜パワーモジュール例Ａ＞
図２０は、実施例に係るパワーモジュール例Ａ１５０を説明する図である。寄生インダクタンスを減少させるために、図示したように、２か所のパターンＰ１とパターンＰ２を採用している。カスコード素子１３０－２は、カスコード素子１３０－１に対して９０度回転した垂直方向に配置されている。配線パターンは、カスコード素子１３０－１とカスコード素子１３０－２からのワイヤボンディング接続が短い距離で可能なように配置されている。
図２０は、実施例に係るパワーモジュール例Ａ１５０を説明する図である。寄生インダクタンスを減少させるために、図示したように、２か所のパターンＰ１とパターンＰ２を採用している。カスコード素子１３０－２は、カスコード素子１３０－１に対して９０度回転した垂直方向に配置されている。配線パターンは、カスコード素子１３０－１とカスコード素子１３０－２からのワイヤボンディング接続が短い距離で可能なように配置されている。
【0111】
スイッチング素子のパッケージがワイヤボンディングで配線パターンに接続され、ワイヤに起因する寄生インダクタンスと配線パターンに起因する寄生インダクタンスが存在する場合は、ワイヤに起因する寄生インダクタンスが最小となるように、スイッチング素子のＩＣパッケージのワイヤボンディング用端子の位置に対応して、ボンディングされる１又は２以上のワイヤが最も短くなる位置に配線パターンを設ける。
【0112】
ハイサイドスイッチング素子として使用したカスコード素子１３０－１の周囲に配線パターンを配置した形状である。また、ローサイドスイッチング素子として使用したカスコード素子１３０－２も周囲に配線パターンを配置した形状である。ゲート電極ＧＨ２及びゲート電極ＧＬ２は、配線パターンを経由してゲート抵抗１４０－１とゲート抵抗１４０－２の電極にワイヤボンディングで接続されている。
【0113】
リードには、配線パターンに近い位置にＴ１～Ｔ５端子が接続されている。何も接続されていない端子はＮＣ（Ｎｏｎ－Ｃｏｎｎｅｃｔ）として示されている。即ち、パワーモジュールのリードには、ゲート抵抗１４０－１へのゲート信号を入力するＴ１端子，ゲート抵抗１４０－２へのゲート信号を入力するＴ２端子、ハイサイドスイッチング素子のＳｉ－ＭＯＳＦＥＴ１３４－１及びローサイドスイッチング素子のＳｉ－ＭＯＳＦＥＴ１３４－２の接続点からのＴ３端子、ハイサイドスイッチング素子のＧａＮ－ＨＥＭＴ１３２－２のドレイン電極からのＴ４端子、及び、アースとなるＴ５－１端子、Ｔ５－２端子とＴ５－３端子が接続される。Ｔ４端子とアースであるＴ５－３端子には、ノイズ除去コンデンサ１４２を接続している。
【0114】
熱及び電磁波対策としては、カスコード素子１３０－１及びカスコード素子１３０－２を絶縁性の放熱材で覆い、更に全ての配線パターンを含めて全面的に電磁波吸収材で覆う。電磁波吸収材は、高耐熱高放熱で、短絡を防ぎ、密着性を向上させるために絶縁性樹脂に配合されているものもあり、この場合は全面的に電磁波吸収材で覆ってもよい。
【0115】
＜パワーモジュール例Ｂ＞
図２１は、別の実施例に係るパワーモジュール例Ｂ１５２を説明する図である。寄生インダクタンスを減少させるために、図示したように、パターンＰ１、パターンＰ２とパターンＰ３を採用している。カスコード素子１３０－１とカスコード素子１３０－２は、図１６（Ａ）で示したソート電極パッドＳ２とドレイン電極パッドＤ１を向い合わせの配置とした同じ向きの配置である。配線パターンは、カスコード素子１３０－１とカスコード素子１３０－２からのワイヤボンディング接続が短い距離で可能なように配置されている。
図２１は、別の実施例に係るパワーモジュール例Ｂ１５２を説明する図である。寄生インダクタンスを減少させるために、図示したように、パターンＰ１、パターンＰ２とパターンＰ３を採用している。カスコード素子１３０－１とカスコード素子１３０－２は、図１６（Ａ）で示したソート電極パッドＳ２とドレイン電極パッドＤ１を向い合わせの配置とした同じ向きの配置である。配線パターンは、カスコード素子１３０－１とカスコード素子１３０－２からのワイヤボンディング接続が短い距離で可能なように配置されている。
【0116】
パワーモジュール例Ｂは、下側にＴ３端子とアースとなるＴ５－２端子及びＴ５－３端子を配置している。Ｔ４端子とアースとなるＴ５－１端子を隣接して設け、ノイズ除去コンデンサ１４２を接続している。このような配線パターンの配置は、電流ルートを分離するケルビン接続の考え方を基にしている。
【0117】
図２２は、パワーモジュール例Ｂ１５２のケルビン接続の考え方を説明する図である。図２２（Ａ）は図２１における電流ルートＩ及び電流ルートＩＩを示している。図２２（Ｂ）は図２２（Ａ）における電流ルートＩ及び電流ルートＩＩを等価回路で示している。ローサイドスイッチング素子として使用しているカスコード素子１３０－２のソース電極ＳＬ２から流れる電流を、Ｔ５－１端子側とＴ５－２端子側に分離することを意図した配線パターンである。Ｔ３端子とＴ４端子は、降圧型か昇圧型かにより、一方が入力側で他方が出力側となる。
【0118】
ソース電極ＳＬ２とアースとなる配線パターンは、入出力関係となるＴ３端子側の電流ループＩとＴ４端子側の電流ループＩＩの共通インピーダンスとして働くため、一方の電圧が高いと他の電流ループに対する影響も大きくなる。このため、電流ループを分離することを意図した配線パターンとしている。勿論、完全に分離できるわけではないが、十分に効果がある。
【0119】
熱及び電磁波対策は、パワーモジュール例Ａ１５０と同様に、カスコード素子１３０－１及びカスコード素子１３０－２を絶縁性の放熱材で覆い、更に全ての配線パターンを含めて全面的に電磁波吸収材で覆う。電磁波吸収材は、高耐熱高放熱で、短絡を防ぎ、密着性を向上させるために絶縁性樹脂に配合されているものもあり、この場合は全面的に電磁波吸収材で覆ってもよい。
【0120】
＜パワーモジュール例Ｃ＞
図２３は、さらに別の実施例に係るパワーモジュール例Ｃ１５４を説明する図である。寄生インダクタンスを減少させるために、図示したように、２か所のパターンＰ１とパターンＰ２を採用している。カスコード素子１３０－１とカスコード素子１３０－２は、ソース電極パッドＳ２とドレイン電極パッドＤ１を向い合わせの配置とした同じ向きの配置である。配線パターンは、カスコード素子１３０－１とカスコード素子１３０－２からのワイヤボンディング接続が短い距離で可能なように配置されている。
図２３は、さらに別の実施例に係るパワーモジュール例Ｃ１５４を説明する図である。寄生インダクタンスを減少させるために、図示したように、２か所のパターンＰ１とパターンＰ２を採用している。カスコード素子１３０－１とカスコード素子１３０－２は、ソース電極パッドＳ２とドレイン電極パッドＤ１を向い合わせの配置とした同じ向きの配置である。配線パターンは、カスコード素子１３０－１とカスコード素子１３０－２からのワイヤボンディング接続が短い距離で可能なように配置されている。
【0121】
パワーモジュール例Ｃ１５４は、さらに配線パターンによる電磁波の影響を少なくするために、パワーモジュール例Ｂ１５２のケルビン接続の考え方に加えて、アースとなる配線パターンで、カスコード素子１３０－１とカスコード素子１３０－２を囲むように接地パターンを配置している。図２３で示した様に、Ｔ３端子となるリードを挟んで、アースとなるＴ５－３端子とＴ５－４端子をリードに接続している。これにより、接地パターンを、カスコード素子１３０－１とカスコード素子１３０－２を囲むように配置することができ、電磁波を抑制する効果がある。
【0122】
ハイサイドスイッチング素子となるカスコード素子１３０－１のドレイン電極ＤＨ１からは、接地パターンを空間で横切ってワイヤで配線パターンに接続することになるが、絶縁性材料又は絶縁性の電磁波吸収材で空間が埋まるので、影響は少ない。
【0123】
熱及び電磁波対策は、パワーモジュール例Ａ１５０と同様に、カスコード素子１３０－１及びカスコード素子１３０－２を絶縁性の放熱材で覆い、更に全ての配線パターンを含めて全面的に電磁波吸収材で覆う。電磁波吸収材は、高耐熱高放熱で、短絡を防ぎ、密着性を向上させるために絶縁性樹脂に配合されているものもあり、この場合は全面的に電磁波吸収材で覆ってもよい。
【0124】
パワーモジュールへの適用は、カスコード接続の素子で説明したが、ノーマリーオフ型の高耐圧で高周波数化が可能なＧａＮ－ＨＥＭＴからなる素子を直列に接続したスイッチング回路でもよく、ガリウムナイトライドを始め、炭化シリコン、酸化ガリウム、又は、ダイヤモンドから成る半導体素子でもよい。
【0125】
＜スイッチング電源への適用例＞
図２４は、本発明によるパワーモジュールの同期整流式の降圧型ＤＣ／ＤＣコンバータへの適用例１６０である。ここで使用するパワーモジュール１５６は、図２０で示したパワーモジュール例Ａ１５０、図２１で示したパワーモジュール例Ｂ１５２又は図２３で示したパワーモジュール例Ｃ１５４の何れのパワーモジュールであってもよい。
図２４は、本発明によるパワーモジュールの同期整流式の降圧型ＤＣ／ＤＣコンバータへの適用例１６０である。ここで使用するパワーモジュール１５６は、図２０で示したパワーモジュール例Ａ１５０、図２１で示したパワーモジュール例Ｂ１５２又は図２３で示したパワーモジュール例Ｃ１５４の何れのパワーモジュールであってもよい。
【0126】
入力電圧ＤＣｉｎは入力コンデンサＣｉｎでノイズが除去され、パワーモジュール１５６でスイッチングにより矩形波となり、ハイサイトスイッチング素子とローサイドスイッチング素子の中間から、降圧されたパルス波形が出力される。このパルス波形は、出力インダクタＬｏｕｔと出力コンデンサＣｏｕｔにより平滑化され、直流の出力電圧ＤＣｏｕｔとなる。
【0127】
図２５は、本発明によるパワーモジュールの同期整流式の昇圧型ＤＣ／ＤＣコンバータへの適用例１６２である。ここで使用するパワーモジュール１５６は、図２０で示したパワーモジュール例Ａ、図２１で示したパワーモジュール例Ｂ又は図２３で示したパワーモジュール例Ｃの何れのパワーモジュールであってもよい。
【0128】
同期整流式の昇圧型ＤＣ／ＤＣコンバータ１６２は、降圧型ＤＣ／ＤＣコンバータ１６０におけるパワーモジュールと入出力関係を逆にして使用している。入力電圧ＤＣｉｎは入力コンデンサＣｉｎでノイズが除去され、ローサイドスイッチング素子がオンしている間に入力インダクタＬｉｎに電流エネルギーを蓄え、ローサイドスイッチング素子がオフになっても、ハイサイドスイッチング素子がオンとなり、入力インダクタＬｉｎは直前の電流値をキープしようと働き、電圧を継ぎ足すように電力を供給して昇圧動作を行い、昇圧された電圧が、出力コンデンサＣｏｕｔにより平滑化され、直流の出力電圧ＤＣｏｕｔが得られる。
【0129】
＜パワーモジュールの組み合わせによる適用例＞
図２６は、本発明によるパワーモジュールの３相インバータへの適用例１６４である。ここで使用するパワーモジュール１５６－１、１５６－２、１５６－３は、図２０で示したパワーモジュール例Ａ１５０、図２１で示したパワーモジュール例Ｂ１５２又は図２３で示したパワーモジュール例Ｃ１５４の何れのパワーモジュールであってもよい。
図２６は、本発明によるパワーモジュールの３相インバータへの適用例１６４である。ここで使用するパワーモジュール１５６－１、１５６－２、１５６－３は、図２０で示したパワーモジュール例Ａ１５０、図２１で示したパワーモジュール例Ｂ１５２又は図２３で示したパワーモジュール例Ｃ１５４の何れのパワーモジュールであってもよい。
【0130】
３相インバータへの適用例１６４では、３個のパワーモジュール１５６－１、１５６－２、１５６－３を使用し、それぞれのパワーモジュール１５６－１、１５６－２、１５６－３のゲート入力制御することにより、Ｕ相、Ｖ相、Ｗ相の３相交流電圧を出力する。
【0131】
以上、本発明の実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【符号の説明】
【0132】
１０ 配線パターン
１２ 配線ライン
１４ 放熱部
１６ 素子Ａ
１８ 素子Ｂ
２０ 平板の自己インダクタンスの近似式
２２ 平板の自己インダクタンス（長さ）
２４ 平板の自己インダクタンス（幅）
２６ 配線パターンの例Ａ
２８ 接続部
３０ 切り欠き部
３２ 分離スリット
３６ 配線パターンの例Ｂ
４０ 円筒の自己インダクタンスの近似式
４２ 円筒の自己インダクタンス（長さ）
４４ 円筒の自己インダクタンス（径）
５０ 同期式降圧型ＤＣ／ＤＣコンバータの基本回路
５２ 入力電圧
５４ 入力コンデンサ
５６ 制御部
５８ 出力インダクタ
６０ 出力コンデンサ
６２ 第１スイッチング素子
６４ 第２スイッチング素子
６６ 負荷抵抗
６８ 寄生インダクタンス、寄生容量を考慮した等価回路
７０－１、７０－２、７０－３、７０－４、７０－５ 寄生インダクタンス
７２－１、７２－２ ＥＳＲ
７４－１、７４－２ 寄生容量
７５ 浮遊容量
７６－１、７６－２ ボディダイオード
７８ スイッチング波形
８０ ハイサイドパワーＭＯＳＦＥＴ
８２ ローサイドパワーＭＯＳＦＥＴ
９０ 電磁波吸収材を使用したパワーモジュール
９２ リード
９４ モジュール基板
１００ パワーモジュールの模式的断面図Ａ
１０４ スイッチング素子
１０６ 配線部
１０８ ワイヤ
１１０ 放熱材
１１２ 電磁波吸収材
１１４ パワーモジュールの模式的断面図Ｂ
１１６ 絶縁材
１２０ 電磁波偏向体入り電磁波吸収材
１２２ 電磁波
１２４ 電磁波偏向体
１３０、１３０－１、１３０－２ カスコード素子
１３２、１３２－１、１３２－２ ＧａＮ－ＨＥＭＴ
１３４、１３４－１、１３４－２ Ｓｉ－ＭＯＳＦＥＴ
１３６ カスコード接続の等価回路
１３８ パワーモジュール等価回路
１４０－１、１４０－２ ゲート抵抗
１４２ ノイズ除去コンデンサ
１４４ モジュール用配線パターンの例
１４６ リード用電極パッド
１４８ リード
１５０ パワーモジュール例Ａ
１５２ パワーモジュール例Ｂ
１５４ パワーモジュール例Ｃ
１５６、１５６－１、１５６－２，１５６－３ パワーモジュール
１６０ 降圧型ＤＣ／ＤＣコンバータへの適用例
１６２ 昇圧型ＤＣ／ＤＣコンバータへの適用例
１６４ ３相インバータへの適用例
１２ 配線ライン
１４ 放熱部
１６ 素子Ａ
１８ 素子Ｂ
２０ 平板の自己インダクタンスの近似式
２２ 平板の自己インダクタンス（長さ）
２４ 平板の自己インダクタンス（幅）
２６ 配線パターンの例Ａ
２８ 接続部
３０ 切り欠き部
３２ 分離スリット
３６ 配線パターンの例Ｂ
４０ 円筒の自己インダクタンスの近似式
４２ 円筒の自己インダクタンス（長さ）
４４ 円筒の自己インダクタンス（径）
５０ 同期式降圧型ＤＣ／ＤＣコンバータの基本回路
５２ 入力電圧
５４ 入力コンデンサ
５６ 制御部
５８ 出力インダクタ
６０ 出力コンデンサ
６２ 第１スイッチング素子
６４ 第２スイッチング素子
６６ 負荷抵抗
６８ 寄生インダクタンス、寄生容量を考慮した等価回路
７０－１、７０－２、７０－３、７０－４、７０－５ 寄生インダクタンス
７２－１、７２－２ ＥＳＲ
７４－１、７４－２ 寄生容量
７５ 浮遊容量
７６－１、７６－２ ボディダイオード
７８ スイッチング波形
８０ ハイサイドパワーＭＯＳＦＥＴ
８２ ローサイドパワーＭＯＳＦＥＴ
９０ 電磁波吸収材を使用したパワーモジュール
９２ リード
９４ モジュール基板
１００ パワーモジュールの模式的断面図Ａ
１０４ スイッチング素子
１０６ 配線部
１０８ ワイヤ
１１０ 放熱材
１１２ 電磁波吸収材
１１４ パワーモジュールの模式的断面図Ｂ
１１６ 絶縁材
１２０ 電磁波偏向体入り電磁波吸収材
１２２ 電磁波
１２４ 電磁波偏向体
１３０、１３０－１、１３０－２ カスコード素子
１３２、１３２－１、１３２－２ ＧａＮ－ＨＥＭＴ
１３４、１３４－１、１３４－２ Ｓｉ－ＭＯＳＦＥＴ
１３６ カスコード接続の等価回路
１３８ パワーモジュール等価回路
１４０－１、１４０－２ ゲート抵抗
１４２ ノイズ除去コンデンサ
１４４ モジュール用配線パターンの例
１４６ リード用電極パッド
１４８ リード
１５０ パワーモジュール例Ａ
１５２ パワーモジュール例Ｂ
１５４ パワーモジュール例Ｃ
１５６、１５６－１、１５６－２，１５６－３ パワーモジュール
１６０ 降圧型ＤＣ／ＤＣコンバータへの適用例
１６２ 昇圧型ＤＣ／ＤＣコンバータへの適用例
１６４ ３相インバータへの適用例
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】