▶ スリーディー グラス ソリューションズ，インクの特許一覧
特許7241433光活性ガラス基板におけるＲＦ、マイクロ波及びＭＭ波システムのためのヘテロジニアスインテグレーション
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-03-09
(45)【発行日】2023-03-17
(54)【発明の名称】光活性ガラス基板におけるＲＦ、マイクロ波及びＭＭ波システムのためのヘテロジニアスインテグレーション
(51)【国際特許分類】
H01L 23/12 20060101AFI20230310BHJP
H01L 23/15 20060101ALI20230310BHJP
【ＦＩ】
H01L23/12 301L
H01L23/14 C
【請求項の数】
11
(21)【出願番号】P 2021503053
(86)(22)【出願日】2019-12-26
(65)【公表番号】
(43)【公表日】2022-01-31
(86)【国際出願番号】 US2019068586
(87)【国際公開番号】W WO2020139951
(87)【国際公開日】2020-07-02
【審査請求日】2021-06-15
(31)【優先権主張番号】62/786,155
(32)【優先日】2018-12-28
(33)【優先権主張国・地域又は機関】US
【早期審査対象出願】
(73)【特許権者】
【識別番号】516218823
【氏名又は名称】スリーディー グラス ソリューションズ，インク
【氏名又は名称原語表記】３Ｄ ＧＬＡＳＳ ＳＯＬＵＴＩＯＮＳ，ＩＮＣ
(74)【代理人】
【識別番号】100107984
【弁理士】
【氏名又は名称】廣田 雅紀
(74)【代理人】
【識別番号】100182305
【弁理士】
【氏名又は名称】廣田 鉄平
(74)【代理人】
【識別番号】100096482
【弁理士】
【氏名又は名称】東海 裕作
(74)【代理人】
【識別番号】100131093
【弁理士】
【氏名又は名称】堀内 真
(74)【代理人】
【識別番号】100150902
【弁理士】
【氏名又は名称】山内 正子
(74)【代理人】
【識別番号】100141391
【弁理士】
【氏名又は名称】園元 修一
(74)【代理人】
【識別番号】100198074
【弁理士】
【氏名又は名称】山村 昭裕
(74)【代理人】
【識別番号】100221958
【弁理士】
【氏名又は名称】篠田 真希恵
(72)【発明者】
【氏名】フレミング ジェブ エイチ．
(72)【発明者】
【氏名】マクウェシー カイル
【審査官】井上 和俊
(56)【参考文献】
【文献】米国特許出願公開第２０１１／０３０４９９９（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１１／０１０８５２５（ＵＳ，Ａ１）
【文献】米国特許出願公開第２００２／０１００６０８（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１４／０１４５３２６（ＵＳ，Ａ１）
【文献】米国特許出願公開第２００７／０１５８７８７（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１４／０３６７６９５（ＵＳ，Ａ１）
【文献】米国特許第０６５１１７９３（ＵＳ，Ｂ１）
【文献】米国特許第０９３８５０８３（ＵＳ，Ｂ１）
【文献】米国特許第０５１４７７４０（ＵＳ，Ａ）
【文献】米国特許第０７２７７１５１（ＵＳ，Ｂ２）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２３／１２
Ｈ０１Ｌ ２３／１５
(57)【特許請求の範囲】
【請求項1】
ヘテロジニアスインテグレーションシステムオンチップ（ＨｉＳｏＣ）として形成された集積集中素子デバイスを備えたシステムインパッケージ（ＳｉＰ）を生成するための方法であって、スペーサを、
光感受性ガラス基板の少なくとも一部を活性化エネルギー源で露光するステップと、
前記光感受性ガラス基板をそのガラス転移温度超で少なくとも１０分間加熱するステップと、
前記光感受性ガラス基板を冷却して、前記露光されたガラスの少なくとも一部を結晶性材料に転換し、ガラス結晶性基板を形成するステップと、
前記ガラス結晶性基板をエッチャント溶液でエッチングして、前記ガラス結晶性基板に１又は２以上のチャネル又はビアを形成するステップと、
前記エッチングのステップにおいて露光された前記ガラス結晶性基板の表面上にシード層を堆積、成長させ、又は選択的にエッチングして、銅の電気めっきで前記１又は２以上のチャネル又はビアを充填することを可能にするステップと、
によって形成するステップと、
高電子移動度トランジスタ又は他の能動デバイスを銅プレート又は銅グラウンドプレートに前記スペーサを介して接続するステップと、
を含み、
前記スペーサが、同等の表面実装デバイスと比較したとき、寄生ノイズ及び損失を少なくとも２５％削減する、前記方法。
【請求項2】
前記銅プレート又は銅グラウンドプレートをマスキングして、設計レイアウト内にグローバルアライメントマーク及びローカルアライメントマークを備えた１又は２以上の矩形構造を含む前記設計レイアウトを生成するステップをさらに含む、請求項１に記載の方法。
【請求項3】
前記ＨｉＳｏＣが、前記同等の表面実装デバイスと比較したとき、前記寄生ノイズ及び損失を少なくとも３０、３５、４０、４５、５０、又は６０％削減する、請求項１に記載の方法。
【請求項4】
１又は２以上のカプラ、ＲＦフィルタ、ＲＦサーキュレータ、ＲＦアイソレータ、アンテナ、インピーダンス整合素子、５０オーム終端素子、集積グラウンドプレーン、ＲＦ遮蔽素子、電磁干渉遮蔽素子、ＲＦコンバイナ、ＲＦスプリッタ、トランスフォーマ、スイッチ、パワースプリッタ、パワーコンバイナ、デュプレクサ、ディプレクサ、ローパスフィルタ、ハイパスフィルタ、ノッチフィルタ、又はバンドパスフィルタとして、集積集中素子デバイスを備えた前記ＨｉＳｏＣを形成するステップ；パッケージングに関連するＲＦ寄生信号の少なくとも３０％を排除するＳｉＰ用ＲＦ回路を形成し、素子を基板に実装するステップ；又は
パッケージングに関連するＲＦ寄生信号の少なくとも３５％を排除するＳｉＰ用ＲＦ回路を形成し、素子を基板に実装するステップ；
の少なくとも１つをさらに含む、請求項１に記載の方法。
【請求項5】
前記ＨｉＳｏＣが１又は２以上の層を含む、請求項１に記載の方法。
【請求項6】
ヘテロジニアスインテグレーションシステムオンチップ（ＨｉＳｏＣ）として形成された集積集中素子デバイスを備えたシステムインパッケージ（ＳｉＰ）であって、光感受性ガラス基板であって、前記光感受性ガラス基板の少なくとも一部がガラス結晶性基板に転換された前記光感受性ガラス基板；
前記ガラス結晶性基板にエッチングされた１又は２以上のチャネル又はビア；及び
前記ガラス結晶性基板の表面上に形成されたシード層；
を備えるスペーサ；
前記スペーサに接続された高電子移動度トランジスタ又は他の能動デバイス；並びに
銅プレート又は銅グランドプレート；
を備える、前記システムインパッケージ（ＳｉＰ）。
【請求項7】
前記ＨｉＳｏＣが、１又は２以上のＲＦフィルタ、ＲＦサーキュレータ、ＲＦアイソレータ、アンテナ、インピーダンス整合素子、５０オーム終端素子、集積グラウンドプレーン、ＲＦ遮蔽素子、電磁干渉遮蔽素子、ＲＦコンバイナ、ＲＦスプリッタ、トランスフォーマ、スイッチ、パワースプリッタ、パワーコンバイナ、デュプレクサ、ディプレクサ、ローパスフィルタ、ハイパスフィルタ、ノッチフィルタ、又はバンドパスフィルタを備えるＳｉＰを備え；前記ＨｉＳｏＣが、パッケージングに関連するＲＦ寄生信号の少なくとも１５％を排除し、素子を基板に実装するＳｉＰ用ＲＦ回路を備える；又は
前記ＨｉＳｏＣが、パッケージングに関連するＲＦ寄生信号の少なくとも２５％を排除し、素子を基板に実装するＳｉＰ用ＲＦ回路を備える、
請求項６に記載のシステムインパッケージ（ＳｉＰ）。
【請求項8】
光感受性ガラス内又は上に形成された集積集中素子デバイスを備えたシステムインパッケージ（ＳｉＰ）を生成するための方法であって、光感受性ガラス基板スペーサ上又は内に１又は２以上の電気部品を形成する１又は２以上の構造を含む設計レイアウトをマスキングするステップと、
活性エネルギー源で前記光感受性ガラス基板スペーサの少なくとも一部を露光するステップ；
前記露光された光感受性ガラス基板スペーサの少なくとも一部を結晶性材料に転換してガラス結晶性基板を形成するステップと、
前記ガラス結晶性基板をエッチャント溶液でエッチングして、前記ガラス結晶性基板に１又は２以上のチャネル又はビアを形成するステップと、
前記エッチングのステップにおいて露光された前記ガラス結晶性基板の表面上にシード層を堆積、成長させ、又は選択的にエッチングして、銅の電気めっきで前記ビアを充填し前記光感受性ガラス基板スペーサの前記表面上に堆積させることを可能にするステップと、
高電子移動度トランジスタ又は他の能動デバイスを前記光感受性ガラス基板スペーサにわたって銅めっきした又は銅被覆したガラスウエハ上に配置及び電気的に接続するステップと、
を含み、
前記ＳｉＰが、同等の表面実装デバイスと比較したとき、寄生ノイズ及び損失を少なくとも２５％削減する、前記方法。
【請求項9】
前記ＳｉＰが、前記同等の表面実装デバイスと比較したとき、前記寄生ノイズ及び損失を少なくとも３０、３５、４０、４５、５０、又は６０％削減する、請求項８に記載の方法。
【請求項10】
１又は２以上のカプラ、ＲＦフィルタ、ＲＦサーキュレータ、ＲＦアイソレータ、アンテナ、インピーダンス整合素子、５０オーム終端素子、集積グラウンドプレーン、ＲＦ遮蔽素子、電磁干渉遮蔽素子、ＲＦコンバイナ、ＲＦスプリッタ、トランスフォーマ、スイッチ、パワースプリッタ、パワーコンバイナ、デュプレクサ、ディプレクサ、ローパスフィルタ、ハイパスフィルタ、ノッチフィルタ、又はバンドパスフィルタを備えるように前記ＳｉＰを形成するステップ；パッケージングに関連するＲＦ寄生信号の少なくとも３０％を排除するＲＦ回路を備えるように、前記ＳｉＰを形成し、素子を基板に実装するステップ；又は
パッケージングに関連する前記ＲＦ寄生信号の少なくとも２５％を排除するＲＦ回路を備えるように、前記ＳiＰを形成し、素子を基板に実装するステップ；
の少なくとも１つをさらに含む、請求項８に記載の方法。
【請求項11】
光感受性ガラスを用いてヘテロジニアスインテグレーションシステムオンチップ（ＨｉＳｏＣ）として形成された集積集中素子デバイスを備えたシステムインパッケージを生成するための方法であって、銅プレート又は基板を得るステップと、
前記銅プレート又は基板を１又は２以上のダイのためのアライメントパターンにおけるフォトレジストでコーティングするステップと、
前記アライメントパターンを用いて、能動デバイスをピック、プレースして前記銅プレート又は基板に接合するステップと、
前記能動デバイスの１又は２以上の接触パッド上にはんだボンディングボールを堆積させるステップと、
によって集積受動デバイス（ＩＰＤ）ウエハを形成するステップ;
光感受性ガラスのスペーサウエハをラップ及び研磨するステップと、
１又は２以上のスルーホール開口又はスルーホールビアを露光、ベーク及びエッチングして前記スペーサウエハを通る電気的接続を提供するステップと、
化学気相蒸着によって前記スペーサウエハ上にＴｉ／Ｃｕのシード層を堆積させるステップと、
前記スペーサウエハにおける前記スルーホール開口又は前記スルーホールビア内へ銅を電気めっき又は無電解めっきするステップと、
余分な銅を除去して前記スペーサウエハ上の前記銅の厚さを減らすステップと、
前記スペーサウエハの第１の側のパターンでフォトレジストをコーティング、露光及び現像するステップであって、前記パターンが前記スペーサウエハ上のパターンより小さいスペーサ縁部領域を有する、ステップと、
スパッタ堆積システムで前記スペーサウエハの前記第１の側を導電性材料で被覆するステップと、
前記フォトレジストを除去して前記導電性材料を連続パターンで残すステップと、
前記スパッタ堆積システムを用いて前記スペーサウエハの第２の側を前記導電性材料で均一に被覆するステップと、
前記アライメントパターンで前記スペーサウエハを前記銅プレート又は基板上に位置決めするステップと、
前記スペーサを前記銅プレート又は基板に接合するステップと、
前記１又は２以上のスルーホール開口又はスルーホールビアで前記銅プレート又は基板と反対の前記スペーサウエハの側に１又は２以上のスペーサウエハはんだボールを堆積させるステップと、
によって前記スペーサウエハを形成するステップ;及び
前記アライメントパターンを用いて前記ＩＰＤウエハを前記１又は２以上のスペーサウエハはんだボールで前記スペーサウエハに、及び前記はんだボンディングボールで前記能動デバイスに電気的に接続するステップ
を含む、前記方法。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願の相互参照
本ＰＣＴ国際特許出願は、２０１８年１２月２８日に出願された米国特許仮出願第６２／７８６，１５５号に対する優先権を主張するものであり、その内容を、参照によりその全体を本明細書に組み込む。
本ＰＣＴ国際特許出願は、２０１８年１２月２８日に出願された米国特許仮出願第６２／７８６，１５５号に対する優先権を主張するものであり、その内容を、参照によりその全体を本明細書に組み込む。
【0002】
連邦政府による資金提供を受けた研究の記載
なし
なし
【0003】
本発明は概して、光活性ガラス基板を用いた単一チップ上のＲＦ受動及び能動デバイスのヘテロジニアスインテグレーションの分野に関する。
【背景技術】
【0004】
本発明の範囲を限定することなく、その背景を、ＲＦ、マイクロ波及びミリ波の受動及び能動デバイスとサブシステムの単一パッケージ又はデバイスへのヘテロジニアスインテグレーションに関連して説明する。能動素子がセラミック又はプラスチックパッケージにパッケージされない場合、及びＲＦ受動及び能動素子の両方が単一基板／構造内又は上に直接集積される場合、これはＲＦシステムのための集積の究極のレベルを表している。
【0005】
これを超える次のレベルの集積は、ＲＦヘテロジニアスインテグレーションシステムオンチップ（ＨｉＳｏＣ，heterogeneous integration System on a chip）である。ＲＦ用ＨｉＳｏＣは、ディスクリート集中素子（lump element）の形のディスクリート受動デバイス（インダクタ、コンデンサ及び抵抗）、ＲＦフィルタインピーダンス整合素子の形の導波路及び／又は伝送線デバイス、５０オーム終端素子、集積グラウンドプレーン、ＲＦ遮蔽素子、ＥＭＩ遮蔽素子を、セラミック／プラスチック／ガラス基板内／上の能動半導体デバイスと組み合わせてなる。ＨｉＳｏＣの技術的目標は従来、３つの主要な技術的ハードルに直面してきた。これらの主要な技術的ハードルは、１）熱管理（能動デバイスから生じる熱を拡散及び除去すること、２）能動及び受動デバイスの両方の互いからの可動イオン汚染からの保護、３）材料適合性（ＴＣＥ及び他）、を含む。能動及び受動デバイス間のメタライゼーション適合性、はんだボール分解能ピックアンドプレースアセンブリのような、他の二次的又は工学的問題がある。能動半導体デバイスは、マイクロプロセッサ、メモリ、増幅器、ゲインブロック、高速トランジスタ及び他の半導体デバイス、サブシステム又はシステムを含む。
【0006】
受動及び能動デバイスを組み合わせて、ゲイン付きアンテナ、ＲＦサーキュレータ、ＲＦアイソレータ、ＲＦコンバイナ、ＲＦカプラ、ＲＦスプリッタ、トランス、スイッチ、マルチプレクサ、デュプレクサ、及び／又はダイプレクサを含む幅広いＲＦレベルシステム及びサブシステムを作製することができる。ヘテロジニアスインテグレーションは、ＲＦ半導体ダイ（能動デバイス）及びＲＦフィルタ（受動デバイス）の両方を直接ＲＦ基板に集積することであり、最高レベルのＲＦ電気のＲＦ伝送に対する効率、最もコンパクトで費用効果的なフォームファクタでの、高電力効率／低電力消費、増加伝送距離、より高いデータレートでの劇的なＲＦシステムレベル性能を業界に提供する。
【0007】
受動デバイスは、光感受性（photosensitive）ガラス構造で作製することができ、他の要素システム又はサブシステムと併せた集積電子要素のようないくつかのマイクロマシニング及び微細加工プロセスのために提案されてきた。シリコン微細加工プロセスは、高価な資本設備、一般にそれぞれ１００万ドルを超える費用がかかり、数百万から数十億より多くの費用がかかる超クリーンで高生産のシリコン製造施設が要求されるフォトリソグラフィ及び反応性イオンエッチング又はイオンビームミリングツールに依存している。射出成形及びエンボス加工は、３次元形状を作り出すより安価な方法であるが、転写で欠陥が生じ、又は確率論的硬化プロセスのために違いがある。理想的なインダクタは、ゼロ抵抗及びゼロ容量を有するであろう。実世界の電子機器は、抵抗、インダクタンス及び静電容量を含む「寄生」を有する。これらの寄生は、（１）インダクタからの巻線間容量、（２）ＰＣＢ相互接続、（３）長い金属再分配線の長さ、（４）ボンドパッド、（５）はんだボール、（６）基板の非適合性プラス基板に関連するＲＦ損失及び誘電率／損失正接、（７）ワイヤボンディングはしばしば、ＲＦ用ＳｏＣのための誘導素子として用いられる。ワイヤボンディングの形状、長さ、又は幾何の不整合は、インダクタンスの大きな変動につながる、及び／又は（８）アセンブリ全体の不整合、のような多数の原因から発生し得る。システムにおいて用いられるＲＦフィルタについてのインダクタンスは大抵、ワイヤボンディングにおいて用いられるワイヤのインダクタンスによって提供される。ワイヤボンディングでのワイヤの小さな変化が、ＲＦ、マイクロ波及びミリ波回路フィルタにおいて用いられるＲＦフィルタに要求されるインダクタンスに大きな影響を及ぼす。従来のインダクタは、効果的なフィルタであるように十分に小さく作製することができない。ワイヤボンドのインダクタとしての使用の排除及び関連インダクタンスの関連する不整合は、歩留まり及び性能を増加させてコストを削減するためには重大である。
【0008】
基板、能動及び受動デバイスの両方を近く集積するほど、ＲＦ、マイクロ波及びミリメートルの電子システムについての損失及びサイズが劇的に減少する。基板、能動及び受動デバイス及びサブシステムを含む技術は過去に、熱管理、可動イオンベースの相互汚染、熱膨張係数及び追加の材料特性から不適合であると示されている。
【発明の概要】
【課題を解決するための手段】
【0009】
一実施形態において、本発明は、受動及び能動デバイスを備えたチップ上のシステムを生成して、感光性（photodefinable）ガラス内又は上でヘテロジニアスインテグレーションのＲＦ、マイクロ波及びミリ波を達成するための、光感受性ガラス基板上又は内に１又は２以上の電気サブシステム、デバイス又はシステムを形成する１又は２以上の構造を含む設計レイアウトをマスキングするステップと、光感受性ガラス基板の少なくとも一部を活性化エネルギー源に露光するステップと、光感受性ガラス基板をそのガラス転移温度の上方で少なくとも１０分間加熱するステップと、光感受性ガラス基板を冷却して、露光されたガラスの少なくとも一部を結晶性材料に転換し、ガラス結晶性基板を形成するステップと、ガラス結晶性基板をエッチャント溶液でエッチングして、１又は２以上のチャネルをデバイスに形成するステップであって、ガラス結晶性基板がトレンチ又はビアに隣接し、これを任意選択でセラミック相に変換することができる、ステップと、エッチングステップ中に露光されたガラス結晶性基板の表面上にシード層を堆積、成長させ、又は選択的にエッチングして、銅の電気めっきでトレンチを充填し感光性ガラスの表面に堆積させることを可能にし、同等の表面実装デバイスと比較したとき、感光性ガラス内又は上のヘテロジニアスインテグレーション（ＨＩ，heterogeneous integration）のＲＦ、マイクロ波及びミリ波を達成するステップと、を含む方法を含む。チップは、ガラス基板上に堆積又は充填された銅のアレイを有する。
【0010】
一態様において、この方法は、ＨｉＳｏＣでアイソレータを形成するステップをさらに含む。他の一態様において、この方法は、ＨｉＳｏＣでサーキュレータを形成するステップをさらに含む。他の一態様において、この方法は、ローパス、ハイパスフィルタ、ノッチフィルタ、バンドパスフィルタ、トランス、サーキュレータ、カプラ、及び／又はアイソレータの少なくとも１つを形成するＨｉＳｏＣをさらに含む。他の一態様において、この方法は、感光性ガラス基板内又は上にパワーコンバイナ、パワースプリッタＲＦ回路を形成するステップをさらに含む。他の一態様において、この方法は、１又は２以上のＲＦフィルタ、ＲＦサーキュレータ、ＲＦアイソレータ、アンテナ、インピーダンス整合素子、５０オーム終端素子、集積グラウンドプレーン、ＲＦ遮蔽素子、ＥＭＩ遮蔽素子、ＲＦコンバイナ、ＲＦスプリッタ、トランス、スイッチ、パワースプリッタ、パワーコンバイナ、デュプレクサ、及び／又はダイプレクサを形成するステップをさらに含む。
【0011】
さらに他の一実施形態において、本発明は、感光性ガラス内又は上にＨｉＳｏＣとして形成されるべき受動及び能動素子を備えたパッケージにおけるシステムを生成するための、光感受性ガラス基板上又は内に１又は２以上の電気部品を形成する１又は２以上の構造を含む設計レイアウトをマスキングするステップと、露光されたガラスの少なくとも一部を結晶性材料に転換してガラス結晶性基板を形成するステップと、ガラス結晶性基板をエッチャント溶液でエッチングして、１又は２以上のチャネルをデバイスに形成するステップであって、ガラス結晶性基板がトレンチ／ビアに隣接し、これを任意選択でセラミック相に変換することができる、ステップと、エッチングステップ中に露光されたガラス結晶性基板の表面にシード層を堆積、成長させ、又は選択的にエッチングして、銅の電気めっきでトレンチを充填し感光性ガラスの表面に堆積させることを可能にするステップを含む方法を含み、ＨｉＳｏＣにおける集積ＲＦ受動及び能動デバイスにより、寄生ノイズ及び損失が少なくとも２５％大きく減少する。ＨｉＳｏＣは、同等の表面実装又はＭＭＩＣデバイスと比較したとき、感光性ガラス内又は上にあり得る。他の一態様において、この方法は、ＨｉＳｏＣにおいてサーキュレータを形成するステップをさらに含む。他の一態様において、この方法は、ＲＦフィルタ及び能動デバイスを形成してＨｉＳｏＣを形成するステップをさらに含む。他の一態様において、この方法は、ローパス、ハイパスフィルタ、ノッチフィルタ、バンドパスフィルタ、トランス、サーキュレータ、カプラ、アイソレータの少なくとも１つを、能動デバイスとともに形成してＨｉＳｏＣを形成するステップをさらに含む。他の一態様において、この方法は、感光性ガラス基板内又は上にＨｉＳｏＣパワーコンバイナ、パワースプリッタＲＦ回路を形成するステップをさらに含む。他の一態様において、この方法は、マウント素子を基板にパッケージングすることに関連するＲＦ寄生信号の少なくとも３０％を排除するＨｉＳｏＣのＲＦ回路を形成するステップをさらに含む。他の一態様において、この方法は、マウント素子を基板にパッケージングすることに関連するＲＦ寄生信号の少なくとも３５％を排除するＨｉＳｏＣ回路を形成するステップをさらに含む。他の一態様において、この方法は、１又は２以上のＲＦフィルタ、ＲＦサーキュレータ、ＲＦアイソレータ、アンテナ、インピーダンス整合素子、５０オーム終端素子、集積グラウンドプレーン、ＲＦ遮蔽素子、ＥＭＩ遮蔽素子、ＲＦコンバイナ、ＲＦスプリッタ、トランス、スイッチ、パワースプリッタ、パワーコンバイナ、デュプレクサ、及び／又はダイプレクサを形成してＨｉＳｏＣを形成するステップをさらに含む。
【図面の簡単な説明】
【0012】
本発明の特徴及び利点をより完全に理解するため、ここで本発明の詳細な説明を添付の図面とともに参照する。
【図1】金被覆されたボンディングパッドにはんだバンプを備えたＨＥＭＴトランジスタアレイの図である。
【図2】ＨＥＭＴトランジスタアレイ、金被覆されたボンディングパッド上のはんだバンプ、ガラススペーサ及び銅充填スルーホールビアの図である。
【図3】ＨＥＭＴトランジスタアレイ、金被覆されたボンディングパッド上のはんだバンプ、銅充填スルーホールビアを備えたガラススペーサ層、及びガラスの頂層と集積受動デバイスがチップ上のヘテロジニアスインテグレーションシステムを生成している図である。
【図4】感光性ガラスにエッチングされたスルーホールビアを備えたガラスウエハの画像である。
【図5】感光性ガラスにおける銅充填ガラスビアウエハの断面のＳＥＭ画像である。
【図6】ワイヤリードがインダクタとして用いられているワイヤボンドを備えた銅基板上のＨＥＭＴ能動デバイスである。
【図7】本発明の方法の基本的なフローチャートである。
【図8】本発明の断面側面図である。
【発明を実施するための形態】
【0013】
本発明の様々な実施形態の製造及び使用を以下で詳細に議論するが、本発明は、多種多様な具体的な文脈において具現化することができる多くの適用可能な発明の概念を提供するということが理解されるべきである。本明細書で議論する具体的な実施形態は、本発明を作製及び使用する具体的な方法の単なる例示であり、本発明の範囲を限定するものではない。
【0014】
本発明の理解を容易にするため、いくつかの用語を以下に定義する。本明細書で定義する用語は、本発明に関連する領域における当業者によって通常理解されるような意味を有する。「ａ」、「ａｎ」及び「ｔｈｅ」のような用語は、単数のエンティティのみを指すように意図されたものではなく、具体的な例を例示に用いることができる一般的な部類を含む。本明細書の用語は、本発明の具体的な実施形態を説明するために用いられるが、それらの使用法は、請求項に概説されたときを除いて、本発明を限定するものではない。
【0015】
本発明は、ＲＦドメインにおける集中素子デバイスに関連する寄生損失及び信号を排除する。集中素子デバイス又は集中素子デバイスのアレイは、コンデンサ、インダクタ、及び抵抗からなり、フィルタ（バンドパス、バンドストップ、ハイパス、ノッチ、ローパスフィルタ）、サーキュレータ、アンテナ、パワーコンディショニング、カプラ、パワーコンバイナ、パワースプリッタ、整合ネットワーク、アイソレータ及び／又はドハティ電力増幅器を含む多数の電子デバイス及び機能を感光性ガラスセラミックヘテロジニアスインテグレーションシステムオンチップ（ＨｉＳｏＣ）に実装してパッキング密度を最大化しながら、寄生信号、損失を排除又は大きく削減する一方、電気効率を向上させる。寄生信号又は損失は、パッケージング、はんだボンディング（ボールグリッド）、電子コネクタ（ワイヤ）、電気ボンドパッド、及びパッケージされた受動及び能動デバイスを取り付けてＨｉＳｏＣを形成するマウンティング素子からのインダクタンス、静電容量及び抵抗と組み合わされたアンテナ／ワイヤボンド効果から生じる。
【0016】
これらのニーズに対処するため、本発明者らは、半導体、ＲＦエレクトロニクス、マイクロ波エレクトロニクス、及び光学イメージングのための新規なパッケージング及び基板材料としてガラスセラミック（ＡＰＥＸ（登録商標）ガラスセラミック）を開発した。ＡＰＥＸ（登録商標）ガラスセラミックは、第１世代の半導体装置を用いて単純な３ステッププロセスで処理され、最終材料は、ガラス、セラミックのいずれかへと形成され、又はガラス及びセラミックの両方の領域を含むことができる。ＡＰＥＸ（登録商標）ガラスセラミックにより、容易に製造される高密度ビア、インダクタ、コンデンサ、抵抗、伝送線、同軸線、アンテナ、マイクロプロセッサ、メモリ、増幅器、トランジスタ、整合ネットワーク、ＲＦフィルタ、ＲＦサーキュレータ、ＲＦアイソレータ、インピーダンス整合素子、５０オーム終端素子、集積グラウンドプレーン、ＲＦ遮蔽素子、ＥＭＩ遮蔽素子、ＲＦコンバイナ、ＲＦカプラ、ＲＦスプリッタ、トランス、トランジスタ、ゲイン回路、スイッチ、マルチプレクサ、デュプレクサ、及び／又はダイプレクサを含む電子デバイスの１つ又は一部を含むＨｉＳｏＣの生成が可能になる。
【0017】
本発明者らは、完全な４インチウエハ上での直径６５μｍ、ピッチ７２μｍの非銅充填ＴＧＶアレイのウエハレベル処理を実証した。計算により、直径５０μｍ／ピッチ７０μｍのＴＧＶアレイ（４０％のガラスにおける銅密度）が示されている。これは図４に見ることができる。相互接続現像の主なサブセットは、アライメントフィデューシャルを用いるウエハ間ボンディングを用いるＤＣ及びＲＦコネクタの両方に用いられる層間垂直相互接続に焦点を当てている。ＡＰＥＸ（登録商標）ガラスは透明であるため、可視スペクトルにおいて、ＨｉＳｏＣの異なる層は、各層／ウエハ上のエッチング又は堆積されたフィデューシャルを用いて位置合わせすることができる。ウエハ間のアライメント公差は、フィデューシャル及び精密位置決めツールを用いる層間／ウエハ間アライメントから０．２５μｍと良好であると示されている。０．２５μｍのウエハ間アライメントが、Journal of Microelectromechanical Systems（Volume: 20, Issue: 4、２０１１年８月）におけるLee et alによる「Wafer-to-Wafer Alignment for Three-Dimensional Integration」において報告されている。
【0018】
今日の高ＲＦ性能相互接続技術の実現における主な課題は、垂直層間インターフェースにわたって適切な特性インピーダンスを維持することである。これらの制限を克服するため、本発明者らは、遮蔽相互接続に焦点を合わせているいくつかのアーキテクチャを調査した。これらの相互接続の一例を図２に示す。Ａｕ／Ｓｎ金属リングは接着層として作用するが、スペーサと集積受動デバイス間の残りの電気要素及び金属線を感光性ガラスの体積において遮蔽するシステムグラウンドに接続することもできる。
【0019】
完全に集積された集中素子デバイスを備えたＨｉＳｏＣは、高温安定性、良好な機械的及び電気的特性を有するとともにプラスチック及び多くの金属より良好な耐薬品性を有する感光性ガラスにおいて製造することができる。我々の知る限り、市販の感光性ガラスは、Schott社製のＦＯＴＵＲＡＮ（商標）のみである。ＦＯＴＵＲＡＮ（商標）は、微量の銀イオンを含むケイ酸アルミニウムリチウムガラスを含む。酸化セリウムの吸収帯内でＵＶ光に曝露されるとき、その酸化セリウムは増感剤として作用し、光子を吸収して電子を失い、隣接する酸化銀を還元して銀原子を形成する。例えば、
Ｃｅ３＋＋Ａｇ＋＝Ｃｅ４＋＋Ａｇ０
Ｃｅ３＋＋Ａｇ＋＝Ｃｅ４＋＋Ａｇ０
【0020】
銀原子は、ベーキングプロセス中に銀ナノクラスタに合体し、周囲のガラスの結晶化のための核形成サイトを誘導する。適切に処理されなければ、又は感光性ガラスの組成が間違っていれば、ＦＯＴＵＲＡＮ（商標）の感光性ガラスにおいて報告されているように、銀イオンの合体により、ガラスのｘ／ｙ平面において５００μｍまでの制御されない機械的歪みが引き起こされる可能性があり、層間ウエハ間の位置合わせ及び組み立てが不可能になる。ガラスのＵＶ光曝露領域のみが、後続の熱処理中に結晶化することになる。
【0021】
この熱処理は、ガラス変態温度に近い温度（例えば、ＦＯＴＵＲＡＮ（登録商標）では空気中で４６５℃より大きい）で実行せねばならない。結晶相は、非露光のガラス質のアモルファス領域より、フッ化水素酸（ＨＦ，hydrofluoric acid）のようなエッチャントに溶けやすい。特に、ＦＯＴＵＲＡＮ（登録商標）の結晶性領域は、１０％のＨＦにおけるアモルファス領域より約２０倍速くエッチングされ、露光領域が除去されると、壁の傾斜比が約２０：１の微細構造が可能になる。T. R. Dietrich et al.、「Fabrication technologies for microsystems utilizing photoetchable glass」、Microelectronic Engineering 30, 497（１９９６）参照、これを参照により本明細書に組み込む。
【0022】
好ましくは、この成形ガラス構造は、少なくとも１又は２以上の２又は３次元の誘導デバイスを含む。誘導デバイスは、一連の接続されたループを作製して自立型インダクタを形成することによって形成される。ループは、矩形、円形、楕円形、フラクタル又は誘導を生じさせるパターンを生成する他の形状とすることができる。ＡＰＥＸ（登録商標）ガラスのパターン化された領域は、めっき又は気相蒸着を含むいくつかの方法によって、金属、合金、複合体、ガラス又は他の磁気媒体で充填することができる。デバイスにおける構造（ループ、ターン又は他の誘導要素）の寸法及び数と組み合わされた媒体の透磁率は、デバイスのインダクタンスを提供する。
【0023】
ＦＯＴＵＲＡＮ（登録商標）は、７５～８５重量％の酸化ケイ素（ＳｉＯ２）、７～１１重量％の酸化リチウム（Ｌｉ２Ｏ）、３～６重量％の酸化アルミニウム（Ａｌ２Ｏ３）、１～２重量％の酸化ナトリウム（Ｎａ２Ｏ）、０．２～０．５重量％の三酸化アンチモニウム（Ｓｂ２Ｏ３）又は酸化ヒ素（Ａｓ２Ｏ３）、０．０５～０．１５重量％の酸化銀（Ａｇ２Ｏ）、及び０．０１～０．０４重量％の酸化セリウム（ＣｅＯ２）で構成されている。本明細書で用いられるとき、「ＡＰＥＸ（登録商標）ガラスセラミック」、「ＡＰＥＸ（登録商標）ガラス」又は単に「ＡＰＥＸ（登録商標）」という用語は、本発明のガラスセラミック組成物の一実施形態を示すために用いられる。
【0024】
本発明は、レンズに用いられ、スルー層又はインレイヤー設計を含む成形ＡＰＥＸガラス構造による画像化用途において用いるための感光性ＡＰＥＸガラスで光学微細構造を製造するための単一材料アプローチを提供する。
【0025】
一般に、ガラスセラミック材料は、性能、均一性、他者による使いやすさ及び可用性の問題によって悩まされている微細構造形成において限られた成功しか収めていない。過去のガラスセラミック材料は約１５：１のイールドエッチングアスペクト比を有するのに対し、ＡＰＥＸ（登録商標）ガラスは５０：１より大きな平均エッチングアスペクト比を有する。これにより、ユーザはより小さく且つより深い特徴を生成することが可能になる。加えて、我々の製造プロセスにより、９０％より大きな製品歩留まりが可能になる（従来のガラスの歩留まりは５０％に近い）。最後に、従来のガラスセラミックにおいて、ガラスの約３０％のみがセラミック状態に変換されるが、ＡＰＥＸ（登録商標）ガラスセラミックでこの変換は７０％に近くなる。
【0026】
ＡＰＥＸ（登録商標）ガラス組成物は、その高い性能のための３つの主なメカニズムを提供する。（１）銀の量が多くなると、結晶粒界でより速くエッチングされる小さなセラミック結晶が形成され、（２）シリカ含有量（ＨＦ酸によってエッチングされる主な成分）の減少により、非露光材料の望ましくないエッチングが減少し、（３）アルカリ金属及び酸化ホウ素の総重量パーセントが高いほど、製造中にはるかに均質なガラスが作り出される。
【0027】
本発明は、電磁伝達、トランス及びフィルタリング用途において用いられる誘導構造を形成するのに用いるためのガラスセラミック構造を製造するための方法を含む。本発明は、ガラスセラミック基板の複数の平面に生成された誘導構造を含み、このようなプロセスは、（ａ）基板又はエネルギー源のいずれかの配向を変更することによって様々な角度で起こるような励起エネルギーへの曝露、（ｂ）ベイクステップ及び（ｃ）エッチングステップを使用する。角度のサイズは、鋭角又は鈍角のいずれかにすることができる。湾曲したデジタル構造は、ほとんどのガラス、セラミック又はシリコン基板において生成することが不可能ではないにしても、困難である。本発明は、ガラスセラミック基板についての垂直並びに水平面の両方にこのような構造を生成する能力を生み出した。本発明は、ガラスセラミック上又は内に誘導構造を製造するための方法を含む。
【0028】
ガラスのセラミック化は、ガラス基板全体を３１０ｎｍの光の約２０Ｊ／ｃｍ２に曝露することによって達成される。セラミック内にガラススペースを生成しようとするとき、ユーザは、ガラスがガラスのままであるべき場所を除いて、材料のすべてを露光する。一実施形態において、本発明は、異なる直径を備えた様々な同心円を含む石英／クロムマスクを提供する。
【0029】
本発明は、電気マイクロ波及び無線周波数用途におけるガラスセラミック構造内又は上に誘導デバイスを製造するための方法を含む。ガラスセラミック基板は、６０～７６重量％のシリカ、少なくとも３重量％のＫ２Ｏと６重量％～１６重量％のＫ２ＯとＮａ２Ｏの組み合わせ、Ａｇ２Ｏ及びＡｕ２Ｏ、０．００３～２重量％のＣｕ２Ｏ、０．７５重量％～７重量％のＢ２Ｏ３、及びＢ２Ｏ３の組み合わせとの、６～７重量％のＡｌ２Ｏ３、及び１３重量％を超えないＡｌ２Ｏ３、８～１５重量％のＬｉ２Ｏ、及び０．００１～０．１重量％のＣｅＯ２からなる群から選択される少なくとも１つの酸化物の０．００３～１重量％を含むがこれらに限定されない、多数の組成変化を有する光感受性ガラス基板とすることができる。この及び他の様々な組成物は一般にＡＰＥＸ（登録商標）ガラスと呼ばれる。
【0030】
露光部分は、ガラス基板をガラス変態温度に近い温度に加熱することによって結晶性材料に変態させることができる。フッ化水素酸のようなエッチャントでガラス基板をエッチングするとき、ガラスが広いスペクトルの中間紫外線（約３０８～３１２ｎｍ）のフラッドランプに曝露されて少なくとも３０：１のアスペクト比を有する成形ガラス構造を提供し、誘導構造を生成すると、露光部分の非露光部分に対する異方性エッチング比は少なくとも３０：１になる。露光用のマスクは、誘導構造／デバイスを生成するための湾曲した構造を形成するために露光に連続的なグレースケールを提供するハーフトーンマスクのものとすることができる。ハーフトーンマスク又はグレースケールにより、露光強度を制御することによってデバイス構造の制御が可能になり、デジタルマスクのアンダーカットはフラッド露光で用いることもでき、誘導構造／デバイスを生成するために用いることができる。露光ガラスは次いで通常、２段階プロセスでベークされる。銀イオンを銀ナノ粒子に合体させるため、４２０℃～５２０℃の間で１０分～２時間加熱された温度範囲、５２０℃～６２０℃の間で１０分～２時間加熱された温度範囲により、酸化リチウムを銀ナノ粒子の周りに形成することが可能になる。ガラスプレートは次いでエッチングされる。ガラス基板は、ＨＦ溶液の、通常５体積％～１０体積％のエッチャントでエッチングされ、露光部分の非露光部分に対するエッチング比は、広いスペクトルの中間紫外線フラッドライトで露光されたとき、少なくとも３０：１であり、レーザで露光されたとき、３０：１より大きく、成形ガラス構造に異方性エッチングを提供する。ガラス基板は次いで、ＨＦ溶液の、通常５体積％～１０体積％のエッチャントでエッチングされる。
【0031】
図１～３は、本発明を用いてデバイス１０を作製することを示す上面図である。図１は、高電子移動度トランジスタ（ＨＥＭＴ，high electron mobility transistor）１２又は他の能動デバイスのようなデバイス１０が、例えば、ＨＥＭＴ１２又は他のデバイスを接触パッド２０に接続することができる、例えば、金パッド１８上のはんだボール１６を用いて銅プレート１４に接続されていることを示す。図２は、銅プレート１４に接続する開口又はビア２４を有して示されているスペーサガラス２２の追加を示す。任意選択で、デバイス１０はシールリング２６を含むこともでき、これは金／スズ（Ａｕ／Ｓｎ）シールリングとすることができる。図３は、銅充填スルーガラス構造（ビア及びインターディジテイティッド線３０）による銅のグラウンド又はプレート１４又はＨＥＭＴ１２（又は他のデバイス２８）に対するガラススペーサ２４における開口又はビア２４に接続する集積集中素子デバイスのような、１又は２以上のデバイス１０の接続のため、集積受動デバイス（ＩＰＤ，Integrated Passive Device）層３２におけるガラス、例えば、ＡＰＥＸガラス基板が、インダクタ用のビアを接続するパターンを有する第２のフォトマスクを用いて露光され、コンデンサのためのインターディジテイティッドパターンを仕上げることを示している。強度は３１０ｎｍの光で０．１Ｊ／ｃｍ２で、ウエハは上述のようにアルゴンにおいて６００℃で３０分間ベークされる。図４は、感光性ガラスにエッチングされたスルーホールビアを備えたガラスウエハの画像である。図５は、感光性ガラスにおける銅充填ガラスビアウエハの断面のＳＥＭ画像である。図６は、ワイヤリードがインダクタとして用いられるワイヤボンドを備えた銅基板上のＨＥＭＴ能動デバイスである。
【0032】
図７は、感光性ガラスベースのＨｉＳｏＣを生成するプロセスフローであり、次の通りである。ステップ１は、銅基板を２００μｍと７５０μｍとの間の厚さ（大抵約５００μｍの厚さ）にラップ及び研磨することである。ステップ２は、銅基板をフォトレジストでコーティングし、各ダイについてアライメントパターンを露光することである。ステップ３は、アライメントマークを用いて、能動ＲＦ、マイクロ波、ミリ波デバイスをピックアンドプレースして銅基板に接合することである。ダイは５０μｍと４００μｍとの間の厚さ（大抵約１００μｍ）である。ステップ４は、インクジェットシステムを用いて、能動デバイスの接触パッド上にはんだボンディングボールを堆積させることである。はんだボンディングボールは直径が１５μｍから１００μｍの範囲、好ましくは直径３５μｍである。ステップ５は、感光性ガラス、スペーサウエハ／基板を、５０μｍと７５０μｍとの間の厚さ（大抵約２５０μｍの厚さ）にラップ及び研磨することである。電子デバイスのＱは、スペーサウエハの厚さが７０μｍより大きければ、後続の体積集積受動デバイス（ＶＩＰＤ，Volume Integrated Passive Devices）で高くなる。７０μｍ未満でＶＩＰＤのＱは６０未満であり、スペーサ層が薄くなるほど悪化する。ステップ６は、銅プレート／基板及びダイレベルのアライメントパターンへの受動デバイス間のスペーサウエハにおける電気的接続のためのスルーホール開口、スルーホールビアを露光、ベーク及びエッチングすることである。この構造は、機械的及び誘電性スペーサを表している。１０％のＨＦ溶液でパターンをエッチングし、感光性ガラス基板／ウエハにおけるビアを露光する。露光は、強度が約２０Ｊ／ｃｍ２の３１０ｎｍの放射線で達成され、６００℃で少なくとも１０分間ベークして、感光性ガラスのセラミック相を生成する。この組成及び処理により、リソグラフィ及び熱循環についての機械的歪みが、感光性ガラスのｘ／ｙ平面において２５μｍ未満に最小化される。ステップ７は、感光性ガラスをフォトレジストでコーティングし、ポジ型フォトレジストについての標準的な処理技術を用いてビアパターニングを露光及び現像することである。ステップ８において、ＣＶＤプロセス及びＴｉ／Ｃｕのシード層が感光性ガラス表面に配置される。例えば、フォトレジストストリッパを用いてフォトレジストを除去し、Ｔｉ／Ｃｕ被覆ガラスを残す。フォトレジストが除去された後、アルゴン又は他の不活性ガス雰囲気中でＴｉ／Ｃｕシード層を３００℃～５００℃で５０～６０分間アニールする。ステップ９は、銅をビア内へ電気めっき又は無電解めっきすることである（図５参照）。ステップ１０は、ラッピング及び研磨プロセスを介して余分な銅を除去し、感光性ガラスの厚さを２μ～１００μｍ（大抵約２０μｍ）減らすことである。ステップ１１は、スペーサウエハの前面をフォトレジストでコーティングし、スペーサダイの端からスペーサより１５％小さく矩形のパターンを露光及び現像することであり、パターンの厚さは２μｍと７５μｍとの間（大抵約１５μｍ）である。ステップ１２は、スパッタ堆積システムを用いてスペーサウエハの前面を１～２５μｍのＡｕ／Ｓｎで被覆することである。次いでフォトレジストストリッパを用いてフォトレジストを除去し、Ａｕ／Ｓｎを連続パターンで残すことである。パターンは大抵矩形のパターンであるが、任意の形状のパターンを用いることができる。Ａｕ／Ｓｎパターンは、ガラス表面の一部及び銅充填ビアを被覆することができる。例えば、リングは、スペーサの縁部で始まり、スペーサウエハの外縁から１５％で終わる（大抵約５μｍ厚さのＡｕ／Ｓｎ）。ステップ１３は、スパッタ堆積システムを用いてスペーサウエハの背面を１μｍと５０μｍとの間のＡｕ／Ｓｎで均一に被覆することである（大抵約５μｍ厚さのＡｕ／Ｓｎ）。ステップ１４は、アライメントマークを用いてスペーサウエハを銅基板上にベース側を下にして配置し、ウエハを互いに接合することである。ステップ１５は、インクジェットはんだ堆積を用いてスルーホールビア上のスペーサウエハの頂部にはんだボールを堆積させることである。はんだボンディングボールは直径が２５μｍ～７５μｍの範囲（大抵直径約３５μｍ）である。ステップ１６は、アライメントマークで感光性ウエハ上に集積受動デバイスを製造することである。ステップ１７は、アライメントマークを用いて集積受動デバイス（ＩＰＤ）ウエハをスペーサウエハ上に配置し、はんだボールを能動デバイスに接続することである。ウエハ構造を互いに接合する。最後に、ステップ１８において、組み立てられた接合ウエハから個々のチップ／ダイを切り出し／切り取り、チップ／ダイ上にシステムを形成する。
【0033】
いくつかの例において、ＨｉＳｏＣの抵抗セクション及びその製造が示されている。ステップ２からの感光性ガラスウエハの表面上に、ビアのパターンが形成された感光性ガラス上にフォトマスクが堆積され、感光性ガラスは、強度約２０Ｊ／ｃｍ２で３１０ｎｍの放射線に露光され、上述のようにベークされて露光を生成する。露光の幅、長さ及び深さは、抵抗値を決定する抵抗媒体の抵抗率と組み合わされる。抵抗のためのビアパターンを含む断面側面図の両方の上面図が示されている。マスクによって覆われていない光感光性ガラスの露光により、感光性ガラスにセラミックが生成される。
【0034】
感光性ガラスのエッチングされた領域は、ＲＦ抵抗ペースト又はアルミナ、ＡｌＮ、Ｂｅ又は他の高周波抵抗材料の媒体で充填される。トレンチは抵抗ペースト又は媒体で充填され、シルクスクリーニングプロセスを介して堆積させる。余分なペーストは、軽いＤＩ水又はＩＰＡリンス及びナイロンワイプによって除去される。
【0035】
抵抗ペーストを備えた感光性ガラスウエハは次いで、アルゴン又は真空のような不活性環境を備えたアニーリングオーブン内へ配置される。感光性ガラスウエハは、抵抗性材料を焼結するために傾斜している。表面上のいかなる余分な抵抗媒体も、２μｍのシリカ研磨媒体及び水での５分のＣＭＰプロセスによって除去することができる。
【0036】
抵抗を接続するため、感光性ガラスは再び標準的なフォトレジストでコーティングされる。抵抗層を堆積させることができるフォトレジストを介してパターンを生成する標準的なプロセスに従ってパターンが露光及び現像される。ウエハは、軽いＯ２プラズマに曝露され、パターン内のいかなる残留有機材料をも除去する。通常これは０．１ｍトルで１分間の２００Ｗの順電力で達成される。次に、メタライゼーション層、例えば、タンタル、チタンＴｉＮ、ＴｉＷ、ＮｉＣｒ又は他の同様の媒体の薄膜を堆積させる。通常、堆積は真空堆積によって達成される。シード層の真空堆積は、４０Å／分の速度でガラス基板上にリフトオフパターンを通してタンタルをＤＣスパッタリングすることによって達成することができる。
【0037】
他の方法において、感光性ガラスウエハは標準的なフォトレジストでコーティングされる。金属シード層を堆積させることができるフォトレジストを通してパターンを生成する標準的なプロセスに従ってパターンが露光及び現像される。ウエハは、軽いＯ２プラズマに曝露され、パターン内のいかなる残留有機材料をも除去する。通常これは０．１ｍトルで１分間の２００Ｗの順電力で達成される。４００Åのタンタルの薄膜シード層を真空堆積によって堆積させる。シード層の真空堆積は、４０Å／分の速度でガラス基板上にリフトオフパターンを通してタンタルをＤＣスパッタリングすることによって達成することができる。
【0038】
図４に示す他の一実施形態において、ＨｉＳｏＣの受動デバイスセクションは、マスクを用いて形成される。ステップ１からの感光性ガラス１０のウエハの表面上で、フォトマスクを用いて約２０Ｊ／ｃｍ２の強度での３１０ｎｍの光でコンデンサを画像化し、上述のように感光性ガラスに梯子形の露光を生成する。梯子内のラン間の間隔は、５％～９５％の間の範囲とすることができる。この構造により、インターディジテイティッド電極ベースのコンデンサが形成される。
【0039】
図４に示す他の一実施形態においては、ＨｉＳｏＣのインダクタセクションがマスクを用いて形成される。上述のように感光性ガラス１０のウエハ上のコンデンサ又は抵抗に隣接する表面上に、スルーホールビアのパターンを備えたフォトマスクが作製され、ビアの列の一方が他方の列に対して３０％ずれる。ビアパターンは、３１０ｎｍの放射線で約２０Ｊ／ｃｍ２の強度で露光されて上述のように露光を生成する。この図は、インダクタのためのビアパターンの上面図を示す。
【0040】
セラミックに変換されたガラス領域は、上述のようにＨＦ酸のウェットエッチングでエッチングされる。感光性ガラス１０のウエハは、エッチングされたセラミック構造を優先的にめっきして上述のようにビア及びインターディジテイティッドライン構造を完全に充填する銅めっき浴に配置される。
【0041】
図８は、本発明の装置５０の構成及び使用の断面側面図である。銅基板５２上で、はんだボール又はパッド５４のような接続を用いて、スタンドオフ／スペーサ５６ａ、５６ｂ、及び能動ＲＦデバイス５８のような能動デバイスを接続及び／又は接着する。はんだボール６０がビア６２に接続しており、これはスタンドオフ／スペーサ５６ａ／５６ｂを横断するとともに、整合ネットワークとして機能することができる基板６４を横切っており、この上に出力整合ネットワーク７０の接続と同様に、入力整合ネットワーク接続６８が堆積又は印刷されている。いくつかの実施形態において、ビアは、銅基板５２に接続するシャントとして機能する（これは、例えば、シャントＬ、シャントｃ、ＲＦグラウンドなどとすることができる）。
【0042】
【表1】
【0043】
本明細書において議論した任意の実施形態は、本発明の任意の方法、キット、試薬、又は組成物に関して実施することができ、逆もまた同様であると考えられる。さらに、本発明の組成物を用いて本発明の方法を達成することができる。
【0044】
本明細書に記載の特定の実施形態は、本発明の限定としてではなく例示として示されているということが理解されよう。本発明の主な特徴は、本発明の範囲から逸脱することなく様々な実施形態において使用することができる。当業者は、ただの日常的な実験を用いて、本明細書に記載の具体的な手順に対する多数の同等物を認識する、又は確認することができるであろう。このような同等物は、本発明の範囲内にあると見なされ、請求項によってカバーされる。
【0045】
本発明及びその利点を詳細に説明してきたが、添付の請求項によって定義されるような本発明の精神及び範囲から逸脱することなく、様々な変更、置換及び交代を本明細書で行うことができるということが理解されるべきである。いくつかの場合において、所望の回路性能又は材料適合性がある場合、ＨｉＳｏＣは、感光性ガラスベースのデバイスの１つではなく、ＳＭＤバージョンの抵抗、コンデンサ、又はインダクタを用いることを選択することができる。これらの要素の１又は２以上のＳＭＤバージョンを用いることにより、ＨｉＳｏＣの寄生ノイズが生じることになり、組み立て及びパッケージングに特別な注意が要求される。また、本願の範囲は、本明細書に記載のプロセス、機械、製造、物質の組成、手段、方法及びステップの特定の実施形態に限定されるように意図されていない。当業者が本発明の開示から容易に理解するであろうように、本明細書に記載の対応する実施形態と実質的に同じ機能を実行する、又は実質的に同じ結果を達成する、現在存在する、又は後に開発される、プロセス、機械、製造、物質の組成、手段、方法、又はステップは、本発明に従って利用することができる。したがって、添付の請求項は、その範囲内に、このようなプロセス、機械、製造、物質の組成、手段、方法、又はステップを含むように意図されている。
【0046】
本明細書に記載のすべての刊行物及び特許出願は、本発明が関係する当業者の技能のレベルを示している。すべての刊行物及び特許出願が、各個々の刊行物又は特許出願が参照により組み込まれると具体的且つ個々に示された場合と同程度に、参照により本明細書に組み込まれる。
【0047】
請求項及び／又は明細書において「含む（comprising）」という用語と併せて用いられるときの「ａ」又は「ａｎ」という単語の使用は、「１」を意味することができるが、これは「１又は２以上」、「少なくとも１つ」、及び「１又は１より多い」の意味とも一致する。請求項における「又は」という用語の使用は、本開示は代替物及び「及び／又は」のみに言及する定義を支持しているが、代替物のみを指すように明示的に示され、又はこれらの代替物が相互に排他的でない限り、「及び／又は」を意味するように用いられる。本願を通して、「約」という用語は、ある値が、この方法がその値を決定するために使用され、デバイスについての固有の誤差の変動又は研究対象間に存在する変動を含むということを示すために用いられる。
【0048】
本明細書及び請求項において用いられるとき、「ｃｏｍｐｒｉｓｉｎｇ（含む）」（及び「ｃｏｍｐｒｉｓｅ」及び「ｃｏｍｐｒｉｓｅｓ」のような、ｃｏｍｐｒｉｓｉｎｇのあらゆる形態）、「ｈａｖｉｎｇ（有する）」（及び「ｈａｖｅ」及び「ｈａｓ」のような、ｈａｖｉｎｇのあらゆる形態）、「ｉｎｃｌｕｄｉｎｇ（含む）」（及び「ｉｎｃｌｕｄｅｓ」及び「ｉｎｃｌｕｄｅ」のような、ｉｎｃｌｕｄｉｎｇのあらゆる形態）又は「ｃｏｎｔａｉｎｉｎｇ（含む）」（及び「ｃｏｎｔａｉｎｓ」及び「ｃｏｎｔａｉｎ」のような、ｃｏｎｔａｉｎｉｎｇのあらゆる形態）は、包括的すなわちオープンエンドであり、追加の、記載されていない要素又は方法ステップを除外しない。本明細書に提供される構成物及び方法のいずれかの実施形態において、「ｃｏｍｐｒｉｓｉｎｇ（含む）」は、「ｃｏｎｓｉｓｔｉｎｇ ｅｓｓｅｎｔｉａｌｌｙ ｏｆ（本質的に～からなる）」又は「ｃｏｎｓｉｓｔｉｎｇ ｏｆ（～からなる）」に置き換えることができる。本明細書で用いられるとき、「ｃｏｎｓｉｓｔｉｎｇ ｅｓｓｅｎｔｉａｌｌｙ ｏｆ（本質的に～からなる）」という句には、指定された完全体（integer）又はステップ、並びに特許請求された発明の特徴又は機能に実質的に影響を及ぼさないものが要求される。本明細書で用いられるとき、「ｃｏｎｓｉｓｔｉｎｇ（構成する）」という用語は、記載された完全体（integer）（例えば、特徴、要素、特色、特性、方法／プロセスステップ又は限定）又は完全体（integer）（例えば、特徴、要素、特色、特性、方法／プロセスステップ、又は限定）の群のみの存在を示すために用いられる。
【0049】
本明細書で用いられるような「又はこれらの組み合わせ」という用語は、その用語に先行する列挙された項目のすべての順列及び組み合わせを指す。例えば、「Ａ、Ｂ、Ｃ、又はこれらの組み合わせ」は、Ａ、Ｂ、Ｃ、ＡＢ、ＡＣ、ＢＣ、又はＡＢＣの少なくとも１つを、そして特定の文脈において順序が重要であれば、ＢＡ、ＣＡ、ＣＢ、ＣＢＡ、ＢＣＡ、ＡＣＢ、ＢＡＣ、又はＣＡＢも含むように意図されている。この例で続けると、ＢＢ、ＡＡＡ、ＡＢ、ＢＢＣ、ＡＡＡＢＣＣＣＣ、ＣＢＢＡＡＡ、ＣＡＢＡＢＢ、などのような、１又は２以上の項目又は用語の繰り返しを含む組み合わせが明示的に含まれる。当業者は、他が文脈から明らかでない限り、通常、任意の組み合わせにおける項目又は用語の数に制限がないということを理解するであろう。
【0050】
本明細書で用いられるとき、限定はしないが、「約」、「実質的な」又は「実質的に」のような近似の言葉は、そのように修正されたとき、必ずしも絶対的又は完全においてないと理解される状態であるが、その状態を存在するものとして指定することを保証するのに十分に近いと当業者に見なされるであろう状態を指す。説明が変動し得る程度は、どれくらい大きく変化が起こり、それでも当業者に、修正された特徴を、修正されていない特徴の要求される特色及び能力を依然として有するものとして認識させることができるかに依存することになる。一般に、しかし先行する議論を条件として、「約」のような近似の語によって修正される本明細書の数値は、記載された値から少なくとも±１、２、３、４、５、６、７、１０、１２又は１５％だけ変動し得る。
【0051】
本明細書に開示及び特許請求された構成物及び／又は方法のすべては、本開示に照らして過度の実験なしに作製及び実行することができる。本発明の構成物及び方法を好ましい実施形態の観点において説明してきたが、本発明の概念、精神及び範囲から逸脱することなく、本明細書に記載の構成物及び／又は方法に、そして方法のステップ又はステップのシーケンスにおいて変形を適用することができるということは当業者には明らかであろう。当業者に明らかなすべてのこのような同様の代替例及び修正例は、添付の請求項によって定義されたような本発明の精神、範囲及び概念の範囲内であると見なされる。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
