▶ エルビット システムズ オブ アメリカ，エルエルシーの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-03-17
(45)【発行日】2023-03-28
(54)【発明の名称】ウエハスケールのイメージインテンシファイア
(51)【国際特許分類】
H01J 9/12 20060101AFI20230320BHJP
H01J 40/06 20060101ALI20230320BHJP
H01J 43/18 20060101ALI20230320BHJP
【ＦＩ】
H01J9/12 D
H01J9/12 B
H01J40/06
H01J43/18
【請求項の数】
20
(21)【出願番号】P 2021576122
(86)(22)【出願日】2020-06-17
(65)【公表番号】
(43)【公表日】2022-08-18
(86)【国際出願番号】 US2020038071
(87)【国際公開番号】W WO2020257239
(87)【国際公開日】2020-12-24
【審査請求日】2022-03-17
(31)【優先権主張番号】16/449,137
(32)【優先日】2019-06-21
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】512169604
【氏名又は名称】エルビット システムズ オブ アメリカ，エルエルシー
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】スミス，アーリン ダブリュ．
(72)【発明者】
【氏名】チルコット，ダン
【審査官】右▲高▼ 孝幸
(56)【参考文献】
【文献】国際公開第２００５／０７８７５９（ＷＯ，Ａ１）
【文献】米国特許第５７１２４９０（ＵＳ，Ａ）
【文献】特開平８－１５３４６２（ＪＰ，Ａ）
【文献】特開２０１１－１３８６８４（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｊ ９／１２
Ｈ０１Ｊ ４０／０６
Ｈ０１Ｊ ４３／１８
(57)【特許請求の範囲】
【請求項1】
多層イメージインテンシファイアウエハを製造する工程であり、第１及び第２のガラスウエハを作製し、各ガラスウエハが、それぞれのガラスウエハの第１及び第２の表面内のそれぞれの開口の間を延在するキャビティのアレイを有し、
半導体ウエハをドープして、該半導体ウエハの第１の表面に衝突する各電子に対して複数の電子を生成し、該複数の電子を該半導体ウエハの第２の表面の放出領域のアレイに導くようにし、
フォトカソードウエハの放出面を前記第１のガラスウエハの前記第１の表面に接合し、
前記第１のガラスウエハの前記第２の表面を前記半導体ウエハの前記第１の表面に接合し、
前記半導体ウエハの前記第２の表面を前記第２のガラスウエハの前記第１の表面に接合し、
前記第２のガラスウエハの前記第２の表面をアノードウエハの表面に接合する、
ことを含む工程と、
前記多層イメージインテンシファイアウエハのセクションをスライスして、多層イメージインテンシファイアを提供する工程と、
を有する方法。
【請求項2】
スライスした前記セクションの前記第１及び第２のガラスウエハの前記キャビティを真空排気する工程、を更に含む請求項１に記載の方法。
【請求項3】
ガラス及びガリウム砒素のうちの１つ以上を用いて前記フォトカソードウエハを作製する工程、を更に含む請求項１に記載の方法。
【請求項4】
前記半導体ウエハを前記ドープすることは、遮光領域を含めるために前記半導体ウエハをドープすること、
を含む、請求項１に記載の方法。
【請求項5】
前記半導体ウエハを前記ドープすることは、局所的な光強度を低減させるために前記半導体ウエハをドープすること、
を含む、請求項１に記載の方法。
【請求項6】
コンピュータプログラムをエンコードした非一時的なコンピュータ読み取り可能媒体であって、前記コンピュータプログラムは、プロセッサに製造装置を制御させて、多層イメージインテンシファイアウエハを製造し、当該製造は、
第１及び第２のガラスウエハを作製し、各ガラスウエハが、それぞれのガラスウエハの第１及び第２の表面内のそれぞれの開口の間を延在するキャビティのアレイを有し、
半導体ウエハをドープして、該半導体ウエハの第１の表面に衝突する各電子に対して複数の電子を生成し、該複数の電子を該半導体ウエハの第２の表面の放出領域のアレイに導くようにし、
フォトカソードウエハの放出面を前記第１のガラスウエハの前記第１の表面に接合し、
前記第１のガラスウエハの前記第２の表面を前記半導体ウエハの前記第１の表面に接合し、
前記半導体ウエハの前記第２の表面を前記第２のガラスウエハの前記第１の表面に接合し、
前記第２のガラスウエハの前記第２の表面をアノードウエハの表面に接合する、
ことを含み、且つ
前記多層イメージインテンシファイアウエハのセクションをスライスして、多層イメージインテンシファイアを提供する、
ための命令を含む、非一時的なコンピュータ読み取り可能媒体。
【請求項7】
前記コンピュータプログラムは更に、前記プロセッサに前記製造装置を制御させて、スライスした前記セクションの前記第１及び第２のガラスウエハの前記キャビティを真空排気する、
ための命令を含む、請求項６に記載の非一時的なコンピュータ読み取り可能媒体。
【請求項8】
前記コンピュータプログラムは更に、前記プロセッサに前記製造装置を制御させて、前記半導体ウエハの前記第２の表面に接触する迷走電子及び迷走光子のうちの一方以上を吸収するために前記半導体ウエハをドープする、
ための命令を含む、請求項６に記載の非一時的なコンピュータ読み取り可能媒体。
【請求項9】
複数のフォトカソードを有するウエハと、複数の第１のキャビティを有する第１のガラスウエハと、
複数の電子増幅領域を有するように構成された半導体ウエハであり、
電子増幅領域が、当該半導体ウエハの第１の表面に衝突する各電子に対して複数の電子を生成し、該複数の電子を当該半導体ウエハの第２の表面の放出領域のアレイに導く、
半導体ウエハと、
複数の第２のキャビティを有する第２のガラスウエハと、
複数のアノードを有するアノードウエハと、
を有し、
前記第１のガラスウエハの第１の表面が前記フォトカソードウエハの出力面に接合され、前記第１のガラスウエハの第２の表面が前記半導体ウエハの入力面に接合され、且つ
前記複数の第２のキャビティの各キャビティが前記複数の第１のキャビティのそれぞれのキャビティとアライメントされるように、前記第２のガラスウエハの第１の表面が前記半導体ウエハの出力面に接合され、前記第２のガラスウエハの第２の表面が前記アノードウエハの入力面に接合されている、
ウエハスケールデバイス。
【請求項10】
当該ウエハスケールデバイスは、複数の多層イメージインテンシファイアを提供するようにスライスされている、請求項９に記載のデバイス。
【請求項11】
スライスされた前記多層イメージインテンシファイアの前記第１及び第２のガラスウエハのキャビティは真空排気されている、請求項１０に記載のデバイス。
【請求項12】
前記フォトカソードウエハは、ガラス及びガリウム砒素のうちの１つ以上を有する、請求項９に記載のデバイス。
【請求項13】
前記半導体ウエハは、遮光領域を含むようにドープされている、請求項９に記載のデバイス。
【請求項14】
前記半導体ウエハは、局所的な光強度を低減させるためにドープされている、請求項９に記載のデバイス。
【請求項15】
前記第１のガラスウエハのキャビティが前記第２のガラスウエハのそれぞれのキャビティとアライメントされている、請求項９に記載のデバイス。
【請求項16】
前記第１のガラスウエハのキャビティが前記シリコンウエハの電子増幅領域とアライメントされ、該電子増幅領域が前記第２のガラスウエハのキャビティとアライメントされ、前記第２のガラスウエハのキャビティがアノードとアライメントされている、請求項９に記載のデバイス。
【請求項17】
前記シリコンウエハの前記電子増幅領域は、阻止構造とチャネルとを有し、前記衝突する電子の増幅中に、前記阻止構造が、隣接するチャネルに電子を導く、請求項９に記載のデバイス。
【請求項18】
前記電子増幅領域の表面はテクスチャ加工されている、請求項９に記載のデバイス。
【請求項19】
前記第１のドープ領域は、約１００－３００オングストロームの深さである、請求項９に記載のデバイス。
【請求項20】
真空シールを維持するために前記第１のキャビティ及び前記第２のキャビティの周囲にゲッタが配置されている、請求項９に記載のデバイス。
【発明の詳細な説明】
【背景技術】
【0001】
近接焦点型イメージインテンシファイアは成熟した技術である。これらのデバイスのサイズ及び重量の改善が、過去数十年間にわたって徐々に進められてきた。
【0002】
従来のイメージインテンシファイアは、コンポーネントアライメント、コンポーネント製造、及び間隔における誤差を生じやすく、且つユニット全体を使用不能にしてしまい得るものである汚染物質への曝露を受けやすい労働集約的プロセスを用いて、個々の（すなわち、一度に１つの）ユニットとして製造される。さらに、得られるイメージインテンシファイアは比較的大きくて重いものである。
【0003】
図１は、従来技術におけるイメージインテンシファイアの一例を示している。製造において、米国特許第６，０８６，９４４号（特許文献１）などに記載されているように、これらのコンポーネントはグループとして処理されることができるは、これらの部分の大部分が個別に処理されている。この種の個別デバイス製造プロセスは、主にコンポーネントの幾何学構成に起因して、１９７０年代のインテンシファイア製造に用いられた製造モデルからの遺物である。マイクロチャネルプレート（ＭＣＰ）をウエハスケール様式で製造してそのコンポーネントの製造プロセスを改善する技術が、米国特許第７，１０９，６４４号（特許文献２）に提供されており、また、最終デバイスを処理する前にＭＣＰを個別にする技術が米国特許第７，１２６，２６３号（特許文献３）に提供されている。
【0004】
従来技術に基づいてイメージインテンシファイアを構築することの欠点は、デバイスが一度に１つずつ構築されるとともにコンポーネントの間隔／アライメントが制御困難である労働集約的プロセスを含む。加えて、そのインテンシファイアデバイスは大きくて重いことが多く、製造中に導入される小粒子がデバイス全体を動作不能にしてしまい得る。
【0005】
従って、従来のイメージインテンシファイアは、現代のウエハスケール製造技術には適していない。
【先行技術文献】
【特許文献】
【0006】
【文献】米国特許第６，０８６，９４４号明細書
【文献】米国特許第７，１０９，６４４号明細書
【文献】米国特許第７，１２６，２６３号明細書
【発明の概要】
【0007】
一実施形態において、多層イメージインテンシファイアウエハを製造する方法は、第１及び第２のガラスウエハを作製し、各ガラスウエハが、それぞれのガラスウエハの第１及び第２の表面内のそれぞれの開口の間を延在するキャビティのアレイを有し、半導体ウエハをドープして、該半導体ウエハの第１の表面に衝突する各電子に対して複数の電子を生成し、該複数の電子を該半導体ウエハの第２の表面に導くようにし、フォトカソードウエハを第１のガラスウエハに接合し、半導体ウエハを第１のガラスウエハと第２のガラスウエハとの間に接合し、第２のガラスウエハを上記半導体ウエハとアノードウエハ（例えば、蛍光スクリーン又は他の電子検出器）との間に接合する、ことを含む。この多層イメージインテンシファイアウエハのセクションをスライス及び真空排気して、多層イメージインテンシファイアを提供し得る。
【図面の簡単な説明】
【0008】
【図1】従来技術に従ったイメージインテンシファイアの説明図である。
【図2A】本発明の実施形態に従った、単一のウエハスケールイメージインテンシファイアの説明図である。
【図3】本発明の実施形態に従った、多層イメージインテンシファイアウエハのレイヤ群の説明図である。
【図4】本発明の実施形態に従った、多層イメージインテンシファイアデバイス内の真空キャビティとなる開口を有するガラスウエハ層を示している。
【図5】本発明の実施形態に従った、処理されたシリコンウエハ層に接合されて利得層ウエハを作り出す、開口を有するガラスウエハ層を示している。
【図6】本発明の実施形態に従った、多層イメージインテンシファイアウエハのレイヤ群を拡大図にて示している。
【図7】本発明の実施形態に従った、半透明の頂部ウエハとして個々のインテンシファイアデバイスを示す、多層イメージインテンシファイアウエハの封止されたレイヤ群を示している。
【図8】本発明の実施形態に従った、封止されたウエハレイヤ群からの多層イメージインテンシファイアデバイス（ウエハダイ）を示している。
【図10】本発明の実施形態に従った、多層イメージインテンシファイアウエハを製造するための処理と、ウエハをスライスして複数の多層イメージインテンシファイアデバイスを提供する処理とを有するフローチャートである。
【図11】多層イメージインテンシファイアウエハを製造又は作製するように、及び多層イメージインテンシファイアウエハをスライスして複数の多層イメージインテンシファイアデバイスを提供するように、製造装置を制御するよう構成されたコンピュータシステムのブロック図である。
【発明を実施するための形態】
【0009】
図２Ａは、表示装置３０４上に表示する像３０２を増倍するためのウエハスケールイメージインテンシファイア３００（以下、“イメージインテンシファイア”）の概略図である。イメージインテンシファイア３００は、像３０２の光子３０８を自由電子３１０に変換するためのフォトカソード層３０６と、自由電子の数を増加させるためのシリコン利得層３１２と、数が増加された自由電子３１６を検出して表示装置３０４上に増倍像３１８を生成するためのスクリーン層３１４とを含む。ここに記載されるように、当該イメージインテンシファイアは、フォトカソードウエハ６００、ガラススペーサ／分離ウエハ６１０、シリコン利得ウエハ６２０、別のガラス分離ウエハ６３０、及びスクリーン／アノードウエハ６４０を含んだ、互いに積み重ねられて接合された一連のウエハ（複数のイメージインテンシファイアを有する）を有する。これらのウエハを接合した後、イメージインテンシファイアデバイスを分離するよう、イメージインテンシファイアが分割される。
【0010】
電子衝撃デバイス（electron bombarded device；ＥＢＤ）３１２とも呼ばれるシリコン利得層３１２は、基本的に、限定するものではないが暗視装置に見られるイメージインデントを含め、電子増倍が必要とされる任意の用途で使用され得る。
【0011】
フォトカソード層３０６は、入力面３０６ａ及び出力面３０６ｂを含む。光子３０８がフォトカソード３０６の入力面３０６ａに衝突するとき、各衝突光子３０８がある確率を持って自由電子を作り出す。衝突光子３０８から生じた自由電子３１０は、フォトカソード３０６を通り抜けて出力面３０６ｂから放出される。出力面３０６ｂは、フォトカソード３０６の出力面３０６ｂからの電子３１０の流れを支援するために、よく知られた方法で負の電子親和力（negative electron affinity；ＮＥＡ）状態に活性化され得る。フォトカソード３０６の周囲表面は、フォトカソード３０６への電気コンタクトを設けるために、例えばクロムなどの導電材料（図示せず）で被覆され得る。
【0012】
例示的な一実施形態において、フォトカソード３０６は、光電子放出効果を示す例えばガラス及びガリウム砒素（ＧａＡｓ）などの半導体材料製のフォトカソードウエハから形成される。なお、例えばＧａＰ、ＧａＩｎＡｓＰ、ＩｎＡｓＰ、ＩｎＧａＡｓなどの、他のＩＩＩ－Ｖ族材料が使用されてもよい。代わりに、フォトカソードは、既知のバイアルカリを用いて形成されてもよい。この例示的なフォトカソード３０６では、光電子放出半導体材料が光子を吸収する。吸収された光子が、半導体材料のキャリア密度を増加させ、それにより、材料に、フォトカソード３０６を通り抜けて出力面３０６ｂから放出される電子からなる光電流を生成させる。フォトカソードは、分割、コンタクト形成、及び個別エッチングをウエハアセンブリ後まで回避するよう、ウエハ全体として作製される。
【0013】
半導体構造である利得層又はＥＢＤ３１２が、フォトカソード３０６の出力面３０６ｂから放出された電子を増倍する。ＥＢＤ３１２は、入力面３２０ａと、入力面３２０ａとは反対側の放出面３２０ｂとを含む。以下に詳細に説明するように、半導体構造ＥＢＤ３１２は、電子の流れを放出面３２０ｂ上の放出領域（放出領域３２４によって表す）に導くために、例えば第１のドープ領域３８３及び第２のドープ領域（又は阻止領域）３３０内でドープされる。従って、ドープされた領域が、放出領域３２４を予め画成する。放出領域３２４は、半導体構造の放出領域３２４からの電子の流れを支援するために、よく知られた方法で負の電子親和力（ＮＥＡ）状態に活性化される。例示的な一実施形態において、半導体構造はシリコンであり、およそ２０－３０ミクロンの厚さである。代わりに、半導体構造３１６は、例えばＧａＡｓなどの他のタイプの半導体材料から形成されてもよい。
【0014】
阻止領域３３０に近接して、阻止領域（阻止領域３２６によって表す）が放出面３２０ｂにある。阻止領域３２６は、放出面３２０ｂを通って半導体構造に出入りする電子の流れを抑止し、それにより空間的忠実性を維持する。また、阻止構造３２２が、電子の流れを阻止することに加えて、例えば暗電流を抑制すること及び阻止領域３３０へのダメージを防止することなどの他の機能を果たし得る。特定の例示的な実施形態では、半導体構造が、阻止構造３２２なしで好適な電子増倍を提供することが企図される。それらの実施形態によれば、阻止構造３２２は排除され得る。
【0015】
ＥＢＤ３１２は、複数の電子衝撃セル（electron bombarded cell；ＥＢＣ）を含む。図示したＥＢＣ（例えば、図２Ａ）において、第１のドープ領域３８３は半導体構造３１２の入力面３２０ａと接触しており、第２のドープ領域（阻止領域）３３０は、放出面３２０ｂと接触するとともに、入力面３２０ａに向かって延在している。阻止構造３２２は、半導体構造の放出面３２０ｂ上に配置されている。
【0016】
ＥＢＤ３１２の入力面３２０ａに衝突した電子３１０が、増加した数の電子３１６を作り出す。ＥＢＤ３１２の入力面にある第１のドープ領域３８３は、増加した数の電子３１６を入力面３２０ａから遠ざけてＥＢＤ３１２内へと押し入れ、従って、入力面３２０ａでの電子の再結合を抑止する。入力面での電子の再結合を抑止することは、より多くの電子が放出面３２０ｂまで半導体構造を流れ抜けることを確保し、それにより効率を高める。例示的な一実施形態において、第１のドープ領域３８３は、シリコンを有する半導体構造３１２にとって従来通りのボロン（例えば、ピュアＢ堆積プロセスを用いて）又はアルミニウムなどのｐ型ドーパントでドープされる。この例示的な実施形態では、第１のドープ領域３８３は、例えば１０１８又は１０１９ｃｍ－３以上といった高濃度にドープされ、およそ約１００－３００Åの深さである。半導体製造技術の当業者には、シリコン半導体及び例えばＧａＡｓといった他の半導体材料とともに使用する他の好適なドーパント、濃度及び寸法が容易に明らかになる。
【0017】
第２のドープ領域３３０は、電子３１６として放出された増加した数の電子を、放出領域３２４に向けて導くためにドープされる。第２のドープ領域３３０は、基本的に入力面３２０ａ上のどこにでも衝突する電子から生成され得るものである増加した数の電子を、第２のドープ領域３３０同士の間のチャネル領域３３１を通して、放出面３２０ｂ上の放出領域３２４に向かわせるじょうご（漏斗）として作用する。チャネル領域３３１は、入力面３２０ａから放出領域３２４まで延在し、入力面３２０ａの近くで広めの断面積を持ち、放出領域３２４に近づくにつれて狭くなる。例示的な一実施形態において、第２のドープ領域３３０は、シリコン半導体構造にとって従来通りのボロン又はアルミニウムなどのｐ型ドーパントで、例えば１０１７ｃｍ－３といった中程度にドープされる。半導体製造技術の当業者には、シリコン半導体及び例えばＧａＡｓといった他の半導体材料とともに使用する他の好適なドーパント、濃度及び寸法が容易に明らかになる。
【0018】
この例示的な実施形態では、第２のドープ領域３３０は、入力面３２０ａでの増加した数の電子３１６の生成を第２のドープ領域３３０が妨げないように、入力面３２０ａにおいて狭くなっており、それにより、ＥＢＣ３１２が、例えば１００％に至るまでなど、１００％に近い有効電子増倍領域を持つことを可能にする。
【0019】
ＥＢＤ３１２についての更なる詳細は、図２Ｂ－２Ｃに示す製造プロセスに関して提供される。
【0020】
図示した放出領域３２４は、阻止構造３２２によって画成される幾何学形状である。放出領域３２４は、正方形、円形、又は基本的に任意の幾何学形状とし得る。例示的な一実施形態において、阻止構造３２２は、放出領域３２４同士の間で１０－２０ミクロン延在し、放出領域３２４は直径で約０．５－２．０ミクロンである。従って、この実施形態によれば、阻止構造３２２は、ＥＢＤ３１２の放出面３２０ｂ（図２Ａ）のうち８０％より多くをカバーする。
【0021】
これらの個々のＥＢＣ（個々のＥＢＣは、ＥＢＤ３１２の領域、チャネル領域３３１、及び放出領域３２４に対応する）が、ＥＢＤ３１２内にアレイを形成し得る。図示したアレイは正方形であるが、アレイは、入力及び／又は出力電子のフォーマット（例えば、レンズ適合のための円形、及び集積回路適合のための正方形／長方形）に応じて、例えば円形又は長方形といった任意の好適な幾何学形状を有し得る。例示的な一実施形態において、画像増倍管に使用される従来通りのマイクロチャネルプレートを再現するには、３０００×３０００個を超えるＥＢＣ３３２の正方形アレイが使用されることになる。ＥＢＣの各々及びそれらに付随する放出領域３２４は、半導体構造３１２の入力面３２０ａで受けた電子をＥＢＣのアレイがピクセル化するような入力面３２０ａの領域に対応する。アレイに実際に使用されるＥＢＣの数は、個々のＥＢＣのサイズ及びイメージインテンシファイア３００の所望の解像度に応じて、もっと多くてもよいし少なくてもよい。
【0022】
図２Ａを参照するに、アノード３１４が、入力面３１４ａで、ＥＢＤ３１２から増加した数の電子を受ける。例示的な一実施形態において、アノード又はセンサ３１４は、従来技術の画像増倍管で一般的に使用されるＣＭＯＳ基板及び複数の収集ウェルを有する従来からの集積回路である。収集ウェル内に集められた電子が、ＣＭＯＳセンサ向けの標準的な信号処理装置を用いて、出力を通して従来からの画像表示装置３０４に送られる増倍画像信号を生成するように処理される。これに代わる一実施形態では、アノード３１４は、増加した数の電子を直接的に光子に変換する蛍光スクリーンである。アノード３１４の周囲表面は、アノード３１４への電気コンタクトを設けるために、例えばクロムなどの導電材料（図示せず）で被覆され得る。
【0023】
バイアス回路３５０が、イメージインテンシファイア３００にバイアス電流を提供し得る。バイアス回路３５０は、第１の電気回路３５２、第２の電気回路３５４、及び第３の電気回路３５６を含み得る。第１の電気回路３５２は、フォトカソード３０６とＥＢＤ３１２との間にバイアス電圧を提供し、第２の電気回路３５４は、ＥＢＤの入力面３２０ａと阻止構造３２２との間にバイアス電圧を提供し、第３の電気回路３５６は、ＥＢＤ３１２とアノード３１４との間にバイアス電圧を提供する。
【0024】
一部の態様において、ＥＢＤ３１２は、電子を受ける各ＥＢＣ内で数百個の電子を生成し得る。ＥＢＤ３１２内の電子を受ける各ＥＢＣによって数百個の電子が生成され得るので、ＥＢＤ３１２を出て行く電子の数は、ＥＢＤ３１２に入った電子の数よりも大幅に多い。放出された電子は、センサ３１４の入力面３１４ａに衝突し、それが、表示装置３０４上での表示のために、増倍像の表現を生成し、あるいはそれらの電子を増倍像３１８の光子へと変換する。
【0025】
図２Ｂ及び２Ｃは、ウエハスケールイメージインテンシファイアの多工程製造プロセスを示している。製造を一連の工程として表すが、理解されることには、他の一連の処理も可能であり、この開示の範囲に入る。
【0026】
工程１は、ハンドリングウエハＨ１、酸化物層、及びＨ１のデバイス層を備えた、その上にデバイスが生成される基板を示している。デバイス層は、単結晶シリコン（エピタキシャルシリコン）の成長に好適な厚さのものである。
【0027】
工程２は、例えば３０－５０ミクロンの間での、エピタキシャルシリコン層の成長を示している。工程３－６は、最終的に阻止領域３３０を作るのに使用されるものであるトレンチの形成のためのエピタキシャルシリコン層の準備を含む。工程３は、室温で液体であって二酸化シリコンを製造するために典型的に使用されるものであるオルトケイ酸テトラエチル（ＴＥＯＳ）の堆積を含む。工程４は、製造の後続段階におけるアライメントのためのゼロ層マークを配することを含む。工程５は、ＴＥＯＳを二酸化シリコンに転換することと、スピンレジストコーティングを設けることとを含む。工程６にて、トレンチリソグラフィーが実行され、約１－１．４ミクロンの幅を持つトレンチが生成される。工程７に示すように、トレンチ形成の後、エピタキシャルシリコン内にチャネルがエッチングされている。工程にて、トレンチが例えばドープトシリコンで充填され、工程９にて、表面が研磨されて酸化物が除去され、エピタキシャルシリコン及びトレンチ充填物（例えばドープトシリコン）が残される。工程１０にて、アニーリングプロセスを用いて、トレンチ充填物がエピタキシャルシリコンにアニールされる。工程１１にて、充填されたトレンチ間の表面上にレジストが存在するように、マスクを用いて別のレジスト層が配置され、工程１２にて、レジスト層の間及び各充填トレンチの上に注入層が配される。
【0028】
工程１３にて、レジスト層が除去され、表面再構成及びドーパント活性化のために、注入されたシリコン上で少々のドライブ及びアニール工程が実行される。工程１４にて、エピタキシャル及び充填表面上に薄い酸化物層が成長される。工程１５にて、酸化物層の上にレジスト層が配置され、リソグラフィを用いて、電子放出領域３２４の位置でレジスト層に開口が形成される。工程１６にて、電子放出領域の位置で酸化物層が除去され、下に位置するエピタキシャルシリコンが露出される。工程１７にて、例えば、マスクを除去し、ハンドルウエハＨ２への結合のために酸化物層を成長させることによって、ウエハが準備される（この工程はオプションとし得る）。工程１９にて、工程１の層（例えば、ウエハハンドルＨ１、ウエハハンドルＨ１に隣接する酸化物層、及びＨ１のデバイス層）が除去され、ウエハが回転される。工程２０にて、ＴＥＯＳが、エピタキシャルシリコン上に堆され、重合され、そして、レジスト層で覆われる。該レジスト層は、トレンチ形成のためにパターニングされる。
【0029】
工程２１にて、シリコンの前面に（例えば、約３０－５０ミクロン）、阻止領域３３０に接触するまでトレンチが形成される。工程２２にて、トレンチ充填が実行され、レジスト及び酸化シリコン（ＴＥＯＳ）層が除去される。１０５０℃で短い時間だけ、充填されたトレンチにドーパントがドライブインされる。工程２４にて、別のレジスト層が塗布され、テクスチャエッチングの準備のためにレジストに開口が設けられる。工程２５にて、テクスチャエッチングが実行され、工程２６にて、レジスト及びハードマスクが除去される。工程２７にて、ＫＯＨを用いたウェット化学エッチングが実行されて、エピタキシャルシリコンの上面にテクスチャが生成される。工程２８にて、ピュアＢ（純粋ボロン）堆積が実行される。ピュアＢは、半導体層の上面に高濃度ドープされたシリコンのシェルを作り出し、ＥＢＤ３１２内に受け取った電子をトラップする助けとなる。残りの工程は、半導体層、すなわち、ＥＢＤ３１２を、その他のウエハに接合して、インテンシファイアデバイスを形成することを含む。
【0030】
工程２９にて、半導体ウエハにガラススペーサウエハが接合され、工程３０にて、ガラススペーサにガラスハンドルウエハＨ３が接合される。工程３１にて、ハンドルウエハＨ２が除去される。半導体ウエハは、スクリーン、抵抗性アノード、又はイメージャとし得るものであるアノードに結合される下部ガラススペーサウエハに接合されることができる。上部ハンドルウエハＨ３が除去され、上部ガラススペーサウエハがフォトカソードに結合される。一部の態様において、第１のガラス開口及び第２のガラス開口が第１及び第２の真空領域に相当するように、接合プロセスは真空中で行われ得る。
【0031】
他の態様において、当業者は、ここに記載されるウエハスケールイメージインテンシファイアデバイスを生成するメガブール（megaboule）ＭＣＰアプローチの適用を容易に理解することになる。
【0032】
図３は、複数の多層イメージインテンシファイアデバイスを有する多層イメージインテンシファイアウエハのレイヤ群の説明図である。
【0033】
フォトカソードウエハ６００は、多層イメージインテンシファイアデバイスの頂部層を提供し、デバイスへの光入力を提供する。光子がこの層に接触すると、光子は通過して電子に変換される。一部の態様において、この層は、ＧａＡｓウエハに接着されたガラスで形成され得る。他の態様において、カソードは、ガラス層上にインサイチュで成長されてもよい。
【0034】
例えば、第３世代フォトカソードスタートは、ガラスウエハ及びＧａＡｓウエハを使用して生成され得る。これら２つのウエハが、以下に限られないが、熱圧縮、陽極接合、表面活性化接合、又は接合後の熱サイクルを乗り切ることができる任意の他の接合技術を含む任意の好適技術を用いて、共に接合され得る。一部の態様において、図１のインテンシファイアに関するカソードプロセス（米国特許第６，０８６，９４４号参照）に記載されるように、ＧａＡｓ基板ウエハは除去される。
【0035】
他の一例において、第２世代インテンシファイア（Ｇｅｎ ＩＩカソード）が使用されてもよく、ガラスウエハが用意され、該ガラスウエハ上にカソードがインサイチュ成長される。このアプローチは、大気圧を退ける最小限のガラス厚さを有するカソード構造を生成し、従来技術におけるカソード構造よりも薄い。接合されて活性化された半導体カソードの詳細は当業者に知られている（米国特許第８，９０６，４７０号参照）。ガラス／ＧａＡｓ層は、デバイスのレイヤ群が結合されて封止された後に、ガラススペーサウエハ６１０によって形成される真空キャビティの頂部層を形成する。
【0036】
このウエハは、複数のフォトカソード領域を有し、組み立てられたウエハをスライスすることを受けて、各フォトカソード領域が単一のイメージインテンシファイアデバイス内に組み立てられるように構成される。
【0037】
ガラススペーサウエハ６１０は、複数の開口を有することができ、大きい開口の各々が、真空キャビティを形成するために使用され、ガラスが真空キャビティの壁を形成する。他のイメージインテンシファイア製造技術とは異なり、ガラススペーサウエハは、コンポーネント間に一貫した間隔を提供する。残ったガラスが、イメージインテンシファイアデバイスのための電圧スタンドオフを提供する。
【0038】
一部の態様において、ガラススペーサウエハ６１０は、真空を維持するためにゲッタを保持する構造を含み得る（米国特許第８，８４７，３７３号及び加国特許第２，５５７，７４０号参照）。ガラススペーサウエハ６１０と処理されたシリコン利得ウエハ６２０との間の接合は、フォトカソード上の放出材料を維持するための真空キャビティを生成する気密シールを提供する。
【0039】
一部のケースにおいて、例えば、インサイチュで実行される場合に、イメージ増倍デバイスにとって有害なガスを放出し得るものである例えば熱圧縮プロセス又は陽極プロセスなどの高温プロセスのために、真空キャビティの外側に接合が形成され得る。真空を維持するために、ゲッタがガス分子を吸収し得る。これらの層の接合は典型的に、カソード上の光電子放出材料の低い熱バジェットのために低温で行われる。
【0040】
ガラススペーサウエハ６２０は、複数のキャビティ領域を有し、組み立てられたウエハをスライスすることを受けて、各キャビティ領域が単一のイメージインテンシファイアデバイス内に組み立てられるように構成される。
【0041】
電子増幅器／シリコン利得ウエハ６２０は、多層イメージインテンシファイアデバイスが動作するための電子増幅を提供する。電子増幅器は、開口を有するガラスウエハを、処理されたシリコンウエハに接合することによって形成され得る。処理されたシリコンウエハは、２つの以下の選択肢：（１）米国特許第７，１０９，６４４号で提供されるようなＭＣＰ、又は（２）負の電子親和力に対して活性な、米国特許第６，８３６，０５９号で提供されるようなシリコンデバイス、のうちのいずれかによって形成され得る。
【0042】
シリコンウエハ６２０は、複数の増幅領域を有し、組み立てられたウエハをスライスすることを受けて、各増幅領域が単一のイメージインテンシファイアデバイス内に組み立てられるように構成される。
【0043】
ガラススペーサウエハ６３０は、開口を有する別のガラス層であり、この場合、スクリーンウエハ６４０の前の別の真空キャビティを形成するためのものであり、前述のガラススペーサウエハ６１０の全ての属性を含む。
【0044】
ガラススペーサウエハ６３０は、複数のキャビティ領域を有し、組み立てられたウエハをスライスすることを受けて、各キャビティ領域が単一のイメージインテンシファイアデバイス内に組み立てられるように構成される。
【0045】
アノードウエハとし得るものであるスクリーンウエハ６４０は、多層イメージインテンシファイアウエハの底部層を提供する。スクリーンウエハは、以下のタイプのウエハ、すなわち、抵抗性アノード構造、蛍光スクリーン、リードアウトチップなどを含むウエハのうちのいずれかとし得る。
【0046】
スクリーンウエハ６４０は、複数のアノード／スクリーン領域を有し、組み立てられたウエハをスライスすることを受けて、各アノード／スクリーン領域が単一のイメージインテンシファイアデバイス内に組み立てられるように構成される。
【0047】
従って、ウエハ６００、６１０、６２０、６３０、及び６４０を含む組み立てられたウエハは、単一のイメージインテンシファイアにスライスすることを受けて、各インテンシファイアが、（順に）フォトカソード、ガラスウエハ６１０によって境界付けられたキャビティ、（利得層３１２を形成する処理されたシリコンウエハからの）増幅領域、第２のガラスウエハによって境界付けられた第２のキャビティ、及びスクリーン層を含むように、アライメントされて製造される。
【0048】
一部の態様において、光ファイバにおける像反転は、検出器のイメージング領域と同等の長さを有する。フェイスプレートの厚さは、より薄くすることができ、大気圧を退けるための機械的剛性をなおも提供することができる。フェイスプレートの厚さは、既存システムの光学的規定を満足することになる。本体幾何学構成の残りの部分が、真空の包み込み、電気コンタクト、及び表面経路長を提供する。
【0049】
図４は、デバイス組立時に真空キャビティとなる開口を有するガラススペーサウエハ７１０を示している。一部の態様において、フラッシオーバ保護のために、封止後にデバイスの真空を維持するために、ガラス開口の周辺に沿って非蒸発性のゲッタを設けることができ（米国特許第９，９６９，６１１号参照）、また、ゲッタの周辺に沿って低温封止機構を設けることができる。小さい方の開口は、デバイスの異なるレイヤへの電気接続を提供するためのボンドパッド位置を表している。
【0050】
図５は、利得ウエハの生成を示している。この例では、スペーサウエハ７１０がシリコンウエハ７２０に接合されて、利得層（８２０、８３０）を作り出す。一部の態様において、スペーサウエハ７１０は、米国特許第６，８３６，０５９号に記載されるように、処理されたシリコンウエハに接合されて、利得層を形成する。他の態様では、米国特許第７，１０９，６４４号に記載されるように、スペーサウエハと、その上の処理されたシリコンウエハとが接合されて、ＭＣＰウエハを作り出してもよい。一部の態様において、利得ウエハは、利得層としてシリコンを用いる代わりに、ＭＣＰデバイスを用いて作製されてもよい。いずれの場合にも、シリコン又はＭＣＰのウエハボンディングは、プロセスが気密シールを形成するのであれば、陽極ボンディング、熱圧縮、又は表面活性化ボンディングを用いて行われ得る。
【0051】
図６は、４層イメージインテンシファィアウエハの拡大図を示している。このウエハスタックの各層を、以下のように詳細に説明する。Ｇｅｎ ＩＩＩ構成の場合の頂部層であるカソードウエハ８１０は半導体ウエハに接合されたガラス層であり、その表面に透過モードカソードを有する。半導体ウエハの基板は、上の１つ以上の例に記載されるような通常の除去プロセスによって除去されている。
【0052】
２番目の層である利得ウエハ８２０は、シリコン利得ウエハに接合されたガラススペーサウエハを有する。３番目の層である利得ウエハ８３０は、シリコン利得ウエハに接合された別のガラススペーサウエハを有する。４番目の層であるスクリーンウエハ８４０は、ガラススクリーンウエハ、光ファイバスクリーンウエハ、又は電子センシングデバイスウエハのいずれかに接合された別のガラススペーサウエハである。
【0053】
図６に示す構成は、多層イメージインテンシファイアウエハ製造の一実装である。別の構成では、ウエハ８２０及び８３０が、シェブロン構成で直接一緒に結合された２つのＭＣＰウエハ及び１つのスペーサウエハで置き換えてもよい。あるいは、多層イメージインテンシファイアウエハは、１つのスペーサ／シリコン利得ウエハ（８２０又は８３０）のみを有する想定であってもよく、あるいは、単一のスペーサ／シリコン利得ウエハが単一のスペーサ／ＭＣＰウエハで置き換えられてもよい。
【0054】
図７は、積み重ねて接合され且つ封止された図６のレイヤ群を有する封止された多層イメージインテンシファイアウエハを示しており、半透明の前面ウエハが個々のデバイスを示している。封止は、ウエハが完全にガス抜きされた後に、超高真空システムで実行され得る。封止プロセスは、封止したデバイス内にトラップされることになり得るガスを発生すべきでない。従って、封止は典型的に低温プロセスを用いて行われる。
【0055】
図８は、ウエハボンディング及びスライシングの後の多層イメージインテンシファイアデバイスを示している。図６からの接合ウエハアセンブリが超高真空システムから取り出されると、ウエハから個々のデバイスがダイシングされる。この図には１つのダイが示されている。封止／真空領域は外側リング（１１１０）によって境界付けられ、内側リング（１１１５）は、表面に（真空を保つための）ゲッタを有する電圧スタンドオフ領域（２０１０）を境界付けている。開口（１１２０）はデバイス領域を表している。小さい方の開口（１１２５）は、カソードウエハの薄片が除去されるときに露出されるボンドパッド位置に相当する。
【0056】
【0057】
図１０は、多層イメージインテンシファイアウエハを製造すること、及びウエハをスライスして多層イメージインテンシファイアデバイスを提供することの方法４００のフローチャートである。方法４００は、上の１つ以上の例に記載されるデバイスを製造するのに使用され得る。しかしながら、方法４００は、上の例に限定されるものではない。
【0058】
処理４０２にて、第１及び第２のガラスウエハを作製し、各ガラスウエハが、それぞれのガラスウエハの第１及び第２の表面内のそれぞれの開口の間を延在するキャビティのアレイを有する。
【0059】
処理４０４にて、半導体ウエハをドープし、該半導体ウエハの第１の表面に衝突する各電子に対して複数の電子を生成し、該複数の電子を該半導体ウエハの第２の表面の放出領域のアレイに導くようにする。
【0060】
処理４０４でのドーピングは、例えばここでの１つ以上の例に記載されるように、半導体ウエハの第２の表面に接触する迷走電子及び／又は迷走光子を吸収するために半導体ウエハをドープすることを含み得る。
【0061】
処理４０４でのドーピングは、例えばここでの１つ以上の例に記載されるように、局所的な強い光を低減させるために半導体ウエハをドープすることを含み得る。
【0062】
処理４０６にて、フォトカソードウエハの放出面を第１のガラスウエハの第１の表面に接合する。
【0063】
処理４０８にて、第１のガラスウエハの第２の表面を半導体ウエハの第１の表面に接合する。
【0064】
処理４１０にて、半導体ウエハの第２の表面を第２のガラスウエハの第１の表面に接合する。
【0065】
処理４１２にて、第２のガラスウエハの第２の表面をアノードウエハの表面に接合する。
【0066】
処理４０２乃至４１２で説明したプロセスは、多層イメージインテンシファイアウエハを提供する。
【0067】
処理４１４にて、多層イメージインテンシファイアウエハをスライスして、複数の多層イメージインテンシファイアデバイスを提供する。
【0068】
方法４００は更に、第１及び第２のガラスウエハのキャビティを真空排気することを含み得る。
【0069】
方法４００は更に、ガラス及び／又はガリウム砒素のうちの１つ以上を用いてフォトカソードウエハを作製することを含み得る。
【0070】
図１１は、例えば方法４００に関して上述したようにして、多層イメージインテンシファイアウエハを製造又は作製するように、及び多層イメージインテンシファイアウエハをスライスして複数の多層イメージインテンシファイアデバイスを提供するように、製造装置を制御するよう構成されたコンピュータシステム５００のブロック図である。しかしながら、コンピュータシステム５００は、方法４００の例に限定されるものではない。
【0071】
コンピュータシステム５００は、コンピュータ読み取り可能媒体５０４にエンコードされたコンピュータプログラム５０６の命令を実行するための、ここではプロセッサ５０２として例示する１つ以上のプロセッサを含む。媒体５０４は、一時的又は非一時的コンピュータ読み取り可能媒体を含み得る。
【0072】
プロセッサ５０２は、１つ以上の命令プロセッサ及び／又はプロセッサコアと、該（１つ以上の）命令プロセッサ／コアとコンピュータ読み取り可能媒体５０４との間のインタフェースとなる制御ユニットとを含み得る。プロセッサ５０２は、限定するものではないが、マイクロプロセッサ、グラフィックスプロセッサ、物理プロセッサ、デジタル信号プロセッサ、ネットワークプロセッサ、フロントエンド通信プロセッサ、コプロセッサ、マネジメントエンジン（ＭＥ）、コントローラ若しくはマイクロコントローラ、中央演算処理ユニット（ＣＰＵ）、汎用命令プロセッサ、及び／又は特定用途向けプロセッサを含み得る。
【0073】
コンピュータ読み取り可能媒体５０４は更に、コンピュータプログラム５０６の実行中にプロセッサ５０２によって使用され得る及び／又はコンピュータプログラム５０６の実行中にプロセッサ５０２によって生成され得るデータ５０８を含む。
【0074】
図１１の例において、コンピュータプログラム５０６は、例えば上の１つ以上の例にて説明したように、多層イメージインテンシファイアウエハを製造するように、及び多層イメージインテンシファイアウエハをスライスして複数の多層イメージインテンシファイアデバイスを提供するように、プロセッサ５０２に（１つ以上の）ウエハスケール製造装置５５０を制御させる製造命令５１０を含んでいる。
【0075】
コンピュータは更に、製造命令５１０により、以下の処理、すなわち、ウエハ（例えば、ウエハ６００、６１０、６２０、６３０、６４０を含む全てのウエハ）を熱的にガス抜きし、ＧａＡｓフォトカソードウエハ６００を負の電子親和力に活性化し（又はマルチアルカリフォトカソードを堆積させ）、利得層のためにシリコンウエハ６２０を負の電子親和力に活性化し、アノードウエハ６４０を電子スクラブして残留ガスを除去し、ゲッタを活性化してウエハをシールし、及び真空下でシールを生成する、ことを制御することができる。
【0076】
ウエハは、第１のウエハのキャビティがシリコンウエハの増幅／利得領域とアライメントされ、シリコンウエハの増幅領域が第２のウエハのキャビティとアライメントされることができ、且つ第２のウエハのキャビティがアノードウエハのアノードとアライメントされることができるように、アライメントされて製造され得る。これらのアライメントされたウエハが、第１及び第２のガラスウエハのそれぞれのキャビティ内を真空にして封止され、そして、スライスされる。
【0077】
コンピュータシステム５００は更に、コンピュータシステム５００の装置及び／又はリソースの間で通信するための通信インフラストラクチャ５４０をさらに含む。
【0078】
コンピュータシステム５００は更に、ここでは（１つ以上の）ウエハスケール製造装置５５０を含むものとして説明する１つ以上の他の装置とインタフェースするための入力／出力（Ｉ／Ｏ）装置５４２を含む。
【0079】
本発明実施形態の利点は、以下に限られないが、ウエハの一度の製造運転の間に多層イメージインテンシファイアデバイスを製造できることを含み、これは、時間を節約するとともに労力を削減するものである。本発明実施形態は、軽量で小型の多層イメージインテンシファイアデバイスを可能にする。
【0080】
さらに、本技術は、ウエハ上の迷走粒子が単一の多層イメージインテンシファイアを破壊するかもしれないが、他のデバイスは生きたままであるという点で、製造エラーに対してロバストである。加えて、本技術は、微細構造のアライメント及び間隔を単純化し、それが、ウエハ上の複数の多層イメージインテンシファイアデバイスの製造複雑性を低減させる。
【0081】
本発明の特定の実施形態を示して詳細に説明したが、当業者には適応及び改変が明らかになる。発明のそのような適応及び改変は、以下の請求項に記載される発明の範囲から逸脱することなく為され得るものである。
【図1】
【図2A】
【図2B】
【図2C】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】