知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-03-22
(45)【発行日】2023-03-30
(54)【発明の名称】多相スイッチモード電源
(51)【国際特許分類】
H02M 3/155 20060101AFI20230323BHJP
H02M 7/12 20060101ALI20230323BHJP
【ＦＩ】
H02M3/155 P
H02M7/12 B
【請求項の数】
9
【外国語出願】
(21)【出願番号】P 2021129657
(22)【出願日】2021-08-06
(65)【公開番号】P2022041912
(43)【公開日】2022-03-11
【審査請求日】2021-10-04
(31)【優先権主張番号】17/007,862
(32)【優先日】2020-08-31
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】521227078
【氏名又は名称】アステック インターナショナル リミテッド
(74)【代理人】
【識別番号】110000659
【氏名又は名称】弁理士法人広江アソシエイツ特許事務所
(72)【発明者】
【氏名】ベルトラン，イスラエル，ゴメス
(72)【発明者】
【氏名】リー，ジジ
(72)【発明者】
【氏名】ウ，シウ，ルン
【審査官】町田 舞
(56)【参考文献】
【文献】特開２０１１－０９１９８１（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１４／０３３４１９６（ＵＳ，Ａ１）
【文献】国際公開第２００８／０３２７６８（ＷＯ，Ａ１）
【文献】国際公開第２０１８／０２５３５５（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ １／００－７／９８
(57)【特許請求の範囲】
【請求項1】
多相スイッチモード電源であって、入力電源から交流（ＡＣ）または直流（ＤＣ）電圧入力を受け取るための一対の入力端子と、
負荷に直流（ＤＣ）電圧出力を供給するための一対の出力端子と、
前記一対の入力端子と前記一対の出力端子との間に結合された第１の位相回路であって、第１のスイッチと結合された第１のインダクタを含む第１の位相回路と、
前記一対の入力端子と前記一対の出力端子との間で前記第１の位相回路とインターリーブされた第２の位相回路であって、第２のスイッチと結合された第２のインダクタを含む第２の位相回路と、
前記第１のスイッチに第１のＰＷＭ信号を出力し、
前記第２のスイッチに第２のＰＷＭ信号を出力し、この場合、前記第２のＰＷＭ信号のオン時間は、前記第１のＰＷＭ信号のオン時間に固定オフセット時間を加えたものに等しくなり、
前記第１のＰＷＭ信号の少なくとも２つの立ち上がりエッジの間の周期を決定し、該決定された周期に従ってオフトリガＰＷＭ信号を決定し、および
前記第２のＰＷＭ信号が論理ハイ値を有する間に、前記オフトリガＰＷＭ信号の立ち下がりエッジが発生したとき、前記２のＰＷＭ信号を論理ロー値に変更するように構成された制御回路とを備え、
前記制御回路は、前記第１のＰＷＭ信号を生成するための第１のＰＷＭ生成器回路を含み、
前記制御回路は、前記第２のＰＷＭ信号を生成するための第２のＰＷＭ生成器回路を含み、
前記制御回路は、前記第２のＰＷＭ信号の前記オン時間に前記固定オフセット時間の周期を追加するために前記第２のＰＷＭ生成器回路の入力に結合された固定オフセット回路を含み、
前記制御回路は、前記第１のＰＷＭ信号の前記少なくとも２つの立ち上がりエッジ間の前記周期を決定するために周波数捕捉回路を含み、該周波数捕捉回路は、前記第１のＰＷＭ信号の瞬時電圧を測定するためのデジタルタイマまたはアナログ電圧ランプを含み、
前記制御回路は、前記周波数捕捉回路と前記第２のＰＷＭ生成器回路との間に結合されたオフトリガ生成器回路を含み、該オフトリガ生成器回路は、前記第１のＰＷＭ信号の前記少なくとも２つの立ち上がりエッジ間の前記決定された周期の半分を使用して、前記第１のＰＷＭ信号から１８０度の位相シフトを有する前記オフトリガＰＷＭ信号を生成するように構成される、多相スイッチモード電源。
【請求項2】
前記制御回路は、前記ＤＣ電圧出力を電圧基準と比較するように結合された電圧誤差増幅器を含み、前記固定オフセット回路は、前記電圧誤差増幅器の出力および前記ＡＣ電圧入力の等価二乗平均平方根（ＲＭＳ）電圧からの合成信号を受け取るように結合される、請求項１に記載の電源。
【請求項3】
多相スイッチモード電源であって、
入力電源から交流（ＡＣ）または直流（ＤＣ）電圧入力を受け取るための一対の入力端子と、
負荷に直流（ＤＣ）電圧出力を供給するための一対の出力端子と、
前記一対の入力端子と前記一対の出力端子との間に結合された第１の位相回路であって、第１のスイッチと結合された第１のインダクタを含む第１の位相回路と、
前記一対の入力端子と前記一対の出力端子との間で前記第１の位相回路とインターリーブされた第２の位相回路であって、第２のスイッチと結合された第２のインダクタを含む第２の位相回路と、
前記第１のスイッチに第１のＰＷＭ信号を出力し、
前記第２のスイッチに第２のＰＷＭ信号を出力し、この場合、前記第２のＰＷＭ信号のオン時間は、前記第１のＰＷＭ信号のオン時間に固定オフセット時間を加えたものに等しくなり、
前記第１のＰＷＭ信号の少なくとも２つの立ち上がりエッジの間の周期を決定し、該決定された周期に従ってオフトリガＰＷＭ信号を決定し、および
前記第２のＰＷＭ信号が論理ハイ値を有する間に、前記オフトリガＰＷＭ信号の立ち下がりエッジが発生したとき、前記２のＰＷＭ信号を論理ロー値に変更するように構成された制御回路とを備え、
前記制御回路は、前記第１のＰＷＭ信号を生成するための第１のＰＷＭ生成器回路を含み、
前記制御回路は、前記第２のＰＷＭ信号を生成するための第２のＰＷＭ生成器回路を含み、
前記制御回路は、前記第２のＰＷＭ信号の前記オン時間に前記固定オフセット時間の周期を追加するために前記第２のＰＷＭ生成器回路の入力に結合された固定オフセット回路を含み、
前記制御回路は、前記第１のＰＷＭ信号の前記少なくとも２つの立ち上がりエッジ間の前記周期を決定するために周波数捕捉回路を含み、該周波数捕捉回路は、前記第１のＰＷＭ信号の瞬時電圧を測定するためのデジタルタイマまたはアナログ電圧ランプを含み、
前記周波数捕捉回路は、前記第１のＰＷＭ信号の複数のサイクルの平均値を測定することによって、または前記電圧入力、前記電圧出力、および前記第１のＰＷＭ信号の最新のデューティサイクルに従って第１のＰＷＭ信号の次のサイクルを予測することによって、前記第１のＰＷＭ信号の前記少なくとも２つの立ち上がりエッジ間の前記周期を決定するように構成され、
前記制御回路は、前記周波数捕捉回路と前記第２のＰＷＭ生成器回路との間に結合されたオフトリガ生成器回路を含み、
該オフトリガ生成器回路は、前記第１のＰＷＭ信号の前記複数のサイクルの前記測定された平均値の半分または前記第１のＰＷＭ信号の前記予測された次のサイクルの半分を使用して、前記第１のＰＷＭ信号から１８０度の位相シフトを有する前記オフトリガＰＷＭ信号を生成するように構成される、多相スイッチモード電源。
【請求項4】
前記オフトリガＰＷＭ信号のオン時間は、前記第１のＰＷＭ信号の前記オン時間に等しい、請求項１又は３に記載の電源。
【請求項5】
前記制御回路は、前記第１のインダクタでのゼロ電流交差を検出するために前記第１のインダクタと前記第１のＰＷＭ生成器回路との間に結合された第１のゼロ電流検出器（ＺＣＤ）回路と、前記第２のインダクタでのゼロ電流交差を検出するために前記第２のインダクタと前記第２のＰＷＭ生成器回路との間に結合された第２のＺＣＤ回路とを含む、請求項１又は３に記載の電源。
【請求項6】
前記一対の入力端子と前記第１および第２の位相回路との間に結合された力率改善（ＰＦＣ）回路をさらに備え、該ＰＦＣ回路は、少なくとも２つのコンデンサおよび少なくとも２つのインダクタを備える電磁干渉（ＥＭＩ）フィルタ回路と、少なくとも４つのダイオードを備えるブリッジ回路とを含む、請求項１又は３に記載の電源。
【請求項7】
前記一対の出力端子の間に結合された出力コンデンサと、前記第１の位相回路と前記一対の出力端子のうちの第１の出力端子との間に結合された第１のダイオードと、前記第２の位相回路と前記一対の出力端子のうちの前記第１の出力端子との間に結合された第２のダイオードとをさらに備える、請求項１又は３に記載の電源。
【請求項8】
多相電源を制御する方法であって、前記電源は、入力電源から交流（ＡＣ）または直流（ＤＣ）電圧入力を受け取るための一対の入力端子と、負荷に直流（ＤＣ）電圧出力を供給するための一対の出力端子と、前記一対の入力端子と前記一対の出力端子との間に結合され、第１のスイッチと結合された第１のインダクタを含む第１の位相回路と、前記一対の入力端子と前記一対の出力端子との間で前記第１の位相回路とインターリーブされ、第２のスイッチと結合された第２のインダクタを含む第２の位相回路とを含み、前記第１のスイッチに第１のＰＷＭ信号を出力するステップと、
前記第２のスイッチに第２のＰＷＭ信号を出力するステップであって、前記第２のＰＷＭ信号のオン時間は、前記第１のＰＷＭ信号のオン時間に固定オフセット周期を加えたものに等しいステップと、
前記第１のＰＷＭ信号の少なくとも２つの立ち上がりエッジの間の周期を決定するステップと、該決定された周期に従ってオフトリガＰＷＭ信号を決定するステップと、前記第２のＰＷＭ信号が論理ハイ値を有する間に、前記オフトリガＰＷＭ信号の立ち下がりエッジが発生するときに、前記第２のＰＷＭ信号を論理ロー値に変更するステップとを含み、
前記第１のＰＷＭ信号の前記少なくとも２つの立ち上がりエッジの間の前記周期を決定するステップは、前記第１のＰＷＭ信号の瞬時電圧を測定するためのデジタルタイマまたはアナログ電圧ランプを使用して前記周期を測定するステップを含み、
前記オフトリガＰＷＭ信号を生成するステップは、前記第１のＰＷＭ信号の前記２つの立ち上がりエッジの間の前記決定された周期の半分を使用することによって、前記第１のＰＷＭ信号から１８０度の位相シフトを有する前記オフトリガＰＷＭ信号を生成するステップを含む、多相電源を制御する方法。
【請求項9】
多相電源を制御する方法であって、前記電源は、入力電源から交流（ＡＣ）または直流（ＤＣ）電圧入力を受け取るための一対の入力端子と、負荷に直流（ＤＣ）電圧出力を供給するための一対の出力端子と、前記一対の入力端子と前記一対の出力端子との間に結合され、第１のスイッチと結合された第１のインダクタを含む第１の位相回路と、前記一対の入力端子と前記一対の出力端子との間で前記第１の位相回路とインターリーブされ、第２のスイッチと結合された第２のインダクタを含む第２の位相回路とを含み、前記第１のスイッチに第１のＰＷＭ信号を出力するステップと、
前記第２のスイッチに第２のＰＷＭ信号を出力するステップであって、前記第２のＰＷＭ信号のオン時間は、前記第１のＰＷＭ信号のオン時間に固定オフセット周期を加えたものに等しいステップと、
前記第１のＰＷＭ信号の少なくとも２つの立ち上がりエッジの間の周期を決定するステップと、該決定された周期に従ってオフトリガＰＷＭ信号を決定するステップと、前記第２のＰＷＭ信号が論理ハイ値を有する間に、前記オフトリガＰＷＭ信号の立ち下がりエッジが発生するときに、前記第２のＰＷＭ信号を論理ロー値に変更するステップとを含み、
前記第１のＰＷＭ信号の前記少なくとも２つの立ち上がりエッジの間の前記周期を決定するステップは、前記第１のＰＷＭ信号の瞬時電圧を測定するためのデジタルタイマまたはアナログ電圧ランプを使用して前記周期を測定するステップを含み、
前記第１のＰＷＭ信号の前記少なくとも２つの立ち上がりエッジの間の前記周期を決定するステップは、
前記第１のＰＷＭ信号の複数のサイクルの平均値を測定するステップ、または前記電圧入力、前記電圧出力、および前記第１のＰＷＭ信号の最新のデューティサイクルに従って前記第１のＰＷＭ信号の次のサイクルを予測するステップを含み、
前記オフトリガＰＷＭ信号を生成するステップは、前記第１のＰＷＭ信号の前記複数サイクルの前記測定された平均値の半分、または前記第１のＰＷＭ信号の前記予測された次のサイクルの半分を使用して、前記第１のＰＷＭ信号から１８０度の位相シフトを有する前記オフトリガＰＷＭ信号を生成するステップを含む、多相電源を制御する方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、多相スイッチモード電源に関し、とりわけ臨界不連続多相スイッチモード電源（critically discontinuous multi-phase swuitched-mode power supplies）に関する。
【背景技術】
【0002】
このセクションは、必ずしも従来技術ではない、本開示に関連する背景情報を提供する。
【0003】
多くの顧客は、電源がチタン定格以上の効率を有することを要求しているため、前段階（front-end）の力率改善回路（ＰＦＣ回路）のための臨界不連続モードなどのソフトスイッチング電力トポロジの使用がより普及しつつある。最大出力電力を制限する高いピーク電流を低減するために、インターリーブされた（interleave,交互に扱われた）多相動作が使用される。
【発明の概要】
【発明が解決しようとする課題】
【0004】
インターリーブ動作は、出力電圧における良好なリップルキャンセルを提供するが、臨界不連続動作モードのゼロ電流検出機能によって、位相間のスイッチング周波数の差が同期を阻害するため、臨界不連続モード回路をインターリーブすることは困難である。
【課題を解決するための手段】
【0005】
概要
このセクションは、本開示の一般的な概要を提供し、その全範囲またはその特徴のすべての包括的な開示ではない。
このセクションは、本開示の一般的な概要を提供し、その全範囲またはその特徴のすべての包括的な開示ではない。
【0006】
本開示の一態様によれば、多相スイッチモード電源は、入力電源から交流（ＡＣ）または直流（ＤＣ）電圧入力を受け取るための一対の入力端子と、負荷に直流（ＤＣ）電圧出力を供給するための一対の出力端子と、一対の入力端子と一対の出力端子との間に結合された第１の位相回路とを含む。第１の位相回路は、第１のスイッチに結合された第１のインダクタを含む。電源はまた、一対の入力端子と一対の出力端子との間で第１の位相回路とインターリーブされた第２の位相回路を含む。第２の位相回路は、第２のスイッチに結合された第２のインダクタを含む。電源は、第１のスイッチに第１のＰＷＭ信号を出力し、第２のスイッチに第２のＰＷＭ信号を出力するように構成された制御回路をさらに含む。第２のＰＷＭ信号のオン時間は、第１のＰＷＭ信号のオン時間に固定オフセット時間周期を加えたものに等しい。制御回路は、第１のＰＷＭ信号の少なくとも２つの立ち上がりエッジの間の周期を決定し、決定された周期に従ってオフトリガＰＷＭ信号を決定し、第２のＰＷＭ信号が論理ハイ値を有する間にオフトリガＰＷＭ信号の立ち下がりエッジが発生したとき、第２のＰＷＭ信号を論理ロー値に変更するように構成される。
【0007】
本開示の別の態様によって、多相電源を制御する方法が開示される。電源は、入力電源から交流（ＡＣ）または直流（ＤＣ）電圧入力を受け取るための一対の入力端子と、負荷に直流（ＤＣ）電圧出力を供給するための一対の出力端子と、一対の入力端子と一対の出力端子との間に結合され、第１のスイッチに結合された第１のインダクタを含む第１の位相回路と、一対の入力端子と一対の出力端子との間で第１の位相回路とインターリーブされ、第２のスイッチに結合された第２のインダクタを含む第２の位相回路とを含む。本方法は、第１のスイッチに第１のＰＷＭ信号を出力するステップと、第２のスイッチに第２のＰＷＭ信号を出力するステップとを含む。第２のＰＷＭ信号のオン時間は、第１のＰＷＭ信号のオン時間に固定オフセット時間周期を加えたものに等しい。方法はまた、第１のＰＷＭ信号の少なくとも２つの立ち上がりエッジの間の周期を決定するステップと、決定された周期に従ってオフトリガＰＷＭ信号を決定するステップと、第２のＰＷＭ信号が論理ハイ値を有する間にオフトリガＰＷＭ信号の立ち下がりエッジが発生したとき、第２のＰＷＭ信号を論理ロー値に変更するステップとを含む。
【0008】
さらなる態様および適用可能な領域は、本明細書で提供される説明から明らかになるであろう。本開示の様々な態様は、個別に、または１つもしくは複数の他の態様と組み合わせて実施することができることを理解されたい。本明細書の説明および特定の例は、例示のみを目的としており、本開示の範囲を限定することを意図していないことも理解されたい。
【0009】
本明細書で説明される図面は、すべての可能な実施態様ではなく、選択された実施形態の例示のみを目的としており、本開示の範囲を限定することを意図するものではない。
【図面の簡単な説明】
【0010】
【図1】本開示の一例の実施形態による多相スイッチモード電源の回路図である。
【0011】
【0012】
【0013】
【0014】
【0015】
【0016】
【0017】
【0018】
【図9】本開示の別の一例の実施形態による、三相スイッチモード電源に関する一例のＰＷＭ制御信号およびインダクタ電流を示す波形の図である。
【0019】
対応する参照番号は、図面のいくつかの図を通して対応する部分または特徴を示す。
【発明を実施するための形態】
【0020】
ここで、添付の図面を参照して、一例の実施形態をより完全に説明する。
【0021】
一例の実施形態は、本開示が完璧であり、当業者にその範囲を十分に伝えるために提供される。本開示の実施形態の完全な理解を提供するために、特定の構成要素、装置、および方法の例など、多数の特定の詳細が記載されている。特定の詳細を採用する必要がないこと、一例の実施形態を多くの異なる形態で具体化することができること、およびいずれも本開示の範囲を限定するものと解釈されるべきではないことは、当業者には明らかであろう。いくつかの一例の実施形態では、周知のプロセス、周知のデバイス構造、および周知の技術は詳細には説明されない。
【0022】
本明細書で使用される用語は、特定の一例の実施形態のみを説明するためのものであり、限定することを意図するものではない。本明細書で使用される場合、単数形「１つの（ａ）」、「１つの（ａｎ）」、および「その（ｔｈｅ）」は、文脈が明らかにそうでないことを示さない限り、複数形も含むことが意図されてよい。用語「備える（ｃｏｍｐｒｉｓｅｓ）」、「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｌｃｕｄｉｎｇ）」、および「有する（ｈａｖｉｎｇ）」は包括的であり、したがって、記載された特徴、整数、ステップ、動作、要素、および／または構成要素の存在を特定するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらのグループの存在または追加を排除するものではない。本明細書に記載された方法ステップ、プロセス、および動作は、実行の順序として具体的に特定されない限り、必ずしも説明または図示された特定の順序でのそれらの実行を必要とするように解釈されるべきではない。追加のまたは代替のステップが使用される場合があることも理解されたい。
【0023】
第１、第２、第３などの用語は、様々な要素、構成要素、領域、層および／または区域を説明するために本明細書で使用され得るが、これらの要素、構成要素、領域、層および／または区域は、これらの用語によって限定されるべきではない。これらの用語は、１つの要素、構成要素、領域、層または区域を別の領域、層または区域と区別するためにのみ使用されてよい。本明細書で使用される場合、「第１の」、「第２の」などの用語および他の数値用語は、文脈によって明確に示されない限り、順序や順番を暗に示すものではない。したがって、以下で説明する第１の要素、構成要素、領域、層または区域は、一例の実施形態の教示から逸脱することなく、第２の要素、構成要素、領域、層または区域と呼ぶこともできる。
【0024】
「内側」、「外側」、「真下」、「下」、「下方」、「上」、「上方」などの空間的に相対的な用語は、本明細書では、図に示すように、１つの要素または特徴と別の要素または特徴との関係を説明するための説明を容易にするために使用され得る。空間的に相対的な用語は、図に示されている向きに加えて、使用中または動作中の装置の異なる向きを包含することが意図される場合がある。例えば、図中の装置がひっくり返された場合、他の要素または特徴の「下」または「真下」として記載された要素は、他の要素または特徴の「上」に向けられる。したがって、一例の用語「下」は、上および下の両方の向きを包含することができる。装置は、他の方向に向けられ（９０度または他の向きに回転され）てもよく、本明細書で使用される空間的に相対的な記述子はそれに応じて解釈される。
【0025】
多相スイッチモード電源が図１に示され、全体的に参照番号１００で示されている。システム１００は、入力電源Ｖ１から入力される交流（ＡＣ）または直流（ＤＣ）電圧を受け取るための一対の入力端子１０２および１０４と、負荷（図１には示されていない）に直流（ＤＣ）電圧出力を供給するための一対の出力端子バルク＋およびバルク－とを含む。図１は１８０ＶのＡＣ電圧入力を示しているが、他の実施形態は、ＤＣ電圧入力、より低いまたはより高い電圧を有するＡＣ電圧入力などを受け取る場合もある。
【0026】
電源１００は、一対の入力端子１０２、１０４と一対の出力端子バルク＋、バルク－との間に結合された第１の位相回路を含む。第１の位相回路は、スイッチＱ１に結合されたインダクタＬ１を含む。
【0027】
電源１００はまた、一対の入力端子１０２、１０４と一対の出力端子バルク＋、バルク－との間で第１の位相回路とインターリーブされた第２の位相回路を含む。第２の位相回路は、スイッチＱ２に結合されたインダクタＬ２を含む。
【0028】
制御回路１０６は、第１のスイッチＱ１にＰＷＭ信号ＤＲＶ１を出力し、スイッチＱ２にＰＷＭ信号ＤＲＶ２を出力するように構成されている。ＰＷＭ信号ＤＲＶ２のオン時間は、ＰＷＭ信号ＤＲＶ１のオン時間に固定オフセット時間周期を加えたものに等しい。
【0029】
以下でさらに説明するように、制御回路１０６は、ＰＷＭ信号ＤＲＶ１の少なくとも２つの立ち上がりエッジの間の周期を決定し、決定された周期に従ってオフトリガＰＷＭ信号を決定し、ＰＷＭ信号ＤＲＶ２が論理ハイ値を有する間にオフトリガＰＷＭ信号の立ち下がりエッジが発生したとき、ＰＷＭ信号ＤＲＶ２を論理ロー値に変更するように構成される。
【0030】
図２は、制御回路１０６の一部の一例の配線図を示す。図２に示すように、デジタルコントローラ２０８は、インダクタＬ１でのゼロ電流交差を検出するためにインダクタＬ１に結合されたゼロ電流検出入力ＺＣＤ１と、インダクタＬ２でのゼロ電流交差を検出するためにインダクタＬ２に結合されたゼロ電流検出入力ＺＣＤ２とを含む。図１は、信号ＺＣＤ１を生成するためにインダクタＬ１とデジタルコントローラ２０８との間に結合された抵抗器Ｒ４と、信号ＺＣＤ２を生成するためにインダクタＬ２とデジタルコントローラ２０８との間に結合された抵抗器Ｒ３とを示す。
【0031】
デジタルコントローラ２０８は、ＡＣライン入力ＡＣ＿ＬおよびＡＣニュートラル入力ＡＣ＿Ｎを含む。図１および図２に示すように、抵抗Ｒ１２、Ｒ１０、Ｒ９およびＲ１１を含む分圧器は、デジタルコントローラ２０８のＡＣライン入力ＡＣ＿ＬとＡＣ電圧入力Ｖ１のライン端子１０２との間に結合される。抵抗器Ｒ１６、Ｒ１５、Ｒ１３およびＲ１４を含む分圧器は、デジタルコントローラ２０８のＡＣニュートラル入力ＡＣ＿ＮとＡＣ電圧入力Ｖ１のニュートラル端子１０４との間に結合される。デジタルコントローラ２０８のＡＣニュートラル入力ＡＣＮと回路グランドとの間にダイオードＤ６が結合され、デジタルコントローラ２０８のＡＣライン入力ＡＣ＿Ｌと回路グランドとの間にダイオードＤ７が結合されている。
【0032】
デジタルコントローラの電流感知入力ＣＳは増幅器Ｘ１から信号を受け取るように結合され、増幅器Ｘ１は感知された差動電流Ｃｓｅｎｓｅ＋およびＣｓｅｎｓｅ－を増幅して、図１に示す電流感知抵抗器Ｒｓｅｎｓｅを通る電流を決定する。
【0033】
コントローラ２０８は、電源１００の電圧出力を受け取るためのフィードバック入力ＦＢを含む。図２に示すように、抵抗器Ｒ５、Ｒ６、Ｒ７およびＲ８を含む分圧器は、出力端子バルク＋とフィードバック入力ＦＢとの間に結合される。図１および図２に示す一例の抵抗器の値は、例示のみを目的としており、他の実施形態は、他の適切な抵抗器の値を使用してもよく、より多くのまたはより少ない抵抗器を有する場合もあり、他の回路配置などに結合された抵抗器を有する場合もある。
【0034】
デジタルコントローラ２０８はまた、ＰＷＭ信号ＤＲＶ１をスイッチＱ１に供給するための制御信号出力ＤＲＶＡと、ＰＷＭ信号ＤＲＶ２をスイッチＱ２に供給するための制御信号出力ＤＲＶＢと、回路グランドに結合されたグランド入力とを含む。図２は、デジタルコントローラ２０８と電源１００の他の要素との間の１つの特定の接続インターフェースを示しているが、他の実施形態は、本明細書に記載の一例の制御方法を実践しながら異なる接続構成を使用する場合もある。
【0035】
図３は、制御回路１０６の一例の構成要素を示すブロック図を示す。図３に示すように、制御回路１０６は、パルス幅変調（ＰＷＭ）信号ＰＷＭＡを生成するためのＰＷＭ生成器回路３１０と、ＰＷＭ信号ＰＷＭＢを生成するＰＷＭ生成器回路３１２とを含む。信号ＰＷＭＡは、スイッチＱ１に供給される信号ＤＲＶ１を規定してよく、信号ＰＷＭＢは、スイッチＱ２に供給される信号を規定してよい。
【0036】
制御回路１０６は、信号ＰＷＭＢのオン時間に固定オフセット時間周期を追加するためにＰＷＭ生成器回路３１０の入力に結合された固定オフセット回路３１４を含む。例えば、制御回路１０６は、ＤＣ電圧出力（バルク電圧）を電圧基準（バルク電圧基準）と比較するように結合された電圧誤差増幅器３１６を含む。固定オフセット回路３１４は、（乗算器回路３１８を介して）電圧誤差増幅器３１６の出力およびＡＣ電圧入力の等価二乗平均平方根（ＲＭＳ）電圧からの合成信号を受け取るように結合される。固定オフセット時間周期は、位相調整の速度によっては、１回のトリミングで済む一定値であってもよい。いくつかの実施形態では、固定オフセット回路３１４は、ソフトウェアを介して追加のオン時間を追加する機能を複製するハードウェア遅延を含む場合もある。
【0037】
図３に示すように、周波数捕捉回路３２０が、信号ＰＷＭＡの少なくとも２つの立ち上がりエッジの間の周期を決定するために結合される。周波数捕捉回路３２０は、信号ＰＷＭＡの瞬時電圧を測定するためのデジタルタイマまたはアナログ電圧ランプを含んでよい。いくつかの実施形態では、周波数捕捉回路３２０は、信号ＰＷＭＡの複数のサイクルの平均値を測定することによって、電圧入力、電圧出力、および信号ＰＷＭＡの最新のデューティサイクルなどに従って信号ＰＷＭＡの次のサイクルを予測することによって、信号ＰＷＭＡの少なくとも２つの立ち上がりエッジの間の周期を決定することができる。
【0038】
制御回路１０６はまた、周波数捕捉回路３２０とＰＷＭ生成器回路３１２との間に結合されたオフトリガ生成器回路３２２を含む。オフトリガ生成器回路３２２は、信号ＰＷＭＡの少なくとも２つの立ち上がりエッジの間の決定された周期の半分、信号ＰＷＭＡの複数のサイクルの測定された平均値の半分、信号ＰＷＭＡの予測される次のサイクルの半分などを使用することによって、信号ＰＷＭＡから１８０度の位相シフトを有するオフトリガＰＷＭ信号を生成するように構成されてよい。いくつかの実施形態では、オフトリガＰＷＭ信号のオン時間は、信号ＰＷＭＡのオン時間に等しい場合もある。
【0039】
図３に示すように、制御回路１０６は、インダクタＬ１におけるゼロ電流交差を検出するために、ＰＷＭ生成器回路３１０に結合されたゼロ電流検出器（ＺＣＤ）回路３２４を含む。インダクタＬ２におけるゼロ電流交差を検出するために、ＺＣＤ回路３２６が、ＰＷＭ生成器回路３１２に結合される。図３は、本明細書に記載の一例の制御方法を実行するための制御回路１０６の強調表示された部分（例えば、固定オフセット回路３１４、周波数捕捉回路３２０、およびオフトリガ生成器回路３２２）の外側の構成要素の特定の配置を示しているが、他の実施形態では、制御回路１０６の強調表示された部分が本明細書に記載の一例の制御方法を実行する限りは、構成要素は異なって配置されてもよい。
【0040】
本明細書に記載の一例の制御方法（例えば、制御回路１０６などによって実行されるような）は、インダクタＬ１およびＬ２（例えば、各ＰＦＣチョーク）ごとにゼロ電流検出を使用して、インダクタがそれ自体でリセットすることを可能にしてもよい。各インダクタＬ１およびＬ２は、インダクタンス、ゲート駆動遅延、瞬時入力電圧、および瞬時出力電圧に応じて異なる時間にリセットされる。リセットのタイミングが異なるため、各位相にスイッチング周波数は異なる場合がある。
【0041】
１つの位相のみを検出し、位相の数に応じて第２の位相を強制的に特定の位相角で異位相（out-of-phase）にするいくつかの従来技術の制御方法（例えば、２相動作の場合、第２の位相は強制的に１８０度位相がずらされる）は、特にインダクタンスが大きい（例えば、電源が主に低周波数で動作する）場合、第２の位相が谷スイッチング（valley switching）またはフルリセットを達成することを許可しない場合がある。各インダクタに対してＺＣＤ検出を使用するいくつかの従来技術の制御方法は、両方の位相の周波数を測定して、一方の位相または両方の位相のオン時間を調整することによってそれらを等しく保ち、そして制御方法は、他方の位相の位相シフトを設定する。対照的に、本明細書に記載の一例の制御方法は、主位相のスイッチング周期のみを測定し、（例えば、オン時間および主位相の周期に応じて）第２の位相の固定ターンオフ点を提供することができる。
【0042】
また、本明細書に記載の一例の制御方法は、他の位相のための固定された追加のオン時間を追加して、より低い周波数で動作することによって現在のリセット点が右にシフトすることを可能にしてもよい。第２の位相は、第２の位相を定位置に固定するためにターンオフトリガ点に達するまで、それ自体で正しい位相角までゆっくりとシフトすることが許容される。第２の位相を定位置に固定するために、（例えば、オフトリガ生成器回路３２２などからの）ターンオフトリガによってオン時間が中断され、両方の周波数が同じに（例えば、各スイッチＱ１およびＱ２のスイッチング周波数が等しく）なるまでスイッチング周期が短縮される。上記を考慮して、位相制御は、誤差計算などを実施するなどの複雑な計算を必要としなくてよい。電源１００の各位相は、それ自体でその位相を調整し得る。
【0043】
いくつかの従来技術の制御方法は、ＰＷＭ信号の立ち上がりエッジまたは立ち下がりエッジを使用し、複数のサイクルにわたって平均し、この平均を固定基準と比較して位相角シフトを制御する。これは、特に、個々の位相ごとに位相制御を提供するために複雑な計算が実行される多相動作に対して、コントローラのより高い処理要件を生み出す。対照的に、本明細書に記載の一例の制御方法は、多相動作のための複雑な計算を必要としなくてよい。上述したように、（例えば、主位相の周期に基づいて）固定のターンオフトリガが生成され、各個別の位相に適用される。したがって、電源の各位相は、それ自体でそのタイミングを調整することができ、これにより、コントローラのハードウェア要件が低減される。
【0044】
再び図１を参照すると、電源１００は、任意選択的に、一対の入力端子１０２、１０４と第１および第２の位相回路との間に結合された力率改善（ＰＦＣ）回路（）を含む。ＰＦＣは、電磁干渉（ＥＭＩ）フィルタ回路１０５を含む。ＥＭＩフィルタ回路１０５は、２つのインダクタＬ３，Ｌ４と、２つのコンデンサＣ３，Ｃ４と、より多いまたはより少ないインダクタと、より多いまたはより少ないコンデンサなどを含んでもよい。ＰＦＣ回路はまた、４つのダイオードを含むブリッジ回路Ｄ１を含んでもよい。
【0045】
図１は、ＡＣ電圧入力と、ＡＣ－ＤＣ電力変換のためのＥＭＩフィルタ回路１０５およびブリッジ回路Ｄ１を有するＰＦＣ回路とを含むものとして電源１００を示しているが、他の実施形態は他の適切なＰＦＣ回路を含んでもよく、他の実施形態はＤＣ電圧入力を受け取るＤＣ－ＤＣコンバータなどであってもよい。例えば、電源１００は、バックコンバータトポロジ、ブーストコンバータトポロジ、またはフォワードコンバータトポロジなどの任意の適切なＡＣ－ＤＣまたはＤＣ－ＤＣコンバータトポロジを使用してもよい。電源１００は、可変周波数動作、インターリーブ動作などを使用してもよい。
【0046】
いくつかの実施形態では、電源１００は、３つ以上（例えば、３つの位相、４つの位相など）のインターリーブされた位相回路を含んでもよい。各位相回路は、それ自体のインダクタおよびスイッチを含んでよく、制御回路１０６は、第１の位相回路のスイッチ以外の各スイッチに別個のオフトリガＰＷＭ信号を用いて各スイッチにＰＷＭ信号を生成してよい。
【0047】
図１に示すように、電源１００は、一対の出力端子バルク＋とバルク－との間に結合された出力コンデンサＣ２と、インダクタＬ１と出力端子バルク＋との間に結合されたダイオードＤ３と、インダクタＬ２と出力端子バルク＋との間に結合されたダイオードＤ２と、インダクタＬ１およびＬ２に結合されたコンデンサＣ１とを含んでよい。他の実施形態では、電源１００は、より多くのまたはより少ないコンデンサおよびダイオード、他の配置で結合されたコンデンサおよびダイオードなどを含む場合がある。端子１０２，１０４、バルク＋およびバルク－は、電圧源から電圧入力を受け取るため、または負荷に電圧出力を供給するための任意の適切な電気端子、ワイヤ、回路トレースなどを含んでよい。
【0048】
制御回路１０６は、スイッチＱ１およびＱ２のスイッチング動作を制御して、準共振動作モード、臨界不連続動作モードなどの任意の適切な動作モードで電源１００を動作させるように構成されてよい。
【0049】
制御回路１０６およびデジタルコントローラ２０８は、任意の適切なマイクロプロセッサ、マイクロコントローラ、集積回路、デジタル信号プロセッサなどを含んでもよく、これらはメモリを含んでもよい。制御回路１０６およびデジタルコントローラ２０８は、任意の適切なハードウェアおよび／またはソフトウェア実装を使用して、本明細書に記載の一例のプロセスのいずれかを実行するように（例えば、実行するように動作可能に）構成されてよい。例えば、制御回路１０６およびデジタルコントローラ２０８は、メモリに記憶されたコンピュータ実行可能命令を実行してもよく、上述のように、１つまたは複数の論理ゲート、制御回路などを含んでもよい。
【0050】
図４は、電源１００の複数のスイッチングサイクル中の制御信号ＰＷＭＡおよびＰＷＭＢ、ならびにインダクタ電流Ａおよびインダクタ電流Ｂを示す一例の波形４００を示す。例えば、制御信号ＰＷＭＡは図１のスイッチＱ１に供給され、制御信号ＰＷＭＢは図１のスイッチＱ２に供給されてよい。インダクタ電流Ａは、インダクタＬ１を通る電流を表してよく、インダクタ電流Ｂは、インダクタＬ２を通る電流を表してよい。
【0051】
図４に示すように、制御信号ＰＷＭＡはオン時間Ｔｏｎを有し、制御信号ＰＷＭＢは、Ｔｏｎに追加のオン時間の固定オフセットを加えたものに等しいオン時間を有する。時間ＴＯにおいて、制御信号ＰＷＭＡおよびＰＷＭＢの両方とも論理ハイ値になり、インダクタ電流ＡおよびＢが上昇する。制御信号ＰＷＭＢは、固定オフセットに起因して制御信号ＰＷＭＡよりもオン時間が長いため、インダクタ電流Ｂは、制御信号ＰＷＭＢが論理ロー値に遷移する前にインダクタ電流Ａよりも高い値まで上昇する。図４は、制御信号ＰＷＭＢに追加のオン時間を追加することを示しているが、他の実施形態では、制御方法は、制御信号ＰＷＭＡのオン時間を短縮することによって実施されてもよい。
【0052】
時間Ｔ１において、インダクタ電流Ａは０値となり、制御信号ＰＷＭＡは（例えば、図３のＰＷＭ生成器３１０をトリガするＺＣＤ１信号などに起因して）再び論理ハイ値となる。時間Ｔ１ではインダクタ電流Ｂはまだ０ではないため、制御信号ＰＷＭＢは、（例えば、インダクタ電流Ｂが時間Ｔ２で０に達するときにＰＷＭ生成器３１２をトリガするＺＣＤ２信号に基づくなど）時間Ｔ２まで論理ハイにならない。
【0053】
このプロセスは、時間Ｔ３において再び継続し、ここでは、インダクタ電流Ａのゼロ電流状態に起因して制御信号ＰＷＭＡが論理ハイ値になり、その一方で、制御信号ＰＷＭＢは、インダクタ電流Ｂがゼロ電流状態に達する時間Ｔ４まで論理ハイ値にならない。図４に示すように、制御信号ＰＷＭＢのオン時間に追加されるオフセット値に起因して、時間Ｔ３とＴ４との間の遅延は、時間Ｔ２とＴ１との間の遅延よりも大きい。
【0054】
時間Ｔ５、Ｔ ６において、制御信号ＰＷＭＡ、ＰＷＭＢの立ち上がりエッジの間の遅延がさらに増大される。ここでもまた、制御信号ＰＷＭＢに追加されるオフセット値によって継続的に、インダクタ電流Ｂをインダクタ電流Ａよりも大きくなるように上昇させ、したがって、インダクタ電流Ａに対してインダクタ電流Ｂが到達する時間を各サイクルによりいっそう引き延ばす。
【0055】
図５は、インダクタ電流Ａと共に、制御信号ＰＷＭＡに基づいてオフトリガＰＷＭ信号を決定する方法を示す一例の波形５００を示す。図５に示すように、制御信号ＰＷＭＡの立ち上がりエッジの間の周期が最初に決定される。例えば、ＰＥＲＩＯＤ３は、時間ＴＯにおけるパルスＴｏｎ３の立ち上がりと時間Ｔ２におけるパルスＴｏｎ２との間の時間周期を特定し、ＰＥＲＩＯＤ２は、時間Ｔ２におけるパルスＴｏｎ２の立ち上がりと時間Ｔ４におけるパルスＴｏｎ１との間の周期を特定し、ＰＥＲＩＯＤ１は、時間Ｔ４におけるパルスＴｏｎ１の立ち上がりと時間Ｔ６におけるパルスＴｏｎＯとの間の周期を特定する。
【0056】
図５に示すように、オフトリガＰＷＭ信号の各パルスは、制御信号ＰＷＭＡのパルスの１８０度反対の位相で開始する。例えば、オフトリガＰＷＭ信号の各パルスは、制御信号ＰＷＭＡのパルス間の決定された周期の途中で開始してもよい。
【0057】
図５は、時間Ｔ１で開始するオフトリガＰＷＭ信号のパルスＴｏｎ３の立ち上がりエッジを示しており、この時間は、制御信号ＰＷＭＡのパルス間の決定された時間周期ＰＥＲＩＯＤ３の中間点である。同様に、オフトリガＰＷＭ信号のパルスＴｏｎ２の立ち上がりエッジは、時間Ｔ２に前の時間周期ＰＥＲＩＯＤ３を２で割った遅延を加えたものであるＴ３で発生する。オフトリガＰＷＭ信号のパルスＴｏｎ１の立ち上がりエッジは、時間Ｔ４に前の時間周期ＰＥＲＩＯＤ２を２で割った遅延を加えたＴ５で発生する。オフトリガＰＷＭ信号のパルスＴｏｎＯの立ち上がりエッジは、Ｔ７で発生し、これは、時間Ｔ６に前の時間周期ＰＥＲＩＯＤ１を２で割った遅延を加えたものである。
【0058】
オフトリガＰＷＭ信号の各パルスのオン時間は、制御信号ＰＷＭＡの各パルスのオン時間と等しくてもよい。図５はまた、オフトリガＰＷＭ信号のパルスの立ち下がりエッジも示しており、これは、以下でさらに説明するように、制御信号ＰＷＭＢを早期にオフにするために使用されてよい。
【0059】
図６は、オフトリガＰＷＭ信号と制御信号ＰＷＭＡおよびＰＷＭＢとの相互作用、ならびにインダクタ電流ＡおよびＢを示す一例の波形６００を示す。図６に示すように、時間ＴＯにおいて両方の制御信号ＰＷＭＡおよびＰＷＭＢのパルスが同時に開始する。
【0060】
時間Ｔ１において、オフトリガＰＷＭ信号の立ち下がりエッジが発生する。時間Ｔ１において、制御信号ＰＷＭＢは論理ロー値であるので、制御信号ＰＷＭＢは影響を受けない。時間Ｔ２において、制御信号ＰＷＭＡはインダクタ電流Ａの電流ゼロ条件に応答して論理ハイ値になるが、制御信号ＰＷＭＢは（例えば、インダクタ電流Ｂは、制御信号ＰＷＭＢのオン時間に追加されたオフセットに起因して、時間Ｔ３までゼロ電流状態に達しないためなどが理由で）時間Ｔ３まで論理ハイ値にならない。
【0061】
時間Ｔ４において、オフトリガＰＷＭ信号の立下りエッジが再び発生する。時間Ｔ４において、制御信号ＰＷＭＢは論理ロー値であるので、制御信号ＰＷＭＢは影響を受けない。時間Ｔ５において、制御信号ＰＷＭＡは、インダクタ電流Ａの電流ゼロ条件に応答して論理ハイ値になるが、制御信号ＰＷＭＢは、（例えば、インダクタ電流Ｂは、制御信号ＰＷＭＢのオン時間に追加されたオフセットに起因して、時間Ｔ６までゼロ電流状態に達しないためなどが理由で）時間Ｔ６まで論理ハイ値にならない。
【0062】
時間Ｔ７において、オフトリガＰＷＭ信号の立ち下がりエッジが発生し、その一方で制御信号ＰＷＭＢは論理ハイレベルにある。これにより、制御信号ＰＷＭＢは、ＴｏｎＢのその通常の周期（例えば、ＴｏｎＡ＋オフセット）が終了するまで論理ハイの値のままである代わりに、オフトリガＰＷＭ信号の立ち下がりエッジと同時のＴ７において、早期に論理ローレベルに遷移する。
【0063】
時間Ｔ７における制御信号ＰＷＭＢの短縮されたオン時間はインダクタ電流Ｂの上昇を抑制し、これは、インダクタ電流ＡおよびＢが互いに等しく、かつ逆位相である定常状態条件につながる。例えば、時間Ｔ８において、制御信号ＰＷＭＡが論理ハイ値になり、時間Ｔ９において、オフトリガＰＷＭ信号および制御信号ＰＷＭＢの両方が論理ハイ値になる。時間Ｔ１０におけるオフトリガＰＷＭ信号の立ち下がりエッジは、インダクタ電流ＡおよびＢの定常状態動作を維持するために、制御信号ＰＷＭＢを再び切り詰める。
【0064】
上記を考慮して、オフセット値およびオフトリガＰＷＭ信号は、互いの平衡位相および逆位相としてインダクタ電流ＡおよびＢの定常状態動作に到達し、維持するために、オフトリガＰＷＭ信号に従って後続のサイクルにわたって制御信号ＰＷＭＢを連続的に調整しながら、同時に開始する制御信号ＰＷＭＡおよびＰＷＭＢで電源１００が動き始めることを可能にする。同様に、タイミングまたはインダクタ電流ＡおよびＢが電源１００の動作中に妨害される場合、制御信号ＰＷＭＢは、互いに対して平衡かつ逆位相としてインダクタ電流ＡおよびＢの定常状態動作に再び到達して維持するために、オフトリガＰＷＭ信号に従って後続のサイクルにわたって再び調整されてもよい。
【0065】
いくつかの実施形態では、インダクタＬ１のインダクタンスは、インダクタＬ２のインダクタンスよりも低くてもよい（または高くてもよい）。ＤＣ入力では、スイッチＱ１およびＱ２のスイッチング周波数は同じであってもよい。しかしながら、インダクタＬ１がより低いインダクタンスを有する高速ＰＦＣ平均モード制御を使用する場合、第２の位相がより低い周波数で動作する場合にはスイッチング周波数が異なる場合がある。これにより、図６に示すのと同様の機能が得られ、オフトリガ信号を追加することにより、異なる位相の位相制御が提供される。
【0066】
別の選択肢として、インダクタＬ１がインダクタＬ２よりも低いインダクタンスを有するピーク電流モード制御を使用する場合、第２の位相がより低い周波数で動作する場合にはスイッチング周波数が同様に異なる場合がある。ピーク電流制御は、感知されたインダクタ電流をＰＦＣ動作のための補償器の出力と比較してよい。これにより、図６に示すのと同様の機能が得られ、オフトリガ信号を追加することにより、異なる位相の位相制御が提供される。
【0067】
図７は、４つの異なる負荷条件の間の電源１００の異なる構成要素の電流および電圧を示す一例の波形７００を示す。具体的には、図７は、ＡＣ電圧入力ＶｉｎＡＣ、入力電流ｌａｃ、インダクタＬ１を通る電流Ｉｃｈｏｋｅ１、インダクタＬ２を通る電流Ｉｃｈｏｋｅ２、電圧出力Ｖｂｕｌｋ、および出力電流ｌｏｕｔを示す。
【0068】
第１の負荷条件は、約２アンペアの出力電流で０ミリ秒から２００ミリ秒まで示されている。第２の負荷条件は、約４アンペアの出力電流で２００ミリ秒から４００ミリ秒まで示され、３の負荷条件は、約５．５アンペアの出力電流で４００ミリ秒から６００ミリ秒まで示され、第４の負荷条件は、約７．５アンペアの出力電流で６００ミリ秒から８００ミリ秒まで示されている。
【0069】
図８は、ＡＣ電圧入力の半分の周期の１００％負荷状態に基づく電源１００の異なる構成要素の電流および電圧を示す一例の波形８００を示す。図８に示すように、リップルキャンセルは、インダクタＬ１の電流がインダクタＬ２を通る電流に対して１８０度位相がずれている場合に最も効果的である。図７および図８はまた、異なる段階的負荷条件に対して本明細書に記載される位相制御技術を使用することの有効性を示している。図９は、３相電源についてのＰＷＭ制御信号およびインダクタ電流を示す一例の波形９００を示す。例えば、制御信号ＰＷＭＡは電源の第１の位相回路のスイッチに供給され、電流Ａは第１の位相回路のインダクタを通る電流に対応する。
【0070】
制御信号ＰＷＭＢは、電源の第２の位相回路のスイッチに供給され、電流Ｂは、第２の位相回路のインダクタを通る電流に対応する。制御信号ＰＷＭＣが電源の第３の位相回路のスイッチに供給され、電流Ｃは第３の位相回路のインダクタを通る電流に対応する。
【0071】
図９に示すように、制御信号ダミーＰＷＭは、制御信号ＰＷＭＡの前の周期の周波数の２倍に等しい周波数を有する。制御信号ダミーＰＷＭは、１０％のデューティサイクルを有する。制御信号ＰＷＭＢ、ＰＷＭＣの各々は、制御信号ＰＷＭＡのオン時間に固定オフセットを加えたものに等しいオン時間を有する。
【0072】
各位相ＰＷＭＢおよびＰＷＭＣのオフトリガは、異なるシフトを有する。例えば、図９に示す擬似コードは、信号ＰＷＭＢのオフトリガを制御信号ＰＷＭＡのパルスの開始に制御信号ＰＷＭＡの前の周期の３３％を追加することとして記述し、信号ＰＷＭＣのオフトリガを制御信号ＰＷＭＡのパルスの開始に制御信号ＰＷＭＡの前の周期の６６％を追加することとして記述している。
【0073】
図９に示すように、３つの位相のインダクタ電流Ａ、Ｂ、およびＣは、複数のサイクルの後に定常状態平衡に達する。制御信号ＰＷＭＢおよびＰＷＭＣは、時間ＴＯにおいて制御信号ＰＷＭＡに対して９０度の位相差で開始するが、他の実施形態では、制御信号はすべて同時に開始してもよく、異なる位相オフセットなどで開始してもよい。
【0074】
別の一例の実施形態では、多相電源を制御する方法が開示される。電源は、入力電源から交流（ＡＣ）または直流（ＤＣ）電圧入力を受け取るための一対の入力端子と、負荷に直流（ＤＣ）電圧出力を供給するための一対の出力端子と、一対の入力端子と一対の出力端子との間に結合され、第１のスイッチに結合された第１のインダクタを含む第１の位相回路と、一対の入力端子と一対の出力端子との間で第１の位相回路とインターリーブされ、第２のスイッチに結合された第２のインダクタを含む第２の位相回路とを含む。
【0075】
本方法は、第１のスイッチに第１のＰＷＭ信号を出力するステップと、第２のスイッチに第２のＰＷＭ信号を出力するステップとを含む。第２のＰＷＭ信号のオン時間は、第１のＰＷＭ信号のオン時間に固定オフセット時間周期を加えたものに等しい。方法はまた、第１のＰＷＭ信号の少なくとも２つの立ち上がりエッジの間の周期を決定するステップと、決定された周期に従ってオフトリガＰＷＭ信号を決定するステップと、第２のＰＷＭ信号が論理ハイ値を有する間にオフトリガＰＷＭ信号の立ち下がりエッジが発生したとき、第２のＰＷＭ信号を論理ロー値に変更するステップとを含む。
【0076】
第１のＰＷＭ信号の少なくとも２つの立ち上がりエッジの間の周期を決定するステップは、第１のＰＷＭ信号の瞬時電圧を測定するためのデジタルタイマまたはアナログ電圧ランプを使用して周期を測定するステップを含んでよい。オフトリガＰＷＭ信号を生成するステップは、第１のＰＷＭ信号の２つの立ち上がりエッジの間の決定された周期の半分を使用することによって、第１のＰＷＭ信号から１８０度の位相シフトを有するオフトリガＰＷＭ信号を生成するステップを含んでよい。
【0077】
いくつかの実施形態では、第１のＰＷＭ信号の少なくとも２つの立ち上がりエッジの間の周期を決定するステップは、第１のＰＷＭ信号の複数のサイクルの平均値を測定するステップ、または電圧入力、電圧出力、および第１のＰＷＭ信号の最新のデューティサイクルに従って第１のＰＷＭ信号の次のサイクルを予測するステップを含んでよい。オフトリガＰＷＭ信号を生成するステップは、第１のＰＷＭ信号の複数のサイクルの測定された平均値の半分または第１のＰＷＭ信号の予測された次のサイクルの半分を使用することによって、第１のＰＷＭ信号から１８０度の位相シフトを有するオフトリガＰＷＭ信号を生成するステップを含んでよい。オフトリガＰＷＭ信号のオン時間は、第１のＰＷＭ信号のオン時間と等しい。
【0078】
方法は、電源の始動中に第１のＰＷＭ信号および第２のＰＷＭ信号を同時に開始するステップと、第１のＰＷＭ信号のスイッチング周期が第２のＰＷＭ信号のスイッチング周期に等しくなるまで第２のＰＷＭ信号を継続して変更するステップとを含んでよい。方法は、第１のＰＷＭ信号および第２のＰＷＭ信号のスイッチング周期が乱されて等しくなくなったことに応答して、第１のＰＷＭ信号のスイッチング周期が再び第２のＰＷＭ信号のスイッチング周期に等しくなるまで、第２のＰＷＭ信号を継続して変更するステップを含んでよい。
【0079】
本明細書に記載の一例の実施形態は、以下の利点、すなわち、制御回路設計および位相制御方法の簡素化、３相以上で実装された場合（例えば４相コンバータなど）の低下した処理要件、より低価格のコントローラの使用、位相制御を補償する必要性がないことによる実現のしやすさ（特に３相以上の用途の場合）のうちの１つまたは複数を提供し得る（あるいはそのうちの１つも提供しない場合がある）。例えば、４相コンバータでは、各位相は、コンバータ全体の安定性に影響を及ぼす可能性のある独立した補償を必要とする場合がある。
【0080】
実施形態の前述の説明は、例示および説明の目的で提供されている。それは、網羅的であること、または本開示を限定することを意図するものではない。特定の実施形態の個々の要素または特徴は、一般に、その特定の実施形態に限定されるのではなく、適用可能な場合には交換可能であり、具体的に図示または説明されていなくても、選択された実施形態で使用することができる。これはまた、多くの方法で変更されてもよい。そのような変形は、本開示からの逸脱と見なされるべきではなく、すべてのそのような修正は、本開示の範囲内に含まれることが意図されている。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
