特許 7249412 モジュラー式で動的なパルス生成およびルーティングを行う量子コントローラ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-03-22

(45)【発行日】2023-03-30

(54)【発明の名称】モジュラー式で動的なパルス生成およびルーティングを行う量子コントローラ

(51)【国際特許分類】

   G06N 10/00 20220101AFI20230323BHJP

   G06F 7/38 20060101ALI20230323BHJP

【ＦＩ】

G06N10/00

G06F7/38 510

【請求項の数】 22

(21)【出願番号】P 2021529723

(86)(22)【出願日】2019-10-25

(65)【公表番号】

(43)【公表日】2022-02-24

(86)【国際出願番号】 IB2019001410

(87)【国際公開番号】W WO2020109869

(87)【国際公開日】2020-06-04

【審査請求日】2021-10-18

(31)【優先権主張番号】16/199,981

(32)【優先日】2018-11-26

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】16/451,683

(32)【優先日】2019-06-25

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】521225948

【氏名又は名称】クワンタム・マシーンズ

(74)【代理人】

【識別番号】100118902

【弁理士】

【氏名又は名称】山本 修

(74)【代理人】

【識別番号】100106208

【弁理士】

【氏名又は名称】宮前 徹

(74)【代理人】

【識別番号】100196508

【弁理士】

【氏名又は名称】松尾 淳一

(74)【代理人】

【識別番号】100173565

【弁理士】

【氏名又は名称】末松 亮太

(74)【代理人】

【識別番号】100195408

【弁理士】

【氏名又は名称】武藤 陽子

(72)【発明者】

【氏名】コーエン，ヨナタン

(72)【発明者】

【氏名】オフェク，ニシム

(72)【発明者】

【氏名】シヴァン，イタマール

【審査官】関口 明紀

(56)【参考文献】

【文献】特開２０１２－１８８８７５（ＪＰ，Ａ）

【文献】国際公開第２０１８／０５５６０７（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｎ １０／００

Ｇ０６Ｆ ７／３８

(57)【特許請求の範囲】

【請求項1】

未加工パルス生成回路、パルス修正回路、および出力管理回路を備える量子コントローラであって、
前記未加工パルス生成回路が、単一の量子アルゴリズムの実行時間中の異なる時刻に、量子プロセッサの複数の要素のうちの異なる要素に対する未加工パルスを生成するように動作可能であり、
前記出力管理回路が、前記量子プロセッサの前記複数の要素におけるいずれの１つ以上の要素に対して、１つ以上の出力パルスが送信されることになるかに基づいて、複数の信号経路の選択された１つ以上に、前記１つ以上の出力パルスをルーティングするように動作可能であり、
前記パルス修正回路が、
前記未加工パルスの処理に使用するために、１つ以上のパルス修正設定を選択し、前記選択は、
前記複数の信号経路におけるいずれが、前記選択された１つ以上の信号経路であるか、および／または、
前記量子プロセッサの前記複数の要素におけるいずれの１つ以上の要素に、前記１つ以上の出力パルスが送信されることになるか、に基づいて行われ、
前記１つ以上の出力パルスを生成するために、前記選択された１つ以上のパルス修正設定を使用して、前記未加工パルスを処理するように動作可能である、
量子コントローラ
を備える、システム。

【請求項2】

前記１つ以上の出力パルスが、前記１つ以上のパルス修正設定の第１のパルス修正設定を使用して生成された第１の出力パルスを含み、
前記１つ以上のパルス修正設定の前記第１のパルス修正設定が、前記第１の出力パルスが伝送されることになる前記１つ以上の信号経路の第１の信号経路に基づいて選択され、
前記１つ以上の出力パルスが、前記１つ以上のパルス修正設定の第２のパルス修正設定を使用して生成された第２の出力パルスを含み、
前記１つ以上のパルス修正設定の前記第２のパルス修正設定が、前記第２の出力パルスが伝送されることになる前記１つ以上の信号経路の第２の信号経路に基づいて選択される、
請求項１に記載のシステム。

【請求項3】

前記１つ以上の出力パルスが、前記１つ以上のパルス修正設定の第１のパルス修正設定を介して生成された第１の出力パルスを含み、
前記１つ以上のパルス修正設定における前記第１のパルス修正設定が、前記第１の出力パルスが伝送されることになる前記量子プロセッサの前記複数の要素の第１の要素の特性に基づいて選択され、
前記１つ以上の出力パルスが、前記１つ以上のパルス修正設定の第２のパルス修正設定を介して生成された第２の出力パルスを含み、
前記１つ以上のパルス修正設定における前記第２のパルス修正設定が、前記第２の出力パルスが伝送されることになる前記量子プロセッサの前記複数の要素の第２の要素の特性に基づいて選択される、
請求項１に記載のシステム。

【請求項4】

前記１つ以上のパルス修正設定を使用して前記未加工パルスを処理することが、前記未加工パルスと異なる搬送波周波数の出力パルスを生じる、請求項１に記載のシステム。

【請求項5】

前記１つ以上のパルス修正設定を使用して前記未加工パルスを処理することが、前記未加工パルスの基準系に対して回転された前記１つ以上の出力パルスの基準系を生じる、請求項１に記載のシステム。

【請求項6】

前記１つ以上のパルス修正設定を使用して前記未加工パルスを処理することが、前記選択された１つ以上の信号経路によってもたらされたエラーを補償するために、前記未加工パルスの位相、周波数、振幅、および／または形状を調節する、請求項１に記載のシステム。

【請求項7】

前記未加工パルスの処理に使用するための１つ以上のパルス修正設定の前記選択が、前記未加工パルス生成回路から前記パルス修正回路への信号に基づく、請求項１に記載のシステム。

【請求項8】

前記１つ以上の出力パルスのルーティングが、前記未加工パルス生成回路から前記出力管理回路への信号に基づく、請求項１に記載のシステム。

【請求項9】

入力管理回路を備え、前記入力管理回路が、
複数の量子エレメントからの量子エレメント読出し信号を受信し、
前記未加工パルス生成回路の複数の入力の１つ以上に前記量子エレメント読出し信号のそれぞれをルーティングし、前記１つ以上の入力が、前記量子コントローラによる量子計算アルゴリズムの命令の実行中に動的に決定される、ように動作可能な、請求項１に記載のシステム。

【請求項10】

前記パルス修正回路が、
複数のパルス修正設定を格納するように動作可能であり、
前記複数のパルス修正設定におけるいずれが前記未加工パルスに適用されるかが、前記量子コントローラによる量子計算アルゴリズムの命令の実行中に選択可能となるように、動的に構成可能である、
請求項１に記載のシステム。

【請求項11】

前記複数のパルス修正設定の各パルス修正設定が、前記複数の信号経路のそれぞれの信号経路とともに使用するために構成される、請求項１０に記載のシステム。

【請求項12】

量子コントローラの未加工パルス生成回路によって、単一の量子アルゴリズムの実行時間中の異なる時刻に、量子プロセッサの複数の要素のうちの異なる要素に対する未加工パルスを生成するステップと、
前記量子プロセッサの前記複数の要素におけるいずれの１つ以上の要素に、１つ以上の出力パルスが送信されることになるかに基づいて、量子コントローラの出力管理回路によって、複数の信号経路から選択された１つ以上に、前記１つ以上の出力パルスをルーティングするステップと、
未加工アウトバウンドパルスの処理に使用するために、前記量子コントローラのパルス修正回路によって、１つ以上のパルス修正設定を選択するステップであって、前記複数の信号経路におけるいずれが、前記選択された１つ以上の信号経路であるかに基づく、ステップと、
１つ以上の出力アウトバウンドパルスを生成するために、前記パルス修正回路によって、前記選択された１つ以上のパルス修正設定を使用して前記未加工アウトバウンドパルスを処理するステップと、
を含む、方法。

【請求項13】

前記１つ以上の出力パルスが、前記１つ以上のパルス修正設定の第１のパルス修正設定を介して生成された第１の出力パルスを含み、
前記１つ以上の出力パルスが、前記１つ以上のパルス修正設定の第２のパルス修正設定を介して生成された第２の出力パルスを含み、
前記方法が、
前記第１の出力パルスが伝送されることになる前記１つ以上の信号経路の第１の信号経路に基づいて、前記パルス修正回路によって、前記１つ以上のパルス修正設定の前記第１のパルス修正設定を選択するステップと、
前記第２の出力パルスが伝送されることになる前記１つ以上の信号経路の第２の信号経路に基づいて、前記パルス修正回路によって、前記１つ以上のパルス修正設定の前記第２のパルス修正設定を選択するステップと
を含む、
請求項１２に記載の方法。

【請求項14】

前記１つ以上の出力パルスが、前記１つ以上のパルス修正設定の第１のパルス修正設定を介して生成された第１の出力パルスを含み、
前記１つ以上の出力パルスが、前記１つ以上のパルス修正設定の第２のパルス修正設定を介して生成された第２の出力パルスを含み、
前記方法が、
前記第１の出力パルスが伝送されることになる前記量子プロセッサの前記複数の要素の第１の要素の特性に基づいて、前記パルス修正回路によって、前記１つ以上のパルス修正設定における前記第１のパルス修正設定を選択するステップと、
前記第２の出力パルスが伝送されることになる前記量子プロセッサの前記複数の要素の第２の要素の特性に基づいて、前記パルス修正回路によって、前記１つ以上のパルス修正設定における前記第２のパルス修正設定を選択するステップと
を含む、
請求項１２に記載の方法。

【請求項15】

前記未加工パルスと異なる搬送波周波数の出力パルスを生成するために、前記パルス修正回路によって、前記１つ以上のパルス修正設定を使用して前記未加工パルスを処理するステップを含む、請求項１２に記載の方法。

【請求項16】

前記未加工パルスの基準系に対して回転された基準系を有する出力パルスを生成するために、前記パルス修正回路によって、前記１つ以上のパルス修正設定を使用して前記未加工パルスを処理するステップを含む、請求項１２に記載の方法。

【請求項17】

前記未加工パルスの位相、周波数、および／または振幅を調節して、前記選択された１つ以上の信号経路によってもたらされたエラーを補償するために、前記パルス修正回路によって、前記１つ以上のパルス修正設定を使用して前記未加工パルスを処理するステップを含む、請求項１２に記載の方法。

【請求項18】

前記未加工パルスの処理に使用するために、前記１つ以上のパルス修正設定を選択する前記ステップが、前記未加工パルス生成回路から前記パルス修正回路への信号に基づく、請求項１２に記載の方法。

【請求項19】

前記１つ以上の出力パルスをルーティングする前記ステップが、前記未加工パルス生成回路から前記出力管理回路への信号に基づく、請求項１２に記載の方法。

【請求項20】

前記量子コントローラの入力管理回路によって、複数の量子エレメントからの量子エレメント読出し信号を受信するステップと、
前記入力管理回路によって、前記未加工パルス生成回路の複数の入力の１つ以上に、前記量子エレメント読出し信号のそれぞれをルーティングするステップであって、前記１つ以上の入力が、前記量子コントローラによる量子計算アルゴリズムの命令の実行中に動的に決定される、ステップと
を含む、請求項１２に記載の方法。

【請求項21】

前記パルス修正回路によって、複数のパルス修正設定を格納するステップと、
前記複数のパルス修正設定におけるいずれが、前記未加工パルスに適用されるかを、前記量子コントローラによる量子計算アルゴリズムの命令の実行中に前記パルス修正回路によって選択されるステップと
を含む、請求項１２に記載の方法。

【請求項22】

前記複数のパルス修正設定の各パルス修正設定が、前記複数の信号経路のそれぞれの信号経路とともに使用されるように構成される、請求項２０に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

[0001]本出願の態様は、量子コンピュータ制御システムに関する。より詳細には、動的なパルスルーティングを行う量子コントローラについての方法およびシステムに関する。

【背景技術】

【0002】

[0002]図面を参照しながら本開示の残りに示された本方法およびシステムのいくつかの態様と従来のアプローチとを比較することによって、量子コンピュータ制御システムへの従来のアプローチの限界および短所が当業者に明らかになるであろう。

【発明の概要】

【発明が解決しようとする課題】

【0003】

[0003]特許請求の範囲に、より完全に示したように、実質的に図の少なくとも１つによって示される、および／または図の少なくとも１つとともに説明されるような、モジュラー式で動的なパルス生成およびルーティングを行う量子コントローラのための方法およびシステムを提供する。

【図面の簡単な説明】

【0004】

【図1】図１Ａは、伝統的な（バイナリ）計算および量子計算のいくつかの態様を比較する図である。図１Ｂは、伝統的な（バイナリ）計算および量子計算のいくつかの態様を比較する図である。

【図2】実例の量子計算システムを示す図である。

【図3A】本開示の様々な実例の実装形態による実例の量子コントローラアーキテクチャを示す図である。

【図3B】図３Ａの量子コントローラ回路の実例の実装形態を示す図である。

【図4】図３Ｂのパルサーの実例の実装形態を示す図である。

【図5】図３Ｂのパルス動作マネージャおよびパルス動作回路の実例の実装形態を示す図である。

【図6】本開示の実例の実装形態による量子コントローラの実例の動作を示す流れ図である。

【発明を実施するための形態】

【0005】

[0011]伝統的なコンピュータは、バイナリディジット（「ビット」）の形で情報を格納し、バイナリ論理ゲートを介してこれらのビットを処理することによって動作する。いつでも、各ビットは、０（すなわち「オフ」）および１（すなわち「オン」）という、２つの離散値のうちのただ１つをとる。バイナリ論理ゲートによって実施される論理演算は、ブール代数によって定義され、回路動作は、伝統的な物理学に支配される。現代の伝統的なシステムでは、ビットを格納し、論理演算を実現するための回路は、通常、ビットの０と１を表す２つの異なる電圧を搬送することができる電気ワイヤ、および、ブール論理演算を実施するトランジスタベースの論理ゲートから作られる。

【0006】

[0012]ビット１０２を格納し、単一の論理演算１０４をビット１０２に適用するように構成された伝統的なコンピュータの簡単な例が、図１Ａに示されている。時刻ｔ０において、ビット１０２は、第１の状態にあり、時刻ｔ１において、論理演算１０４がビット１０２に適用され、時刻ｔ２において、ビット１０２は、時刻ｔ０における状態と論理演算とによって決定される第２の状態にある。したがって、例えば、ビット１０２は、典型的には、（１つ以上のトランジスタで構成される）論理演算１０４の入力に印加される電圧（例えば、「１」に対して１Ｖｄｃ、または「０」に対して０Ｖｄｃ）として格納されてもよい。論理ゲートの出力は、したがって、実施される論理演算に応じて、１Ｖｄｃまたは０Ｖｄｃである。

【0007】

[0013]明らかに、単一ビットおよび単一論理ゲートを用いる伝統的なコンピュータには限られた効果しかなく、これは、大きくない計算パワーを伴うことさえある現代の伝統的なコンピュータが、何十億ものビットおよびトランジスタを収める理由である。つまり、次第に複雑化する問題を解くことができる伝統的なコンピュータは、アルゴリズムを実行するために、ますます多数のビットおよびトランジスタ、ならびに／または、ますます大量の時間を必然的に必要とする。それでも、解決策に到達するために、実行不可能なくらい多数のトランジスタ、および／または、実行不可能なくらい大量の時間を必要とするいくつかの問題がある。このような問題は、イントラクタブルと呼ばれる。

【0008】

[0014]量子コンピュータは、量子ビット（「キュービット」）の形で情報を格納し、量子ゲートを介してこれらのキュービットを処理することによって動作する。いつでも１つの状態（０または１）でしかあり得ないビットと異なり、キュービットは、同時に２つの状態の重ね合わせになることができる。より正確には、量子ビットは、状態が２次元のヒルベルト空間内に存続する系であり、したがって、線形結合α｜０〉＋β｜１〉と記述され、ここで、｜０〉および｜１〉は、２つの基礎状態であり、αおよびβは、｜α｜^２＋｜β｜^２＝１を満たす、通常、確率振幅と呼ばれる複素数である。この表記法を使用すると、キュービットが測定されるとき、キュービットは、確率｜α｜^２で０になり、確率｜β｜^２で１になる。｜０〉および｜１〉は、２次元の基底ベクトル

【数1】

および

【数2】

でそれぞれ表すことができ、したがって、キュービット状態は、

【数3】

で表される。量子ゲートによって実施される演算は、ヒルベルト空間上の線形代数で定義され、回路動作は、量子物理学に支配される。キュービットの数学的動作およびキュービットに対する演算のこのさらなる重要性により、量子コンピュータは、伝統的なコンピュータよりずっと速く、いくつかの問題を解くことができる（実際に、伝統的なコンピュータにとってイントラクタブルな問題の中には、量子コンピュータにとって平凡になり得るものもある）。

【0009】

[0015]キュービット１２２を格納し、単一の量子ゲート演算１２４をキュービット１２２に適用するように構成された量子コンピュータの簡単な例が、図１Ｂに示されている。時刻ｔ０において、キュービット１２２は、α_１｜０〉＋β_１｜１〉で記述され、時刻ｔ１において、論理演算１０４がキュービット１２２に適用され、時刻ｔ２において、キュービット１２２は、α_２｜０〉＋β_２｜１〉で記述される。

【0010】

[0016]伝統的なビットと異なり、キュービットは、ワイヤ上の単一の電圧値として格納することができない。代わりに、キュービットは、２準位の量子力学系を使用して物理的に実現される。キュービットの多くの物理的実装形態が、何年にもわたって提案され、開発されてきており、中には有望なものもある。キュービット実装形態を導く例の中には、超電導回路、スピンキュービット、およびトラップイオン（ｔｒａｐｐｅｄ ｉｏｎ）を含むものもある。

【0011】

[0017]所望の論理演算を実施する（およびしたがって、所望の量子アルゴリズムを実行する）ために、精密な一連の外部信号、つまり通常、電磁波のパルスおよびベースバンド電圧のパルスを生成することが、量子コントローラの仕事である。量子コントローラの実例の実装形態が、下記でさらに詳細に記述される。

【0012】

[0018]図２は、実例の量子計算システムを示す。システムは、量子プログラミングサブシステム２０２、量子コントローラ２１０、および量子プロセッサ２１８を備える。

【0013】

[0019]量子プログラミングサブシステム２０２は、アルゴリズムの実行時間中に人の介入がほとんどないか全くない、量子プロセッサ２１８上で量子アルゴリズムを実行する（すなわち、必要なアウトバウンド量子パルス２１３を生成する）ために、量子コントローラ２１０が実行することができる量子アルゴリズム記述２０６を生成するように動作可能な回路を備える。実例の実装形態では、量子プログラミングシステム２０２は、ユーザがプログラミング言語を使用して量子アルゴリズム記述２０６を生成することを可能にする量子コントローラソフトウェア開発キット（ＳＤＫ）をインストールしたパーソナルコンピュータである。実例の実装形態では、プログラミング言語は、量子コントローラ２１０の特定のハードウェアによって使用される命令セットからの抽象化がほとんどないか全くない低水準言語であってもよい。このような命令は、コンパイラまたはインタープリタを必要とすることなく、量子コントローラ２１０の機械語にコンバートすることができる。実例の実装形態では、プログラミング言語は、量子コントローラ２１０の特定のハードウェアからより一層抽象化された高水準言語であってもよい。このような命令は、量子コントローラ２１０上で命令を動かせるようになる前に、機械語にコンパイルすることができる。実例の実装形態では、記述２０６は、量子アルゴリズムの機械語記述であってもよい。実例の実装形態では、記述２０６は、量子コントローラ２１０がそれ自体で機械語にコンパイルすることができる高水準記述であってもよい。実例の実装形態では、記述２０６は、実行時間中に量子コントローラ２１０が機械語に翻訳できる高水準記述であってもよい。実例の実装形態では、オペレーティングシステムまたは他のソフトウェア層が、量子コントローラ２１０上で動くことができ、量子アルゴリズム記述２０６は、量子コントローラ２１０上で動くソフトウェアのアプリケーションプログラミングインターフェース（ＡＰＩ）を使用するソフトウェア命令であってもよい。

【0014】

[0020]量子プログラミングサブシステム２０２は、例えば、ユニバーサルシリアルバス（ＵＳＢ）、ペリフェラルコンポーネントインターコネクト（ＰＣＩｅ）バス、有線もしくはワイヤレスイーサネット、または他の任意の適切な通信プロトコルを利用することができる相互接続２０４を介して、量子コントローラ２１０に連結される。

【0015】

[0021]量子コントローラ２１０は、量子アルゴリズム記述２０６をロードし、その後、量子アルゴリズム記述２０６の通りに量子アルゴリズムを実施するように動作可能な回路を備える。実例の実装形態では、量子アルゴリズム記述２０６は、量子コントローラ２１０にロードされる機械語（すなわち、量子コントローラのハードウェアが直接翻訳し実行することができる命令を表す一連のバイナリベクトル）である。次に、量子コントローラ２１０によって機械語を実行することにより、量子コントローラ２１０は、量子プロセッサ２１８上で実施されることになる所望の演算に対応する必要なアウトバウンドパルス２１３を生成する（例えば、キュービットの状態を操作するためのキュービットに送信する、または、キュービットの状態を読み取るために読出し共振器に送信する、等）。実施されることになる量子アルゴリズムに応じて、アルゴリズムを実行するためのアウトバウンドパルス２１３は、設計時に予め決定することができ、および／または、実行時間中に決定されなければならないこともある。パルスの実行時間決定は、アルゴリズムの実行時間中の、量子コントローラ２１０および／または量子プログラミングサブシステム２０２における伝統的な計算および処理の実施を含むことができる（例えば、量子プロセッサ２１８から受信したインバウンドパルス２１５の実行時間分析）。

【0016】

[0022]量子コントローラ２１０による量子アルゴリズムの完了時、および／または、量子アルゴリズムの実行時間中、量子コントローラ２１０は、量子プログラミングサブシステム２０２にデータ／結果２９８を出力することができる。実例の実装形態では、これらの結果は、量子アルゴリズムのその後の実行のために新しい量子アルゴリズム記述２０６を生成するため、および／または、実行時間中に量子アルゴリズム記述を更新するために使用されてもよい。

【0017】

[0023]量子コントローラ２１０は、例えば、１つ以上の導体および／または光ファイバを備えることができる相互接続２１２を介して量子プロセッサ２１８に連結される。

【0018】

[0024]量子プロセッサ２１８は、（超電導、スピンキュービット、イオントラップ等などの任意のタイプのものであることが可能な）キュービットを含むＫ個（整数）の量子エレメント１２２、ならびに、適用可能であれば、量子情報を処理するため、量子情報を格納するため（例えば、ストレージ共振器）、および／または、相互接続２１２と量子エレメント１２２との間のアウトバウンド量子パルス２１３と２１５を連結するため（例えば、読出し共振器）の他の任意のエレメント、を備える。量子プロセッサが読出し共振器（または他の読出し回路）を備える実例の実装形態では、Ｋは、読出し回路の数を加えたキュービットの総数に等しくてもよい。すなわち、量子プロセッサ２１８のＱ個（整数）のキュービットのそれぞれが、専用読出し回路に関連付けられる場合、Ｋは、２Ｑに等しくてもよい。記述を容易にするために、本開示の残りは、このような実装形態を仮定することになるが、全ての実装形態でいつもこうである必要はない。量子プロセッサ２１８の他のエレメントは、例えば、流線（電流を搬送するための電子線）、ゲート電極（電圧をゲートするための電極）、電流／電圧線、増幅器、量子プロセッサ２１８のチップ上にある伝統的な論理回路、および／または同様のものを含むことができる。

【0019】

[0025]図３Ａは、本開示の様々な実例の実装形態による実例の量子コントローラアーキテクチャを示す。量子コントローラ２１０は、Ｌ個（整数≧１）のパルサー回路３０２_０～３０２_Ｌ－１および共有回路３１０を備える。

【0020】

[0026]図示された実例の実装形態では、各パルサー回路３０２_ｌ（ｌは０からＬ－１までの整数）は、信号経路（パス）３０４_ｌ、３０６_ｌ、および３０８_ｌで情報を交換するための回路を備え、ここで、信号経路３０８_ｌは、パルサー回路３０２_ｌによって生成されたアウトバウンドパルス（例えば、図２の２１３）を搬送し（アウトバウンドパルスは、１つもしくは複数のキュービットの状態を操作するために量子プロセッサ１２８に送信される制御パルス、および／または、１つもしくは複数のキュービットの状態を読み出すための読出しパルスであってもよい）、信号経路３０６_ｌは、パルサー回路３０２_ｌによって処理されることになるインバウンド量子エレメント読出しパルス（例えば、図２の２１５）を搬送し、信号経路３０４_ｌは、制御情報を搬送する。各信号経路は、１つ以上の導体、光チャネル、および／またはワイヤレスチャネルを備えることができる。

【0021】

[0027]各パルサー回路３０２_ｌは、量子プロセッサ２１８上で実施されることになる量子制御動作に応じて信号経路３０８_ｌ上のアウトバウンドパルスを生成するように動作可能な回路を備える。これは、アウトバウンドパルスの位相、周波数、振幅、およびタイミングなどの特性を非常に正確に制御することを伴う。任意の特定の時間に生成されるアウトバウンドパルスの特性は、事前に（共有回路３１０および信号経路３０６_ｌを介して）量子プロセッサ２１８から受信したインバウンドパルスに従って少なくとも部分的に決定されてもよい。実例の実装形態では、フィードバックループを閉じるのに必要な時間（すなわち、（例えば、経路のアナログデジタルコンバータにおいて）経路３１５_１～３１５_Ｌの１つ以上で第１のパルスを受信してから、（例えば、経路のデジタルアナログコンバータの出力において）経路３１３_０～３１３_Ｌ－１の１つ以上で第２のパルスを送信するまでの時間、ここで、第２のパルスは、第１のパルスに基づく）は、量子プロセッサ２１８のキュービットのコヒーレンス時間より著しく小さい。例えば、フィードバックループを閉じるまでの時間は、およそ１００ナノ秒であることもある。図３Ａの各信号経路は、実際には、直角位相（ｐｈａｓｅ－ｑｕａｄｒａｔｕｒｅ）（「Ｉ」および「Ｑ」）パルスペアの生成をサポートするための信号経路のペアであってもよいことに留意されたい。

【0022】

[0028]図示された実例の実装形態では、共有回路３１０は、信号経路３０４_０～３０４_Ｌ－１、３０６_０～３０６_Ｌ－１、および３０８_０～３０８_Ｌ－１でパルサー回路３０２_０～３０２_Ｌ－１と情報を交換するための回路を備え、ここで、各信号経路３０８_ｌは、パルサー回路３０２_ｌによって生成されたアウトバウンドパルスを搬送し、各信号経路３０６_ｌは、パルサー回路３０２_ｌによって処理されることになるインバウンドパルスを搬送し、各信号経路３０４_ｌは、フラグ／ステータス信号、メモリから読み込んだデータ、メモリに格納されることになるデータ、量子プログラミングサブシステム２０２との間でストリームされたデータ、および、２つ以上のパルサー３０２_０～３０２_Ｌの間で交換されることになるデータなどの制御情報を搬送する。同様に、図示された例では、共有回路３１０は、信号経路３１５_０～３１５_Ｍ－１および３１３_１～３１３_Ｋ－１で量子プロセッサ２１８と情報を交換するための回路を備え、ここで、各信号経路３１５_ｍ（ｍは、０からＭ－１までの整数）は、量子プロセッサ２１８からのインバウンドパルスを搬送し、各信号経路３１３_ｋ（ｋは、０からＫ－１までの整数）は、量子プロセッサ２１８へのアウトバウンドパルスを搬送する。さらに、図示された例では、共有回路３１０は、信号経路３１１で量子プログラミングサブシステムと情報を交換するための回路を備える。共有回路３１０は、（例えば、同じフィールドプログラマブルゲートアレイ、または特定用途向け集積回路、またはプリント回路基板上で）量子コントローラと統合されるか、（例えば、１つ以上のケーブルを介して量子コントローラに接続された別個のＦＰＧＡ、ＡＳＩＣ、またはＰＣＢ上、バックプレーン上、量子プロセッサ２１８に接続された他のデバイス内、等といった）量子コントローラの外部にあるか、量子コントローラと部分的に統合され、部分的に量子コントローラの外部にあってもよい。

【0023】

[0029]様々な実装形態では、Ｍは、Ｌより小さくても、Ｌに等しくても、またはＬより大きくてもよく、Ｋは、Ｌより小さくても、Ｌに等しくても、またはＬより大きくてもよく、Ｍは、Ｋより小さくても、Ｋに等しくても、またはＫより大きくてもよい。例えば、いくつかの量子アルゴリズムの性質は、Ｋ個全ての量子エレメントが同時に駆動される必要はないというようなものである。このようなアルゴリズムについて、Ｌは、Ｋより小さくてもよく、Ｌ個のパルサー３０２_ｌの１つ以上は、Ｋ個の量子エレメント回路の複数の間で共有されてもよい。すなわち、任意のパルサー３０２_ｌは、異なる時刻に異なる量子エレメントに対するパルスを生成することができる。パルサー３０２_ｌが異なる時刻に異なる量子エレメントに対するパルスをこのように生成できることは、所与の数の量子エレメントをサポートするのに必要なパルサー３０２_０～３０２_Ｌ－１の必要な数を減らすこと（すなわち、Ｌを減らすこと）ができる（したがって、より大きい数のキュービットにスケーリングするときにかなりのリソース、コスト、サイズ、オーバヘッドを節約する、等）。

【0024】

[0030]パルサー３０２_ｌが異なる時刻に異なる量子エレメントに対するパルスをこのように生成できることは、レイテンシを減らすこともできる。ほんの１つの例として、時刻Ｔ１に量子エレメント１２２_０にパルスを送信しなければならないが、パルスが第１のタイプのものであるべきか、第２のタイプのものであるべきか（例えば、Ｘパルスであるか、アダマールパルスであるか）を、時刻Ｔ１－ＤＴ（すなわち、パルスが出力されることになる前のＤＴ時間間隔）におけるインバウンド読出しパルスの処理後まで決定できない量子アルゴリズムを仮定する。量子プロセッサ２１８の量子エレメントにパルサー３０２_０～３０２_Ｌ－１を固定的に割り当てた場合（すなわち、３０２_０は、量子エレメント１２２_０にパルスを送信することしかできず、３０２_１は、量子エレメント１２２_１にパルスを送信することしかできない、など）、パルサー３０２_０は、どのタイプであるべきかを決定するまで、パルスの生成を開始できない可能性がある。描写された実例の実装形態では、その一方で、パルサー３０２_０は、第１のタイプのパルスの生成を開始することができ、パルサー３０２_１は、第２のタイプのパルスの生成を開始することができ、その後、必要なタイプが決定されるとすぐ、２つのパルスのどちらかを解放することができる。このように、パルスを生成するまでの時間はＴ_ｌａｔであり、この例では、実例の量子コントローラ２１０は、Ｔ_ｌａｔだけパルス出力のレイテンシを減らすことができる。

【0025】

[0031]共有回路３１０は、このように、信号経路３０８_０～３０８_Ｌ－１および／または３１５_０～３１５_Ｍ－１のいずれか１つ以上を介してパルスを受信し、量子アルゴリズムを実行するために、受信したパルスを必要に応じて処理し、その後、信号経路３０６_０～３０６_Ｌ－１および／または３１３_０～３１３_Ｋ－１のいずれか１つ以上を介して、結果として生じる処理されたパルスを出力するように動作可能である。パルスの処理は、デジタルドメインおよび／またはアナログドメインで行うことができる。処理は、例えば、周波数変換／変調、位相変換／変調、周波数および／もしくは時分割多重化、時間および／もしくは周波数分割逆多重化、増幅、減衰、周波数ドメインおよび／もしくは時間ドメインにおけるフィルタリング、時間から周波数へのドメインコンバージョンもしくは周波数から時間へのドメインコンバージョン、アップサンプリング、ダウンサンプリング、ならびに／または他の任意の信号処理動作を含むことができる。いつでも、どの信号経路から１つ以上のパルスを受信するべきかについての決定、および、どの信号経路でパルスを出力すべきかついての決定は、量子アルゴリズム記述で（少なくとも部分的に）予め決定されても、および／または、インバウンドパルスの処理を含むことができる実行時間中に実施される伝統的なプログラム／計算に基づいて、量子アルゴリズムの実行時間中に（少なくとも部分的に）動的に決定されてもよい。予め決定されたパルス生成およびルーティングの例として、量子アルゴリズム記述は、所定の特性を有する特定のパルスが、所定の時間に信号経路３１３_１に送信されるべきであることを単純に指定することができる。動的なパルス決定およびルーティングの例として、量子アルゴリズム記述は、時刻Ｔ－ＤＴにおける読出しパルスが分析されるべきであり、その特性（例えば、位相、周波数、および／または振幅）が、時刻Ｔにおいてパルサー３０２_ｌが、第１の量子エレメントまたは第２の量子エレメントにパルスを出力するべきかどうかを決定するために使用されるべきであることを指定することができる。量子コントローラ２１０の様々な実装形態では、共有回路３１０は、上記で説明されたものの代わりに、および／または上記で説明されたものに加えて、他の様々な機能を実施することができる。一般に、共有回路３１０は、個々のパルサー回路３０２_０～３０２_Ｌ－１の外部で実施されることが望ましい機能を実施することができる。例えば、機能は、３０２_０～３０２_Ｌ－１からのいくつかのパルサー回路によって同じ機能が必要とされ、したがって、各パルサー回路の内部で冗長的に実行されるのではなく、これらのパルサー回路の間で共有されてもよい場合、共有回路３１０で実行することが望ましいこともある。別の例として、機能は、全てのパルサー回路３０２_０～３０２_Ｌ－１によって同時におよび／または同じ周波数で機能が必要とされず、したがって、機能を実行するためにＬ個未満の回路が、時間および／または周波数分割多重化を通じてＬ個のパルサー回路３０２_０～３０２_Ｌ－１の間で共有されてもよい場合、共有回路３１０で実行することが望ましいこともある。別の例として、機能は、Ｌ個のパルサー回路３０２_０～３０２_Ｌ－１の複数、または他の回路の入力、出力、および／または状態に基づいて決定することを機能が伴う場合、共有回路３１０で実行することが望ましいこともある。共有回路３１０における集中型の調整器（ｃｏｏｒｄｉｎａｔｏｒ）／意思決定器（ｄｅｃｉｓｉｏｎ ｍａｋｅｒ）を利用することには、（１）パルサー回路３０２_０～３０２_Ｌ－１のピン配列および複雑性の低減、ならびに／または、（２）意思決定レイテンシの低減、という利益があり得る。それでも、いくつかの実装形態では、複数のパルサー回路３０２_０～３０２_Ｌ－１に影響を及ぼす決定は、許容できる数のピン／トレース上で、適切な時間フレーム内で（例えば、キュービットコヒーレンス時間内にフィードバックループを閉じることができるまで）、決定を行うのに必要な情報をパルサー回路の間で通信できる場合、パルサー回路３０２_０～３０２_Ｌ－１の１つ以上によって行われてもよい。

【0026】

[0033]図３Ｂは、図２の量子コントローラの実例の実装形態を示す。図示された実例の量子コントローラは、パルサー３０２_１～３０２_Ｌ－１、受信アナログフロントエンド３５０、入力マネージャ３５２、デジタルマネージャ３５４、パルス動作マネージャ３５６、パルス動作３５８、出力マネージャ３６０、伝送アナログフロントエンド３６２、データ交換３６４、同期マネージャ３６６、および入出力マネージャ３６８を備える。パルサー回路３０２_０～３０２_Ｌ－１以外の図３Ｂに描写された回路は、図３Ａの共有回路３１０の実例の実装形態に対応する。

【0027】

[0034]受信アナログフロントエンド３５０は、１つ以上の信号経路を介して入力マネージャ３５２に出力されることになるＭ個までの同時のインバウンド信号（ＲＰ_０～ＲＰ_Ｍ－１）を生成するために、信号経路３１５_０～３１５_Ｍ－１を介して受信したＭ個（整数≧１）までのアナログインバウンド信号（ＲＰ’_０～ＲＰ’_Ｍ－１）を同時に処理するように動作可能な回路を備える。Ｍ個の信号ＲＰおよびＭ個の信号ＲＰ’と示されているが、いつもこうである必要はない。このような処理は、例えば、アナログデジタルコンバージョン、フィルタリング、アップコンバージョン、ダウンコンバージョン、増幅、減衰、時分割多重化／逆多重化、周波数分割多重化／逆多重化、および／または同様のものを含むことができる。様々な実装形態では、Ｍは、Ｌより小さくても、Ｌに等しくても、またはＬより大きくてもよく、Ｍは、Ｋより小さくても、Ｋに等しくても、またはＫより大きくてもよい。

【0028】

[0035]入力マネージャ３５２は、（信号ＡＩ_０～ＡＩ_Ｌ－１として）パルサー３０２_０～３０２_Ｌ－１の任意の１つもしくは複数に、および／または、（例えば、Ｉ／Ｏマネージャ３６８への信号ｉｏ＿ｍｇｒとして）他の回路に、信号（ＲＰ_０～ＲＰ_Ｍ－１）の任意の１つ以上をルーティングするように動作可能な回路を備える。実例の実装形態では、入力マネージャ３５２は、どの信号ＲＰ_０～ＲＰ_Ｍ－１が、どのパルサー３０２_０～３０２_Ｌ－１にルーティングされるかを動的に再構成するための、１つ以上のスイッチネットワーク、多重化装置、および／または同様のものを備える。これは、信号ＲＰ_０～ＲＰ_Ｍ－１の複数を単一の信号ＡＩ_ｌに時分割多重化すること、および／または、信号ＲＰ_ｍの成分（例えば、時間スライス）を信号ＡＩ_０～ＡＩ_Ｌ－１の複数に時間分割逆多重化すること、を可能にすることができる。実例の実装形態では、入力マネージャ３５２は、信号ＲＰ_０～ＲＰ_Ｍ－１の複数を単一の信号ＡＩ_ｌに周波数分割多重化するための、および／または、信号ＲＰ_ｍの成分（例えば、周波数帯域）を信号ＡＩ_０～ＡＩ_Ｌ－１の複数に周波数分割逆多重化するための、１つ以上のミキサおよび／またはフィルタを備える。入力マネージャ３５２によって実施される信号ルーティングおよび多重化／逆多重化機能は、特定のパルサー３０２_ｌが異なる量子エレメントからの異なるインバウンドパルスを異なる時刻に処理すること、特定のパルサー３０２_ｌが異なる量子エレメントからの異なるインバウンドパルスを同時に処理すること、および、パルサー３０２_０～３０２_Ｌ－１の複数が同じインバウンドパルスを同時に処理すること、を可能にする。図示された実例の実装形態では、パルサー３０２_０～３０２_Ｌ－１の入力の中から信号ＲＰ_０～ＲＰ_Ｍ－１をルーティングすることは、パルサー３０２_０～３０２_Ｌ－１からのデジタル制御信号ｉｎ＿ｓｌｃｔ_０～ｉｎ＿ｓｌｃｔ_Ｌ－１によって制御される。別の実装形態では、入力マネージャは、適切なルーティングを自律的に決定するように動作可能であってもよい（例えば、ここで、量子アルゴリズム記述は、入力マネージャ３５２のメモリにロードされ、入力マネージャによって実行される命令を含む）。実例の実装形態では、入力マネージャ３５２は、量子プログラミングサブシステム２０２に送信されることになる、入力信号ＲＰ_０～ＲＰ_Ｍ－１をＩ／Ｏマネージャ３６８に（信号ｉｏ＿ｍｇｒとして）ルーティングするように動作可能である。このルーティングは、例えば、デジタルマネージャ３５２からの信号で制御されてもよい。実例の実装形態では、各入力信号ＲＰ_ｍについて、入力マネージャ３５２からＩ／Ｏマネージャ３６８に、および、Ｉ／Ｏマネージャ３６８から量子プログラミングサブシステム２０２に、ＲＰ_ｍが送信されるかどうかを制御する、デジタルマネージャ３５４から入力マネージャ３５２へのデジタル信号ｓｔｒｅａｍ_ｍがある。

【0029】

[0036]パルサー３０２_０～３０２_Ｌ－１のそれぞれは、図３Ａを参照しながら上記で説明されたようなものである。図示された実例の実装形態では、各パルサー３０２_ｌは、未加工アウトバウンドパルスＣＰ’_ｌ（「未加工」は、パルス動作回路３５８によってパルスがまだ処理されていないことを単に示すために使用される）、および、量子プロセッサ２１８上で量子アルゴリズムを実行するためのデジタル制御信号ｉｎ＿ｓｌｃｔ_ｌ、Ｄ＿ｐｏｒｔ_ｌ、Ｄ_ｌ、ｏｕｔ＿ｓｌｃｔ_ｌ、ｏｐｓ＿ｃｔｒｌ_ｌ、ｏｐｓ＿ｓｌｃｔ_ｌ、ＩＦ_ｌ、Ｆ_ｌ、およびｄｍｏｄ＿ｓｃｌｔ_ｌ、ならびに、パルサー３０２_ｌによって生成された中間結果および／または最終結果を量子プログラミングサブシステム２０２に搬送するためのｒｅｓｕｌｔｓ_ｌ、を生成するように動作可能である。パルサー３０２_０～３０２_Ｌ－１の１つ以上は、図の明瞭さのために図３Ａに示されていないさらなる信号を受信および／または生成することができる。未加工アウトバウンドパルスＣＰ’_０～ＣＰ’_Ｌ－１は、信号経路３０８_０～３０８_Ｌ－１を介して伝えられ、デジタル制御信号は、信号経路３０４_０～３０４_Ｌ－１を介して伝えられる。パルサー３０２_ｌのそれぞれは、インバウンドパルス信号ＡＩ_ｌおよび信号ｆ＿ｄｍｏｄ_ｌを受信するように動作可能である。パルサー３０２_ｌは、量子プロセッサ２１８で、インバウンド信号ＡＩ_ｌを処理して一定の量子エレメントの状態を決定し、この状態情報を使用して、例えば、どの未加工アウトバウンドパルスＣＰ’_ｌを次に生成するべきか、いつこれを生成するべきか、および、この未加工アウトバウンドパルスの特性に適切に影響を及ぼすためにどの制御信号を生成するべきかなどの決定を行うことができる。パルサー３０２_ｌは、信号ｆ＿ｄｍｏｄ_ｌを使用して、インバウンドパルス信号ＡＩ_ｌをどのように処理するかを決定することができる。例として、パルス生成器３０２_１が量子エレメント１２２_３からのインバウンド信号ＡＩ_１を処理しなければならないとき、パルス生成器３０２_１は、量子エレメント１２２_３からのインバウンド信号ＡＩ_１の復調のために使用されることになる設定を、パルス動作マネージャ３５６にｆ＿ｄｍｏｄ_１で送信するように指示するｍｏｄ＿ｓｃｌｔ_１信号を送信することができる（例えば、パルス動作マネージャ３５６は、値ｃｏｓ（ω_３×ｔｉｍｅ＿ｓｔａｍｐ＋φ_３）を送信することができ、ここで、ω_３は、量子エレメント１２２_３の周波数であり、ｔｉｍｅ＿ｓｔａｍｐは、例えば、量子アルゴリズムが動き始めた時間といった基準点から経過した時間であり、φ_３は、量子エレメント１２２_３の総フレーム回転の位相、すなわち、基準点からの全てのフレーム回転の集積された位相である）。

【0030】

[0037]パルス動作回路３５８は、対応する出力アウトバウンドパルスＣＰ_０～ＣＰ_Ｌ－１を生成するために、未加工アウトバウンドパルスＣＰ’_０～ＣＰ’_Ｌ－１を処理するように動作可能である。これは、例えば、未加工パルスＣＰ’_ｌの振幅、位相、および／または周波数を操作することを含むことができる。パルス動作回路３５８は、パルサー３０２_０～３０２_Ｌ－１からの未加工アウトバウンドパルスＣＰ’_０～ＣＰ’_Ｌ－１、パルス動作マネージャ３５６からの制御信号ｏｐｓ＿ｃｎｆｇ_０～ｏｐｓ＿ｃｎｆｇ_Ｌ－１、およびパルサー３０２_０～３０２_Ｌ－１からのｏｐｓ＿ｃｔｒｌ_０～ｏｐｓ＿ｃｔｒｌ_Ｌ－１を受信する。

【0031】

[0038]制御信号ｏｐｓ＿ｃｎｆｇ_ｌは、パルス動作回路３５８を通過する各未加工アウトバウンドパルスＣＰ’_ｌが、この特定のパルスに合わされた１つ以上の動作をパルス動作回路３５８上で実施するように、パルス動作回路３５８を少なくとも部分的に構成する。図示のために、時刻Ｔ１におけるパルサー３０２_３からの未加工アウトバウンドパルスをＣＰ’_３，Ｔ１と表すと、時刻Ｔ１において（または、レイテンシ、回路セットアップ等を可能にするためにＴ１の前のあるとき）、（この例のためにｏｐｓ＿ｃｎｆｇ_３，Ｔ１と表された）デジタル制御信号ｏｐｓ＿ｃｎｆｇ_３は、パルスＣＰ’_３，Ｔ１上でどの特定の動作が実施されるべきかについての情報を（例えば、下記に記述されるような、１つ以上の行列の形で）提供する。同様に、ｏｐｓ＿ｃｎｆｇ_４，Ｔ１は、パルスＣＰ’_４，Ｔ１上でどの特定の動作が実施されるべきかについての情報を提供し、ｏｐｓ＿ｃｎｆｇ_３，Ｔ２は、パルスＣＰ’_４，Ｔ１上でどの特定の動作が実施されるべきかについての情報を提供する。

【0032】

[0039]制御信号ｏｐｓ＿ｃｔｒｌ_ｌは、任意の特定のパルスがパルス動作回路３５８でどのように処理されるかをパルサー３０２_ｌが構成するための別の方法を提供する。これは、例えば、パルス動作マネージャ３５６を通過する必要のない情報をパルス動作回路３５８にパルサー３０２_ｌが提供することを可能にすることができる。例えば、パルサー３０２_ｌは、パルスＣＰ’_ｌを修正するためにパルス動作回路３５８によって使用されることになる、パルサー３０２_ｌによってリアルタイムに計算された行列値を送信することができる。これらの行列値は、パルス動作回路３５８にパルサー３０２_ｌから直接到着するが、パルス動作マネージャに最初に送信される必要はない。別の例では、場合によっては、パルサー３０２_ｌは、動作自体に影響を及ぼすために、パルス動作回路３５８に情報を提供する（例えば、信号ｏｐｓ＿ｃｔｒｌ_ｌは、パルス上で実施することができるいくつかの異なる数学演算の中から選ぶことができる）。

【0033】

[0040]パルス動作マネージャ３５６は、各未加工アウトバウンドパルスＣＰ’_ｌに適用されたパルス動作が、この特定の未加工アウトバウンドパルスに合わされるように、パルス動作回路３５８を構成するように動作可能な回路を備える。図示のために、第１の時間間隔Ｔ１の中で出力されることになる第１の未加工アウトバウンドパルスをＣＰ’_ｌ，Ｔ１として、および、第２の時間間隔Ｔ２の中で出力されることになる第２の未加工アウトバウンドパルスをＣＰ’_ｌ，Ｔ２として表すと、パルス動作回路３５８は、第１の１つ以上の動作をＣＰ’_ｌ，Ｔ１上で、および第２の１つ以上の動作をＣＰ’_１，Ｔ２上で実施するように動作可能である。第１の１つ以上の動作は、パルスＣＰ_１，Ｔ１がどの量子エレメントに送信されるべきかに基づいて、少なくとも部分的に決定されてもよく、第２の１つ以上の動作は、パルスＣＰ_１，Ｔ２がどの量子エレメントに送信されるべきかに基づいて、少なくとも部分的に決定されてもよい。第１の１つ以上の動作および第２の１つ以上の動作の決定は、実行時間中に動的に決定されてもよい。

【0034】

[0041]伝送アナログフロントエンド３６２は、量子プロセッサ２１８に出力されることになるＫ個までの同時のアナログ信号ＡＯ_ｋを生成するために、Ｋ個までのデジタル信号ＤＯ_ｋを同時に処理するように動作可能な回路を備える。このような処理は、例えば、デジタルアナログコンバージョン、フィルタリング、アップコンバージョン、ダウンコンバージョン、増幅、減衰、時分割多重化／逆多重化、周波数分割多重化／逆多重化、および／または同様のものを含むことができる。実例の実装形態では、１つ以上の信号経路３１３_０～３１３_Ｋ－１（図３Ａ）のそれぞれは、Ｔｘアナログフロントエンド回路３６２のそれぞれの部分、および、Ｔｘアナログフロントエンド回路３６２と量子プロセッサ２１８との間の相互接続２１２（図２）のそれぞれの部分を表す。本明細書で説明される実例の実装形態では、ＤＯ信号の数とＡＯ信号の数との間に１対１の対応関係があるが、いつもこうである必要はない。別の実例の実装形態では、アナログフロントエンド３６２は、より多くの（または、より少ない）信号ＤＯを、より少ない（または、より多くの）信号ＡＯにマッピングするように動作可能である。

【0035】

[0042]出力マネージャ３６０は、信号経路３１３_０～３１３_Ｋ－１のいずれか１つ以上に、信号ＣＰ_０～ＣＰ_Ｌ－１のいずれか１つ以上をルーティングするように動作可能な回路を備える。ほんの１つの可能な例として、信号経路３１３_０は、ＡＯ_０を出力するアナログフロントエンド３６２（例えば、第１のミキサおよびＤＡＣ）と、信号ＡＯ_０を搬送する相互接続２１２のトレース／ワイヤとを通る第１の経路を含むことができ、信号経路３１３_１は、ＡＯ_１を出力するアナログフロントエンド３６２（例えば、第２のミキサおよびＤＡＣ）と、信号ＡＯ_１を搬送する相互接続２１２のトレース／ワイヤとを通る第２の経路を含むことができる、などである。実例の実装形態では、出力マネージャ３６０は、どの１つ以上の信号ＣＰ_０～ＣＰ_Ｌ－１がどの信号経路３１３_０～３１３_Ｋ－１にルーティングされるかを動的に再構成するための、１つ以上のスイッチネットワーク、多重化装置、および／または同様のものを備える。これは、信号ＣＰ_０～ＣＰ_Ｌ－１の複数を単一の信号経路３１３_ｋに時分割多重化すること、および／または、信号ＣＰ_ｍの成分（例えば、時間スライス）を信号経路３１３_０～３１３_Ｋ－１の複数に時間分割逆多重化すること、を可能にすることができる。実例の実装形態では、出力マネージャ３６０は、信号ＣＰ_０～ＣＰ_Ｍ－１の複数を単一の信号経路３１３_ｋに周波数分割多重化するため、および／または、信号ＣＰ_ｍの成分（例えば、周波数帯域）を信号経路３１３_０～３１３_Ｋ－１の複数に周波数分割逆多重化するための、１つ以上のミキサおよび／またはフィルタを備える。出力マネージャ３６０によって実施される信号ルーティングおよび多重化／逆多重機化能は、信号経路３１３_０～３１３_Ｋ－１の異なる１つに特定のパルサー３０２_ｌからのアウトバウンドパルスを異なる時刻にルーティングすること、信号経路３１３_０～３１３_Ｋ－１の複数に特定のパルサー３０２_ｌからのアウトバウンドパルスを同時にルーティングすること、および、パルサー３０２_０～３０２_Ｌ－１の複数が同じ信号経路３１３_ｋへのパルスを同時に生成することを可能にする。図示された実例の実装形態では、信号経路３１３_０～３１３_Ｋ－１の間の信号ＣＰ_０～ＣＰ_Ｌ－１のルーティングは、パルサー３０２_０～３０２_Ｌ－１からのデジタル制御信号ｏｕｔ＿ｓｌｃｔ_０～ｏｕｔ＿ｓｌｃｔ_Ｌ－１で制御される。別の実装形態では、出力マネージャ３６０は、適切なルーティングを自律的に決定するように動作可能であってもよい（例えば、量子アルゴリズム記述は、出力マネージャ３６２のメモリにロードされ、出力マネージャ３６２によって実行されることになる命令を含む場合）。

【0036】

[0043]デジタルマネージャ３５４は、量子コントローラ２１０の様々な回路、および／または、量子コントローラ２１０に連結された外部回路への、デジタル制御信号（ＤｉｇＣｔｒｌ_０～ＤｉｇＣｔｒｌ_Ｊ－１）を処理および／またはルーティングするように動作可能な回路を備える。図示された実例の実装形態では、デジタルマネージャは、デジタルマネージャ３５４によって処理され、ルーティングされることになるデジタル信号Ｄ_ｌ、および、デジタルマネージャ３５４のどの出力ポートに信号Ｄ_ｌがルーティングされるべきかを示す制御信号Ｄ＿ｐｏｒｔ_ｌを、（例えば、信号経路３０４_０～３０４_Ｎ－１の１つ以上を介して）各パルサー３０２_ｌから受信する。デジタル制御信号は、例えば、図３Ｂに示されている回路の任意の１つもしくは複数、量子プロセッサ２１８からの出力ＡＯ_０～ＡＯ_Ｋ－１を接続および切断するスイッチ／ゲート、マイクロ波ミキサおよび増幅器などの量子コントローラ２１０に連結された外部回路、ならびに／または、パルサー回路３０２_０～３０２_Ｌ－１からのリアルタイム情報について利益を得ることができる他の任意の回路にルーティングされてもよい。デジタル信号の各このような宛先は、（遅延、広がり、または、所与のデジタルパターンを伴うデジタル畳込みなど）デジタル信号に対して実施されることになる種々の動作を要求することもある。これらの動作は、デジタルマネージャ３５４によって実施されてもよく、パルサー３０２_０～３０２_Ｌ－１からの制御信号で指定されてもよい。これにより、各パルサー３０２_ｌは、種々の宛先へのデジタル信号を生成することができ、パルス生成器３０２_０～３０２_Ｌ－１の種々のパルサーは、リソースを節約しつつ同じ宛先へのデジタル信号を生成することができる。

【0037】

[0044]同期マネージャ３６６は、図３Ｂに示されている様々な回路の同期を管理するように動作可能な回路を備える。このような同期は、パルサー３０２_０～３０２_Ｌ－１の種々のパルサーが、種々の量子エレメントとの間のパルスを異なる時刻に生成、受信、および処理する、量子コントローラ２１０などのモジュール式で動的なシステムで有利である。例えば、量子アルゴリズムを実行しつつ、第１のパルサー回路３０２_１および第２のパルサー回路３０２_２は、時には、正確に同じ時間にパルスを伝送しなければならないが、普段は、互いに独立してパルスを伝送することができる。図示された実例の実装形態では、同期マネージャ３６６は、このような同期の実施時に伴うオーバヘッドを低減させる。

【0038】

[0045]データ交換回路３６４は、図３Ｂに示されている様々な回路の間のデータの交換を管理するように動作可能である。例えば、量子アルゴリズムを実行しつつ、第１のパルサー回路３０２_１および第２のパルサー回路３０２_２は、時には、情報を交換しなければならないこともある。ほんの１つの例として、パルサー３０２_１は、ＡＩ_１の特性に基づいて、未加工アウトバウンドパルスＣＰ’_２をパルサー３０２_２が生成できるように、処理したばかりのインバウンド信号ＡＩ_１の特性をパルサー３０２_２と共有しなければならないこともある。データ交換回路３６４は、このような情報交換を可能にすることができる。実例の実装形態では、データ交換回路３６４は、パルサー３０２_０～３０２_Ｌ－１が読み書きできる１つ以上のレジスタを備えることができる。

【0039】

[0046]Ｉ／Ｏマネージャ３６８は、量子コントローラ２１０と量子プログラミングサブシステム２０２との間で情報をルーティングするように動作可能である。

【0040】

[0047]図４は、図３Ｂの未加工パルサーの実例の実装形態を示す。図示された実例のパルサー３０２_ｌは、命令メモリ４０２、パルステンプレートメモリ４０４、デジタルパターンメモリ４０６、制御回路４０８、ならびに、計算および／または信号処理回路（ＣＳＰ：ｃｏｍｐｕｔｅ ａｎｄ／ｏｒ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｉｎｇ ｃｉｒｃｕｉｔｒｙ）４１０を備える。

【0041】

[0048]メモリ４０２、４０４、４０６は、任意のタイプの適切な記憶素子（例えば、ＤＲＡＭ、ＳＲＡＭ、フラッシュ等）の１つ以上を含むことができる。メモリ４０２に格納された命令は、量子アルゴリズムにおけるその役割を実行するためにパルサー３０２_ｌによって実行されることになる命令である。異なるパルサー３０２_０～３０２_Ｌ－１には、任意の特定の量子アルゴリズムで演じることになる異なる役割（例えば、異なるパルスを異なる時刻に生成すること）があるので、各パルサー３０２_ｌのための命令メモリ４０２は、そのパルサーに固有のものであってもよい。例えば、量子プログラミングサブシステム２０２からの量子アルゴリズム記述２０６は、（Ｉ／Ｏマネージャ３６８を介して）パルサー３０２_０にロードされることになる命令の第１のセット、パルサー３０２_１にロードされることになる命令の第２のセット、などを含むことができる。メモリ４０４に格納された各パルステンプレートは、パルス動作回路３５８に送信されることになるパルスを表すいずれかの任意の形状の一連の１つ以上のサンプルを含む（例えば、ガウス、ｓｉｎｃ、インパルス等）。メモリ４０６に格納された各デジタルパターンは、デジタル制御信号ＤｉｇＣｔｒｌ_０～ＤｉｇＣｔｒｌ_Ｊ－１を生成するために、デジタルマネージャ３５４に送信されることになるデジタルパルスを表すことができる一連の１つ以上のバイナリ値を含む。

【0042】

[0049]制御回路４０８は、インバウンド信号ＡＩ_ｌを処理し、未加工アウトバウンドパルスＣＰ’_ｌを生成し、デジタル制御信号ｉｎ＿ｓｌｃｔ_ｌ、ｏｕｔ＿ｓｌｃｔ_ｌ、Ｄ＿ｐｏｒｔ_ｌ、Ｄ_ｌ、ＩＦ_ｌ、Ｆ_ｌ、ｏｐｓ＿ｓｌｃｔ_ｌ、ｏｐｓ＿ｃｔｒｌ_ｌ、ｒｅｓｕｌｔｓ_ｌ、およびｄｍｏｄ＿ｓｌｃｔ_ｌを生成するために、メモリ４０２に格納された命令を実行するように動作可能である。図示された実例の実装形態では、インバウンド信号ＡＩ_ｌの処理は、ＣＳＰ回路４１０によって、および、信号ｆ＿ｄｍｏｄ_ｌに（少なくとも部分的に）基づいて、実施される。

【0043】

[0050]計算および／または信号処理回路（ＣＳＰ）４１０は、例えば、（例えば、インバウンド信号ＡＩ_ｌの）ブール代数ベースの論理および算術関数および復調を含むことができる、計算および／または信号処理関数を実施するように動作可能である。

【0044】

[0051]実例の実装形態の動作では、未加工アウトバウンドパルスＣＰ’_ｌの生成は、制御回路４０８が、（１）（例えば、ＣＳＰ４１０によって実施される計算および／または信号処理の結果に基づいて）メモリ４０４から検索するためのパルステンプレートを決定すること、（２）パルステンプレートを検索すること、（３）パルステンプレートに対していくつかの事前処理を実施すること、（４）（量子アルゴリズム記述で予め決定される、ならびに／あるいは、ＣＳＰ４１０によって実施される計算および／または信号処理の結果に基づいて動的に決定されるような）パルス動作マネージャ３５６に送信されることになるＦ、ＩＦ、ｏｐｓ＿ｓｌｃｔ_ｌ、およびｄｍｏｄ＿ｓｌｃｔ_ｌの値を決定すること、（５）パルス動作回路３５８に送信されることになるｏｐｓ＿ｃｔｒｌ_ｌの値を決定すること、（６）入力マネージャ３５２に送信されることになるｉｎ＿ｓｌｃｔ_ｌの値を決定すること、（７）（量子アルゴリズム記述で予め決定される、ならびに／あるいは、ＣＳＰ４１０によって実施される計算および／または信号処理の結果に基づいて動的に決定されるような）メモリ４０６から検索するためのデジタルパターンを決定すること、（８）（量子アルゴリズム記述で予め決定される、ならびに／あるいは、ＣＳＰ４１０によって実施される計算および／または信号処理の結果に基づいて動的に決定されるような）制御信号Ｄ＿ｐｏｒｔ_ｌとともにデジタルマネージャにデジタルパターンをＤ_ｌとして出力すること、（９）パルス動作回路３５８に未加工アウトバウンドパルスＣＰ’_ｌを出力すること、（１０）Ｉ／Ｏマネージャにｒｅｓｕｌｔｓ_ｌを出力すること、を含む。

【0045】

[0052]図５は、図３Ｂのパルス動作マネージャおよびパルス動作回路の実例の実装形態を示す。パルス動作回路３５８は、複数のパルス修正回路５０８_０～５０８_Ｌ－１を備える。パルス動作マネージャ３５６は、制御回路５０２、ルーティング回路５０６、および複数の修正設定回路５０４_０～５０４_Ｋ－１を備える。

【0046】

[0053]実例の実装形態には、パルス修正回路５０８_０～５０８_Ｌ－１とパルサー回路３０２_０～３０２_Ｌ－１との間に１対１の対応関係がある（すなわち、それぞれのＬがある）が、いつもこうである必要はない。他の実装形態では、パルサー回路３０２より少ないパルス修正回路５０８があってもよい。同様に、他の実装形態は、パルサー回路３０２より多くのパルス修正回路５０８を含むことができる。

【0047】

[0054]各パルス修正回路５０８_ｌは、アウトバウンドパルスＣＰ_ｌを出力するために、ｏｐｓ＿ｃｎｆｇ_ｌおよびｏｐｓ＿ｃｔｒｌ_ｌに応じて、未加工アウトバウンドパルスＣＰ’_ｌを処理するように動作可能である。このような処理は、未加工アウトバウンドパルスＣＰ_ｌの位相、周波数、および／または振幅を調節することを含むことができる。実例の実装形態では、ｏｐｓ＿ｃｎｆｇ_ｌは、複素数の１つ以上の行列の要素の形であり、処理は、下記に記述されるように、ｏｐｓ＿ｃｎｆｇ_ｌの１つ以上の行列を、未加工アウトバウンドパルスＣＰ_ｌの行列表現に掛けることを含む。

【0048】

[0055]例として、いくつかの事例では、パルサー３０２_０～３０２_Ｌ－１のうちの２つは、直角位相パルスペアである２つの未加工アウトバウンドパルスを生成することができる。例えば、ＣＰ’_１とＣＰ’_２が、経路３１３_３上で出力されることになる直角位相パルスペアであると仮定する。この例では、パルス動作回路３５８は、（１）

【数4】

で与えられるようなシングルサイドバンド変調を実施すること、ここで、ωは、シングルサイドバンド変調の周波数であり、ｔｉｍｅ＿ｓｔａｍｐは、基準時刻（例えば、一定の制御プロトコルの始まり）から経過した時間である、（２）

【数5】

で与えられるような基準系の回転の経過を追うこと、ここで、φは、基準時刻から基準系が集積した総位相である、ならびに／または、（３）ＩＱミキサ訂正

【数6】

を実施すること、ここで、Ｃ_００、Ｃ_０１、Ｃ_１０、およびＣ_１１は、ＩＱミキサの不完全さを訂正する行列の要素である、を行うために、１つ以上の２×２行列をＣＰ’_１とＣＰ’_２のベクトル表現に掛けることによってＣＰ_１とＣＰ_２を処理することができる。実例の実装形態では、各修正設定回路５０４_ｋは、

【数7】

、ＩＱミキサ訂正行列、

【数8】

、シングルサイドバンド周波数変調行列、および、

【数9】

、ＩＱ平面に垂直な軸（すなわち、ＩおよびＱがＸ軸およびＹ軸である場合のｚ軸）の周りでＩＱ軸を回転させるフレーム回転行列という、３つの行列の行列要素を収めるレジスタを収める。実例の実装形態では、各修正パラメータ回路５０４_ｋは、行列の積Ｃ_ｋＳ_ｋＦ_ｋおよびＳ_ｋＦ_ｋの要素を収めるレジスタも収める。

【0049】

[0056]制御回路５０２は、パルス動作回路３５８に出力されるパルス修正設定が、パルス動作回路３５８によって処理されることになる各未加工アウトバウンドパルスに特に合わされるように（例えば、どの量子エレメント２２２がパルスの宛先になるか、どの信号経路３１３がパルスの宛先になるか、等）、信号ｏｐｓ＿ｓｌｃｔ_０～ｏｐｓ＿ｓｌｃｔ_Ｌ－１およびｄｍｏｄ＿ｓｌｃｔ_０～ｄｍｏｄ＿ｓｌｃｔ_Ｌ－１に基づいてルーティング回路５０６を制御することによって、ならびに、ＩＦ_０～ＩＦ_Ｌ－１およびＦ_０～Ｆ_Ｌ－１に基づいてパルス修正設定５０４_０～５０４_Ｋ－１を更新することによって、ｏｐｓ＿ｃｏｎｆｇ_０～ｏｐｓ＿ｃｏｎｆｇ_Ｌ－１およびｆ＿ｄｅｍｏｄ_０～ｆ＿ｄｅｍｏｄ_Ｌ－１の値を生成するために、パルサー回路３０２_０～３０２_Ｌ－１と情報を交換するように動作可能である。

【0050】

[0057]各修正設定回路５０４_ｋは、後の検索、およびパルス動作回路３５８への通信のために、修正設定を格納するように動作可能な回路を備える。各修正設定回路５０４_ｋに格納された修正設定は、１つ以上の２次元複素数値行列の形であってもよい。各信号経路３１３_０～３１３_Ｋ－１は、パルス修正動作によって考慮されることになる、特定の特性（例えば、経路に沿った、相互接続、ミキサ、スイッチ、減衰器、増幅器、および／または回路の非理想性）を有することができる。同様に、各量子エレメント１２２_０～１２２_ｋは、特定の特性（例えば、共振周波数、基準系等）を有することできる。実例の実装形態では、回路５０４に格納されたパルス修正設定の数Ｋは、修正設定回路５０４_０～５０４_Ｋ－１のそれぞれが、量子エレメント１２２_０～１２２_Ｋ－１および／または経路３１３_０～３１３_Ｋ－１のうちのそれぞれの１つについての修正設定を格納するように、量子エレメント１２２_０～１２２_Ｋ－１の数、および、信号経路３１３_０～３１３_Ｋ－１の数に対応する。他の実装形態では、信号経路３１３より多くのまたは少ないパルス修正回路５０４、および、量子エレメント１２２より多くのまたは少ないパルス修正回路５０４、および、量子エレメント１２２より多くのまたは少ない信号経路３１３があってもよい。

【0051】

[0058]ルーティング回路５０６は、修正設定回路５０４_０～５０４_Ｌ－１から、（ｏｐｓ＿ｃｏｎｆｇ_０～ｏｐｓ＿ｃｏｎｆｇ_Ｌ－１として）パルス動作回路３５８に、および、（ｆ＿ｄｍｏｄ_０～ｆ＿ｄｍｏｄ_Ｌ－１として）パルサー３０２_０～３０２_Ｌ－１に修正設定をルーティングするように動作可能である。図示された実例の実装形態では、修正設定回路５０４_０～５０４_Ｋ－１のどれが、その／これらのコンテンツを、パルス修正回路５０８_０～５０８_Ｌ－１のどれに、および、パルサー３０２_０～３０２_Ｌ－１のどれに、送ったかは、制御回路５０２からの信号「ｒｏｕｔｅ」で制御される。

【0052】

[0059]信号ｏｐｓ＿ｓｌｃｔ_ｌは、どの修正パラメータ５０４_ｋをパルス修正回路５０８_ｌに送信するべきかについてパルス動作マネージャ３５６に知らせる。パルサー３０２_ｌは、パルス（例えば、量子エレメントの共振周波数、基準系、および／またはミキサ訂正）が伝送されるべき特定の量子エレメント１２２_ｋおよび／または信号経路３１３_ｋに基づいて、ｏｐｓ＿ｓｌｃｔ_ｌを決定することができる。どの量子エレメントおよび／または信号経路に特定のパルサー３０２_ｌが特定の時間にアウトバウンドパルスを送信するべきかについての決定は、量子アルゴリズム記述で予め決定されてもよく、または、実行時間中に、パルサー３０２_ｌ、および／もしくは、パルサー３０２_０～３０２_Ｌ－１の他のものによって実施される計算に基づいて決定されてもよい。制御回路５０２は、次に、パルス修正回路５０８_０～５０８_Ｌ－１のうちの正しい１つに、正しい修正設定がルーティングされるように、この情報を使用してルーティングブロック５０６を構成することができる。

【0053】

[0060]実例の実装形態では、各ｏｐｓ＿ｃｎｆｇ_ｋ信号は、２つの成分ｏｐｓ＿ｃｎｆｇ_ｋ，０およびｏｐｓ＿ｃｎｆｇ_ｋ，１を含むことができ、パルス修正回路５０８_１および５０８_２は、ＣＰ１＝ｏｐｓ＿ｃｎｆｇ_１，０×ＣＰ’_１＋ｏｐｓ＿ｃｎｇ_２，１×ＣＰ’_２、およびＣＰ２＝ｏｐｓ＿ｃｎｆｇ_１，１×ＣＰ’_１＋ｏｐｓ＿ｃｎｆｇ_２，０×ＣＰ’_２、という動作を実施することができる。直角位相パルスペアとしてＣＰ_１およびＣＰ_２を生成するために、ｏｐｓ＿ｓｌｃｔ_１およびｏｐｓ＿ｓｌｃｔ_２は、

【数10】

になるように、ｏｐｓ＿ｃｎｆｇ_１，０＝ＣＳＦ_ｋ００、ｏｐｓ＿ｃｎｆｇ_１，１＝ＣＳＦ_ｋ１０、ｏｐｓ＿ｃｎｆｇ_２，０＝ＣＳＦ_ｋ１１、およびｏｐｓ＿ｃｎｆｇ_２，１＝ＣＳＦ_ｋ０１をセットするように、パルス動作マネージャ２５６に命令することができ、ここで、ＣＳＦ_ｋｉｊは、ＣＳＦ_ｋのｉｊ番目の行列要素である。単一位相パルスとしてＣＰ_１を生成するために、ｏｐｓ＿ｓｌｃｔ_１は、ＣＰ_１＝ｃｏｓ（ω_ｋ×ｔｉｍｅ＿ｓｔａｍｐ＋φ_ｋ）ＣＰ’_１になるように、ｏｐｓ＿ｃｎｆｇｓ_１，０＝ＳＦ_ｓ００＝ｃｏｓ（ω_ｋ×ｔｉｍｅ＿ｓｔａｍｐ＋φ_ｋ）、およびｏｐｓ＿ｃｎｆｇ_２，１＝０をセットするように、パルス動作マネージャ３５６に命令することができる。したがって、このような実装形態により、各パルス生成器３０２_ｌは、直角位相パルスペアの一部として、または独立した単一位相パルスとして振舞わされることになるパルスを生成し、全てのパルス生成器の間で共有されるＣＳＦまたはＳＦ行列のいずれか１つで、これらのパルスを修正することができる。

【0054】

[0061]実例の実装形態では、デジタル信号ＩＦ_ｌは、ｏｐｓ＿ｓｌｃｔ_ｌで示された修正設定回路５０４_ｋの周波数設定を更新するように、パルス動作マネージャ３５６に命令する。実例の実装形態では、周波数設定は、（上記で説明された）行列Ｓ_ｋであり、信号ＩＦ_ｌは、行列Ｓ_ｋの要素において使用されることになる新しいω_ｋを示す新しい値を搬送する。新しい値は、例えば、パルス生成器３０２_０～３０２_Ｌ－１の１つ以上が、それぞれ異なる搬送波周波数で一連のアウトバウンドパルスＣＰを送信し、その後、対応するインバウンド信号ＡＩを測定する、（例えば、量子アルゴリズムの最初の部分として実施される）較正ルーチンの間に決定されてもよい。

【0055】

[0062]実例の実装形態では、信号Ｆ_ｌは、ｏｐｓ＿ｓｌｃｔ_ｌで示された修正設定回路５０４_ｋのフレーム設定を更新するように、パルス動作マネージャ３５６に命令する。実例の実装形態では、フレーム設定は、（上記で説明された）行列Ｆ_ｋであり、信号Ｆ_ｌは、Ｆ_ｋを回転させるためにＦ_ｋを掛けた回転行列Ｆ_ｌを搬送する。これは、

【数11】

と書くことができ、ここで、φ_ｋは、回転前の基準系であり、Δφは、基準系を回転させる量である。パルサー３０２_ｌは、所定のアルゴリズムに基づいて、または、パルス生成器３０２_ｌ、および／またはパルス生成器３０２_０～３０２_Ｌ－１の他のものによって実行時間中に実施された計算に基づいて、Δφを決定することができる。

【0056】

[0063]実例の実装形態では、信号ｄｍｏｄ＿ｓｃｌｔ_ｌは、修正設定回路５０４_ｋのどれから、パルサー３０２_ｌにｆ＿ｄｍｏｄ_ｌとして送信されることになる値を検索するべきかを、パルス動作マネージャ３５６に知らせる。パルサー３０２_ｌは、処理されることになるパルスが特定の量子エレメント１２２_ｋおよび／または信号経路３１５_ｋのどちらから到着したかに基づいて、ｄｍｏｄ＿ｓｌｃｔ_ｌを決定することができる。どの量子エレメントおよび／または信号経路から、特定のパルサー３０２_ｌが、特定の時間にインバウンドパルスを処理するべきかについての決定は、量子アルゴリズム記述で予め決定されてもよく、または、パルサー３０２_ｌ、および／もしくはパルサー３０２_０～３０２_Ｌ－１の他のものによって実行時間中に実施された計算に基づいて決定されてもよい。制御回路５０２は、次に、この情報を使用して、パルサー３０２_０～３０２_Ｌ－１のうちの正しい１つに正しい修正設定がルーティングされるように、ルーティングブロック５０６を構成することができる。例えば、パルス生成回路３０２_ｌは、量子エレメント１２２_ｋからのパルス信号Ａｌ_ｌを復調しなければならないとき、修正設定回路５０４_ｋからパルサー３０２_ｌに（ｆ＿ｄｍｏｄ_ｌとして）要素ＳＦ_ｋ００＝ｃｏｓ（ω_ｋ×ｔｉｍｅ＿ｓｔａｍｐ＋φ_ｋ）をルーティングするように、パルス動作マネージャ３５６に命令するｄｍｏｄ＿ｓｃｌｔ_ｌ信号を送信することになる。

【0057】

[0064]図示された実例の実装形態では、デジタル信号Ｃ_０～Ｃ_Ｋ－１は、信号経路３１３_０～３１３_Ｋ－１のそれぞれのために使用されることになる信号経路固有修正設定についての情報を提供する。例えば、各信号Ｃ_ｋは、アウトバウンドパルスが信号経路３１３_ｋに沿って伝搬するときにもたらされた（例えば、ミキサ、増幅器、配線等の欠陥から生じる）エラーについて、結果として出力されたアウトバウンドパルスが事前に補償されるように、未加工アウトバウンドパルスＣＰ’_ｌの行列表現を乗じることになる行列を含むことができる。事前補償の結果は、出力されたアウトバウンドパルスＣＰ_ｌが、量子プロセッサ２１８に到着した際、正規の特性を有することになるというものである。信号Ｃ_０～Ｃ_Ｋ－１は、例えば、量子コントローラ２１０自体によって、プログラミングサブシステム２０２によって、および／または、外部較正によって、計算されてもよく、Ｉ／Ｏマネージャ３６８を介して提供されてもよい。信号の計算は、量子アルゴリズムの前に実施することができる較正ルーチンの一部として行われてもよく、および／または、（例えば、量子アルゴリズム中の温度変化を補償するために）量子アルゴリズムの一部としてリアルタイムに決定／適合されてもよい。

【0058】

[0065]図６は、本開示の実例の実装形態による量子コントローラの実例の動作を示す流れ図である。

【0059】

[0066]処理は、ブロック６０２で始まり、この中で、パルサー３０２_２は、時刻Ｔ１に信号経路３１３_４で出力されることになる未加工アウトバウンドパルスＣＰ’_２，Ｔ１を生成することを決定する。決定は、メモリ４０２にロードされた命令に基づき、（例えば、ＣＳＰ４１０によって復調されたインバウンド量子エレメント読出し信号ＡＩ_２に基づいて）パルサー３０２_２のＣＳＰ４１０、および／またはパルサー３０２_０～３０２_Ｌ－１のうちの別のもののＣＳＰ４１０によって実施された計算の結果を考慮することができる。

【0060】

[0067]ブロック６０４において、パルサー３０２_２は、信号ｏｐｓ＿ｓｌｃｔ_２を介してパルス動作マネージャ３５６に、パルサー３０２_２は、５０４_４に格納されたパルス修正設定で未加工アウトバウンドパルスＣＰ’_２，Ｔ１が修正されることを望んでいることをシグナリングする。

【0061】

[0068]ブロック６０６では、パルス修正マネージャ３５６は、パルス修正設定回路５０４_４からパルス修正回路５０８_２に設定をルーティングする。

【0062】

[0069]ブロック６０８では、パルス修正回路５０８_２は、ブロック６０６で受信した設定を使用してＣＰ’_２，Ｔ１を処理する。結果は、出力されたアウトバウンド量子パルスＣＰ_２，Ｔ１である。

【0063】

[0070]ブロック６１０では、パルサー３０２_２によって指図されたように、出力マネージャ３６０は、（信号ＤＯ_４として）信号経路３１３_４にＣＰ_２，Ｔ１をルーティングする。

【0064】

[0071]ブロック６１２では、パルサー３０２_２は、時刻Ｔ２に信号経路３１３_７で出力されることになる未加工アウトバウンドパルスＣＰ’_２，Ｔ２を生成することを決定する。決定は、メモリ４０２にロードされた命令に基づき、（例えば、ＣＳＰ４１０によって復調されたインバウンド量子エレメント読出し信号ＡＩ_２に基づいて）パルサー３０２２のＣＳＰ４１０、および／またはパルサー３０２_０～３０２_Ｌ－１ののうちの別のもののＣＳＰ４１０によって実施された計算の結果を考慮することができる。

【0065】

[0072]ブロック６１４では、パルサー３０２_２は、信号ｏｐｓ＿ｓｌｃｔ_２を介してパルス動作マネージャ３５６に、パルサー３０２_２は、５０４_７に格納されたパルス修正設定で未加工アウトバウンドパルスＣＰ’_２，Ｔ２を修正することを望んでいることをシグナリングする。

【0066】

[0073]ブロック６１６では、パルス修正マネージャ３５６は、パルス修正設定回路５０４_７からパルス修正回路５０８_２に設定をルーティングする。

【0067】

[0074]ブロック６１８では、パルス修正回路５０８_２は、ブロック６１６で受信した設定を使用してＣＰ’_２，Ｔ２を処理する。結果は、出力されたアウトバウンド量子パルスＣＰ_２，Ｔ２である。

【0068】

[0075]ブロック６２０では、パルサー３０２_２によって指図されたように、出力マネージャ３６０は、（信号ＤＯ_７として）信号経路３１３_７にＣＰ_２，Ｔ２をルーティングする。

【0069】

[0076]このように、単一の量子アルゴリズムの実行時間中の異なる時刻に、単一のパルサー３０２が、（この例では量子プロセッサ２０２の２つの異なる量子エレメント１２２に対応し得る）２つの異なる経路へのパルスを生成し、パルスのそれぞれが、そのそれぞれの経路および／または量子エレメントのためにカスタマイズされた異なる処理を受ける。

【0070】

[0077]本開示の実例の実装形態によれば、量子コントローラ（例えば、２１０）は、未加工パルス生成回路（例えば、１つ以上のパルサー３０２）、パルス修正回路（例えば、３５６および３５８）、ならびに出力管理回路（例えば、３６０）を備える。未加工パルス生成回路（例えば、３０２_１）は、未加工パルス（例えば、ＣＰ_１，Ｔ１）を生成するように動作可能である。出力管理回路は、量子プロセッサの複数の要素のどの１つ以上（例えば、量子プロセッサ２１８の量子エレメント１２２_０～１２２_Ｋ－１）に、１つ以上の出力パルスが送信されるべきかに基づいて、複数の信号経路のうちの選択された１つ以上（例えば、３１３_０～３１３_Ｋ－１の１つ以上）に、１つ以上の出力パルス（例えば、ＣＰ_０～ＣＰ_Ｌ－１の１つ以上）をルーティングするように動作可能である。パルス修正回路は、未加工パルスの処理に使用するために、（例えば、５０４_０～５０４_Ｌ－１の１つ以上に格納された）１つ以上のパルス修正設定を選択するように動作可能であり、ここで、選択は、複数の信号経路のどれが、選択された１つもしくは複数の信号経路であるか（例えば、３１３_４が、選択された信号経路であってもよい）、および／または、量子プロセッサの複数の要素（ｅｌｅｍｅｎｔ）の１つもしくは複数のどれに１つもしくは複数の出力パルスが送信されるべきかに基づく。パルス修正回路は、１つ以上の出力パルスを生成するために、選択された１つ以上のパルス修正設定を使用して、未加工パルスを処理するように動作可能である。１つ以上の出力パルスは、１つ以上のパルス修正設定の第１のパルス修正設定を介して生成された第１の出力パルス、および、１つ以上のパルス修正設定の第２のパルス修正設定を介して生成された第２の出力パルスを含む。１つ以上のパルス修正設定の第１のパルス修正設定は、１つ以上の信号経路の第１の信号経路に基づいて選択されてもよく（例えば、ＣＰ_１，Ｔ１が、３１３_３のためのパルスに基づいて、５０４_３からの設定を使用して生成される）、１つ以上のパルス修正設定の第２のパルス修正設定は、第２の出力パルスが伝送されるべき１つ以上の信号経路の第２の信号経路に基づいて選択されてもよい（例えば、ＣＰ_１，Ｔ２が、３１３_４のためのパルスに基づいて、５０４_４からの設定を使用して生成される）。１つ以上のパルス修正設定の第１のパルス修正設定は、量子プロセッサの複数の要素の第１の要素の特性（例えば、周波数、位相等）に基づいて選択されてもよく（例えば、ＣＰ_１，Ｔ１が、量子エレメント１２２_３のためのパルスに基づいて、５０４_３からの設定を使用して生成される）、１つ以上のパルス修正設定の第２のパルス修正設定は、量子プロセッサの複数の要素の第２の要素の特性（例えば、周波数、位相等）に基づいて選択されてもよい（例えば、ＣＰ_１，Ｔ２が、１２２_４のためのパルスに基づいて、５０４_４からの設定を使用して生成される）。１つのまたはパルス修正設定を使用して未加工パルスを処理すると、未加工パルスと異なる搬送波周波数の出力パルスを生じることができる。１つ以上のパルス修正設定を使用して未加工パルスを処理すると、未加工パルスの基準系について回転された１つ以上の出力パルスの基準系を生じることができる。１つ以上のパルス修正設定を使用して未加工パルスを処理すると、（例えば、３６２における）選択された１つ以上の信号経路によってもたらされたエラーを補償するように未加工パルスの位相、周波数、および／または振幅を調節することができる。量子コントローラは、複数の量子エレメントからの量子エレメント読出しパルス（例えば、ＲＰ_０～ＲＰ_Ｍ－１）を受信し、（例えば、Ａ_０～Ａ_Ｌ－１の１つ以上として）未加工パルス生成回路の複数の入力の１つ以上に、量子エレメント読出しパルスのそれぞれをルーティングするように動作可能な入力管理回路（例えば、３５２）を備えることができ、１つ以上の入力は、量子コントローラによる量子計算アルゴリズムの命令の実行中に動的に決定される。パルス修正回路は、（例えば、５０４_０～５０４_Ｌ－１に）複数のパルス修正設定を格納するように動作可能であってもよい。パルス修正回路は、複数のパルス修正設定のどれが、未加工パルスに適用されるかが、量子コントローラによる量子計算アルゴリズムの命令の実行中に選択可能になるように、動的に構成可能であってもよい。複数のパルス修正設定の各パルス修正設定は、複数の信号経路のそれぞれの信号経路で使用するために構成されてもよい（例えば、５０４_０における設定は、信号経路３１３_０に合わされてもよく、５０４_１における設定は、信号経路３１３_１に合わされてもよい）。

【0071】

[0078]本明細書で使用されるように、用語「回路」および「回路」は、物理的な電子構成要素（すなわち、ハードウェア）、ならびに、ハードウェアを構成し、ハードウェアで実行し、およびまたはそうでなければ、ハードウェアに関連付けることができる任意のソフトウェアおよび／またはファームウェア（「コード」）を指す。本明細書で使用されるように、例えば、特定のプロセッサおよびメモリは、コードの第１の１つ以上のラインを実行するときの第１の「回路」を備えることができ、コードの第２の１つ以上のラインを実行するときの第２の「回路」を備えることができる。本明細書で使用されるように、「および／または」は、「および／または」によって結合されたリストにおける項目のいずれか１つ以上を意味する。例として、「ｘおよび／またはｙ」は、３つの要素のセット｛（ｘ），（ｙ），（ｘ，ｙ）｝のいずれかの要素を意味する。別の例として、「ｘ、ｙ、および／またはｚ」は、７つの要素のセット｛（ｘ），（ｙ），（ｚ），（ｘ，ｙ），（ｘ，ｚ），（ｙ，ｚ），（ｘ，ｙ，ｚ）｝のいずれかの要素を意味する。本明細書で使用されるように、用語「例示的」は、非限定的な例、事例、または例証として機能することを意味する。本明細書で使用されるように、用語「例えば（ｅ．ｇ．，）」および「例えば（ｆｏｒ ｅｘａｍｐｌｅ）」は、１つ以上の非限定的な例、事例、または例証のリストを強調する。本明細書で使用されるように、回路は、（例えば、ユーザが構成可能な設定、工場での整備等によって）機能の実施が無効にされるか、有効にされないかに関わらず、機能を実施するために（必要な場合）必要なハードウェアおよびコードを回路が備えるときはいつでも、機能を実施するように「動作可能」である。本明細書で使用されるように、用語「に基づく」は、「に少なくとも部分的に基づく」を意味する。例えば、「ｙに基づくｘ」は、「ｘ」が「ｙ」に少なくとも部分的に基づく（および、例えば、ｚにも基づくことがある）ことを意味する。

【0072】

[0079]本方法および／またはシステムは、ハードウェア、ソフトウェア、または、ハードウェアとソフトウェアの組合せで実現されてもよい。本方法および／またはシステムは、少なくとも１つのコンピューティングシステムに集中した様式で、または、いくつかの相互接続されたコンピューティングシステムにわたって異なる要素が拡散された分散した様式で、実現されてもよい。本明細書で説明された方法を実行するために適合された任意の種類のコンピューティングシステムまたは他の装置が適している。典型的な実装形態は、１つ以上の特定用途向け集積回路（ＡＳＩＣ）、１つもしくは複数のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）、ならびに／または、１つもしくは複数のプロセッサ（例えば、ｘ８６、ｘ６４、ＡＲＭ、ＰＩＣ、および／もしくは他の任意の適切なプロセッサアーキテクチャ）および関連付けられたサポート回路（例えば、ストレージ、ＤＲＡＭ、フラッシュ、バスインターフェース回路等）を備えることができる。各個別的なＡＳＩＣ、ＦＰＧＡ、プロセッサ、または他の回路は、「チップ」と呼ばれることもあり、複数のこのような回路は、「チップセット」と呼ばれることもある。別の実装形態は、機械によって実行されると、本開示で説明されたような処理を機械が実施するコードの１つ以上のラインを格納した非一時的機械可読（例えば、コンピュータ可読）媒体（例えば、フラッシュドライブ、光ディスク、磁気ストレージディスク、または同様のもの）を備えることができる。別の実装形態は、機械によって実行されると、（例えば、ソフトウェアおよび／またはファームウェアをその回路にロードして）本開示で説明されたシステムとして動作するように機械が構成されるコードの１つ以上のラインを格納した非一時的機械可読（例えば、コンピュータ可読）媒体（例えば、フラッシュドライブ、光ディスク、磁気ストレージディスク、または同様のもの）を備えることができる。

【0073】

[0080]本方法および／またはシステムは、一定の実装形態に関して説明されてきたが、本方法および／またはシステムの範囲から逸脱することなく、様々な変更が行われてもよく、均等物が代用されてもよいことが当業者によって理解されよう。さらに、本開示の範囲から逸脱することなく、特定の状況または材料を本開示の教示に適合させるために、多くの修正が行われてもよい。したがって、本方法および／またはシステムは、開示された特定の実装形態に限定されないということ、ならびに、本方法および／またはシステムは、添付の特許請求の範囲に含まれる全ての実装形態を含むということが意図される。

【図1】

【図2】

【図3A】

【図3B】

【図4】

【図5】

【図6】