(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-03-28
(45)【発行日】2023-04-05
(54)【発明の名称】表示装置
(51)【国際特許分類】
G09F 9/30 20060101AFI20230329BHJP
H10K 50/00 20230101ALI20230329BHJP
H05B 33/04 20060101ALI20230329BHJP
H05B 33/22 20060101ALI20230329BHJP
H05B 33/06 20060101ALI20230329BHJP
H05B 33/02 20060101ALI20230329BHJP
G06F 3/041 20060101ALI20230329BHJP
G06F 3/044 20060101ALI20230329BHJP
H10K 59/00 20230101ALI20230329BHJP
【ＦＩ】
G09F9/30 330
G09F9/30 365
G09F9/30 309
G09F9/30 338
H05B33/14 A
H05B33/04
H05B33/22 Z
H05B33/06
H05B33/02
G06F3/041 430
G06F3/044 120
G06F3/041 412
H10K50/00
H10K59/00
【請求項の数】
10
(21)【出願番号】P 2019096674
(22)【出願日】2019-05-23
(65)【公開番号】P2020056991
(43)【公開日】2020-04-09
【審査請求日】2022-03-03
(31)【優先権主張番号】10-2018-0117098
(32)【優先日】2018-10-01
(33)【優先権主張国・地域又は機関】KR
(73)【特許権者】
【識別番号】512187343
【氏名又は名称】三星ディスプレイ株式會社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１， Ｓａｍｓｕｎｇ－ｒｏ， Ｇｉｈｅｕｎｇ－ｇｕ， Ｙｏｎｇｉｎ－ｓｉ， Ｇｙｅｏｎｇｇｉ－ｄｏ， Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110000051
【氏名又は名称】弁理士法人共生国際特許事務所
(72)【発明者】
【氏名】崔 ジュン 源
(72)【発明者】
【氏名】ファン 元 美
(72)【発明者】
【氏名】閔 俊 ヨン
(72)【発明者】
【氏名】鄭 光 哲
【審査官】新井 重雄
(56)【参考文献】
【文献】特開２０１８－０６３６６９（ＪＰ，Ａ）
【文献】国際公開第２０１８／１２８０３３（ＷＯ，Ａ１）
【文献】米国特許出願公開第２０１７／０２７７２８８（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１８／００４０６７２（ＵＳ，Ａ１）
【文献】特開２０１８－１２４８１６（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０９Ｆ ９／３０
Ｈ１０Ｋ ５０／００
Ｈ１０Ｋ ５９／００
Ｈ０５Ｂ ３３／０４
Ｈ０５Ｂ ３３／２２
Ｈ０５Ｂ ３３／０６
Ｈ０５Ｂ ３３／０２
Ｇ０６Ｆ ３／０４１
Ｇ０６Ｆ ３／０４４
(57)【特許請求の範囲】
【請求項1】
基板と、前記基板上に位置する発光素子と、
前記発光素子をカバーする封止膜と、
前記封止膜上に位置する検知電極と、
前記基板上に位置し、前記封止膜をカバーする領域と離隔された平坦化膜と、
前記基板上に位置し、前記平坦化膜と離隔されたパッド電極と、
前記平坦化膜上で延長され、前記パッド電極と電気的に接続された第１検知配線と、
前記検知電極から延長され、前記平坦化膜及び前記第１検知配線上で前記第１検知配線と接続された第２検知配線と、を含むことを特徴とする表示装置。
【請求項2】
前記発光素子と電気的に接続されたトランジスタと、前記トランジスタの一部をカバーする第１絶縁膜グループと、
前記パッド電極を支持する第２絶縁膜グループと、をさらに含み、
前記平坦化膜の一端は前記第１絶縁膜グループをカバーし、
前記第１検知配線及び前記第２検知配線は前記平坦化膜の一端上で接続され、
前記平坦化膜の一部は前記第１絶縁膜グループと前記第２絶縁膜グループの間の第１トレンチを充填し、
前記第１絶縁膜グループ及び前記平坦化膜の一端上に位置する前記第１検知配線の一部の高さは、前記第１トレンチに対応する前記平坦化膜の一部上に位置する前記第１検知配線の他の一部の高さより高いことを特徴とする請求項１に記載の表示装置。
【請求項3】
前記第１絶縁膜グループは第１ゲート絶縁膜及び層間絶縁膜を含み、前記第１ゲート絶縁膜は前記トランジスタのチャネルをカバーし、
前記層間絶縁膜は前記トランジスタのゲート電極をカバーすることを特徴とする請求項２に記載の表示装置。
【請求項4】
前記トランジスタのソース電極及びドレイン電極をカバーするパッシベーション膜をさらに含み、前記パッシベーション膜は前記第１検知配線の一部をカバーし、
前記パッシベーション膜は前記第１検知配線を露出させる第１開口部を含み、
前記第２検知配線は前記第１開口部を介して前記第１検知配線と接続されることを特徴とする請求項３に記載の表示装置。
【請求項5】
前記パッシベーション膜及び前記トランジスタをカバーする第１ビア膜と、前記平坦化膜及び前記第１検知配線をカバーする第１配線保護膜と、をさらに含み、
前記封止膜の一端は前記第１ビア膜と前記第１配線保護膜との間に位置し、
前記第１配線保護膜は前記第１開口部に対応する開口部を含むことを特徴とする請求項４に記載の表示装置。
【請求項6】
第３検知配線をさらに含み、前記第２絶縁膜グループは前記第３検知配線を露出させる第２開口部を含み、
前記第１検知配線は前記第２開口部を介して前記第３検知配線と接続され、
前記平坦化膜は前記第２開口部に対応する開口部を含むことを特徴とする請求項５に記載の表示装置。
【請求項7】
前記第１検知配線は前記トランジスタのソース電極またはドレイン電極と同じ物質からなり、前記第３検知配線は前記トランジスタのゲート電極と同じ物質からなることを特徴とする請求項６に記載の表示装置。
【請求項8】
第３検知配線と、前記第３検知配線と前記第１検知配線を接続させる第４検知配線と、をさらに含み、
前記第２絶縁膜グループは前記第３検知配線を露出させながら前記第４検知配線によってカバーされる第２開口部をさらに含み、
前記平坦化膜は前記第２開口部に対応して前記第４検知配線を露出させる開口部を含むことを特徴とする請求項３に記載の表示装置。
【請求項9】
前記トランジスタをカバーする第１ビア膜と、前記第１ビア膜の開口部を介して前記トランジスタのソース電極またはドレイン電極と接続される接続パターンと、
前記第１ビア膜及び前記接続パターンをカバーする第２ビア膜と、
前記第２ビア膜の開口部を介して前記接続パターンと接続される前記発光素子の第１電極と、をさらに含むことを特徴とする請求項８に記載の表示装置。
【請求項10】
前記第１検知配線は前記接続パターンと同じ物質からなり、前記第３検知配線は前記トランジスタのゲート電極と同じ物質からなり、
前記第４検知配線は前記トランジスタのソース電極またはドレイン電極と同じ物質からなることを特徴とする請求項９に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示装置に係り、より詳しくは、曲げ領域と表示領域との間の非表示領域を最小化しながら、配線を確実に接続できる表示装置に関する。
【背景技術】
【0002】
情報化技術が発達するにつれて、ユーザーと情報間の連結媒体である表示装置の重要性が浮かび上がっている。これに応じて液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）、有機発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）、プラズマ表示装置（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）などの表示装置の使用が増加している。
【0003】
表示装置は、少なくとも一部を曲げることにより、空間活用度を高めたり、ナローベゼル（ｎａｒｒｏｗ ｂｅｚｅｌ）をより容易に達成できる。
【0004】
しかし、表示装置の曲げ領域には応力が作用するため、簡単な構成が求められる。従って、曲げ領域と表示領域との間の非表示領域において、各種配線を確実に整列させる必要がある。また、上述した効果を達成するために、非表示領域は最小化することが望ましい。
【先行技術文献】
【特許文献】
【0005】
【文献】韓国特許出願公開第１０－２０１８－００１５３２６号明細書
【文献】韓国特許出願公開第１０－２０１７－０１０６６２１号明細書
【文献】韓国特許出願公開第１０－２０１８－００５９６３３号明細書
【発明の概要】
【発明が解決しようとする課題】
【0006】
解決しようとする技術的課題は、曲げ領域と表示領域との間の非表示領域を最小化しながら、配線を確実に接続できる表示装置を提供することにある。
【課題を解決するための手段】
【0007】
本発明の一実施例による表示装置は、基板と、前記基板上に位置する発光素子と、前記発光素子をカバーする封止膜と、前記封止膜上に位置する検知電極と、前記基板上に位置し、前記封止膜をカバーする領域と離隔された平坦化膜と、前記基板上に位置し、前記平坦化膜と離隔されたパッド電極と、前記平坦化膜上で延長され、前記パッド電極と電気的に接続された第１検知配線と、前記検知電極から延長され、前記平坦化膜及び前記第１検知配線上で前記第１検知配線と接続された第２検知配線と、を含む。
【0008】
前記表示装置は、前記発光素子と電気的に接続されたトランジスタと、前記トランジスタの一部をカバーする第１絶縁膜グループと、をさらに含み、前記平坦化膜の一端は前記第１絶縁膜グループをカバーし、前記第１検知配線及び前記第２検知配線は前記平坦化膜の一端上で接続される。
【0009】
前記表示装置は前記パッド電極を支持する第２絶縁膜グループをさらに含み、前記平坦化膜の一部は前記第１絶縁膜グループと前記第２絶縁膜グループの間の第１トレンチを充填する。
【0010】
前記第１絶縁膜グループ及び前記平坦化膜の一端上に位置する前記第１検知配線の一部の高さは、前記第１トレンチに対応する前記平坦化膜の一部上に位置する前記第１検知配線の他の一部の高さより高い。
【0011】
前記第１絶縁膜グループは第１ゲート絶縁膜及び層間絶縁膜を含み、前記第１ゲート絶縁膜は前記トランジスタのチャネルをカバーし、前記層間絶縁膜は前記トランジスタのゲート電極をカバーする。
【0012】
前記表示装置は、前記トランジスタのソース電極及びドレイン電極をカバーするパッシベーション膜をさらに含み、前記パッシベーション膜は前記第１検知配線の一部をカバーする。
【0013】
前記パッシベーション膜は前記第１検知配線を露出させる第１開口部を含み、前記第２検知配線は前記第１開口部を介して前記第１検知配線と接続される。
【0014】
前記表示装置は、前記パッシベーション膜及び前記トランジスタをカバーする第１ビア膜と、前記平坦化膜及び前記第１検知配線をカバーする第１配線保護膜と、をさらに含む。
【0015】
前記封止膜の一端は前記第１ビア膜と前記第１配線保護膜との間に位置する。
【0016】
前記第１配線保護膜は前記第１開口部に対応する開口部を含む。
【0017】
前記表示装置は、第３検知配線をさらに含み、前記第２絶縁膜グループは前記第３検知配線を露出させる第２開口部を含み、前記第１検知配線は前記第２開口部を介して前記第３検知配線と接続される。
【0018】
前記平坦化膜は前記第２開口部に対応する開口部を含む。
【0019】
前記第１検知配線は前記トランジスタのソース電極またはドレイン電極と同じ物質からなる。
【0020】
前記第３検知配線は前記トランジスタのゲート電極と同じ物質からなる。
【0021】
前記表示装置は、第３検知配線と、前記第３検知配線と前記第１検知配線を接続させる第４検知配線と、をさらに含み、前記第２絶縁膜グループは前記第３検知配線を露出させながら前記第４検知配線によってカバーされる第２開口部をさらに含む。
【0022】
前記平坦化膜は前記第２開口部に対応して前記第４検知配線を露出させる開口部を含む。
【0023】
前記表示装置は、前記トランジスタをカバーする第１ビア膜と、前記第１ビア膜の開口部を介して前記トランジスタのソース電極またはドレイン電極と接続される接続パターンと、前記第１ビア膜及び前記接続パターンをカバーする第２ビア膜と、前記第２ビア膜の開口部を介して前記接続パターンと接続される前記発光素子の第１電極と、をさらに含む。
【0024】
前記第１検知配線は前記接続パターンと同じ物質からなる。
【0025】
前記第３検知配線は前記トランジスタのゲート電極と同じ物質からなる。
【0026】
前記第４検知配線は前記トランジスタのソース電極またはドレイン電極と同じ物質からなる。
【発明の効果】
【0027】
本発明による表示装置は、曲げ領域と表示領域との間の非表示領域を最小化しながら、配線を確実に接続できる。
【図面の簡単な説明】
【0028】
【図1】本発明の一実施例による表示装置を説明するための図である。
【図2】本発明の一実施例による表示装置を説明するための図である。
【図3】本発明の第１実施例による第１領域を説明するための図である。
【図4】本発明の第１実施例による第２領域を説明するための図である。
【図5】本発明の第１実施例によるＩ－Ｉ’、ＩＩ－ＩＩ’、ＩＩＩ－ＩＩＩ’線に沿った断面図である。
【図6】本発明の第２実施例による第１領域を説明するための図である。
【図7】本発明の第２実施例による第２領域を説明するための図である。
【図8】本発明の第２実施例によるＩ－Ｉ’、ＩＶ－ＩＶ’、Ｖ－Ｖ’線に沿った断面図である。
【図9】本発明の一実施例による画素を説明するための図である。
【図10】本発明の一実施例による画素を説明するための図である。
【図11】本発明の一実施例による画素の駆動方法を説明するための図である。
【図12】本発明の他の実施例による画素を説明するための図である。
【図13】本発明の他の実施例による画素を説明するための図である。
【図14】本発明の他の実施例による画素を説明するための図である。
【発明を実施するための形態】
【0029】
以下、添付した図面を参照して、本発明の様々な実施例について本発明が属する技術分野で通常の知識を有する者が容易に実施できるように詳細に説明する。本発明は、様々な異なる形態で具現されてもよく、ここで説明する実施例に限定されない。
【0030】
本発明を明確に説明するために、説明と関係のない部分は省略し、明細書の全体にわたって同一または類似する構成要素に対しては同じ参照符号を付する。従って、上述した参照符号は他の図面でも使用する。
【0031】
また、図面に示した各構成の大きさ及び厚さは、説明の便宜のために任意に示したものであるため、本発明は必ずしも図示したものに限定されない。図面において、複数の層及び領域を明確に表現するために厚さを誇張して示す。
【0032】
図１及び図２は、本発明の一実施例による表示装置を説明するための図である。
図１及び図２を参照すると、本発明の一実施例による表示装置ＤＰは、基板ＳＵＢ、封止膜ＴＦＥ、検知電極ＳＣ１、ＳＣ２、検知配線ＳＬ、及び表示配線ＤＬを含む。
図１及び図２を参照すると、本発明の一実施例による表示装置ＤＰは、基板ＳＵＢ、封止膜ＴＦＥ、検知電極ＳＣ１、ＳＣ２、検知配線ＳＬ、及び表示配線ＤＬを含む。
【0033】
基板ＳＵＢは表示領域ＤＡ、非表示領域ＮＤＡ、及び付加領域ＡＤＡを含む。非表示領域ＮＤＡは表示領域ＤＡを取り囲む周辺領域であり、付加領域ＡＤＡは非表示領域ＮＤＡの一側から延長される領域である。
【0034】
基板ＳＵＢは、ほぼ長方形である。実施例によって、基板ＳＵＢは、第１方向ＤＲ１に互いに平行な１対の短辺と第２方向ＤＲ２に互いに平行な１対の長辺を含む。
【0035】
しかし、基板ＳＵＢの形状はこれに限定されず、様々な形状を有することができる。例えば、基板ＳＵＢは、直線の辺を含む閉じた形の多角形、曲線からなる辺を含む円形及び楕円、直線と曲線からなる辺を含む半円及び半楕円などの様々な形状で提供されてもよい。実施例において、基板ＳＵＢが直線からなる辺を有する場合、各形状のコーナーのうち少なくとも一部は曲線からなる。例えば、基板ＳＵＢが長方形である場合、互いに隣接する直線の辺が接する部分が所定の曲率を有する曲線に代替されてもよい。曲率は、位置によって異なって設定されてもよい。例えば、曲率は、曲線が始まる位置及び曲線の長さなどに応じて変更されてもよい。
【0036】
表示領域ＤＡは、画素が提供されて映像が表示される領域である。画素は、対応する発光素子を含む。それぞれの画素の発光素子は、有機膜を含む有機発光素子であってもよいが、これに限定されるものではなく、液晶素子、電気泳動素子、電気湿潤素子などの様々な形態で実現される。図２において、画素及び発光素子は、封止膜ＴＦＥによりカバーされるため、図示していない。
【0037】
非表示領域ＮＤＡは、画素が提供されない領域であって、映像が表示されない領域である。非表示領域ＮＤＡ上において画素に接続された表示配線ＤＬと検知電極ＳＣ１、ＳＣ２に接続された検知配線ＳＬが延長される。
【0038】
表示配線ＤＬは、走査線、データ線、電源電圧線などを含み、画素が映像を表示するように信号を提供する。このような信号は、表示配線ＤＬと接続された駆動部から提供される。
【0039】
駆動部は、走査線に沿って各画素に走査信号を提供する走査駆動部、データ線に沿って各画素にデータ電圧を提供するデータ駆動部、走査駆動部とデータ駆動部を制御するタイミング制御部などを含む。駆動部の回路構成については、図９以下に対する説明をさらに参照する。
【0040】
走査駆動部は、基板ＳＵＢ上に直接実装されてもよい。走査駆動部が基板ＳＵＢ上に直接実装される場合、画素を形成する工程のときに一緒に形成される。しかし、走査駆動部の提供場所や提供方法は、これに限定されるものではなく、別のチップまたは印刷回路基板で提供されて基板ＳＵＢ上のパッド電極に接続されてもよい。
【0041】
データ駆動部は、基板ＳＵＢ上に直接実装されてもよいが、これに限定されるものではなく、別のチップまたは印刷回路基板で提供されて基板ＳＵＢ上のパッド電極を介して画素と接続されてもよい。例えば、データ駆動部は、チップオングラス（ｃｈｉｐ－ｏｎ－ｇｌａｓｓ）、チップオンプラスチック（ｃｈｉｐ－ｏｎ－ｐｌａｓｔｉｃ）、チップオンフィルム（ｃｈｉｐ－ｏｎ－ｆｉｌｍ）などの形態で提供されて基板ＳＵＢのパッド電極に接続されてもよい。タイミング制御部は、データ駆動部とは別途に提供されるか、データ駆動部と一体に提供されてもよい。
【0042】
付加領域ＡＤＡは、非表示領域ＮＤＡを成す辺から突出する。図２を参照すると、付加領域ＡＤＡは、非表示領域ＮＤＡの短辺のうち１つに対応する辺から突出する。他の実施例において、付加領域ＡＤＡは、非表示領域ＮＤＡの長辺のうち１つの辺から突出してもよく、または４辺のうち２辺以上から突出した形態で提供されてもよい。実施例において、付加領域ＡＤＡ上にパッド電極が提供されて駆動部が接続されるか、駆動部が直接接続されてもよいが、これに限定されず、様々な構成要素が配置される。
【0043】
表示領域ＤＡと非表示領域ＮＤＡは、第１フラット領域ＦＡ１に該当する。即ち、表示領域ＤＡと非表示領域ＮＤＡは曲げられず、平らである。
【0044】
付加領域ＡＤＡの一部は第１フラット領域ＦＡ１に該当し、他の一部は曲げ領域ＢＡに該当し、さらに他の一部は第２フラット領域ＦＡ２に該当する。即ち、付加領域ＡＤＡは曲げ領域ＢＡにおいて曲げられ、第１及び第２フラット領域ＦＡ１、ＦＡ２で平らである。第２フラット領域ＦＡ２には、外部回路と接続できるパッド電極が位置する。
【0045】
曲げ領域ＢＡは、第１フラット領域ＦＡ１と第２フラット領域ＦＡ２との間に位置する。曲げ領域ＢＡにおいて、表示装置ＤＰが曲げられる線を曲げ軸Ｂ－ＡＸＩＳとするとき、曲げ軸Ｂ－ＡＸＩＳは曲げ領域ＢＡと重畳されてもよい。曲げ軸Ｂ－ＡＸＩＳは、非表示領域ＮＤＡから付加領域ＡＤＡが突出する第２方向ＤＲ２と垂直の第１方向ＤＲ１に延長される。ここで、「曲げられる」という用語は、形が固定されたのではなく、元の形から違う形に変形できるという意味であり、１つ以上の曲げ軸Ｂ－ＡＸＩＳに沿って曲げられたり（ｆｏｌｄｅｄ）、曲がったり（ｃｕｒｖｅｄ）、巻物式に巻かれる（ｒｏｌｌｅｄ）ことを含む。付加領域ＡＤＡは、曲げ軸Ｂ－ＡＸＩＳに沿って曲げられてもよく、この場合、付加領域ＡＤＡが曲げられることにより、ベゼルの幅を減少できる。
【0046】
封止膜ＴＦＥは、表示領域ＤＡの全部をカバーし、非表示領域ＮＤＡの一部をカバーする。封止膜ＴＦＥは、表示領域ＤＡの画素の発光素子及び回路素子をカバーすることにより、外部の湿気または衝撃による破損を防止する。
【0047】
検知電極ＳＣ１、ＳＣ２は封止膜ＴＦＥ上に位置する。検知電極ＳＣ１、ＳＣ２は、ユーザーの身体によるタッチを検知し、検知信号を検知配線ＳＬに提供する。検知電極ＳＣ１、ＳＣ２は、抵抗膜方式（ｒｅｓｉｓｔｉｖｅ ｔｙｐｅ）、静電容量方式（ｃａｐａｃｉｔｉｖｅ ｔｙｐｅ）、電磁誘導型（ｅｌｅｃｔｒｏ－ｍａｇｎｅｔｉｃ ｔｙｐｅ、ＥＭ）、光検知方式（ｏｐｔｉｃａｌ ｔｙｐｅ）などの様々な方式により異なる形状で構成される。例えば、検知電極ＳＣ１、ＳＣ２が静電容量方式で構成される場合、検知電極ＳＣ１、ＳＣ２は、自己静電容量方式（ｓｅｌｆ－ｃａｐａｃｉｔｉｖｅ ｔｙｐｅ）、相互静電容量方式（ｍｕｔｕａｌ－ｃａｐａｃｉｔｉｖｅ ｔｙｐｅ）などで構成される。
【0048】
検知電極ＳＣ１、ＳＣ２が自己静電容量方式で構成される場合、それぞれの検知電極ＳＣ１、ＳＣ２は独立して駆動し、それぞれの検知電極ＳＣ１、ＳＣ２とユーザーの身体が形成する静電容量による電圧の差が対応する検知配線ＳＬに提供される。
【0049】
検知電極ＳＣ１、ＳＣ２が相互静電容量方式で構成される場合、第１検知電極ＳＣ１に対応する検知配線にタッチ駆動信号が送信され、第１検知電極ＳＣ１と相互静電容量を形成する第２検知電極ＳＣ２に対応する検知配線に検知信号が受信される。ユーザーの身体が接近する場合、第１検知電極ＳＣ１と第２検知電極ＳＣ２間の相互静電容量が変化し、これによる検知信号の差によってユーザーのタッチ有無を検出する。
【0050】
検知配線ＳＬは、検知電極ＳＣ１、ＳＣ２とパッド電極を接続する。従って、パッド電極に外部タッチ駆動回路が接続される場合、検知電極ＳＣ１、ＳＣ２はユーザーのタッチ検知機能を行う。パッド電極は、付加領域ＡＤＡの第２フラット領域ＦＡ２に提供されてもよい。このとき、検知配線ＳＬは、第１フラット領域ＦＡ１、曲げ領域ＢＡ、及び第２フラット領域ＦＡ２に重畳されるように延長される。
【0051】
図３は、本発明の第１実施例による第１領域を説明するための図であり、図４は、本発明の第１実施例による第２領域を説明するための図であり、図５は、本発明の第１実施例による（図２の）Ｉ－Ｉ’、（図３の）ＩＩ－ＩＩ’、（図４の）ＩＩＩ－ＩＩＩ’線に沿った断面図である。
【0052】
第１領域Ａ１は、第１検知配線ＳＬ１が第２検知配線ＳＬ２と接続される領域であり、第２領域Ａ２は、第１検知配線ＳＬ１が第３検知配線ＳＬ３と接続される領域である。
【0053】
図３及び図４には、平坦化膜ＦＬＴ、第１乃至第３検知配線ＳＬ１、ＳＬ２、ＳＬ３、及び封止膜ＴＦＥの相対的な配置を強調して図示しており、明確な説明のため、他の一部の構成に対しては図示していない。各構成の詳細な積層構造については図５を参照する。説明の便宜上、図５では、曲げられていない状態の表示装置ＤＰを基準に説明する。
【0054】
まず、表示領域ＤＡについて説明する。
本発明の一実施例において、表示領域ＤＡには画素ＰＸｉｊが提供される。各画素ＰＸｉｊは、表示配線ＤＬのうち対応する配線に接続されたトランジスタと、トランジスタに接続された発光素子と、キャパシタＣｓｔを含む。トランジスタは、発光素子を制御するための駆動トランジスタ、駆動トランジスタをスイッチングするスイッチングトランジスタなどに該当する。トランジスタの回路的な接続構造については、図９以下の説明を参照する。図５では、説明の便宜上、１つの画素ＰＸｉｊに対して、１つのトランジスタ、１つの発光素子、及び１つのキャパシタＣｓｔを例示的に示した。
本発明の一実施例において、表示領域ＤＡには画素ＰＸｉｊが提供される。各画素ＰＸｉｊは、表示配線ＤＬのうち対応する配線に接続されたトランジスタと、トランジスタに接続された発光素子と、キャパシタＣｓｔを含む。トランジスタは、発光素子を制御するための駆動トランジスタ、駆動トランジスタをスイッチングするスイッチングトランジスタなどに該当する。トランジスタの回路的な接続構造については、図９以下の説明を参照する。図５では、説明の便宜上、１つの画素ＰＸｉｊに対して、１つのトランジスタ、１つの発光素子、及び１つのキャパシタＣｓｔを例示的に示した。
【0055】
基板ＳＵＢはガラス、樹脂（ｒｅｓｉｎ）などの絶縁性材料からなってもよい。また、基板ＳＵＢは曲がったり折り曲げられるように可撓性（ｆｌｅｘｉｂｉｌｉｔｙ）を有する材料からなってもよく、単層構造または多層構造であってもよい。
【0056】
例えば、基板ＳＵＢは、ポリスチレン（ｐｏｌｙｓｔｙｒｅｎｅ）、ポリビニルアルコール（ｐｏｌｙｖｉｎｙｌ ａｌｃｏｈｏｌ）、ポリメチルメタクリレート（Ｐｏｌｙｍｅｔｈｙｌ ｍｅｔｈａｃｒｙｌａｔｅ）、ポリエーテルスルホン（ｐｏｌｙｅｔｈｅｒｓｕｌｆｏｎｅ）、ポリアクリレート（ｐｏｌｙａｃｒｙｌａｔｅ）、ポリエーテルイミド（ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ）、ポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｎａｐｈｔｈａｌａｔｅ）、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）、ポリフェニレンスルファイド（ｐｏｌｙｐｈｅｎｙｌｅｎｅ ｓｕｌｆｉｄｅ）、ポリアリレート（ｐｏｌｙａｒｙｌａｔｅ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、ポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ）、トリアセテートセルロース（ｔｒｉａｃｅｔａｔｅ ｃｅｌｌｕｌｏｓｅ）、セルロースアセテートプロピオネート（ｃｅｌｌｕｌｏｓｅ ａｃｅｔａｔｅ ｐｒｏｐｉｏｎａｔｅ）のうち少なくとも何れか１つを含む。但し、基板ＳＵＢを構成する材料は、多様に変わってもよく、繊維強化プラスチック（ＦＲＰ、Ｆｉｂｅｒ ｒｅｉｎｆｏｒｃｅｄ ｐｌａｓｔｉｃ）などからなってもよい。
【0057】
例えば、基板ＳＵＢが多層構造である場合、複数の層の間にシリコン窒化物、シリコン酸化物、シリコン酸窒化物などの無機物が単一層または複数層で介在されてもよい。
【0058】
バッファ膜ＢＦは、基板ＳＵＢをカバーする。バッファ膜ＢＦは、トランジスタのチャネルＣＨに不純物が拡散することを防止する。バッファ膜ＢＦは、無機材料からなる無機絶縁膜であってもよい。例えば、バッファ膜ＢＦは、シリコン窒化物、シリコン酸化物、シリコン酸窒化物などで形成されてもよく、基板ＳＵＢの材料及び工程条件に応じて省略されてもよい。実施例において、バリア膜（ｂａｒｒｉｅｒ ｌａｙｅｒ）がさらに提供されてもよい。
【0059】
バッファ膜ＢＦ上にはアクティブ膜が位置する。アクティブ膜は、ドープ及びパターニングされてトランジスタのチャネルＣＨ、ソース領域及びドレイン領域を構成したり、配線を構成する。アクティブ膜は半導体素材で形成されてもよい。アクティブ膜は、ポリシリコン、アモルファスシリコン、酸化物半導体などからなる半導体パターンであってもよい。チャネルＣＨは不純物でドープされない半導体パターンで、真性半導体であってもよい。ソース領域、ドレイン領域、及び配線は、不純物がドープされた半導体パターンであってもよい。不純物としては、ｎ型不純物、ｐ型不純物、その他金属のような不純物が用いられる。
【0060】
第１ゲート絶縁膜ＧＩ１は、チャネルＣＨ及びその他アクティブ膜をカバーする。第１ゲート絶縁膜ＧＩ１は無機材料からなる無機絶縁膜であってもよい。無機材料としては、ポリシロキサン、シリコン窒化物、シリコン酸化物、シリコン酸窒化物などの無機絶縁物質を用いる。
【0061】
トランジスタのゲート電極ＧＥ及びキャパシタ下部電極ＬＥは、第１ゲート絶縁膜ＧＩ１上に位置する。ゲート電極ＧＥは、チャネルＣＨに対応する領域に重畳する。
【0062】
ゲート電極ＧＥ及びキャパシタ下部電極ＬＥは、金属からなってもよい。例えば、ゲート電極ＧＥは、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、銅（Ｃｕ）のような金属のうち少なくとも１つ、または上記金属の合金からなってもよい。また、ゲート電極ＧＥは単一膜で形成されてもよいが、これに限定されるものではなく、金属及び合金のうち２以上の物質が積層された多重膜で形成されてもよい。
【0063】
第２ゲート絶縁膜ＧＩ２は、ゲート電極ＧＥ及びキャパシタ下部電極ＬＥをカバーする。第２ゲート絶縁膜ＧＩ２は、無機材料からなる無機絶縁膜であってもよい。無機材料としては、ポリシロキサン、シリコン窒化物、シリコン酸化物、シリコン酸窒化物などを用いる。
【0064】
キャパシタ上部電極ＵＥは、第２ゲート絶縁膜ＧＩ２上に位置する。キャパシタ上部電極ＵＥは金属からなる。例えば、上記キャパシタ上部電極ＵＥは、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、銅（Ｃｕ）のような金属の少なくとも１つ、または金属の合金からなってもよい。また、キャパシタ上部電極ＵＥは、単一膜で形成されてもよいが、これに限定されるものではなく、金属の及び合金のうち２以上の物質が積層された多重膜で形成されてもよい。
【0065】
キャパシタ下部電極ＬＥとキャパシタ上部電極ＵＥは、第２ゲート絶縁膜ＧＩ２を介してキャパシタＣｓｔを構成する。図５には、キャパシタＣｓｔがキャパシタ下部電極ＬＥとキャパシタ上部電極ＵＥの２層電極構造で図示しているが、他の実施例において、キャパシタＣｓｔは、アクティブ膜を利用して３層電極構造で構成されたり、ソース／ドレイン電極ＳＥ、ＤＥと同じ層の電極を利用して３層電極構造で構成されたり、４層以上の電極構造で構成されてもよい。
【0066】
層間絶縁膜ＩＬＤは、キャパシタ上部電極ＵＥをカバーする。層間絶縁膜ＩＬＤは、無機材料からなる無機絶縁膜であってもよい。無機材料としては、ポリシロキサン、シリコン窒化物、シリコン酸化物、シリコン酸窒化物などを用いる。
【0067】
本実施例では、説明の便宜上、第１ゲート絶縁膜ＧＩ１、第２ゲート絶縁膜ＧＩ２、及び層間絶縁膜ＩＬＤを第１絶縁膜グループＩＮＧ１と称する。第１絶縁膜グループＩＮＧ１は、トランジスタの一部をカバーする。実施例において、第１絶縁膜グループＩＮＧ１は、バッファ膜ＢＦをさらに含んでもよい。
【0068】
トランジスタのソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＬＤ上に位置する。ソース電極ＳＥとドレイン電極ＤＥは、層間絶縁膜ＩＬＤ、第２ゲート絶縁膜ＧＩ２、第１ゲート絶縁膜ＧＩ１に形成されたコンタクトホールを介してアクティブ膜のソース領域とドレイン領域にそれぞれ接触する。
【0069】
ソース電極ＳＥとドレイン電極ＤＥは、金属からなってもよい。例えば、ソース電極ＳＥとドレイン電極ＤＥは、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、銅（Ｃｕ）のような金属の少なくとも１つ、または金属の合金からなってもよい。
【0070】
パッシベーション膜ＰＳＶは、トランジスタのソース電極ＳＥ及びドレイン電極ＤＥをカバーする。パッシベーション膜ＰＳＶは、無機材料からなる無機絶縁膜であってもよい。無機材料としては、ポリシロキサン、シリコン窒化物、シリコン酸化物、シリコン酸窒化物などを用いる。
【0071】
第１ビア膜ＶＩＡ１は、パッシベーション膜ＰＳＶまたはトランジスタをカバーする。第１ビア膜ＶＩＡ１は、有機材料からなる有機絶縁膜であってもよい。有機材料としては、ポリアクリル系化合物、ポリイミド系化合物、テフロン（登録商標）のようなフッ素系炭素化合物、ベンゾシクロブテン化合物などの有機絶縁物質を用いる。有機膜は、エバポレーション（ｅｖａｐｏｒａｔｉｏｎ）などの方法で蒸着される。
【0072】
接続パターンＣＮＰは、第１ビア膜ＶＩＡ１の開口部を介してトランジスタのソース電極ＳＥまたはドレイン電極ＤＥと接続される。接続パターンＣＮＰは、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、銅（Ｃｕ）のような金属の少なくとも１つ、または金属の合金からなってもよい。
【0073】
第２ビア膜ＶＩＡ２は、第１ビア膜ＶＩＡ１及び接続パターンＣＮＰをカバーする。第２ビア膜ＶＩＡ２は、有機材料からなる有機絶縁膜であってもよい。有機材料としては、ポリアクリル系化合物、ポリイミド系化合物、テフロン（登録商標）のようなフッ素系炭素化合物、ベンゾシクロブテン化合物などの有機絶縁物質を用いる。
【0074】
第１電極ＥＬ１は、第２ビア膜ＶＩＡ２の開口部を介して接続パターンＣＮＰと接続される。ここで、第１電極ＥＬ１は、実施例において、発光素子のアノードまたはカソードである。
【0075】
実施例においては、第２ビア膜ＶＩＡ２及び接続パターンＣＮＰの構成を省略し、第１電極ＥＬ１が第１ビア膜ＶＩＡ１の開口部を介してトランジスタのソース電極ＳＥまたはドレイン電極ＤＥと直接接続されてもよい。実施例において、パッシベーション膜ＰＳＶが省略されてもよい。
【0076】
第１電極ＥＬ１は、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、これらの合金などの金属膜及び／またはＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＺｎＯ（ｚｉｎｃ ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ ｔｉｎ ｚｉｎｃ ｏｘｉｄｅ）などからなってもよい。第１電極ＥＬ１は１種の金属からなってもよいが、これに限定されるものではなく、２種以上の金属、例えば、ＡｇとＭｇの合金からなってもよい。
【0077】
第１電極ＥＬ１は、基板ＳＵＢの下部方向に映像を提供する場合、透明導電膜で形成されてもよく、基板ＳＵＢの上部方向に映像を提供する場合には、金属反射膜及び／または透明導電膜で形成される。
【0078】
第１電極ＥＬ１などが形成された基板ＳＵＢ上には、各画素ＰＸｉｊの発光領域を区画する画素定義膜ＰＤＬが提供される。画素定義膜ＰＤＬは、有機材料からなる有機絶縁膜であってもよい。有機材料としては、ポリアクリル系化合物、ポリイミド系化合物、テフロン（登録商標）のようなフッ素系炭素化合物、ベンゾシクロブテン化合物などの機絶縁物質を用いる。
【0079】
画素定義膜ＰＤＬは、第１電極ＥＬ１の上面を露出し、画素ＰＸｉｊの周りに沿って基板ＳＵＢから突出されてもよい。画素定義膜ＰＤＬによって取り囲まれた画素ＰＸｉｊ領域には、有機膜ＯＬが提供されてもよい。
【0080】
有機膜ＯＬは、低分子または高分子物質を含む。低分子物質としては、銅フタロシアニン（ＣｕＰｃ：ｃｏｐｐｅｒ ｐｈｔｈａｌｏｃｙａｎｉｎｅ）、Ｎ，Ｎ－ジ（ナフタレン－１－イル）－Ｎ，Ｎ’－ジフェニル－ベンジジン（Ｎ，Ｎ’－Ｄｉ（ｎａｐｈｔｈａｌｅｎｅ－１－ｙｌ）－Ｎ，Ｎ’－ｄｉｐｈｅｎｙｌ－ｂｅｎｚｉｄｉｎｅ：ＮＰＢ）、トリス－８－ヒドロキシキノリンアルミニウム（ｔｒｉｓ－８－ｈｙｄｒｏｘｙｑｕｉｎｏｌｉｎｅ ａｌｕｍｉｎｕｍ）（Ａｌｑ３）などを含む。このような物質は、真空蒸着の方法で形成される。上記高分子物質としては、ＰＥＤＯＴ、ＰＰＶ（Ｐｏｌｙ－Ｐｈｅｎｙｌｅｎｅｖｉｎｙｌｅｎｅ）系、及びポリフルオレン（Ｐｏｌｙｆｌｕｏｒｅｎｅ）系などを含む。
【0081】
有機膜ＯＬは、単一層で提供されてもよいが、様々な機能層を含む多重層で提供されてもよい。有機膜ＯＬが多重層で提供される場合、ホール注入層（ＨＩＬ：Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ）、ホール輸送層（ＨＴＬ：Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ）、発光層（ＥＭＬ：Ｅｍｉｓｓｉｏｎ Ｌａｙｅｒ）、電子輸送層（ＥＴＬ：Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ）、電子注入層（ＥＩＬ：Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ）などが単一或いは複合構造で積層された構造を有する。このような有機膜ＯＬは、スクリーン印刷やインクジェット印刷方法、レーザー熱転写方法（ＬＩＴＩ；Ｌａｓｅｒ ｉｎｄｕｃｅｄ ｔｈｅｒｍａｌ ｉｍａｇｉｎｇ）などで形成できる。
【0082】
実施例において、有機膜ＯＬの少なくとも一部は、複数の第１電極ＥＬ１にわたって一体に形成されてもよく、複数の第１電極ＥＬ１のそれぞれに対応するように個々に提供されてもよい。
【0083】
有機膜ＯＬ上には第２電極ＥＬ２が提供される。第２電極ＥＬ２は画素ＰＸｉｊ毎に提供されてもよいが、表示領域ＤＡの大部分をカバーするように提供されてもよく、複数の画素ＰＸｉｊによって共有されてもよい。
【0084】
第２電極ＥＬ２は、実施例において、カソードまたはアノードとして使用されてもよく、第１電極ＥＬ１がアノードである場合、第２電極ＥＬ２はカソードであり、第１電極ＥＬ１がカソードである場合、第２電極ＥＬ２はアノードとして使用する。
【0085】
第２電極ＥＬ２は、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ等の金属膜及び／またはＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＺｎＯ（ｚｉｎｃ ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ ｔｉｎ ｚｉｎｃ ｏｘｉｄｅ）などの透明導電膜からなってもよい。本発明の一実施例において、第２電極ＥＬ２は金属薄膜を含む２重膜以上の多重膜からなってもよく、例えば、ＩＴＯ／Ａｇ／ＩＴＯの３重膜からなってもよい。
【0086】
第２電極ＥＬ２は、基板ＳＵＢの下部方向に映像を提供する場合、金属反射膜及び／または透明導電膜で形成され、基板ＳＵＢの上部方向に映像を提供する場合は、透明導電膜で形成される。
【0087】
上述した第１電極ＥＬ１、有機膜ＯＬ、及び第２電極ＥＬ２の集合を発光素子と称する。
【0088】
第２電極ＥＬ２上には封止膜ＴＦＥが提供される。封止膜ＴＦＥは単一層からなってもよいが、多重層からなってもよい。本実施例において、封止膜ＴＦＥは第１乃至第３封止膜ＥＮＣ１、ＥＮＣ２、ＥＮＣ３からなる。第１乃至第３封止膜ＥＮＣ１、ＥＮＣ２、ＥＮＣ３は、有機材料及び／または無機材料からなってもよい。最外郭に位置した第３封止膜ＥＮＣ３は無機材料からなる。例えば、第１封止膜ＥＮＣ１は無機材料、第２封止膜ＥＮＣ２は有機材料、第３封止膜ＥＮＣ３は無機材料からなる。無機材料の場合、有機材料に比べて水分や酸素の浸透が少ないが、弾性や可撓性が小さくてクラックに脆弱である。第１封止膜ＥＮＣ１及び第３封止膜ＥＮＣ３を無機材料で形成し、第２封止膜ＥＮＣ２を有機材料で形成することにより、クラックの伝播が防止できる。ここで、有機材料からなる層、即ち、第２封止膜ＥＮＣ２は端部が外部に露出しないように第３封止膜ＥＮＣ３によって完全にカバーされる。有機材料としては、ポリアクリル系化合物、ポリイミド系化合物、テフロン（登録商標）のようなフッ素系炭素化合物、ベンゾシクロブテン化合物などの有機絶縁物質を用い、無機材料としては、ポリシロキサン、シリコン窒化物、シリコン酸化物、シリコン酸窒化物などを用いる。
【0089】
発光素子を成す有機膜ＯＬは、外部からの水分や酸素などにより容易に破損する。封止膜ＴＦＥは有機膜ＯＬをカバーすることにより、これらを保護する。封止膜ＴＦＥは表示領域ＤＡを覆い、表示領域ＤＡの外側である非表示領域ＮＤＡまで延長される。しかし、有機材料からなる絶縁膜の場合、可撓性及び弾性などの面において有利な点があるが、無機材料からなる絶縁膜に比べて水分や酸素の浸透が容易である。本発明の一実施例において、有機材料からなる絶縁膜を介した水分や酸素の侵入を防ぐため、有機材料からなる絶縁膜の端部は外部に露出されないように無機材料からなる絶縁膜によってカバーされる。例えば、有機材料からなる第１ビア膜ＶＩＡ１、第２ビア膜ＶＩＡ２、及び画素定義膜ＰＤＬは、非表示領域ＮＤＡまで連続的に延長されず、第１封止膜ＥＮＣ１によってカバーされる。これにより、画素定義膜ＰＤＬの上面、第１ビア膜ＶＩＡ１、第２ビア膜ＶＩＡ２、及び画素定義膜ＰＤＬの側面は、無機材料を含む封止膜ＴＦＥによって封止されることにより、外部への露出が防止される。
【0090】
しかし、封止膜ＴＦＥの複層有無や材料は、これに限定されず、多様に変更されてもよい。例えば、封止膜ＴＦＥは、交互に積層された多数の有機材料層と多数の無機材料層を含んでもよい。
【0091】
検知電極ＳＣは、封止膜ＴＦＥ上に位置する。実施例において、検知電極ＳＣ及び封止膜ＴＦＥの間に追加バッファー膜が配置されてもよい。検知電極ＳＣは、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ等の金属膜及び／またはＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＺｎＯ（ｚｉｎｃ ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ ｔｉｎ ｚｉｎｃ ｏｘｉｄｅ）などの透明導電膜からなる。実施例において、１つの検知電極ＳＣは、複数の画素ＰＸｉｊをカバーする。このとき、検知電極ＳＣが不透明導電膜で構成された場合、カバーする複数の画素ＰＸｉｊを露出させる複数の開口部を含む。例えば、検知電極ＳＣは、メッシュ状に構成されてもよい。検知電極ＳＣが透明導電膜で構成された場合、検知電極ＳＣは開口部を含まないプレート状に構成されてもよい。
【0092】
次いで、非表示領域ＮＤＡ及び付加領域ＡＤＡについて説明する。以下、非表示領域ＮＤＡ及び付加領域ＡＤＡを説明するにおいて、説明の重複を避けるために、既に説明したものに対してはその説明を省略するか、簡単に説明する。
【0093】
ダムＤＡＭは、平坦化膜ＦＬＴと第２封止膜ＥＮＣ２との間に位置する。ダムＤＡＭは複層構造物であってもよく、例えば、第１ダムＤＡＭ１及び第２ダムＤＡＭ２を含んでもよい。例えば、第１及び第２ダムＤＡＭ１、ＤＡＭ２は有機材料で構成される。第１及び第２ダムＤＡＭ１、ＤＡＭ２は、それぞれ第１ビア膜ＶＩＡ１、第２ビア膜ＶＩＡ２、及び画素定義膜ＰＤＬの何れか１つに対応する。例えば、第１ダムＤＡＭ１が第１ビア膜ＶＩＡ１と同じ工程を通じて同じ物質からなる場合、第２ダムＤＡＭ２は第２ビア膜ＶＩＡ２または画素定義膜ＰＤＬと同じ工程を通じて同じ物質からなる。他の例としては、第１ダムＤＡＭ１が第２ビア膜ＶＩＡ２と同じ工程を通じて同じ物質からなる場合、第２ダムＤＡＭ２は画素定義膜ＰＤＬと同じ工程を通じて同じ物質からなる。
【0094】
ダムＤＡＭは、工程過程において、流動性の強い第２封止膜ＥＮＣ２の有機材料がダムＤＡＭの外部に流出することを防止する。無機材料からなる第１及び第３封止膜ＥＮＣ１、ＥＮＣ３はダムＤＡＭをカバーしながら延長されることにより、基板ＳＵＢまたは基板ＳＵＢの上部の他の膜との接着力が強化される。
【0095】
パッド電極ＰＤＥは基板ＳＵＢ上に位置するが、平坦化膜ＦＬＴと離隔される。パッド電極ＰＤＥは第２絶縁膜グループＩＮＧ２によって支持される。第２絶縁膜グループＩＮＧ２の各絶縁膜は、第１絶縁膜グループＩＮＧ１の各絶縁膜と対応する。パッド電極ＰＤＥは、第１パッド電極ＰＤＥ１及び第２パッド電極ＰＤＥ２を含んでもよい。第１パッド電極ＰＤＥ１は、ソース電極ＳＥ及びドレイン電極ＤＥと同じ物質で構成されてもよい。第２パッド電極ＰＤＥ２は、接続パターンＣＮＰと同じ物質で構成されてもよい。
【0096】
平坦化膜ＦＬＴは基板ＳＵＢ上に位置するが、封止膜ＴＦＥがカバーする領域と離隔される。平坦化膜ＦＬＴは、有機材料からなる有機絶縁膜であってもよい。有機材料としては、ポリアクリル系化合物、ポリイミド系化合物、テフロン（登録商標）のようなフッ素系炭素化合物、ベンゾシクロブテン化合物などの有機絶縁物質を用いる。
【0097】
本実施例において、平坦化膜ＦＬＴは、層間絶縁膜ＩＬＤの形成後、及びソース電極ＳＥ及びドレイン電極ＤＥの形成前に形成される。従って、平坦化膜ＦＬＴと第１ビア膜ＶＩＡ１は、異なる工程により形成される。実施例によって、平坦化膜ＦＬＴと第１ビア膜ＶＩＡ１は異なる有機材料を含んでもよい。
【0098】
平坦化膜ＦＬＴの一端は、第１絶縁膜グループＩＮＧ１をカバーする。また、曲げ領域ＢＡに対応する平坦化膜ＦＬＴの一部は、第１絶縁膜グループＩＮＧ１と第２絶縁膜グループＩＮＧ２の間の第１トレンチＴＣＨ１を充填する。
【0099】
無機絶縁膜は、有機絶縁膜に比べて硬度が高く、可撓性が小さいため、クラックが発生する確率が相対的に高い。無機絶縁膜にクラックが発生すると、クラックは無機絶縁膜上の配線に伝播され、結局、配線断線などの不良が発生する恐れがある。
【0100】
従って、図５に示したように、曲げ領域ＢＡで無機絶縁膜が除去されることにより、第１トレンチＴＣＨ１が形成され、第１絶縁膜グループＩＮＧ１及び第２絶縁膜グループＩＮＧ２が区分される。本実施例では、第１トレンチＴＣＨ１の領域に該当する全ての無機絶縁膜が除去されたものを図示しているが、他の実施例では、一部の無機絶縁膜を残存することもできる。このような場合、残存する一部の無機絶縁膜はスリットを含むことにより、曲げ応力を分散させる。
【0101】
第１検知配線ＳＬ１は平坦化膜ＦＬＴ上で延長され、パッド電極ＰＤＥと電気的に接続される。本実施例において、第１検知配線ＳＬ１はトランジスタのソース電極ＳＥまたはドレイン電極ＤＥと同じ工程を通じて同じ物質で構成されてもよい。
【0102】
パッシベーション膜ＰＳＶは第１検知配線ＳＬ１の一部をカバーする。また、パッシベーション膜ＰＳＶは第１検知配線ＳＬ１を露出させる第１開口部ＯＰＮ１を含む。
【0103】
第１配線保護膜ＬＰＬ１は、平坦化膜ＦＬＴ及び第１検知配線ＳＬ１をカバーする。また、第２配線保護膜ＬＰＬ２は、第１配線保護膜ＬＰＬ１をカバーする。実施例において、第２配線保護膜ＬＰＬ２の構成は省略されてもよい。第１及び第２配線保護膜ＬＰＬ１、ＬＰＬ２は、第１開口部ＯＰＮ１に対応する開口部を含んでもよい。
【0104】
第１及び第２配線保護膜ＬＰＬ１、ＬＰＬ２は有機材料からなってもよい。第１及び第２配線保護膜ＬＰＬ１、ＬＰＬ２は、それぞれ第１ビア膜ＶＩＡ１、第２ビア膜ＶＩＡ２、及び画素定義膜ＰＤＬの何れか１つに対応する。例えば、第１配線保護膜ＬＰＬ１が第１ビア膜ＶＩＡ１と同じ工程を通じて同じ物質からなる場合、第２配線保護膜ＬＰＬ２は第２ビア膜ＶＩＡ２または画素定義膜ＰＤＬと同じ工程を通じて同じ物質からなる。他の例としては、第１配線保護膜ＬＰＬ１が第２ビア膜ＶＩＡ２と同じ工程を通じて同じ物質からなる場合、第２配線保護膜ＬＰＬ２は画素定義膜ＰＤＬと同じ工程を通じて同じ物質からなる。
【0105】
第２検知配線ＳＬ２は検知電極ＳＣから延長され、平坦化膜ＦＬＴ及び第１検知配線ＳＬ１上で第１検知配線ＳＬ１と接続される。例えば、第２検知配線ＳＬ２は、第１開口部ＯＰＮ１を介して第１検知配線ＳＬ１と接続されてもよい。第２検知配線ＳＬ２は、検知電極ＳＣと同じ工程を通じて同じ物質からなる。
【0106】
本実施例によると、第１絶縁膜グループＩＮＧ１と平坦化膜ＦＬＴの一端上に位置する第１検知配線ＳＬ１の一部の高さは、第１トレンチＴＣＨ１に対応する平坦化膜ＦＬＴの一部上に位置する第１検知配線ＳＬ１の他の一部の高さより高くてもよい。
【0107】
従って、第１検知配線ＳＬ１及び第２検知配線ＳＬ２は、他のブリッジ配線なしに直接接続され、ブリッジ配線がないため、第１検知配線ＳＬ１と第２検知配線ＳＬ２間の接続信頼性が向上する。
【0108】
第３検知配線ＳＬ３は、パッド電極ＰＤＥと第１検知配線ＳＬ１を接続させる。第３検知配線ＳＬ３は、トランジスタのゲート電極ＧＥと同じ工程で同じ物質からなる。実施例において、第３検知配線ＳＬ３は、キャパシタ上部電極ＵＥと同じ工程で同じ物質からなる。実施例において、奇数番目の第３検知配線ＳＬ３はトランジスタのゲート電極ＧＥと同じ工程で同じ物質からなり、偶数番目の第３検知配線ＳＬ３はキャパシタ上部電極ＵＥと同じ工程で同じ物質からなる。逆に、偶数番目の第３検知配線ＳＬ３はトランジスタのゲート電極ＧＥと同じ工程で同じ物質からなり、奇数番目の第３検知配線ＳＬ３はキャパシタ上部電極ＵＥと同じ工程同じ物質からなる。これにより、隣接する配線間の短絡問題をより効率的に防止できる。
【0109】
第２絶縁膜グループＩＮＧ２は、第３検知配線ＳＬ３を露出させる第２開口部ＯＰＮ２を含む。また、平坦化膜ＦＬＴは、第２開口部ＯＰＮ２に対応する開口部を含む。第１検知配線ＳＬ１は、第２開口部ＯＰＮ２を介して第３検知配線ＳＬ３と接続されてもよい。
【0110】
図６は、本発明の第２実施例による第１領域を説明するための図であり、図７は、本発明の第２実施例による第２領域を説明するための図であり、図８は、本発明の第２実施例によるＩ－Ｉ’、ＩＶ－ＩＶ’、Ｖ－Ｖ’線に沿った断面図である。
【0111】
【0112】
【0113】
このような場合、図５の平坦化膜ＦＬＴを形成するための第１マスクとパッシベーション膜ＰＳＶを形成するための第２マスクが省略されてもよい。従って、工程費用が低減できる。
【0114】
図８の実施例において、第１検知配線ＳＬ１は接続パターンＣＮＰと同じ工程を通じて同じ物質からなる。
【0115】
図８の実施例は、図５とは異なり、第３検知配線ＳＬ３と第１検知配線ＳＬ１を接続させる第４検知配線ＳＬ４をさらに含む。第２絶縁膜グループＩＮＧ２の第２開口部ＯＰＮ２は第３検知配線ＳＬ３を露出させながら第４検知配線ＳＬ４によってカバーされる。平坦化膜ＦＬＴ’は、第２開口部ＯＰＮ２に対応して第４検知配線ＳＬ４を露出させる開口部を含む。第４検知配線ＳＬ４は、トランジスタのソース電極ＳＥまたはドレイン電極ＤＥと同じ物質からなる。
【0116】
図９乃至１１は、本発明の一実施例による画素を説明するための図である。
【0117】
図９を参照すると、本発明の一実施例による表示装置ＤＰは、タイミング制御部１１、データ駆動部１２、走査駆動部１３、発光駆動部１４、及び画素部１５を含む。
【0118】
タイミング制御部１１は、データ駆動部１２の仕様（ｓｐｅｃｉｆｉｃａｔｉｏｎ）に適するように階調値及び制御信号をデータ駆動部１２に提供する。また、タイミング制御部１１は、走査駆動部１３の仕様に適するようにクロック信号、走査開始信号などを走査駆動部１３に提供する。また、タイミング制御部１１は、発光駆動部１４の仕様に適するようにクロック信号、発光停止信号などを発光駆動部１４に提供する。
【0119】
データ駆動部１２は、タイミング制御部１１から受信した階調値及び制御信号を利用してデータ線Ｄ１、Ｄ２、Ｄ３、．．．、Ｄｎに提供するデータ電圧を生成する。例えば、データ駆動部１２は、クロック信号を利用して階調値をサンプリングし、階調値に対応するデータ電圧を画素行単位でデータ線Ｄ１乃至Ｄｎに印加する。ここで、ｎは自然数である。
【0120】
走査駆動部１３は、タイミング制御部１１からクロック信号、走査開始信号などを受信して走査線Ｓ１、Ｓ２、Ｓ３、．．．、Ｓｍに提供する走査信号を生成する。例えば、走査駆動部１３は、走査線Ｓ１乃至Ｓｍに順にターンオンレベルのパルスを有する走査信号を提供する。例えば、走査駆動部１３は、シフトレジスタ（ｓｈｉｆｔ ｒｅｇｉｓｔｅｒ）の形態で構成されてもよく、クロック信号の制御に応じてターンオンレベルのパルス形態である走査開始信号を次のステージ回路に順に伝達する方式で走査信号を生成する。ここで、ｍは自然数である。
【0121】
発光駆動部１４は、タイミング制御部１１からクロック信号、発光停止信号などを受信して発光線Ｅ１、Ｅ２、Ｅ３、．．．、Ｅｏに提供する発光信号を生成する。例えば、発光駆動部１４は、発光線Ｅ１乃至Ｅｏに順にターンオフレベルのパルスを有する発光信号を提供する。例えば、発光駆動部１４は、シフトレジスタの形態で構成されてもよく、クロック信号の制御に応じてターンオフレベルのパルス形態である発光停止信号を次のステージ回路に順に伝達する方法で発光信号を生成する。ここで、ｏは自然数である。
【0122】
画素部１５は画素を含む。それぞれの画素ＰＸｉｊは、対応するデータ線、走査線、及び発光線に接続される。ｉ及びｊは自然数である。画素ＰＸｉｊは、スキャントランジスタがｉ番目の走査線及びｊ番目のデータ線と接続された画素を意味する。
【0123】
図１０を参照すると、画素ＰＸｉｊはトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６、Ｍ７と、ストレージキャパシタＣｓｔ１と、有機発光ダイオードＯＬＥＤ１と、を含む。
【0124】
本実施例では、トランジスタをＰ型トランジスタとして図示しているが、当業者であれば、Ｎ型トランジスタで同じ機能をする画素回路を構成できる。
【0125】
ストレージキャパシタＣｓｔ１は、一電極が第１電源電圧線ＥＬＶＤＤに接続され、他の電極がトランジスタＭ１のゲート電極に接続される。
【0126】
トランジスタＭ１は、一電極がトランジスタＭ５の他の電極に接続され、他の電極がトランジスタＭ６の一電極に接続され、ゲート電極がストレージキャパシタＣｓｔ１の他の電極に接続される。トランジスタＭ１を駆動トランジスタと名付けてもよい。トランジスタＭ１は、ゲート電極とソース電極の電位差に応じて第１電源電圧線ＥＬＶＤＤと第２電源電圧線ＥＬＶＳＳの間に流れる駆動電流量を決める。
【0127】
トランジスタＭ２は、一電極がデータ線Ｄｊに接続され、他の電極がトランジスタＭ１の一電極に接続され、ゲート電極が現在の走査線Ｓｉに接続される。トランジスタＭ２をスイッチングトランジスタ、スキャントランジスタ、走査トランジスタなどと名付けてもよい。トランジスタＭ２は、現在の走査線Ｓｉにターンオンレベルの走査信号が印加されると、データ線Ｄｊのデータ電圧を画素ＰＸｉｊに印加させる。
【0128】
トランジスタＭ３は、一電極がトランジスタＭ１の他の電極に接続され、他の電極がトランジスタＭ１のゲート電極に接続され、ゲート電極が現在の走査線Ｓｉに接続される。トランジスタＭ３は、現在の走査線Ｓｉにターンオンレベルの走査信号が印加されると、トランジスタＭ１をダイオード状に接続させる。
【0129】
トランジスタＭ４は、一電極がトランジスタＭ１のゲート電極に接続され、他の電極が初期化電圧線ＶＩＮＴに接続され、ゲート電極が前の走査線Ｓ（ｉ－１）に接続される。他の実施例において、トランジスタＭ４のゲート電極は、他の走査線に接続されてもよい。トランジスタＭ４は、前の走査線Ｓ（ｉ－１）にターンオンレベルの走査信号が印加されると、トランジスタＭ１のゲート電極に初期化電圧ＶＩＮＴを伝達してトランジスタＭ１のゲート電極の電荷量を初期化させる。
【0130】
トランジスタＭ５は、一電極が第１電源電圧線ＥＬＶＤＤに接続され、他の電極がトランジスタＭ１の一電極に接続され、ゲート電極が発光線Ｅｉに接続される。トランジスタＭ６は、一電極がトランジスタＭ１の他の電極に接続され、他の電極が有機発光ダイオードＯＬＥＤ１のアノード電極に接続され、ゲート電極が発光線Ｅｉに接続される。トランジスタＭ５、Ｍ６は、発光トランジスタと名付けられてもよい。トランジスタＭ５、Ｍ６は、ターンオンレベルの発光信号が印加されると、第１電源電圧線ＥＬＶＤＤと第２電源電圧線ＥＬＶＳＳの間の駆動電流の経路を形成して有機発光ダイオードＯＬＥＤ１を発光させる。
【0131】
トランジスタＭ７は、一電極が有機発光ダイオードＯＬＥＤ１のアノード電極に接続され、他の電極が初期化電圧線ＶＩＮＴに接続され、ゲート電極が現在の走査線Ｓｉに接続される。他の実施例において、トランジスタＭ７のゲート電極は他の走査線に接続されてもよい。例えば、トランジスタＭ７のゲート電極は、前の走査線Ｓ（ｉ－１）またはその前の走査線、次の走査線（ｉ＋１番目の走査線）またはその次の走査線に接続されてもよい。トランジスタＭ７は、現在の走査線Ｓｉにターンオンレベルの走査信号が印加されると、有機発光ダイオードＯＬＥＤ１のアノード電極に初期化電圧を伝達して有機発光ダイオードＯＬＥＤ１に蓄積された電荷量を初期化させる。
【0132】
有機発光ダイオードＯＬＥＤ１は、アノード電極がトランジスタＭ６の他の電極に接続され、カソード電極が第２電源電圧線ＥＬＶＳＳに接続される。
【0133】
図１１は、本発明の一実施例による画素の駆動方法を説明するための図である。
【0134】
まず、データ線Ｄｊには前の画素行に対するデータ電圧ＤＡＴＡ（ｉ－１）ｊが印加され、前の走査線Ｓ（ｉ－１）にはターンオンレベル（ローレベル）の走査信号が印加される。
【0135】
現在の走査線Ｓｉにはターンオフレベル（ハイレベル）の走査信号が印加されるため、トランジスタＭ２はターンオフ状態であり、前の画素行ＤＡＴＡ（ｉ－１）ｊに対するデータ電圧が画素ＰＸｉｊに印加されることが防止される。
【0136】
このとき、トランジスタＭ４はターンオン状態となるため、トランジスタＭ１のゲート電極に初期化電圧が印加されて電荷量が初期化される。発光線Ｅｉにはターンオフレベルの発光信号が印加されるため、トランジスタＭ５、Ｍ６はターンオフ状態であり、初期化電圧の印加過程による不要な有機発光ダイオードＯＬＥＤ１の発光が防止される。
【0137】
次いで、データ線Ｄｊには現在の画素行に対するデータ電圧ＤＡＴＡｉｊが印加され、現在の走査線Ｓｉにはターンオンレベルの走査信号が印加される。これにより、トランジスタＭ２、Ｍ１、Ｍ３が導通状態となり、データ線ＤｊとトランジスタＭ１のゲート電極が電気的に接続される。従って、データ電圧ＤＡＴＡｉｊがストレージキャパシタＣｓｔ１の他の電極に印加され、ストレージキャパシタＣｓｔ１は、第１電源電圧線ＥＬＶＤＤの電圧とデータ電圧ＤＡＴＡｉｊの違いに該当する電荷量を蓄積する。
【0138】
このとき、トランジスタＭ７はターンオン状態であるため、有機発光ダイオードＯＬＥＤ１のアノード電極と初期化電圧線ＶＩＮＴが接続され、有機発光ダイオードＯＬＥＤ１は初期化電圧と第２電源電圧の電圧差に該当する電荷量でプレチャージ（ｐｒｅｃｈａｒｇｅ）または初期化される。
【0139】
その後、発光線Ｅｉにターンオンレベルの発光信号が印加されることによって、トランジスタＭ５、Ｍ６が導通され、ストレージキャパシタＣｓｔ１に蓄積された電荷量に応じてトランジスタＭ１を通過する駆動電流量が調整されて有機発光ダイオードＯＬＥＤ１に駆動電流が流れる。有機発光ダイオードＯＬＥＤ１は、発光線Ｅｉにターンオフレベルの発光信号が印加される前まで発光する。
【0140】
図１２乃至１４は、本発明の他の実施例による画素を説明するための図である。
【0141】
図１２を参照すると、本発明の他の実施例による表示装置ＤＰ’は、タイミング制御部１１、データ駆動部１２、走査駆動部１３、及び画素部１５’を含む。
【0142】
【0143】
図１３を参照すると、画素ＰＸｉｊ’は、複数のトランジスタＴ１、Ｔ２と、ストレージキャパシタＣｓｔ２と、有機発光ダイオードＯＬＥＤ２と、を含む。
【0144】
トランジスタＴ２は、ゲート電極が走査線Ｓｉに接続され、一電極がデータ線Ｄｊに接続され、他の電極がトランジスタＴ１のゲート電極に接続される。トランジスタＴ２は、スイッチングトランジスタ、スキャントランジスタ、走査トランジスタなどと名付けられてもよい。
【0145】
トランジスタＴ１は、ゲート電極がトランジスタＴ２の他の電極に接続され、一電極が第１電源電圧線ＥＬＶＤＤに接続され、他の電極が有機発光ダイオードＯＬＥＤ２のアノード電極に接続される。トランジスタＴ１は駆動トランジスタと名付けられてもよい。
【0146】
ストレージキャパシタＣｓｔ２は、トランジスタＴ１の一電極とゲート電極を接続させる。
【0147】
有機発光ダイオードＯＬＥＤ２は、アノード電極がトランジスタＴ１の他の電極に接続され、カソード電極が第２電源電圧線ＥＬＶＳＳに接続される。
【0148】
トランジスタＴ２のゲート端子に走査線Ｓｉを介してターンオンレベル（ローレベル）の走査信号が供給されると、トランジスタＴ２はデータ線ＤｊとストレージキャパシタＣｓｔ２の一電極を接続させる。従って、ストレージキャパシタＣｓｔ２には、データ線Ｄｊを介して印加されたデータ電圧ＤＡＴＡｉｊと第１電源電圧の差に応じた電圧値が書き込まれる。トランジスタＴ１は、ストレージキャパシタＣｓｔ２に書き込まれた電圧値に応じて決まった駆動電流を第１電源電圧線ＥＬＶＤＤから第２電源電圧線ＥＬＶＳＳに流れるようにする。有機発光ダイオードＯＬＥＤ２は、駆動電流量に応じた輝度で発光するようになる。
【0149】
以上、参照した図面と記載された発明の詳細な説明は、単に本発明の例示的なものであり、本発明を説明するための目的で使用されたものに過ぎず、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されるものではない。従って、本技術分野の通常の知識を有する者であれば、そこから様々な変形及び均等な他の実施例の創出が可能であることが理解できるであろう。従って、本発明の本当の技術的保護範囲は、添付の特許請求の範囲の技術的思想によって定められるべきである。
【符号の説明】
【0150】
１１ タイミング制御部
１２ データ駆動部
１３ 走査駆動部
１４ 発光駆動部
１５、１５’ 画素部
Ａ１、Ａ１’ 第１領域
Ａ２、Ａ２’ 第２領域
ＡＤＡ 付加領域
ＢＡ 曲げ領域
ＢＦ バッファ膜
ＣＨ チャネル
ＣＮＰ 接続パターン
Ｃｓｔ キャパシタ
ＤＡ 表示領域
ＤＡＭ、ＤＡＭ１、ＤＡＭ２ ダム
ＤＥ ドレイン電極
ＤＬ 表示配線
ＤＰ 表示装置
ＥＬ１、ＥＬ２ 電極
ＥＮＣ１、ＥＮＣ２、ＥＮＣ３ 封止膜
ＦＡ１、ＦＡ２ フラット領域
ＦＬＴ、ＦＬＴ’ 平坦化膜
ＧＥ ゲート電極
ＧＩ１、ＧＩ２ ゲート絶縁膜
ＩＬＤ 層間絶縁膜
ＩＮＧ１ 第１絶縁膜グループ
ＩＮＧ２ 第２絶縁膜グループ
ＬＥ キャパシタ下部電極
ＬＰＬ１、ＬＰＬ２ 配線保護膜
ＮＤＡ 非表示領域
ＯＬ 有機膜
ＯＰＮ１ 第１開口部
ＯＰＮ２ 第２開口部
ＰＤＥ、ＰＤＥ１、ＰＤＥ２ パッド電極
ＰＤＬ 画素定義膜
ＰＳＶ パッシベーション膜
ＳＣ１、ＳＣ２ 検知電極
ＳＥ ソース電極
ＳＬ 検知配線
ＳＬ１、ＳＬ２、ＳＬ３、ＳＬ４ 検知配線
ＳＵＢ 基板
ＴＣＨ１ 第１トレンチ
ＴＦＥ 封止膜
ＵＥ キャパシタ上部電極
ＶＩＡ１ 第１ビア膜
ＶＩＡ２ 第２ビア膜
１２ データ駆動部
１３ 走査駆動部
１４ 発光駆動部
１５、１５’ 画素部
Ａ１、Ａ１’ 第１領域
Ａ２、Ａ２’ 第２領域
ＡＤＡ 付加領域
ＢＡ 曲げ領域
ＢＦ バッファ膜
ＣＨ チャネル
ＣＮＰ 接続パターン
Ｃｓｔ キャパシタ
ＤＡ 表示領域
ＤＡＭ、ＤＡＭ１、ＤＡＭ２ ダム
ＤＥ ドレイン電極
ＤＬ 表示配線
ＤＰ 表示装置
ＥＬ１、ＥＬ２ 電極
ＥＮＣ１、ＥＮＣ２、ＥＮＣ３ 封止膜
ＦＡ１、ＦＡ２ フラット領域
ＦＬＴ、ＦＬＴ’ 平坦化膜
ＧＥ ゲート電極
ＧＩ１、ＧＩ２ ゲート絶縁膜
ＩＬＤ 層間絶縁膜
ＩＮＧ１ 第１絶縁膜グループ
ＩＮＧ２ 第２絶縁膜グループ
ＬＥ キャパシタ下部電極
ＬＰＬ１、ＬＰＬ２ 配線保護膜
ＮＤＡ 非表示領域
ＯＬ 有機膜
ＯＰＮ１ 第１開口部
ＯＰＮ２ 第２開口部
ＰＤＥ、ＰＤＥ１、ＰＤＥ２ パッド電極
ＰＤＬ 画素定義膜
ＰＳＶ パッシベーション膜
ＳＣ１、ＳＣ２ 検知電極
ＳＥ ソース電極
ＳＬ 検知配線
ＳＬ１、ＳＬ２、ＳＬ３、ＳＬ４ 検知配線
ＳＵＢ 基板
ＴＣＨ１ 第１トレンチ
ＴＦＥ 封止膜
ＵＥ キャパシタ上部電極
ＶＩＡ１ 第１ビア膜
ＶＩＡ２ 第２ビア膜
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】