特許 7259699 半導体光素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-04-10

(45)【発行日】2023-04-18

(54)【発明の名称】半導体光素子

(51)【国際特許分類】

   H01S 5/026 20060101AFI20230411BHJP

   H01S 5/323 20060101ALI20230411BHJP

   H01S 5/50 20060101ALI20230411BHJP

   H01S 5/042 20060101ALI20230411BHJP

   H01S 5/10 20210101ALI20230411BHJP

   G02B 6/12 20060101ALI20230411BHJP

   G02B 6/125 20060101ALI20230411BHJP

   G02B 6/122 20060101ALI20230411BHJP

【ＦＩ】

H01S5/026 618

H01S5/323

H01S5/50 610

H01S5/042 612

H01S5/10

G02B6/12 301

G02B6/125

G02B6/125 301

G02B6/12 371

G02B6/122 311

【請求項の数】 8

(21)【出願番号】P 2019195931

(22)【出願日】2019-10-29

(65)【公開番号】P2021072299

(43)【公開日】2021-05-06

【審査請求日】2022-04-21

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】藤原 直樹

(72)【発明者】

【氏名】八木 英樹

(72)【発明者】

【氏名】小路 元

(72)【発明者】

【氏名】平谷 拓生

(72)【発明者】

【氏名】菊地 健彦

(72)【発明者】

【氏名】新田 俊之

【審査官】吉岡 一也

(56)【参考文献】

【文献】特表２０１６－５０９３７０（ＪＰ，Ａ）

【文献】特表２０１８－５２７７４６（ＪＰ，Ａ）

【文献】特開２００９－２３８９０２（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１６／０１４１８３６（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１４／０２６９８００（ＵＳ，Ａ１）

【文献】特開２００２－１８５０８２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｓ ５／００－５／５０

(57)【特許請求の範囲】

【請求項1】

シリコンの導波路を有するＳＯＩ基板と、
前記ＳＯＩ基板に接合され、ＩＩＩ－Ｖ族化合物半導体で形成され、光学利得を有する利得領域と、
前記ＳＯＩ基板の上に設けられた第１電極および第２電極と、を具備し、
前記導波路は、屈曲部と、前記屈曲部を介して互いに接続され直線状に延伸する複数の直線部と、を含み、
前記利得領域は前記複数の直線部それぞれの上に位置し、
前記利得領域は、前記ＳＯＩ基板側から順に積層されたｎ型半導体層、コア層、およびｐ型半導体層を有し、
前記ｎ型半導体層、前記コア層、および前記ｐ型半導体層はそれぞれＩＩＩ－Ｖ族化合物半導体で形成され、
複数の前記利得領域はそれぞれ前記コア層および前記ｐ型半導体層を有し、
前記ｎ型半導体層は前記複数の利得領域に共有され、かつ前記複数の利得領域を電気的に接続し、
前記第１電極は前記ｎ型半導体層に接続され、前記第２電極は前記ｐ型半導体層に接続され、
前記第１電極は前記ｎ型半導体層の上に設けられ、前記ｎ型半導体層に接続される第１接続部および第１パッド部を有し、
前記第１接続部は前記複数の利得領域の間に位置し、
前記第１パッド部は前記第１接続部に接続され、前記第１接続部より大きな幅を有し、
前記第２電極は前記ｐ型半導体層に接続される第２接続部および第２パッド部を有し、
前記第２接続部は前記複数の利得領域それぞれの前記ｐ型半導体層の上に設けられ、
前記第２パッド部は前記第２接続部に接続され、前記第２接続部より大きな幅を有する半導体光素子。

【請求項2】

前記導波路の曲げ角度は９０°以上である請求項１に記載の半導体光素子。

【請求項3】

前記屈曲部の両側に設けられる第１絶縁膜を具備する請求項１または請求項２に記載の半導体光素子。

【請求項4】

前記利得領域の側面を覆う第２絶縁膜を具備し、
前記利得領域の幅は前記導波路の幅よりも大きい請求項１から請求項３のいずれか一項に記載の半導体光素子。

【請求項5】

前記屈曲部の曲率半径は１０μｍ以上である請求項１から請求項４のいずれか一項に記載の半導体光素子。

【請求項6】

前記導波路は３つ以上の前記直線部を含み、
前記３つ以上の直線部のそれぞれの上に前記利得領域が位置する請求項１から請求項５のいずれか一項に記載の半導体光素子。

【請求項7】

前記利得領域は前記導波路の上に位置するテーパ部を有する請求項１から請求項６のいずれか一項に記載の半導体光素子。

【請求項8】

前記ＳＯＩ基板は、前記導波路と光結合し、シリコンで形成された共振器を有する請求項１から請求項７のいずれか一項に記載の半導体光素子。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は半導体光素子に関するものである。

【背景技術】

【0002】

ＩＩＩ－Ｖ族化合物半導体で形成された利得領域を、導波路を形成したＳＯＩ（Silicon On Insulator）基板（いわゆるシリコンフォトニクス）に接合する技術が知られている（例えば非特許文献１）。ＳＯＩ基板にはシリコン（Ｓｉ）で形成される導波路および共振器などを設ける。ＩＩＩ－Ｖ族化合物半導体は直接遷移型であり、高い光学利得を有する。利得領域が出射する光をＳＯＩ基板の導波路で伝搬する。

【先行技術文献】

【非特許文献】

【0003】

【文献】M. A. Tran et al. “Ultra-low Noise Widely-Tunable Semiconductor Lasers Fully Integrated on Silicon”, Compound Semiconductor Week 2019, TuA3-1

【発明の概要】

【発明が解決しようとする課題】

【0004】

スペクトル線幅を狭くしレーザ光の単色性を高め、かつ高出力化するためには、長い利得領域が有効である。しかし利得領域が長くなることで半導体光素子も大型化してしまう。そこで、良好な特性が得られ、かつ小型化が可能な半導体光素子を提供することを目的とする。

【課題を解決するための手段】

【0005】

本発明に係る半導体光素子は、シリコンの導波路を有するＳＯＩ基板と、前記ＳＯＩ基板に接合され、ＩＩＩ－Ｖ族化合物半導体で形成され、光学利得を有する利得領域と、を具備し、前記導波路は、屈曲部と、前記屈曲部を介して互いに接続され直線状に延伸する複数の直線部と、を含み、前記利得領域は前記複数の直線部それぞれの上に位置するものである。

【発明の効果】

【0006】

上記発明によれば良好な特性が得られ、かつ小型化が可能である。

【図面の簡単な説明】

【0007】

【図1】図１（ａ）は実施例１に係る半導体光素子を例示する平面図である。図１（ｂ）は利得領域付近を拡大した平面図である。

【図2】図２（ａ）から図２（ｄ）は半導体光素子を例示する断面図である。

【図3】図３は比較例に係る半導体光素子を例示する平面図である。

【図4】図４（ａ）は実施例２に係る半導体光素子を例示する平面図であり、図４（ｂ）は半導体光素子を例示する断面図である。

【発明を実施するための形態】

【0008】

[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。

【0009】

本願発明の一形態は、（１）シリコンの導波路を有するＳＯＩ基板と、前記ＳＯＩ基板に接合され、ＩＩＩ－Ｖ族化合物半導体で形成され、光学利得を有する利得領域と、を具備し、前記導波路は、屈曲部と、前記屈曲部を介して互いに接続され直線状に延伸する複数の直線部と、を含み、前記利得領域は前記複数の直線部それぞれの上に位置する半導体光素子である。導波路を曲げることで半導体光素子を小型化することができる。また、複数の利得領域によって狭いスペクトル線幅および高い出力など良好な特性を得ることができる。
（２）前記導波路の曲げ角度は９０°以上でもよい。半導体光素子を小型化することができる。
（３）前記屈曲部の両側に設けられる第１絶縁膜を具備してもよい。屈曲部と第１絶縁膜との屈折率差が大きく、光閉じ込めが強い。したがって屈曲部における光の損失は抑制される。
（４）前記利得領域の側面を覆う第２絶縁膜を具備し、前記利得領域の幅は前記導波路の幅よりも大きくてもよい。導波路と比較して、横方向における利得領域の光閉じ込めは弱い。利得領域が直線部に設けられ、屈曲しないため、光の損失が抑制される。
（５）前記屈曲部の曲率半径は１０μｍ以上でもよい。これにより半導体光素子を小型化することができる。
（６）前記導波路は３つ以上の前記直線部を含み、前記３つ以上の直線部のそれぞれの上に前記利得領域が位置してもよい。これにより良好な特性を得ることができ、かつ小型化が可能である。
（７）前記ＳＯＩ基板の上に設けられた第１電極および第２電極を具備し、前記利得領域は、前記ＳＯＩ基板側から順に積層されたｎ型半導体層、コア層、およびｐ型半導体層を有し、前記ｎ型半導体層、前記コア層、および前記ｐ型半導体層はそれぞれＩＩＩ－Ｖ族化合物半導体で形成され、前記第１電極は前記ｎ型半導体層に接続され、前記第２電極は前記ｐ型半導体層に接続されてもよい。第１電極および第２電極を用いてコア層にキャリアを注入することができる。
（８）複数の前記利得領域はそれぞれ前記コア層および前記ｐ型半導体層を有し、前記ｎ型半導体層は前記複数の利得領域に共有され、かつ前記複数の利得領域を電気的に接続し、前記第１電極は前記ｎ型半導体層の上に設けられ、前記ｎ型半導体層に接続される第１接続部および第１パッド部を有し、前記第１接続部は前記複数の利得領域の間に位置し、前記第１パッド部は前記第１接続部に接続され、前記第１接続部より大きな幅を有し、前記第２電極は前記ｐ型半導体層に接続される第２接続部および第２パッド部を有し、前記第２接続部は前記複数の利得領域それぞれの前記ｐ型半導体層の上に設けられ、前記第２パッド部は前記第２接続部に接続され、前記第２接続部より大きな幅を有してもよい。第１電極および第２電極を用いてコア層にキャリアを注入することができる。また、第１接続部および第２接続部により電気抵抗を低くすることができる。
（９）前記利得領域は前記導波路の上に位置するテーパ部を有してもよい。利得領域と導波路との間で光結合の効率を高めることができる。
（１０）前記ＳＯＩ基板は、前記導波路と光結合し、シリコンで形成された共振器を有してもよい。共振器により光の波長を選択することができる。

【0010】

［本願発明の実施形態の詳細］
本願発明の実施形態に係る半導体光素子の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【実施例1】

【0011】

図１（ａ）は実施例１に係る半導体光素子１００を例示する平面図である。図１（ｂ）は利得領域付近を拡大した平面図である。図２（ａ）から図２（ｄ）は半導体光素子１００を例示する断面図である。

【0012】

図１（ａ）および図１（ｂ）に示すように、半導体光素子１００は、基板１０および利得領域２０を有し、シリコンフォトニクスを用いたハイブリッド型の波長可変レーザ素子である。基板１０の表面には３つの利得領域２０、２つのリング共振器１９、電極１７、３０および３２が設けられている。半導体光素子１００の表面は不図示の絶縁膜に覆われる。

【0013】

図２（ａ）に示すように、利得領域２０は導波路１１の上に位置し、順に積層されたｎ型半導体層２２、コア層２４およびｐ型半導体層２６を有する。図２（ａ）から図２（ｄ）に示すように、基板１０は順に積層された基板１２、酸化シリコン（ＳｉＯ_２）層１４、シリコン（Ｓｉ）層１６を含むＳＯＩ基板である。ＳｉＯ_２層１４の厚さは例えば２μｍである。Ｓｉ層１６の厚さは例えば２２０ｎｍである。基板１０のうちＳｉ層１６には図１（ａ）に示す導波路１１、リング共振器１９が設けられている。基板１０の端面には光の反射を防止するコーティングを施す。半導体光素子１００のＸ軸方向の長さＬ１は例えば１７００μｍであり、Ｙ軸方向の長さＬ２は例えば６００μｍである。

【0014】

図１（ａ）および図１（ｂ）に示すように、導波路１１は屈曲部１１ａおよび直線部１１ｂを有する。屈曲部１１ａは例えば半円弧状である。屈曲部１１ａは、クロソイド曲線やレイズドコサイン曲線を組み合わせた形状でもよい。屈曲部１１ａの両端から１つずつ直線部１１ｂがＸ軸方向に延伸する。３つの直線部１１ｂはＹ軸方向に並び、互いに離間し、屈曲部１１ａを介して互いに接続される。すなわち、基板１０のうち２つのリング共振器１９に挟まれた領域に、屈曲部１１ａにおいて１８０°屈曲した導波路１１が配置される。

【0015】

３つの直線部１１ｂのうち＋Ｙ側のものは基板１０の－Ｘ側端部付近で２つに分岐する。当該２つの導波路１１はリング共振器１９に光結合し、基板１０の－Ｘ側端部に到達する。３つの直線部１１ｂのうち－Ｙ側のものは基板１０の＋Ｘ側端部付近で２つに分岐する。当該２つの導波路１１はリング共振器１９に光結合し、基板１０の＋Ｘ側端部に到達する。３つの直線部１１ｂのうち中央のものの両端は屈曲部１１ａに接続される。

【0016】

３つの直線部１１ｂそれぞれの上に利得領域２０が接合され、屈曲部１１ａの上には接合されない。１つの利得領域２０は１つの直線部１１ｂに重なり、かつ光結合する。利得領域２０は直線部１１ｂと同様にＸ軸方向に延伸する直線形状を有する。利得領域２０のＸ軸方向の長さＬ３は例えば８００μｍである。

【0017】

電極３０はｎ型のオーミック電極であり、パッド３０ａおよび３つの接続部３０ｂを有する。電極３２はｐ型のオーミック電極であり、パッド３２ａおよび３つの接続部３２ｂを有する。パッド３０ａは３つの利得領域２０の－Ｙ側に位置する。接続部３０ｂはパッド３０ａに電気的に接続され、利得領域２０に隣接しかつ離間し、Ｘ軸方向に延伸する。パッド３２ａは３つの利得領域２０の＋Ｙ側に位置する。接続部３２ｂはパッド３２ａに電気的に接続され、利得領域２０の上に配置され、Ｘ軸方向に延伸する。

【0018】

電極３０は例えば金、ゲルマニウムおよびＮｉの合金（ＡｕＧｅＮｉ）などの金属で形成される。電極３２は例えば例えばチタン、白金および金の積層体（Ｔｉ／Ｐｔ／Ａｕ）である。電極３０および３２の厚さは例えば１μｍである。パッド３０ａおよび３２ａそれぞれのＹ軸方向の幅は例えば１００μｍ以上である。接続部３０ｂの幅は例えば１５μｍである。電極３０および３２にＡｕのメッキ層などを設けてもよい。電極１７はリング共振器１９の上に設けられ、例えばＴｉなどの金属で形成される。

【0019】

図１（ｂ）に示すように利得領域２０およびｎ型半導体層２２はテーパ部２１および２３をそれぞれ有する。テーパ部２１および２３はＸ軸方向に沿って先細りであり、導波路１１の上に位置する。テーパ部２１はｎ型半導体層２２のＸ軸方向の端部に設けられている。テーパ部２３はテーパ部２１よりも上側、かつ利得領域２０のコア層２４およびｐ型半導体層２６のＸ軸方向の端部に設けられている。テーパ部２１および２３それぞれの長さは例えば１５０μｍ、先端の幅は０．４μｍである。利得領域２０の－Ｘ側端部側にもテーパ部２１および２３が設けられる。

【0020】

図２（ａ）は図１（ａ）の線Ａ－Ａに沿った断面図である。図２（ｂ）は図１（ａ）の線Ｂ－Ｂに沿った断面図である。図２（ｃ）は図１（ａ）の線Ｃ－Ｃに沿った断面図である。図２（ｄ）は図１（ａ）の線Ｄ－Ｄに沿った断面図である。

【0021】

図２（ａ）に示すように、基板１０のＳｉ層１６に導波路１１および溝１３が設けられる。１つの導波路１１のＹ軸方向の両側に溝１３が位置する。導波路１１の幅Ｗ２および溝１３の幅はそれぞれ例えば１μｍである。溝１３においてＳｉＯ_２層１４が露出してもよいし、Ｓｉ層１６が溝１３の底面を形成してもよい。導波路１１の利得領域２０と重なる部分では、導波路１１の側面は空気に露出する。

【0022】

基板１０の表面に絶縁膜３４が設けられている。図２（ｂ）から図２（ｄ）に示すように、導波路１１のうち利得領域２０と重ならない部分は絶縁膜３４に覆われ、両側は絶縁膜３４で埋め込まれる。図２（ｂ）および図２（ｃ）に示すように、パッド３０ａおよび３２ａと導波路１１との間には絶縁膜３４が介在し、パッドと導波路１１とは接触しない。図２（ｄ）に示すように、導波路１１の屈曲部１１ａの側面および上面は絶縁膜３４で覆われる。屈曲部１１ａはパッドに重ならなくてもよいし、重なってもよい。

【0023】

図２（ａ）に示すように、利得領域２０は導波路１１の上に位置し、順に積層されたｎ型半導体層２２、コア層２４およびｐ型半導体層２６を有する。１つの利得領域２０におけるコア層２４およびｐ型半導体層２６のＹ軸方向の幅Ｗ１は例えば２μｍである。ｎ型半導体層２２は３つの導波路１１の上にわたって設けられ、３つの利得領域２０に共有される。３つの利得領域２０はｎ型半導体層２２により電気的に接続される。コア層２４およびｐ型半導体層２６の側面は絶縁膜２８で覆われる。絶縁膜２８間の距離Ｄ１は例えば２０μｍである。

【0024】

ｎ型半導体層２２は例えば厚さ０．３μｍのｎ型インジウムリン（ｎ－ＩｎＰ）で形成される。コア層２４は例えばノンドープのガリウムインジウム砒素リン（ｉ－ＧａＩｎＡｓＰ）で形成された複数の井戸層およびバリア層を含み、多重量子井戸構造（ＭＱＷ：Multi Quantum Well）を有する。コア層２４の厚さは例えば０．３μｍである。ｐ型半導体層２６は例えば厚さ２μｍのｐ－ＩｎＰで形成される。ｐ型半導体層２６はｐ－ＩｎＰの上部にｐ型ガリウムインジウム砒素（ｐ－ＧａＩｎＡｓ）の層をさらに含んでもよい。絶縁膜２８および３４は例えばＳｉＯ_２などの絶縁体で形成される。絶縁膜２８の厚さは例えば０．５μｍであり、絶縁膜３４の厚さは例えば１．５μｍである。

【0025】

図２（ａ）に示すように、パッド３０ａおよび接続部３０ｂはｎ型半導体層２２の表面に設けられ、ｎ型半導体層２２に電気的に接続される。図２（ｂ）および図２（ｃ）に示すように、パッド３０ａおよび３２ａは絶縁膜３４の表面に位置し、導波路１１から離間する。図２（ａ）に示すように、接続部３２ｂはｐ型半導体層２６の表面に設けられ、ｐ型半導体層２６に電気的に接続される。

【0026】

各利得領域２０はＺ軸方向に沿ってｐｉｎ構造を有している。電極３０および３２に電圧を印加することで、３つの利得領域２０のコア層２４にキャリアを注入し、光を出射させる。光は導波路１１を伝搬しリング共振器１９に入射する。リング共振器１９は光の一部を利得領域２０側に反射させ、一部を透過させる。基板１０の端部に達する４つの導波路１１のうちいずれか１つから光を出射することができる。２つのリング共振器１９の半径は互いに異なり、反射スペクトルも異なる。２つのリング共振器１９の反射ピークが一致する波長が発振波長となる。電極１７は電力の入力により発熱するヒータとして機能する。電極１７によりリング共振器１９の温度を変化させることで、リング共振器１９の屈折率を変化させ、発振波長を例えば４０ｎｍの範囲内で可変とする。発振波長は例えば１５５０ｎｍ±２０ｎｍである。

【0027】

半導体光素子１００の製造方法を説明する。ウェハ状の基板１０の表面に導波路１１およびリング共振器１９を形成する。基板１０には変調器などの光回路を設けてもよい。化合物半導体のウェハに有機金属気相成長法（ＯＭＶＰＥ：Organometallic Vapor Phase Epitaxy）などでｐ型半導体層２６、コア層２４およびｎ型半導体層２２を順にエピタキシャル成長する。ウェハを切断して複数の小片を形成する。例えば小片および基板１０の表面にプラズマを照射することで活性化し、小片を基板１０に接合する。小片にエッチングを行い図１（ａ）および図２（ａ）に示すような利得領域２０を形成する。ウェハをダイシングし、複数の半導体光素子１００を取得する。

【0028】

図３は比較例に係る半導体光素子１００Ｃを例示する平面図である。半導体光素子１００Ｃの導波路１１は屈曲部を有さず、Ｘ軸方向に延伸し、リング共振器１９に光結合する。半導体光素子１００Ｃは１つの利得領域４０を有する。

【0029】

スペクトル線幅を狭くし、かつ高い光出力を得るためには利得領域４０を長くする。例えば実施例１の３つの利得領域２０と同程度のスペクトル線幅および光出力を１つの利得領域４０で得るため、利得領域４０の長さＬ６は実施例１における長さＬ３より長く、例えば２４００μｍである。長い利得領域４０を搭載するため、基板１０のＸ軸方向の長さＬ４は実施例１の長さＬ１より大きく、例えば３３００μｍである。基板１０のＹ軸方向の長さＬ５は例えばＬ２と同じく６００μｍである。このように比較例においては半導体光素子１００Ｃが大型化する。この結果、１つのウェハから得られる半導体光素子の個数が少なくなり、コストが増加する。

【0030】

一方、実施例１によれば、導波路１１は屈曲部１１ａおよび直線部１１ｂを含む。３つの直線部１１ｂのそれぞれに利得領域２０を接合する。３つの利得領域２０により、１つの長い利得領域４０と同程度に狭いスペクトル線幅および高い光出力を得ることができる。導波路１１が屈曲しているため、半導体光素子１００を小型化することができる。

【0031】

図１（ａ）および図１（ｂ）に示すように導波路１１は屈曲部１１ａにおいて１８０°折り返し、ジグザグ状である。これにより基板１０上に３つの直線部１１ｂを並列させることができる。直線部１１ｂと同じく、３つの利得領域２０が並列する。この結果、半導体光素子１００を効果的に小型化することができる。具体的には、１つの利得領域２０の長さＬ３は利得領域４０の長さＬ６の１／３程度である。半導体光素子１００のＸ軸方向の長さＬ１を比較例の長さＬ４の半分程度にすることができる。したがって半導体光素子１００の大きさを比較例の５０％程度まで小さくすることができる。１つのウェハから得られる半導体光素子１００の個数を１．４倍などに増加させることができ、コストの低下が可能となる。

【0032】

導波路１１はＳｉで形成される。図２（ａ）に示すように導波路１１のうち利得領域２０に重なる部分の両側は空気に露出する。図２（ｂ）から図２（ｄ）に示すように導波路１１の他の部分は絶縁膜３４に露出する。Ｓｉの屈折率はおよそ３．５であり、空気の屈折率は１であり、ＳｉＯ_２の絶縁膜３４の屈折率はおよそ１．５である。導波路１１と外側との屈折率差が大きく、導波路１１の光閉じ込めは強い。したがって屈曲部１１ａを含む導波路１１における光の損失は小さい。

【0033】

屈曲部１１ａの両側の絶縁膜３４はＳｉＯ_２以外にＳｉＮ_ｘ（ｘは組成を表す）、ポリマーなど絶縁体で形成されてもよい。光閉じ込めを強めるため、Ｓｉとの屈折率差が大きな絶縁膜であることが好ましい。屈曲部１１ａの両側は空気に露出してもよい。導波路１１のうち利得領域２０に重なる部分の両側は絶縁膜３４に埋め込まれてもよい。

【0034】

屈曲部１１ａの曲率半径は例えば５０μｍであり、直線部１１ｂ間の距離を小さくすることができる。このため半導体光素子１００の効果的な小型化が可能である。曲率半径は５０μｍ以下、３０μｍ以下、２０μｍ以下でもよく、１０μｍ以上である。曲率半径を小さくすることで小型化が可能である。また、導波路１１の光閉じ込めが強いため、曲率半径が小さくても光の損失は抑制される。

【0035】

一方、利得領域２０はＩＩＩ－Ｖ族化合物半導体で形成される。ＩＩＩ－Ｖ族化合物半導体の屈折率はＳｉに比べて低く、利得領域２０と側面の絶縁膜２８との屈折率差が、Ｓｉと絶縁膜との屈折率差に比べて小さい。横方向の光閉じ込めが弱いため、利得領域２０を小さい曲率半径で曲げると光の損失が増加してしまう。実施例１では利得領域２０を直線状とし、導波路１１を屈曲させる。これにより光の損失を抑制する。

【0036】

利得領域２０のコア層２４およびｐ型半導体層２６を幅の細いハイメサ構造とし側面を屈折率の小さい空気に露出させれば、小さい曲率半径での曲げによる損失増加を抑制することができる。しかし導波路１１と同程度まで細く加工したハイメサ構造のコア層２４は、長期間キャリア注入を続けたときの経時劣化が起こりやすい。空気に露出する利得領域２０もＭＱＷの側面からの経時劣化が起こりやすい。実施例１の利得領域２０の幅は導波路１１より大きく、側面を絶縁膜２８で覆うため経時劣化が起こりにくい。その一方で、横方向の光閉じ込めが弱く、曲げによる損失は大きくなる。光の損失増加を抑制するためには、曲率半径が２００μｍ以上になってしまい、小型化が困難である。実施例１では、光閉じ込めの強い導波路１１を屈曲させ、かつ複数の利得領域２０を直線状とすることで、光の損失の抑制と小型化の両立させることができる。

【0037】

利得領域２０はｎ型半導体層２２、コア層２４およびｐ型半導体層２６を有するｐｉｎ構造である。電極３０および３２に電圧を印加することでコア層２４にキャリを注入し、発光させることができる。

【0038】

ｎ型半導体層２２は３つの利得領域２０に共有される。電極３０のパッド３０ａおよび接続部３２ｂはｎ型半導体層２２に接続されるパッド３０ａおよび接続部３０ｂに設けられる。電極３２はパッド３２ａおよび接続部３２ｂを有する。接続部３２ｂは各利得領域２０の上に位置し、ｐ型半導体層２６に接続される。それぞれ一つのパッド３０ａおよび３２ａの間に電圧を印加することで、複数の利得領域２０のそれぞれにキャリアを注入し、発光させることができる。利得領域２０のそれぞれに一対のパッド３０ａおよび３２ａを設ける場合に比べて、半導体光素子１００を小型化することができる。

【0039】

利得領域２０の間に金属の接続部３０ｂを設け、かつ基板１０上に幅広のパッド３０ａおよび３２ａを設ける。これにより放熱性が向上し、電気抵抗も低減される。なお、図２（ａ）に示すように電極３０のパッド３０ａはｎ型半導体層２２に接続されている。したがって利得領域２０に隣接して延伸する接続部３０ｂは設けなくとも、利得領域２０の発光は可能である。

【0040】

金属の電極３０および３２に光が乗り移ると、光が大きく損失する。電極３０および３２は導波路１１に接触させないことが好ましい。図２（ｂ）および図２（ｃ）に示すように、導波路１１を絶縁膜３４で覆い、電極との接触を防ぐ。

【0041】

利得領域２０およびｎ型半導体層２２が、先端の幅が０．４μｍと細いテーパ部２１および２３をそれぞれ有するため、利得領域２０と導波路１１との光結合の効率は９０％以上まで向上する。利得領域２０およびｎ型半導体層２２はテーパ部２１および２３を有さなくてもよいし、いずれか一方がテーパ部を有してもよい。テーパ部を省略すると光結合の効率は低下するが、細い先端の加工を省略できるため製造は容易になる。

【0042】

直線部１１ｂおよび利得領域２０の数はそれぞれ３つでもよいし、２つでもよいし、４つ以上でもよい。これらの数を増やすことで半導体光素子１００をより小型化することができる。ただし、結合効率が９０％の場合であっても、利得領域２０と導波路１１との結合部分では光がロスする。このため直線部１１ｂおよび利得領域２０の数を増やすほど結合部分も増加し、光の損失も増大する。小型化と光の損失の抑制を両立するように、直線部１１ｂおよび利得領域２０の数を定める。導波路１１はリング共振器１９と光結合する。このため小型化した半導体光素子１００において波長を選択することができる。リング共振器１９の代わりに、波長選択のために、シリコンの導波路１１で形成された回折格子型の分布反射器を設けてもよい。また、２本の導波路１１を、基板１０の＋Ｘ側の端部に到達させる代わりに、ループミラー導波路などの光を戻す屈曲した導波路に接続させてもよい。

【実施例2】

【0043】

図４（ａ）は実施例２に係る半導体光素子２００を例示する平面図である。図４（ｂ）は半導体光素子２００を例示する断面図であり、図４（ａ）の線Ｅ－Ｅに沿った断面を示す。実施例１と同じ構成については説明を省略する。

【0044】

図４（ａ）に示すように、導波路１１は２つの屈曲部１１ａおよび３つの直線部１１ｂを有する。屈曲部１１ａは円弧の１／４に相当し、両端に直線部１１ｂが接続される。導波路１１の曲げ角度は９０°である。３つの直線部１１ｂのうち２つはＸ軸方向に延伸する。当該２つの直線部１１ｂの一端は基板１０の－Ｘ側端部付近でリング共振器１９と光結合し、他端は屈曲部１１ａに接続する。３つの直線部１１ｂのうち１つはＹ軸方向に延伸する。当該１つの直線部１１ｂの両端は屈曲部１１ａに接続される。３つの直線部１１ｂのそれぞれに直線形状の利得領域２０が接合される。屈曲部１１ａには利得領域２０が接合されない。

【0045】

図４（ａ）に示すように基板１０上の３つの直線部１１ｂに囲まれた位置に電極３０および３２が設けられている。図４（ｂ）に示すように電極３２は電極３０よりも＋Ｘ側に位置し、絶縁膜３４の上から利得領域２０の上にかけて設けられる。実施例２によれば、導波路１１を９０°屈曲させることで、実施例１と同様に半導体光素子２００の大きさを比較例の５０％程度まで小さくすることができる。

【0046】

実施例１の導波路１１は１８０°屈曲し、Ｘ軸方向に往復する形状を有する。実施例２の導波路１１は９０°屈曲し、Ｘ軸方向およびＹ軸方向に延伸するＵ字形状を有する。導波路１１はこれら以外の形状を有してもよい。半導体光素子を小型化するため、導波路１１の曲がる角度は９０°以上であることが好ましい。

【0047】

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】

【0048】

１０、１２ 基板
１１ 導波路
１１ａ 屈曲部
１１ｂ 直線部
１３ 溝
１４ ＳｉＯ_２層
１６ Ｓｉ層
１７、３０、３２ 電極
１９ リング共振器
２０ 利得領域
２１、２３ テーパ部
２２ ｎ型半導体層
２４ コア層
２６ ｐ型半導体層
３０ａ、３２ａ パッド
３０ｂ、３２ｂ 接続部
２８、３４ 絶縁膜
１００、２００ 半導体光素子

【図1】

【図2】

【図3】

【図4】