▶ ノースロップ グラマン システムズ コーポレイションの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-04-12
(45)【発行日】2023-04-20
(54)【発明の名称】繰り返し交互多層バッファ層
(51)【国際特許分類】
H10N 60/12 20230101AFI20230413BHJP
H10B 61/00 20230101ALI20230413BHJP
H10N 50/10 20230101ALI20230413BHJP
H10N 50/80 20230101ALI20230413BHJP
H10N 52/85 20230101ALI20230413BHJP
H10N 60/01 20230101ALI20230413BHJP
H10N 60/10 20230101ALI20230413BHJP
【ＦＩ】
H10N60/12 A
H10B61/00
H10N50/10 Z
H10N50/80 Z
H10N52/85
H10N60/01 J
H10N60/10 K
H10N60/12 B
【請求項の数】
15
(21)【出願番号】P 2021554995
(86)(22)【出願日】2020-02-12
(65)【公表番号】
(43)【公表日】2022-05-09
(86)【国際出願番号】 US2020017944
(87)【国際公開番号】W WO2020185346
(87)【国際公開日】2020-09-17
【審査請求日】2021-09-28
(31)【優先権主張番号】16/352,542
(32)【優先日】2019-03-13
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】520128820
【氏名又は名称】ノースロップ グラマン システムズ コーポレーション
(74)【代理人】
【識別番号】100105957
【弁理士】
【氏名又は名称】恩田 誠
(74)【代理人】
【識別番号】100068755
【弁理士】
【氏名又は名称】恩田 博宣
(74)【代理人】
【識別番号】100142907
【弁理士】
【氏名又は名称】本田 淳
(72)【発明者】
【氏名】アンブローズ、トーマス エフ．
(72)【発明者】
【氏名】ラビング、メリッサ ジー．
【審査官】上田 智志
(56)【参考文献】
【文献】特開２００１－０９３１１０（ＪＰ，Ａ）
【文献】特開２００３－３１８４６５（ＪＰ，Ａ）
【文献】特開平０７－００６３２９（ＪＰ，Ａ）
【文献】特開２０００－０９１６６５（ＪＰ，Ａ）
【文献】米国特許第０９２１４６２４（ＵＳ，Ｂ２）
【文献】米国特許出願公開第２０１６／０１５５４８５（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ１０Ｎ ６０／１２、６０／１０、６０／０１、
５２／８５、５０／８０、５０／１０、
Ｈ１０Ｂ ６１／００
(57)【特許請求の範囲】
【請求項1】
バッファ層であって、少なくとも４つの面心立方（ＦＣＣ）結晶構造材料の層のスタックを備え、
前記少なくとも４つのＦＣＣ材料の層は、
少なくとも３つの体心立方（ＢＣＣ）結晶構造材料の層と交互になっており、
前記ＦＣＣ材料の層およびＢＣＣ材料の層の各々は、５から１０オングストロームの間の厚さである、バッファ層。
【請求項2】
前記ＦＣＣ結晶構造材料は銅であり、前記ＢＣＣ結晶構造材料はニオブである、請求項１に記載のバッファ層。
【請求項3】
前記スタックは、前記ＢＣＣ結晶構造材料の層と交互になっている６つのＦＣＣ結晶構造材料の層を有している、請求項１に記載のバッファ層。
【請求項4】
前記ＦＣＣ結晶構造材料は銅であり、前記ＢＣＣ結晶構造材料はニオブである、請求項３に記載のバッファ層。
【請求項5】
請求項１に記載のバッファ層を備える磁性ジョセフソン接合（ＭＪＪ）であって、前記バッファ層は、前記ＭＪＪの下部超伝導電極コンタクト層の直上かつ前記ＭＪＪの磁性層の下に配置され、前記下部超伝導電極コンタクト層はニオブであり、少なくとも５００オングストロームの厚さである、磁性ジョセフソン接合（ＭＪＪ）。
【請求項6】
複数のメモリセルを備える超伝導メモリであって、前記複数のメモリセルの各々は、請求項５に記載のＭＪＪのインスタンスを含む、超伝導メモリ。
【請求項7】
請求項１に記載のバッファ層を備える室温磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）。
【請求項8】
請求項１に記載のバッファ層を備えるハードディスクドライブリーダ。
【請求項9】
電子デバイスを製造する方法であって、５００オングストロームを超える厚さ、および１５オングストロームから２０オングストロームの間の二乗平均平方根上面粗さを有するガルバニックコンタクト層を堆積させること、
前記ガルバニックコンタクト層の上に、５から１０オングストロームの間の厚さの面心立方（ＦＣＣ）結晶構造材料を堆積させること、
前記ＦＣＣ結晶構造材料の上に、５から１０オングストロームの間の厚さの体心立方（ＢＣＣ）結晶構造材料を堆積させること、
ＢＣＣ材料の層と交互に、前記ＦＣＣ材料の堆積を少なくともさらに３回繰り返すこと
を含み、交互に繰り返されるＦＣＣ材料の層およびＢＣＣ材料の層は、共に前記ガルバニックコンタクト層の上面よりも平滑な上面を有するバッファ層を形成する、方法。
【請求項10】
前記バッファ層の上に磁性層を堆積させることをさらに含む、請求項９に記載の方法。
【請求項11】
前記ガルバニックコンタクト層は、ニオブである、請求項９に記載の方法。
【請求項12】
前記ガルバニックコンタクト層は、１２００から２０００オングストロームの間の厚さである、請求項１１に記載の方法。
【請求項13】
前記ガルバニックコンタクト層は、１５００オングストロームの厚さである、請求項１２に記載の方法。
【請求項14】
前記ＦＣＣ結晶構造材料は銅であり、前記ＢＣＣ結晶構造材料はニオブである、請求項９に記載の方法。
【請求項15】
前記電子デバイスは、磁性ジョセフソン接合（ＭＪＪ）である、請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、概して、超伝導回路を含む固体電子回路のための材料、特に電極コンタクト層の表面粗さを低減することができる繰り返し交互多層バッファ層に関する。
【背景技術】
【0002】
超伝導電子機器を実装して、低エネルギー消費の高性能コンピューティングを提供することができる。磁気バリアを備えた超伝導ジョセフソン接合は、磁性ジョセフソン接合（ｍａｇｎｅｔｉｃ Ｊｏｓｅｐｈｓｏｎ ｊｕｎｃｔｉｏｎ，ＭＪＪ）とも呼ばれ、参照により本明細書に組み込まれる「Ｊｏｓｅｐｈｓｏｎ ｍａｇｎｅｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ ｓｙｓｔｅｍ ａｎｄ ｍｅｔｈｏｄ」と題する特許文献１に開示されているように、ジョセフソン磁気ランダムアクセスメモリ（Ｊｏｓｅｐｈｓｏｎ ｍａｇｎｅｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ，ＪＭＲＡＭ）の基礎として機能することができる。ＪＭＲＡＭは、磁性層の厚さによる相対的なクーパー対の位相の振動を利用して、磁性層の相対的な配向に応じてゼロまたはπのいずれかのジョセフソン位相を示す接合を生成する。このバイナリ位相切り替え可能性を利用して、論理「０」または論理「１」の状態を書き込みおよび読み出しできる超伝導メモリ素子を作成できる。メモリユニット素子は、読み出し線および書き込み線を備えたアレイに配置され、例えば、極低温チャンバ内で超伝導温度（例えば、約４ケルビン）に冷却され得る集積回路（ＩＣ）チップ上に製造されるアドレス可能なメモリを作成することができる。
【先行技術文献】
【特許文献】
【0003】
【文献】米国特許第８２７０２０９号明細書
【発明の概要】
【0004】
一例は、少なくとも４つの面心立方（ＦＣＣ）結晶構造材料の層のスタックを有するバッファ層を含み、少なくとも４つのＦＣＣ材料層は少なくとも３つの体心立方（ＢＣＣ）結晶構造材料の層と交互になっており、ＦＣＣ材料の層およびＢＣＣ材料の層の各々は、約５から約１０オングストロームの厚さである。
【0005】
別の例は、電子デバイスを製造する方法を含む。５００オングストロームを超える厚さ、および約１５オングストロームから約２０オングストロームの二乗平均平方根上面粗さを有するガルバニックコンタクト層が堆積される。約５から約１０オングストロームの厚さの面心立方（ＦＣＣ）結晶構造材料が、ガルバニックコンタクト層の上に堆積される。約５から約１０オングストロームの厚さの体心立方（ＢＣＣ）結晶構造材料が、ＦＣＣ結晶構造材料の上に堆積される。ＦＣＣ材料の堆積は、ＢＣＣ材料の層と交互に、少なくともさらに３回繰り返される。交互に繰り返されるＦＣＣ材料の層およびＢＣＣ材料の層は、共にガルバニックコンタクト層の上面よりも平滑な上面を有するバッファ層を形成する。
【0006】
さらに別の例は、シリコンの下部基板層と、基板層の上方の約１２００オングストロームから約２０００オングストロームの厚さのニオブのガルバニックコンタクト層と、続いてガルバニックコンタクト層の上の銅およびニオブの交互の層を含むバッファ層を有する超伝導デバイスを含む。バッファ層の交互の銅の層の数はＮであり、交互のニオブの層の数はＮ－１またはＮのいずれかであり、Ｎは４以上である。
【図面の簡単な説明】
【0007】
【発明を実施するための形態】
【0008】
多層バッファ層（ｍｕｌｔｉｌａｙｅｒ ｂｕｆｆｅｒ ｌａｙｅｒ）は、磁性ジョセフソン接合（ＭＪＪ）デバイスなどのスピンバルブの磁気を改善するために使用できる。バッファ層は、デバイスのヒステリシス曲線を効果的にシャープにすることでスイッチング性能を向上させ、それにより、ＭＪＪデバイスを例えばジョセフソン磁気ランダムアクセスメモリ（ＪＭＲＡＭ）メモリセルで使用する場合のエラー率を低減して、例えば、マイクロ波周波数範囲のクロック速度の高速超伝導コンピューティングに使用できる、堅牢で信頼性の高い極低温コンピュータメモリを構築する。他の例示的なアプリケーションでは、多層バッファ層は、室温磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイスまたはハードディスクドライブリーダで使用することができる。
【0009】
ＭＪＪは、磁気状態を書き込むことができる自由磁性層と、書き込まれた磁気状態を参照するために使用される固定磁性層とを有しているという点で、室温（すなわち、非超伝導）ＭＲＡＭセルに類似している。したがって、層のそれぞれの配向は、２つのバイナリ状態のうちの１つを表し、互いに対する磁性層の反平行配向は、例えば、論理「０」を表すために使用することができ、磁場を使用して配向が逆にされる場合、結果として生じる互いに対する磁性層の平行配向は、例えば、論理「１」を表すために使用することができる。ＭＪＪは、動作温度（ＭＪＪは超伝導回路に特徴的な極低温で動作するように構成されている）、およびコンタクト層としての超伝導材料（例えば、ニオブ）の使用の両方の点でＭＲＡＭとは異なっている。加えて、ＭＲＡＭセルでは、リードバックは抵抗測定を介して実行されるが、ＭＪＪのリードバックは、メモリセルの超伝導相の検出に基づいている。
【0010】
ＭＪＪを使用した信頼性の高いメモリの構築は、ＭＪＪデバイスの磁気および超伝導を同時に最適化するという課題を提起した。本明細書で説明する材料およびデバイスは、ベース電極層の表面粗さをより効果的に平滑化し、それによってＭＪＪまたは他のデバイスの磁気を改善することができる多層バッファ層を用いてこの二重の問題に対処する。適切に制御された磁気は、ビット状態を「０」から「１」に切り替えるために最小限の電力を必要とする低温メモリに特に役立ち、書き込み動作中に隣接するビットが切り替えられることによるビットエラー（半選択プロセス）を低減する。本明細書に記載の多層バッファ層は、ＭＪＪの磁気を改善すると同時に、ＭＪＪ層スタックの許容可能な臨界電流透過性を維持することができる。
【0011】
図１（Ａ）および（Ｂ）は、例示的な多層バッファ層１０４と、ＭＪＪまたは同様のデバイスを構築するために使用され得るような例示的なスピンバルブデバイススタック１００におけるその位置を示す。多層バッファ層１０４は、互いに非混和性である異なる結晶相の材料の交互の層１０，１２からなり、スタックは、Ｎ個の層１０を有し、Ｎは４以上である。いくつかの例では、Ｎは６である。スタックは、図に示すようにＮ－１個の層１２を有することができ、あるいは、Ｎ個の層１２を有することもでき、すなわち、最上層１０の上に１つの追加の層１２（図示せず）を有することができる。異なる結晶相の材料の例として、多層バッファ層１０４内の１つおきの層の材料は、面心立方（ＦＣＣ）単位セルを有することができ、一方、ＦＣＣ層の間の交互の層の材料は、体心立方（ＢＣＣ）単位セルを有することができる。図示の例１０４では、材料層１０はＦＣＣであり、材料層１２はＢＣＣである。「互いに非混和性」とは、とりわけ、材料１０，１２が互いに合金化する傾向がなく、その結果、２つの材料１０，１２の間でシャープな界面が得られる、すなわち、２つの材料は、それらの間の界面で混ざり合わないことを意味する。いくつかの例では、材料１０は銅（Ｃｕ）であり、材料１２はニオブ（Ｎｂ）である。他の例では、材料１０は銅であり、材料１２はタンタル（Ｔａ）である。さらに他の例では、銅をニオブおよびタンタルと交互に置き換えることができる。各層１０，１２は、厚さが約５から約１０オングストロームの間であってよい。個々の層の厚さおよび繰り返しの数Ｎの最適化は、特定の用途ごとに、すなわち、ベース電極１０２の異なる厚さならびに異なるベース電極材料に対して調整することができる。
【0012】
超格子は、Ｎが３回または４回の繰り返しあたりで形成されることがわかっており、層の原子が整列して単結晶配列のようになる。Ｎ＝６回の繰り返しは、良好な磁気特性と優れた輸送挙動の両方を提供することがわかっており、６回の繰り返しの後は、スタックの複雑さ、したがって製造コストが増加しても必ずしも磁気特性が改善されないという収穫逓減が観察される。
【0013】
バッファ層１０４は金属製であり、その全体の厚さは、例えば、磁気スピンバルブ１００を通過しなければならない超伝導電流の劣化を最小限に抑えるために、１００オングストローム未満にすることができる。層１０，１２間の結晶構造の違いは、例えば［１１０］方位角に沿って同じ成長方向を維持しながら、ベース電極１０２に見られる柱状成長を相破壊するように作用する。交互のアルミニウム－ニオブ多層バッファ１０４は、ニオブおよびアルミニウムが互いに対してエピタキシャル成長し、柱状成長を相破壊しないので、ベース電極１１２の表面粗さを劇的に改善しない。
【0014】
図１（Ｂ）は、シリコンウェハなどの基板１０１上に製造された層スタックを有する、ＭＪＪまたは同様のデバイスのようなスピンバルブデバイス１００の例示的な層構造を示している。例えば、デバイス１００は、２つのガルバニック端子間にバリア１４４を有することができ、適切な制御入力の提供に従って、それぞれバイナリ論理値「０」および「１」を表す磁気配列状態を切り替え、メモリセルに実装された場合にこれらの状態を読み出すことができる。
【0015】
示されるように、例示的なスピンバルブデバイス１００は、少なくとも、各々が超伝導材料で作られたベース電極層１０２および上部電極層１２２と、電極層の間の第１の磁性層１１０および第２の磁性層１１６とからなる。第１の磁性層１１０または第２の磁性層１１６のいずれかは、参照により本明細書に組み込まれる「Ｆｅｒｒｉｍａｇｎｅｔｉｃ／Ｆｅｒｒｏｍａｇｎｅｔｉｃ Ｅｘｃｈａｎｇｅ Ｂｉｌａｙｅｒｓ ｆｏｒ Ｕｓｅ ａｓ ａ Ｆｉｘｅｄ Ｍａｇｎｅｔｉｃ Ｌａｙｅｒ ｉｎ ａ Ｓｕｐｅｒｃｏｎｄｕｃｔｉｎｇ －Ｂａｓｅｄ Ｍｅｍｏｒｙ Ｄｅｖｉｃｅ」と題された米国特許出願第１６／２５６，５４７号に記載されているように、異なる磁性材料の二重層であってよい。第１のバッファ層１０４および第２のバッファ層１２０は、磁性層１１０，１１４をそれぞれの超伝導材料電極１０２，１２２から分離することができる。常伝導金属（ｎｏｒｍａｌ－ｍｅｔａｌ）スペーサ層１１２は、磁性層１１０，１１６を相互に分離することができる。例えば、第１の磁性層１１０は、比較的低い保磁力を有する軟磁性材料を使用して製造された「自由」または「スイッチング」層として機能することができ、磁性層１１６は、「固定」層として機能することができ、またはその逆も可能である。共に、図示された層は、平面視の場合に、サイズが１マイクロメートル×１マイクロメートルのオーダーであり、典型的には楕円形であるピラーを形成することができる。
【0016】
電極１０２，１２２は、超伝導材料、例えば、ニオブ、窒化ニオブ、またはアルミニウムで製造することができる。一例として、ベース電極１０２は、約５００オングストロームから約２０００オングストロームの間の厚さ、例えば、約１５００オングストロームの厚さを有することができ、上部電極１２２は、約２００オングストロームから約１０００オングストロームの間の厚さ、例えば、約５００オングストロームの厚さを有することができる。第１のバッファ層１０４は、超伝導体層１０２の粗さを平滑化するために含めることができ、図１（Ａ）に示すマルチレイヤ（ｍｕｌｔｉｌａｙｅｒ）として実装することができる。非磁性スペーサ層１１２は、磁性層１１０，１１６を分離するために含まれてよく、例えば、銅（Ｃｕ）元素、ルテニウム（Ｒｕ）元素、イリジウム（Ｉｒ）元素、またはロジウム（Ｒｈ）元素のいずれか１つから製造され得る。スペーサ層１１２は、例えば、約２５オングストロームから約７５オングストロームの間の厚さ、例えば、約５０オングストロームの厚さを有することができる。キャッピング層とも呼ばれる第２のバッファ層１２０は、相互拡散を防止するために、および平滑化層として含めることができ、例えば、銅で製造することができ、約５０オングストロームの厚さを有することができる。
【0017】
第１の磁性層１１０は、例えば、８０：２０ニッケル鉄（パーマロイ）（Ｎｉ８０Ｆｅ２０）で作ることができ、約５オングストロームから約２０オングストロームの間の厚さ、例えば、約１５オングストロームまたは約１６オングストロームの厚さを有することができる。第１の磁性層１１０は、例えば、ニッケル（Ｎｉ）元素、コバルト（Ｃｏ）元素、鉄（Ｆｅ）元素、コバルト－鉄合金（例えば、１：１ＣｏＦｅ）、ニッケル－鉄合金（ＮｉＦｅ）、またはニッケル－鉄－クロム合金（ＮｉＦｅＣｒ）のいずれか１つで作ることもできる。上記の各合金の場合、合金濃度が磁性であることを条件に、多くの異なる合金濃度を使用することができる。
【0018】
特に、厚いニオブ膜がベース電極１０２に使用される場合、ベース電極１０２は、「米粒（ｒｉｃｅ ｇｒａｉｎ）」表面モフォロジーをもたらす柱状成長のために、本質的に大きな上面粗さを有する可能性がある。例えば、１５００オングストロームの厚さのニオブ層は、約１５オングストロームから約２０オングストロームの間の大きさの二乗平均平方根（ＲＭＳ）表面粗さを有し得る。ベース電極１０２のこの表面粗さは、第１の磁性層１１０のような、ベース電極１０２の上に成長した超薄膜において良好な磁性を達成するのに有害である可能性がある。これは、薄膜磁性層を厚いニオブ層の上に直接成長させると、得られる膜が不連続になり、磁気ヒステリシスが相対的に悪くなるためである（低い磁気角形比（ｍａｇｎｅｔｉｃ ｓｑｕａｒｅｎｅｓｓ）、高い保磁力、最小異方性）。多層構造１０４を、ベース電極１０２と第１の磁性層１１０との間のバッファとして使用して、パーマロイなどの高品質の超薄膜の成長のための滑らかな開始面を生成することができる。バッファ層１０４は、既存のベース電極のモフォロジーを修正し、それをより適切なより滑らかな表面に修正して、磁気特性が改善された極薄の磁性層がバッファ層１０４の上に直接堆積できるようにする。多層バッファ層１０４内の２つの層１０，１２の材料間の結晶構造の違いは、例えば、厚いニオブベース電極１０２と比較して、低いＲＭＳ表面粗さを備えた独特の表面モフォロジーを提供する。
【0019】
図２（Ａ）～（Ｄ）は、図１（Ａ）に示されるタイプの多層バッファ層を用いて（図２（Ｃ）および図２（Ｄ））、および対照的に、均一組成のバッファ層のみ（この場合は銅単層）を用いて（図２（Ａ）および図２（Ｂ））作製された磁気デバイス層スタックについて、磁気反転ループとも呼ばれるヒステリシスループの例の４つのグラフを提供する。図２（Ａ）および図２（Ｂ）は、それぞれ、ベース電極と磁性層との間の唯一のものとして、５０オングストロームの厚さの銅のバッファ層を有する１５００オングストロームの厚さのニオブベース電極上に成長した１５オングストロームの厚さのパーマロイ膜磁性層の磁気特性を示す容易軸および困難軸ヒステリシスループを示す。これらのグラフは、図２（Ｃ）および図２（Ｄ）のグラフと比較することができ、図２（Ｃ）および図２（Ｄ）は、それぞれ、１０オングストロームの厚さの銅の７つの層を５オングストロームの厚さのニオブの６つの層と交互に有する銅－ニオブのマルチレイヤ（多層）上に成長した同様の１５オングストロームの厚さのパーマロイ膜の磁気特性を示す容易軸および困難軸ヒステリシスループを示す。両方の製造プロセスで、エッチングクリーンは、ベース電極の成長に続き、バッファ層の堆積に先行する。
【0020】
比較からわかるように、マルチレイヤ上に成長したパーマロイ磁性層の磁気特性は優れており、パーマロイ磁性層は、高い角形比、低い保磁力、および高い異方性を有する。例えば、図２（Ｃ）および図２（Ｄ）において、図２（Ａ）および図２（Ｂ）のそれぞれの対応物と比較すると、ヒステリシスループの幅が多層バッファ層でより小さいことが分かる。一例として、容易軸ループにおいて、図２（Ａ）のヒステリシス曲線は、そのｘ軸と約１．５エルステッドで交差するが、図２（Ｃ）のヒステリシス曲線は、そのｘ軸と約０５エルステッドで交差する。同様の挙動は、両方の困難軸ループで確認できる。図２（Ｄ）の多層バッファ層の例と比較して、銅のみがバッファ層として使用されている図２（Ｂ）の困難軸グラフにはかなり広いヒステリシス曲線幅がある。ヒステリシス曲線のシャープ化は、多層バッファ層がベース電極層の上面から粗さを効果的に取り除き、よりコヒーレントな磁気スイッチングを提供し、シングルドメインスイッチングの結果に近い結果を提供する結果である。
【0021】
図３および図４は、ＭＪＪ以外の多層バッファ層１０４の用途を示している。図３は、反強磁性体３０１、ピン止め層（ｐｉｎｎｅｄ ｌａｙｅｒ）３０３、ルテニウム（Ｒｕ）層３０７、参照層３１０、トンネルバリア３１２、および自由層３１６を含む複数の層を有するハードディスクドライブリーダを示している。また、例えばＮｉＦｅまたは他の磁気的に軟らかい強磁性体であってよい２つのシールド３５２，３５４もある。図１（Ａ）に示されるような前述のようなバッファ層１０４は、第１のシールド３５２と反強磁性体３０１との間に配置することができる。図３に実装されるように、多層バッファ層は、銅電極層を、例えば２５オングストロームのタンタル遮断で破壊する必要性を除去する。図４は、図１（Ａ）に示されるようなバッファ層１０４を示し、前述のように、同じく基板４０１と、層４０５、第１のルテニウム層４０７、および参照層４１０を有する固定合成反強磁性体（ＳＡＦ）４１４と、センス層４１６、第２のルテニウム層４２０、および層４２１を有する自由ＳＡＦ４１５と、自由および固定ＳＡＦ４１４，４１５間のトンネルバリア４１２（例えば、酸化アルミニウム）と、上部電極４２２とを有する室温ＭＲＡＭデバイス層スタック４００のベース電極４０２と、ピン止め層４０３との間に実装される。
【0022】
超伝導メモリは、磁気スピンバルブが厚いベース電極上に製造される磁気メモリアーキテクチャを利用することができる。例えば、ジョセフソン磁気ランダムアクセスメモリ（ＪＭＲＡＭ）は、厚いベース電極上に成長した極薄の磁性および非磁性金属層を含むことができる。例えば、ＪＭＲＡＭシステムに実装される場合、図１（Ａ）の多層バッファ層１０４を含む図１（Ｂ）に示されるＭＪＪスタック構造１００は、例えば、銅のみのバッファ層を備えたＭＪＪよりもスイッチングの利点を有する。本明細書に記載の多層バッファ層の使用は、図２（Ａ）～図２（Ｄ）に示されるように磁気特性を改善し、したがって、コストおよび材料への影響を最小限に抑えながら、よりスケーラブルで信頼性の高い磁気メモリを実現できる。
【0023】
図５Ａおよび図５Ｂはそれぞれ、集積回路（ＩＣ）チップに実装することができ、例えば、図１（Ｂ）のスピンバルブデバイス１００に対応することができるＭＪＪデバイス５０２を含むことができるメモリ素子５００の平面図および断面図を示す。したがって、メモリ素子５００は、磁性層を含む複数の層を有することができる。ＭＪＪ５０２に加えて、メモリ素子５００は、電流入力ワイヤ５０４および電流出力ワイヤ５０６を含むことができ、これにより、メモリ素子５００は、例えば、図６に示すようなメモリユニットセルなどのＩＣ上で、メモリ素子５００が統合される回路の他の部分に接続することができる。したがって、例えば、電流入力ワイヤ５０４は、図１（Ｂ）のデバイス１００の層１０２，１２２のうちの１つに電気的に接続することができ、またはそれを含むことができ、一方、電流出力ワイヤ５０６は、層１０２，１２２のうちの他方に電気的に接続することができ、またはそれを含むことができる。ワイヤ５０４，５０６は、各々、例えば、超伝導金属、例えば、ニオブ、窒化ニオブ、またはアルミニウムから製造することができる。
【0024】
メモリ素子５００は、デバイス５０２にバイナリ状態を書き込むためのワード書き込みライン線５０８およびビット書き込み線５１０も含むことができる。書き込み線５０８，５１０は、自由磁性層デバイス５０２に誘導的に結合されて、その磁化が固定磁性層の磁化と平行である状態と、その磁化が固定磁性層の磁化と反平行である状態との間の自由磁性層の制御された切り替えを可能にすることができる。したがって、ワード書き込み線５０８およびビット書き込み線５１０を介して電流を確立すると、次に、自由磁性層の磁化方向を反転させる磁場が生成され、この反転は、例えば、書き込み線５０８，５１０を流れる電流の停止により、磁場が除去された場合でも残る。対照的に、固定磁性層は、磁場がアクティブな間のみ影響を受ける。磁場がオフになると、固定磁性層は元の構成に戻る。書き込み線５０８，５１０によって生成される磁場は、固定磁性層においてスイッチを駆動するのに十分な高さではないように構成されている。書き込み線の順次アクティブ化は、高困難軸スイッチングとして知られるプロセスにおいて、磁化を所望の方向に傾ける前に、自由磁性層をその困難軸方向に強制的に配向させるように構成することができる。
【0025】
メモリ素子５００の横断面を見下ろし、法線方向に視た図５Ａの平面図では、ビット書き込み線５１０は、説明の目的で他のコンポーネント５０２，５０４，５０６，５０８の「下」にあるように示されているが、メモリ素子５００の縦方向平面を見下ろして法線方向に視た図５Ｂの断面図に示されるように、ビット書き込み線５１０は、他の構成要素の「上」にあってもよい。
【0026】
ＪＭＲＡＭアプリケーションでは、制御されたＤＣ電流を使用して、アレイ内の磁気セルに状態を書き込む。ピラー５０２の上方および／または下方の層には、クロスポイントメモリセルを形成するワード書き込み線５０８およびビット書き込み線５１０がある。電流が両方の線に送られると、線が交差する場所に十分な大きさの磁場が生成され、ビットを切り替え、すなわち、ＭＪＪデバイス５０２の磁性層の平行または逆平行状態が変更される。したがって、状態を書き込むことは、両方の線５０８，５１０に超電流を流し、自由層を切り替えることを含んでいてよく、一方、書き込まれた状態を読み出すことは、ＭＪＪデバイス５０２の上部および下部にある超伝導材料コンタクト５０４，５０６を介して超電流を送ることを含んでいてよく、これは、ＭＪＪの相を検出するように構成された超伝導量子干渉デバイス（ＳＱＵＩＤ）に接続することができる。超電流の大きさは、ＳＱＵＩＤのジョセフソン接合のうちの１つの臨界電流を超え、それによってＳＱＵＩＤのジョセフソン接合のうちの１つをトリガするのに十分な大きさである場合、ビット読み出し線上で、例えば、論理「１」を表す電圧パルスが伝搬されるという結果となり、一方、ＭＪＪの磁性層の反平行配向のために超電流の大きさが不十分な場合、例えば論理「０」に対応するそのような電圧パルスは伝播されない。
【0027】
図６は、ｒｆ－ＳＱＵＩＤストレージループ６０６および直流ｄｃ－ＳＱＵＩＤ読み出しループ６０８を含み、例示を簡単にするために書き込み線を省略した、例示的なＪＭＲＡＭユニットセル６００の回路概略図である。ストレージループ６０６は、例えば、図１（Ｂ）のデバイス１００、または図５Ａ～図５Ｂのデバイス５００に対応することができるＭＪＪ、およびインダクタＬ１、Ｌ２、Ｌ３を含む。ワード読み出し線６０２を介して提供される電流は、ビット読み出し線６０４を流れる電流が一方のメモリ状態では読み出しＳＱＵＩＤ臨界電流を超えるが、他方では超えないように、選択されたメモリセルに磁束を適用する。ストレージループ６０６は、ＭＪＪがπ接合状態にあるときに自発的に生成された磁束Φ０／２を囲み、それ以外の場合は磁束をゼロにする。ループの線形インダクタンスは、ＭＪＪのジョセフソンインダクタンスよりも大きくなっている。格納された磁束の一部は、ｄｃ－ＳＱＵＩＤ読み出しループ６０８に結合され、ビット読み出し線６０４を介してビット読み出し電流を流すことによって感知することができる。ワード読み出し線６０２を通るワード読み出し電流は、ＭＪＪπ相（ストレージループ６０６のΦ０／２）に関連するメモリ状態において、ビット読み出し電流がｄｃ－ＳＱＵＩＤにその電圧状態に切り替えさせるようにｄｃ－ＳＱＵＩＤの磁束を調整する。ＭＪＪゼロ相に関連する他のメモリ状態では、ｄｃ－ＳＱＵＩＤの臨界電流は、ビット読み出し電流よりも高く、ｄｃ－ＳＱＵＩＤはゼロ電圧状態のままである。
【0028】
図７は、図６のユニットセル６００のようなユニットセル７０２をタイル状に並べて、ｘ－ｙアドレス可能メモリアレイ７００を形成し、ワード書き込み線７０６，７１０およびビット書き込み線７０８，７１２が、各ＭＪＪ７０４に困難軸および容易軸磁場を適用する様子を示している。読み出し線７１４，７１８，７１６，７２０は、セルインダクタンスを使用して、高速信号伝搬のためのＬＣラダー伝送線路を形成する。２×２のメモリアレイのみが示されているが、より大きなメモリアレイを同様にパターン化して、任意のサイズのメモリを作成できる。
【0029】
図８は、図１（Ａ）に示される層１０４のような多層バッファ層を製造する方法８００を示している。ガルバニックコンタクト層を堆積８０２（例えば、成長）した後、面心立方（ＦＣＣ）結晶構造を有する材料が、ガルバニックコンタクト層の上に堆積される８０４。ガルバニックコンタクト層は、例えば、５００オングストロームを超える厚さ、および約１５オングストロームから約２０オングストロームの間の二乗平均平方根表面粗さを有することができる。例えば、ガルバニックコンタクト層は、約１５００オングストロームの厚さを有することができる。ＦＣＣ結晶構造材料は、例えば、約５から約１０オングストロームの間の厚さであってよい。次に、体心立方（ＢＣＣ）結晶構造を有する材料が、ＦＣＣ結晶構造材料の上に堆積８０６される。ＦＣＣ結晶構造材料は、同様に、約５から約１０オングストロームの間の厚さであってよい。次に、ＦＣＣ材料の堆積は、ＢＣＣ材料層と交互に、少なくともさらに３回繰り返される８０８。この場合も、これらの層は、それぞれ約５オングストロームから約１０オングストロームの間の厚さであってよい。繰り返される交互のＦＣＣ材料層とＢＣＣ材料層とは、ガルバニックコンタクト層の表面粗さを平滑化滑らかにするバッファ層を共に形成することができる。
【0030】
本明細書に記載の材料およびデバイスは、スピンバルブを通る高い臨界電流を維持することと互換性のある方法で、ＪＭＲＡＭで使用できるＭＪＪなどのスピンバルブの磁気スイッチングを改善する。本開示はさらに、図８に関してさらに説明されるように、図示の層スタックを構築するために図１（Ａ）および図１（Ｂ）に関して上記したように、図１（Ａ）に示される層を順番に堆積することからなる、本明細書に記載の材料およびデバイスを製造する方法を含む。厚いベース電極１０２とその上に成長した磁性層１１４との間に多層バッファ層１０４を挿入すると、ベース電極１０２の大きなＲＭＳ粗さが適切な粗さまで減少し、より滑らかな開始表面のために改善された磁気特性を有する超薄磁性層１１０，１２０を厚いベース電極１０２の上に堆積できるようになる。バッファ層１０４は、例えば、少なくとも４回、例えば、６回繰り返される銅およびニオブの交互の層１０，１２のマルチレイヤからなることができる。粗さの減少は、米粒モフォロジーを最小限に抑える、例えばニオブなどのベース電極材料の柱状成長を減少させる相破壊効果の結果である。極低温メモリアプリケーションで特に価値のある、繰り返しの銅－ニオブバッファ構成は、良好な臨界電流透過性を有することが示されている。したがって、本明細書に記載の多層バッファ層は、約４００マイクロアンペアを超える臨界電流透過性を有するように作製することができる。
【0031】
上記で説明したのは、本発明の例である。もちろん、本発明を説明する目的で構成要素または方法の考えられるすべての組み合わせを説明することは不可能であるが、当業者は、本発明の多くのさらなる組み合わせおよび置換が可能であることを認識するであろう。したがって、本発明は、添付の特許請求の範囲を含む、本出願の範囲内に含まれるそのようなすべての変更、修正、および変形を包含することが意図されている。さらに、開示またはクレームが「１つの」、「第１の」、「もう一つの」要素、またはそれらの均等物を記載する場合、１つまたは複数のそのような要素を含むと解釈されるべきであり、２つ以上のそのような要素を必要とも除外もしない。本明細書で使用される場合、「含む」という用語は、限定することなく含むことを意味する。「基づく」という用語は、少なくとも部分的に基づくことを意味する。
以下に、本開示に含まれる技術思想を付記として記載する。
（付記１）
バッファ層であって、
少なくとも４つの面心立方（ＦＣＣ）結晶構造材料の層のスタックを備え、
前記少なくとも４つのＦＣＣ材料の層は、
少なくとも３つの体心立方（ＢＣＣ）結晶構造材料の層と交互になっており、
前記ＦＣＣ材料の層およびＢＣＣ材料の層の各々は、約５から約１０オングストロームの間の厚さである、バッファ層。
（付記２）
前記ＦＣＣ結晶構造材料は銅であり、前記ＢＣＣ結晶構造材料はニオブである、付記１に記載のバッファ層。
（付記３）
前記スタックは、前記ＢＣＣ結晶構造材料の層と交互になっている６つのＦＣＣ結晶構造材料の層を有している、付記１に記載のバッファ層。
（付記４）
前記ＦＣＣ結晶構造材料は銅であり、前記ＢＣＣ結晶構造材料はニオブである、付記３に記載のバッファ層。
（付記５）
付記１に記載のバッファ層を備える磁性ジョセフソン接合（ＭＪＪ）であって、前記バッファ層は、前記ＭＪＪの下部超伝導電極コンタクト層の直上かつ前記ＭＪＪの磁性層の下に配置され、前記下部超伝導電極コンタクト層はニオブであり、少なくとも５００オングストロームの厚さである、磁性ジョセフソン接合（ＭＪＪ）。
（付記６）
複数のメモリセルを備える超伝導メモリであって、前記複数のメモリセルの各々は、付記５に記載のＭＪＪのインスタンスを含む、超伝導メモリ。
（付記７）
付記１に記載のバッファ層を備える室温磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）。
（付記８）
付記１に記載のバッファ層を備えるハードディスクドライブリーダ。
（付記９）
電子デバイスを製造する方法であって、
５００オングストロームを超える厚さ、および約１５オングストロームから約２０オングストロームの間の二乗平均平方根上面粗さを有するガルバニックコンタクト層を堆積させること、
前記ガルバニックコンタクト層の上に、約５から約１０オングストロームの間の厚さの面心立方（ＦＣＣ）結晶構造材料を堆積させること、
前記ＦＣＣ結晶構造材料の上に、約５から約１０オングストロームの間の厚さの体心立方（ＢＣＣ）結晶構造材料を堆積させること、
ＢＣＣ材料の層と交互に、前記ＦＣＣ材料の堆積を少なくともさらに３回繰り返すこと
を含み、交互に繰り返されるＦＣＣ材料の層およびＢＣＣ材料の層は、共に前記ガルバニックコンタクト層の上面よりも平滑な上面を有するバッファ層を形成する、方法。
（付記１０）
前記バッファ層の上に磁性層を堆積させることをさらに含む、付記９に記載の方法。
（付記１１）
前記ガルバニックコンタクト層は、ニオブである、付記９に記載の方法。
（付記１２）
前記ガルバニックコンタクト層は、１２００から２０００オングストロームの間の厚さである、付記１１に記載の方法。
（付記１３）
前記ガルバニックコンタクト層は、約１５００オングストロームの厚さである、付記１２に記載の方法。
（付記１４）
前記ＦＣＣ結晶構造材料は銅であり、前記ＢＣＣ結晶構造材料はニオブである、付記９に記載の方法。
（付記１５）
前記電子デバイスは、磁性ジョセフソン接合（ＭＪＪ）である、付記９に記載の方法。
（付記１６）
超伝導デバイスであって、
シリコンの下部基板層と、
前記基板層の上方の、約１２００オングストロームから約２０００オングストロームの間の厚さのニオブのガルバニックコンタクト層と、
前記ガルバニックコンタクト層の上の、銅およびニオブの交互の層を含むバッファ層と
を備え、前記バッファ層の交互の銅の層の数はＮであり、交互のニオブの層の数はＮ－１またはＮのいずれかであり、Ｎは４以上である、デバイス。
（付記１７）
前記バッファ層の銅およびニオブの交互の層は、各々、約５オングストロームから約１０オングストロームの間の厚さである、付記１６に記載のデバイス。
（付記１８）
Ｎが６である、付記１６に記載のデバイス。
（付記１９）
前記デバイスは、磁性ジョセフソン接合（ＭＪＪ）である、付記１６に記載のデバイス。
（付記２０）
前記バッファ層の上に、磁性層をさらに備える、付記１６に記載のデバイス。
以下に、本開示に含まれる技術思想を付記として記載する。
（付記１）
バッファ層であって、
少なくとも４つの面心立方（ＦＣＣ）結晶構造材料の層のスタックを備え、
前記少なくとも４つのＦＣＣ材料の層は、
少なくとも３つの体心立方（ＢＣＣ）結晶構造材料の層と交互になっており、
前記ＦＣＣ材料の層およびＢＣＣ材料の層の各々は、約５から約１０オングストロームの間の厚さである、バッファ層。
（付記２）
前記ＦＣＣ結晶構造材料は銅であり、前記ＢＣＣ結晶構造材料はニオブである、付記１に記載のバッファ層。
（付記３）
前記スタックは、前記ＢＣＣ結晶構造材料の層と交互になっている６つのＦＣＣ結晶構造材料の層を有している、付記１に記載のバッファ層。
（付記４）
前記ＦＣＣ結晶構造材料は銅であり、前記ＢＣＣ結晶構造材料はニオブである、付記３に記載のバッファ層。
（付記５）
付記１に記載のバッファ層を備える磁性ジョセフソン接合（ＭＪＪ）であって、前記バッファ層は、前記ＭＪＪの下部超伝導電極コンタクト層の直上かつ前記ＭＪＪの磁性層の下に配置され、前記下部超伝導電極コンタクト層はニオブであり、少なくとも５００オングストロームの厚さである、磁性ジョセフソン接合（ＭＪＪ）。
（付記６）
複数のメモリセルを備える超伝導メモリであって、前記複数のメモリセルの各々は、付記５に記載のＭＪＪのインスタンスを含む、超伝導メモリ。
（付記７）
付記１に記載のバッファ層を備える室温磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）。
（付記８）
付記１に記載のバッファ層を備えるハードディスクドライブリーダ。
（付記９）
電子デバイスを製造する方法であって、
５００オングストロームを超える厚さ、および約１５オングストロームから約２０オングストロームの間の二乗平均平方根上面粗さを有するガルバニックコンタクト層を堆積させること、
前記ガルバニックコンタクト層の上に、約５から約１０オングストロームの間の厚さの面心立方（ＦＣＣ）結晶構造材料を堆積させること、
前記ＦＣＣ結晶構造材料の上に、約５から約１０オングストロームの間の厚さの体心立方（ＢＣＣ）結晶構造材料を堆積させること、
ＢＣＣ材料の層と交互に、前記ＦＣＣ材料の堆積を少なくともさらに３回繰り返すこと
を含み、交互に繰り返されるＦＣＣ材料の層およびＢＣＣ材料の層は、共に前記ガルバニックコンタクト層の上面よりも平滑な上面を有するバッファ層を形成する、方法。
（付記１０）
前記バッファ層の上に磁性層を堆積させることをさらに含む、付記９に記載の方法。
（付記１１）
前記ガルバニックコンタクト層は、ニオブである、付記９に記載の方法。
（付記１２）
前記ガルバニックコンタクト層は、１２００から２０００オングストロームの間の厚さである、付記１１に記載の方法。
（付記１３）
前記ガルバニックコンタクト層は、約１５００オングストロームの厚さである、付記１２に記載の方法。
（付記１４）
前記ＦＣＣ結晶構造材料は銅であり、前記ＢＣＣ結晶構造材料はニオブである、付記９に記載の方法。
（付記１５）
前記電子デバイスは、磁性ジョセフソン接合（ＭＪＪ）である、付記９に記載の方法。
（付記１６）
超伝導デバイスであって、
シリコンの下部基板層と、
前記基板層の上方の、約１２００オングストロームから約２０００オングストロームの間の厚さのニオブのガルバニックコンタクト層と、
前記ガルバニックコンタクト層の上の、銅およびニオブの交互の層を含むバッファ層と
を備え、前記バッファ層の交互の銅の層の数はＮであり、交互のニオブの層の数はＮ－１またはＮのいずれかであり、Ｎは４以上である、デバイス。
（付記１７）
前記バッファ層の銅およびニオブの交互の層は、各々、約５オングストロームから約１０オングストロームの間の厚さである、付記１６に記載のデバイス。
（付記１８）
Ｎが６である、付記１６に記載のデバイス。
（付記１９）
前記デバイスは、磁性ジョセフソン接合（ＭＪＪ）である、付記１６に記載のデバイス。
（付記２０）
前記バッファ層の上に、磁性層をさらに備える、付記１６に記載のデバイス。
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図6】
【図7】
【図8】
