特許 7268544 電気チップ及び光モジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-04-25

(45)【発行日】2023-05-08

(54)【発明の名称】電気チップ及び光モジュール

(51)【国際特許分類】

   H01L 21/82 20060101AFI20230426BHJP

   H01L 21/822 20060101ALI20230426BHJP

   H01L 27/04 20060101ALI20230426BHJP

【ＦＩ】

H01L21/82 L

H01L27/04 D

【請求項の数】 6

(21)【出願番号】P 2019158660

(22)【出願日】2019-08-30

(65)【公開番号】P2021039973

(43)【公開日】2021-03-11

【審査請求日】2022-05-17

(73)【特許権者】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】矢越 輝昭

【審査官】市川 武宜

(56)【参考文献】

【文献】特開２００１－３２０１３７（ＪＰ，Ａ）

【文献】国際公開第２０１８／１７３２６３（ＷＯ，Ａ１）

【文献】特表２０１９－５１２９６２（ＪＰ，Ａ）

【文献】特開２０１４－１２０１９４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／８２

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２７／０４

(57)【特許請求の範囲】

【請求項1】

チップ基板上に並置され、複数のレーンの各々に伝送される電気信号を、レーン毎に処理する複数の電気信号処理回路と、
前記複数の電気信号処理回路の各々と重なる領域に設けられ、前記複数の電気信号処理回路の各々に電力を供給するための、メッシュ状に形成された配線を有する電源配線網と、
を含み、
前記電源配線網は、前記レーン間の境界に対応する各領域に、前記配線の一部が分断されてなるスリットを有する
電気チップ。

【請求項2】

前記電源配線網は、
第１の配線層に設けられ、前記複数の電気信号処理回路の並ぶ方向に沿って伸びる互いに平行な複数の第１の配線と、
前記第１の配線層に積層された第２の配線層に設けられ、前記複数の電気信号処理回路の並ぶ方向と交差する方向に沿って伸びる互いに平行な複数の第２の配線と、
を含み
前記スリットは、前記複数の第１の配線のうちの一部が分断された部分によって構成されている
請求項１に記載の電気チップ。

【請求項3】

前記第１の配線及び前記第２の配線には、それぞれ、電源電位及びグランド電位のいずれかが印加され、
前記第１の配線及び前記第２の配線は、同じ電位が印加される配線同士が、当該配線の交差部においてビアを介して接続されている
請求項２に記載の電気チップ。

【請求項4】

前記スリットは、前記電気信号処理回路において電力消費量が相対的に多い部分に対応する領域に配置されている
請求項１から請求項３のいずれか１項に記載の電気チップ。

【請求項5】

電気信号を処理する電気チップと、
前記電気信号に対応する光信号を処理する光チップと、
を含み、
前記電気チップは、
チップ基板上に並置され、複数のレーンの各々に伝送される電気信号を、レーン毎に処理する複数の電気信号処理回路と、
前記複数の電気信号処理回路の各々と重なる領域に設けられ、前記複数の電気信号処理回路の各々に電力を供給するための、メッシュ状に形成された配線を有する電源配線網と、
を含み、
前記電源配線網は、前記レーン間の境界に対応する各領域に、前記配線の一部が分断されてなるスリットを有する
光モジュール。

【請求項6】

開口部を有するモジュール基板を更に含み、
前記光チップは、前記開口部に収容され、
前記電気チップが前記開口部に迫り出した状態で前記モジュール基板に接続され、前記電気チップの前記開口部に迫り出した部分が前記光チップに接続されている
請求項５に記載の光モジュール。

【発明の詳細な説明】

【技術分野】

【0001】

開示の技術は、電気チップ及び光モジュールに関する。

【背景技術】

【0002】

半導体集積回路の内部素子によって生じるスイッチングノイズを低減させる技術として、以下の技術が知られている。例えば、複数の電源用パッド間を接続する電源配線を有する半導体集積回路装置において、電源配線領域内の隣接する電源用パッド間に、電源配線の長手方向に平行にスリット状の間隙領域を形成したものが知られている。

【0003】

また、電源パターンとグランドパターンとを備えた回路基板に、複数の電子装置が搭載された電子装置搭載機器が知られている。この電子装置搭載機器は、回路基板の各々の電子装置の間に、少なくとも、電源パターン及びグランドパターンを分離する溝を有し、溝の周囲に、電源パターンとグランドパターンとを高周波的に接続する手段を備える。

【先行技術文献】

【特許文献】

【0004】

【文献】特開平２－２１２２号公報

【文献】特開２００１－３２０１３７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

複数のレーン（信号伝送路）を用いて信号伝送を行う光モジュール（光トランシーバ）は、各レーンに伝送される電気信号をレーン毎に処理する複数の信号処理回路を備えた電気チップを含んで構成される。電気チップは、信号処理回路の各々に電力を供給するための電源配線を有する。この電源配線を、例えば、レーン毎に独立して設けた場合には、電源配線に接続される端子（バンプ）の数が増加する。

【0006】

電源配線をレーン間で共有することで、電源配線に接続される端子（バンプ）の数を抑制することができる。しかしながら、電源配線をレーン間で共有した場合には、あるレーンにおける信号処理回路の動作が、他のレーンの信号処理回路に影響を与えるクロストークが発生する。クロストークにより信号の伝送品質が劣化するため、クロストークを極力抑制することが好ましい。

【0007】

開示の技術は、１つの側面として、電源配線をレーン間で共有した場合におけるレーン間のクロストークを抑制することを目的とする。

【課題を解決するための手段】

【0008】

開示の技術に係る電気チップは、チップ基板上に並置され、複数のレーンの各々に伝送される電気信号を、レーン毎に処理する複数の電気信号処理回路を有する。電気チップは、前記複数の電気信号処理回路の各々と重なる領域に設けられ、前記複数の電気信号処理回路の各々に電力を供給するための、メッシュ状に形成された配線を有する電源配線網を有する。前記電源配線網は、前記レーン間の境界に対応する各領域に、前記配線の一部が分断されてなるスリットを有する。

【発明の効果】

【0009】

開示の技術によれば、１つの側面として、電源配線をレーン間で共有した場合におけるレーン間のクロストークを抑制する、という効果を奏する。

【図面の簡単な説明】

【0010】

【図1】開示の技術の実施形態に係る光モジュールの構成の一例を示す斜視図である。

【図2】図１における２－２線に沿った断面図である。

【図3】開示の技術の実施形態に係る電気チップ及び光チップの機能的な構成の一例を示す機能ブロック図である。

【図4】開示の技術の実施形態に係る光チップの構成の一例を示す平面図である。

【図5】開示の技術の実施形態に係る電気チップの断面構造の一例を模式的に示した図である。

【図6】開示の技術の実施形態に係る電源配線網の構成の一例を示す斜視図である。

【図7A】開示の技術の実施形態に係る送信側電気信号処理回路から出力される信号のアイパターンの一例を示す図である。

【図7B】開示の技術の実施形態に係る送信側電気信号処理回路から出力される信号のアイパターンの一例を示す図である。

【図8】シミュレーションによって取得した、クロストークの周波数特性を示すグラフである。

【図9A】スリットの長さを約１ｍｍとした電源配線網のシミュレーションモデルを示す図である。

【図9B】スリットの長さを約２ｍｍとした電源配線網のシミュレーションモデルを示す図である。

【図9C】スリットを有さない電源配線網のシミュレーションモデルを示す図である。

【図10】電力消費量が相対的に多い回路ブロック１１ａの近傍にスリット１６を配置した場合の構成の一例を示す平面図である。

【発明を実施するための形態】

【0011】

以下、開示の技術の実施形態について図面を参照しつつ説明する。尚、各図面において、実質的に同一又は等価な構成要素又は部分には同一の参照符号を付している。

【0012】

図１は、開示の技術の実施形態に係る光モジュール（光トランシーバ）１の構成の一例を示す斜視図である。図２は、図１における２－２線に沿った断面図である。光モジュール１は、電気チップ１０、光チップ２０及びモジュール基板３０を含んで構成されている。

【0013】

モジュール基板３０は、ガラスエポキシ樹脂等の絶縁体に配線を形成したプリント配線基板である。モジュール基板３０は、その中央に開口部３１が設けられており、モジュール基板３０の表面と光チップ２０の表面とが同一面内に延在するように、開口部３１内に光チップ２０が収容されている。

【0014】

光チップ２０は、例えば、シリコンフォトニクス技術を用いて形成された光導波路、受光素子、光変調回路と、レーザダイオードとを１パッケージにしたデバイスである。光チップ２０には、光チップ２０に入力される光信号及び光チップ２０から出力される光信号を伝送する光ファイバ４０が接続されている。

【0015】

電気チップ１０は、光チップ２０に入出力される光信号に対応する電気信号を処理する回路を備えたデバイスである。電気チップ１０は、一端が開口部３１に迫り出した状態でモジュール基板３０にバンプ５０を介して接続されている。これにより、電気チップ１０に設けられた回路が、モジュール基板３０に形成された配線に電気的に接続される。電気チップ１０の開口部３１に迫り出した部分は、バンプ５０を介して光チップ２０に接続されている。これにより、電気チップ１０に設けられた回路が、光チップ２０に設けられた回路に接続される。このように、電気チップ１０が、光チップ２０とモジュール基板３０とを跨ぐ構成とすることで、信号経路を短くすることができるので、信号の高速伝送を実現することが可能である。

【0016】

図３は、電気チップ１０及び光チップ２０の機能的な構成の一例を示す機能ブロック図である。

【0017】

電気チップ１０は、複数のレーン（信号伝送路）の各々に伝送される電気信号を、レーン毎に処理する複数の送信側電気信号処理回路１１及び複数の受信側電気信号処理回路１２を含んで構成されている。なお、本実施形態においては、送信側（ＴＸ側）及び受信側（ＲＸ）にそれぞれ４つのレーンを有する構成が例示しているが、これに限定されるものではなく、レーン数は、適宜増減することが可能である。

【0018】

送信側電気信号処理回路１１は、それぞれ、モジュール基板３０を介して供給される電気信号を受信する受信回路、該電気信号に含まれるクロックとデータとを分離するＣＤＲ（Clock Data Recovery）回路、及び該データに応じて光チップ２０を駆動する光出力ドライバを含み得る。

【0019】

受信側電気信号処理回路１２は、それぞれ、光チップ２０が備える受光素子から供給される光電流を電圧信号に変換するＴＩＡ（トランスインピーダンスアンプ）と、該電圧信号に含まれるクロックとデータとを分離するＣＤＲ回路、及び該データに応じて後段回路を駆動する電気出力ドライバを含み得る。

【0020】

光チップ２０は、電気チップ１０によって処理される電気信号に対応する光信号を処理する。具体的には、光チップ２０は、送信側電気信号処理回路１１の各々から供給される電気信号を、レーン毎に処理して光信号として出力する４つの光信号送信部２１を有する。光信号送信部２１は、それぞれ、信号光を生成するレーザダイオード、及び送信側電気信号処理回路１１が備える光出力ドライバから供給される駆動信号に基づいて、信号光を変調する光変調回路を含み得る。

【0021】

また、光チップ２０は、外部から供給される光信号を受信し、レーン毎に処理して電気信号として出力する４つの光信号受信部２２を有する。光信号受信部２２は、それぞれ、受信した光信号に応じた光電流を発生させるフォトダイオード等の受光素子を含み得る。

【0022】

図４は、電気チップ１０の構成の一例を示す平面図である。なお、図４においては、送信側（ＴＸ側）のみが示され、受信側（ＲＸ側）の表示が省略されているが、受信側の構成も送信側と同様である。例えば、受信側の構成要素は、チップ基板１３上において、図４に示す送信側の構成要素に並置される。

【0023】

図４に示すように、電気チップ１０を構成するチップ基板１３上には、送信側の４つレーン６０の各々について領域が割り当てられている。送信側電気信号処理回路１１の各々は、チップ基板１３上の、レーン６０毎に割り当てられた領域内に配置されている。すなわち、４つの送信側電気信号処理回路１１は、チップ基板１３上に並置されている。チップ基板１３は、各レーン６０が並ぶ方向と交差する方向の一端側においてモジュール基板３０に接続され、他端側において光チップ２０に接続されている。

【0024】

電気チップ１０は、送信側電気信号処理回路１１の各々と重なる領域に設けられた電源配線網１４を有する。電源配線網１４は、送信側電気信号処理回路１１の各々に電力を供給するための、メッシュ状に形成された配線を含んで構成されている。

【0025】

図５は、電気チップ１０の断面構造の一例を模式的に示した図である。電気チップ１０は、シリコン等の半導体によって構成されるチップ基板１３と、チップ基板１３上に設けられた複数の配線層Ｍ１～Ｍ１１を有する。送信側電気信号処理回路１１の各々は、公知の半導体プロセスを用いてチップ基板１３に形成されている。複数の配線層Ｍ１～Ｍ１１は、ＳｉＯ_２等の絶縁体からなる絶縁膜と、Ａｌ等の導電体からなる導電膜とを交互に積層することにより形成される。配線層Ｍ１１にバンプ５０（図２参照）が接続され、バンプ５０を介してモジュール基板３０及び光チップ２０と、電気チップ１０とが接続される。本実施形態において、電源配線網１４は、配線層Ｍ９及びＭ１０に形成された配線１４Ａ、１４Ｂによって構成されている。なお、配線層の層数及び電源配線網１４を構成する配線１４Ａ、１４Ｂが属する配線層は、適宜変更することが可能である。

【0026】

図６は、電源配線網１４の構成の一例を示す斜視図である。電源配線網１４は、配線層Ｍ９に設けられ、送信側電気信号処理回路１１の並ぶ方向（レーン６０が並ぶ方向）に沿って伸びる、互いに平行な複数の配線１４Ａを有する。複数の配線１４Ａのうちの一部には、モジュール基板３０を介してグランド電位が印加され、複数の配線１４Ａのうちの他の一部には、モジュール基板３０を介して電源電位が印加される。図６において、電源電位が印加される配線１４Ａが、ドットによる塗りつぶしで表示され、グランド電位が印加される配線１４Ａが白抜きで表示されている。

【0027】

電源配線網１４は、配線層Ｍ９に積層された配線層Ｍ１０に設けられ、送信側電気信号処理回路１１の並ぶ方向（レーン６０が並ぶ方向）と交差する方向に沿って伸びる、互いに平行な複数の配線１４Ｂを有する。複数の配線１４Ｂのうちの一部には、モジュール基板３０を介してグランド電位が印加され、複数の配線１４Ｂのうちの他の一部には、モジュール基板３０を介して電源電位が印加される。図６において、電源電位が印加される配線１４Ｂが、ドットによる塗りつぶしにより表示され、グランド電位が印加される配線１４Ｂが白抜きで表示されている。

【0028】

配線層Ｍ９に設けられた配線１４Ａのうち、グランド電位が印加される配線１４Ａと、配線層Ｍ１０に設けられた配線１４Ｂのうち、グランド電位が印加される配線１４Ｂとが、これらの配線の交差部においてビア１５を介して接続される。同様に、配線層Ｍ９に設けられた配線１４Ａのうち電源電位が印加される配線１４Ａと、配線層Ｍ１０に設けられた配線１４Ｂのうち、電源電位が印加される配線１４Ｂとが、これらの配線の交差部においてビア１５を介して接続される。

【0029】

互いに交差する方向に伸びる配線１４Ａと配線１４Ｂとの組み合わせによって電源配線網１４を構成することで、電源配線網１４は、メッシュ状とされる。このように、メッシュ状の電源配線網１４を、送信側電気信号処理回路１１の各々と重なる領域に設けることで、電源電圧の配線ドロップが抑制され、送信側電気信号処理回路１１の各々に供給される電源電圧の均一性を高めることが可能となる。

【0030】

図４に示すように、電源配線網１４は、レーン６０間の境界Ｂに対応する各領域に、電源配線網１４を構成する配線の一部が分断されてなるスリット１６を有する。スリット１６の各々は、電源配線網１４の、光チップ２０側の端部からレーン６０間の境界Ｂに沿って伸びている。図６に示すように、スリット１６は、レーン６０の並ぶ方向に沿って伸びる複数の配線１４Ａのうちの一部が、レーン６０間の境界Ｂを跨ぐ部分において分断されることにより形成される。

【0031】

図７Ａは、４つの送信側電気信号処理回路１１のうちの１つのみを動作させた場合における、当該動作させた１つの送信側電気信号処理回路１１から出力される信号（ＰＡＭ４信号）のアイパターンの一例を示す図である。図７Ｂは、４つの送信側電気信号処理回路１１のうちの互いに隣接する２つを動作させた場合であって、電源配線網１４にスリットを設けない構成におけるアイパターンの一例を示す図である。

【0032】

図７Ａに示すように、４つの送信側電気信号処理回路１１のうちの１つのみを動作させた場合には、クロストークは発生しないため、良好なアイパターンが得られる。一方、図７Ｂに示すように、複数の送信側電気信号処理回路１１を同時に動作させた場合には、クロストークが発生し、アイパターンが劣化する。クロストークは、電源配線をレーン間で共有する場合に顕著となる。すなわち、各レーンで共通の電源配線網１４を用いて、各レーン６０の送信側電気信号処理回路１１に対する電力供給を行う構成とした場合には、あるレーンで生じた電源電圧の変動が、他のレーンにおいて伝送される信号に影響を及ぼしやすくなる。クロストークに対処するために、電源配線をレーン毎に独立して設けた場合には、電源配線に接続されるバンプの数が増加する。本実施形態に係る光モジュール１は、電気チップ１０が、光チップ２０とモジュール基板３０とを跨ぐブリッジ構造であり、電気チップ１０において、モジュール基板３０との接合に用いられる領域が制限される。このため、バンプ数の増加に対応することが困難となる場合がある。

【0033】

本実施形態に係る光モジュール１によれば、電源配線網１４は、レーン６０間の境界Ｂに対応する各領域に、電源配線網１４を構成する配線の一部が分断されてなるスリット１６を有する。これにより、あるレーン６０で生じた電源電圧の変動が、他のレーン６０に及ぼす影響（すなわちクロストーク）を抑制することができる。

【0034】

スリット１６の、レーン６０間の境界Ｂに沿った長さを変化させた場合の、クロストークの周波数特性の変化をシミュレーションによって取得した。図８は、シミュレーションによって取得した、クロストークの周波数特性を示すグラフである。図８には、スリット１６の長さＬ１を約１ｍｍとした場合（図９Ａ）、スリット１６の長さＬ１を約２ｍｍとした場合（図９Ｂ）、及びスリット１６を設けない場合（図９Ｃ）のそれぞれについて、クロストークの周波数特性が示されている。なお、チップ基板１３の、スリット１６の伸長方向における長さＬ２は、約３ｍｍである。また、図９Ｂに示したスリット１６の長さを約２ｍｍとした場合のスリット１６の終端位置は、モジュール基板３０の端部の位置に一致している。

【0035】

クロストークは、レーン６０Ａに設けられた送信側電気信号処理回路１１のみを動作させた場合の、レーン６０Ｂ内の点Ｂにおいて観測される信号Ｓ２の、レーン６０Ａ内の点Ａにおいて観測される信号Ｓ１に対する透過率をデシベル表示することにより定量化した。すなわち、信号Ｓ２の信号Ｓ１に対する透過率が小さい程（減衰率が大きい程）、クロストークが抑制されていることを意味する。

【0036】

スリット１６を設けない場合の１４ＧＨｚにおける透過率は、－２５．６Ｂ［ｄＢ］であった。スリット１６の長さＬ１を１ｍｍとした場合の１４ＧＨｚにおける透過率は－９７．６［ｄＢ］であった。スリット１６の長さＬ１を２ｍｍとした場合の１４ＧＨｚにおける透過率は－１６９．０［ｄＢ］であった。このように、レーン６０間の境界Ｂに対応する各領域に、電源配線網１４を構成する配線の一部が分断されてなるスリット１６を設けることで、クロストークを抑制することができる。また、スリット１６の長さＬを長くすることで、クロストークの抑制効果を高めることが可能である。

【0037】

一方、スリット１６の長さＬ１が長くなる程、各レーン６０における電源配線網１４の抵抗値が大きくなり、電圧ドロップが大きくなることが想定される。そこで、スリット１６の、レーン６０間の境界Ｂに沿った長さを変化させた場合の、電源配線網１４の抵抗値の変化をシミュレーションによって取得した。

【0038】

スリット１６を設けない場合の点Ａと点Ｃとの間の電源配線網１４の抵抗値は、０．８８８Ωであった。スリット１６の長さＬ１を１ｍｍとした場合の点Ａと点Ｃとの間の電源配線網１４の抵抗値は、１．０８９Ωであった。スリット１６の長さＬ１を２ｍｍとした場合の点Ａと点Ｃとの間の電源配線網１４の抵抗値は、１．２８４０Ωであった。このように、スリット１６の長さＬ１が長くなる程、各レーン６０における電源配線網１４の抵抗値が大きくなり、電圧ドロップが大きくなる。すなわち、クロストークの抑制と、電圧ドロップとはトレードオフの関係にあることから、電圧ドロップが問題とならない範囲で、クロストークを抑制するように、スリット１６の長さＬ１を設定することが好ましい。

【0039】

以上のように、開示の技術の実施形態に係る光モジュール１によれば、電源配線をレーン間で共有する場合におけるレーン間のクロストークを抑制することが可能となる。

【0040】

以上の説明では、電源配線網１４の光チップ２０側の端部を起点とするスリット１６を例示したが、スリット１６の、レーン６０間の境界Ｂ上における配置（スリット１６の起点及び終点の位置）は、適宜変更することが可能である。スリット１６は、送信側電気信号処理回路１１を構成する回路ブロックのうち、特に、電力消費量が相対的に多い回路ブロックの近傍に配置されることが好ましい。

【0041】

図１０は、電力消費量が相対的に多い回路ブロック１１ａの近傍にスリット１６を配置した場合の構成の一例を示す平面図である。スリット１６を電力消費量の相対的に多い回路ブロック１１ａの近傍に配置する場合、スリット１６の起点及び終点の位置は、レーン６０間の境界Ｂ上における電源配線網１４の端部から離間した位置に配置され得る。スリット１６を、電力消費量が相対的に多い回路ブロック１１ａの近傍に配置することでクロストークの抑制効果を更に高めることが可能である。

【0042】

なお、光モジュール１は、開示の技術における光モジュールの一例である。電気チップ１０は、開示の技術における電気チップの一例である。光チップ２０は、開示の技術における光チップの一例である。モジュール基板３０は、開示の技術におけるモジュール基板の一例である。送信側電気信号処理回路１１は、開示の技術における電気信号処理回路の一例である。電源配線網１４は、開示の技術における電源配線網の一例である。スリット１６は、開示の技術におけるスリットの一例である。配線１４Ａは、開示の技術における第１の配線の一例である。配線１４Ｂは、開示の技術における第２の配線の一例である。配線層Ｍ９は、開示の技術における第１の配線層の一例である。配線層Ｍ１０は、開示の技術における第２の配線層の一例である。

【0043】

以上の実施形態に関し、更に以下の付記を開示する。

【0044】

（付記１）
チップ基板上に並置され、複数のレーンの各々に伝送される電気信号を、レーン毎に処理する複数の電気信号処理回路と、
前記複数の電気信号処理回路の各々と重なる領域に設けられ、前記複数の電気信号処理回路の各々に電力を供給するための、メッシュ状に形成された配線を有する電源配線網と、
を含み、
前記電源配線網は、前記レーン間の境界に対応する各領域に、前記配線の一部が分断されてなるスリットを有する
電気チップ。

【0045】

（付記２）
前記電源配線網は、
第１の配線層に設けられ、前記複数の電気信号処理回路の並ぶ方向に沿って伸びる互いに平行な複数の第１の配線と、
前記第１の配線層に積層された第２の配線層に設けられ、前記複数の電気信号処理回路の並ぶ方向と交差する方向に沿って伸びる互いに平行な複数の第２の配線と、
を含み
前記スリットは、前記複数の第１の配線のうちの一部が分断された部分によって構成されている
付記１に記載の電気チップ。

【0046】

（付記３）
前記第１の配線及び前記第２の配線には、それぞれ、電源電位及びグランド電位のいずれかが印加され、
前記第１の配線及び前記第２の配線は、同じ電位が印加される配線同士が、当該配線の交差部においてビアを介して接続されている
付記２に記載の電気チップ。

【0047】

（付記４）
前記スリットは、電気信号処理回路において電力消費量が相対的に多い部分に対応する領域に配置されている
付記１から付記３のいずれか１つに記載の電気チップ。

【0048】

（付記５）
電気信号を処理する電気チップと、
前記電気信号に対応する光信号を処理する光チップと、
を含み、
前記電気チップは、
チップ基板上に並置され、複数のレーンの各々に伝送される電気信号を、レーン毎に処理する複数の電気信号処理回路と、
前記複数の電気信号処理回路の各々と重なる領域に設けられ、前記複数の電気信号処理回路の各々に電力を供給するための、メッシュ状に形成された配線を有する電源配線網と、
を含み、
前記電源配線網は、前記レーン間の境界に対応する各領域に、前記配線の一部が分断されてなるスリットを有する
光モジュール。

【0049】

（付記６）
開口部を有するモジュール基板を更に含み、
前記光チップは、前記開口部に収容され、
前記電気チップが前記開口部に迫り出した状態で前記モジュール基板に接続され、前記電気チップの前記開口部に迫り出した部分が前記光チップに接続されている
付記６に記載の光モジュール。

【0050】

（付記７）
前記電源配線網は、
第１の配線層に設けられ、前記複数の電気信号処理回路の並ぶ方向に沿って伸びる互いに平行な複数の第１の配線と、
前記第１の配線層に積層された第２の配線層に設けられ、前記複数の電気信号処理回路の並ぶ方向と交差する方向に沿って伸びる互いに平行な複数の第２の配線と、
を含み
前記スリットは、前記複数の第１の配線のうちの一部が分断された部分によって構成されている
付記５または付記６に記載の光モジュール。

【0051】

（付記８）
前記第１の配線及び前記第２の配線には、それぞれ、電源電位及びグランド電位のいずれかが印加され、
前記第１の配線及び前記第２の配線は、同じ電位が印加される配線同士が、当該配線の交差部においてビアを介して接続されている
付記１または付記２に記載の光モジュール。

【0052】

（付記９）
前記スリットは、前記電気信号処理回路において電力消費量が相対的に多い部分に対応する領域に配置されている
付記５から付記８のいずれか１つに記載の光モジュール。

【符号の説明】

【0053】

１ 光モジュール
１０ 電気チップ
１１ 送信側電気信号処理回路
１２ 受信側電気信号処理回路
１４ 電源配線網
１４Ａ、１４Ｂ 配線
１６ スリット
２０ 光チップ
２１ 光信号送信部
２２ 光信号受信部
３０ モジュール基板
６０、６０Ａ、６０Ｂ レーン
Ｍ１～Ｍ１１ 配線層
Ｂ 境界

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図8】

【図9A】

【図9B】

【図9C】

【図10】