特許 7268631 パルス電圧生成回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-04-25

(45)【発行日】2023-05-08

(54)【発明の名称】パルス電圧生成回路

(51)【国際特許分類】

   H03K 17/567 20060101AFI20230426BHJP

   H03K 17/687 20060101ALI20230426BHJP

   H03K 19/00 20060101ALI20230426BHJP

   H03K 19/08 20060101ALI20230426BHJP

   B06B 1/06 20060101ALI20230426BHJP

【ＦＩ】

H03K17/567

H03K17/687 A

H03K19/00 108

H03K19/08 210

B06B1/06 A

【請求項の数】 3

(21)【出願番号】P 2020063602

(22)【出願日】2020-03-31

(65)【公開番号】P2021164049

(43)【公開日】2021-10-11

【審査請求日】2021-06-29

【前置審査】

(73)【特許権者】

【識別番号】000003609

【氏名又は名称】株式会社豊田中央研究所

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】太田 則一

(72)【発明者】

【氏名】尾崎 貴志

(72)【発明者】

【氏名】村田 香苗

(72)【発明者】

【氏名】神保 智彦

【審査官】工藤 一光

(56)【参考文献】

【文献】特開２０００－８０５４０（ＪＰ，Ａ）

【文献】特開２０１３－１３５４８４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｎ３０／２０－３０／５０

Ｈ０３Ｋ１７／５６７

Ｈ０３Ｋ１７／６８７－１７／６９５

Ｈ０３Ｋ１９／００

Ｈ０３Ｋ１９／０８－１９／１０

Ｈ０２Ｎ２／００－２／１８

Ｂ０６Ｂ１／０６

(57)【特許請求の範囲】

【請求項1】

高位電圧を出力する高位電源と基準電圧を出力する基準電圧部位との間に直列接続されている第１高位側スイッチおよび第１低位側スイッチと、
前記第１高位側スイッチと前記第１低位側スイッチとの第１中間ノードに接続されている第１出力端子と、
前記第１低位側スイッチと並列に接続され、アノード端子が前記基準電圧部位に接続され、カソード端子が前記第１中間ノードに接続されている第１ダイオードと、
前記高位電源と前記基準電圧部位との間に直列接続されている第２高位側スイッチおよび第２低位側スイッチと、
前記第２高位側スイッチと前記第２低位側スイッチとの第２中間ノードに接続されている第２出力端子と、
前記第２低位側スイッチと並列に接続され、アノード端子が前記基準電圧部位に接続され、カソード端子が前記第２中間ノードに接続されている第２ダイオードと、
前記第１低位側スイッチの低位側端子と前記第２低位側スイッチの低位側端子との共通接続ノードに接続されている基準端子と、
前記共通接続ノードと前記基準端子との接続経路間に配置されている第１抵抗と、
を備え、
前記第１出力端子と前記基準端子との間に第１の容量性負荷が接続可能であり、
前記第２出力端子と前記基準端子との間に第２の容量性負荷が接続可能であり、
前記第１低位側スイッチおよび前記第２低位側スイッチは、互いに逆位相のパルスで駆動するスイッチであり、
前記第１抵抗の抵抗値は、前記第１低位側スイッチおよび前記第２低位側スイッチのオン抵抗値以上の値である、パルス電圧生成回路。

【請求項2】

前記第１低位側スイッチおよび前記第２低位側スイッチのオン抵抗値が１オーム以下の場合には、前記第１抵抗の抵抗値は３オーム以上の値である、請求項１に記載のパルス電圧生成回路。

【請求項3】

前記第１低位側スイッチおよび前記第２低位側スイッチのオン抵抗値が１オームより大きい場合には、前記第１抵抗の抵抗値を前記第１低位側スイッチおよび前記第２低位側スイッチのオン抵抗値で除した比の値は、３以上の値である、請求項１または２に記載のパルス電圧生成回路。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書に開示する技術は、パルス電圧生成回路に関する。

【背景技術】

【0002】

特許文献１および２には、容量性負荷（圧電アクチュエータ素子）を駆動するためのパルス電圧生成回路が開示されている。容量性負荷の一方の入力端子に基準電圧を供給し、他方の入力端子にパルス状の高電圧を供給することで、容量性負荷を駆動している。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１２－５５１０２

【文献】特開２０１３－５１３４３

【発明の概要】

【発明が解決しようとする課題】

【0004】

容量性負荷は、充放電されることで駆動される。容量性負荷の充電時には、パルス電圧振幅の２乗に比例するエネルギが容量性負荷に蓄積されるとともに、電圧源と容量性負荷を接続する回路部（例：スイッチ）においても同量の熱損失が発生する。同様に、容量性負荷の放電時においても、容量性負荷に蓄積されるエネルギと同量の回路部熱損失が発生する。効率が低下してしまう。

【課題を解決するための手段】

【0005】

本明細書に開示するパルス電圧生成回路は、高位電圧を出力する高位電源と基準電圧を出力する基準電圧部位との間に直列接続されている第１高位側スイッチおよび第１低位側スイッチを備える。パルス電圧生成回路は、第１高位側スイッチと第１低位側スイッチとの第１中間ノードに接続されている第１出力端子を備える。パルス電圧生成回路は、第１低位側スイッチと並列に接続され、アノード端子が基準電圧部位に接続され、カソード端子が第１中間ノードに接続されている第１ダイオードを備える。パルス電圧生成回路は、高位電源と基準電圧部位との間に直列接続されている第２高位側スイッチおよび第２低位側スイッチを備える。パルス電圧生成回路は、第２高位側スイッチと第２低位側スイッチとの第２中間ノードに接続されている第２出力端子を備える。パルス電圧生成回路は、第２低位側スイッチと並列に接続され、アノード端子が基準電圧部位に接続され、カソード端子が第２中間ノードに接続されている第２ダイオードを備える。パルス電圧生成回路は、第１低位側スイッチの低位側端子と第２低位側スイッチの低位側端子との共通接続ノードに接続されている基準端子を備える。パルス電圧生成回路は、共通接続ノードと基準端子との接続経路間に配置されている第１抵抗を備える。第１出力端子と基準端子との間に第１の容量性負荷が接続可能である。第２出力端子と基準端子との間に第２の容量性負荷が接続可能である。第１低位側スイッチおよび第２低位側スイッチは、互いに逆位相のパルスで駆動するスイッチである。

【0006】

第１および第２低位側スイッチがオフであり、第２の容量性負荷に電荷が蓄積されている状態から、第２低位側スイッチをオンする場合を考える。この場合、第２の容量性負荷に蓄積されている電荷は、第２低位側スイッチ、基準端子、第１ダイオード、第１出力端子を経由して第１の容量性負荷へ移動する。すなわち、第２の容量性負荷に蓄積されていた電荷の半分を、第１の容量性負荷へ転送することができる。同様にして、第１および第２低位側スイッチがオフであり、第1の容量性負荷に電荷が蓄積されている状態から、第１低位側スイッチがオンする場合には、第１の容量性負荷に蓄積されていた電荷の半分を、第２の容量性負荷へ転送することができる。これにより、従来回路では廃棄していた容量性負荷に蓄積された電荷を、次の周期に充電する容量性負荷へ電荷再分配することができる。損失となっていたエネルギの一部を出力エネルギに変換できるため、容量性負荷の駆動効率を改善することが可能となる。

【0007】

第１低位側スイッチおよび第２低位側スイッチが非導通の状態から、第１低位側スイッチが導通状態に遷移した場合に、第１の容量性負荷から放電電流が出力される。第１の容量性負荷から第１出力端子、第１低位側スイッチ、共通接続ノード、第１抵抗を経由して第１の容量性負荷へ至る経路を流れる放電電流を第１電流とする。第１の容量性負荷から第１出力端子、第１低位側スイッチ、共通接続ノード、第２ダイオード、第２出力端子を経由して第２の容量性負荷へ至る経路を流れる放電電流を第２電流とする。第２電流が第１電流よりも大きくなるように、第１抵抗の抵抗値が定められていてもよい。

【0008】

第１抵抗の抵抗値は、第１低位側スイッチおよび第２低位側スイッチのオン抵抗値以上の値であってもよい。効果の詳細は実施例で説明する。

【0009】

第１低位側スイッチおよび第２低位側スイッチのオン抵抗値が１オーム以下の場合には、第１抵抗の抵抗値は３オーム以上の値であってもよい。効果の詳細は実施例で説明する。

【0010】

第１低位側スイッチおよび第２低位側スイッチのオン抵抗値が１オームより大きい場合には、第１抵抗の抵抗値を第１低位側スイッチおよび第２低位側スイッチのオン抵抗値で除した比の値は、３以上の値であってもよい。効果の詳細は実施例で説明する。

【0011】

第１高位側スイッチおよび第２高位側スイッチは、電流制御型のバイポーラトランジスタであってもよい。第１低位側スイッチおよび第２低位側スイッチは、第１のＭＯＳトランジスタであってもよい。効果の詳細は実施例で説明する。

【0012】

パルス電圧生成回路は、第１高位側スイッチのベース端子と基準電圧部位との接続経路上、および、第２高位側スイッチのベース端子と基準電圧部位との接続経路上に直列に配置された第２抵抗および第２のＭＯＳトランジスタをさらに備えていてもよい。第２のＭＯＳトランジスタのゲート端子には、第１高位側スイッチおよび第２高位側スイッチを駆動するパルス信号が入力されていてもよい。効果の詳細は実施例で説明する。

【0013】

第１の容量性負荷は、第１出力端子と基準端子との間に接続された第１の圧電アクチュエータ素子を備えていてもよい。第２の容量性負荷は、第２出力端子と基準端子との間に接続された第２の圧電アクチュエータ素子を備えていてもよい。第１高位側スイッチおよび第１低位側スイッチは、第１高位側スイッチのみが導通している第１充電期間、第１高位側スイッチおよび第１低位側スイッチが非導通である第１の共振電流供給期間、第１低位側スイッチのみが導通している第１放電期間、第１高位側スイッチおよび第１低位側スイッチが非導通である第１の共振電流蓄積期間、を備える１周期の動作を繰り返してもよい。第２高位側スイッチおよび第２低位側スイッチは、第２高位側スイッチのみが導通している第２充電期間、第２高位側スイッチおよび第２低位側スイッチが非導通である第２の共振電流供給期間、第２低位側スイッチのみが導通している第２放電期間、第２高位側スイッチおよび第２低位側スイッチが非導通である第２の共振電流蓄積期間、を備える１周期の動作を繰り返してもよい。効果の詳細は実施例で説明する。

【0014】

第１充電期間では、第１の圧電アクチュエータ素子内の第１静電容量が充電されてもよい。第１の共振電流供給期間では、第１静電容量に蓄積された電荷エネルギが第１の圧電アクチュエータ素子の共振振動エネルギに変換されてもよい。第１放電期間では、第１静電容量が放電されてもよい。第１の共振電流蓄積期間では、第１の圧電アクチュエータ素子の共振振動エネルギが第１静電容量の電荷エネルギに変換されてもよい。第２充電期間では、第２の圧電アクチュエータ素子内の第２静電容量が充電されてもよい。第２の共振電流供給期間では、第２静電容量に蓄積された電荷エネルギが第２の圧電アクチュエータ素子の共振振動エネルギに変換されてもよい。第２放電期間では、第２静電容量が放電されてもよい。第２の共振電流蓄積期間では、第２の圧電アクチュエータ素子の共振振動エネルギが第２静電容量の電荷エネルギに変換されてもよい。

【0015】

第１の共振電流蓄積期間から第１充電期間への切り替えタイミングの位相を基準とした場合に、第１の共振電流供給期間から第１放電期間への切り替えタイミングは１８０°固定であってもよい。第２の共振電流蓄積期間から第２充電期間への切り替えタイミングの位相を基準とした場合に、第２の共振電流供給期間から第２放電期間への切り替えタイミングは１８０°固定であってもよい。

【図面の簡単な説明】

【0016】

【図1】実施例１に係る圧電アクチュエータ駆動システム１を示す図である。

【図2】第１ドライバ２１および第２ドライバ２２の具体回路構成例である。

【図3】パルス電圧生成回路２の動作を説明する波形図である。

【図4】電荷の再分配を説明する等価回路である。

【図5】抵抗ＲＧとオン抵抗Ｒｏｎの関係を示すグラフである。

【図6】抵抗ＲＧとオン抵抗Ｒｏｎの関係を示すグラフである。

【図7】実施例２の高効率駆動方式の動作を説明する波形図である。

【図8】効率を比較したシミュレーション結果である。

【発明を実施するための形態】

【実施例1】

【0017】

（圧電アクチュエータ駆動システム１の構成）
図１に、実施例１に係る圧電アクチュエータ駆動システム１を示す。圧電アクチュエータ駆動システム１は、パルス電圧生成回路２、昇圧回路３、制御回路４、圧電アクチュエータ１１および１２、を備える。

【0018】

昇圧回路３は、入力電圧Ｖ_ＩＮ（例：３Ｖ）を昇圧し、高位電圧ＶＨ（例：３０［Ｖ］）を出力する回路である。制御回路４は、第１高位側スイッチＳＵ１を制御するクロック信号ＣＫ_ＳＵ１、第１低位側スイッチＳＤ１を制御するクロック信号ＣＫ_ＳＤ１、第２高位側スイッチＳＵ２を制御するクロック信号ＣＫ_ＳＵ２、第２低位側スイッチＳＤ２を制御するクロック信号ＣＫ_ＳＤ２、を出力する回路である。第１低位側スイッチＳＤ１および第２低位側スイッチＳＤ２は、互いに逆位相のパルスで駆動するスイッチである。

【0019】

パルス電圧生成回路２は、第１ドライバ２１、第２ドライバ２２、抵抗ＲＧを備える。パルス電圧生成回路２は、１つのＩＣチップであってもよい。第１ドライバ２１は、第１高位側スイッチＳＵ１、第１低位側スイッチＳＤ１、第１ダイオードＤ１を備えている。第１高位側スイッチＳＵ１および第１低位側スイッチＳＤ１は、昇圧回路３と基準電圧部位ＧＮＤとの間に直列接続されている。基準電圧部位ＧＮＤは、基準電圧ＶＳＳを出力する部位である。本実施例では、基準電圧ＶＳＳは０［Ｖ］である。第１ダイオードＤ１は、第１低位側スイッチＳＤ１と並列に接続されている。第１ダイオードＤ１のアノード端子は、基準電圧部位ＧＮＤに接続されている。第１ダイオードＤ１のカソード端子は、第１高位側スイッチＳＵ１と第１低位側スイッチＳＤ１との第１中間ノードＮ１に接続されている。第１中間ノードＮ１には、第１出力端子Ｔ１が接続されている。第１出力端子Ｔ１からは出力電圧ＶＯ１が出力される。

【0020】

同様にして、第２ドライバ２２は、第２高位側スイッチＳＵ２、第２低位側スイッチＳＤ２、第２ダイオードＤ２を備えている。第２高位側スイッチＳＵ２および第２低位側スイッチＳＤ２は、第２中間ノードＮ２を介して、昇圧回路３と基準電圧部位ＧＮＤとの間に直列接続されている。第２中間ノードＮ２には、第２出力端子Ｔ２が接続されている。第２出力端子Ｔ２からは出力電圧ＶＯ２が出力される。第２ダイオードＤ２は、第２低位側スイッチＳＤ２と並列に接続されている。

【0021】

第１低位側スイッチＳＤ１の低位側端子と第２低位側スイッチＳＤ２の低位側端子とは、共通接続ノードＮＣで接続されている。共通接続ノードＮＣの電圧を、電圧ＶＧとする。共通接続ノードＮＣには、基準端子ＴＧが接続されている。抵抗ＲＧは、共通接続ノードＮＣと基準端子ＴＧとの接続経路間に配置されている。

【0022】

第１出力端子Ｔ１と基準端子ＴＧとの間には、圧電アクチュエータ１１が接続されている。第２出力端子Ｔ２と基準端子ＴＧとの間には、圧電アクチュエータ１２が接続されている。圧電アクチュエータ１１および１２は、容量性素子である。圧電アクチュエータ１１および１２の一例としては、ピエゾ素子が挙げられる。

【0023】

圧電アクチュエータ１１は、ＬＣＲ直列回路および並列容量として、等価的に理解することができる。そこで本明細書では、圧電アクチュエータ１１は、第１のＬＣＲ直列回路３１および第１並列容量Ｃｐ１を備えているものと考えて説明する。なお第１のＬＣＲ直列回路３１は、機械的な動作を、電気回路記述に書き下したものである。第１のＬＣＲ直列回路３１は、第１出力端子Ｔ１と基準端子ＴＧとの間に直列に接続されている、インダクタ成分Ｌ１、抵抗成分Ｒ１、容量成分Ｃ１を備えている。第１並列容量Ｃｐ１は、第１のＬＣＲ直列回路３１と並列に接続されている。なお、第１のＬＣＲ直列回路３１は、共振駆動時に電気エネルギが力学的エネルギに変換される項を等価回路で表現したものである。また第１並列容量Ｃｐ１は、寄生容量成分を等価回路で表現したものである。

【0024】

同様にして、圧電アクチュエータ１２は、第２のＬＣＲ直列回路３２および第２並列容量Ｃｐ２を備えているものと考えて説明する。第２並列容量Ｃｐ２は、第２のＬＣＲ直列回路３２と並列に接続されている。

【0025】

（第１ドライバ２１および第２ドライバ２２の具体回路構成）
図２を用いて、第１ドライバ２１および第２ドライバ２２の具体回路構成の例を説明する。第１ドライバ２１の第１高位側スイッチＳＵ１は、バイポーラトランジスタＢＴ１、抵抗ＲＵ１、ＭＯＳトランジスタＭＴ１を備えている。バイポーラトランジスタＢＴ１は、電流制御型の高耐圧用ｐｎｐトランジスタである。ＭＯＳトランジスタＭＴ１は、高耐圧用のｎ型ＭＯＳＦＥＴである。バイポーラトランジスタＢＴ１のエミッタ端子に高位電圧ＶＨが入力され、コレクタ端子が第１中間ノードＮ１に接続されている。バイポーラトランジスタＢＴ１のベース端子と基準電圧部位ＧＮＤとの接続経路上には、抵抗ＲＵ１およびＭＯＳトランジスタＭＴ１が直列に配置されている。ＭＯＳトランジスタＭＴ１のゲート端子には、クロック信号ＣＫ_ＳＵ１が入力される。

【0026】

第１低位側スイッチＳＤ１は、高耐圧用のｎ型ＭＯＳＦＥＴである。第１ダイオードＤ１は、第１低位側スイッチＳＤ１に内蔵されている保護用ダイオードである。第１低位側スイッチＳＤ１のゲート端子には、クロック信号ＣＫ_ＳＤ１が入力される。

【0027】

第２ドライバ２２の第２高位側スイッチＳＵ２は、バイポーラトランジスタＢＴ２、抵抗ＲＵ２、ＭＯＳトランジスタＭＴ２を備えている。これらの素子の接続態様は、第１ドライバ２１と同様であるため、説明を省略する。

【0028】

（パルス電圧生成回路２の動作）
図３の波形図を用いて、パルス電圧生成回路２の動作を説明する。パルス電圧生成回路２は、圧電アクチュエータ１１および１２に逆位相のパルスを与える回路である。具体的には、時刻ｔ０で出力電圧ＶＯ１を立ち上げ、出力電圧ＶＯ２を立ち下げる。また、時刻ｔ４で出力電圧ＶＯ１を立ち下げ、出力電圧ＶＯ２を立ち上げる。時刻ｔ０～ｔ８までが１周期ＴＴである。またパルス電圧生成回路２は、圧電アクチュエータ１１および１２の共振周波数ｆｃｋの付近で、圧電アクチュエータ１１および１２を駆動する回路である。よって１周期ＴＴの長さは、共振周波数ｆｃｋの逆数の近傍の値である。

【0029】

時刻ｔ０において、クロック信号ＣＫ_ＳＤ２をローレベルからハイレベルに切り替えると、第２ドライバ２２の第２低位側スイッチＳＤ２がオンする。また時刻ｔ０においてクロック信号ＣＫ_ＳＵ１をローレベルからハイレベルに切り替えると、時刻ｔ１において第１高位側スイッチＳＵ１がオンする。第１高位側スイッチＳＵ１のオンタイミングが時刻ｔ１まで遅延する理由は、ＭＯＳトランジスタＭＴ１（図２）がオンし、抵抗ＲＵ１およびＭＯＳトランジスタＭＴ１を経由したベース電流ＩＢ１が流れることで、バイポーラトランジスタＢＴ１がオンする（すなわち第１高位側スイッチＳＵ１がオンする）ためである。詳細な動作は後述する。

【0030】

時刻ｔ０において、第２低位側スイッチＳＤ２のオンと同時に出力電圧ＶＯ２は立ち下り、０Ｖになる（矢印Ｙ１）。このとき、圧電アクチュエータ１２内の第２並列容量Ｃｐ２に蓄積されていた電荷の半分が、圧電アクチュエータ１１内の第１並列容量Ｃｐ１に移動する。すなわち、第１並列容量Ｃｐ１と第２並列容量Ｃｐ２との間で、電荷の再分配が行われる。その結果、共通接続ノードＮＣの電圧ＶＧは、－ＶＨ／２になる（矢印Ｙ２）。この動作の詳細については、後述する。

【0031】

電圧ＶＧが－ＶＨ／２に低下すると、抵抗ＲＧ経由で電流が流れ込み、電圧ＶＧは上昇し時刻ｔ１で０［Ｖ］に戻る（領域Ａ０）。この間、第１高位側スイッチＳＵ１はまだオンしておらず、出力電圧ＶＯ１はハイインピーダンス状態であるため、電圧ＶＧの上昇と同時に出力電圧ＶＯ１はＶＨ／２まで上昇する（矢印Ｙ３）。

【0032】

なお、電圧ＶＧが０［Ｖ］に戻る時定数、および、出力電圧ＶＯ１がＶＨ／２まで上昇する時定数は、抵抗ＲＧの抵抗値で調整可能である。抵抗ＲＧの抵抗値が大きくなるほど、時定数が大きくなるため、応答性が低下する。従って、第１ドライバ２１および第２ドライバ２２の駆動周波数に応じて、抵抗ＲＧの抵抗値を適宜に定めればよい。

【0033】

時刻ｔ１で第１高位側スイッチＳＵ１がオンすると、出力電圧ＶＯ１に高位電圧ＶＨから電流が流れ込み、出力電圧ＶＯ１の電圧はさらに上昇する。そして時刻ｔ２において、高位電圧ＶＨと等しい電圧となる（矢印Ｙ４）。

【0034】

なお、本実施例では、電圧ＶＧが－ＶＨ／２から０［Ｖ］に戻る期間（時刻ｔ０～ｔ１までの期間）と、第１高位側スイッチＳＵ１がオンするタイミング（時刻ｔ１）が重複していない例を説明したが、この形態に限られない。電圧ＶＧが－ＶＨ／２から０［Ｖ］に戻る期間内に、第１高位側スイッチＳＵ１がオンしても、機能的に問題はない。

【0035】

時刻ｔ３において、クロック信号ＣＫ_ＳＵ１およびＣＫ_ＳＤ２がハイレベルからローレベルへ切り替えられる。これにより、第１高位側スイッチＳＵ１および第２低位側スイッチＳＤ２がオフする。

【0036】

なお、時刻ｔ４～ｔ７までの動作は、前述した時刻ｔ０～ｔ３の動作において、第１ドライバ２１の回路と第２ドライバ２２の回路が入れ替わった動作と同様である。よって説明を省略する。

【0037】

（電荷再分配の動作の説明）
第１並列容量Ｃｐ１と第２並列容量Ｃｐ２との間で行われる電荷の再分配について、図４の等価回路を用いて説明する。図４の等価回路では、圧電アクチュエータ１１および１２において、第１並列容量Ｃｐ１および第２並列容量Ｃｐ２のみを考える。また、第１ドライバ２１および第２ドライバ２２では、第１高位側スイッチＳＵ１および第２高位側スイッチＳＵ２を省略する。また、第１低位側スイッチＳＤ１および第２低位側スイッチＳＤ２がオフの状態を考える（図３の時刻ｔ０の直前の状態）。出力電圧ＶＯ１が０［Ｖ］であり、出力電圧ＶＯ２が高位電圧ＶＨであり、第１並列容量Ｃｐ１に蓄積されている電荷が０であり、第２並列容量Ｃｐ２に電荷Ｑが蓄積されている場合を考える。また、第１低位側スイッチＳＤ１および第２低位側スイッチＳＤ２が、オン抵抗Ｒｏｎを有する場合を説明する。

【0038】

比較例として、抵抗ＲＧの抵抗値が、オン抵抗Ｒｏｎに比して十分に小さい場合を説明する。この場合、第２低位側スイッチＳＤ２がオンすると、第２並列容量Ｃｐ２に蓄積されている正電荷は、第２出力端子Ｔ２、第２低位側スイッチＳＤ２、共通接続ノードＮＣ、抵抗ＲＧ、基準端子ＴＧを経由して第２並列容量Ｃｐ２へ移動する。このときの電流を第１電流とし、その経路を第１電流経路ＩＰ１とする（点線矢印）。すなわち、第２並列容量Ｃｐ２が単に放電され、回路の熱損失が発生する。

【0039】

一方、本明細書の技術では、抵抗ＲＧの抵抗値が、オン抵抗Ｒｏｎに比して十分に大きい所定範囲に設定されている。所定範囲については後述する。これにより、第２低位側スイッチＳＤ２がオンすると、第２並列容量Ｃｐ２に蓄積されている正電荷は、第２出力端子Ｔ２、第２低位側スイッチＳＤ２、共通接続ノードＮＣ、基準電圧部位ＧＮＤ、第１ダイオードＤ１、第１出力端子Ｔ１を経由して第１並列容量Ｃｐ１へ移動する（実線矢印Ｙ１１）。また第２並列容量Ｃｐ２に蓄積されている負電荷は、第１並列容量Ｃｐ１へ移動する。このときの電流を第２電流とし、その経路を第２電流経路ＩＰ２とする（実線矢印）。そして本明細書の技術では、第２電流を第１電流よりも大きくすることができる。これは、抵抗ＲＧの抵抗値がオン抵抗Ｒｏｎに比して十分に大きいため、また、第１ダイオードＤ１のオン抵抗が十分に小さいためである。そのため、第１電流経路ＩＰ１に比して第２電流経路ＩＰ２のインピーダンスを十分に小さくできるためである。

【0040】

なお、本説明例では、第２並列容量Ｃｐ２の蓄積電荷をＣｐ１に再分配する場合を説明したが、第１並列容量Ｃｐ１の蓄積電荷を第２並列容量Ｃｐ２に再分配する場合の動作も、上述した動作の逆を行えばよいため、説明を省略する。

【0041】

効果を説明する。本明細書の技術では、第２並列容量Ｃｐ２に蓄積されていた電荷の半分を、次に充電される第１並列容量Ｃｐ１へ転送（電荷再分配）することができる。これにより、従来は廃棄していた電荷の約５０％を、圧電アクチュエータの振動エネルギに変換することが可能となる。圧電アクチュエータの駆動効率を改善することが可能となる。その結果、圧電アクチュエータ駆動システム１を電池駆動する場合には、電池の軽量化や駆動時間の長時間化を実現することができる。

【0042】

（抵抗ＲＧとオン抵抗Ｒｏｎの抵抗比の範囲）
次に充電される容量へ電荷を再分配するためには、上述したように、抵抗ＲＧの抵抗値と、第１低位側スイッチＳＤ１および第２低位側スイッチＳＤ２のオン抵抗Ｒｏｎとの関係が重要である。図５および図６のシミュレーション結果を用いて説明する。図５の横軸は、抵抗ＲＧの抵抗値である。図５の縦軸は、第１並列容量Ｃｐ１および第２並列容量Ｃｐ２の一方が１００［Ｖ］に充電されている場合に、他方へ電荷再分配を行った場合の分配後の電圧である。グラフＧ１～Ｇ４は、それぞれ、オン抵抗Ｒｏｎが０．１Ω、１Ω、１０Ω、１００Ωの場合のグラフである。理論上、再分配後の電圧の最大値は５０［Ｖ］である。従って図５では、再分配後の電圧が５０［Ｖ］に近づくほど好ましい。

【0043】

図５から、抵抗ＲＧの抵抗値がＲｏｎ以上の値であれば、電荷再分配を十分に実行可能であることが分かる。具体的に説明する。オン抵抗Ｒｏｎが１オーム以下の場合を考える（図５のＧ１およびＧ２）。この場合、抵抗ＲＧの抵抗値が３オーム以上であれば、再分配後のコンデンサ電圧が約２５［Ｖ］以上となる（図５、矢印Ｙ２１およびＹ２２）。すなわち、再分配後の電圧の理論最大値（５０［Ｖ］）に対して、約５０％の効率で再分配が可能となる。

【0044】

また図６を用いて、オン抵抗Ｒｏｎが１オームより大きい場合を考える。図６の横軸は、抵抗ＲＧの抵抗値をＲｏｎで除した抵抗比γである。またグラフＧ１１～Ｇ１４は、それぞれ、オン抵抗Ｒｏｎが０．１Ω、１Ω、１０Ω、１００Ωの場合のグラフである。オン抵抗Ｒｏｎが１オームより大きい場合（図５のＧ１２～Ｇ１４）では、抵抗比γが３以上であれば、再分配後のコンデンサ電圧が約２５［Ｖ］以上となる（図６、矢印Ｙ２３～Ｙ２５）。特に、オン抵抗Ｒｏｎが１０オームより大きい場合（図５のＧ１３およびＧ１４）では、抵抗比γが１以上（すなわちＲＧの抵抗値がＲｏｎ以上）であれば、再分配後のコンデンサ電圧は約２５［Ｖ］以上となる（矢印Ｙ２３）。従って、高効率で再分配が可能となる。

【0045】

（第１ドライバ２１および第２ドライバ２２の動作）
図２の第１ドライバ２１および第２ドライバ２２の詳細動作を、図３の動作説明波形を用いて説明する。時刻ｔ０の直前でクロック信号ＣＫ_ＳＤ１がハイからローに切り替えられると（図３、領域Ａ１）、第１低位側スイッチＳＤ１がオフする。時刻ｔ０以前では、圧電アクチュエータ１１の第１並列容量Ｃｐ１の電荷は第１低位側スイッチＳＤ１を経由して放電された状態であるため、出力電圧ＶＯ１は０［Ｖ］である。その後時刻ｔ０でクロック信号ＣＫ_ＳＵ１がローからハイに切り替えられると、ＭＯＳトランジスタＭＴ１がオンするため、抵抗ＲＵ１およびＭＯＳトランジスタＭＴ１を経由して、バイポーラトランジスタＢＴ１のベース電流ＩＢ１が流れ始める（時刻ｔ１）。ベース電流ＩＢ１が流れると同時にバイポーラトランジスタＢＴ１がオンする。すなわち、時刻ｔ０でクロック信号ＣＫ_ＳＵ１がハイレベルに遷移すると、遅延した時刻ｔ１において第１高位側スイッチＳＵ１がオンする。これにより、電流ＩＯ１が流れ始め、出力電圧ＶＯ１が上昇する（領域Ａ２）。時刻ｔ２で出力電圧ＶＯ１が高位電圧ＶＨに到達すると、出力電圧ＶＯ１は一定値の高位電圧ＶＨを維持する。

【0046】

ここで時刻ｔ１～ｔ２間の動作について詳細説明する。ＭＯＳトランジスタＭＴ１オン時のドレイン－ソース間電圧、および、バイポーラトランジスタＢＴ１オン時のベース－エミッタ間電圧が、高位電圧ＶＨに対して小さい場合、抵抗ＲＵ１の両端にほぼ高位電圧ＶＨが加わることになる。よってバイポーラトランジスタＢＴ１のベース電流は、高位電圧ＶＨに比例した電流となる。バイポーラトランジスタＢＴ１は電流増幅素子であるため、バイポーラトランジスタＢＴ１のコレクタ電流には、ベース電流の電流増幅率倍された電流が流れる。したがって時刻ｔ１～ｔ２間にバイポーラトランジスタＢＴ１経由で圧電アクチュエータ１１に供給される電流ＩＯ１も、高位電圧ＶＨに比例した電流となる。負荷容量である圧電アクチュエータ１１を定電流で充電する場合の電圧上昇の傾きは、定電流値に比例する。よって、出力電圧ＶＯ１の立ち上がりの傾き（領域Ａ２）は、高位電圧ＶＨに比例する。

【0047】

時刻ｔ２～ｔ３までの間はＭＯＳトランジスタＭＴ１、バイポーラトランジスタＢＴ１がオンの状態（すなわち第１高位側スイッチＳＵ１がオンの状態）が継続されるため、出力電圧ＶＯ１は一定値(高位電圧ＶＨ)を保つ。時刻ｔ３でクロック信号ＣＫ_ＳＵ１がハイからローに切り替えられると（領域Ａ３）、ＭＯＳトランジスタＭＴ１およびバイポーラトランジスタＢＴ１がオフする。時刻ｔ４でクロック信号ＣＫ_ＳＤ１がローからハイに切り替えられると、第１低位側スイッチＳＤ１がオンするため、第１低位側スイッチＳＤ１を経由して第１並列容量Ｃｐ１の電荷が放電され、出力電圧ＶＯ１は０［Ｖ］になる。その後時刻ｔ７までの間、第１低位側スイッチＳＤ１がオンの状態を継続されるため、出力電圧ＶＯ１は０［Ｖ］の一定値を保つ。以後、以上に説明した動作が周期的に繰り返される。

【0048】

効果を説明する。例えば、高位電圧ＶＨを３０［Ｖ］から１５０［Ｖ］に５倍変化させた場合を考える。この場合、ＶＯ１の立ち上がりの傾きはＶＨに比例するため、ＶＯ１の傾きも５倍になる。よって、ＶＨまで立上る時間は変化しない。これにより、昇圧回路３から出力される高位電圧ＶＨを変えて出力電力を制御する場合に、パルスの電圧振幅を変えても、立上り時間を一定にすることができる。安定した形状のパルスを出力できるため、圧電アクチュエータを制御性良く駆動することが可能となる。また、立上り時間の一定化を、プルアップ側スイッチとして電流制御型素子（バイポーラトランジスタＢＴ１およびＢＴ２）を用いることで実現している。立上り時間の一定化のために、大規模な制御回路を必要としないため、パルス電圧生成回路２の縮小化が可能である。

【実施例2】

【0049】

（実施例２の駆動方法の概略説明）
実施例２では、実施例１の圧電アクチュエータ駆動システム１において、駆動方法を変更した例を示す。実施例１と２では、圧電アクチュエータ駆動システム１の回路構成は同一である。実施例１と同様の部位には同一の符号を付すことで、説明を省略する。

【0050】

図７の動作説明波形を用いて、実施例２の高効率駆動方式の動作を説明する。時刻ｔ０～ｔ８までが１周期ＴＴである。第１ドライバ２１を動作させるクロック信号ＣＫ_ＳＵ１およびＣＫ_ＳＤ１は、１周期ＴＴ内において、充電期間ＴＲ１１、共振電流供給期間ＴＲ１２、放電期間ＴＲ１３、共振電流蓄積期間ＴＲ１４、を備えている。 充電期間ＴＲ１１は、第１高位側スイッチＳＵ１のみが導通している期間である。充電期間ＴＲ１１では、第１出力端子Ｔ１から高位電圧ＶＨが出力され、第１並列容量Ｃｐ１が充電される。共振電流供給期間ＴＲ１２は、第１高位側スイッチＳＵ１および第１低位側スイッチＳＤ１が非導通である期間である。共振電流供給期間ＴＲ１２では、第１出力端子Ｔ１がハイインピーダンス出力になるとともに、第１並列容量Ｃｐ１から第１のＬＣＲ直列回路３１へ共振電流が供給される。 放電期間ＴＲ１３は、第１低位側スイッチＳＤ１のみが導通している期間である。放電期間ＴＲ１３では、第１出力端子Ｔ１から基準電圧ＶＳＳが出力され、第１並列容量Ｃｐ１が放電される。 共振電流蓄積期間ＴＲ１４は、第１高位側スイッチＳＵ１および第１低位側スイッチＳＤ１が非導通である期間である。共振電流蓄積期間ＴＲ１４では、第１出力端子Ｔ１がハイインピーダンス出力になるとともに、第１のＬＣＲ直列回路３１から第１並列容量Ｃｐ１へ共振電流が蓄積される。

【0051】

ここで、共振電流蓄積期間ＴＲ１４から充電期間ＴＲ１１への切り替えタイミング（時刻ｔ０）の位相を基準（位相０°）とする。この場合、共振電流供給期間ＴＲ１２から放電期間ＴＲ１３への切り替えタイミング（時刻ｔ４）は、１８０°固定である。

【0052】

圧電アクチュエータ１１の出力は、クロック信号ＣＫ_ＳＵ１およびＣＫ_ＳＤ１の両方がオフとなるハイインピーダンス期間（共振電流供給期間ＴＲ１２、共振電流蓄積期間ＴＲ１４）を変更することで、制御が可能である。すなわち、クロック信号ＣＫ_ＳＵ１およびＣＫ_ＳＤ１のオンデューティを変更することで、圧電アクチュエータ１１の第１のＬＣＲ直列回路３１で消費される電力を変化させることで、圧電アクチュエータ１１の出力を制御できる。

【0053】

同様にして、第２ドライバ２２を動作させるクロック信号ＣＫ_ＳＵ２およびＣＫ_ＳＤ２は、１周期ＴＴ内において、充電期間ＴＲ２１、共振電流供給期間ＴＲ２２、放電期間ＴＲ２３、共振電流蓄積期間ＴＲ２４、を備えている。これらの期間の内容は、前述した充電期間ＴＲ１１、共振電流供給期間ＴＲ１２、放電期間ＴＲ１３、共振電流蓄積期間ＴＲ１４と同様であるため、説明を省略する。

【0054】

（具体動作例）
第１ドライバ２１の具体動作例を説明する。時刻ｔ０でクロック信号ＣＫ_ＳＵ１がローからハイに切り替わると、充電期間ＴＲ１１が開始する。時刻ｔ１において、第１高位側スイッチＳＵ１がオンする（矢印Ｙ３１）。高位電圧ＶＨから第１高位側スイッチＳＵ１経由で第１並列容量Ｃｐ１に電流が流れ込み、出力電圧ＶＯ１が上昇し、時刻ｔ２で高位電圧ＶＨに到達する（領域Ａ３１）。その後、時刻ｔ２ａまでの間、出力電圧ＶＯ１は高位電圧ＶＨに保持され、第１のＬＣＲ直列回路３１へ共振電流が供給される。

【0055】

時刻ｔ２ａでクロック信号ＣＫ_ＳＵ１がハイからローに切り替わると、共振電流供給期間ＴＲ１２が開始する。第１高位側スイッチＳＵ１がオフするため、高位電圧ＶＨから圧電アクチュエータ１１へ供給されていた電流が遮断され、第１出力端子Ｔ１はハイインピーダンスになる。時刻ｔ３までの間、第１並列容量Ｃｐ１に蓄積された電荷エネルギから第１のＬＣＲ直列回路３１に共振電流が供給され、出力電圧ＶＯ１は時間とともに低下する（領域Ａ３２）。すなわち共振電流供給期間ＴＲ１２では、第１並列容量Ｃｐ１に蓄積された電荷エネルギが、圧電アクチュエータ１１の共振振動エネルギに変換される。

【0056】

時刻ｔ４でクロック信号ＣＫ_ＳＤ１がローからハイに切り替わると、放電期間ＴＲ１３が開始する。第１低位側スイッチＳＤ１がオンするため、圧電アクチュエータ１１から第１低位側スイッチＳＤ１経由で基準電圧部位ＧＮＤへ電流が流れ始める。第１並列容量Ｃｐ１に蓄積された電荷が瞬間的に放電され、出力電圧ＶＯ１は０［Ｖ］になる（矢印Ｙ３２）。その後、圧電アクチュエータ１１の共振電流が流れ出し始める。

【0057】

時刻ｔ６ａでクロック信号ＣＫ_ＳＤ１がハイからローに切り替わると、共振電流蓄積期間ＴＲ１４が開始する。第１低位側スイッチＳＤ１がオフするため、圧電アクチュエータ１１から基準電圧部位ＧＮＤへ流れていた電流が遮断され、第１出力端子Ｔ１はハイインピーダンスになる。時刻ｔ８までの間、第１のＬＣＲ直列回路３１からの共振電流は第１並列容量Ｃｐ１に蓄積されるため、出力電圧ＶＯ１は時間とともに上昇する（領域Ａ３３）。すなわち共振電流蓄積期間ＴＲ１４では、圧電アクチュエータ１１の共振振動エネルギが、第１並列容量Ｃｐ１の電荷エネルギに変換される。

【0058】

時刻ｔ８でクロック信号ＣＫ_ＳＵ１がローからハイに切り替わると、次の１周期ＴＴが開始する。以後、充電期間ＴＲ１１～共振電流蓄積期間ＴＲ１４を繰り返す。

【0059】

なお、第２ドライバ２２で行われる充電期間ＴＲ２１～共振電流蓄積期間ＴＲ２４の動作内容は、上述した第１ドライバ２１で行われる充電期間ＴＲ１１～共振電流蓄積期間ＴＲ１４の動作内容と同様であるため、説明を省略する。

【0060】

（効果）
本実施例の第１ドライバ２１では、意図的にハイインピーダンス期間（共振電流供給期間ＴＲ１２、共振電流蓄積期間ＴＲ１４）を設けることで、第１並列容量Ｃｐ１から第１のＬＣＲ直列回路３１へ共振電流を供給することができる。すなわち、第１並列容量Ｃｐ１を小容量の電池として有効活用することができる。第１並列容量Ｃｐ１の充放電時に、従来駆動方式では回路損失となっていたエネルギの一部を、本実施例では力学的エネルギに変換することが可能である。圧電アクチュエータの駆動効率を高めることができる。なお、第２ドライバ２２においても同様にして、駆動効率を高めることが可能である。

【0061】

本実施例の第１ドライバ２１では、クロック信号ＣＫ_ＳＵ１およびＣＫ_ＳＤ１のオンタイミングを固定し、オンデューティを変更してハイインピーダンス期間を制御することで、圧電アクチュエータ１１の駆動波形形状を変化させることができる。これにより、圧電アクチュエータ１１の共振出力を制御することが可能になる。また、第１ドライバ２１と第２ドライバ２２とで個別にオンデューティを制御することで、圧電アクチュエータ１１および１２を互いに独立制御することができる。

【0062】

図８に、従来方式と実施例２の高効率方式とで、効率を比較したシミュレーション結果を示す。従来方式は、ハイインピーダンス期間（共振電流供給期間、共振電流蓄積期間）を備えない方式である。図８の横軸はクロック信号ＣＫ_ＳＵ１およびＣＫ_ＳＤ１のオンデューティであり、縦軸は効率である。グラフＧ２０（点線）は従来方式であり、グラフＧ２１（実線）は実施例２の方式である。オンデューティ比が小さくなるほど、ハイインピーダンス期間が長くなるため、従来方式に対して実施例２の方式の有効性が大きくなることが分かる。

【0063】

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

【0064】

（変形例）
第１ダイオードＤ１は、第１低位側スイッチＳＤ１に内蔵されている態様に限られず、別体の素子であってもよい。第２ダイオードＤ２についても同様である。

【0065】

第１出力端子Ｔ１、第２出力端子Ｔ２に接続される圧電アクチュエータは、１つに限られず、複数個を並列接続してもよい。また、第１出力端子Ｔ１に並列接続される圧電アクチュエータの数と、第２出力端子Ｔ２に並列接続される圧電アクチュエータの数の比は、同一に限られず、異なっていてもよい。

【0066】

圧電アクチュエータ１１および１２は、曲げ型の圧電アクチュエータなど、各種のアクチュエータを使用可能である。

【0067】

（対応関係）
抵抗ＲＧは、第１抵抗の一例である。第１並列容量Ｃｐ１は、第１容量の一例である。第２並列容量Ｃｐ２は、第２容量の一例である。

【符号の説明】

【0068】

１：圧電アクチュエータ駆動システム ２：パルス電圧生成回路 ３：昇圧回路 ４：制御回路 １１、１２：圧電アクチュエータ ２１：第１ドライバ ２２：第２ドライバ ３１：第１のＬＣＲ直列回路 ３２：第２のＬＣＲ直列回路 Ｃｐ１：第１並列容量 Ｃｐ２：第２並列容量 ＣＫ_ＳＵ１、ＣＫ_ＳＤ１、ＣＫ_ＳＵ２、ＣＫ_ＳＤ２：クロック信号 ＳＵ１：第１高位側スイッチ ＳＵ２：第２高位側スイッチ ＳＤ１：第１低位側スイッチ ＳＤ２：第２低位側スイッチ ＲＧ：抵抗

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】