(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B1)
(11)【特許番号】
(24)【登録日】2023-04-25
(45)【発行日】2023-05-08
(54)【発明の名称】半導体発光素子および半導体発光素子の製造方法
(51)【国際特許分類】
H01L 33/40 20100101AFI20230426BHJP
H01L 33/32 20100101ALI20230426BHJP
H01L 33/38 20100101ALI20230426BHJP
H01L 33/44 20100101ALI20230426BHJP
H01S 5/028 20060101ALI20230426BHJP
H01S 5/042 20060101ALI20230426BHJP
H01S 5/343 20060101ALI20230426BHJP
【ＦＩ】
H01L33/40
H01L33/32
H01L33/38
H01L33/44
H01S5/028
H01S5/042 612
H01S5/343 610
【請求項の数】
6
(21)【出願番号】P 2022074302
(22)【出願日】2022-04-28
【審査請求日】2022-05-17
【早期審査対象出願】
(73)【特許権者】
【識別番号】000226242
【氏名又は名称】日機装株式会社
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(72)【発明者】
【氏名】丹羽 紀隆
(72)【発明者】
【氏名】稲津 哲彦
【審査官】大和田 有軌
(56)【参考文献】
【文献】特開２０２１－１８０２４１（ＪＰ，Ａ）
【文献】特開２０１５－０８２６１２（ＪＰ，Ａ）
【文献】米国特許第０５１３６３６４（ＵＳ，Ａ）
【文献】特許第６９９５２２７（ＪＰ，Ｂ１）
【文献】特開２０２０－２０５４０１（ＪＰ，Ａ）
【文献】特開２０２２－０３０９４８（ＪＰ，Ａ）
【文献】特開２０２１－１８０２４２（ＪＰ，Ａ）
【文献】特開２０２１－０７２３７６（ＪＰ，Ａ）
【文献】特開２０２１－０３４４７３（ＪＰ，Ａ）
【文献】特開２０２０－１７７９９６（ＪＰ，Ａ）
【文献】特開２０２０－１１３７４１（ＪＰ，Ａ）
【文献】特開２０２０－０８７９６４（ＪＰ，Ａ）
【文献】特開２０２０－０６４９６７（ＪＰ，Ａ）
【文献】特開２０１９－２０７９４４（ＪＰ，Ａ）
【文献】特開２０１９－２０７９２５（ＪＰ，Ａ）
【文献】特開２０１３－２５４８９３（ＪＰ，Ａ）
【文献】特開２０１１－１００８２４（ＪＰ，Ａ）
【文献】特開２００９－２３８８９３（ＪＰ，Ａ）
【文献】特開２００７－２９４６０５（ＪＰ，Ａ）
【文献】特開２００２－００９３３８（ＪＰ，Ａ）
【文献】特開２００１－１６０６５０（ＪＰ，Ａ）
【文献】特開平１０－２３３４５４（ＪＰ，Ａ）
【文献】実開平０４－０３６２３０（ＪＰ，Ｕ）
【文献】特開昭６３－０８４１２２（ＪＰ，Ａ）
【文献】特開昭６２－２１９５４１（ＪＰ，Ａ）
【文献】特開昭５７－０４８２４７（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１４／０２３１８４９（ＵＳ，Ａ１）
【文献】特開２０２３－０２０６２９（ＪＰ，Ａ）
【文献】特開２０２３－０２０６２８（ＪＰ，Ａ）
【文献】特開２０２３－０２０６２７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ３３／００ － ３３／６４
Ｈ０１Ｓ ５／００ － ５／５０
(57)【特許請求の範囲】
【請求項1】
アンドープのＡｌＮ層およびＡｌＧａＮ層の少なくとも一方を含むベース層と、前記ベース層上に設けられ、ｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層と、
前記ｎ型半導体層の第１上面上に設けられ、ＡｌＧａＮ系半導体材料から構成される活性層と、
前記活性層上に設けられるｐ型半導体層と、
前記ｐ型半導体層の上面と接触し、Ｒｈ層を含むｐ側コンタクト電極と、
前記ｎ型半導体層の前記第１上面とは異なる第２上面と接触し、Ａｌ層を含むｎ側コンタクト電極と、
前記ｐ側コンタクト電極上に設けられ、第１ＴｉＮ層、Ｔｉ層、Ｒｈ層および第２ＴｉＮ層を順に積層した積層構造を含み、前記第１ＴｉＮ層および前記第２ＴｉＮ層の間において複数のＴｉ層と複数のＲｈ層が交互に積層されるｐ側電流拡散層と、
前記ｎ側コンタクト電極上に設けられ、第３ＴｉＮ層、Ｔｉ層、Ｒｈ層および第４ＴｉＮ層を順に積層した積層構造を含み、前記第３ＴｉＮ層および前記第４ＴｉＮ層の間において複数のＴｉ層と複数のＲｈ層が交互に積層されるｎ側電流拡散層と、
前記ｐ側電流拡散層上に設けられる第１ｐ側パッド開口と、前記ｎ側電流拡散層上に設けられる第１ｎ側パッド開口とを有し、前記第１ｐ側パッド開口および前記第１ｎ側パッド開口とは異なる箇所において、前記ｎ型半導体層、前記活性層、前記ｐ型半導体層、前記ｐ側コンタクト電極、前記ｎ側コンタクト電極、前記ｐ側電流拡散層および前記ｎ側電流拡散層を被覆し、酸化シリコンから構成される第１保護層と、
前記ｐ側電流拡散層上に設けられる第２ｐ側パッド開口と、前記ｎ側電流拡散層上に設けられる第２ｎ側パッド開口とを有し、前記第２ｐ側パッド開口および前記第２ｎ側パッド開口とは異なる箇所において前記第１保護層を被覆し、前記第１ｐ側パッド開口を規定する前記第１保護層の内周面を被覆し、前記第１ｎ側パッド開口を規定する前記第１保護層の内周面を被覆し、窒化シリコンから構成される第２保護層と、
前記第２ｐ側パッド開口において前記ｐ側電流拡散層と接続し、前記第２ｐ側パッド開口の外側において前記第２保護層と重なるｐ側パッド電極と、
前記第２ｎ側パッド開口において前記ｎ側電流拡散層と接続し、前記第２ｎ側パッド開口の外側において前記第２保護層と重なるｎ側パッド電極と、を備える半導体発光素子。
【請求項2】
前記ｐ側電流拡散層および前記ｎ側電流拡散層のそれぞれに含まれる前記複数のＲｈ層のそれぞれの厚さは、１０ｎｍ以上２００ｎｍ以下である、請求項１に記載の半導体発光素子。
【請求項3】
前記第１保護層は、前記ｎ型半導体層の外周において前記ベース層と接触し、前記第２保護層は、前記第１保護層の外周において前記ベース層と接触する、請求項１または２に記載の半導体発光素子。
【請求項4】
前記ｐ側パッド電極および前記ｎ側パッド電極のそれぞれは、前記第２保護層と接触し、前記第１保護層とは接触しない、請求項１または２に記載の半導体発光素子。
【請求項5】
アンドープのＡｌＮ層およびＡｌＧａＮ層の少なくとも一方を含むベース層上にｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層を形成する工程と、前記ｎ型半導体層上に、ＡｌＧａＮ系半導体材料から構成される活性層を形成する工程と、
前記活性層上にｐ型半導体層を形成する工程と、
前記ｐ型半導体層および前記活性層のそれぞれの一部を除去して、前記ｎ型半導体層の上面を露出させる工程と、
前記ｐ型半導体層の上面と接触し、Ｒｈ層を含むｐ側コンタクト電極を形成する工程と、
前記ｎ型半導体層の前記上面と接触し、Ａｌ層を含むｎ側コンタクト電極を形成する工程と、
前記ｐ側コンタクト電極上に第１ＴｉＮ層、Ｔｉ層、Ｒｈ層および第２ＴｉＮ層を順に積層した積層構造を含み、前記第１ＴｉＮ層と前記第２ＴｉＮ層の間において複数のＴｉ層および複数のＲｈ層が交互に積層されるｐ側電流拡散層を形成する工程と、
前記ｎ側コンタクト電極上に第３ＴｉＮ層、Ｔｉ層、Ｒｈ層および第４ＴｉＮ層を順に積層した積層構造を含み、前記第３ＴｉＮ層と前記第４ＴｉＮ層の間において複数のＴｉ層および複数のＲｈ層が交互に積層されるｎ側電流拡散層を形成する工程と、
前記ｎ型半導体層、前記活性層、前記ｐ型半導体層、前記ｐ側コンタクト電極、前記ｎ側コンタクト電極、前記ｐ側電流拡散層および前記ｎ側電流拡散層を被覆し、酸化シリコンから構成される第１保護層を形成する工程と、
前記ｐ側電流拡散層上の前記第１保護層を除去して第１ｐ側パッド開口を形成する工程と、
前記ｎ側電流拡散層上の前記第１保護層を除去して第１ｎ側パッド開口を形成する工程と、
前記第１保護層を被覆し、前記第１ｐ側パッド開口を規定する前記第１保護層の内周面を被覆し、前記第１ｎ側パッド開口を規定する前記第１保護層の内周面を被覆し、窒化シリコンから構成される第２保護層を形成する工程と、
前記ｐ側電流拡散層上の前記第２保護層を除去して第２ｐ側パッド開口を形成する工程と、
前記ｎ側電流拡散層上の前記第２保護層を除去して第２ｎ側パッド開口を形成する工程と、
前記第２ｐ側パッド開口において前記ｐ側電流拡散層と接続し、前記第２ｐ側パッド開口の外側において前記第２保護層と重なるｐ側パッド電極を形成する工程と、
前記第２ｎ側パッド開口において前記ｎ側電流拡散層と接続し、前記第２ｎ側パッド開口の外側において前記第２保護層と重なるｎ側パッド電極を形成する工程と、を備える半導体発光素子の製造方法。
【請求項6】
前記ｎ型半導体層の外周部を除去して前記ベース層の上面を露出させる工程をさらに備え、前記第１保護層は、前記ｎ型半導体層の外周において前記ベース層の前記上面と接触するように形成され、前記第１保護層の外周部を除去して前記ベース層の前記上面を露出させる工程をさらに備え、前記第２保護層は、前記第１保護層の外周において前記ベース層の前記上面と接触するように形成される、請求項５に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体発光素子および半導体発光素子の製造方法に関する。
【背景技術】
【0002】
半導体発光素子は、基板上に積層されるｎ型半導体層、活性層およびｐ型半導体層を有し、ｎ型半導体層上にｎ側電極が設けられ、ｐ型半導体層上にｐ側電極が設けられる。半導体発光素子の表面には、ＳｉＯ２、Ａｌ２Ｏ３、ＳｉＮなどの誘電体材料から構成される被覆層が設けられる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０２０－１１３７４１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
半導体発光素子の信頼性をさらに向上させるためには、耐湿性のより優れた保護層が設けられることが好ましい。
【0005】
本発明はこうした課題に鑑みてなされたものであり、半導体発光素子の信頼性を向上させる技術を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明のある態様の半導体発光素子は、ベース層と、ベース層上に設けられ、ｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層と、ｎ型半導体層上に設けられ、ＡｌＧａＮ系半導体材料から構成される活性層と、活性層上に設けられるｐ型半導体層と、ｐ型半導体層の上面と接触するｐ側コンタクト電極と、ｎ型半導体層の上面と接触するｎ側コンタクト電極と、ｐ側コンタクト電極上に設けられるｐ側電流拡散層と、ｎ側コンタクト電極上に設けられるｎ側電流拡散層と、ｐ側電流拡散層上に設けられる第１ｐ側パッド開口と、ｎ側電流拡散層上に設けられる第１ｎ側パッド開口とを有し、第１ｐ側パッド開口および第１ｎ側パッド開口とは異なる箇所において、ｎ型半導体層、活性層、ｐ型半導体層、ｐ側コンタクト電極、ｎ側コンタクト電極、ｐ側電流拡散層およびｎ側電流拡散層を被覆し、酸化シリコンから構成される第１保護層と、ｐ側電流拡散層上に設けられる第２ｐ側パッド開口と、ｎ側電流拡散層上に設けられる第２ｎ側パッド開口とを有し、第２ｐ側パッド開口および第２ｎ側パッド開口とは異なる箇所において第１保護層を被覆し、第１ｐ側パッド開口を規定する第１保護層の内周面を被覆し、第１ｎ側パッド開口を規定する第１保護層の内周面を被覆し、窒化シリコンから構成される第２保護層と、第２ｐ側パッド開口においてｐ側電流拡散層と接続し、第２ｐ側パッド開口の外側において第２保護層と重なるｐ側パッド電極と、第２ｎ側パッド開口においてｎ側電流拡散層と接続し、第２ｎ側パッド開口の外側において第２保護層と重なるｎ側パッド電極と、を備える。
【0007】
本発明の別の態様は、半導体発光素子の製造方法である。この方法は、ベース層上にｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層を形成する工程と、ｎ型半導体層上に、ＡｌＧａＮ系半導体材料から構成される活性層を形成する工程と、活性層上にｐ型半導体層を形成する工程と、ｐ型半導体層および活性層のそれぞれの一部を除去して、ｎ型半導体層の上面を露出させる工程と、ｐ型半導体層の上面と接触するｐ側コンタクト電極を形成する工程と、ｎ型半導体層の上面と接触するｎ側コンタクト電極を形成する工程と、ｐ側コンタクト電極上にｐ側電流拡散層を形成する工程と、ｎ側コンタクト電極上にｎ側電流拡散層を形成する工程と、ｎ型半導体層、活性層、ｐ型半導体層、ｐ側コンタクト電極、ｎ側コンタクト電極、ｐ側電流拡散層およびｎ側電流拡散層を被覆し、酸化シリコンから構成される第１保護層を形成する工程と、ｐ側電流拡散層上の第１保護層を除去して第１ｐ側パッド開口を形成する工程と、ｎ側電流拡散層上の第１保護層を除去して第１ｎ側パッド開口を形成する工程と、第１保護層を被覆し、第１ｐ側パッド開口を規定する第１保護層の内周面を被覆し、第１ｎ側パッド開口を規定する第１保護層の内周面を被覆し、窒化シリコンから構成される第２保護層を形成する工程と、ｐ側電流拡散層上の第２保護層を除去して第２ｐ側パッド開口を形成する工程と、ｎ側電流拡散層上の第２保護層を除去して第２ｎ側パッド開口を形成する工程と、第２ｐ側パッド開口においてｐ側電流拡散層と接続し、第２ｐ側パッド開口の外側において第２保護層と重なるｐ側パッド電極を形成する工程と、第２ｎ側パッド開口においてｎ側電流拡散層と接続し、第２ｎ側パッド開口の外側において第２保護層と重なるｎ側パッド電極を形成する工程と、を備える。
【発明の効果】
【0008】
本発明によれば、半導体発光素子の信頼性を向上できる。
【図面の簡単な説明】
【0009】
【図1】第１実施形態に係る半導体発光素子の構成を概略的に示す断面図である。
【図2】第１実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図3】第１実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図4】第１実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図5】第１実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図6】第１実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図7】第１実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図8】第１実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図9】第１実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図10】第１実施形態に係る半導体発光装置の構成を概略的に示す断面図である。
【図11】第２実施形態に係る半導体発光素子の構成を概略的に示す断面図である。
【図12】第２実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図13】第２実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図14】第２実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図15】第２実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図16】第２実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図17】第２実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図18】第２実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図19】第２実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図20】第３実施形態に係る半導体発光素子の構成を概略的に示す断面図である。
【図21】第３実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図22】第３実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図23】第３実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図24】第３実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図25】第３実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図26】第３実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
【図27】第３実施形態に係る半導体発光素子の製造工程を概略的に示す図である。
【発明を実施するための形態】
【0010】
以下、図面を参照しながら、本発明を実施するための形態について詳細に説明する。なお、説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、説明の理解を助けるため、各図面における各構成要素の寸法比は、必ずしも実際の発光素子の寸法比と一致しない。
【0011】
本実施形態に係る半導体発光素子は、中心波長λが約３６０ｎｍ以下となる「深紫外光」を発するように構成され、いわゆるＤＵＶ－ＬＥＤ（Deep UltraViolet-Light Emitting Diode）チップである。このような波長の深紫外光を出力するため、バンドギャップが約３．４ｅＶ以上となる窒化アルミニウムガリウム（ＡｌＧａＮ）系半導体材料が用いられる。本実施形態では、特に、中心波長λが約２４０ｎｍ～３２０ｎｍの深紫外光を発する場合について示す。
【0012】
本明細書において、「ＡｌＧａＮ系半導体材料」とは、少なくとも窒化アルミニウム（ＡｌＮ）および窒化ガリウム（ＧａＮ）を含む半導体材料のことをいい、窒化インジウム（ＩｎＮ）などの他の材料を含有する半導体材料を含むものとする。したがって、本明細書にいう「ＡｌＧａＮ系半導体材料」は、例えば、Ｉｎ１－ｘ－ｙＡｌｘＧａｙＮ（０＜ｘ＋ｙ≦１、０＜ｘ＜１、０＜ｙ＜１）の組成で表すことができ、ＡｌＧａＮまたはＩｎＡｌＧａＮを含む。本明細書の「ＡｌＧａＮ系半導体材料」は、例えば、ＡｌＮおよびＧａＮのそれぞれのモル分率が１％以上であり、好ましくは５％以上、１０％以上または２０％以上である。
【0013】
また、ＡｌＮを含まない材料を区別するために「ＧａＮ系半導体材料」ということがある。「ＧａＮ系半導体材料」には、ＧａＮやＩｎＧａＮが含まれる。同様に、ＧａＮを含まない材料を区別するために「ＡｌＮ系半導体材料」ということがある。「ＡｌＮ系半導体材料」には、ＡｌＮやＩｎＡｌＮが含まれる。
【0014】
（第１実施形態）
図１は、第１実施形態に係る半導体発光素子１０の構成を概略的に示す断面図である。半導体発光素子１０は、基板２０と、ベース層２２と、ｎ型半導体層２４と、活性層２６と、ｐ型半導体層２８と、ｐ側コンタクト電極３０と、ｎ側コンタクト電極３２と、ｐ側電流拡散層３４と、ｎ側電流拡散層３６と、第１保護層３８と、第２保護層４０と、ｐ側パッド電極４２と、ｎ側パッド電極４４とを備える。
図１は、第１実施形態に係る半導体発光素子１０の構成を概略的に示す断面図である。半導体発光素子１０は、基板２０と、ベース層２２と、ｎ型半導体層２４と、活性層２６と、ｐ型半導体層２８と、ｐ側コンタクト電極３０と、ｎ側コンタクト電極３２と、ｐ側電流拡散層３４と、ｎ側電流拡散層３６と、第１保護層３８と、第２保護層４０と、ｐ側パッド電極４２と、ｎ側パッド電極４４とを備える。
【0015】
図１において、矢印Ａで示される方向を「上下方向」または「厚み方向」ということがある。また、基板２０から見て、基板２０から離れる方向を上側、基板２０に向かう方向を下側ということがある。
【0016】
基板２０は、第１主面２０ａと、第１主面２０ａとは反対側の第２主面２０ｂとを有する。第１主面２０ａは、ベース層２２からｐ型半導体層２８までの各層を成長させるための結晶成長面である。基板２０は、半導体発光素子１０が発する深紫外光に対して透光性を有する材料から構成され、例えば、サファイア（Ａｌ２Ｏ３）から構成される。第１主面２０ａには、深さおよびピッチがサブミクロン（１μｍ以下）である微細な凹凸パターンが形成される。このような基板２０は、パターン化サファイア基板（ＰＳＳ；Patterned Sapphire Substrate）とも呼ばれる。第２主面２０ｂは、活性層２６が発する深紫外光を外部に取り出すための光取り出し面である。基板２０は、ＡｌＮから構成されてもよいし、ＡｌＧａＮから構成されてもよい。基板２０は、第１主面２０ａがパターン化されていない平坦面によって構成される通常の基板であってもよい。
【0017】
ベース層２２は、基板２０の第１主面２０ａの上に設けられる。ベース層２２は、ｎ型半導体層２４を形成するための下地層（テンプレート層）である。ベース層２２は、例えば、アンドープのＡｌＮ層であり、具体的には高温成長させたＡｌＮ（ＨＴ－ＡｌＮ；High Temperature-AlN）層である。ベース層２２は、ＡｌＮ層上に形成されるアンドープのＡｌＧａＮ層をさらに含んでもよい。基板２０がＡｌＮ基板またはＡｌＧａＮ基板である場合、ベース層２２は、アンドープのＡｌＧａＮ層のみから構成されてもよい。つまり、ベース層２２は、アンドープのＡｌＮ層およびＡｌＧａＮ層の少なくとも一方を含む。
【0018】
ｎ型半導体層２４は、ベース層２２の上面２２ａに設けられる。ｎ型半導体層２４は、ｎ型のＡｌＧａＮ系半導体材料から構成され、例えば、ｎ型の不純物としてＳｉがドープされる。ｎ型半導体層２４は、活性層２６が発する深紫外光を透過するように組成比が選択され、例えば、ＡｌＮのモル分率が２５％以上、好ましくは、４０％以上または５０％以上となるように構成される。ｎ型半導体層２４は、活性層２６が発する深紫外光の波長よりも大きいバンドギャップを有し、例えば、バンドギャップが４．３ｅＶ以上となるように構成される。ｎ型半導体層２４は、ＡｌＮのモル分率が８０％以下、つまり、バンドギャップが５．５ｅＶ以下となるように構成されることが好ましく、ＡｌＮのモル分率が７０％以下（つまり、バンドギャップが５．２ｅＶ以下）となるように構成されることがより望ましい。ｎ型半導体層２４は、１μｍ以上３μｍ以下の厚さを有し、例えば、２μｍ程度の厚さを有する。
【0019】
ｎ型半導体層２４は、不純物であるＳｉの濃度が１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下となるように構成される。ｎ型半導体層２４は、Ｓｉ濃度が５×１０１８／ｃｍ３以上３×１０１９／ｃｍ３以下となるように構成されることが好ましく、７×１０１８／ｃｍ３以上２×１０１９／ｃｍ３以下となるように構成されることがより好ましい。ある実施例において、ｎ型半導体層２４のＳｉ濃度は、１×１０１９／ｃｍ３前後であり、具体的には８×１０１８／ｃｍ３以上１．５×１０１９／ｃｍ３以下の範囲である。
【0020】
ｎ型半導体層２４は、第１上面２４ａと、第２上面２４ｂと、側面２４ｃとを有する。第１上面２４ａは、活性層２６が形成される部分であり、第２上面２４ｂは、活性層２６が形成されない部分である。側面２４ｃは、第１上面２４ａに対して第１角度θ１で傾斜している。第１角度θ１は、４０度より大きく（つまり４０度を含まない）、７０度以下である。
【0021】
活性層２６は、ｎ型半導体層２４の第１上面２４ａに設けられる。活性層２６は、ＡｌＧａＮ系半導体材料から構成され、ｎ型半導体層２４とｐ型半導体層２８の間に挟まれてダブルへテロ構造を形成する。活性層２６は、波長３５５ｎｍ以下の深紫外光を出力するためにバンドギャップが３．４ｅＶ以上となるように構成され、例えば、波長３２０ｎｍ以下の深紫外光を出力できるようにＡｌＮ組成比が選択される。
【0022】
活性層２６は、例えば、単層または多層の量子井戸構造を有し、アンドープのＡｌＧａＮ系半導体材料から構成される障壁層と、アンドープのＡｌＧａＮ系半導体材料から構成される井戸層とを含む。活性層２６は、例えば、ｎ型半導体層２４と接触する第１障壁層と、第１障壁層上に設けられる第１井戸層とを含む。第１井戸層とｐ型半導体層２８の間に、障壁層および井戸層の一以上のペアが追加的に設けられてもよい。障壁層および井戸層のそれぞれは、１ｎｍ以上２０ｎｍ以下の厚さを有し、例えば、２ｎｍ以上１０ｎｍ以下の厚さを有する。活性層２６は、第２角度θ２で傾斜する側面（または傾斜面）２６ｂを有する。第２角度θ２は、第１角度θ１よりも小さく、４０度以下である。
【0023】
活性層２６とｐ型半導体層２８の間には、電子ブロック層がさらに設けられてもよい。電子ブロック層は、アンドープのＡｌＧａＮ系半導体材料から構成され、例えば、ＡｌＮのモル分率が４０％以上、好ましくは、５０％以上となるように構成される。電子ブロック層は、ＡｌＮのモル分率が８０％以上となるように構成されてもよく、ＧａＮを含有しないＡｌＮ系半導体材料から構成されてもよい。電子ブロック層は、１ｎｍ以上１０ｎｍ以下の厚さを有し、例えば、２ｎｍ以上５ｎｍ以下の厚さを有する。電子ブロック層は、第２角度θ２で傾斜する側面（または傾斜面）を有する。
【0024】
ｐ型半導体層２８は、活性層２６の上に形成される。ｐ型半導体層２８は、ｐ型のＡｌＧａＮ系半導体材料層またはｐ型のＧａＮ系半導体材料層であり、例えば、ｐ型の不純物としてマグネシウム（Ｍｇ）がドープされるＡｌＧａＮ層またはＧａＮ層である。ｐ型半導体層２８は、例えば、２０ｎｍ以上４００ｎｍ以下の厚さを有する。ｐ型半導体層２８は、第２角度θ２で傾斜する側面（または傾斜面）２８ｂを有する。
【0025】
ｐ型半導体層２８は、複数層によって構成されてもよい。ｐ型半導体層２８は、例えば、ｐ型クラッド層とｐ型コンタクト層を有してもよい。ｐ型クラッド層は、ｐ型コンタクト層と比較してＡｌＮ比率の高いｐ型ＡｌＧａＮ層であり、活性層２６と接触するように設けられる。ｐ型コンタクト層は、ｐ型クラッド層と比較してＡｌＮ比率の低いｐ型ＡｌＧａＮ層またはｐ型ＧａＮ層である。ｐ型コンタクト層は、ｐ型クラッド層の上に設けられ、ｐ側コンタクト電極３０と接触するように設けられる。ｐ型クラッド層は、ｐ型第１クラッド層と、ｐ側第２クラッド層とを有してもよい。
【0026】
ｐ型第１クラッド層は、活性層２６が発する深紫外光を透過するように組成比が選択される。ｐ型第１クラッド層は、例えば、ＡｌＮのモル分率が２５％以上、好ましくは、４０％以上または５０％以上となるように構成される。ｐ型第１クラッド層のＡｌＮ比率は、例えば、ｎ型半導体層２４のＡｌＮ比率と同程度、または、ｎ型半導体層２４のＡｌＮ比率よりも大きい。ｐ型クラッド層のＡｌＮ比率は、７０％以上または８０％以上であってもよい。ｐ型第１クラッド層は、１０ｎｍ以上１００ｎｍ以下の厚さを有し、例えば、１５ｎｍ以上７０ｎｍ以下の厚さを有する。
【0027】
ｐ型第２クラッド層は、ｐ型第１クラッド層上に設けられる。ｐ型第２クラッド層は、ＡｌＮ比率が中程度のｐ型ＡｌＧａＮ層であり、ｐ型第１クラッド層よりもＡｌＮ比率が低く、ｐ型コンタクト層よりもＡｌＮ比率が高い。ｐ型第２クラッド層は、例えば、ＡｌＮのモル分率が２５％以上、好ましくは、４０％以上または５０％以上となるように形成される。ｐ型第２クラッド層のＡｌＮ比率は、例えば、ｎ型半導体層２４のＡｌＮ比率の±１０％程度となるように形成される。ｐ型第２クラッド層は、５ｎｍ以上２５０ｎｍ以下の厚さを有し、例えば、１０ｎｍ以上１５０ｎｍ以下の厚さを有する。なお、ｐ型第２クラッド層が設けられなくてもよく、ｐ型クラッド層がｐ型第１クラッド層のみで構成されてもよい。
【0028】
ｐ型コンタクト層は、相対的に低ＡｌＮ比率のｐ型ＡｌＧａＮ層またはｐ型ＧａＮ層である。ｐ型コンタクト層は、ｐ側コンタクト電極３０と良好なオーミック接触を得るためにＡｌＮ比率が２０％以下となるよう構成され、好ましくは、ＡｌＮ比率が１０％以下、５％以下または０％となるように形成される。つまり、ｐ型コンタクト層は、実質的にＡｌＮを含まないｐ型ＧａＮ系半導体材料で形成されうる。その結果、ｐ型コンタクト層は、活性層２６が発する深紫外光を吸収しうる。ｐ型コンタクト層は、活性層２６が発する深紫外光の吸収量を小さくするために薄く形成されることが好ましい。ｐ型コンタクト層は、５ｎｍ以上３０ｎｍ以下の厚さを有し、例えば、１０ｎｍ以上２０ｎｍ以下の厚さを有する。
【0029】
ｐ側コンタクト電極３０は、ｐ型半導体層２８の上面２８ａに設けられる。ｐ側コンタクト電極３０は、ｐ型半導体層２８（例えば、ｐ型コンタクト層）とオーミック接触可能であり、活性層２６が発する深紫外光に対する反射率が高い材料で構成される。ｐ側コンタクト電極３０は、ｐ型半導体層２８の上面２８ａと接触するＲｈ層を含む。ｐ側コンタクト電極３０は、例えばＲｈ層のみからなる。ｐ側コンタクト電極３０に含まれるＲｈ層の厚さは、５０ｎｍ以上２００ｎｍ以下であり、例えば７０ｎｍ以上１５０ｎｍ以下である。
【0030】
ｎ側コンタクト電極３２は、ｎ型半導体層２４の第２上面２４ｂに設けられる。ｎ側コンタクト電極３２は、例えば、第１Ｔｉ層、Ａｌ層、第２Ｔｉ層、ＴｉＮ層を順に積層させたＴｉ／Ａｌ／Ｔｉ／ＴｉＮの積層構造を有する。ｎ側コンタクト電極３２の第１Ｔｉ層は、ｎ型半導体層２４の第２上面２４ｂと接触する。ｎ側コンタクト電極３２の第１Ｔｉ層の厚さは、１ｎｍ以上１０ｎｍ以下であり、好ましくは５ｎｍ以下または２ｎｍ以下である。ｎ側コンタクト電極３２のＡｌ層は、第１Ｔｉ層上に設けられ、第１Ｔｉ層と接触する。ｎ側コンタクト電極３２のＡｌ層の厚さは、２００ｎｍ以上であり、例えば３００ｎｍ以上１０００ｎｍ以下である。ｎ側コンタクト電極３２の第２Ｔｉ層は、Ａｌ層上に設けられ、Ａｌ層と接触する。ｎ側コンタクト電極３２の第２Ｔｉ層の厚さは、１ｎｍ以上５０ｎｍ以下であり、例えば、５ｎｍ以上２５ｎｍ以下である。ｎ側コンタクト電極３２のＴｉＮ層は、第２Ｔｉ層上に設けられ、第２Ｔｉ層と接触する。ｎ側コンタクト電極３２のＴｉＮ層は、導電性を有するＴｉＮから構成される。ｎ側コンタクト電極３２のＴｉＮ層の厚さは、５ｎｍ以上１００ｎｍ以下であり、例えば、１０ｎｍ以上５０ｎｍ以下である。
【0031】
ｐ側電流拡散層３４は、ｐ側コンタクト電極３０の上面３０ａおよび側面３０ｂと接触し、ｐ側コンタクト電極３０の全体を被覆するように設けられる。ｐ側電流拡散層３４は、例えば、第１ＴｉＮ層、Ｔｉ層、Ｒｈ層、第２ＴｉＮ層、Ｔｉ層、Ａｕ層を順に積層させたＴｉＮ／Ｔｉ／Ｒｈ／ＴｉＮ／Ｔｉ／Ａｕの積層構造を有する。
【0032】
ｐ側電流拡散層３４の第１ＴｉＮ層および第２ＴｉＮ層は、導電性を有するＴｉＮから構成される。ｐ側電流拡散層３４の第１ＴｉＮ層および第２ＴｉＮ層のそれぞれ厚さは、１０ｎｍ以上２００ｎｍ以下であり、例えば、５０ｎｍ以上１５０ｎｍ以下である。ｐ側電流拡散層３４の第１ＴｉＮ層および第２ＴｉＮ層の間に設けられるＴｉ層およびＲｈ層のそれぞれの厚さは、１０ｎｍ以上２００ｎｍ以下であり、例えば、２０ｎｍ以上１５０ｎｍ以下である。ｐ側電流拡散層３４は、第１ＴｉＮ層と第２ＴｉＮ層の間において、交互に積層される複数のＴｉ層および複数のＲｈ層を有してもよい。ｐ側電流拡散層３４の第２ＴｉＮ層の上に設けられるＴｉ層の厚さは、１ｎｍ以上５０ｎｍ以下であり、例えば、５ｎｍ以上２５ｎｍ以下である。ｐ側電流拡散層３４のＡｕ層の厚さは、１００ｎｍ以上５００ｎｍ以下であり、例えば、１５０ｎｍ以上３００ｎｍ以下である。
【0033】
ｎ側電流拡散層３６は、ｎ側コンタクト電極３２の上面３２ａおよび側面３２ｂを被覆するように設けられる。ｎ側電流拡散層３６は、ｐ側電流拡散層３４と同様の構成を有し、例えば、第１ＴｉＮ層、Ｔｉ層、Ｒｈ層、第２ＴｉＮ層、Ｔｉ層、Ａｕ層を順に積層させたＴｉＮ／Ｔｉ／Ｒｈ／ＴｉＮ／Ｔｉ／Ａｕの積層構造を有する。
【0034】
ｎ側電流拡散層３６の第１ＴｉＮ層および第２ＴｉＮ層は、導電性を有するＴｉＮから構成される。ｎ側電流拡散層３６の第１ＴｉＮ層および第２ＴｉＮ層のそれぞれ厚さは、１０ｎｍ以上２００ｎｍ以下であり、例えば、５０ｎｍ以上１５０ｎｍ以下である。ｎ側電流拡散層３６の第１ＴｉＮ層および第２ＴｉＮ層の間に設けられるＴｉ層およびＲｈ層のそれぞれの厚さは、１０ｎｍ以上２００ｎｍ以下であり、例えば、２０ｎｍ以上１５０ｎｍ以下である。ｎ側電流拡散層３６は、第１ＴｉＮ層と第２ＴｉＮ層の間において、交互に積層される複数のＴｉ層および複数のＲｈ層を有してもよい。ｎ側電流拡散層３６の第２ＴｉＮ層の上に設けられるＴｉ層の厚さは、１ｎｍ以上５０ｎｍ以下であり、例えば、５ｎｍ以上２５ｎｍ以下である。ｎ側電流拡散層３６のＡｕ層の厚さは、１００ｎｍ以上５００ｎｍ以下であり、例えば、１５０ｎｍ以上３００ｎｍ以下である。
【0035】
第１保護層３８は、素子上部の全体を被覆するように設けられる。第１保護層３８は、ｎ型半導体層２４、活性層２６、ｐ型半導体層２８、ｐ側コンタクト電極３０、ｎ側コンタクト電極３２、ｐ側電流拡散層３４およびｎ側電流拡散層３６を被覆する。第１保護層３８は、ｐ側電流拡散層３４の上に設けられる第１ｐ側パッド開口３８ｐと、ｎ側電流拡散層３６の上に設けられる第１ｎ側パッド開口３８ｎとを有する。第１保護層３８は、第１ｐ側パッド開口３８ｐと異なる箇所においてｐ側電流拡散層３４を被覆し、第１ｎ側パッド開口３８ｎとは異なる箇所においてｎ側電流拡散層３６を被覆する。第１保護層３８は、ｎ型半導体層２４の外周においてベース層２２と接触する。第１保護層３８は、ベース層２２の上面２２ａに接触し、ｎ型半導体層２４の第２上面２４ｂおよび側面２４ｃに接触し、活性層２６の側面２６ｂに接触し、ｐ型半導体層２８の上面２８ａおよび側面２８ｂに接触し、ｐ側電流拡散層３４に接触し、ｎ側電流拡散層３６に接触する。
【0036】
第１保護層３８は、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）などの酸化物誘電体材料から構成される。第１保護層３８は、好ましくはＳｉＯ２から構成される。第１保護層３８の厚さは、３００ｎｍ以上１５００ｎｍ以下であり、例えば６００ｎｍ以上１０００ｎｍ以下である。
【0037】
第２保護層４０は、素子上部の全体を被覆するように設けられ、第１保護層３８の表面全体を被覆するように設けられる。第２保護層４０は、ｐ側電流拡散層３４の上に設けられる第２ｐ側パッド開口４０ｐと、ｎ側電流拡散層３６の上に設けられる第２ｎ側パッド開口４０ｎとを有する。第２保護層４０は、第２ｐ側パッド開口４０ｐおよび第２ｎ側パッド開口４０ｎとは異なる箇所において第１保護層３８を被覆する。第２保護層４０は、第１ｐ側パッド開口３８ｐおよび第１ｎ側パッド開口３８ｎのそれぞれの内側にも設けられる。第２保護層４０は、第１ｐ側パッド開口３８ｐを規定する第１保護層３８の内周面３８ｃを被覆し、第１ｎ側パッド開口３８ｎを規定する第１保護層３８の内周面３８ｄを被覆する。第２ｐ側パッド開口４０ｐの形成範囲Ｗ２ｐは、第１ｐ側パッド開口３８ｐの形成範囲Ｗ１ｐよりも狭く、第１ｐ側パッド開口３８ｐの形成範囲Ｗ１ｐの内側にある。第２ｎ側パッド開口４０ｎの形成範囲Ｗ２ｎは、第１ｎ側パッド開口３８ｎの形成範囲Ｗ１ｎよりも狭く、第１ｎ側パッド開口３８ｎの形成範囲Ｗ１ｎの内側にある。第２保護層４０は、第１保護層３８の外周においてベース層２２と接触する。第２保護層４０は、ベース層２２の上面２２ａに接触し、第１保護層３８の上面３８ａおよび側面３８ｂに接触し、第１保護層３８の内周面３８ｃ，３８ｄに接触し、ｐ側電流拡散層３４に接触し、ｎ側電流拡散層３６に接触する。
【0038】
第２保護層４０は、耐湿性に優れた誘電体材料である窒化シリコン（ＳｉＮｘ）から構成される。第２保護層４０の厚さは、５０ｎｍ以上５００ｎｍ以下であり、例えば１００ｎｍ以上４００ｎｍ以下である。
【0039】
ｐ側パッド電極４２およびｎ側パッド電極４４は、半導体発光素子１０をサブマウント基板などに実装する際に接合される部分である。ｐ側パッド電極４２およびｎ側パッド電極４４は、例えば、Ｎｉ／Ａｕ、Ｔｉ／ＡｕまたはＴｉ／Ｐｔ／Ａｕの積層構造を含む。ｐ側パッド電極４２およびｎ側パッド電極４４のそれぞれの厚さは、１００ｎｍ以上であり、例えば２００ｎｍ以上１０００ｎｍ以下である。
【0040】
ｐ側パッド電極４２は、ｐ側電流拡散層３４の上に設けられ、第２ｐ側パッド開口４０ｐにおいてｐ側電流拡散層３４と接続する。ｐ側パッド電極４２は、第２ｐ側パッド開口４０ｐを塞ぐように設けられ、第２ｐ側パッド開口４０ｐの外側において第２保護層４０の上に重なる。ｐ側パッド電極４２の形成範囲Ｗ３ｐは、第２ｐ側パッド開口４０ｐの形成範囲Ｗ２ｐよりも広い。ｐ側パッド電極４２は、第１ｐ側パッド開口３８ｐの外側において第１保護層３８の上に重なってもよい。ｐ側パッド電極４２の形成範囲Ｗ３ｐは、第１ｐ側パッド開口３８ｐの形成範囲Ｗ１ｐより広くてもよい。ｐ側パッド電極４２は、ｐ側電流拡散層３４を介してｐ側コンタクト電極３０と電気的に接続される。
【0041】
ｎ側パッド電極４４は、ｎ側電流拡散層３６の上に設けられ、第２ｎ側パッド開口４０ｎにおいてｎ側電流拡散層３６と接続する。ｎ側パッド電極４４は、第２ｎ側パッド開口４０ｎを塞ぐように設けられ、第２ｎ側パッド開口４０ｎの外側において第２保護層４０の上に重なる。ｎ側パッド電極４４の形成範囲Ｗ３ｎは、第２ｎ側パッド開口４０ｎの形成範囲Ｗ２ｎよりも広い。ｎ側パッド電極４４は、第１ｎ側パッド開口３８ｎの外側において第１保護層３８の上に重なってもよい。ｎ側パッド電極４４の形成範囲Ｗ３ｎは、第１ｎ側パッド開口３８ｎの形成範囲Ｗ１ｎより広くてもよい。ｎ側パッド電極４４は、ｎ側電流拡散層３６を介してｎ側コンタクト電極３２と電気的に接続される。
【0042】
つづいて、第１実施形態に係る半導体発光素子１０の製造方法について説明する。図２～図９は、第１実施形態に係る半導体発光素子１０の製造工程を概略的に示す。まず、図２において、基板２０の第１主面２０ａの上にベース層２２、ｎ型半導体層２４、活性層２６、ｐ型半導体層２８を順に形成する。
【0043】
基板２０は、例えばパターン化サファイア基板である。ベース層２２は、例えばＨＴ－ＡｌＮ層と、アンドープのＡｌＧａＮ層とを含む。ｎ型半導体層２４、活性層２６およびｐ型半導体層２８は、ＡｌＧａＮ系半導体材料、ＡｌＮ系半導体材料またはＧａＮ系半導体材料から構成される半導体層であり、有機金属化学気相成長（ＭＯＶＰＥ；Metal Organic Vapor Phase Epitaxy）法や、分子線エピタキシ（ＭＢＥ；Molecular Beam Epitaxy）法などの周知のエピタキシャル成長法を用いて形成できる。
【0044】
つづいて、図２に示すように、例えば公知のリソグラフィ技術を用いて、ｐ型半導体層２８の上面２８ａにマスク８０を形成する。マスク８０を形成した状態において、マスク８０と重ならない領域にあるｐ型半導体層２８および活性層２６をドライエッチングなどにより除去し、ｎ型半導体層２４の第２上面２４ｂを露出させる。このエッチング工程により、ｐ型半導体層２８の側面２８ｂ、活性層２６の側面２６ｂおよびｎ型半導体層２４の第２上面２４ｂが形成される。その後、マスク８０が除去される。
【0045】
次に、図３に示すように、例えば公知のリソグラフィ技術を用いて、ｐ型半導体層２８の上面２８ａにｐ側コンタクト電極３０を形成する。ｐ側コンタクト電極３０は、ｐ型半導体層２８の上面２８ａと接触するＲｈ層を含む。ｐ側コンタクト電極３０のＲｈ層は、例えば、蒸着法により１００℃以下の温度で形成される。蒸着法によりＲｈ層を形成することにより、スパッタリング法を用いる場合に比べて、ｐ型半導体層２８の上面２８ａに対するダメージを抑制でき、ｐ側コンタクト電極３０のコンタクト抵抗を向上できる。
【0046】
ｐ側コンタクト電極３０の形成後、ｐ側コンタクト電極３０をアニールする。ｐ側コンタクト電極３０は、例えば、ＲＴＡ（Rapid Thermal Annealing）法を用いて、５００℃以上６５０℃以下の温度にてアニールされる。ｐ側コンタクト電極３０のアニール処理により、ｐ側コンタクト電極３０のコンタクト抵抗が低下する。ｐ側コンタクト電極３０のアニール処理により、ｐ側コンタクト電極３０の膜密度が上がり、ｐ側コンタクト電極３０の反射率が向上する。アニール処理後におけるｐ側コンタクト電極３０のＲｈ層の波長２８０ｎｍに対する反射率は、６５％以上であり、例えば６７％である。
【0047】
次に、図３に示すように、例えば公知のリソグラフィ技術を用いて、ｎ型半導体層２４の第２上面２４ｂにｎ側コンタクト電極３２を形成する。ｎ側コンタクト電極３２は、ｎ型半導体層２４の第２上面２４ｂと接触し、順に積層される第１Ｔｉ層、Ａｌ層、第２Ｔｉ層およびＴｉＮ層を含む。ｎ側コンタクト電極３２を構成する第１Ｔｉ層、Ａｌ層、第２Ｔｉ層およびＴｉＮ層は、スパッタリング法により形成できる。
【0048】
ｎ側コンタクト電極３２の形成後、ｎ側コンタクト電極３２をアニールする。ｎ側コンタクト電極３２は、例えば、ＲＴＡ法を用いて、５００℃以上６５０℃以下の温度にてアニールされる。ｎ側コンタクト電極３２のアニール処理により、ｎ側コンタクト電極３２のコンタクト抵抗が低下する。
【0049】
次に、図４に示すように、例えば公知のリソグラフィ技術を用いて、ｐ側コンタクト電極３０の上面３０ａおよび側面３０ｂを被覆するようにｐ側電流拡散層３４を形成し、ｎ側コンタクト電極３２の上面３２ａおよび側面３２ｂを被覆するようにｎ側電流拡散層３６を形成する。ｐ側電流拡散層３４およびｎ側電流拡散層３６は、順に積層される第１ＴｉＮ層、Ｔｉ層、Ｒｈ層、第２ＴｉＮ層、Ｔｉ層およびＡｕ層を含む。ｐ側電流拡散層３４およびｎ側電流拡散層３６は、スパッタリング法を用いて１００℃以下の温度で同時に形成できる。なお、ｐ側電流拡散層３４およびｎ側電流拡散層３６は、別々に形成されてもよい。
【0050】
次に、図５に示すように、例えば公知のリソグラフィ技術を用いて、ｎ型半導体層２４、活性層２６、ｐ型半導体層２８、ｐ側電流拡散層３４およびｎ側電流拡散層３６の上にマスク８２を形成する。マスク８２を形成した状態において、マスク８２と重ならない領域にあるｎ型半導体層２４の外周部をドライエッチングなどにより除去し、ベース層２２の上面２２ａを露出させる。このエッチング工程により、ｎ型半導体層２４の側面２４ｃが形成される。その後、マスク８２が除去される。
【0051】
次に、図６に示すように、素子上部の全体を被覆するように第１保護層３８を形成する。第１保護層３８は、ＳｉＯ２から構成されることができ、プラズマ励起化学気相成長（ＰＥＣＶＤ；Plasma Enhanced Chemical Vapor Deposition）法を用いて形成できる。第１保護層３８は、ベース層２２の上面２２ａと、ｎ型半導体層２４の第２上面２４ｂおよび側面２４ｃと、活性層２６の側面２６ｃと、ｐ型半導体層２８の上面２８ａおよび側面２８ｃと、ｐ側電流拡散層３４と、ｎ側電流拡散層３６と接触し、これらを被覆するように形成される。
【0052】
次に、図７に示すように、例えば公知のリソグラフィ技術を用いて、第１保護層３８の上にマスク８４を形成する。マスク８４は、第１ｐ側パッド開口３８ｐの形成範囲Ｗ１ｐと、第１ｎ側パッド開口３８ｎの形成範囲Ｗ１ｎと、ベース層２２の上面２２ａを露出させる第１外周範囲Ｗ１ａとを除いて形成される。マスク８４を形成した状態において、マスク８４と重ならない領域にある第１保護層３８をドライエッチングなどにより除去する。ｐ側電流拡散層３４上の第１保護層３８を除去することにより、ｐ側電流拡散層３４の上面３４ａが露出する第１ｐ側パッド開口３８ｐが形成される。ｎ側電流拡散層３６上の第１保護層３８を除去することにより、ｎ側電流拡散層３６の上面３６ａが露出する第１ｎ側パッド開口３８ｎが形成される。また、第１外周範囲Ｗ１ａにある第１保護層３８の外周部を除去することにより、ベース層２２の上面２２ａが露出する。その後、マスク８４が除去される。
【0053】
次に、図８に示すように、素子上部の全体を被覆するように第２保護層４０を形成する。第２保護層４０は、ＳｉＮｘから構成されることができ、ＰＥＣＶＤ法を用いて形成できる。第２保護層４０は、ベース層２２の上面２２ａと、第１保護層３８の上面３８ａおよび側面３８ｂと接触し、これらを被覆するように形成される。第２保護層４０は、第１ｐ側パッド開口３８ｐにおいて、第１ｐ側パッド開口３８ｐを規定する第１保護層３８の内周面３８ｃと接触し、ｐ側電流拡散層３４の上面３４ａと接触し、これらを被覆する。第２保護層４０は、第１ｎ側パッド開口３８ｎにおいて、第１ｎ側パッド開口３８ｎを規定する第１保護層３８の内周面３８ｄと接触し、ｎ側電流拡散層３６の上面３６ａと接触し、これらを被覆する。
【0054】
次に、図９に示すように、例えば公知のリソグラフィ技術を用いて、第２保護層４０の上にマスク８６を形成する。マスク８６は、第２ｐ側パッド開口４０ｐの形成範囲Ｗ２ｐと、第２ｎ側パッド開口４０ｎの形成範囲Ｗ２ｎと、ベース層２２の上面２２ａを露出させる第２外周範囲Ｗ２ａとを除いて形成される。マスク８６を形成した状態において、マスク８６と重ならない領域にある第２保護層４０をドライエッチングなどにより除去する。ｐ側電流拡散層３４上の第２保護層４０を除去することにより、ｐ側電流拡散層３４の上面３４ａが露出する第２ｐ側パッド開口４０ｐが形成される。ｎ側電流拡散層３６上の第２保護層４０を除去することにより、ｎ側電流拡散層３６の上面３６ａが露出する第２ｎ側パッド開口４０ｎが形成される。また、第２外周範囲Ｗ２ａにある第２保護層４０の外周部を除去することにより、ベース層２２の上面２２ａが露出する。第２外周範囲Ｗ２ａは、基板２０およびベース層２２を切断して素子を個片化するための素子分離領域となる。その後、マスク８６が除去される。
【0055】
次に、図１に示すように、第２ｐ側パッド開口４０ｐにおいてｐ側電流拡散層３４と接続するｐ側パッド電極４２を形成し、第２ｎ側パッド開口４０ｎにおいてｎ側電流拡散層３６と接続するｎ側パッド電極４４を形成する。ｐ側パッド電極４２は、第２ｐ側パッド開口４０ｐの外側において第２保護層４０の上に重なるように形成される。ｎ側パッド電極４４は、第２ｎ側パッド開口４０ｎの外側において第２保護層４０の上に重なるように形成される。ｐ側パッド電極４２およびｎ側パッド電極４４は、同時に形成できるが、別々に形成されてもよい。
【0056】
以上の工程により、図１に示す半導体発光素子１０ができあがる。
【0057】
本実施形態によれば、ＳｉＯ２から構成される第１保護層３８と、ＳｉＮｘから構成される第２保護層４０とを組み合わせることにより、半導体発光素子１０の耐湿性を向上させることができる。また、第１ｐ側パッド開口３８ｐおよび第１ｎ側パッド開口３８ｎを規定する第１保護層３８の内周面３８ｃ，３８ｄを第２保護層４０によって被覆することにより、半導体発光素子１０の耐湿性をさらに向上できる。
【0058】
本実施形態によれば、第１保護層３８の側面３８ｂの全体を第２保護層４０によって被覆することにより、半導体発光素子１０の耐湿性をさらに向上できる。言い換えれば、第２保護層４０がベース層２２と接触することにより、第１保護層３８の外周において第１保護層３８が第２保護層４０によって被覆されずに外部に露出することを防ぐことができる。
【0059】
本実施形態によれば、ｐ側パッド電極４２およびｎ側パッド電極４４のそれぞれは、第２保護層４０と接触し、第１保護層３８と接触しないため、第１保護層３８の上に第２保護層４０が重なる箇所にｐ側パッド電極４２およびｎ側パッド電極４４を形成できる。そのため、ｐ側パッド電極４２およびｎ側パッド電極４４の形成箇所における封止性を高め、半導体発光素子１０の耐湿性をさらに向上できる。
【0060】
本実施形態に係る半導体発光素子１０は、耐湿性に優れるため、パッケージ内に封止することなく使用できる。半導体発光素子１０は、第２保護層４０が外部環境に露出した状態のまま通電使用でき、例えば、チップオンサブマウント（ＣｏＳ；Chip on Submount）の形態で使用できる。
【0061】
図１０は、第１実施形態に係る半導体発光装置５０の構成を概略的に示す断面図である。半導体発光装置５０は、半導体発光素子１０と、サブマウント５２と、第１スタッドバンプ５４と、第２スタッドバンプ５６とを備える。半導体発光装置５０は、ＣｏＳ型の装置である。図１０では、図１に示す半導体発光素子１０を上下逆にしている。
【0062】
サブマウント５２は、サブマウント基板５８と、第１マウント電極６０と、第２マウント電極６２とを備える。第１マウント電極６０および第２マウント電極６２は、サブマウント基板５８の表面５８ａ上に設けられる。第１マウント電極６０は、第１スタッドバンプ５４を介してｐ側パッド電極４２と接続される。第２マウント電極６２は、第２スタッドバンプ５６を介してｎ側パッド電極４４と接続される。
【0063】
第１スタッドバンプ５４および第２スタッドバンプ５６は、半導体発光素子１０とサブマウント５２の間を接合する。第１スタッドバンプ５４および第２スタッドバンプ５６は、いわゆるＡｕスタッドバンプであり、Ａｕワイヤの先端部を溶融させてボール状にしたものをサブマウント５２に押しつけることで形成できる。第１スタッドバンプ５４および第２スタッドバンプ５６は、例えば、超音波接合によってｐ側パッド電極４２またはｎ側パッド電極４４に接合できる。
【0064】
第２ｐ側パッド開口４０ｐの形成範囲Ｗ２ｐは、ｐ側パッド電極４２と第１スタッドバンプ５４の接合部が占める範囲Ｄｐより大きく、第１スタッドバンプ５４の接合端部の直径Ｄｐよりも大きい。これにより、第１スタッドバンプ５４の接合端部が第２保護層４０と厚み方向に重ならないようにして、第１スタッドバンプ５４をｐ側パッド電極４２に接合できる。同様に、第２ｎ側パッド開口４０ｎの形成範囲Ｗ２ｎは、ｎ側パッド電極４４と第２スタッドバンプ５６の接合部が占める範囲Ｄｎより大きく、第２スタッドバンプ５６の接合端部の直径Ｄｎよりも大きい。これにより、第２スタッドバンプ５６の接合端部が第２保護層４０と厚み方向に重ならないようにして、第２スタッドバンプ５６をｎ側パッド電極４４に接合できる。その結果、第１スタッドバンプ５４および第２スタッドバンプ５６の接合時の負荷によって第２保護層４０にクラック等の損傷が発生することを防ぐことができ、半導体発光素子１０の信頼性を向上できる。
【0065】
（第２実施形態）
図１１は、第２実施形態に係る半導体発光素子１０Ａの構成を概略的に示す断面図である。第２実施形態では、半導体発光素子１０Ａが誘電体被覆層７０をさらに備える点で、上述の第１実施形態と相違する。以下、第２実施形態について、第１実施形態との相違点を中心に説明し、共通点について適宜説明を省略する。
図１１は、第２実施形態に係る半導体発光素子１０Ａの構成を概略的に示す断面図である。第２実施形態では、半導体発光素子１０Ａが誘電体被覆層７０をさらに備える点で、上述の第１実施形態と相違する。以下、第２実施形態について、第１実施形態との相違点を中心に説明し、共通点について適宜説明を省略する。
【0066】
半導体発光素子１０Ａは、基板２０と、ベース層２２と、ｎ型半導体層２４と、活性層２６と、ｐ型半導体層２８と、ｐ側コンタクト電極３０と、ｎ側コンタクト電極３２と、ｐ側電流拡散層３４と、ｎ側電流拡散層３６と、第１保護層３８と、第２保護層４０と、ｐ側パッド電極４２と、ｎ側パッド電極４４と、誘電体被覆層７０とを備える。
【0067】
誘電体被覆層７０は、活性層２６およびｐ型半導体層２８のそれぞれと、第１保護層３８との間に設けられる。誘電体被覆層７０は、ｎ型半導体層２４、活性層２６、ｐ型半導体層２８およびｐ側電流拡散層３４と接触し、これらを被覆する。誘電体被覆層７０は、ｎ型半導体層２４の第２上面２４ｂに設けられるコンタクト開口７０ｎを有し、コンタクト開口７０ｎとは異なる箇所においてｎ型半導体層２４の第２上面２４ｂを被覆する。誘電体被覆層７０は、活性層２６の側面２６ｂと、ｐ型半導体層２８の上面２８ａおよび側面２８ｂとを被覆する。誘電体被覆層７０は、ｐ側電流拡散層３４上に設けられる第３ｐ側パッド開口７０ｐを有し、第３ｐ側パッド開口７０ｐとは異なる箇所においてｐ側電流拡散層３４を被覆する。第３ｐ側パッド開口７０ｐの形成範囲は、第１ｐ側パッド開口３８ｐの形成範囲Ｗ１ｐと同じである。第３ｐ側パッド開口７０ｐの形成範囲は、第２ｐ側パッド開口４０ｐの形成範囲Ｗ２ｐよりも広い。
【0068】
誘電体被覆層７０は、ＳｉＯ２、Ａｌ２Ｏ３、ＨｆＯ２などの酸化物誘電体材料から構成され、第１保護層３８とは異なる材料から構成される。誘電体被覆層７０は、好ましくはＡｌ２Ｏ３から構成される。誘電体被覆層７０の厚さは、１０ｎｍ以上１００ｎｍ以下であり、例えば２０ｎｍ以上５０ｎｍ以下である。
【0069】
ｎ側コンタクト電極３２は、コンタクト開口７０ｎを塞ぐように設けられ、コンタクト開口７０ｎの外側において誘電体被覆層７０の上に重なる。ｎ側コンタクト電極３２は、コンタクト開口７０ｎの外側において誘電体被覆層７０と接触する。ｎ側コンタクト電極３２の形成範囲は、コンタクト開口７０ｎの形成範囲よりも広い。
【0070】
ｎ側電流拡散層３６は、コンタクト開口７０ｎの外側において誘電体被覆層７０の上に重なる。ｎ側電流拡散層３６は、ｎ側コンタクト電極３２の外側において誘電体被覆層７０と接触する。ｎ側電流拡散層３６の形成範囲は、コンタクト開口７０ｎの形成範囲よりも広い。
【0071】
第１保護層３８は、誘電体被覆層７０と接触する。第１保護層３８は、第１ｐ側パッド開口３８ｐとは異なる箇所において誘電体被覆層７０を被覆する。第２保護層４０は、第３ｐ側パッド開口７０ｐを規定する誘電体被覆層７０の内周面７０ｃをさらに被覆する。
【0072】
つづいて、第２実施形態に係る半導体発光素子１０Ａの製造方法について説明する。まず、第１実施形態の図２に示される工程が実行される。つづいて、図１２～図１９の工程が実行される。図１２～図１９は、第２実施形態に係る半導体発光素子１０Ａの製造工程を概略的に示す。
【0073】
図２の工程の次に、図１２に示すように、例えば公知のリソグラフィ技術を用いて、ｐ型半導体層２８の上面２８ａにｐ側コンタクト電極３０を形成する。ｐ側コンタクト電極３０の形成後、ｐ側コンタクト電極３０をアニールする。つづいて、例えば公知のリソグラフィ技術を用いて、ｐ側コンタクト電極３０の上面３０ａおよび側面３０ｂを被覆するようにｐ側電流拡散層３４を形成する。
【0074】
次に、図１３に示すように、誘電体被覆層７０が形成される。誘電体被覆層７０は、ｎ型半導体層２４の第２上面２４ｂと、活性層２６の側面２６ｂと、ｐ型半導体層２８の上面２８ａおよび側面２８ｂと、ｐ側電流拡散層３４と接触し、これらを被覆するように形成される。誘電体被覆層７０は、Ａｌ２Ｏ３から構成されることができ、原子堆積（ＡＬＤ；Atomic Layer Deposition）法により形成できる。
【0075】
次に、図１４に示すように、例えば公知のリソグラフィ技術を用いて、誘電体被覆層７０をドライエッチングなどにより部分的に除去し、コンタクト開口７０ｎを形成する。コンタクト開口７０ｎにおいて、ｎ型半導体層２４の第２上面２４ｂが露出する。つづいて、例えば公知のリソグラフィ技術を用いて、コンタクト開口７０ｎを塞ぐようにして、ｎ型半導体層２４の第２上面２４ｂにｎ側コンタクト電極３２を形成する。ｎ側コンタクト電極３２の形成後、ｎ側コンタクト電極３２をアニールする。つづいて、例えば公知のリソグラフィ技術を用いて、ｎ側コンタクト電極３２の上面３２ａおよび側面３２ｂを被覆するｎ側電流拡散層３６を形成する。
【0076】
次に、図１５に示すように、例えば公知のリソグラフィ技術を用いて、誘電体被覆層７０およびｎ側電流拡散層３６の上にマスク８２Ａを形成する。マスク８２Ａを形成した状態において、マスク８２Ａと重ならない領域にある誘電体被覆層７０およびｎ型半導体層２４のそれぞれの外周部をドライエッチングなどにより除去し、ベース層２２の上面２２ａを露出させる。このエッチング工程により、ｎ型半導体層２４の側面２４ｃが形成される。その後、マスク８２Ａが除去される。
【0077】
次に、図１６に示すように、素子上部の全体を被覆するように第１保護層３８を形成する。第１保護層３８は、ベース層２２の上面２２ａと、ｎ型半導体層２４の側面２４ｃと、ｎ側電流拡散層３６と、誘電体被覆層７０と接触し、これらを被覆するように形成される。
【0078】
次に、図１７に示すように、例えば公知のリソグラフィ技術を用いて、第１保護層３８の上にマスク８４Ａを形成する。マスク８４Ａは、第１ｐ側パッド開口３８ｐの形成範囲Ｗ１ｐと、第１ｎ側パッド開口３８ｎの形成範囲Ｗ１ｎと、ベース層２２の上面２２ａを露出させる第１外周範囲Ｗ１ａとを除いて形成される。マスク８４Ａを形成した状態において、マスク８４Ａと重ならない領域にある第１保護層３８および誘電体被覆層７０をドライエッチングなどにより除去する。ｐ側電流拡散層３４上の第１保護層３８を除去することにより、第１ｐ側パッド開口３８ｐが形成され、ｐ側電流拡散層３４上の誘電体被覆層７０を除去することにより、第３ｐ側パッド開口７０ｐが形成される。これにより、第１ｐ側パッド開口３８ｐおよび第３ｐ側パッド開口７０ｐにおいて、ｐ側電流拡散層３４の上面３４ａが露出する。ｎ側電流拡散層３６上の第１保護層３８を除去することにより、ｎ側電流拡散層３６の上面３６ａが露出する第１ｎ側パッド開口３８ｎが形成される。また、第１外周範囲Ｗ１ａにある第１保護層３８の外周部を除去することにより、ベース層２２の上面２２ａが露出する。その後、マスク８４Ａが除去される。
【0079】
次に、図１８に示すように、素子構造の上面全体を被覆するように第２保護層４０を形成する。第２保護層４０は、ＳｉＮｘから構成されることができ、ＰＥＣＶＤ法を用いて形成できる。第２保護層４０は、ベース層２２の上面２２ａと、第１保護層３８の上面３８ａおよび側面３８ｂと接触し、これらを被覆するように形成される。第２保護層４０は、第１ｐ側パッド開口３８ｐにおいて、第１ｐ側パッド開口３８ｐを規定する第１保護層３８の内周面３８ｃと接触し、第３ｐ側パッド開口７０ｐを規定する誘電体被覆層７０の内周面７０ｃを接触し、ｐ側電流拡散層３４の上面３４ａと接触し、これらを被覆する。第２保護層４０は、第１ｎ側パッド開口３８ｎにおいて、第１ｎ側パッド開口３８ｎを規定する第１保護層３８の内周面３８ｄと接触し、ｎ側電流拡散層３６の上面３６ａと接触し、これらを被覆する。
【0080】
次に、図１９に示すように、第２保護層４０の上にマスク８６を形成する。マスク８６は、第２ｐ側パッド開口４０ｐの形成範囲Ｗ２ｐと、第２ｎ側パッド開口４０ｎの形成範囲Ｗ２ｎと、ベース層２２の上面２２ａを露出させる第２外周範囲Ｗ２ａとを除いて形成される。マスク８６を形成した状態において、マスク８６と重ならない領域にある第２保護層４０をドライエッチングなどにより除去する。ｐ側電流拡散層３４上の第２保護層４０を除去することにより、ｐ側電流拡散層３４の上面３４ａが露出する第２ｐ側パッド開口４０ｐが形成される。ｎ側電流拡散層３６上の第２保護層４０を除去することにより、ｎ側電流拡散層３６の上面３６ａが露出する第２ｎ側パッド開口４０ｎが形成される。また、第２外周範囲Ｗ２ａにある第２保護層４０の外周部を除去することにより、ベース層２２の上面２２ａが露出する。その後、マスク８６が除去される。
【0081】
次に、図１１に示すように、第２ｐ側パッド開口４０ｐにおいてｐ側電流拡散層３４と接続するｐ側パッド電極４２を形成し、第２ｎ側パッド開口４０ｎにおいてｎ側電流拡散層３６と接続するｎ側パッド電極４４を形成する。ｐ側パッド電極４２およびｎ側パッド電極４４は、同時に形成できるが、別々に形成されてもよい。
【0082】
以上の工程により、図１１に示す半導体発光素子１０Ａができあがる。
【0083】
第２実施形態においても、第１実施形態と同様の効果を奏することができる。また、第２実施形態に係る半導体発光素子１０Ａは、図１０に示されるＣｏＳ型の半導体発光装置５０に用いることができる。この場合、第２ｐ側パッド開口４０ｐの形成範囲Ｗ２ｐは、第１スタッドバンプ５４の接合端部の直径Ｄｐよりも大きいことが好ましい。同様に、第２ｎ側パッド開口４０ｎの形成範囲Ｗ２ｎは、第２スタッドバンプ５６の接合端部の直径Ｄｎよりも大きいことが好ましい。
【0084】
（第３実施形態）
図２０は、第３実施形態に係る半導体発光素子１０Ｂの構成を概略的に示す断面図である。第３実施形態では、半導体発光素子１０Ｂがｐ側電極被覆層７２、第１誘電体被覆層７４および第２誘電体被覆層７６をさらに備える点で、上述の第１実施形態と相違する。以下、第３実施形態について、第１実施形態との相違点を中心に説明し、共通点について適宜説明を省略する。
図２０は、第３実施形態に係る半導体発光素子１０Ｂの構成を概略的に示す断面図である。第３実施形態では、半導体発光素子１０Ｂがｐ側電極被覆層７２、第１誘電体被覆層７４および第２誘電体被覆層７６をさらに備える点で、上述の第１実施形態と相違する。以下、第３実施形態について、第１実施形態との相違点を中心に説明し、共通点について適宜説明を省略する。
【0085】
半導体発光素子１０Ｂは、基板２０と、ベース層２２と、ｎ型半導体層２４と、活性層２６と、ｐ型半導体層２８と、ｐ側コンタクト電極３０と、ｎ側コンタクト電極３２と、ｐ側電流拡散層３４と、ｎ側電流拡散層３６と、第１保護層３８と、第２保護層４０と、ｐ側パッド電極４２と、ｎ側パッド電極４４と、ｐ側電極被覆層７２と、第１誘電体被覆層７４と、第２誘電体被覆層７６とを備える。
【0086】
ｐ側電極被覆層７２は、ｐ側コンタクト電極３０の上面および側面と接触し、ｐ側コンタクト電極３０の全体を被覆するように設けられる。ｐ側電極被覆層７２は、順に積層されるＴｉ層、Ｒｈ層およびＴｉＮ層を含む。ｐ側電極被覆層７２のＴｉ層の厚さは、１ｎｍ以上５０ｎｍ以下であり、例えば、５ｎｍ以上２５ｎｍ以下である。ｐ側電極被覆層７２のＲｈ層の厚さは、５ｎｍ以上１００ｎｍ以下であり、例えば、１０ｎｍ以上５０ｎｍ以下である。ｐ側電極被覆層７２のＴｉＮ層は、導電性を有するＴｉＮから構成される。ｐ側電極被覆層７２のＴｉＮ層の厚さは、５ｎｍ以上１００ｎｍ以下であり、例えば、１０ｎｍ以上５０ｎｍ以下である。
【0087】
第１誘電体被覆層７４は、ｐ側電極被覆層７２の上面および側面と接触し、ｐ型半導体層２８の上面２８ａと接触し、これらを被覆する。第１誘電体被覆層７４は、ｐ側電極被覆層７２上に設けられる第１接続開口７４ｐを有し。第１接続開口７４ｐとは異なる箇所においてｐ側電極被覆層７２を被覆する。第１誘電体被覆層７４は、ｐ型半導体層２８の側面２８ｂおよび活性層２６の側面２６ａとは接触しない。
【0088】
第１誘電体被覆層７４は、ＳｉＯ２、Ａｌ２Ｏ３、ＨｆＯ２などの酸化物誘電体材料から構成される。第１誘電体被覆層７４は、好ましくはＳｉＯ２から構成される。第１誘電体被覆層７４の厚さは、５０ｎｍ以上であり、例えば１００ｎｍ以上５００ｎｍ以下である。
【0089】
第２誘電体被覆層７６は、活性層２６およびｐ型半導体層２８のそれぞれと、第１保護層３８との間に設けられる。第２誘電体被覆層７６は、ｎ型半導体層２４の第２上面２４ｂと接触し、活性層２６の側面２６ｂと接触し、ｐ型半導体層２８の側面２８ｂと接触し、第１誘電体被覆層７４と接触し、これらを被覆する。第２誘電体被覆層７６は、ｐ側電極被覆層７２上に設けられる第２接続開口７６ｐを有する。第２誘電体被覆層７６は、第２接続開口７６ｐとは異なる箇所において第１誘電体被覆層７４を被覆する。第２接続開口７６ｐは、第１接続開口７４ｐと連通する。第２接続開口７６ｐの形成範囲は、第１接続開口７４ｐの形成範囲と同じである。第２誘電体被覆層７６は、ｎ型半導体層２４の第２上面２４ｂに設けられるコンタクト開口７６ｎを有する。第２誘電体被覆層７６は、コンタクト開口７６ｎとは異なる箇所においてｎ型半導体層２４の第２上面２４ｂを被覆する。
【0090】
第２誘電体被覆層７６は、ＳｉＯ２、Ａｌ２Ｏ３、ＨｆＯ２などの酸化物誘電体材料から構成され、第１誘電体被覆層７４とは異なる材料から構成される。第２誘電体被覆層７６は、好ましくはＡｌ２Ｏ３から構成される。第２誘電体被覆層７６の厚さは、１０ｎｍ以上１００ｎｍ以下であり、例えば２０ｎｍ以上５０ｎｍ以下である。
【0091】
ｎ側コンタクト電極３２は、コンタクト開口７６ｎを塞ぐように設けられ、コンタクト開口７６ｎの外側において第２誘電体被覆層７６の上に重なる。ｎ側コンタクト電極３２は、コンタクト開口７６ｎの外側において第２誘電体被覆層７６と接触する。ｎ側コンタクト電極３２の形成範囲は、コンタクト開口７６ｎの形成範囲よりも広い。
【0092】
ｐ側電流拡散層３４は、ｐ側電極被覆層７２上に設けられ、接続開口（第１接続開口７４ｐおよび第２接続開口７６ｐ）においてｐ側電極被覆層７２と接続する。ｐ側電流拡散層３４は、ｐ側電極被覆層７２を介してｐ側コンタクト電極３０と電気的に接続する。ｐ側電流拡散層３４は、第１接続開口７４ｐおよび第２接続開口７６ｐを塞ぐように設けられ、第２接続開口７６ｐの外側において第２誘電体被覆層７６の上に重なる。ｐ側電流拡散層３４の形成範囲は、第１接続開口７４ｐおよび第２接続開口７６ｐの形成範囲よりも広い。
【0093】
ｎ側電流拡散層３６は、コンタクト開口７６ｎの外側において第２誘電体被覆層７６の上に重なる。ｎ側電流拡散層３６は、ｎ側コンタクト電極３２の外側において第２誘電体被覆層７６と接触する。ｎ側電流拡散層３６の形成範囲は、コンタクト開口７６ｎの形成範囲よりも広い。
【0094】
第１保護層３８は、ｐ側電流拡散層３４上に設けられる第１ｐ側パッド開口３８ｐと、ｎ側電流拡散層３６上に設けられる第１ｎ側パッド開口３８ｎとを有する。第１保護層３８は、第１ｐ側パッド開口３８ｐとは異なる箇所においてｐ側電流拡散層３４を被覆する。第１保護層３８は、第１ｎ側パッド開口３８ｎとは異なる箇所においてｎ側電流拡散層３６を被覆する。第１保護層３８は、誘電体被覆層７０と接触し、被覆する。第１保護層３８は、ｎ型半導体層２４の側面２４ｃと接触し、被覆する。第１保護層３８は、ｎ型半導体層２４の外周において、ベース層２２の上面２２ａと接触し、被覆する。
【0095】
【0096】
まず、図２１において、基板２０の第１主面２０ａの上にベース層２２、ｎ型半導体層２４、活性層２６、ｐ型半導体層２８を順に形成する。つづいて、例えば公知のリソグラフィ技術を用いて、ｐ型半導体層２８の上面２８ａにｐ側コンタクト電極３０を形成する。ｐ側コンタクト電極３０の形成後、ｐ側コンタクト電極３０をアニールする。
【0097】
つづいて、例えば公知のリソグラフィ技術を用いて、ｐ側コンタクト電極３０の全体を被覆するようにｐ側電極被覆層７２を形成する。ｐ側電極被覆層７２は、ｐ側コンタクト電極３０の上面３０ａおよび側面３０ｂと接触し、順に積層されるＴｉ層、Ｒｈ層およびＴｉＮ層を含む。ｐ側電極被覆層７２は、スパッタリング法により形成できる。つづいて、ｐ型半導体層２８の上面２８ａを被覆し、ｐ側電極被覆層７２の上面７２ａおよび側面７２ｂを被覆するように第１誘電体被覆層７４を形成する。第１誘電体被覆層７４は、例えばＳｉＯ２から構成され、ＰＥＣＶＤ法により形成できる。
【0098】
次に、図２２に示すように、例えば公知のリソグラフィ技術を用いて、第１誘電体被覆層７４の上にマスク８０Ｂを形成する。マスク８０Ｂは、ｐ側コンタクト電極３０およびｐ側電極被覆層７２の形成範囲よりも広い範囲にわたって設けられる。マスク８０Ｂの形成後、マスク８０Ｂと重ならない領域にある第１誘電体被覆層７４、ｐ型半導体層２８および活性層２６をドライエッチングなどにより除去し、ｎ型半導体層２４の第２上面２４ｂを露出させる。このエッチング工程により、ｐ型半導体層２８の側面２８ｂ、活性層２６の側面２６ｂおよびｎ型半導体層２４の第２上面２４ｂが形成される。その後、マスク８０Ｂが除去される。
【0099】
次に、図２３に示すように、第２誘電体被覆層７６が形成される。第２誘電体被覆層７６は、ｎ型半導体層２４の第２上面２４ｂと、活性層２６の側面２６ｂと、ｐ型半導体層２８の側面２８ｂと、第１誘電体被覆層７４と接触し、これらを被覆するように形成される。第２誘電体被覆層７６は、例えばＡｌ２Ｏ３から構成され、ＡＬＤ法により形成できる。
【0100】
次に、図２４に示すように、例えば公知のリソグラフィ技術を用いて、第２誘電体被覆層７６をドライエッチングなどにより部分的に除去し、コンタクト開口７６ｎを形成する。コンタクト開口７６ｎにおいて、ｎ型半導体層２４の第２上面２４ｂが露出する。つづいて、例えば公知のリソグラフィ技術を用いて、コンタクト開口７６ｎを塞ぐようにして、ｎ型半導体層２４の第２上面２４ｂにｎ側コンタクト電極３２を形成する。ｎ側コンタクト電極３２の形成後、ｎ側コンタクト電極３２をアニールする。つづいて、例えば公知のリソグラフィ技術を用いて、ｎ側コンタクト電極３２の上面３２ａおよび側面３２ｂを被覆するｎ側電流拡散層３６を形成する。
【0101】
次に、図２５に示すように、例えば公知のリソグラフィ技術を用いて、第２誘電体被覆層７６およびｎ側電流拡散層３６の上にマスク８２Ｂを形成する。マスク８２Ｂを形成した状態において、マスク８２Ｂと重ならない領域にある第２誘電体被覆層７６およびｎ型半導体層２４のそれぞれの外周部をドライエッチングなどにより除去し、ベース層２２の上面２２ａを露出させる。このエッチング工程により、ｎ型半導体層２４の側面２４ｃが形成される。その後、マスク８２Ｂが除去される。
【0102】
次に、図２６に示すように、例えば公知のリソグラフィ技術を用いて、第２誘電体被覆層７６および第１誘電体被覆層７４をドライエッチングなどにより部分的に除去し、第２接続開口７６ｐおよび第１接続開口７４ｐを形成する。これにより、接続開口（第１接続開口７４ｐおよび第２接続開口７６ｐ）において、ｐ側電極被覆層７２の上面７２ａが露出する。つづいて、例えば公知のリソグラフィ技術を用いて、接続開口（第１接続開口７４ｐおよび第２接続開口７６ｐ）においてｐ側電極被覆層７２と接続するｐ側電流拡散層３４を形成する。
【0103】
次に、図２７に示すように、素子上部の全体を被覆するように第１保護層３８を形成する。第１保護層３８は、ベース層２２の上面２２ａと、ｎ型半導体層２４の側面２４ｃと、第２誘電体被覆層７６と、ｐ側電流拡散層３４と、ｎ側電流拡散層３６と接触し、これらを被覆する。
【0104】
次に、第１実施形態の図７と同様の工程により、マスク８４と重ならない領域にある第１保護層３８をドライエッチングなどにより除去する。これにより、ｐ側電流拡散層３４の上面３４ａが露出する第１ｐ側パッド開口３８ｐが形成され、ｎ側電流拡散層３６の上面３６ａが露出する第１ｎ側パッド開口３８ｎが形成され、第１外周範囲Ｗ１ａにおいてベース層２２の上面２２ａが露出する。
【0105】
つづいて、第１実施形態の図８と同様の工程により、素子上部の全体を被覆するように第２保護層４０を形成する。つづいて、第１実施形態の図９と同様の工程により、マスク８６と重ならない領域にある第２保護層４０をドライエッチングなどにより除去する。これにより、ｐ側電流拡散層３４の上面３４ａが露出する第２ｐ側パッド開口４０ｐが形成され、ｎ側電流拡散層３６の上面３６ａが露出する第２ｎ側パッド開口４０ｎが形成され、第２外周範囲Ｗ２ａにおいてベース層２２の上面２２ａが露出する。
【0106】
つづいて、図２０に示すように、第２ｐ側パッド開口４０ｐにおいてｐ側電流拡散層３４と接続するｐ側パッド電極４２を形成し、第２ｎ側パッド開口４０ｎにおいてｎ側電流拡散層３６と接続するｎ側パッド電極４４を形成する。
【0107】
以上の工程により、図２０に示す半導体発光素子１０Ｂができあがる。
【0108】
第３実施形態においても、第１実施形態と同様の効果を奏することができる。また、第３実施形態に係る半導体発光素子１０Ｂは、図１０に示されるＣｏＳ型の半導体発光装置５０に用いることができる。この場合、第２ｐ側パッド開口４０ｐの形成範囲Ｗ２ｐは、第１スタッドバンプ５４の接合端部の直径Ｄｐよりも大きいことが好ましい。同様に、第２ｎ側パッド開口４０ｎの形成範囲Ｗ２ｎは、第２スタッドバンプ５６の接合端部の直径Ｄｎよりも大きいことが好ましい。
【0109】
以上、本発明を実施形態にもとづいて説明した。本発明は上述の実施形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。
【0110】
以下、本発明のいくつかの態様について説明する。
【0111】
本発明の第１の態様は、ベース層と、前記ベース層上に設けられ、ｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層と、前記ｎ型半導体層上に設けられ、ＡｌＧａＮ系半導体材料から構成される活性層と、前記活性層上に設けられるｐ型半導体層と、前記ｐ型半導体層の上面と接触するｐ側コンタクト電極と、前記ｎ型半導体層の上面と接触するｎ側コンタクト電極と、前記ｐ側コンタクト電極上に設けられるｐ側電流拡散層と、前記ｎ側コンタクト電極上に設けられるｎ側電流拡散層と、前記ｐ側電流拡散層上に設けられる第１ｐ側パッド開口と、前記ｎ側電流拡散層上に設けられる第１ｎ側パッド開口とを有し、前記第１ｐ側パッド開口および前記第１ｎ側パッド開口とは異なる箇所において、前記ｎ型半導体層、前記活性層、前記ｐ型半導体層、前記ｐ側コンタクト電極、前記ｎ側コンタクト電極、前記ｐ側電流拡散層および前記ｎ側電流拡散層を被覆し、酸化シリコンから構成される第１保護層と、前記ｐ側電流拡散層上に設けられる第２ｐ側パッド開口と、前記ｎ側電流拡散層上に設けられる第２ｎ側パッド開口とを有し、前記第２ｐ側パッド開口および前記第２ｎ側パッド開口とは異なる箇所において前記第１保護層を被覆し、前記第１ｐ側パッド開口を規定する前記第１保護層の内周面を被覆し、前記第１ｎ側パッド開口を規定する前記第１保護層の内周面を被覆し、窒化シリコンから構成される第２保護層と、前記第２ｐ側パッド開口において前記ｐ側電流拡散層と接続し、前記第２ｐ側パッド開口の外側において前記第２保護層と重なるｐ側パッド電極と、前記第２ｎ側パッド開口において前記ｎ側電流拡散層と接続し、前記第２ｎ側パッド開口の外側において前記第２保護層と重なるｎ側パッド電極と、を備える半導体発光素子である。第１の態様によれば、酸化シリコンから構成される第１保護層と、窒化シリコンから構成される第２保護層とを組み合わせることにより、半導体発光素子の耐湿性を向上させることができる。また、第１ｐ側パッド開口および第１ｎ側パッド開口を規定する第１保護層の内周面を第２保護層によって被覆することにより、半導体発光素子の耐湿性をさらに向上できる。
【0112】
本発明の第２の態様は、前記第１保護層は、前記ｎ型半導体層の外周において前記ベース層と接触し、前記第２保護層は、前記第１保護層の外周において前記ベース層と接触する、第１の態様に記載の半導体発光素子である。第２の態様によれば、第１保護層がｎ型半導体層の外周においてベース層と接触することにより、ｎ型半導体層の全体を第１保護層によって被覆できる。また、第２保護層が第１保護層の外周においてベース層と接触することにより、第１保護層の全体を第２保護層によって被覆できる。これにより、第１保護層の外周において第１保護層が外部に露出することを防ぐことができ、半導体発光素子の耐湿性をさらに向上できる。
【0113】
本発明の第３の態様は、前記ｐ側パッド電極および前記ｎ側パッド電極のそれぞれは、前記第２保護層と接触し、前記第１保護層とは接触しない、第１または第２の態様に記載の半導体発光素子である。第３の態様によれば、第１保護層の上に第２保護層が重なる箇所にｐ側パッド電極およびｎ側パッド電極を形成できる。そのため、ｐ側パッド電極およびｎ側パッド電極の形成箇所における封止性を高め、半導体発光素子の耐湿性をさらに向上できる。
【0114】
本発明の第４の態様は、ベース層上にｎ型ＡｌＧａＮ系半導体材料から構成されるｎ型半導体層を形成する工程と、前記ｎ型半導体層上に、ＡｌＧａＮ系半導体材料から構成される活性層を形成する工程と、前記活性層上にｐ型半導体層を形成する工程と、前記ｐ型半導体層および前記活性層のそれぞれの一部を除去して、前記ｎ型半導体層の上面を露出させる工程と、前記ｐ型半導体層の上面と接触するｐ側コンタクト電極を形成する工程と、前記ｎ型半導体層の前記上面と接触するｎ側コンタクト電極を形成する工程と、前記ｐ側コンタクト電極上にｐ側電流拡散層を形成する工程と、前記ｎ側コンタクト電極上にｎ側電流拡散層を形成する工程と、前記ｎ型半導体層、前記活性層、前記ｐ型半導体層、前記ｐ側コンタクト電極、前記ｎ側コンタクト電極、前記ｐ側電流拡散層および前記ｎ側電流拡散層を被覆し、酸化シリコンから構成される第１保護層を形成する工程と、前記ｐ側電流拡散層上の前記第１保護層を除去して第１ｐ側パッド開口を形成する工程と、前記ｎ側電流拡散層上の前記第１保護層を除去して第１ｎ側パッド開口を形成する工程と、前記第１保護層を被覆し、前記第１ｐ側パッド開口を規定する前記第１保護層の内周面を被覆し、前記第１ｎ側パッド開口を規定する前記第１保護層の内周面を被覆し、窒化シリコンから構成される第２保護層を形成する工程と、前記ｐ側電流拡散層上の前記第２保護層を除去して第２ｐ側パッド開口を形成する工程と、前記ｎ側電流拡散層上の前記第２保護層を除去して第２ｎ側パッド開口を形成する工程と、前記第２ｐ側パッド開口において前記ｐ側電流拡散層と接続し、前記第２ｐ側パッド開口の外側において前記第２保護層と重なるｐ側パッド電極を形成する工程と、前記第２ｎ側パッド開口において前記ｎ側電流拡散層と接続し、前記第２ｎ側パッド開口の外側において前記第２保護層と重なるｎ側パッド電極を形成する工程と、を備える半導体発光素子の製造方法である。第４の態様によれば、酸化シリコンから構成される第１保護層と、窒化シリコンから構成される第２保護層とを組み合わせることにより、半導体発光素子の耐湿性を向上させることができる。また、第１ｐ側パッド開口および第１ｎ側パッド開口を規定する第１保護層の内周面を第２保護層によって被覆することにより、半導体発光素子の耐湿性をさらに向上できる。
【0115】
本発明の第５の態様は、前記ｎ型半導体層の外周部を除去して前記ベース層の上面を露出させる工程をさらに備え、前記第１保護層は、前記ｎ型半導体層の外周において前記ベース層の前記上面と接触するように形成され、前記第１保護層の外周部を除去して前記ベース層の前記上面を露出させる工程をさらに備え、前記第２保護層は、前記第１保護層の外周において前記ベース層の前記上面と接触するように形成される、第４の態様に記載の半導体発光素子の製造方法である。第５の態様によれば、第１保護層がｎ型半導体層の外周においてベース層と接触することにより、ｎ型半導体層の全体を第１保護層によって被覆できる。また、第２保護層が第１保護層の外周においてベース層と接触することにより、第１保護層の全体を第２保護層によって被覆できる。これにより、第１保護層の外周において第１保護層が外部に露出することを防ぐことができ、半導体発光素子の耐湿性をさらに向上できる。
【符号の説明】
【0116】
１０…半導体発光素子、２２…ベース層、２４…ｎ型半導体層、２６…活性層、２８…ｐ型半導体層、３０…ｐ側コンタクト電極、３２…ｎ側コンタクト電極、３４…ｐ側電流拡散層、３６…ｎ側電流拡散層、３８…第１保護層、４０…第２保護層、４２…ｐ側パッド電極、４４…ｎ側パッド電極。
【要約】
【課題】半導体発光素子の信頼性を向上させる。
【解決手段】半導体発光素子１０は、ＳｉＯ２から構成される第１保護層３８と、ＳｉＮｘから構成される第２保護層４０とを備える。第１保護層３８は、第１ｐ側パッド開口３８ｐおよび第１ｎ側パッド開口３８ｎとは異なる箇所において、ｎ型半導体層２４、活性層２６、ｐ型半導体層２８、ｐ側コンタクト電極３０、ｎ側コンタクト電極３２、ｐ側電流拡散層３４およびｎ側電流拡散層３６を被覆する。第２保護層４０は、第２ｐ側パッド開口４０ｐおよび第２ｎ側パッド開口４０ｎとは異なる箇所において第１保護層３８を被覆し、第１ｐ側パッド開口３８ｐを規定する第１保護層３８の内周面３８ｃを被覆し、第１ｎ側パッド開口３８ｎを規定する第１保護層３８の内周面３８ｄを被覆する。
【選択図】図１
【解決手段】半導体発光素子１０は、ＳｉＯ２から構成される第１保護層３８と、ＳｉＮｘから構成される第２保護層４０とを備える。第１保護層３８は、第１ｐ側パッド開口３８ｐおよび第１ｎ側パッド開口３８ｎとは異なる箇所において、ｎ型半導体層２４、活性層２６、ｐ型半導体層２８、ｐ側コンタクト電極３０、ｎ側コンタクト電極３２、ｐ側電流拡散層３４およびｎ側電流拡散層３６を被覆する。第２保護層４０は、第２ｐ側パッド開口４０ｐおよび第２ｎ側パッド開口４０ｎとは異なる箇所において第１保護層３８を被覆し、第１ｐ側パッド開口３８ｐを規定する第１保護層３８の内周面３８ｃを被覆し、第１ｎ側パッド開口３８ｎを規定する第１保護層３８の内周面３８ｄを被覆する。
【選択図】図１
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】