知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-04-25
(45)【発行日】2023-05-08
(54)【発明の名称】表示装置およびその駆動方法
(51)【国際特許分類】
G09G 3/3225 20160101AFI20230426BHJP
G09G 3/20 20060101ALI20230426BHJP
【ＦＩ】
G09G3/3225
G09G3/20 611A
G09G3/20 612E
G09G3/20 642C
【請求項の数】
11
(21)【出願番号】P 2022516503
(86)(22)【出願日】2020-04-21
(86)【国際出願番号】 JP2020017143
(87)【国際公開番号】W WO2021214855
(87)【国際公開日】2021-10-28
【審査請求日】2022-09-06
(73)【特許権者】
【識別番号】000005049
【氏名又は名称】シャープ株式会社
(74)【代理人】
【識別番号】100104695
【弁理士】
【氏名又は名称】島田 明宏
(74)【代理人】
【識別番号】100148459
【弁理士】
【氏名又は名称】河本 悟
(72)【発明者】
【氏名】山本 圭一
(72)【発明者】
【氏名】米林 諒
【審査官】道祖土 新吾
(56)【参考文献】
【文献】特開２０１１－０８１３３６（ＪＰ，Ａ）
【文献】特開２０１２－０５８４４３（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１９／０３４０９７７（ＵＳ，Ａ１）
【文献】国際公開第２０１９／０５８５３８（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０９Ｇ ３／００－３／３８
(57)【特許請求の範囲】
【請求項1】
データ電圧を伝達する複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数のデータ信号線に交差する複数の発光制御線と、電流によって駆動される表示素子を含みハイレベル電源電圧とローレベル電源電圧とが与えられる複数の画素回路とを備えた表示装置の駆動方法であって、各画素回路は、
第１端子と、前記ローレベル電源電圧が与えられる第２端子とを有する前記表示素子と、
制御端子と第１導通端子と第２導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
一端が前記駆動トランジスタの制御端子に接続されたキャパシタと、
前記複数の発光制御線の１つに接続された制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記表示素子の第１端子に接続された第２導通端子とを有する発光制御トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記駆動トランジスタの制御端子に接続された第１導通端子と、初期化電圧が与えられる第２導通端子とを有する第１初期化トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記表示素子の第１端子に接続された第１導通端子と、前記初期化電圧が与えられる第２導通端子とを有する第２初期化トランジスタと
を含み、
前記駆動方法は、
各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが１フレーム期間毎に行われるよう前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動する通常駆動ステップと、
各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われるデータ書き込み期間と各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われない休止期間とが交互に現れるよう前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動する休止駆動ステップと、
前記通常駆動ステップが行われる通常駆動期間から前記休止駆動ステップが行われる休止駆動期間に切り替わる際に前記ローレベル電源電圧の電圧値を上昇させるローレベル電源電圧上昇ステップと、
前記休止駆動期間から前記通常駆動期間に切り替わる際に前記ローレベル電源電圧の電圧値を低下させるローレベル電源電圧低下ステップと
を含み、
各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われる際には、前記表示素子の第１端子の電圧を初期化するために前記第２初期化トランジスタをオン状態で維持する第１端子初期化期間が設けられ、
前記休止駆動期間における前記第１端子初期化期間は、前記通常駆動期間における前記第１端子初期化期間よりも長いことを特徴とする、駆動方法。
【請求項2】
前記休止駆動期間に各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みを行う際の書き込み周波数は、前記通常駆動期間に各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みを行う際の書き込み周波数よりも低いことを特徴とする、請求項１に記載の駆動方法。【請求項3】
前記休止駆動期間における前記データ書き込み期間は、前記通常駆動期間における前記データ書き込み期間の２倍の長さであることを特徴とする、請求項２に記載の駆動方法。【請求項4】
前記通常駆動期間に各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われる際の書き込み周波数と前記休止駆動期間に各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われる際の書き込み周波数とは同じであって、前記休止駆動ステップでは、前記休止駆動期間における前記第１端子初期化期間と前記通常駆動期間における前記第１端子初期化期間との差である初期化延長期間を前記通常駆動期間における１フレーム期間に加えた長さの前記データ書き込み期間と、前記通常駆動期間における１フレーム期間から前記初期化延長期間を減じた長さの期間とＮを整数として前記通常駆動期間におけるＮフレーム期間に相当する長さの期間とからなる前記休止期間とが交互に現れることを特徴とする、請求項１に記載の駆動方法。
【請求項5】
前記初期化電圧の電圧値と前記ローレベル電源電圧の電圧値とは等しい値に設定されていることを特徴とする、請求項１から４までのいずれか１項に記載の駆動方法。【請求項6】
前記表示装置は、前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動する画素駆動部を備え、黒色に対応する前記データ電圧の電圧値は、白色に対応する前記データ電圧の電圧値よりも高い値に設定され、かつ、前記休止駆動期間には前記通常駆動期間よりも低い値に設定され、
前記画素駆動部の動作用の電源電圧として、前記画素駆動部にはハイレベルの第１電源電圧とローレベルの第２電源電圧とが与えられ、
前記第１電源電圧の電圧値は、前記休止駆動期間には前記通常駆動期間よりも低い値に設定されることを特徴とする、請求項１から５までのいずれか１項に記載の駆動方法。
【請求項7】
前記第１端子初期化期間は、前記発光制御トランジスタをオフ状態で維持する消灯期間の一部の期間であることを特徴とする、請求項１から６までのいずれか１項に記載の駆動方法。【請求項8】
電流によって駆動される表示素子を含みハイレベル電源電圧とローレベル電源電圧とが与えられる複数の画素回路を備えた表示装置であって、データ電圧を伝達する複数のデータ信号線と、
前記複数のデータ信号線に交差する複数の走査信号線と、
前記複数のデータ信号線に交差する複数の発光制御線と、
前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動する画素駆動部と、
前記ローレベル電源電圧を出力するローレベル電源電圧出力部と
を備え、
各画素回路は、
第１端子と、前記ローレベル電源電圧が与えられる第２端子とを有する前記表示素子と、
制御端子と第１導通端子と第２導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
一端が前記駆動トランジスタの制御端子に接続されたキャパシタと、
前記複数の発光制御線の１つに接続された制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記表示素子の第１端子に接続された第２導通端子とを有する発光制御トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記駆動トランジスタの制御端子に接続された第１導通端子と、初期化電圧が与えられる第２導通端子とを有する第１初期化トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記表示素子の第１端子に接続された第１導通端子と、前記初期化電圧が与えられる第２導通端子とを有する第２初期化トランジスタと
を含み、
前記画素駆動部は、
通常駆動期間には、各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが１フレーム期間毎に行われるよう、前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動し、
休止駆動期間には、各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われるデータ書き込み期間と各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われない休止期間とが交互に現れるよう、前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動し、
前記ローレベル電源電圧出力部は、前記休止駆動期間には前記通常駆動期間よりも高い電圧値の前記ローレベル電源電圧を出力し、
各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われる際には、前記表示素子の第１端子の電圧を初期化するために前記第２初期化トランジスタをオン状態で維持する第１端子初期化期間が設けられ、
前記休止駆動期間における前記第１端子初期化期間は、前記通常駆動期間における前記第１端子初期化期間よりも長いことを特徴とする、表示装置。
【請求項9】
各画素回路は、前記複数の走査信号線の１つに接続された制御端子と、前記複数のデータ信号線の１つに接続された第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する書き込み制御トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記駆動トランジスタの制御端子に接続された第２導通端子とを有する閾値電圧補償トランジスタと、
前記複数の発光制御線の１つに接続された制御端子と、前記ハイレベル電源電圧が与えられる第１導通端子と、前記駆動トランジスタの第１導通端子に接続された第２導通端子とを有する電源供給制御トランジスタと
を更に含むことを特徴とする、請求項８に記載の表示装置。
【請求項10】
前記第１初期化トランジスタと前記第２初期化トランジスタと前記閾値電圧補償トランジスタとは、酸化物半導体によりチャネル層が形成された薄膜トランジスタであって、前記駆動トランジスタと前記発光制御トランジスタと前記書き込み制御トランジスタと前記電源供給制御トランジスタとは、低温ポリシリコンによりチャネル層が形成された薄膜トランジスタであって、
前記複数の走査信号線は、複数の第１走査信号線と複数の第２走査信号線とからなり、
前記閾値電圧補償トランジスタの制御端子は、前記複数の第１走査信号線の１つに接続され、
前記書き込み制御トランジスタの制御端子は、前記複数の第２走査信号線の１つに接続され、
前記第１初期化トランジスタの制御端子は、前記複数の第１走査信号線の１つに接続され、
前記第２初期化トランジスタの制御端子は、前記複数の第１走査信号線の１つに接続されていることを特徴とする、請求項９に記載の表示装置。
【請求項11】
前記初期化電圧の電圧値と前記ローレベル電源電圧の電圧値とは等しい値に設定され、前記ローレベル電源電圧出力部から出力された前記ローレベル電源電圧が前記初期化電圧として前記第２初期化トランジスタの第２導通端子に与えられることを特徴とする、請求項８から１０までのいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
以下の開示は、表示装置およびその駆動方法に関し、特に、休止駆動を採用する表示装置の駆動方法に関する。
【背景技術】
【0002】
近年、有機ＥＬ素子を含む画素回路を備えた有機ＥＬ表示装置が実用化されている。有機ＥＬ素子は、ＯＬＥＤ（Organic Light-Emitting Diode）とも呼ばれており、それに流れる電流に応じた輝度で発光する自発光型の表示素子である。このように有機ＥＬ素子は自発光型の表示素子であるので、有機ＥＬ表示装置は、バックライトおよびカラーフィルタなどを要する液晶表示装置に比べて、容易に薄型化・低消費電力化・高輝度化などを図ることができる。
【0003】
有機ＥＬ表示装置の画素回路に関し、有機ＥＬ素子への電流の供給を制御するための駆動トランジスタとして、典型的には薄膜トランジスタ（ＴＦＴ）が採用される。しかしながら、薄膜トランジスタについては、その特性にばらつきが生じやすい。具体的には、閾値電圧にばらつきが生じやすい。表示部内に設けられている駆動トランジスタに閾値電圧のばらつきが生じると、輝度のばらつきが生じるので表示品位が低下する。そこで、従来より、閾値電圧のばらつきを補償する各種処理（補償処理）が提案されている。
【0004】
補償処理の方式としては、駆動トランジスタの閾値電圧の情報を保持するためのキャパシタを画素回路内に設けることによって補償処理を行う内部補償方式と、例えば所定条件下で駆動トランジスタに流れる電流の大きさを画素回路の外部に設けられた回路で測定してその測定結果に基づいて映像信号を補正することによって補償処理を行う外部補償方式とが知られている。
【0005】
補償処理に内部補償方式を採用した有機ＥＬ表示装置の画素回路として、例えば図１７に示すような、１個の有機ＥＬ素子９１と７個の薄膜トランジスタＴ９１～Ｔ９７と１個の保持キャパシタＣ９とを含む画素回路９０が知られている。この画素回路９０には、動作用（有機ＥＬ素子９１の駆動用）の電源電圧として、ハイレベル電源電圧ＥＬＶＤＤとローレベル電源電圧ＥＬＶＳＳとが与えられる。なお、以下において、ハイレベル電源電圧ＥＬＶＤＤとローレベル電源電圧ＥＬＶＳＳとの差を「ＥＬ電源電圧」という。この画素回路９０にデータ電圧の書き込みが行われる際には、有機ＥＬ素子９１のアノード電圧の初期化が行われる。詳しくは、薄膜トランジスタＴ９７を介して、有機ＥＬ素子９１のアノード端子に初期化電圧Ｖｉｎｉが与えられる。典型的には、初期化電圧Ｖｉｎｉの電圧値とローレベル電源電圧ＥＬＶＳＳの電圧値とは等しくなっている。すなわち、有機ＥＬ素子９１のアノード電圧はローレベル電源電圧ＥＬＶＳＳに基づき初期化される。なお、以下において、図１７で符号Ｎ１，Ｎ２，およびＮ３を付した節点をそれぞれ「第１ノード」，「第２ノード」，および「第３ノード」という（図４についても同様）。第３ノードＮ３は、有機ＥＬ素子９１のアノード端子に直接に接続されている。
【0006】
ここで、ローレベル電源電圧ＥＬＶＳＳの電圧値の設定の仕方について説明する。図１８に、黒表示が行われる際の画素回路（第ｎ行の画素回路）９０に与えられる発光制御信号ＥＭ（ｎ）の波形および第３ノードＮ３の電圧Ｖ（Ｎ３）の波形を示している。なお、図１８に示す例では駆動周波数を６０Ｈｚとする「６０Ｈｚ駆動」が採用されているものと仮定する。有機ＥＬ表示装置の動作中、該当の画素回路９０に関し、有機ＥＬ素子９１が消灯状態となる消灯期間９０１と有機ＥＬ素子９１が発光状態となる発光期間９０２とが繰り返される。
【0007】
消灯期間９０１には、第２ノードＮ２の電圧の初期化（駆動トランジスタとしての薄膜トランジスタＴ９４のゲート電圧の初期化）、第３ノードＮ３の電圧Ｖ（Ｎ３）の初期化（有機ＥＬ素子９１のアノード電圧の初期化）、および保持キャパシタＣ９へのデータ電圧の書き込みが行われる。図１８から把握されるように、消灯期間９０１には、第３ノードＮ３の電圧Ｖ（Ｎ３）は初期化電圧Ｖｉｎｉ（ローレベル電源電圧ＥＬＶＳＳ）に等しい電圧にまで低下する。なお、厳密には消灯期間９０１のうち第３ノードＮ３の電圧Ｖ（Ｎ３）を初期化するために薄膜トランジスタＴ９７がオン状態にされている期間に第３ノードＮ３の電圧Ｖ（Ｎ３）は低下するが、便宜上、図１８では消灯期間９０１を通して第３ノードＮ３の電圧Ｖ（Ｎ３）が低下するように波形を記している（図１２、図１６、図１９、図２０、および図２２も同様）。
【0008】
発光期間９０２には、薄膜トランジスタＴ９６はオン状態となり、薄膜トランジスタＴ９４の第１導通端子－第２導通端子間に目標表示階調に応じた電流が流れる。黒表示が行われる際には薄膜トランジスタＴ９４の第１導通端子－第２導通端子間に流れる電流は０であるのが理想であるが、実際には薄膜トランジスタＴ９４の第１導通端子－第２導通端子間にリーク電流が流れる。それ故、図１８に示すように、発光期間９０２中に第３ノードＮ３の電圧Ｖ（Ｎ３）は徐々に上昇する。仮に第３ノードＮ３の電圧Ｖ（Ｎ３）が有機ＥＬ素子９１の発光閾値電圧Ｖｅよりも高くなると、黒表示が行われるべきであるにも関わらず有機ＥＬ素子９１が発光する「黒浮き」と呼ばれる現象が発生する。
【0009】
そこで、黒表示が行われる際に第３ノードＮ３の電圧Ｖ（Ｎ３）が有機ＥＬ素子９１の発光閾値電圧Ｖｅよりも高くならないよう（換言すれば、図１８で符号９３を付した部分に示すように、発光期間９０２の終了時点に第３ノードＮ３の電圧Ｖ（Ｎ３）が有機ＥＬ素子９１の発光閾値電圧Ｖｅ以下となるよう）、ローレベル電源電圧ＥＬＶＳＳの電圧値が設定される。
【0010】
図１８に示した例では「６０Ｈｚ駆動」が採用されているものと仮定していたが、例えば動画の表示品位を高めるために、駆動周波数を１２０Ｈｚとする「１２０Ｈｚ駆動」が採用されることもある。この場合、消灯期間９０１および発光期間９０２の長さは、６０Ｈｚ駆動が採用されている場合に比べて２分の１となる。消灯期間９０１が短くなると、図１９で符号９４を付した部分に示すように、当該消灯期間９０１中に第３ノードＮ３の電圧Ｖ（Ｎ３）が初期化電圧Ｖｉｎｉ（ローレベル電源電圧ＥＬＶＳＳ）に等しい電圧にまで低下しないことがある。その結果、図１９で符号９５を付した部分に示すように、発光期間９０２中に第３ノードＮ３の電圧Ｖ（Ｎ３）が有機ＥＬ素子９１の発光閾値電圧Ｖｅよりも高くなる。そこで、１２０Ｈｚ駆動を採用する場合には、６０Ｈｚ駆動が採用されている場合に比べて、ローレベル電源電圧ＥＬＶＳＳの電圧値は低い値に設定される。例えば、６０Ｈｚ駆動が採用されている場合にローレベル電源電圧ＥＬＶＳＳが図２０で符号９７を付したラインに相当する電圧に設定されていると仮定する。このとき、１２０Ｈｚ駆動を採用する場合のローレベル電源電圧ＥＬＶＳＳは、例えば図２０で符号９８を付したラインに相当する電圧に設定される。このようにローレベル電源電圧ＥＬＶＳＳの電圧値を低い値に設定することによって、図２０で符号９６を付した部分に示すように、発光期間９０２の終了時点における第３ノードＮ３の電圧Ｖ（Ｎ３）は有機ＥＬ素子９１の発光閾値電圧Ｖｅ以下となる。
【0011】
ところで、近年、表示装置に関し、低消費電力化の要求が高まっている。低消費電力化を実現する技術として、画素回路へのデータ電圧の書き込み動作を停止する休止期間を設ける「休止駆動」と呼ばれる技術が知られている。休止駆動によれば、連続する複数フレーム期間のうちの１フレーム期間のみにデータ電圧の書き込みが行われ、残りの期間にはデータ電圧の書き込みは行われない。例えば、連続する４フレーム期間のうちの１フレーム期間のみにデータ電圧の書き込みが行われる。
【0012】
このような休止駆動を採用する近年の表示装置では、通常駆動（１フレーム期間毎に画素回路へのデータ電圧の書き込みを行う駆動）と休止駆動との切り替えが行われる。例えば、所定期間を通じて表示画面に変化がなかったときに通常駆動から休止駆動への切り替えが行われ、ユーザーが何らかの操作を行ったときや外部からデータが送られてきたときに休止駆動から通常駆動への切り替えが行われる。従って、例えば図２１に示すように、通常駆動が行われる通常駆動期間と休止駆動が行われる休止駆動期間とが交互に現れる。
【0013】
なお、以下においては、通常駆動期間であるか休止駆動期間であるかに関わらず各画素回路へのデータ電圧の書き込みが行われている期間を「データ書き込み期間」といい、休止駆動期間のうち各画素回路へのデータ電圧の書き込みが行われていない期間を「休止期間」という。また、休止駆動期間を通常駆動中の１フレーム期間の長さに相当する期間毎に分割したとき、データ電圧の書き込みが行われている期間を「リフレッシュフレーム」といい、データ電圧の書き込みが行われていない期間を「休止フレーム」という。
【0014】
有機ＥＬ表示装置において休止駆動を採用した場合に仮にローレベル電源電圧ＥＬＶＳＳの電圧値を図２０に示した例と同じ値に設定すると、図２２で符号９９を付した部分に示すように発光期間９０２中に第３ノードＮ３の電圧Ｖ（Ｎ３）が有機ＥＬ素子９１の発光閾値電圧Ｖｅよりも高くなるおそれがある。そこで、休止駆動を採用する場合には、ローレベル電源電圧ＥＬＶＳＳの電圧値は、休止駆動が採用されていない場合に比べて低い値に設定される。なお、図２２では、データ書き込み期間に符号ＴＷを付し、休止期間に符号ＴＰを付し、リフレッシュフレームに符号ＲＦを付し、休止フレームに符号ＰＦを付している。
【0015】
本件に関連して、日本の特開２０１２－５８４４３号公報には、電源線に印加する電源電圧を２つのモード（高電圧出力モード、低電圧出力モード）で異ならせることが記載されている。低電圧出力モードの際には、例えばフレーム周波数が高電圧出力モードの際の１０分の１とされる。高電圧出力モードの際には電界効果トランジスタは飽和領域で駆動され、低電圧出力モードの際には電界効果トランジスタは非飽和領域で駆動される。
【先行技術文献】
【特許文献】
【0016】
【文献】日本の特開２０１２－５８４４３号公報
【発明の概要】
【発明が解決しようとする課題】
【0017】
上述した休止駆動によれば、休止期間を通じてゲートドライバやソースドライバなどの駆動回路の動作が停止する。従って、駆動回路の動作に起因する消費電力は低減される。しかしながら、有機ＥＬ素子９１の発光に直接的に関わる電力（以下、便宜上「ＥＬ電力」という。）については、休止駆動が採用されてもほとんど低減されない。これに関し、有機ＥＬ表示装置においては、ＥＬ電力が装置全体で消費される電力の大部分を占めている。従って、ＥＬ電力を低減することが装置全体での消費電力の効果的な低減につながると考えられる。
【0018】
そこで、ＥＬ電力を低減するために、休止駆動期間にＥＬ電源電圧を通常駆動期間よりも小さくすることが検討されている。より具体的には、休止駆動期間中のローレベル電源電圧ＥＬＶＳＳの電圧値を通常駆動期間中のローレベル電源電圧ＥＬＶＳＳの電圧値よりも高い値に設定することが検討されている。ところが、ローレベル電源電圧ＥＬＶＳＳの電圧値を高くすると、黒表示が行われる画素において、上述したように消灯期間９０１中に第３ノードＮ３の電圧Ｖ（Ｎ３）が充分に低下しなくなる。その結果、黒浮きが発生する。
【0019】
そこで、以下の開示は、黒浮きの発生を防止しつつ従来よりも消費電力を低減することのできる表示装置を実現することを目的とする。
【課題を解決するための手段】
【0020】
本開示のいくつかの実施形態に係る（表示装置の）駆動方法は、データ電圧を伝達する複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数のデータ信号線に交差する複数の発光制御線と、電流によって駆動される表示素子を含みハイレベル電源電圧とローレベル電源電圧とが与えられる複数の画素回路とを備えた表示装置の駆動方法であって、
各画素回路は、
第１端子と、前記ローレベル電源電圧が与えられる第２端子とを有する前記表示素子と、
制御端子と第１導通端子と第２導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
一端が前記駆動トランジスタの制御端子に接続されたキャパシタと、
前記複数の発光制御線の１つに接続された制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記表示素子の第１端子に接続された第２導通端子とを有する発光制御トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記駆動トランジスタの制御端子に接続された第１導通端子と、初期化電圧が与えられる第２導通端子とを有する第１初期化トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記表示素子の第１端子に接続された第１導通端子と、前記初期化電圧が与えられる第２導通端子とを有する第２初期化トランジスタと
を含み、
前記駆動方法は、
各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが１フレーム期間毎に行われるよう前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動する通常駆動ステップと、
各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われるデータ書き込み期間と各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われない休止期間とが交互に現れるよう前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動する休止駆動ステップと、
前記通常駆動ステップが行われる通常駆動期間から前記休止駆動ステップが行われる休止駆動期間に切り替わる際に前記ローレベル電源電圧の電圧値を上昇させるローレベル電源電圧上昇ステップと、
前記休止駆動期間から前記通常駆動期間に切り替わる際に前記ローレベル電源電圧の電圧値を低下させるローレベル電源電圧低下ステップと
を含み、
各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われる際には、前記表示素子の第１端子の電圧を初期化するために前記第２初期化トランジスタをオン状態で維持する第１端子初期化期間が設けられ、
前記休止駆動期間における前記第１端子初期化期間は、前記通常駆動期間における前記第１端子初期化期間よりも長い。
各画素回路は、
第１端子と、前記ローレベル電源電圧が与えられる第２端子とを有する前記表示素子と、
制御端子と第１導通端子と第２導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
一端が前記駆動トランジスタの制御端子に接続されたキャパシタと、
前記複数の発光制御線の１つに接続された制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記表示素子の第１端子に接続された第２導通端子とを有する発光制御トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記駆動トランジスタの制御端子に接続された第１導通端子と、初期化電圧が与えられる第２導通端子とを有する第１初期化トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記表示素子の第１端子に接続された第１導通端子と、前記初期化電圧が与えられる第２導通端子とを有する第２初期化トランジスタと
を含み、
前記駆動方法は、
各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが１フレーム期間毎に行われるよう前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動する通常駆動ステップと、
各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われるデータ書き込み期間と各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われない休止期間とが交互に現れるよう前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動する休止駆動ステップと、
前記通常駆動ステップが行われる通常駆動期間から前記休止駆動ステップが行われる休止駆動期間に切り替わる際に前記ローレベル電源電圧の電圧値を上昇させるローレベル電源電圧上昇ステップと、
前記休止駆動期間から前記通常駆動期間に切り替わる際に前記ローレベル電源電圧の電圧値を低下させるローレベル電源電圧低下ステップと
を含み、
各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われる際には、前記表示素子の第１端子の電圧を初期化するために前記第２初期化トランジスタをオン状態で維持する第１端子初期化期間が設けられ、
前記休止駆動期間における前記第１端子初期化期間は、前記通常駆動期間における前記第１端子初期化期間よりも長い。
【0021】
本開示のいくつかの実施形態に係る表示装置は、電流によって駆動される表示素子を含みハイレベル電源電圧とローレベル電源電圧とが与えられる複数の画素回路を備えた表示装置であって、
データ電圧を伝達する複数のデータ信号線と、
前記複数のデータ信号線に交差する複数の走査信号線と、
前記複数のデータ信号線に交差する複数の発光制御線と、
前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動する画素駆動部と、
前記ローレベル電源電圧を出力するローレベル電源電圧出力部と
を備え、
各画素回路は、
第１端子と、前記ローレベル電源電圧が与えられる第２端子とを有する前記表示素子と、
制御端子と第１導通端子と第２導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
一端が前記駆動トランジスタの制御端子に接続されたキャパシタと、
前記複数の発光制御線の１つに接続された制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記表示素子の第１端子に接続された第２導通端子とを有する発光制御トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記駆動トランジスタの制御端子に接続された第１導通端子と、初期化電圧が与えられる第２導通端子とを有する第１初期化トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記表示素子の第１端子に接続された第１導通端子と、前記初期化電圧が与えられる第２導通端子とを有する第２初期化トランジスタと
を含み、
前記画素駆動部は、
通常駆動期間には、各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが１フレーム期間毎に行われるよう、前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動し、
休止駆動期間には、各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われるデータ書き込み期間と各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われない休止期間とが交互に現れるよう、前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動し、
前記ローレベル電源電圧出力部は、前記休止駆動期間には前記通常駆動期間よりも高い電圧値の前記ローレベル電源電圧を出力し、
各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われる際には、前記表示素子の第１端子の電圧を初期化するために前記第２初期化トランジスタをオン状態で維持する第１端子初期化期間が設けられ、
前記休止駆動期間における前記第１端子初期化期間は、前記通常駆動期間における前記第１端子初期化期間よりも長い。
データ電圧を伝達する複数のデータ信号線と、
前記複数のデータ信号線に交差する複数の走査信号線と、
前記複数のデータ信号線に交差する複数の発光制御線と、
前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動する画素駆動部と、
前記ローレベル電源電圧を出力するローレベル電源電圧出力部と
を備え、
各画素回路は、
第１端子と、前記ローレベル電源電圧が与えられる第２端子とを有する前記表示素子と、
制御端子と第１導通端子と第２導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
一端が前記駆動トランジスタの制御端子に接続されたキャパシタと、
前記複数の発光制御線の１つに接続された制御端子と、前記駆動トランジスタの第２導通端子に接続された第１導通端子と、前記表示素子の第１端子に接続された第２導通端子とを有する発光制御トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記駆動トランジスタの制御端子に接続された第１導通端子と、初期化電圧が与えられる第２導通端子とを有する第１初期化トランジスタと、
前記複数の走査信号線の１つに接続された制御端子と、前記表示素子の第１端子に接続された第１導通端子と、前記初期化電圧が与えられる第２導通端子とを有する第２初期化トランジスタと
を含み、
前記画素駆動部は、
通常駆動期間には、各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが１フレーム期間毎に行われるよう、前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動し、
休止駆動期間には、各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われるデータ書き込み期間と各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われない休止期間とが交互に現れるよう、前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動し、
前記ローレベル電源電圧出力部は、前記休止駆動期間には前記通常駆動期間よりも高い電圧値の前記ローレベル電源電圧を出力し、
各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われる際には、前記表示素子の第１端子の電圧を初期化するために前記第２初期化トランジスタをオン状態で維持する第１端子初期化期間が設けられ、
前記休止駆動期間における前記第１端子初期化期間は、前記通常駆動期間における前記第１端子初期化期間よりも長い。
【発明の効果】
【0022】
本開示のいくつかの実施形態によれば、休止駆動期間にはローレベル電源電圧の電圧値が通常駆動期間よりも高い値に設定される。そのローレベル電源電圧は、表示素子の第２端子（例えば、有機ＥＬ素子のカノード端子）に与えられる。また、休止駆動中には、表示素子の第１端子（例えば、有機ＥＬ素子のアノード端子）に初期化電圧を与える第１端子初期化期間が通常駆動中よりも長くなる。すなわち、休止駆動期間における第１端子初期化期間が従来よりも長くなる。その結果、休止駆動期間には、ローレベル電源電圧の電圧値が通常駆動期間よりも高い値に設定されていても、黒表示が行われる画素において第１端子初期化期間に表示素子の第１端子の電圧が充分に低下する。それ故、黒表示が行われる画素では、休止駆動が行われている期間を通じて、表示素子の第１端子の電圧は当該表示素子の発光閾値電圧以下で維持される。従って、黒浮きは発生しない。また、休止駆動期間におけるローレベル電源電圧の電圧値を通常駆動期間におけるローレベル電源電圧の電圧値よりも高い値に設定することにより、消費されるＥＬ電力が低減される。以上より、黒浮きの発生を防止しつつ従来よりも消費電力を低減することのできる表示装置が実現される。
【図面の簡単な説明】
【0023】
【図1】一実施形態において、通常駆動と休止駆動との切り替えが行われる際の動作について説明するための図である。
【図2】上記実施形態に係る有機ＥＬ表示装置の全体構成を示すブロック図である。
【図3】上記実施形態において、動作用（有機ＥＬ素子の駆動用）の電源電圧を生成する電源回路の構成を示すブロック図である。
【図4】上記実施形態において、第ｎ行第ｍ列の画素回路の一構成例を示す回路図である。
【図5】上記実施形態において、画素回路の動作について説明するための信号波形図である。
【図6】上記実施形態において、通常駆動について説明するための図である。
【図7】従来の休止駆動について説明するための図である。
【図8】上記実施形態における休止駆動について説明するための図である。
【図9】従来の有機ＥＬ表示装置に関し、通常駆動と休止駆動との切り替えが行われる際の動作について説明するための図である。
【図10】上記実施形態において、通常駆動と休止駆動との切り替えに伴うローレベル電源電圧の電圧値の変化について説明するための図である。
【図11】上記実施形態における駆動方法について説明するためのフローチャートである。
【図12】上記実施形態における効果について説明するための信号波形図である。
【図13】上記実施形態において、書き込み周波数とローレベル電源電圧の電圧値（設定可能な上限値）との関係を示すグラフである。
【図14】上記実施形態において、書き込み周波数とＥＬ電力との関係を示すグラフである。
【図15】上記実施形態において、消費電力低減の効果について説明するための図である。
【図16】上記実施形態の第２の変形例における駆動方法について説明するための信号波形図である。
【図17】従来例における第ｎ行第ｍ列の画素回路の一構成例を示す回路図である。
【図18】従来例に関し、６０Ｈｚ駆動を採用する場合のローレベル電源電圧の電圧値の設定の仕方について説明するための信号波形図である。
【図19】従来例に関し、１２０Ｈｚ駆動を採用する場合のローレベル電源電圧の電圧値の設定の仕方について説明するための信号波形図である。
【図20】従来例に関し、１２０Ｈｚ駆動を採用する場合のローレベル電源電圧の電圧値の設定の仕方について説明するための信号波形図である。
【図21】従来例に関し、休止駆動について説明するための図である。
【図22】従来例に関し、休止駆動を採用する場合のローレベル電源電圧の電圧値の設定の仕方について説明するための信号波形図である。
【発明を実施するための形態】
【0024】
以下、添付図面を参照しつつ、実施形態について説明する。なお、以下において、ｉおよびｊは２以上の整数であると仮定し、ｎは１以上ｉ以下の整数であると仮定し、ｍは１以上ｊ以下の整数であると仮定する。また、画素回路へのデータ電圧の書き込みが行われる期間（データ書き込み期間ＴＷ）のみに着目したときの当該期間中における各画素回路への１秒当たりのデータ電圧の書き込み回数を「書き込み周波数」といい、通常駆動期間全体または休止駆動期間全体での各画素回路への１秒当たりのデータ電圧の書き込み回数を「更新周波数」という。
【0025】
＜１．全体構成＞
図２は、本実施形態に係る有機ＥＬ表示装置の全体構成を示すブロック図である。この有機ＥＬ表示装置は、休止駆動を採用する表示装置である。図２に示すように、この有機ＥＬ表示装置は、表示制御回路１００と表示部２００とゲートドライバ（走査信号線駆動回路）３００とエミッションドライバ（発光制御線駆動回路）４００とソースドライバ（データ信号線駆動回路）５００とを備えている。表示部２００を有する有機ＥＬ表示パネル６内にゲートドライバ３００とエミッションドライバ４００とソースドライバ５００とが含まれている。典型的には、ゲートドライバ３００とエミッションドライバ４００とはモノリシック化されている。ソースドライバ５００については、モノリシック化されていても良いし、モノリシック化されていなくても良い。なお、ゲートドライバ３００とエミッションドライバ４００とソースドライバ５００とによって画素駆動部が実現される。
図２は、本実施形態に係る有機ＥＬ表示装置の全体構成を示すブロック図である。この有機ＥＬ表示装置は、休止駆動を採用する表示装置である。図２に示すように、この有機ＥＬ表示装置は、表示制御回路１００と表示部２００とゲートドライバ（走査信号線駆動回路）３００とエミッションドライバ（発光制御線駆動回路）４００とソースドライバ（データ信号線駆動回路）５００とを備えている。表示部２００を有する有機ＥＬ表示パネル６内にゲートドライバ３００とエミッションドライバ４００とソースドライバ５００とが含まれている。典型的には、ゲートドライバ３００とエミッションドライバ４００とはモノリシック化されている。ソースドライバ５００については、モノリシック化されていても良いし、モノリシック化されていなくても良い。なお、ゲートドライバ３００とエミッションドライバ４００とソースドライバ５００とによって画素駆動部が実現される。
【0026】
後述するように、本実施形態においては、表示部２００内の各画素回路２０にはＮ型トランジスタとＰ型トランジスタとが混在している。以下、Ｎ型トランジスタを制御する信号を「Ｎ型用制御信号」といい、Ｐ型トランジスタを制御する信号を「Ｐ型用制御信号」という。
【0027】
表示部２００には、ｉ本の第１走査信号線ＮＳ（１）～ＮＳ（ｉ）、ｉ本の第２走査信号線ＰＳ（１）～ＰＳ（ｉ）、ｉ本の発光制御線ＥＭ（１）～ＥＭ（ｉ）、およびｊ本のデータ信号線Ｄ（１）～Ｄ（ｊ）が配設されている。なお、図２の表示部２００内については、それらの図示を省略している。第１走査信号線ＮＳ（１）～ＮＳ（ｉ）は、上述したＮ型用制御信号である第１走査信号を伝達するための信号線であり、第２走査信号線ＰＳ（１）～ＰＳ（ｉ）は、上述したＰ型用制御信号である第２走査信号を伝達するための信号線である。なお、画素回路２０の構成については後述する。第１走査信号線ＮＳ（１）～ＮＳ（ｉ）と第２走査信号線ＰＳ（１）～ＰＳ（ｉ）と発光制御線ＥＭ（１）～ＥＭ（ｉ）とは典型的には互いに平行になっている。第１走査信号線ＮＳ（１）～ＮＳ（ｉ）とデータ信号線Ｄ（１）～Ｄ（ｊ）とは直交している。以下、必要に応じて、第１走査信号線ＮＳ（１）～ＮＳ（ｉ）にそれぞれ与えられる第１走査信号にも符号ＮＳ（１）～ＮＳ（ｉ）を付し、第２走査信号線ＰＳ（１）～ＰＳ（ｉ）にそれぞれ与えられる第２走査信号にも符号ＰＳ（１）～ＰＳ（ｉ）を付し、発光制御線ＥＭ（１）～ＥＭ（ｉ）にそれぞれ与えられる発光制御信号にも符号ＥＭ（１）～ＥＭ（ｉ）を付す。
【0028】
また、表示部２００には、ｉ本の第１走査信号線ＮＳ（１）～ＮＳ（ｉ）とｊ本のデータ信号線Ｄ（１）～Ｄ（ｊ）との交差部に対応して、ｉ×ｊ個の画素回路２０が設けられている。このようにｉ×ｊ個の画素回路２０が設けられることによって、ｉ行×ｊ列の画素マトリクスが表示部２００に形成されている。さらに、表示部２００には、各画素回路２０に共通の図示しない電源線が配設されている。より詳細には、有機ＥＬ素子を駆動するためのローレベル電源電圧ＥＬＶＳＳを供給する電源線（以下、「ローレベル電源線」という。）、有機ＥＬ素子を駆動するためのハイレベル電源電圧ＥＬＶＤＤを供給する電源線（以下、「ハイレベル電源線」という。）、および初期化電圧Ｖｉｎｉを供給する電源線（以下、「初期化電源線」という。）が配設されている。
【0029】
以下、図２に示す各構成要素の動作について説明する。表示制御回路１００は、外部から送られる入力画像信号ＤＩＮとタイミング信号群（水平同期信号、垂直同期信号など）ＴＧとを受け取り、デジタル映像信号ＤＶと、ゲートドライバ３００の動作を制御するゲート制御信号ＧＣＴＬと、エミッションドライバ４００の動作を制御するエミッションドライバ制御信号ＥＭＣＴＬと、ソースドライバ５００の動作を制御するソース制御信号ＳＣＴＬとを出力する。ゲート制御信号ＧＣＴＬには、ゲートスタートパルス信号、ゲートクロック信号などが含まれている。エミッションドライバ制御信号ＥＭＣＴＬには、エミッションスタートパルス信号、エミッションクロック信号などが含まれている。ソース制御信号ＳＣＴＬには、ソーススタートパルス信号、ソースクロック信号、ラッチストローブ信号などが含まれている。
【0030】
ゲートドライバ３００は、第１走査信号線ＮＳ（１）～ＮＳ（ｉ）および第２走査信号線ＰＳ（１）～ＰＳ（ｉ）に接続されている。ゲートドライバ３００は、表示制御回路１００から出力されたゲート制御信号ＧＣＴＬに基づいて、第１走査信号線ＮＳ（１）～ＮＳ（ｉ）に第１走査信号を印加し、第２走査信号線ＰＳ（１）～ＰＳ（ｉ）に第２走査信号を印加する。第１走査信号線ＮＳ（１）～ＮＳ（ｉ）に印加されるハイレベル電位と第２走査信号線ＰＳ（１）～ＰＳ（ｉ）に印加されるハイレベル電位とは等しく、第１走査信号線ＮＳ（１）～ＮＳ（ｉ）に印加されるローレベル電位と第２走査信号線ＰＳ（１）～ＰＳ（ｉ）に印加されるローレベル電位とは等しい。
【0031】
エミッションドライバ４００は、発光制御線ＥＭ（１）～ＥＭ（ｉ）に接続されている。エミッションドライバ４００は、表示制御回路１００から出力されたエミッションドライバ制御信号ＥＭＣＴＬに基づいて、発光制御線ＥＭ（１）～ＥＭ（ｉ）に発光制御信号を印加する。
【0032】
ソースドライバ５００は、図示しないｊビットのシフトレジスタ、サンプリング回路、ラッチ回路、およびｊ個のＤ／Ａコンバータなどを含んでいる。シフトレジスタは、縦続接続されたｊ個のレジスタを有している。シフトレジスタは、ソースクロック信号に基づき、初段のレジスタに供給されるソーススタートパルス信号のパルスを入力端から出力端へと順次に転送する。このパルスの転送に応じて、シフトレジスタの各段からサンプリングパルスが出力される。そのサンプリングパルスに基づいて、サンプリング回路はデジタル映像信号ＤＶを記憶する。ラッチ回路は、サンプリング回路に記憶された１行分のデジタル映像信号ＤＶをラッチストローブ信号に従って取り込んで保持する。Ｄ／Ａコンバータは、各データ信号線Ｄ（１）～Ｄ（ｊ）に対応するように設けられている。Ｄ／Ａコンバータは、ラッチ回路に保持されたデジタル映像信号ＤＶをアナログ電圧に変換する。その変換されたアナログ電圧は、データ信号として全てのデータ信号線Ｄ（１）～Ｄ（ｊ）に一斉に印加される。
【0033】
以上のようにして、データ信号線Ｄ（１）～Ｄ（ｊ）にデータ信号が印加され、第１走査信号線ＮＳ（１）～ＮＳ（ｉ）に第１走査信号が印加され、第２走査信号線ＰＳ（１）～ＰＳ（ｉ）に第２走査信号が印加され、発光制御線ＥＭ（１）～ＥＭ（ｉ）に発光制御信号が印加されることによって、入力画像信号ＤＩＮに基づく画像が表示部２００に表示される。
【0034】
ところで、ローレベル電源電圧ＥＬＶＳＳ、ハイレベル電源電圧ＥＬＶＤＤ、および初期化電圧Ｖｉｎｉは、図３に示すような電源回路７００から供給される。電源回路７００は、ハイレベル電源電圧出力部７１とローレベル電源電圧出力部７２とを含んでいる。ハイレベル電源電圧出力部７１は、ハイレベル電源電圧ＥＬＶＤＤを出力する。ローレベル電源電圧出力部７２は、ローレベル電源電圧ＥＬＶＳＳを出力する。その際、ローレベル電源電圧出力部７２は、制御信号Ｓに基づき、ローレベル電源電圧ＥＬＶＳＳの値を変化させる。具体的には、ローレベル電源電圧出力部７２は、休止駆動期間には通常駆動期間よりも高い電圧値のローレベル電源電圧ＥＬＶＳＳを出力する。例えば、通常駆動期間には－５．５Ｖの電圧がローレベル電源電圧ＥＬＶＳＳとしてローレベル電源電圧出力部７２から出力され、休止駆動期間には－４．４Ｖの電圧がローレベル電源電圧ＥＬＶＳＳとしてローレベル電源電圧出力部７２から出力される。
【0035】
＜２．画素回路＞
＜２．１ 画素回路の構成＞
表示部２００内の画素回路２０の構成について説明する。なお、ここで示す画素回路２０の構成は一例であって、これには限定されない。図４は、第ｎ行第ｍ列の画素回路２０の構成を示す回路図である。図４に示す画素回路２０は、表示素子としての１個の有機ＥＬ素子（有機発光ダイオード）２１と、７個のトランジスタ（典型的には薄膜トランジスタ）Ｔ１～Ｔ７（第１初期化トランジスタＴ１、閾値電圧補償トランジスタＴ２、書き込み制御トランジスタＴ３、駆動トランジスタＴ４、電源供給制御トランジスタＴ５、発光制御トランジスタＴ６、第２初期化トランジスタＴ７）と、１個の保持キャパシタＣａとを含んでいる。トランジスタＴ１，Ｔ２，およびＴ７は、Ｎ型トランジスタである。トランジスタＴ３～Ｔ６は、Ｐ型トランジスタである。このように、この画素回路２０にはＮ型トランジスタとＰ型トランジスタとが混在している。チャネル層の材料の観点では、トランジスタＴ１，Ｔ２，およびＴ７は例えばＩＧＺＯ－ＴＦＴであって、トランジスタＴ３～Ｔ６は例えばＬＴＰＳ－ＴＦＴである。但し、これには限定されない。保持キャパシタＣａは、２つの電極（第１電極および第２電極）からなる容量素子である。
＜２．１ 画素回路の構成＞
表示部２００内の画素回路２０の構成について説明する。なお、ここで示す画素回路２０の構成は一例であって、これには限定されない。図４は、第ｎ行第ｍ列の画素回路２０の構成を示す回路図である。図４に示す画素回路２０は、表示素子としての１個の有機ＥＬ素子（有機発光ダイオード）２１と、７個のトランジスタ（典型的には薄膜トランジスタ）Ｔ１～Ｔ７（第１初期化トランジスタＴ１、閾値電圧補償トランジスタＴ２、書き込み制御トランジスタＴ３、駆動トランジスタＴ４、電源供給制御トランジスタＴ５、発光制御トランジスタＴ６、第２初期化トランジスタＴ７）と、１個の保持キャパシタＣａとを含んでいる。トランジスタＴ１，Ｔ２，およびＴ７は、Ｎ型トランジスタである。トランジスタＴ３～Ｔ６は、Ｐ型トランジスタである。このように、この画素回路２０にはＮ型トランジスタとＰ型トランジスタとが混在している。チャネル層の材料の観点では、トランジスタＴ１，Ｔ２，およびＴ７は例えばＩＧＺＯ－ＴＦＴであって、トランジスタＴ３～Ｔ６は例えばＬＴＰＳ－ＴＦＴである。但し、これには限定されない。保持キャパシタＣａは、２つの電極（第１電極および第２電極）からなる容量素子である。
【0036】
第１初期化トランジスタＴ１については、制御端子は（ｎ－２）行目の第１走査信号線ＮＳ（ｎ－２）に接続され、第１導通端子は第２ノードＮ２に接続され、第２導通端子は初期化電源線に接続されている。閾値電圧補償トランジスタＴ２については、制御端子はｎ行目の第１走査信号線ＮＳ（ｎ）に接続され、第１導通端子は駆動トランジスタＴ４の第２導通端子と発光制御トランジスタＴ６の第１導通端子とに接続され、第２導通端子は第２ノードＮ２に接続されている。書き込み制御トランジスタＴ３については、制御端子はｎ行目の第２走査信号線ＰＳ（ｎ）に接続され、第１導通端子はｍ列目のデータ信号線Ｄ（ｍ）に接続され、第２導通端子は第１ノードＮ１に接続されている。駆動トランジスタＴ４については、制御端子は第２ノードＮ２に接続され、第１導通端子は第１ノードＮ１に接続され、第２導通端子は閾値電圧補償トランジスタＴ２の第１導通端子と発光制御トランジスタＴ６の第１導通端子とに接続されている。
【0037】
電源供給制御トランジスタＴ５については、制御端子はｎ行目の発光制御線ＥＭ（ｎ）に接続され、第１導通端子はハイレベル電源線と保持キャパシタＣａの第１電極とに接続され、第２導通端子は第１ノードＮ１に接続されている。発光制御トランジスタＴ６については、制御端子はｎ行目の発光制御線ＥＭ（ｎ）に接続され、第１導通端子は閾値電圧補償トランジスタＴ２の第１導通端子と駆動トランジスタＴ４の第２導通端子とに接続され、第２導通端子は第３ノードＮ３に接続されている。第２初期化トランジスタＴ７については、制御端子は（ｎ－１）行目の第１走査信号線ＮＳ（ｎ－１）に接続され、第１導通端子は第３ノードＮ３に接続され、第２導通端子は初期化電源線に接続されている。保持キャパシタＣａについては、第１電極はハイレベル電源線と電源供給制御トランジスタＴ５の第１導通端子とに接続され、第２電極は第２ノードＮ２に接続されている。有機ＥＬ素子２１については、アノード端子は第３ノードＮ３に接続され、カソード端子はローレベル電源線に接続されている。
【0038】
＜２．２ 画素回路の動作＞
次に、画素回路２０の動作について説明する。図５は、ｎ行目の画素回路２０（図４に示す画素回路２０）の動作について説明するためのタイミングチャートである。図５に関し、時刻ｔ１以前の期間および時刻ｔ８以降の期間が発光期間８３であり、時刻ｔ１～ｔ８の期間が消灯期間８２である。
次に、画素回路２０の動作について説明する。図５は、ｎ行目の画素回路２０（図４に示す画素回路２０）の動作について説明するためのタイミングチャートである。図５に関し、時刻ｔ１以前の期間および時刻ｔ８以降の期間が発光期間８３であり、時刻ｔ１～ｔ８の期間が消灯期間８２である。
【0039】
時刻ｔ１以前の期間には、第２走査信号ＰＳ（ｎ）はハイレベルとなっており、第１走査信号ＮＳ（ｎ－２）、第１走査信号ＮＳ（ｎ－１）、第１走査信号ＮＳ（ｎ）、および発光制御信号ＥＭ（ｎ）はローレベルとなっている。このとき、電源供給制御トランジスタＴ５および発光制御トランジスタＴ６はオン状態となっていて、有機ＥＬ素子２１は駆動電流の大きさに応じて発光している。
【0040】
時刻ｔ１になると、発光制御信号ＥＭ（ｎ）がローレベルからハイレベルに変化する。これにより、電源供給制御トランジスタＴ５および発光制御トランジスタＴ６がオフ状態となる。その結果、有機ＥＬ素子２１への電流の供給が遮断され、有機ＥＬ素子２１は消灯状態となる。
【0041】
時刻ｔ２になると、第１走査信号ＮＳ（ｎ－２）がローレベルからハイレベルに変化する。これにより、第１初期化トランジスタＴ１がオン状態となる。その結果、第２ノードＮ２の電圧（駆動トランジスタＴ４のゲート電圧）が初期化される。すなわち、第２ノードＮ２の電圧が初期化電圧Ｖｉｎｉに等しくなる。
【0042】
時刻ｔ３になると、第１走査信号ＮＳ（ｎ－１）がローレベルからハイレベルに変化する。これにより、第２初期化トランジスタＴ７がオン状態となる。その結果、第３ノードＮ３の電圧（有機ＥＬ素子２１のアノード電圧）が初期化される。
【0043】
時刻ｔ４になると、第１走査信号ＮＳ（ｎ－２）がハイレベルからローレベルに変化する。これにより、第１初期化トランジスタＴ１がオフ状態となる。また、時刻ｔ４には、第１走査信号ＮＳ（ｎ）がローレベルからハイレベルに変化する。これにより、閾値電圧補償トランジスタＴ２がオン状態となる。
【0044】
時刻ｔ５になると、第１走査信号ＮＳ（ｎ－１）がハイレベルからローレベルに変化する。これにより、第２初期化トランジスタＴ７がオフ状態となる。また、時刻ｔ５には、第２走査信号ＰＳ（ｎ）がハイレベルからローレベルに変化する。これにより、書き込み制御トランジスタＴ３がオン状態となる。閾値電圧補償トランジスタＴ２が時刻ｔ４にオン状態となっているので、時刻ｔ５に書き込み制御トランジスタＴ３がオン状態となることにより、書き込み制御トランジスタＴ３、駆動トランジスタＴ４、および閾値電圧補償トランジスタＴ２を介して、データ信号Ｄ（ｍ）が第２ノードＮ２に与えられる。すなわち、保持キャパシタＣａへのデータ電圧の書き込み（保持キャパシタＣａの充電）が行われる。
【0045】
時刻ｔ６になると、第２走査信号ＰＳ（ｎ）がローレベルからハイレベルに変化する。これにより、書き込み制御トランジスタＴ３がオフ状態となる。時刻ｔ７になると、第１走査信号ＮＳ（ｎ）がハイレベルからローレベルに変化する。これにより、閾値電圧補償トランジスタＴ２がオフ状態となる。
【0046】
時刻ｔ８になると、発光制御信号ＥＭ（ｎ）がハイレベルからローレベルに変化する。これにより、電源供給制御トランジスタＴ５および発光制御トランジスタＴ６がオン状態となり、保持キャパシタＣａの充電電圧に応じた駆動電流が有機ＥＬ素子２１に供給される。その結果、当該駆動電流の大きさに応じて有機ＥＬ素子２１が発光する。その後、次に発光制御信号ＥＭ（ｎ）がローレベルからハイレベルに変化するまでの期間を通じて、有機ＥＬ素子２１は発光する。
【0047】
図５に示した期間に関し、時刻ｔ２～ｔ４の期間には第２ノードＮ２の電圧の初期化が行われ、時刻ｔ３～ｔ５の期間には第３ノードＮ３の電圧の初期化が行われ、時刻ｔ５～ｔ６の期間にはデータ電圧の書き込みが行われる。すなわち、消灯期間８２には、第２ノードＮ２の電圧を初期化する期間と、第３ノードＮ３の電圧を初期化する期間と、保持キャパシタＣａを充電する期間とが含まれている。なお、以下においては、第３ノードＮ３の電圧（有機ＥＬ素子２１のアノード電圧）の初期化が行われる期間（時刻ｔ３～ｔ５の期間）を「アノード初期化期間」という。本実施形態においては、このアノード初期化期間によって第１端子初期化期間が実現される。
【0048】
＜３．駆動方法＞
以下、本実施形態における駆動方法について説明する。上述したように、本実施形態に係る有機ＥＬ表示装置は、休止駆動を採用する表示装置である。従って、有機ＥＬ表示装置の動作中、図２１に示したように、通常駆動が行われる通常駆動期間と休止駆動が行われる休止駆動期間とが交互に現れる
以下、本実施形態における駆動方法について説明する。上述したように、本実施形態に係る有機ＥＬ表示装置は、休止駆動を採用する表示装置である。従って、有機ＥＬ表示装置の動作中、図２１に示したように、通常駆動が行われる通常駆動期間と休止駆動が行われる休止駆動期間とが交互に現れる
【0049】
＜３．１ 通常駆動期間＞
図６に示すように、通常駆動期間には、１行目からｉ行目までの画素回路２０に対して順次にデータ電圧の書き込みを行うためのデータ書き込み期間ＴＷが１フレーム期間毎に現れる。なお、図６では、各行の画素回路２０に含まれる保持キャパシタＣａに対して実際にデータ電圧の書き込みが行われる期間を符号８１を付した網掛けで表している（図１および図７～図９も同様）。本実施形態においては、１フレーム期間は１２０分の１秒である。すなわち、１２０分の１秒毎にデータ書き込み期間ＴＷが現れる。換言すれば、通常駆動期間には、書き込み周波数も更新周波数も１２０Ｈｚとなる。
図６に示すように、通常駆動期間には、１行目からｉ行目までの画素回路２０に対して順次にデータ電圧の書き込みを行うためのデータ書き込み期間ＴＷが１フレーム期間毎に現れる。なお、図６では、各行の画素回路２０に含まれる保持キャパシタＣａに対して実際にデータ電圧の書き込みが行われる期間を符号８１を付した網掛けで表している（図１および図７～図９も同様）。本実施形態においては、１フレーム期間は１２０分の１秒である。すなわち、１２０分の１秒毎にデータ書き込み期間ＴＷが現れる。換言すれば、通常駆動期間には、書き込み周波数も更新周波数も１２０Ｈｚとなる。
【0050】
＜３．２ 休止駆動期間＞
休止駆動を採用する従来の有機ＥＬ表示装置では、休止駆動期間には、例えば図７に示すように、通常駆動中の１フレーム期間（１２０分の１秒）に相当する長さのデータ書き込み期間ＴＷと通常駆動中の３フレーム期間（４０分の１秒）に相当する長さの休止期間ＴＰとが交互に繰り返されていた。換言すれば、１回のリフレッシュフレームＲＦと３回の休止フレームＰＦとが繰り返されていた。図７に示す例では、データ書き込み期間ＴＷにおける書き込み周波数は１２０Ｈｚとなっている。このようなデータ書き込み期間ＴＷの後に３フレーム期間に相当する長さの休止期間ＴＰを設けることによって、更新周波数は３０Ｈｚとなっている。
休止駆動を採用する従来の有機ＥＬ表示装置では、休止駆動期間には、例えば図７に示すように、通常駆動中の１フレーム期間（１２０分の１秒）に相当する長さのデータ書き込み期間ＴＷと通常駆動中の３フレーム期間（４０分の１秒）に相当する長さの休止期間ＴＰとが交互に繰り返されていた。換言すれば、１回のリフレッシュフレームＲＦと３回の休止フレームＰＦとが繰り返されていた。図７に示す例では、データ書き込み期間ＴＷにおける書き込み周波数は１２０Ｈｚとなっている。このようなデータ書き込み期間ＴＷの後に３フレーム期間に相当する長さの休止期間ＴＰを設けることによって、更新周波数は３０Ｈｚとなっている。
【0051】
これに対して、本実施形態においては、休止駆動期間には、図８に示すように、通常駆動中の２フレーム期間（６０分の１秒）に相当する長さのデータ書き込み期間ＴＷと通常駆動中の２フレーム期間（６０分の１秒）に相当する長さの休止期間ＴＰとが交互に繰り返される。なお、１回のデータ書き込み期間ＴＷに含まれる２回のリフレッシュフレームＲＦで画面全体の１回の書き換えが行われる。すなわち、図７に示す例とは異なり、データ書き込み期間ＴＷにおける書き込み周波数は６０Ｈｚとなっている。上述したように、通常駆動期間には、書き込み周波数は１２０Ｈｚとなっている。従って、本実施形態においては、通常駆動期間よりも休止駆動期間の方がデータ書き込み期間ＴＷに低い速度で画素回路２０へのデータ電圧の書き込みが行われる。また、画素回路２０の駆動時間（図５に示す各期間）を休止駆動期間には通常駆動期間よりも２倍の長さにすることができる。
【0052】
なお、ここでは通常駆動中の２フレーム期間に相当する長さのデータ書き込み期間ＴＷと通常駆動中の２フレーム期間に相当する長さの休止期間ＴＰとが交互に繰り返されるケース（図８参照）を例に挙げて説明したが、データ書き込み期間ＴＷの長さや休止期間ＴＰの長さはこれには限定されない。
【0053】
＜３．３ 通常駆動と休止駆動との切り替え＞
次に、通常駆動と休止駆動との切り替えが行われる際の動作について説明する。休止駆動を採用する従来の有機ＥＬ表示装置においては、図９に示すように、通常駆動期間から休止駆動期間に切り替わってもハイレベル電源電圧ＥＬＶＤＤの電圧値およびローレベル電源電圧ＥＬＶＳＳの電圧値に変化はない。休止駆動期間から通常駆動期間に切り替わる際も同様である。以上のように、休止駆動を採用する従来の有機ＥＬ表示装置においては、休止駆動期間と通常駆動期間とでＥＬ電源電圧の大きさは同じである。
次に、通常駆動と休止駆動との切り替えが行われる際の動作について説明する。休止駆動を採用する従来の有機ＥＬ表示装置においては、図９に示すように、通常駆動期間から休止駆動期間に切り替わってもハイレベル電源電圧ＥＬＶＤＤの電圧値およびローレベル電源電圧ＥＬＶＳＳの電圧値に変化はない。休止駆動期間から通常駆動期間に切り替わる際も同様である。以上のように、休止駆動を採用する従来の有機ＥＬ表示装置においては、休止駆動期間と通常駆動期間とでＥＬ電源電圧の大きさは同じである。
【0054】
これに対して、本実施形態においては、上述したように、ローレベル電源電圧出力部７２は、休止駆動期間には通常駆動期間よりも高い電圧値のローレベル電源電圧ＥＬＶＳＳを出力する。従って、通常駆動期間から休止駆動期間に切り替わる際には、図１に示すようにローレベル電源電圧ＥＬＶＳＳの電圧値は上昇する。逆に、休止駆動期間から通常駆動期間に切り替わる際には、ローレベル電源電圧ＥＬＶＳＳの電圧値は低下する。以上より、この有機ＥＬ表示装置が動作している期間を通じて、図１０に示すように、通常駆動期間にはローレベル電源電圧ＥＬＶＳＳの電圧値は比較的低い値となり、休止駆動期間にはローレベル電源電圧ＥＬＶＳＳの電圧値は比較的高い値となる。これにより、休止駆動期間にはＥＬ電源電圧の大きさが通常駆動期間に比べて小さくなる。ＥＬ電力はＥＬ電源電圧の大きさに比例するので、休止駆動中のＥＬ電源電圧が小さくなることによってＥＬ電力が低減される。また、通常駆動期間における書き込み周波数が１２０Ｈｚであるのに対して、休止駆動期間における書き込み周波数は６０Ｈｚである。このように、休止駆動期間には、通常駆動期間に比べて書き込み周波数が低くなる。これに伴い、休止駆動期間におけるアノード初期化期間が、通常駆動期間におけるアノード初期化期間よりも長くなる。
【0055】
以上より、本実施形態においては、図１１に示すように、通常駆動を行うステップＳ１０と、通常駆動から休止駆動への切り替えを行うステップＳ２０と、休止駆動を行うステップＳ３０と、休止駆動から通常駆動への切り替えを行うステップＳ４０とからなる一連の動作が繰り返されると考えることができる。これに関し、ステップＳ１０では各画素回路２０に含まれる保持キャパシタＣａへのデータ電圧の書き込みが１フレーム期間毎に行われるようデータ信号線Ｄ（１）～Ｄ（ｊ）と第１走査信号線ＮＳ（１）～ＮＳ（ｉ）と第２走査信号線ＰＳ（１）～ＰＳ（ｉ）と発光制御線ＥＭ（１）～ＥＭ（ｉ）とが駆動され、ステップＳ２０ではローレベル電源電圧ＥＬＶＳＳの電圧値が高められ、ステップＳ３０では各画素回路２０に含まれる保持キャパシタＣａへのデータ電圧の書き込みが行われるデータ書き込み期間ＴＷと各画素回路２０に含まれる保持キャパシタＣａへのデータ電圧の書き込みが行われない休止期間ＴＰとが交互に現れるようデータ信号線Ｄ（１）～Ｄ（ｊ）と第１走査信号線ＮＳ（１）～ＮＳ（ｉ）と第２走査信号線ＰＳ（１）～ＰＳ（ｉ）と発光制御線ＥＭ（１）～ＥＭ（ｉ）とが駆動され、ステップＳ４０ではローレベル電源電圧ＥＬＶＳＳの電圧値が低くされる。
【0056】
なお、上記ステップＳ１０によって通常駆動ステップが実現され、上記ステップＳ２０によってローレベル電源電圧上昇ステップが実現され、上記ステップＳ３０によって休止駆動ステップが実現され、上記ステップＳ４０によってローレベル電源電圧低下ステップが実現される。
【0057】
＜４．ＥＬ電力低減の具体例＞
ＥＬ電力低減の具体例について説明する。
ＥＬ電力低減の具体例について説明する。
【0058】
通常駆動期間には、ハイレベル電源電圧ＥＬＶＤＤ、ローレベル電源電圧ＥＬＶＳＳ、および初期化電圧Ｖｉｎｉが次のように設定される。
ＥＬＶＤＤ＝４．６Ｖ
ＥＬＶＳＳ＝－５．５Ｖ
Ｖｉｎｉ＝－５．５Ｖ
ＥＬＶＤＤ＝４．６Ｖ
ＥＬＶＳＳ＝－５．５Ｖ
Ｖｉｎｉ＝－５．５Ｖ
【0059】
休止駆動期間には、ハイレベル電源電圧ＥＬＶＤＤ、ローレベル電源電圧ＥＬＶＳＳ、および初期化電圧Ｖｉｎｉが次のように設定される。
ＥＬＶＤＤ＝４．６Ｖ
ＥＬＶＳＳ＝－４．４Ｖ
Ｖｉｎｉ＝－４．４Ｖ
ＥＬＶＤＤ＝４．６Ｖ
ＥＬＶＳＳ＝－４．４Ｖ
Ｖｉｎｉ＝－４．４Ｖ
【0060】
一定期間に消費されるＥＬ電力Ｐは、ＥＬ電源電圧（ハイレベル電源電圧ＥＬＶＤＤとローレベル電源電圧ＥＬＶＳＳとの差）に比例する。より詳しくは、一定期間に流れる駆動電流をＩとすると、当該一定期間に消費されるＥＬ電力Ｐは次式（１）で表される。
Ｐ＝（ＥＬＶＤＤ－ＥＬＶＳＳ）×Ｉ ・・・（１）
Ｐ＝（ＥＬＶＤＤ－ＥＬＶＳＳ）×Ｉ ・・・（１）
【0061】
上式（１）に基づき、通常駆動期間における一定期間のＥＬ電力は“１０．１×Ｉ”となり、休止駆動期間における一定期間のＥＬ電力は“９．０×Ｉ”となる。従って、次式（２）から把握されるように、本実施形態の駆動方法を採用することによって、休止駆動期間中のＥＬ電力は従来と比較して約１１％低減される。
（（１０．１－９．０）／１０．１）×１００＝１０．８９ ・・・（２）
（（１０．１－９．０）／１０．１）×１００＝１０．８９ ・・・（２）
【0062】
＜５．効果＞
本実施形態によれば、休止駆動期間にはローレベル電源電圧ＥＬＶＳＳの電圧値が通常駆動期間よりも高い値に設定される。また、通常駆動期間には書き込み周波数が１２０Ｈｚとなるのに対して、休止駆動期間には書き込み周波数は６０Ｈｚとなる。従って、休止駆動中のデータ書き込み期間ＴＷの長さは、通常駆動中の２フレーム期間に相当する長さとなる。それ故、休止駆動中の消灯期間は、通常駆動中の消灯期間よりも長くなる。すなわち、休止駆動中には、アノード初期化期間が通常駆動中よりも長くなる。換言すれば、休止駆動期間におけるアノード初期化期間が従来よりも長くなる。その結果、休止駆動期間には、ローレベル電源電圧ＥＬＶＳＳの電圧値が通常駆動期間よりも高い値に設定されていても、黒表示が行われる画素において図１２で符号８４を付した部分に示すように消灯期間８２中に第３ノードＮ３の電圧Ｖ（Ｎ３）が充分に低下する。それ故、図１２で符号８５を付した部分に示すように、発光期間８３の終了時点においても第３ノードＮ３の電圧Ｖ（Ｎ３）は有機ＥＬ素子２１の発光閾値電圧Ｖｅ以下で維持される。従って、黒浮きは発生しない。
本実施形態によれば、休止駆動期間にはローレベル電源電圧ＥＬＶＳＳの電圧値が通常駆動期間よりも高い値に設定される。また、通常駆動期間には書き込み周波数が１２０Ｈｚとなるのに対して、休止駆動期間には書き込み周波数は６０Ｈｚとなる。従って、休止駆動中のデータ書き込み期間ＴＷの長さは、通常駆動中の２フレーム期間に相当する長さとなる。それ故、休止駆動中の消灯期間は、通常駆動中の消灯期間よりも長くなる。すなわち、休止駆動中には、アノード初期化期間が通常駆動中よりも長くなる。換言すれば、休止駆動期間におけるアノード初期化期間が従来よりも長くなる。その結果、休止駆動期間には、ローレベル電源電圧ＥＬＶＳＳの電圧値が通常駆動期間よりも高い値に設定されていても、黒表示が行われる画素において図１２で符号８４を付した部分に示すように消灯期間８２中に第３ノードＮ３の電圧Ｖ（Ｎ３）が充分に低下する。それ故、図１２で符号８５を付した部分に示すように、発光期間８３の終了時点においても第３ノードＮ３の電圧Ｖ（Ｎ３）は有機ＥＬ素子２１の発光閾値電圧Ｖｅ以下で維持される。従って、黒浮きは発生しない。
【0063】
ところで、書き込み周波数を低くするほどアノード初期化期間が長くなるので、図１３に示すように、書き込み周波数を低くするほどローレベル電源電圧ＥＬＶＳＳの電圧値を高くすることができる。また、ローレベル電源電圧ＥＬＶＳＳの電圧値を高くするほどＥＬ電力は低減される。従って、図１４に示すように、書き込み周波数を低くするほどＥＬ電力は低減される。本実施形態においては休止駆動期間における書き込み周波数が従来よりも低くされるので、従来と比較してＥＬ電力が低減される。
【0064】
図１５は、通常駆動と従来の休止駆動と本実施形態の休止駆動とで消費電力を比較した図である。従来の休止駆動によれば、通常駆動に比べてアナログ電力およびロジック電力は低減される。しかしながら、ＥＬ電力については、ほとんど低減されない。これに対して、本実施形態の休止駆動によれば、アナログ電力およびロジック電力に加えてＥＬ電力についても通常駆動に比べて低減される。このように、本実施形態によれば、装置全体で消費される電力の大部分を占めているＥＬ電力を低減することが可能となる。
【0065】
以上より、本実施形態によれば、黒浮きの発生を防止しつつ従来よりも消費電力を低減することのできる有機ＥＬ表示装置が実現される。
【0066】
＜６．変形例＞
以下、上記実施形態の変形例を説明する。
以下、上記実施形態の変形例を説明する。
【0067】
＜６．１ 第１の変形例＞
上記実施形態によれば、データ書き込み期間ＴＷが通常駆動中よりも休止駆動中の方が長くなる。図４に示す構成の画素回路２０が採用されている場合（駆動トランジスタＴ４がＰ型トランジスタである場合）には黒色に対応するデータ電圧は比較的高い電圧とされ白色に対応するデータ電圧は比較的低い電圧とされるところ、データ電圧の書き込みを行う期間が長くなると、黒色に対応するデータ電圧を本来よりも低い電圧に設定することが可能となる。黒色に対応するデータ電圧を本来よりも低い電圧に設定した場合、データ電圧の書き込み時に閾値電圧補償トランジスタＴ２の制御端子に印加するハイレベル電圧（第１走査信号のハイレベル電圧）を本来よりも低い電圧に設定することができる。
上記実施形態によれば、データ書き込み期間ＴＷが通常駆動中よりも休止駆動中の方が長くなる。図４に示す構成の画素回路２０が採用されている場合（駆動トランジスタＴ４がＰ型トランジスタである場合）には黒色に対応するデータ電圧は比較的高い電圧とされ白色に対応するデータ電圧は比較的低い電圧とされるところ、データ電圧の書き込みを行う期間が長くなると、黒色に対応するデータ電圧を本来よりも低い電圧に設定することが可能となる。黒色に対応するデータ電圧を本来よりも低い電圧に設定した場合、データ電圧の書き込み時に閾値電圧補償トランジスタＴ２の制御端子に印加するハイレベル電圧（第１走査信号のハイレベル電圧）を本来よりも低い電圧に設定することができる。
【0068】
そこで、本変形例においては、休止駆動期間には、ローレベル電源電圧ＥＬＶＳＳの電圧値が通常駆動期間よりも高い値に設定されるのに加えて、ドライバ（ゲートドライバ３００、エミッションドライバ４００）のハイレベル電源電圧ＤＶＤＤの電圧値が通常駆動期間よりも低い値に設定される。これにより、休止駆動期間には、ドライバの動作に起因する電力（アナログ電力）の消費量が従来よりも低減され、上記実施形態よりも更に消費電力低減の効果が得られる。
【0069】
以下、本変形例によるアナログ電力低減の具体例について説明する。
【0070】
通常駆動期間には、ドライバのハイレベル電源電圧ＤＶＤＤおよびドライバのローレベル電源電圧ＤＶＳＳが次のように設定される。
ＤＶＤＤ＝６．５Ｖ
ＤＶＳＳ＝－８．０Ｖ
ＤＶＤＤ＝６．５Ｖ
ＤＶＳＳ＝－８．０Ｖ
【0071】
休止駆動期間には、ドライバのハイレベル電源電圧ＤＶＤＤおよびドライバのローレベル電源電圧ＤＶＳＳが次のように設定される。
ＤＶＤＤ＝６．０Ｖ
ＤＶＳＳ＝－８．０Ｖ
ＤＶＤＤ＝６．０Ｖ
ＤＶＳＳ＝－８．０Ｖ
【0072】
ドライバで消費されるアナログ電力は、ハイレベル電源電圧ＤＶＤＤとローレベル電源電圧ＤＶＳＳとの差の２乗に比例する。Ｋを比例係数とすると、通常駆動期間における一定期間のアナログ電力は“（６．５＋８．０）2×Ｋ”となり、休止駆動期間における一定期間のアナログ電力は“（６．０＋８．０）2×Ｋ”となる。従って、次式（３）から把握されるように、本変形例の手法を採用することによって、休止駆動期間中のアナログ電力は従来と比較して約７％低減される。
（（１４．５2－１４．０2）／１４．５2）×１００＝６．７８ ・・・（３）
（（１４．５2－１４．０2）／１４．５2）×１００＝６．７８ ・・・（３）
【0073】
なお、ドライバのハイレベル電源電圧ＤＶＤＤが第１電源電圧に相当し、ドライバのローレベル電源電圧ＤＶＳＳが第２電源電圧に相当する。
【0074】
＜６．２ 第２の変形例＞
上記実施形態においては、黒浮きの発生を防止するために、書き込み周波数が休止駆動期間には通常駆動期間よりも低くされていた。しかしながら、通常駆動期間と休止駆動期間とで書き込み周波数を同じにすることもできる。これについて、以下に説明する。
上記実施形態においては、黒浮きの発生を防止するために、書き込み周波数が休止駆動期間には通常駆動期間よりも低くされていた。しかしながら、通常駆動期間と休止駆動期間とで書き込み周波数を同じにすることもできる。これについて、以下に説明する。
【0075】
図１６は、本変形例における駆動方法について説明するための信号波形図である。本変形例においても、休止駆動期間におけるアノード初期化期間を通常駆動期間におけるアノード初期化期間よりも長くする。そして、その延長分に相当する期間だけデータ書き込み期間ＴＷを本来よりも長くするとともに休止期間ＴＰを本来よりも短くする。より詳しくは、休止駆動期間におけるアノード初期化期間と通常駆動期間におけるアノード初期化期間との差を「初期化延長期間」と定義すると、通常駆動期間における１フレーム期間に初期化延長期間ΔＴを加えた長さのデータ書き込み期間ＴＷと、通常駆動期間における１フレーム期間から初期化延長期間ΔＴを減じた長さの期間と通常駆動期間におけるＮフレーム期間（Ｎは整数である）（図１６では、Ｎは２である）に相当する長さの期間とからなる休止期間ＴＰとが交互に現れるように、休止駆動が行われる。
【0076】
本変形例においても、休止駆動期間におけるアノード初期化期間が従来よりも長くなる。その結果、休止駆動中のローレベル電源電圧ＥＬＶＳＳの電圧値が通常駆動中のローレベル電源電圧ＥＬＶＳＳの電圧値よりも高い値に設定されていても、黒表示が行われる画素において休止駆動期間の消灯期間８２中に第３ノードＮ３の電圧Ｖ（Ｎ３）が充分に低下する。それ故、休止駆動期間の発光期間８３の終了時点においても第３ノードＮ３の電圧Ｖ（Ｎ３）は有機ＥＬ素子２１の発光閾値電圧Ｖｅ以下で維持される。従って、黒浮きは発生しない。このように、通常駆動期間と休止駆動期間とでデータ電圧の書き込み周波数を同じにしても、黒浮きの発生を防止しつつ従来よりも消費電力を低減することが可能となる。
【0077】
＜７．その他＞
上記実施形態（変形例を含む）では有機ＥＬ表示装置を例に挙げて説明したが、これには限定されず、無機ＥＬ表示装置、ＱＬＥＤ表示装置などにも本発明を適用することができる。
上記実施形態（変形例を含む）では有機ＥＬ表示装置を例に挙げて説明したが、これには限定されず、無機ＥＬ表示装置、ＱＬＥＤ表示装置などにも本発明を適用することができる。
【0078】
また、上記実施形態（変形例を含む）ではローレベル電源電圧ＥＬＶＳＳの電圧値と初期化電圧Ｖｉｎｉの電圧値とが同じ値となっている例を挙げて説明したが、ローレベル電源電圧ＥＬＶＳＳの電圧値と初期化電圧Ｖｉｎｉの電圧値とは異なる値であっても良い。この場合にも、休止駆動期間の発光期間８３（図１２参照）の終了時点に第３ノードＮ３の電圧Ｖ（Ｎ３）が有機ＥＬ素子２１の発光閾値電圧Ｖｅを超えないように初期化電圧Ｖｉｎｉの電圧値が設定されていれば、休止駆動中のローレベル電源電圧ＥＬＶＳＳの電圧値を通常駆動中のローレベル電源電圧ＥＬＶＳＳの電圧値よりも高い値に設定することによって、上述したようにＥＬ電力低減の効果が得られる。
【符号の説明】
【0079】
６…有機ＥＬ表示パネル
２０…画素回路
２１…有機ＥＬ素子
７２…ローレベル電源電圧出力部
２００…表示部
Ｎ１～Ｎ３…第１～第３ノード
Ｔ１…第１初期化トランジスタ
Ｔ２…閾値電圧補償トランジスタ
Ｔ３…書き込み制御トランジスタ
Ｔ４…駆動トランジスタ
Ｔ５…電源供給制御トランジスタ
Ｔ６…発光制御トランジスタ
Ｔ７…第２初期化トランジスタ
ＥＬＶＤＤ…ハイレベル電源電圧
ＥＬＶＳＳ…ローレベル電源電圧
Ｖｉｎｉ…初期化電圧
ＴＰ…休止期間
ＴＷ…データ書き込み期間
ＲＦ…リフレッシュフレーム
ＰＦ…休止フレーム
２０…画素回路
２１…有機ＥＬ素子
７２…ローレベル電源電圧出力部
２００…表示部
Ｎ１～Ｎ３…第１～第３ノード
Ｔ１…第１初期化トランジスタ
Ｔ２…閾値電圧補償トランジスタ
Ｔ３…書き込み制御トランジスタ
Ｔ４…駆動トランジスタ
Ｔ５…電源供給制御トランジスタ
Ｔ６…発光制御トランジスタ
Ｔ７…第２初期化トランジスタ
ＥＬＶＤＤ…ハイレベル電源電圧
ＥＬＶＳＳ…ローレベル電源電圧
Ｖｉｎｉ…初期化電圧
ＴＰ…休止期間
ＴＷ…データ書き込み期間
ＲＦ…リフレッシュフレーム
ＰＦ…休止フレーム
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】