知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-05-01
(45)【発行日】2023-05-12
(54)【発明の名称】通信方法
(51)【国際特許分類】
H03M 13/19 20060101AFI20230502BHJP
H03M 13/27 20060101ALI20230502BHJP
H04L 1/00 20060101ALI20230502BHJP
H04L 27/26 20060101ALI20230502BHJP
H04L 27/36 20060101ALI20230502BHJP
【ＦＩ】
H03M13/19
H03M13/27
H04L1/00 F
H04L27/26 100
H04L27/36
【請求項の数】
1
(21)【出願番号】P 2021000313
(22)【出願日】2021-01-05
(62)【分割の表示】P 2019194876の分割
【原出願日】2015-04-27
(65)【公開番号】P2021073759
(43)【公開日】2021-05-13
【審査請求日】2021-01-05
(31)【優先権主張番号】14169535.3
(32)【優先日】2014-05-22
(33)【優先権主張国・地域又は機関】EP
(73)【特許権者】
【識別番号】000005821
【氏名又は名称】パナソニックホールディングス株式会社
(74)【代理人】
【識別番号】110001900
【氏名又は名称】弁理士法人 ナカジマ知的財産綜合事務所
(72)【発明者】
【氏名】クレナー ピーター
(72)【発明者】
【氏名】ヘルマン フランク
(72)【発明者】
【氏名】木村 知弘
【審査官】齊藤 晶
(56)【参考文献】
【文献】国際公開第２０１３／０１４９０６（ＷＯ，Ａ１）
【文献】特表２０１１－５２３３１８（ＪＰ，Ａ）
【文献】国際公開第２０１３／０２４５８４（ＷＯ，Ａ１）
【文献】特許第６６０９６８４（ＪＰ，Ｂ２）
【文献】Belkacem Mouhouche et al.，High order non-uniform constellations for broadcasting UHDTV，Wireless Communications and Networking Conference (WCNC), 2014 IEEE，2014年04月09日，pp.600-605
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０３Ｍ １３／１９
Ｈ０３Ｍ １３／２７
Ｈ０４Ｌ ２７／２６
Ｈ０４Ｌ ２７／３４
Ｈ０４Ｌ １／００
ＩＥＥＥ Ｘｐｌｏｒｅ
(57)【特許請求の範囲】
【請求項1】
リピートアキュミュレート疑似巡回低密度パリティ検査符号を含む疑似巡回低密度パリティ検査符号を用いるデジタル通信システムにおけるデータ通信を行うデータ通信装置であって、前記疑似巡回低密度パリティ検査符号に基づいて生成された符号語に対して巡回ブロックパーミュテーションを実行し、前記符号語はＮ個の巡回ブロックの列からなり、前記Ｎ個の巡回ブロックの夫々はＱ個のビットからなり、ＮとＱは夫々正の整数であり、前記巡回ブロックパーミュテーションは前記符号語内での巡回ブロックの並び替えである、インタリービング手段と、
前記巡回ブロックパーミュテーションが実行された符号語の各ビットを非均一コンステレーションのコンステレーションポイントにマッピングするコンステレーションマッピング手段と、
前記マッピングされた符号語をＯＦＤＭ信号として送信する送信手段と
を備え、
前記巡回ブロックパーミュテーションは符号語の生成に用いる前記疑似巡回低密度パリティ検査符号の符号化率に対して、最適化され、
前記疑似巡回低密度パリティ検査符号の符号化率が７／１５であり、前記非均一コンステレーションが、実数座標及び虚数座標が夫々表１に従って与えられる非均一６４－ＰＡＭコンステレーションである非均一４０９６－ＱＡＭコンステレーションである、
【表1】
【発明の詳細な説明】
【技術分野】
【0001】
２０１４年５月２２日提出の欧州特許出願１４１６９５３５．３に含まれる明細書、請求項、図面及び要約書の開示内容は全て本願に援用される。
本発明は、デジタル通信分野に関する。より詳細には、本発明は、疑似巡回低密度パリティ検査符号（quasi-cyclic low-density parity-check code：ＱＣ ＬＤＰＣ符号）と直交振幅変調（quadrature amplitude modulation：ＱＡＭ）とを用いるビットインタリーブ符号化変調（bit-interleaved coding and modulation：ＢＩＣＭ）システムにおけるビットインタリーバとビットデインタリーバに関する。
本発明は、デジタル通信分野に関する。より詳細には、本発明は、疑似巡回低密度パリティ検査符号（quasi-cyclic low-density parity-check code：ＱＣ ＬＤＰＣ符号）と直交振幅変調（quadrature amplitude modulation：ＱＡＭ）とを用いるビットインタリーブ符号化変調（bit-interleaved coding and modulation：ＢＩＣＭ）システムにおけるビットインタリーバとビットデインタリーバに関する。
【背景技術】
【0002】
近年、情報ビットを符号化して符号語ビットを出力するエンコーダと、符号語ビットをコンステレーションにマッピングして変調シンボルを出力するコンステレーションマッパの間にビットインタリーバが配置された送信機が多く提案されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【0003】
【文献】ＥＰ１１００６０８７．８
【非特許文献】
【0004】
【文献】ＤＶＢ－Ｓ２規格：ＥＴＳＩ ＥＮ ３０２ ３０７、Ｖ１．２．１（２００９年８月）
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、エンコーダ、ビットインタリーバ、及びコンステレーションマッパの各処理内容の関連を適切にすることによって通信性能の向上が期待できる。
そこで、本発明は、通信性能の向上が期待できる通信方法を提供することを目的とする。
そこで、本発明は、通信性能の向上が期待できる通信方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記目的を達成するために本発明の通信方法は、リピートアキュミュレート疑似巡回低密度パリティ検査符号を含む疑似巡回低密度パリティ検査符号を用いるデジタル通信システムにおけるデータ通信を行うデータ通信方法であって、前記疑似巡回パリティ検査符号に基づいて生成された符号語に対して巡回ブロックパーミュテーションを実行し、前記符号語はＮ個の巡回ブロックの列からなり、前記Ｎ個の巡回ブロックの夫々はＱ個のビットからなり、ＮとＱは夫々正の整数であり、前記巡回ブロックパーミュテーションは前記符号語内での巡回ブロックの並び替えである、インタリービングステップと、前記巡回ブロックパーミュテーションが実行された符号語の各ビットを非均一コンステレーションのコンステレーションポイントにマッピングするコンステレーションマッピングステップと、を有し、前記巡回ブロックパーミュテーション及び前記非均一コンステレーションは符号語の生成に用いる前記疑似巡回低密度パリティ検査符号の符号化率に基づいて選択される。
【発明の効果】
【0007】
上記通信方法によれば、通信性能の向上が期待できる。
【図面の簡単な説明】
【0008】
【図1】一般的なビットインタリーブ符号化変調（bit-interleaved coding and modulation：ＢＩＣＭ）を含む送信機の一構成例を示すブロック図。
【図3】Ｍ＝６、Ｎ＝１８、Ｑ＝８の疑似巡回低密度パリティ検査符号のパリティ検査行列の一例を示す図。
【図4】リピートアキュミュレート疑似巡回低密度パリティ検査符号を定義するテーブルの一例を示す図。
【図8】（ａ）は４－ＱＡＭコンステレーションを示す図であり、（ｂ）は１６－ＱＡＭコンステレーションを示す図であり、（ｃ）は６４－ＱＡＭコンステレーションを示す図。
【図9】（ａ）は４－ＱＡＭマッパの構成を示すブロック図であり、（ｂ）は１６－ＱＡＭマッパの構成を示すブロック図であり、（ｃ）は６４－ＱＡＭマッパの構成を示すブロック図。
【図10】グレイ符号化を用いた８－ＰＡＭシンボルにおける異なるロバストレベルを説明するための概略図。
【図11】特定のＳＮＲに対して設計された１Ｄ－６４ ＮＵ－ＰＡＭに基づく４０９６－ＱＡＭコンステレーションの一例を示す図。
【図14】本発明の実施の形態に係るビットインタリーバの一構成例を示すブロック図。
【発明を実施するための形態】
【0009】
≪発明者らが発明に至るまでの確認事項≫
図１は、一般的なビットインタリーブ符号化変調（bit-interleaved coding and modulation：ＢＩＣＭ）を含む送信機の一構成例を示すブロック図である。
図１に示す送信機１００は、入力プロセシングユニット１１０、ＢＩＣＭエンコーダ１２０、ＯＦＤＭモジュレータ１３０、アップコンバータ１４０、ＲＦ（radio frequency）増幅器１５０、及びアンテナ１６０を備える。
図１は、一般的なビットインタリーブ符号化変調（bit-interleaved coding and modulation：ＢＩＣＭ）を含む送信機の一構成例を示すブロック図である。
図１に示す送信機１００は、入力プロセシングユニット１１０、ＢＩＣＭエンコーダ１２０、ＯＦＤＭモジュレータ１３０、アップコンバータ１４０、ＲＦ（radio frequency）増幅器１５０、及びアンテナ１６０を備える。
【0010】
入力処理ユニット１１０は、入力ビットストリームをベースバンドフレームと呼ばれる所定長のブロックに形式を変える。ＢＩＣＭエンコーダ１２０は、ベースバンドフレームを複数の複素値からなるデータストリームに変換する。ＯＦＤＭモジュレータ１３０は、例えば直交周波数分割多重（orthogonal frequency-division multiplexing：ＯＦＤＭ）変調を使用し、典型的にダイバーシティを向上させるための時間インタリービングと周波数インタリービングを行う。アップコンバータ１４０はデジタルベースバンド信号をアナログＲＦ（radio frequency）信号に変換する。ＲＦ増幅器１５０はアナログＲＦ信号の電力増幅を行い、アンテナ１６０へ出力する。
【0011】
図２は図１のＢＩＣＭエンコーダ１２０の一構成例を示すブロックである。
図２に示すＢＩＣＭエンコーダ１２０は、低密度パリティ検査（low-density parity-check：ＬＤＰＣ）エンコーダ１２１、ビットインタリーバ１２２、及びＱＡＭマッパ１２４を備える。
ＬＤＰＣエンコーダ１２１は、入力ブロック、即ち、ベースバンドフレームを符号化し、ＬＤＰＣ符号語をビットインタリーバ１２２へ出力する。ビットインタリーバ１２２は、各ＬＤＰＣ符号語のビットを、ＱＡＭマッパ１２４によって複素セルにマッピングされる前に、並び替える。ＱＡＭマッパ１２４は、ビットが並び替えられた後の各ＬＤＰＣ符号語のビットを、直交振幅変調（quadrature amplitude modulation：ＱＡＭ）を用いて複素セルにマッピングする。
図２に示すＢＩＣＭエンコーダ１２０は、低密度パリティ検査（low-density parity-check：ＬＤＰＣ）エンコーダ１２１、ビットインタリーバ１２２、及びＱＡＭマッパ１２４を備える。
ＬＤＰＣエンコーダ１２１は、入力ブロック、即ち、ベースバンドフレームを符号化し、ＬＤＰＣ符号語をビットインタリーバ１２２へ出力する。ビットインタリーバ１２２は、各ＬＤＰＣ符号語のビットを、ＱＡＭマッパ１２４によって複素セルにマッピングされる前に、並び替える。ＱＡＭマッパ１２４は、ビットが並び替えられた後の各ＬＤＰＣ符号語のビットを、直交振幅変調（quadrature amplitude modulation：ＱＡＭ）を用いて複素セルにマッピングする。
【0012】
以下、図２のＢＩＣＭエンコーダ１２０の各構成要素についてより詳細に説明する。
まず、ＬＤＰＣエンコーダ１２１について説明する。
ＬＤＰＣエンコーダ１２１は、ベースバンドフレームを、特定のＬＤＰＣ符号を用いて符号化する。本発明は、特に、ＤＶＢ－Ｓ２、ＤＶＢ－Ｔ２、ＤＶＢ－Ｃ２規格において採用されているような階段状のパリティ構造を持ったＬＤＰＣブロック符号と、Ｒａｐｔｏｒ－ｌｉｋｅ ＬＤＰＣ符号の変形に対して、設計されている。より詳細を以下に記載する。
まず、ＬＤＰＣエンコーダ１２１について説明する。
ＬＤＰＣエンコーダ１２１は、ベースバンドフレームを、特定のＬＤＰＣ符号を用いて符号化する。本発明は、特に、ＤＶＢ－Ｓ２、ＤＶＢ－Ｔ２、ＤＶＢ－Ｃ２規格において採用されているような階段状のパリティ構造を持ったＬＤＰＣブロック符号と、Ｒａｐｔｏｒ－ｌｉｋｅ ＬＤＰＣ符号の変形に対して、設計されている。より詳細を以下に記載する。
【0013】
ＬＤＰＣブロック符号は、パリティ検査行列（parity-check matrix：ＰＣＭ）によって完全に定義される線形誤り訂正符号である。このＰＣＭは、符号語ビット（ビットノード又は変数ノードとも呼ばれる。）のパリティ検査（検査ノードとも呼ばれる。）への接続を表す、２値の疎行列である。ＰＣＭの列と行は、夫々、変数ノードと検査ノードに対応する。変数ノードの検査ノードへの接続は、ＰＣＭ行列において“１”エントリによって表される。
【0014】
疑似巡回低密度パリティ検査（quasi-cyclic low-density parity-check：ＱＣ ＬＤＰＣ）符号は、ハードウェア実装に特別に適した構造になっている。事実、今日、全てと言うわけではないが多くの規格にＱＣ ＬＤＰＣ 符号が使用されている。このＱＣ ＬＤＰＣ符号のＰＣＭは、巡回行列（又は、巡回とも呼ばれる。）を有する特別な構造になっている。巡回行列は、各行が一つ前の行を行列要素１つ分巡回シフトした正方行列であり、１以上の折りたたまれた対角線（folded diagonals）を有する場合がある。
【0015】
各巡回行列のサイズはＱ×Ｑ（Ｑ行Ｑ列）であり、ＱはＱＣ ＬＤＰＣ符号の巡回係数（cyclic factor）と呼ばれる。この疑似巡回構造により、Ｑ個の検査ノードを並列に処理することが可能になる。このため、疑似巡回構造は効率的なハードウェア実装にとって明らかに有利である。
ＱＣ ＬＤＰＣ符号のＰＣＭは、Ｑ×Ｍ行Ｑ×Ｎ列の行列であり、符号語は夫々がＱビットからなるＮ個のブロックからなる。また、Ｍはパリティパートにおけるブロックの数である。なお、Ｑビットのブロックを、本件書類を通して、疑似巡回ブロック、又は、単に巡回ブロックと呼び、ＱＢと簡略化する。
ＱＣ ＬＤＰＣ符号のＰＣＭは、Ｑ×Ｍ行Ｑ×Ｎ列の行列であり、符号語は夫々がＱビットからなるＮ個のブロックからなる。また、Ｍはパリティパートにおけるブロックの数である。なお、Ｑビットのブロックを、本件書類を通して、疑似巡回ブロック、又は、単に巡回ブロックと呼び、ＱＢと簡略化する。
【0016】
図３はＭ＝６、Ｎ＝１８、Ｑ＝８のＱＣ ＬＤＰＣ符号のＰＣＭの一例を示す図である。ＰＣＭは１又は２の折りたたまれた対角線を有する巡回行列を含む。このＱＣ ＬＤＰＣ符号は、８×１２＝９６ビットのブロックを８×１８＝１４４ビットの符号語に符号化し、従って符号化率は２／３である。なお、図３、図５から図７において、黒四角が値“１”の行列要素であり、白四角が値“０”の行列要素である。
【0017】
ＰＣＭが図３に示されるＱＣ ＬＤＰＣ符号は、リピートアキュミュレート疑似巡回低密度パリティ検査（repeat-accumulate quasi-cyclic low-density parity-check：ＲＡ ＱＣ ＬＤＰＣ）符号と呼ばれる、ＱＣ ＬＤＰＣ符号の特別なファミリーに属する。ＲＡ ＱＣ ＬＤＰＣ符号は符号化が容易であることで知られており、第２世代ＤＶＢ規格（ＤＶＢ－Ｓ２、ＤＶＢ－Ｔ２、ＤＶＢ－Ｃ２）など、非常に多くの規格において採用されている。
【0018】
次に、ＤＶＢ－Ｓ２規格の非特許文献１（ＤＶＢ－Ｓ２規格：ＥＴＳＩ ＥＮ ３０２ ３０７：Ｖ１．２．１（２００９年８月））のセクション５．３．２と付録Ｂ、Ｃにおいて記載されている、ＤＶＢ－Ｓ２、ＤＶＢ－Ｔ２、ＤＶＢ－Ｃ２の規格ファミリーにおいて使用されている、ＲＡ ＱＣ ＬＤＰＣ符号の定義について、説明する。この規格ファミリーにおいて、巡回係数Ｑは３６０である。
【0019】
各ＬＤＰＣ符号は情報パートにおける各巡回ブロックの最初のビットに対して、その最初のビットが接続される各検査ノードのインデックスを含む、テーブルによって完全に定義される。なお、検査ノードのインデックスは０から始まる。これらのインデックスはＤＶＢ－Ｓ２規格において“addresses of the parity bit accumulators”と呼ばれる。図３に一例を示すＬＤＰＣ符号に対するテーブルを図４に示す。
【0020】
図５は、図４のＲＡ ＱＣ ＬＤＰＣ符号に対する、情報パートの各巡回ブロックにおける最初のビットに対するＰＣＭの情報パートを示す図である。
完全なＰＣＭは、全情報ビットに対する入力と、階段状のパリティパートを含み、図６に示される。
情報パートにおける各巡回ブロックの最初のビット以外のビットの夫々に対して、そのビットが接続される各検査ノードのインデックスは次の数１を用いて計算される。
完全なＰＣＭは、全情報ビットに対する入力と、階段状のパリティパートを含み、図６に示される。
情報パートにおける各巡回ブロックの最初のビット以外のビットの夫々に対して、そのビットが接続される各検査ノードのインデックスは次の数１を用いて計算される。
【0021】
【数1】
【0022】
但し、ｑは一つの巡回ブロック内でのビットインデックス（０、・・・、Ｑ－１）である。ｉqはビットｑに対する検査ノードのインデックスである。ｉ0は図４のテーブルにおける巡回ブロックの最初のビットが接続される各検査ノードの一つである。Ｍはパリティパートにおける巡回ブロックの数であり、図６の例では６であり、Ｑは１つの巡回ブロックのビットの数であり、図６の例では８である。Ｑ×Ｍはパリティビットの数であり、図６の例では８×６＝４８である。％はモジューロ演算子（modulo operator）である。なお、例えば、「１」の巡回ブロックＱＢに対して、上記の数１を用いた計算は、図４の場合には、ｉ0＝１３、２４、２７、３１、４７の夫々に対して行われる。
【0023】
【0024】
【数2】
【0025】
但し、ｉとｊはゼロから始まるインデックスである。ｉは並び替え前の検査ノードのインデックスであり、ｊは並び替え後の検査ノードのインデックスである。Ｍはパリティパートにおける巡回ブロックの数であり、図６の例では６であり、Ｑは１つの巡回ブロックのビットの数であり、図６の例では８である。％はモジューロ演算子（modulo operator）であり、ｆｌｏｏｒ（ｘ）はｘ以下の最大の整数を出力する関数である。
【0026】
この数２を用いたパーミュテーションはビットに対して適用されていないため、符号の定義は変わっていない。しかしながら、この数２を用いたパーミュテーションの結果得られるＰＣＭのパリティパートは疑似巡回とはなっていない。パリティパートを疑似巡回にするために、次の数３で表される特別なパーミュテーションがパリティビットに対してのみ適用されなければならない。
【0027】
【数3】
【0028】
但し、ｉとｊはゼロから始まるインデックスであり、ｉは並び替え前のパリティビットのインデックス、ｊは並び替え後のパリティビットのインデックスである。Ｍはパリティパートにおける巡回ブロックの数であり、図７の例では６であり、Ｑは１つの巡回ブロックのビットの数であり、図７の例では８である。％はモジューロ演算子（modulo operator）であり、ｆｌｏｏｒ（ｘ）はｘ以下の最大の整数を出力する関数である。
【0029】
このパリティビットに対してのみ適用される数３を用いたパーミュテーションは符号の定義を変える。
なお、パリティビットに対してのみ適用される数３を用いたパーミュテーションを本件書類を通してパリティパーミュテーション又はパリティインタリービングと呼ぶ。但し、パリティパーミュテーション又はパリティインタリービングは、以降、ＬＤＰＣ符号化処理の一部とみなす。
なお、パリティビットに対してのみ適用される数３を用いたパーミュテーションを本件書類を通してパリティパーミュテーション又はパリティインタリービングと呼ぶ。但し、パリティパーミュテーション又はパリティインタリービングは、以降、ＬＤＰＣ符号化処理の一部とみなす。
【0030】
デジタルビデオサービスの地上波受信向けの次世代規格であるＡＴＳＣ３．０規格は、現在開発中であり、符号化率として１／１５、２／１５、・・・、１３／１５、符号語長として１６２００符号ビット、６４８００符号ビットを定義する予定である。
次に、ＱＡＭマッパ１２４について説明する。
ＱＡＭマッパ１２４は、実数成分及び虚数成分を夫々パルス振幅変調（pulse-amplitude modulation：ＰＡＭ）を用いて独立に変調することによって、符号語のビットをＱＡＭコンステレーションの複数のポイントのうちの一つのポイントにマッピングする。ＱＡＭコンステレーションの各ポイントは夫々ビットの一つの組み合わせに対応する。図８（ａ）から図８（ｃ）は、本発明に関連するＱＡＭコンステレーションの３つのタイプ、４－ＱＡＭコンステレーション、１６－ＱＡＭコンステレーション、及び６４－ＱＡＭコンステレーションを示す図である。
次に、ＱＡＭマッパ１２４について説明する。
ＱＡＭマッパ１２４は、実数成分及び虚数成分を夫々パルス振幅変調（pulse-amplitude modulation：ＰＡＭ）を用いて独立に変調することによって、符号語のビットをＱＡＭコンステレーションの複数のポイントのうちの一つのポイントにマッピングする。ＱＡＭコンステレーションの各ポイントは夫々ビットの一つの組み合わせに対応する。図８（ａ）から図８（ｃ）は、本発明に関連するＱＡＭコンステレーションの３つのタイプ、４－ＱＡＭコンステレーション、１６－ＱＡＭコンステレーション、及び６４－ＱＡＭコンステレーションを示す図である。
【0031】
ここで、実数成分と虚数成分に対して同じ型のＰＡＭが用いられる。４－ＱＡＭコンステレーション、１６－ＱＡＭコンステレーション、及び６４－ＱＡＭコンステレーションでは、夫々、２－ＰＡＭ、４－ＰＡＭ、８－ＰＡＭが実数成分と虚数成分に対して用いられる。
本発明は、また、図８（ａ）から図８（ｃ）に示すように、ＰＡＭマッピングにグレイ符号化を用いるものと仮定する。
本発明は、また、図８（ａ）から図８（ｃ）に示すように、ＰＡＭマッピングにグレイ符号化を用いるものと仮定する。
【0032】
図９（ａ）、（ｂ）、（ｃ）は、夫々、図８（ａ）、（ｂ）、（ｃ）のコンステレーションに対応するＱＡＭマッパの構成を示すブロックである。図９（ａ）の４－ＱＡＭマッパ１２４Ａは夫々が１ビットを符号化する２つの独立した２－ＰＡＭマッパ１２４Ａ－１，１２４Ａ－２からなる。図９（ｂ）の１６－ＱＡＭマッパ１２４Ｂは夫々が２ビットを符号化する２つの独立した４－ＰＡＭマッパ１２４Ｂ－１，１２４Ｂ－２からなる。図９（ｃ）の６４－ＱＡＭマッパ１２４Ｃは夫々が３ビットを符号化する２つの独立した８－ＰＡＭマッパ１２４Ｃ－１，１２４Ｃ－２からなる。
【0033】
ＰＡＭシンボルにおいて符号化されたビットは、受信機において受信されたＰＡＭシンボルがデマップされるときに、ロバストレベル、言い換えると、信頼性が異なる。これはよく知られた事実であり、グレイ符号化を用いた８－ＰＡＭシンボルにおける異なるロバストレベルを説明するための概略図を図１０に示す。
ロバストレベルが異なるのは、ビットの値が０である部分とビットが１である部分との距離が３つのビットｂ1、ｂ2、ｂ3の間で互いに異なる、ことに起因する。ビットの信頼性は、当該ビットの値が０である部分とビットが１である部分との間の平均距離に比例する。図１０に示す例では、ビットｂ1の信頼性が最も低く、ビットｂ2の信頼性が２番目に低く、ビットｂ3の信頼性が最も高い。
ロバストレベルが異なるのは、ビットの値が０である部分とビットが１である部分との距離が３つのビットｂ1、ｂ2、ｂ3の間で互いに異なる、ことに起因する。ビットの信頼性は、当該ビットの値が０である部分とビットが１である部分との間の平均距離に比例する。図１０に示す例では、ビットｂ1の信頼性が最も低く、ビットｂ2の信頼性が２番目に低く、ビットｂ3の信頼性が最も高い。
【0034】
ビットの伝送レート、即ち、ＢＩＣＭの容量を増大するために、非均一コンステレーションが初めてＤＶＢ－ＮＧＨ規格において取り入れられた。この増大は、ＰＡＭコンステレーションのポイント間の間隔を変えることによって達成され、いわゆる１Ｄ－ＮＵ－ＰＡＭｓが得られる。そして、次に、１Ｄ－ＮＵ－ＰＡＭｓから正方形の非均一コンステレーションが得られる。
【0035】
ＡＴＳＣ３．０において、このアイデアは、二次元の非均一コンステレーション、いわゆる、２Ｄ－ＮＵＣｓを取り入れることによって、さらに改善されている。２Ｄ－ＮＵＣｓは、受信された複素セルのＩ（In-phase）成分とＱ（quadrature）成分が依存しあうため、受信機でのデマッピングの複雑さの増大を伴う。より高いデマッピングの複雑さは、ＡＴＳＣ３．０ではコンステレーションの次数が１０２４まで許容されると考えられる。その上、４０９６－ＱＡＭコンステレーション用のＰＡＭに基づくコンステレーションのみが許可されることが決定されている。１Ｄ－６４ ＮＵ－ＰＡＭに基づく４０９６－ＱＡＭコンステレーションの一例を図１１に示す。
【0036】
ＱＡＭシンボルのビット数をＢで表す。ＱＡＭコンステレーションは正方形であるので、Ｂは偶数である。さらに、正方形ＱＡＭシンボルは２つの同じ型のＰＡＭシンボルからなるので、ＱＡＭシンボルに符号化されるビットは同じロバストレベルを持つペアにグループ分けすることができる。ＱＡＭシンボルに符号化されるビットの集まりをコンステレーションワードと呼ぶ。
【0037】
次に、ビットインタリーバ１２２について説明する。
通常、ＬＤＰＣ符号語のビットは異なる重要度を有し、コンステレーションのビットは異なるロバストレベルを有する。直接、つまり、インタリービングせずに、ＬＤＰＣ符号語のビットをＱＡＭコンステレーションのビットにマッピングする場合、最適な性能が得られない。この性能の低下を防ぐために、符号語のビットをコンステレーションにマッピングする前にインタリーブする必要がある。
通常、ＬＤＰＣ符号語のビットは異なる重要度を有し、コンステレーションのビットは異なるロバストレベルを有する。直接、つまり、インタリービングせずに、ＬＤＰＣ符号語のビットをＱＡＭコンステレーションのビットにマッピングする場合、最適な性能が得られない。この性能の低下を防ぐために、符号語のビットをコンステレーションにマッピングする前にインタリーブする必要がある。
【0038】
このために、ビットインタリーバ１２２が、図２に示すように、ＬＤＰＣエンコーダ１２１とＱＡＭマッパ１２４との間に設けられている。注意深くビットインタリーバ１２２を設計することによって、ＬＤＰＣ符号語のビットとコンステレーションによって符号化されるビットとの間で最適な関係を得ることができ、性能の向上につながる。通常、性能の評価基準は、信号対雑音比（signal-to-noise ratio：ＳＮＲ）の関数としてのビットエラーレート（bit error rate：ＢＥＲ）又はフレームエラーレート（frame error rate：ＦＥＲ）である。
【0039】
ＬＤＰＣ符号語のビットの重要度が異なるのは、第１に、全てのビットにおいてパリティ検査（検査ノード）の数が同じになっているわけではない、ことに起因する。符号語ビット（変数ノード）に接続されるパリティ検査（検査ノード）の数が多ければ多い程、そのビットは反復ＬＤＰＣ復号処理においてより重要になる。
さらに、ＬＤＰＣ符号語のビットの重要度が異なるのは、第２に、変数ノードがＬＤＰＣ符号のターナグラフ表現においてサイクルに対して異なる接続性を有している、ことに起因する。従って、ＬＤＰＣ符号の符号語ビットに接続されるパリティ検査（検査ノード）の数が同数であったとしても、ビットの重要度が異なることがある。
さらに、ＬＤＰＣ符号語のビットの重要度が異なるのは、第２に、変数ノードがＬＤＰＣ符号のターナグラフ表現においてサイクルに対して異なる接続性を有している、ことに起因する。従って、ＬＤＰＣ符号の符号語ビットに接続されるパリティ検査（検査ノード）の数が同数であったとしても、ビットの重要度が異なることがある。
【0040】
これらの見解は当該技術分野で周知である。原則として、変数ノードに接続される検査ノードの数が多くなると、その変数ノードの重要度が大きくなる。
特にＱＣ ＬＤＰＣ符号の場合、Ｑビットの巡回ブロックに含まれる全ビットは、ビットに接続されるパリティ検査（検査ノード）の数が同数であり、ターナグラフ表現におけるサイクルに対する接続性が同じであるため、同じ重要度である。
特にＱＣ ＬＤＰＣ符号の場合、Ｑビットの巡回ブロックに含まれる全ビットは、ビットに接続されるパリティ検査（検査ノード）の数が同数であり、ターナグラフ表現におけるサイクルに対する接続性が同じであるため、同じ重要度である。
【0041】
次に、ＱＣ ＬＤＰＣ符号語のビットをコンステレーションワードにマッピングする方法について記載する。このマッピングは図２のビットインタリーバ１２２によって行われる。なお、このマッピングの方法は特許文献１（EP11006087.8）に開示されており、ここに完全に援用する。特許文献１（EP11006087.8）は、送信アンテナ数が任意の数Ｔに関するものであるが、以下では、本発明に関連する場合、つまり送信アンテナ数Ｔが１である場合について説明する。
【0042】
特許文献１（EP11006087.8）によれば、ＱＣ ＬＤＰＣ符号語のビットは、
（ｉ）各コンステレーションワードはＱＣ ＬＤＰＣ符号語のＢ／２個の巡回ブロックのビットから作られ、
（ｉｉ）同じＱＡＭシンボルに符号化され、ロバストレベルが同じである、コンステレーションワードのビットの各ペアは、同じ巡回ブロックのビットから作られる、
ようにコンステレーションワードにマッピングされる。
（ｉ）各コンステレーションワードはＱＣ ＬＤＰＣ符号語のＢ／２個の巡回ブロックのビットから作られ、
（ｉｉ）同じＱＡＭシンボルに符号化され、ロバストレベルが同じである、コンステレーションワードのビットの各ペアは、同じ巡回ブロックのビットから作られる、
ようにコンステレーションワードにマッピングされる。
【0043】
特に、Ｂ／２個の巡回ブロックのＱ×Ｂ／２個のビットは、Ｑ／２個の空間多重ブロックにマッピングされる。この場合、Ｂ／２個の巡回ブロックをセクションと呼ぶ。
図１２（ａ）から図１２（ｃ）は、図２のＢＩＣＭエンコーダ１２０の一例を説明するための図である。
図１２（ａ）は４つのセクションで２４個の巡回ブロックに関する配置を示す。図１２（ａ）の例では、１セクション当たりの巡回ブロックの数はＢ／２＝１２／２＝６である。
図１２（ａ）から図１２（ｃ）は、図２のＢＩＣＭエンコーダ１２０の一例を説明するための図である。
図１２（ａ）は４つのセクションで２４個の巡回ブロックに関する配置を示す。図１２（ａ）の例では、１セクション当たりの巡回ブロックの数はＢ／２＝１２／２＝６である。
【0044】
図１２（ｂ）は、ＤＶＢ－ＮＧＨに基づく図２のＢＩＣＭエンコーダ１２０のビットインタリーバ１２２からＱＡＭマッパ１２４（一対のＰＡＭマッパ１２４－１、１２４－２を含む。）までの経路の構造の一例を示す図である。
図２のＬＤＰＣエンコーダ１２１によって生成されたＬＤＰＣ符号語は図１２（ｂ）のビットインタリーバ１２２に供給される。ビットインタリーバ１２２は１セクション当たり６巡回ブロックである。なお、図１２（ａ）の各セクションに対して、図１２（ｂ）のビットインタリーバ１２２及びＱＡＭマッパ１２４（一対のＰＡＭマッパ１２４－１、１２４－２を含む。）によって処理が行われる。ビットインタリーバ１２２は、供給されるビットの並び順を替え、それから並び替え後のビットを対応するコンステレーションワードの実数部と虚数部とに配置する。一対のＰＡＭマッパ１２４－１、１２４－２は、６４－ＰＡＭコンステレーションを用いて、ビット（ｂ1,Re，ｂ2,Re，・・・，ｂ6,Re）を複素シンボルｓ１の実数成分（Ｒｅ）に、ビット（ｂ1,Im，ｂ2,Im，・・・，ｂ6,Im）を複素シンボルｓ１の虚数成分（Ｉｍ）にマッピングする。
図２のＬＤＰＣエンコーダ１２１によって生成されたＬＤＰＣ符号語は図１２（ｂ）のビットインタリーバ１２２に供給される。ビットインタリーバ１２２は１セクション当たり６巡回ブロックである。なお、図１２（ａ）の各セクションに対して、図１２（ｂ）のビットインタリーバ１２２及びＱＡＭマッパ１２４（一対のＰＡＭマッパ１２４－１、１２４－２を含む。）によって処理が行われる。ビットインタリーバ１２２は、供給されるビットの並び順を替え、それから並び替え後のビットを対応するコンステレーションワードの実数部と虚数部とに配置する。一対のＰＡＭマッパ１２４－１、１２４－２は、６４－ＰＡＭコンステレーションを用いて、ビット（ｂ1,Re，ｂ2,Re，・・・，ｂ6,Re）を複素シンボルｓ１の実数成分（Ｒｅ）に、ビット（ｂ1,Im，ｂ2,Im，・・・，ｂ6,Im）を複素シンボルｓ１の虚数成分（Ｉｍ）にマッピングする。
【0045】
図１２（ｃ）は図１２（ｂ）のビットインタリーバ１２２によって実行されるビットの並び替えを説明するための図である。図１２（ｃ）に示すように、ビットインタリーバ１２２は、符号語の１セクションの全ビットを行列に行方向に（row-by-row）書き込み、書き込んだビットを当該行列から列方向に（column-by-column）読み出す、ことと等価な処理を実行する。なお、この行列はＢ／２行Ｑ列である。
【0046】
図１３（ａ）から図１３（ｃ）は、図２のＢＩＣＭエンコーダ１２０の他の例を説明するための図である。図１３（ａ）から図１３（ｃ）は、夫々、ＡＴＳＣ３．０に基づく配置を示していることを除くと、図１２（ａ）から図１２（ｃ）と類似している。
図１３（ａ）は２つのセクションで２４個の巡回ブロックに関する配置を示す。図１３（ａ）の例では、図１２（ａ）の場合と異なり、１セクション当たりの巡回ブロックの数は、ＱＡＭシンボルのビット数Ｂであり、図１３（ａ）の例では１２である。
図１３（ａ）は２つのセクションで２４個の巡回ブロックに関する配置を示す。図１３（ａ）の例では、図１２（ａ）の場合と異なり、１セクション当たりの巡回ブロックの数は、ＱＡＭシンボルのビット数Ｂであり、図１３（ａ）の例では１２である。
【0047】
図１３（ｂ）は、ＡＴＳＣ３．０に基づく図２のＢＩＣＭエンコーダ１２０のビットインタリーバ１２２からＱＡＭマッパ１２４までの経路の構造の一例を示す図である。
図２のＬＤＰＣエンコーダ１２１によって生成されたＬＤＰＣ符号語は図１３（ｂ）のビットインタリーバ１２２に供給される。ビットインタリーバ１２２は１セクション当たり１２巡回ブロックである。なお、図１３（ａ）の各セクションに対して、図１３（ｂ）のビットインタリーバ１２２及びＱＡＭマッパ１２４によって処理が行われる。ビットインタリーバ１２２は、供給されるビットの並び順を替える。ＱＡＭマッパ１２４は、４０９６－ＱＡＭコンステレーションを用いて、ビット（ｂ0，ｂ1，・・・，ｂ11）を複素シンボルｓ１にマッピングする。
図２のＬＤＰＣエンコーダ１２１によって生成されたＬＤＰＣ符号語は図１３（ｂ）のビットインタリーバ１２２に供給される。ビットインタリーバ１２２は１セクション当たり１２巡回ブロックである。なお、図１３（ａ）の各セクションに対して、図１３（ｂ）のビットインタリーバ１２２及びＱＡＭマッパ１２４によって処理が行われる。ビットインタリーバ１２２は、供給されるビットの並び順を替える。ＱＡＭマッパ１２４は、４０９６－ＱＡＭコンステレーションを用いて、ビット（ｂ0，ｂ1，・・・，ｂ11）を複素シンボルｓ１にマッピングする。
【0048】
図１３（ｃ）は図１３（ｂ）のビットインタリーバ１２２によって実行されるビットの並び替えを説明するための図である。図１３（ｃ）に示すように、ビットインタリーバ１２２は、符号語の１セクションの全ビットを行列に行方向に（row-by-row）書き込み、書き込んだビットを当該行列から列方向に（column-by-column）読み出す、ことと等価な処理を実行する。なお、この行列はＢ行Ｑ列である。
【0049】
≪実施の形態≫
上述したように、所定のＬＤＰＣ符号の異なる巡回ブロックは、ビットの重要度が当該ビットが接続される検査ノードの数に依存するため、重要度が異なっている可能性がある。従って、巡回ブロックの重要度と、この巡回ブロックがマップされるコンステレーションワードのビットのロバストとを合わすことによって、送信性能の向上が図られる可能性がある。特に、重要度が最も高い巡回ブロックのビットを、ロバストが最も強いコンステレーションワードのビットにマッピングする。逆に、重要度が最も低い巡回ブロックのビットを、ロバストが最も弱いコンステレーションワードのビットにマッピングする。
上述したように、所定のＬＤＰＣ符号の異なる巡回ブロックは、ビットの重要度が当該ビットが接続される検査ノードの数に依存するため、重要度が異なっている可能性がある。従って、巡回ブロックの重要度と、この巡回ブロックがマップされるコンステレーションワードのビットのロバストとを合わすことによって、送信性能の向上が図られる可能性がある。特に、重要度が最も高い巡回ブロックのビットを、ロバストが最も強いコンステレーションワードのビットにマッピングする。逆に、重要度が最も低い巡回ブロックのビットを、ロバストが最も弱いコンステレーションワードのビットにマッピングする。
【0050】
図１４は本発明の実施の形態に係るビットインタリーバの一構成例を示すブロック図である。図１４の例では、ＬＤＰＣ符号語は夫々がＱ＝８ビットからなるＮ＝１２個の巡回ブロックＱＢ１，ＱＢ２，・・・，ＱＢ１２からなる。
ビットインタリーバにおいて、第１のステージにおいて、巡回ブロック内でのビットの並び順に影響を与えることなく、符号語内での巡回ブロックの並び順を替えるために、符号語に対して巡回ブロックパーミュテーション（QB permutation：ＱＢパーミュテーション）が実行される。この第１のステージの処理は巡回ブロックパーミュテーションユニット２１０によって行われる。
ビットインタリーバにおいて、第１のステージにおいて、巡回ブロック内でのビットの並び順に影響を与えることなく、符号語内での巡回ブロックの並び順を替えるために、符号語に対して巡回ブロックパーミュテーション（QB permutation：ＱＢパーミュテーション）が実行される。この第１のステージの処理は巡回ブロックパーミュテーションユニット２１０によって行われる。
【0051】
第２のステージにおいて、巡回ブロック内でのビットの並び順を替えるために、巡回ブロックに対して巡回ブロック内パーミュテーション（Intra-QB permutation：Ｉｎｔｒａ－ＱＢパーミュテーション）が実行される。この第２のステージの処理は巡回ブロック内パーミュテーションユニット２２０－１～２２０－１２によって実行される。なお、第２のステージは存在しなくてもよい。
【0052】
第３のステージにおいて、第１のステージ及び第２のステージが実行された後、符号語の各巡回ブロックのビットがコンステレーションワードにマップされる。この第３のステージは、符号語を複数のセクションに分割し、セクション毎にコンステレーションワードにマッピングする（セクションパーミュテーション）ことによって実装可能である。例えば、巡回ブロック内パーミュテーションユニットの後段に、図１３（ａ）から図１３（ｃ）を用いて説明したビットインタリーバ１２２と同等の機能を有するインタリーバ（セクションインタリーバ）を配置することによって実現される。
【0053】
発明者は、巡回ブロックパーミュテーションを最適化することによって、即ち、異なる信頼性のコンステレーションビットと異なる重要度の巡回ブロックとを合わせる巡回ブロックパーミュテーションを選択することによって、所定のＬＤＰＣ符号に対する通信性能が向上することを悟った。
しかしながら、巡回ブロックのコンステレーションワードビットへのマッピングは、簡単なことではない。最適化された巡回ブロックパーミュテーションを見つけることは、解析的な解法が現在のところ知られていないため、非常に時間を要する作業である。本発明において開示された最適な巡回ブロックパーミュテーションを見つけるために使用された方法は次のステップからなり、異なるコンステレーション及び異なる符号化率の夫々に対して適用される。
しかしながら、巡回ブロックのコンステレーションワードビットへのマッピングは、簡単なことではない。最適化された巡回ブロックパーミュテーションを見つけることは、解析的な解法が現在のところ知られていないため、非常に時間を要する作業である。本発明において開示された最適な巡回ブロックパーミュテーションを見つけるために使用された方法は次のステップからなり、異なるコンステレーション及び異なる符号化率の夫々に対して適用される。
【0054】
予備ステップにおいて、非常に多くの数（１ｅ４・・・１ｅ５）の巡回ブロックパーミュテーションを制約なくランダムに生成する。これらの巡回ブロックパーミュテーションに対して、Ｍｏｎｔｅ－Ｃａｒｌｏシミュレーションが、ブロックエラーレート（block error rate：ＢＬＥＲ）の所定の目標値における、閾値信号対雑音比（signal-to-noise ratio：ＳＮＲ）を求めるために、ブラインドデマッピング及び反復デマッピングを用いて実行される。閾値ＳＮＲが最も低い、即ち、最も性能の良い、巡回ブロックパーミュテーションが保持される。
【0055】
発明者は、ブラインドデマッピングに対する巡回ブロックパーミュテーションの最適化は反復デマッピングでは最適な性能にならず、逆もまた然りである、ことを悟った。ブラインドデマッピングと反復デマッピングの両方に対して良い性能が得られる巡回ブロックパーミュテーションを見つけることは、困難な課題のまま残る。
従って、ブラインドデマッピングと反復デマッピングの両方に対して良い性能が得られる巡回ブロックパーミュテーションを提示することが本発明の目的である。
従って、ブラインドデマッピングと反復デマッピングの両方に対して良い性能が得られる巡回ブロックパーミュテーションを提示することが本発明の目的である。
【0056】
予備ステップから、様々な巡回ブロックパーミュテーションに対するＳＮＲの範囲が求められる。それから、閾値ＳＮＲがブラインドデマッピングに対して良い性能が得られる巡回ブロックパーミュテーションのみを選択するために設定される。良い性能とは低ＳＮＲを意味する。閾値ＳＮＲは低く設定し過ぎるべきではない。なぜなら、閾値ＳＮＲを低く設定し過ぎると、反復デマッピングに対して非常に良い性能が得られる多くの巡回ブロックパーミュテーションを除外してしまうからである。一方で、ブラインドデマッピングに対して厳しく最適化された巡回ブロックパーミュテーションを反復デマッピングに用いた場合、性能が悪くなってしまう。初期の閾値ＳＮＲを適切に選択することは経験の問題である。
【0057】
第１の選択ステップにおいて、多くの数の巡回ブロックパーミュテーションを制約なくランダムに生成する。各巡回ブロックパーミュテーションに対して、ブラインドデマッピングに関するＢＬＥＲ曲線が、例えば、Ｍｏｎｔｅ－Ｃａｒｌｏシミュレーションを使って、求められる。ＢＬＥＲの目標値におけるＳＮＲが予め定められた閾値ＳＮＲより低い巡回ブロックパーミュテーションのみが保持される。その保持された巡回ブロックパーミュテーションに対して、反復デマッピングに関するＢＬＥＲ曲線が求められ、最も良い巡回ブロックパーミュテーションが保持される。
【0058】
第２の選択ステップにおいて、第１の選択ステップによって選択された巡回ブロックパーミュテーションから求められる、中ぐらいの数の巡回ブロックパーミュテーションを制約を受けてランダムに生成する。そして、第１の選択ステップの選択基準が適用される。制約を受けた巡回ブロックパーミュテーションは、一つのランダムに選択されたセクションの巡回ブロックに対して、ランダムパーミュテーションを適用することによって、求められる。この制約を適用することによって、性能の変化が小さく、第１の選択ステップで既に選択された性能の良い巡回ブロックパーミュテーションの周りに集中する、ことが保証さる。この方法により、ブラインドの制約を受けていない検索を使うよりもより効果的に良い性能の巡回ブロックパーミュテーションを見つけることができる。
【0059】
第３の選択ステップにおいて、第２の選択ステップによって選択された巡回ブロックパーミュテーションから求められる、中ぐらいの数の巡回ブロックパーミュテーションを制約を受けてランダムに生成する。そして、第１の選択ステップの選択基準が適用される。制約を受けた巡回ブロックパーミュテーションは、同じロバストレベルを持つビットに対して、ランダムパーミュテーションを適用することによって求められる。従って、性能の変化は、かなり小さく、ブラインドデマッピングよりも反復デマッピングに影響を及ぼす。よって、反復デマッピングに関する性能は、ブラインドデマッピングに関する性能を犠牲にすることなく、最適化される。
【0060】
発明者は、巡回ブロックパーミュテーションの最適化を、符号化率６／１５、７／１５、８／１５の夫々に対して実施した。また、発明者は、巡回ブロックパーミュテーションの最適化と同時に、符号化率６／１５、７／１５、８／１５とともに使用される最適な非均一コンステレーションの決定を行った。以下、符号化率６／１５、７／１５、８／１５の夫々に対する最適化されたＱＢパーミュテーション及び非均一コンステレーションを示す。
【0061】
表１及び表２は、夫々、本発明に係る符号化率が６／１５である場合の巡回ブロックパーミュテーション及び非均一４０９６－ＱＡＭコンステレーションを構成する非均一６４－ＰＡＭコンステレーションを示すテーブルである。
但し、表１並びに後述する表３及び表５において、巡回ブロックのインデックスは０から始まり、１７９までである。「j-th block of Group-wise Interleaver Output」は、巡回ブロックが並び替えられた後の符号語内での巡回ブロックのインデックスを示す。また、「π（j）-th block of Group-wise Interleaver Input」は巡回ブロックが並び替えられる前の符号語内での巡回ブロックのインデックスを示す。また、表２並びに後述する表３及び表５において、アドレスラベルｘは０から始まり、６３まである。「Address Label x (integer, MSB first)」は、ビットの最上位ビット（most significant bit：ＭＳＢ）のアドレスラベルが「０」、最上位ビットの次のビットのアドレスラベルが「１」である。「PAM spots p(x)」はアドレスラベルに対応するＰＡＭシンボルの実数値を示す。
但し、表１並びに後述する表３及び表５において、巡回ブロックのインデックスは０から始まり、１７９までである。「j-th block of Group-wise Interleaver Output」は、巡回ブロックが並び替えられた後の符号語内での巡回ブロックのインデックスを示す。また、「π（j）-th block of Group-wise Interleaver Input」は巡回ブロックが並び替えられる前の符号語内での巡回ブロックのインデックスを示す。また、表２並びに後述する表３及び表５において、アドレスラベルｘは０から始まり、６３まである。「Address Label x (integer, MSB first)」は、ビットの最上位ビット（most significant bit：ＭＳＢ）のアドレスラベルが「０」、最上位ビットの次のビットのアドレスラベルが「１」である。「PAM spots p(x)」はアドレスラベルに対応するＰＡＭシンボルの実数値を示す。
【0062】
【表1】
【0063】
【表2】
【0064】
表３及び表４は、夫々、本発明に係る符号化率が７／１５である場合の巡回ブロックパーミュテーション及び非均一４０９６－ＱＡＭコンステレーションを構成する非均一６４－ＰＡＭコンステレーションを示すテーブルである。
【0065】
【表3】
【0066】
【表4】
【0067】
表５及び表６は、夫々、本発明に係る符号化率が８／１５である場合の巡回ブロックパーミュテーション及び非均一４０９６－ＱＡＭコンステレーションを構成する非均一６４－ＰＡＭコンステレーションを示すテーブルである。
【0068】
【表5】
【0069】
【表6】
【0070】
なお、図１４の巡回ブロックパーミュテーションユニット２１０は、ＬＤＰＣエンコーダ１２１が用いた符号の符号化率に応じて、符号化率６／１５、７／１５、及び８／１５に応じて表１、表３、及び表５の巡回ブロックパーミュテーションに基づいて符号語内の巡回ブロックの並び替えを行う。
次に、本実施の形態のＱＡＭマッパの動作について説明する。
次に、本実施の形態のＱＡＭマッパの動作について説明する。
【0071】
ＱＡＭマッパ１２４による複素セルｓ（Ｒｅ，Ｉｍ）へのマッピングは、次の数４を計算することによって行われる。但し、非均一ＰＡＭ座標ｐ（ｘ）は、符号化率６／１５の場合は表２から、符号化率７／１５の場合は表４から、符号化率８／１５の場合は表６から得られる。
【0072】
【数4】
【0073】
但し、実数部ｐ（ｘ’）のアドレスラベルｘ’は、図１４の後段に配置される、図１３（ａ）から図１３（ｃ）を用いて説明したビットインタリーバ１２２と同等の機能を有するインタリーバ（セクションインタリーバ）（セクション当たりの巡回ブロック数はＢ）から出力される偶数番号のビットｂ0、ｂ2、ｂ4、ｂ6、ｂ8、ｂ10を用いて数５から計算される。
【0074】
【数5】
【0075】
また、虚数部ｐ（ｘ”）のアドレスラベルｘ”は、上記のセクションインタリーバから出力される奇数番号のビットｂ1、ｂ3、ｂ5、ｂ7、ｂ9、ｂ11を用いて数６から計算される。
【0076】
【数6】
【0077】
上述した巡回ブロックパーミュテーション（例えば表１、表３、表５）と非均一ＱＡＭコンステレーション（例えば表２、表４、表６）は、デジタル通信システムにおける送信機側と受信機の両方に関連する。上述した巡回ブロックパーミュテーションの夫々は一意に逆の巡回ブロックパーミュテーションを定義し、上述した巡回ブロックパーミュテーションの一つが送信機側でのビットインタリービングに使用され、その逆の巡回ブロックパーミュテーションが受信機側でのビットデインタリービングに使用される。さらに、上述した非均一ＱＡＭコンステレーション（２次元非均一コンステレーション）の上記の定義に基づいて、コンステレーションワード即ち符号語のビットを送信に使用される複素セルにマッピングすることが送信機において行われ、受信された複素セルのデマッピングが通信チャネルの他方での受信機において行われる。
【0078】
上述した巡回ブロックパーミュテーションと上述した非均一４０９６－ＱＡＭコンステレーションは、夫々、符号化率が６／１５、７／１５、８／１５である特別なＬＤＰＣ符号に対して最適化されている。
この符号化率６／１５で符号長６４８００符号ビットのＬＤＰＣ符号の定義を表７－１、表７－２に示す。なお、実際は、表７－１の最後の行の次に表７－２の最初の行が続くことによってＬＤＰＣ符号の定義は完成する。
この符号化率６／１５で符号長６４８００符号ビットのＬＤＰＣ符号の定義を表７－１、表７－２に示す。なお、実際は、表７－１の最後の行の次に表７－２の最初の行が続くことによってＬＤＰＣ符号の定義は完成する。
【0079】
【表7-1】
【0080】
【表7-2】
【0081】
この符号化率７／１５で符号長６４８００符号ビットのＬＤＰＣ符号の定義を表８－１及び表８－２に示す。なお、実際は、表８－１の最後の行の次に表８－２の最初の行が続くことによってＬＤＰＣ符号の定義は完成する。
【0082】
【表8-1】
【0083】
【表8-2】
【0084】
この符号化率８／１５で符号長６４８００符号ビットのＬＤＰＣ符号の定義を表９－１及び表９－２に示す。なお、実際は、表９－１の最後の行の次に表９－２の最初の行が続くことによってＬＤＰＣ符号の定義は完成する。
【0085】
【表9-1】
【0086】
【表9-2】
【0087】
以下、ＬＤＰＣエンコーダ１２１が行うパリティビットの演算処理を説明する。
符号化率が６／１５、７／１５であるＬＤＰＣ符号は次のアルゴリズムに基づいて定義される。
ＬＤＰＣ符号は、情報ブロックｓ＝（ｓ0，ｓ1，・・・，ｓK-1）を符号化し、これによって、符号長Ｎ＝Ｋ＋Ｍ1＋Ｍ2の符号語Λ＝（λ0，λ1，・・・，λN-1）＝（λ0，λ1，・・・，λk-1，ｐ0，ｐ1，・・・，ｐM1+M2-1）を生成する、ために使用される。
符号化率が６／１５、７／１５であるＬＤＰＣ符号は次のアルゴリズムに基づいて定義される。
ＬＤＰＣ符号は、情報ブロックｓ＝（ｓ0，ｓ1，・・・，ｓK-1）を符号化し、これによって、符号長Ｎ＝Ｋ＋Ｍ1＋Ｍ2の符号語Λ＝（λ0，λ1，・・・，λN-1）＝（λ0，λ1，・・・，λk-1，ｐ0，ｐ1，・・・，ｐM1+M2-1）を生成する、ために使用される。
【0088】
但し、符号化率６／１５の場合、Ｍ1＝１０８０、Ｍ2＝３７８００、Ｑ1＝３、Ｑ2＝１０５である。また、符号化率７／１５の場合、Ｍ1＝１０８０、Ｍ2＝３３４８０、Ｑ1＝３、Ｑ2＝９３である。
ＬＤＰＣエンコーダ１２１はパリティビットを次のようにして計算する。
（１） 数７の初期化を行う。
ＬＤＰＣエンコーダ１２１はパリティビットを次のようにして計算する。
（１） 数７の初期化を行う。
【0089】
【数7】
【0090】
（２） λm（但し、ｍ＝０，１，・・・，３５９）に対して、数８を用いてパリティビットアドレスにおいてλmを累積する。
【0091】
【数8】
【0092】
但し、ｘは最初のビットλ0に対応するパリティビットアキュミュレータのアドレスを示す。なお、ｍｏｄはモジューロ演算子（modulo operator）を表す（以下において同様）。
（３） ３６０番目の情報ビットλLに対して、パリティビットアキュミュレータのアドレスは、符号化率６／１５の場合表７－１及び表７－２に基づく定義の２行目で与えられ、符号化率７／１５の場合表８－１及び表８－２に基づく定義の２行目で与えられる。同様の方法で、次のλm（但し、ｍ＝Ｌ＋１，Ｌ＋２，・・・，Ｌ＋３５９）に対するパリティビットアキュミュレータのアドレスが、数９を用いて得られる。
（３） ３６０番目の情報ビットλLに対して、パリティビットアキュミュレータのアドレスは、符号化率６／１５の場合表７－１及び表７－２に基づく定義の２行目で与えられ、符号化率７／１５の場合表８－１及び表８－２に基づく定義の２行目で与えられる。同様の方法で、次のλm（但し、ｍ＝Ｌ＋１，Ｌ＋２，・・・，Ｌ＋３５９）に対するパリティビットアキュミュレータのアドレスが、数９を用いて得られる。
【0093】
【数9】
【0094】
但し、ｘはλLのアドレスを示し、符号化率６／１５の場合表７－１及び表７－２に基づく定義の２行目の値であり、符号化率７／１５の場合表８－１及び表８－２に基づく定義の２行目の値である。
（４） 同様の方法で、３６０個の新しい情報ビットのグループ毎に、符号化率６／１５の場合表７－１及び表７－２に基づく定義の新しい行が、符号化率７／１５の場合表８－１及び表８－２に基づく定義の新しい行が、パリティビットアキュミュレータのアドレスを見つけるために使用される。
（４） 同様の方法で、３６０個の新しい情報ビットのグループ毎に、符号化率６／１５の場合表７－１及び表７－２に基づく定義の新しい行が、符号化率７／１５の場合表８－１及び表８－２に基づく定義の新しい行が、パリティビットアキュミュレータのアドレスを見つけるために使用される。
【0095】
（５） λ0からλK-1までの符号語ビットが処理された後、数１０に示す演算をｉ＝１から始めて順番に行う。
【0096】
【数10】
【0097】
（６） λKからλK+M1-1までのパリティビットは、数１１に示すＬ＝３６０のインタリービング演算を用いて得られる。
【0098】
【数11】
【0099】
（７） λKからλK+M1-1までの新しいＬ＝３６０の符号語ビットのグループ毎に、パリティビットアキュミュレータのアドレスが、符号化率６／１５の場合表７－１及び表７－２に基づく定義の新しい行を、符号化率７／１５の場合表８－１及び表８－２に基づく定義の新しい行を用い、数１２から計算される。
【0100】
【数12】
【0101】
但し、ｘは符号語ビットの各グループの先頭の符号ビットに対応するアドレスを示し、符号化率６／１５の場合表７－１及び表７－２に基づく定義の各グループに対応する行の値であり、符号化率７／１５の場合表８－１及び表８－２に基づく定義の各グループに対応する行の値である。
（８） λKからλK+M1-1までの符号語ビットが処理された後、λK+M1からλK+M1+M2-1までのパリティビットは、数１３に示すＬ＝３６０のインタリービング演算を用いて得られる。
（８） λKからλK+M1-1までの符号語ビットが処理された後、λK+M1からλK+M1+M2-1までのパリティビットは、数１３に示すＬ＝３６０のインタリービング演算を用いて得られる。
【0102】
【数13】
【0103】
（９） 符号語のビットλi（ｉ＝０，１，・・・，Ｎ－１）は続いてビットインタリーバの巡回ブロックパーミュテーションユニット２１０に送られる。
符号化率が８／１５であるＬＤＰＣ符号は次のアルゴリズムによって定義される。
（１） ＬＤＰＣ符号語のビットをｃ0，ｃ1，・・・，ｃN-1と表記し、最初のＫビットは情報ビットに等しく、数１４で表される。
符号化率が８／１５であるＬＤＰＣ符号は次のアルゴリズムによって定義される。
（１） ＬＤＰＣ符号語のビットをｃ0，ｃ1，・・・，ｃN-1と表記し、最初のＫビットは情報ビットに等しく、数１４で表される。
【0104】
【数14】
【0105】
そして、パリティビットｐk＝ｃk+KはＬＤＰＣエンコーダ１２１によって次のように計算される。
（２） 数１５の初期化を行う。
（２） 数１５の初期化を行う。
【0106】
【数15】
【0107】
但し、Ｎ＝６４８００、Ｋ＝Ｎ×符号化率である。
（３）ｋが０以上Ｋ未満に対して、ｋを３６０で割った値より大きくない最大の整数をｉとし、ｌ＝ｋ ｍｏｄ ３６０とする。全てのｊに対してｉkをｐq(i,j,k)に数１６に示すように累積する。
（３）ｋが０以上Ｋ未満に対して、ｋを３６０で割った値より大きくない最大の整数をｉとし、ｌ＝ｋ ｍｏｄ ３６０とする。全てのｊに対してｉkをｐq(i,j,k)に数１６に示すように累積する。
【0108】
【数16】
【0109】
但し、ｗ（ｉ）は表９－１と表９－２に基づく定義に基づくインデックスリストにおけるｉ行目における要素の数である。
（４）０＜ｋ＜Ｎ－Ｋの全てのｋに対して、数１７の処理を行う。
（４）０＜ｋ＜Ｎ－Ｋの全てのｋに対して、数１７の処理を行う。
【0110】
【数17】
【0111】
（５） 上記のステップまでで、全符号語ビットｃ0，ｃ1，・・・，ｃN-1が得られる。数１８に示すパリティインタリーバが最後のＮ－Ｋ個の符号語ビットに対して適用される。
【0112】
【数18】
【0113】
パリティインタリーバの役割は、ＬＤＰＣパリティ検査行列のパリティパートの階段状の構造を、当該行列の情報パートに類似した疑似巡回構造に変換することである。パリティインタリーブされた符号語ビットｃ0，ｃ1，・・・，ｃN-1がビットインタリーバの巡回ブロックパーミュテーションユニット２１０に送られる。
パラメータｑ（ｉ，ｊ，０）は表９－１及び表９－２に基づく定義に基づくインデックスリストにおけるｉ行目のｊ番目のエントリを示し、数１９の関係を満たす。
パラメータｑ（ｉ，ｊ，０）は表９－１及び表９－２に基づく定義に基づくインデックスリストにおけるｉ行目のｊ番目のエントリを示し、数１９の関係を満たす。
【0114】
【数19】
【0115】
全アキュミュレーションはＧＦ（２）に関する加算によって実現される。符号化率８／１５の場合、Ｒは８４である。
≪補足（その１）≫
本発明は上記の実施の形態で説明した内容に限定されず、本発明の目的とそれに関連又は付随する目的を達成するためのいかなる形態においても実施可能であり、例えば、以下であってもよい。
≪補足（その１）≫
本発明は上記の実施の形態で説明した内容に限定されず、本発明の目的とそれに関連又は付随する目的を達成するためのいかなる形態においても実施可能であり、例えば、以下であってもよい。
【0116】
（１） 本発明は、添付した図面において説明される特別な実施の形態を参照することによって、特に、キーパラメータＮ、Ｍ、Ｑの値として一例を提示することによって、記述されている。しかしながら、本発明は、このパラメータの特定の組み合わせによって限定されるものではない。事実、本発明は、ＤＶＢ－Ｔ２規格において記載されているような、又は、類似の規格によって定義されているような、これらのパラメータに対する値（正の整数）の実用的に関連するいかなる組み合わせに対して適用可能である。
【0117】
（２） 本発明は、ソフトウェアおよびハードウェアの双方において、開示された方法やデバイスを実装するために特定の形態に制限されるものではない。
特に、本発明は、コンピュータ、マイクロプロセッサ、マイクロコントローラなどが本発明の実施の形態に従う方法のすべてのステップを実行できるように適合されたコンピュータ実行可能命令を具現化したコンピュータ読み取り可能媒体の形態で実装されてもよい。
また、本発明は、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ－Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の形態や、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）の形態で実装されてもよい。
特に、本発明は、コンピュータ、マイクロプロセッサ、マイクロコントローラなどが本発明の実施の形態に従う方法のすべてのステップを実行できるように適合されたコンピュータ実行可能命令を具現化したコンピュータ読み取り可能媒体の形態で実装されてもよい。
また、本発明は、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ－Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の形態や、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）の形態で実装されてもよい。
【0118】
（３） 本発明は、ＱＣ ＬＤＰＣ符号と高次のコンステレーションに基づくデジタル通信システムに関する。本発明は、ＬＤＰＣ符号のビットを並び替える特別なパーミュテーションと、インタリーブされた符号語を伝送する特別な非均一コンステレーションを提供する。パーミュテーションと非均一コンステレーションは、６／１５、７／１５、又は、８／１５の符号化率において、連携して最適化されている。
【0119】
≪補足（その２）≫
本発明に係る通信方法等についてまとめる。
（１） 第１の通信方法は、リピートアキュミュレート疑似巡回低密度パリティ検査符号を含む疑似巡回低密度パリティ検査符号を用いるデジタル通信システムにおけるデータ通信を行うデータ通信方法であって、前記疑似巡回パリティ検査符号に基づいて生成された符号語に対して巡回ブロックパーミュテーションを実行し、前記符号語はＮ個の巡回ブロックの列からなり、前記Ｎ個の巡回ブロックの夫々はＱ個のビットからなり、ＮとＱは夫々正の整数であり、前記巡回ブロックパーミュテーションは前記符号語内での巡回ブロックの並び替えである、インタリービングステップと、前記巡回ブロックパーミュテーションが実行された符号語の各ビットを非均一コンステレーションのコンステレーションポイントにマッピングするコンステレーションマッピングステップと、を有し、前記巡回ブロックパーミュテーション及び前記非均一コンステレーションは符号語の生成に用いる前記疑似巡回低密度パリティ検査符号の符号化率に基づいて選択される。
本発明に係る通信方法等についてまとめる。
（１） 第１の通信方法は、リピートアキュミュレート疑似巡回低密度パリティ検査符号を含む疑似巡回低密度パリティ検査符号を用いるデジタル通信システムにおけるデータ通信を行うデータ通信方法であって、前記疑似巡回パリティ検査符号に基づいて生成された符号語に対して巡回ブロックパーミュテーションを実行し、前記符号語はＮ個の巡回ブロックの列からなり、前記Ｎ個の巡回ブロックの夫々はＱ個のビットからなり、ＮとＱは夫々正の整数であり、前記巡回ブロックパーミュテーションは前記符号語内での巡回ブロックの並び替えである、インタリービングステップと、前記巡回ブロックパーミュテーションが実行された符号語の各ビットを非均一コンステレーションのコンステレーションポイントにマッピングするコンステレーションマッピングステップと、を有し、前記巡回ブロックパーミュテーション及び前記非均一コンステレーションは符号語の生成に用いる前記疑似巡回低密度パリティ検査符号の符号化率に基づいて選択される。
【0120】
（２） 第２の通信方法は、第１の通信方法において、
前記疑似巡回低密度パリティ検査符号の符号化率が６／１５であり、前記非均一コンステレーションが、実数座標及び虚数座標が夫々上記の表２に従って与えられる非均一６４－ＰＡＭコンステレーションである非均一４０９６－ＱＡＭコンステレーションである。
（３） 第３の通信方法は、第１または第２の通信方法において、前記疑似巡回低密度パリティ検査符号の符号化率が６／１５であり、前記巡回ブロックパーミュテーションが上記の表１に従って定義される。
前記疑似巡回低密度パリティ検査符号の符号化率が６／１５であり、前記非均一コンステレーションが、実数座標及び虚数座標が夫々上記の表２に従って与えられる非均一６４－ＰＡＭコンステレーションである非均一４０９６－ＱＡＭコンステレーションである。
（３） 第３の通信方法は、第１または第２の通信方法において、前記疑似巡回低密度パリティ検査符号の符号化率が６／１５であり、前記巡回ブロックパーミュテーションが上記の表１に従って定義される。
【0121】
（４） 第４の通信方法は、第１の通信方法において、前記疑似巡回低密度パリティ検査符号の符号化率が７／１５であり、前記非均一コンステレーションが、実数座標及び虚数座標が夫々上記の表４に従って与えられる非均一６４－ＰＡＭコンステレーションである非均一４０９６－ＱＡＭコンステレーションである。
（５） 第５の通信方法は、第１または第４の通信方法において、前記疑似巡回低密度パリティ検査符号の符号化率が７／１５であり、前記巡回ブロックパーミュテーションが上記の表３に従って定義される。
（５） 第５の通信方法は、第１または第４の通信方法において、前記疑似巡回低密度パリティ検査符号の符号化率が７／１５であり、前記巡回ブロックパーミュテーションが上記の表３に従って定義される。
【0122】
（６） 第６の通信方法は、第１の通信方法において、前記疑似巡回低密度パリティ検査符号の符号化率が８／１５であり、前記非均一コンステレーションが、実数座標及び虚数座標が夫々上記の表６に従って与えられる非均一６４－ＰＡＭコンステレーションである非均一４０９６－ＱＡＭコンステレーションである。
（７） 第７の通信方法は、第１または第６の通信方法において、前記疑似巡回低密度パリティ検査符号の符号化率が８／１５であり、前記巡回ブロックパーミュテーションが上記の表５に従って定義される。
（７） 第７の通信方法は、第１または第６の通信方法において、前記疑似巡回低密度パリティ検査符号の符号化率が８／１５であり、前記巡回ブロックパーミュテーションが上記の表５に従って定義される。
【0123】
（８） 第８の通信方法は、第１から第７の何れかの通信方法において、前記Ｎは１８０、前記Ｑは３６０である。
（９） 第９の通信方法は、第１から第８の何れかの通信方法において、前記符号語の生成に用いる前記疑似巡回パリティ検査符号は、互いに符号化率が異なる複数の所定の疑似巡回パリティ検査符号の中から選択される。
（９） 第９の通信方法は、第１から第８の何れかの通信方法において、前記符号語の生成に用いる前記疑似巡回パリティ検査符号は、互いに符号化率が異なる複数の所定の疑似巡回パリティ検査符号の中から選択される。
【0124】
（１０） 第１の通信装置は、第１から第９の何れかの通信方法を行うデジタル通信システムにおける通信装置である。
（１１） 第１０通信方法は、リピートアキュミュレート疑似巡回低密度パリティ検査符号を含む疑似巡回低密度パリティ検査を用いるデジタル通信システムにおけるデータ通信を行うデータ通信方法であって、前記疑似巡回低密度パリティ検査符号に基づいて生成された符号語に対して巡回ブロックパーミュテーションが実行され、巡回ブロックパーミュテーションが実行された符号語のビットが非均一コンステレーションのコンステレーションマッピングされることにより得られた複素セルの夫々に対して、当該非均一コンステレーションに基づくデマッピングを行い、デマッピングの結果に対して前記巡回ブロックパーミュテーションと逆の処理を行う。
（１１） 第１０通信方法は、リピートアキュミュレート疑似巡回低密度パリティ検査符号を含む疑似巡回低密度パリティ検査を用いるデジタル通信システムにおけるデータ通信を行うデータ通信方法であって、前記疑似巡回低密度パリティ検査符号に基づいて生成された符号語に対して巡回ブロックパーミュテーションが実行され、巡回ブロックパーミュテーションが実行された符号語のビットが非均一コンステレーションのコンステレーションマッピングされることにより得られた複素セルの夫々に対して、当該非均一コンステレーションに基づくデマッピングを行い、デマッピングの結果に対して前記巡回ブロックパーミュテーションと逆の処理を行う。
【0125】
（１２） 第２の通信装置は、第１０の通信方法を行うデジタル通信システムにおける通信装置である。
【産業上の利用可能性】
【0126】
本発明は、ＱＣ ＬＤＰＣ符号とＱＡＭとを用いるＢＩＣＭシステムに利用することができる。
【符号の説明】
【0127】
１００ 送信機
１１０ 入力プロセシングユニット
１２０ ＢＩＣＭエンコーダ
１３０ ＯＦＤＭモジュレータ
１４０ アップコンバータ
１５０ ＲＦ増幅器
１２１ ＬＤＰＣエンコーダ
１２２ ビットインタリーバ
１２４ ＱＡＭマッパ
２１０ 巡回ブロックパーミュテーションユニット
２２０－１～２２０－１２ 巡回ブロック内パーミュテーションユニット
１１０ 入力プロセシングユニット
１２０ ＢＩＣＭエンコーダ
１３０ ＯＦＤＭモジュレータ
１４０ アップコンバータ
１５０ ＲＦ増幅器
１２１ ＬＤＰＣエンコーダ
１２２ ビットインタリーバ
１２４ ＱＡＭマッパ
２１０ 巡回ブロックパーミュテーションユニット
２２０－１～２２０－１２ 巡回ブロック内パーミュテーションユニット
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】