特許 7273756 半導体装置及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-05-02

(45)【発行日】2023-05-15

(54)【発明の名称】半導体装置及びその製造方法

(51)【国際特許分類】

   H01L 29/41 20060101AFI20230508BHJP

   H01L 29/43 20060101ALI20230508BHJP

   H01L 21/301 20060101ALN20230508BHJP

【ＦＩ】

H01L29/44 P

H01L29/44 S

H01L29/46

H01L21/78 B

【請求項の数】 12

(21)【出願番号】P 2020047277

(22)【出願日】2020-03-18

(65)【公開番号】P2021150419

(43)【公開日】2021-09-27

【審査請求日】2021-12-08

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(73)【特許権者】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】100119035

【弁理士】

【氏名又は名称】池上 徹真

(74)【代理人】

【識別番号】100141036

【弁理士】

【氏名又は名称】須藤 章

(74)【代理人】

【識別番号】100178984

【弁理士】

【氏名又は名称】高下 雅弘

(72)【発明者】

【氏名】隠塚 信次

(72)【発明者】

【氏名】江崎 朗

【審査官】宇多川 勉

(56)【参考文献】

【文献】特開２０２０－０２１７８６（ＪＰ，Ａ）

【文献】特開平０５－１６６９２６（ＪＰ，Ａ）

【文献】国際公開第２０１８／１９０２７１（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／４１

Ｈ０１Ｌ ２９／４３

Ｈ０１Ｌ ２１／３０１

(57)【特許請求の範囲】

【請求項1】

半導体材料を含む基板と、
前記基板の基板面の上に設けられた、金属材料を含む電極と、
前記基板面の上において、前記電極に接して設けられた、前記半導体材料および前記金属材料を含む混合部材と、
を備え、
前記基板の端部において前記基板面の一部は露出し、
前記基板面に垂直な面内において、前記電極の上面の端部は面取り部を有する半導体装置。

【請求項2】

半導体材料を含む基板と、
前記基板の基板面の上に設けられた、金属材料を含む電極と、
前記基板面の上において、前記電極に接して設けられた、前記半導体材料および前記金属材料を含む混合部材と、
を備え、
前記基板の端部において前記基板面の一部は露出し、
前記基板面に垂直な面内において、前記混合部材は、前記電極の側面に接した辺及び前記基板面に接した辺を有する三角形状を有する半導体装置。

【請求項3】

半導体材料を含む基板と、
前記基板の基板面の上に設けられた、金属材料を含む電極と、
前記基板面の上において、前記電極に接して設けられた、前記半導体材料および前記金属材料を含む混合部材と、
を備え、
前記基板の端部において前記基板面の一部は露出し、
前記電極及び前記混合部材は、前記混合部材の上面又は前記電極の上面に設けられた階段形状を有する半導体装置。

【請求項4】

前記混合部材は、前記基板面上で、前記電極の周囲に設けられている請求項１乃至請求項３いずれか一項記載の半導体装置。

【請求項5】

前記半導体材料はシリコンである請求項１乃至請求項４いずれか一項記載の半導体装置。

【請求項6】

前記混合部材はシリサイドを含まない請求項１乃至請求項５いずれか一項記載の半導体装置。

【請求項7】

半導体材料を含む基板と、
前記基板の基板面の上に設けられた、金属材料を含む電極と、
前記基板面の上において、前記電極に接して設けられた、前記半導体材料および前記金属材料を含む混合部材と、
を備え、
前記基板の端部において前記基板面の一部は露出し、
前記半導体材料はシリコンであり、
前記混合部材はシリサイドを含まない半導体装置。

【請求項8】

前記基板面に垂直な面内において、前記電極は矩形形状を有し、
前記基板面に垂直な面内において、前記混合部材は矩形形状を有し、
前記混合部材の高さは前記電極の高さより低く、
前記基板面に平行な前記電極の長さは、前記基板面に平行な前記混合部材の長さより長い、
請求項７記載の半導体装置。

【請求項9】

半導体材料を含み、第１面と、第２面と、を有する基板であって、前記第１面上に金属材料を含む電極と、前記電極上に第１保護膜と、を備える前記基板を用意する工程と、
前記第１保護膜に、第１レーザーの第１照射をおこない、前記第１保護膜の一部、前記電極の一部、及び前記第１面側の前記基板の一部を消失させて第１方向に延伸する第１溝を前記基板に形成する工程であって、前記電極及び前記基板に接し、前記半導体材料及び前記金属材料を含む混合部材を前記第１溝の前記第１方向と直交する第２方向の両端に形成する、前記第1溝を前記基板に形成する前記工程と、
前記第１保護膜を除去する工程と、
前記第1溝において前記基板をダイシングして切断するダイシング工程と、
を備え、
前記ダイシング工程で前記基板のダイシングにより削られる部分の幅は、前記両端に形成された前記混合部材の前記第２方向における間隔より狭い半導体装置の製造方法。

【請求項10】

前記第２面に第２保護膜を形成する工程と、
前記第２保護膜に第２レーザーの第２照射を行い、前記第２保護膜の一部及び前記第２面側の前記基板の一部を消失させて前記基板に前記第１方向に延伸する第２溝を形成する工程と、をさらに含む、
請求項９に記載の半導体装置の製造方法。

【請求項11】

前記基板は、前記第１方向及び前記第２方向に直交する第３方向において前記第１溝と前記第２溝とが重なっている部分を有し、前記ダイシング工程では前記部分をダイシングする請求項１０に記載の半導体装置の製造方法。

【請求項12】

前記ダイシング工程では、前記第２面から前記第１面に向かって前記基板をダイシングする請求項９乃至１１のいずれかひとつに記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置に関する。

【背景技術】

【0002】

ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの半導体装置は、電力変換等の用途に用いられる。このような半導体装置は、例えば基板の片方の面（裏面）に電極を有する。ここで、オン抵抗を低くするため、この電極と基板の密着性は、高いことが好ましい。

【先行技術文献】

【特許文献】

【0003】

【文献】特開平５－１６６９２６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明が解決しようとする課題は、信頼性の高い半導体装置を提供することである。

【課題を解決するための手段】

【0005】

実施形態の半導体装置は、半導体材料を含む基板と、基板の基板面の上に設けられた、金属材料を含む電極と、基板面の上において、電極に接して設けられた、半導体材料および金属材料を含む混合部材と、を備え、基板の端部において基板面の一部は露出し、基板面に垂直な面内において、電極の上面の端部は面取り部を有する半導体装置である。また、実施形態の半導体装置の製造方法は、半導体材料を含み、第１面と、第２面と、を有する基板であって、第１面上に金属材料を含む電極と、電極上に第１保護膜と、を備える基板を用意する工程と、第１保護膜に、第１レーザーの第１照射をおこない、第１保護膜の一部、電極の一部、及び第１面側の基板の一部を消失させて第１方向に延伸する第１溝を基板に形成する工程であって、電極及び基板に接し、半導体材料及び金属材料を含む混合部材を第１溝の第１方向と直交する第２方向の両端に形成する、第1溝を基板に形成する工程と、第１保護膜を除去する工程と、第1溝において基板をダイシングして切断するダイシング工程と、を備え、ダイシング工程で基板のダイシングにより削られる部分の幅は、両端に形成された混合部材の第２方向における間隔より狭い半導体装置の製造方法である。

【図面の簡単な説明】

【0006】

【図1】第１実施形態の半導体装置の模式図である。

【図2】第１実施形態の半導体装置の製造工程を示す模式断面図である。

【図3】第１実施形態の半導体装置の他の製造工程を示す模式断面図である。

【図4】第２実施形態の半導体装置の模式断面図である。

【図5】第３実施形態の半導体装置の模式断面図である。

【図6】第４実施形態の半導体装置の模式断面図である。

【発明を実施するための形態】

【0007】

以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。

【0008】

本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。

【0009】

（第１実施形態）
本実施形態の半導体装置は、半導体材料を含む基板と、基板の基板面の上に設けられた、金属材料を含む電極と、基板面の上において、電極に接して設けられた、半導体材料および金属材料を含む混合部材と、を備え、基板の端部において基板面の一部は露出した半導体装置である。

【0010】

図１は、本実施形態の半導体装置１００の模式図である。本実施形態の半導体装置１００は、例えばＭＯＳＦＥＴである。図１（ａ）は、本実施形態の半導体装置１００の、基板面１２に垂直な面内における模式断面図である。図１（ｂ）は、本実施形態の半導体装置１００の模式上面図である。

【0011】

半導体装置１００は、基板１０と、電極２０と、混合部材３０と、を備える。

【0012】

基板１０は、半導体材料を含む。ここで半導体材料は、例えばＳｉ（シリコン）、ＳｉＣ（炭化珪素）、ＧａＡｓ（ヒ化ガリウム）、又はＧａＮ（窒化ガリウム）等であるが、これに限定されるものではない。

【0013】

電極２０は、基板１０の基板面１２の上に設けられ、基板面１２と接している。電極２０は、例えば、ＭＯＳＦＥＴのドレイン電極として機能する。電極２０は、金属材料を含む。ここで金属材料は、例えばＣｕ（銅）、Ａｌ（アルミニウム）、Ｎｉ（ニッケル）、Ａｇ（銀）又はＡｕ（金）等であるが、これに限定されるものではない。

【0014】

基板面１２に垂直な面内において、電極２０の上面２２の端部には、面取り部２４が設けられている。

【0015】

混合部材３０は、基板面１２の上において、電極の側面２６に接して設けられている。混合部材３０は、基板１０に含まれた半導体材料および電極２０に含まれた金属材料を含む。混合部材３０は、図１（ｂ）に示すように、電極２０の周囲に設けられている。また、基板１０の端部において、基板面の露出した部分１６が、混合部材３０の周囲に設けられている。言い換えると、基板１０の端部において、混合部材３０の周囲の基板面１２の一部は露出している。基板面の露出した部分１６、混合部材３０及び面取り部２４が、後述するレーザーによって加工される範囲である。なお、基板面の露出した部分１６においては、後述するレーザー加工により、基板１０の一部が除去されていてもかまわない。

【0016】

基板１０がＳｉを含むＳｉ基板である場合、例えば混合部材３０は、シリサイドを含まない。ここで「シリサイドを含まない」とは、分析装置の検出下限以下でシリサイドが混合部材３０において含まれているが、分析装置において検出されないためにシリサイドを含まないと考えられる場合も、包含するものとする。なお、シリサイドが含まれているかどうかは、例えば、透過電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いた電子回折法（ＥＤ：Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）により、好ましく検出することができる。また、シリサイドが分析装置の検出下限を上回って含まれている混合部材３０であっても、半導体装置１００には好ましく適用可能である。

【0017】

基板面１２に垂直な面内において、混合部材３０は、電極の側面２６に接した辺３２及び基板面１２に接した辺３４を有する、三角形状を有している。ここで図１においては、混合部材３０の形状は、電極の側面２６に接した辺３２と基板面１２に接した辺３４が垂直に交わる直角三角形の形状となっている。しかし混合部材３０の形状はこれに限定されるものではなく、他の三角形の形状でもかまわない。また、混合部材３０の三角形状は、三角形状の一辺が直線状でない曲線状のものも含むものとする。さらに、混合部材３０の三角形状は、凸部や凹部をさらに含むものであってもかまわない。このように、混合部材３０の形状は、特に限定されるものではない。

【0018】

基板面１２に垂直な面内における混合部材３０の高さｈ_１は、例えば５０ｎｍ程度である。基板面１２に垂直な面内における電極２０の高さｈ_２は、例えば１μｍ程度である。基板面１２に平行な方向における、基板の露出された部分１６の長さＬ_１は、例えば１０μｍ程度である。基板面１２に平行な方向における、混合部材３０の長さＬ_２は、例えば５００ｎｍ程度である。

【0019】

図２は、本実施形態の半導体装置の製造工程を示す模式断面図である。なお、電極２０の形状及び混合部材３０の形状は、図１に示したものと一致していない。

【0020】

まず、基板１０の、基板面１２の反対側に設けられた面１８に、絶縁物６６、絶縁物６２、及び絶縁物６２の上に設けられた金属膜６４を形成する。絶縁物６６は例えばポリイミド樹脂を含むが、これに限定されるものではない。絶縁物６２及び金属膜６４は、例えば、ＭＯＳＦＥＴの層間絶縁膜及びソース電極であるが、これに限定されるものではない。絶縁物６６の間には基板面１２の反対側に設けられた面１８が露出しており、この露出した部分がダイシングされる。次に、半導体材料を含む基板１０の、基板面１２の上に、金属材料を含む電極２０を、例えばＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。電極２０は公知のダイシングテープ６０により固定される（図２（ａ））。

【0021】

次に、基板１０の上下をひっくり返し、基板面１２の反対側に設けられた面１８の側をダイシングテープ６０により固定する（図２（ｂ））。

【0022】

次に、電極２０の上に、保護膜６８を形成する。保護膜６８は、後述するレーザーの照射から電極２０を保護するために用いられる。ここで保護膜６８は、例えば水溶性樹脂を含む保護膜である。水溶性樹脂は、例えば、ポリビニルアルコール、ポリエチレングリコール又はポリグリセリンであるが、これに限定されるものではない。次に、保護膜６８の上からレーザーを照射し、レーザーグルービング加工を行う。レーザーが照射された部分の保護膜６８及び電極２０は消失し、基板１０の一部が露出する。そして、基板１０の一部が露出した部分の端部の、基板１０と電極２０が接する部分の周囲に、基板１０に含まれた半導体材料および電極２０に含まれた金属材料を含む混合部材３０が形成される。なお、消失した保護膜６８及び電極２０の幅は、例えば１００μｍ以下である。また、消失した基板１０の一部の深さは、例えば５μｍ未満である（図２（ｃ））。図２（ｄ）に示すように、図２（ｃ）を用いて説明したレーザーの強度は、基板面１２に平行な方向において、レーザー中央部において高く、レーザー端部において低いような分布を有する。そして、上記の中央部においては保護膜６８及び電極２０が消失し、基板１０の一部が露出する。一方、上記の端部においては、電極２０の一部が消失せずに残留して混合部材３０が形成される。

【0023】

次に、例えば水洗により、保護膜６８を除去する。次に、基板１０の上下をひっくり返し、電極２０をダイシングテープ６０により固定する（図２（ｅ））。

【0024】

次に、金属膜６４及び絶縁物６６の上に、保護膜７０を塗布する。ここで保護膜７０は、例えば保護膜６８と同じ種類の保護膜であっても良いが、これに限定されるものではない。次に、保護膜７０の上から、レーザーを照射する。レーザーが照射された部分の保護膜７０の一部及び基板１０の一部は消失する。ここで、消失した基板１０の深さは、例えば１０μｍ未満である。また、消失した基板１０の幅は、例えば１００μｍ未満である（図２（ｆ））。

【0025】

次に、例えばプラズマダイシング法を用いて、上述の、レーザーが照射されて保護膜７０及び基板１０の一部が消失した部分のダイシングを行う。ここで、かかるプラズマダイシング法により削られる基板１０の部分の幅ｄ_２は、混合部材３０同士の距離ｄ_１より狭くなるようにする。これにより、プラズマダイシングが行われた後、混合部材３０の除去は抑制される。また、これにより、混合部材３０に隣接する部分において、基板面の露出した部分１６が形成される（図２（ｇ））。

【0026】

次に、例えば水洗により保護膜７０を除去し（図２（ｈ））、基板１０をダイシングテープ６０から剥離し、本実施形態の半導体装置１００を得る。

【0027】

図３は、本実施形態の半導体装置の他の製造工程を示す模式断面図である。図３（ａ）ないし図３（ｄ）は、図２（ａ）ないし図２（ｄ）と同じである。図３（ｅ）において、ブレードＢを用いてブレードダイシングを行う点が、図２に示した製造工程と異なっている。なおブレードの幅ｄ_３は、混合部材３０同士の距離ｄ_１より狭くなるようにする。これにより、ブレードダイシングが行われた後、混合部材３０の除去は抑制される。また、これにより、混合部材３０に隣接する部分において、基板面の露出した部分１６が形成される。

【0028】

次に、本実施形態の半導体装置の作用効果を記載する。

【0029】

従前は、電極２０を基板面１２の上に形成する際に、基板面１２を例えばウェットエッチングにより処理していた。しかし、電極２０と基板面１２の密着性が悪く、電極２０が基板面１２から剥離してしまうという問題があった。この剥離は、特に電極２０の外周部から発生していた。この問題を解決するために、基板面１２を研削して凹凸をつけることにより、電極２０と基板面１２の密着性をあげることが考えられる。しかし、研削される際に、基板１０の一部が破砕し、破砕層が形成されてしまう。この場合、基板１０に破砕層が形成されているため、半導体装置１００の強度が弱く、後続工程において半導体装置１００が破壊しやすいという問題があった。

【0030】

本実施形態の半導体装置１００は、基板面１２の上において、電極２０に接して設けられた、半導体材料及び金属材料を含む混合部材３０を備え、基板の端部において基板面１２の一部は露出している。

【0031】

混合部材３０が基板面１２と電極２０の密着性を向上させる。よって、信頼性の高い半導体装置の提供が可能となる。

【0032】

また、図２（ｆ）に示した工程においても、図３（ｅ）に示した工程においても、プラズマダイシング及びブレードダイシングによる電極２０及び混合部材３０の除去は抑制される。言い換えると、電極２０及び混合部材３０は、プラズマダイシング及びブレードダイシングにより削られにくくなる。そのために、プラズマダイシング及びブレードダイシングに伴う、電極２０の剥離が発生しにくくなる。よって、信頼性の高い半導体装置の提供が可能となる。

【0033】

なお、上述のレーザー加工により、電極２０の上面の端部は面取り部２４を有することとなる。また、上述のレーザー加工により、基板面１２に垂直な面内において、混合部材３０は、電極の側面に接した辺３２及び基板面１２に接した辺３４を有する三角形状を有することとなる。

【0034】

本実施形態の半導体装置によれば、信頼性の高い半導体装置の提供が可能となる。

【0035】

（第２実施形態）
本実施形態の半導体装置は、半導体材料を含む基板と、基板の基板面の上に設けられた、金属材料を含む電極と、基板面の上において、電極に接して設けられた、半導体材料および金属材料を含む混合部材と、を備え、電極の上面の端部は面取りがされた部分を有し、基板面に垂直な面内において、混合部材は、電極の側面に接した辺及び基板面に接した辺を有する三角形状を有する。ここで、第１実施形態と重複する内容の記載は省略する。

【0036】

図４は、本実施形態の半導体装置１１０の模式断面図である。本実施形態の半導体装置１１０は、基板１０の端部において基板面１２の一部は露出していない点で、第１実施形態の半導体装置と異なっている。本実施形態の半導体装置１１０は、例えば、上述の図２（ｇ）に示した製造工程で、ｄ_１＝ｄ_２とした場合に相当している。また、本実施形態の半導体装置１１０は、例えば、上述の図３（ｅ）に示した製造工程で、ｄ_１＝ｄ_３とした場合に相当している。これらの場合においても、プラズマダイシング及びブレードダイシングによる電極２０の剥離は抑制される。

【0037】

本実施形態の半導体装置によっても、信頼性の高い半導体装置の提供が可能となる。

【0038】

（第３実施形態）
本実施形態の半導体装置は、基板面に垂直な面内において、電極は矩形形状を有し、基板面に垂直な面内において、混合部材は矩形形状を有し、混合部材の高さは電極の高さより低く、基板面に平行な前記電極の長さは、前記基板面に平行な前記混合部材の長さより長い点で、第１及び第２実施形態と異なっている。ここで、第１及び第２実施形態と重複する内容の記載は省略する。

【0039】

図５は、本実施形態の半導体装置１２０の模式断面図である。

【0040】

本実施形態の半導体装置によっても、信頼性の高い半導体装置の提供が可能となる。

【0041】

（第４実施形態）
本実施形態の半導体装置は、電極及び混合部材は、混合部材の上面又は電極の上面に設けられた階段形状を有する点で、第１乃至第３実施形態の半導体装置と異なっている。ここで、第１乃至第３実施形態と重複する内容の記載は省略する。

【0042】

図６は、本実施形態の半導体装置１３０の模式断面図である。

【0043】

混合部材３０の上面には、第１階段形状３８が設けられている。電極２０の上面には、第２階段形状２８が設けられている。第１階段形状３８及び第２階段形状２８は、階段形状の一例である。第１階段形状３８及び第２階段形状２８は、上述のレーザー加工により形成される。

【0044】

例えば、第１階段形状３８及び第２階段形状２８は、基板面の露出した部分１６から電極２０の上面に連続的に連なる階段形状となっていても良い。

【0045】

本実施形態の半導体装置によっても、信頼性の高い半導体装置の提供が可能となる。

【0046】

本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0047】

１０ 基板
１２ 基板面
１６ 基板面の露出した部分
２０ 電極
２２ 電極の上面
２４ 面取り部
２６ 電極の側面
２８ 第２階段形状
３０ 混合部材
３２ 電極の側面に接した辺
３４ 基板面に接した辺
３８ 第１階段形状
１００ 半導体装置
１１０ 半導体装置
１２０ 半導体装置
１３０ 半導体装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】