特許 7275071 信号伝達装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-05-09

(45)【発行日】2023-05-17

(54)【発明の名称】信号伝達装置

(51)【国際特許分類】

   H04L 25/02 20060101AFI20230510BHJP

   H03K 19/0175 20060101ALI20230510BHJP

【ＦＩ】

H04L25/02 303B

H03K19/0175 280

【請求項の数】 5

(21)【出願番号】P 2020092232

(22)【出願日】2020-05-27

(65)【公開番号】P2021027577

(43)【公開日】2021-02-22

【審査請求日】2021-09-01

(31)【優先権主張番号】P 2019141127

(32)【優先日】2019-07-31

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(73)【特許権者】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110000567

【氏名又は名称】弁理士法人サトー

(72)【発明者】

【氏名】長谷川 淳一

(72)【発明者】

【氏名】道下 雄介

(72)【発明者】

【氏名】高橋 一真

(72)【発明者】

【氏名】柳島 大輝

(72)【発明者】

【氏名】有村 昌彦

【審査官】及川 尚人

(56)【参考文献】

【文献】特開２００９－２３２０５２（ＪＰ，Ａ）

【文献】特開２０１７－１８８９０３（ＪＰ，Ａ）

【文献】特開２０１４－００７５０２（ＪＰ，Ａ）

【文献】特開２０１８－０２６３８９（ＪＰ，Ａ）

【文献】米国特許出願公開第２００４／０００５００９（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｌ ２５／０２

Ｈ０３Ｋ １９／０１７５

(57)【特許請求の範囲】

【請求項1】

外部より入力される第１入力信号が二値レベルの一方から他方に変化するパルスエッジに応じて、第１周波数の第１パルス信号を一定期間だけ出力し、
前記二値レベルの他方から一方に変化するパルスエッジに応じて、第２周波数の第２パルス信号を一定期間だけ出力する信号出力部（６，３４）と、
外部より入力される第２入力信号がアクティブレベルを示すと、前記二値レベルの他方から一方に変化するパルスエッジに応じて前記第２パルス信号を一定期間だけ出力した後に、当該第２パルス信号の周波数を第３周波数に変化させる変調部（１６，３４）とを有する送信回路（２）と、
前記第１及び第２パルス信号が一次巻線にそれぞれ入力され、二次巻線より第１及び第２誘起信号をそれぞれ出力する第１及び第２トランス（８Ｈ，８Ｌ）と、
前記第１誘起信号に応じて第１出力信号の二値レベルを一方から他方に変化させ、前記第２誘起信号に応じて前記二値レベルを他方から一方に変化させ、
前記第２誘起信号の周波数が前記第３周波数に変化したことを検出すると、第２出力信号をアクティブレベルに変化させる受信回路（４，３３）とを備える信号伝達装置。

【請求項2】

前記変調部（１６）は、前記第３周波数を前記第１及び第２周波数よりも低い値に設定し、
前記受信回路は、前記第１誘起信号によりセットされ、前記第２誘起信号によりリセットされることで前記第１出力信号の二値レベルを変化させるＲＳフリップフロップ（５）と、
前記第２誘起信号によりトリガされてアクティブレベルの信号を出力する第１ラッチ回路（１９）と、
この第１ラッチ回路と直列に接続され、前記ＲＳフリップフロップのセット信号レベルに基づきトリガされて第２出力信号を出力する第２ラッチ回路（２０）と、
前記第２誘起信号によりリセットされ、前記第１出力信号の二値レベルが変化する期間よりも短く、且つ前記第３周波数の周期よりも長く設定される計時時間が経過すると、前記第１ラッチ回路をリセットするタイマ（１７）とを備える請求項１記載の信号伝達装置。

【請求項3】

前記変調部（１６）は、前記第３周波数を前記第１及び第２周波数よりも低い値に設定し、
前記受信回路は、前記第１誘起信号によりセットされ、前記第２誘起信号によりリセットされることで前記第１出力信号の二値レベルを変化させるＲＳフリップフロップ（５）と、
前記第２誘起信号によりトリガされてアクティブレベルの信号を出力する第１ラッチ回路（１９）と、
この第１ラッチ回路と直列に接続され、前記第３周波数の周期よりも短い周期のクロック信号によりトリガされて第２出力信号を出力する第２ラッチ回路（２０）と、
前記第１ラッチ回路の出力信号と、前記第２ラッチ回路の出力信号との何れかを選択して前記第２出力信号を出力するセレクタ（５１）と、
前記第２誘起信号によりリセットされ、前記第１出力信号の二値レベルが変化する期間よりも短く、且つ前記第３周波数の周期よりも長く設定される計時時間が経過すると、前記第１ラッチ回路をリセットする第１タイマ（１７）と、
前記ＲＳフリップフロップのリセット信号レベルにより起動され、前記第１周波数の周期よりも長く設定される計時時間が経過すると、前記セレクタの選択状態を、前記第２ラッチ回路の出力信号から前記第１ラッチ回路の出力信号に切り替える第２タイマ（２３）とを備える請求項１記載の信号伝達装置。

【請求項4】

前記変調部（３４）は、外部より入力される第３入力信号がアクティブレベルを示すと、前記第２パルス信号の振幅を変化させ、
前記受信回路（３３）は、前記第２誘起信号の周波数が前記第３周波数に変化すると共に、当該信号の振幅が変化したことを検出すると、第３出力信号をアクティブレベルに変化させる請求項１から３の何れか一項に記載の信号伝達装置。

【請求項5】

前記送信回路，前記トランス及び前記受信回路が１つのパッケージ内に封止されている請求項１から４の何れか一項に記載の信号伝達装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、外部より信号が入力される送信回路と、トランスと、そのトランスを介して信号が入力される受信回路とを備える信号伝達装置に関する。

【背景技術】

【0002】

例えば特許文献１には、以下のような信号伝達装置が開示されている。送信側では、入力信号の二値レベルが変化するのに応じて、フリップフロップのセット信号とリセット信号とを２系統に分けて、それぞれパルス信号をＮ回発生させる。各パルス信号は、２つのトランスを介してそれぞれ送信される。受信側では、パルス信号をＭ（＜Ｎ）回受信するとフリップフロップに対しセット信号，リセット信号を与える。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１７－１８８９０３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１の構成では、フリップフロップをセット／リセットするために２系統の信号経路を用いている。
これに対して本発明は、信号経路を３系統以上に増やすことなく、異なる制御に用いるためのデータを送信できる信号伝達装置を提供する。

【課題を解決するための手段】

【0005】

請求項１記載の信号伝達装置によれば、送信回路の信号出力部は、第１入力信号が二値レベルの一方から他方に変化するパルスエッジに応じて第１周波数の第１パルス信号を一定期間だけ出力し、他方から一方に変化するパルスエッジに応じて第２周波数の第２パルス信号を一定期間だけ出力する。また、変調部は、第２入力信号がアクティブレベルを示すと、前記二値レベルの他方から一方に変化するパルスエッジに応じて第２パルス信号を一定期間だけ出力した後に、当該第２パルス信号の周波数を第３周波数に変化させる。第１及び第２パルス信号は、それぞれ第１及び第２トランスを介して第１及び第２誘起信号となり、受信回路に伝達される。

【0006】

受信回路は、第１誘起信号に応じて第１出力信号の二値レベルを一方から他方に変化させ、第２誘起信号に応じて同二値レベルを他方から一方に変化させる。そして、第２誘起信号の周波数が第３周波数に変化したことを検出すると、第２出力信号をアクティブレベルに変化させる。

【0007】

このように構成すれば、受信回路には、送信回路に入力される第１入力信号のレベル変化に応じて、パルス列信号である第１及び第２誘起信号が入力され、それに伴い第１出力信号の二値レベルが変化する。したがって、第１出力信号による制御対象となる回路を安定的に制御できると共に、第２出力信号を外部に出力してその他に制御を行うことが可能になる。したがって、回路構成を極力増大させることなく、第１及び第２出力信号を用いた制御を行うことができる。

【0008】

請求項２記載の信号伝達装置によれば、変調部は、第３周波数を第１及び第２周波数よりも低い値に設定し、受信回路のＲＳフリップフロップは、第１誘起信号によりセットされ、第２誘起信号によりリセットされることで第１出力信号の二値レベルを変化させる。第１ラッチ回路は、第２誘起信号によりトリガされてアクティブレベルの信号を出力し、直列に接続される第２ラッチ回路は、ＲＳフリップフロップのセット信号レベルに基づきトリガされて第２出力信号を出力する。タイマは、第２誘起信号によりリセットされ、第１出力信号の二値レベルが変化する期間よりも短く、且つ第３周波数の周期よりも長く設定される計時時間が経過すると、第１ラッチ回路をリセットする。

【0009】

このように構成すれば、第２入力信号がインアクティブレベルを示している期間は、タイマは、第２誘起信号の入力が停止しても次に第１誘起信号が入力されるまでの間に上記計時時間を計時するので、第１ラッチ回路をリセットする。したがって、第２出力信号は出力されない。これに対して、第２入力信号がアクティブレベルを示すと、第２誘起信号の周波数はより低い第３周波数に変化する。

【0010】

そして、第２誘起信号の最後のパルスが入力されてから第１誘起信号の最初のパルスが入力されるまでの時間は第３周波数の周期以上となるので、第１ラッチ回路はリセットされず、第２ラッチ回路がＲＳフリップフロップのセット信号レベルに基づきトリガされて第２出力信号が出力される。このようにして、受信回路を構成できる。

【0011】

請求項３記載の信号伝達装置によれば、変調部，ＲＳフリップフロップ及び第１ラッチ回路は、請求項２と同様に構成される。第１ラッチ回路に直列に接続される第２ラッチ回路は、第３周波数の周期よりも短い周期のクロック信号によりトリガされて第２出力信号を出力する。第１タイマは、請求項２のタイマと同様に第１ラッチ回路をリセットする。 セレクタは、第１，第２ラッチ回路の出力信号の何れかを選択して第２出力信号を出力する。第２タイマは、ＲＳフリップフロップのリセット信号レベルにより起動され、第１周波数の周期よりも長く設定される計時時間が経過すると、セレクタの選択状態を、第２ラッチ回路の出力信号から第１ラッチ回路の出力信号に切り替える。

【0012】

このように構成すれば、第２入力信号がインアクティブレベルを示している期間は、請求項２と同様に第２出力信号は出力されず、第２入力信号がアクティブレベルを示すと、第２誘起信号の周波数は同じく第３周波数に変化する。そして、第２誘起信号の最後のパルスが入力されてから第１誘起信号の最初のパルスが入力されるまでの期間には、第１ラッチ回路はリセットされない。

【0013】

セレクタは初期状態で、第２ラッチ回路の出力信号を選択しているので、第２出力信号のレベルは第１ラッチ回路のリセット信号レベルとなる。第２タイマが、ＲＳフリップフロップのリセット信号レベルで起動されて計時時間が経過すると、セレクタは、第１ラッチ回路の出力信号を選択する。これにより、第２入力信号がアクティブレベルを示し、第２誘起信号により第１ラッチ回路がトリガされると、第１出力信号がインアクティブレベルに変化した時点を基準として、第２タイマの計時時間が経過した後、第２ラッチ回路がクロック信号によりトリガされると第２出力信号が出力される。したがって、第２タイマの計時時間により、第２出力信号が出力されるタイミングを制御できる。尚、第１～第３周波数は、請求項２における第１～第３周波数と同じ値にする必要はない。

【0014】

請求項４記載の信号伝達装置によれば、送信回路の変調部は、第３入力信号がアクティブレベルを示すと第２パルス信号の振幅を変化させ、受信回路は、第２誘起信号の周波数が第３周波数に変化すると共に当該信号の振幅が変化したことを検出すると、第３出力信号をアクティブレベルに変化させる。これにより、３種類の入出力信号を用いて制御を行うことができる。

【図面の簡単な説明】

【0017】

【図1】第１実施形態であり、磁気カプラの構成を示す図

【図2】パルス生成回路の構成を示す図

【図3】信号判別回路の構成を示す図

【図4】磁気カプラのパッケージを示す断面図

【図5】磁気カプラのパッケージ内部を示す平面図

【図6】磁気カプラの動作を示すタイミングチャート

【図7】第２実施形態であり、信号判別回路の構成を示す図

【図8】第３実施形態であり、信号判別回路の構成を示す図

【図9】第４実施形態であり、磁気カプラの構成を示す図

【図10】磁気カプラの動作を示すタイミングチャート

【図11】第５実施形態であり、磁気カプラの構成を示す図

【図12】磁気カプラの動作を示すタイミングチャート

【図13】第６実施形態であり、信号判別回路の構成を示す図

【図14】磁気カプラの動作を示すタイミングチャート

【発明を実施するための形態】

【0018】

（第１実施形態）
図１に示すように、信号伝達装置である磁気カプラ１は、送信側チップ２，トランスチップ３及び受信側チップ４を備えている。受信側チップ４には、当該チップ内の制御対象回路としてＲＳフリップフロップであるラッチ回路５が形成されている。送信側チップ２にはパルス生成回路６が形成されており、外部より第１入力信号ＩＮ及び第２入力信号ＤＡＴＡＩＮが入力される。送信側チップ２は送信回路に相当し、受信側チップ４は受信回路に相当する。尚、以下で説明する信号は、何れもアクティブレベルがハイであり、インアクティブレベルがローである。

【0019】

パルス生成回路６は、２つの出力端子を備え、信号ＩＮのレベルがハイを示している期間は、送信バッファ７Ｈを介してトランスチップ３に信号ＩＮＨを出力する。また、パルス生成回路６は、信号ＩＮのレベルがローを示している期間は、送信バッファ７Ｌを介してトランスチップ３に信号ＩＮＬを出力する。信号ＩＮＨ，ＩＮＬは何れもパルス列信号であり、パルス生成回路６は、信号ＤＡＴＡＩＮのレベルに応じて信号ＩＮＬ側のパルス信号の周波数を変調する。信号ＩＮＨ，ＩＮＬは、それぞれ第１，第２パルス信号に相当する。

【0020】

トランスチップ３は、結合素子として２つのトランス８Ｈ，８Ｌを備えている。トランス８の１次側巻線，２次側巻線の一端は、それぞれ独立したグランドに接続されている。そして、トランス８Ｈ，８Ｌの２次側より、信号ＯＵＴＨ，ＯＵＴＬが受信側チップ４に出力される。信号ＯＵＴＨ，ＯＵＴＬは、受信バッファ９Ｈ，９Ｌを介してラッチ回路５に入力される。受信バッファ９Ｈの出力信号はラッチ回路５のセット信号となり、受信バッファ９Ｌの出力信号はラッチ回路５のリセット信号となる。ラッチ回路５は、第１出力信号ＯＵＴを外部に出力する。信号ＯＵＴＨ，ＯＵＴＬは、第１，第２誘起信号に相当する。

【0021】

また、受信バッファ９Ｌの出力信号及び第１出力信号ＯＵＴは、信号判別回路１０に入力されている。信号判別回路１０は、信号ＯＵＴＬより判別した第２出力信号ＤＡＴＡＯＵＴを外部に出力する。信号ＯＵＴは、例えば上位の制御回路にステータスの変化を伝達するための信号であり、信号ＤＡＴＡＯＵＴは、例えばＭＯＳＦＥＴなどのスイッチング素子を駆動する信号である。

【0022】

図２に示すように、パルス生成回路６は、信号ＩＮの立上りエッジを検出する立上りエッジ検出部１１Ｈ，立下りエッジを検出する立下りエッジ検出部１１Ｌを備える。また、信号ＩＮは、ＮＯＴゲート１３を介してＡＮＤゲート１２Ｌの入力端子の一方に入力されている。信号ＤＡＴＡＩＮは、ＡＮＤゲート１２Ｌの入力端子の他方に入力されている。

【0023】

立上りエッジ検出部１１Ｈ，立下りエッジ検出部１１Ｌ及びＡＮＤゲート１２Ｌの出力端子は、それぞれマルチショットパルス生成回路１４Ｈ，１４Ｌ及び１４ＬＤのトリガ端子に接続されている。マルチショットパルス生成回路１４Ｈ，１４Ｌ及び１４ＬＤは、トリガ信号が入力されると、それぞれ周波数ｆｈ１，ｆｌ１及びｆｌ２のパルス信号を一定期間だけ出力する。一例として、周波数ｆｈ１，ｆｌ１は１０数ＭＨｚ程度，周波数ｆｌ２は数１００ｋＨｚ程度である。尚、周波数ｆｈ１，ｆｌ１は必ずしも同じ周波数である必要は無い。周波数ｆｈ１，ｆｌ１及びｆｌ２は、それぞれ第１，第２及び第３周波数に相当する。

【0024】

マルチショットパルス生成回路１４Ｈの出力端子は、送信バッファ７Ｈの入力端子に接続されている。マルチショットパルス生成回路１４Ｌ及び１４ＬＤの出力端子は、ＯＲゲート１５Ｌの入力端子にそれぞれ接続されている。ＯＲゲート１５Ｌの出力端子は、送信バッファ７Ｈの入力端子に接続されている。パルス生成回路６は信号出力部の一例である。また、構成要素１３，１２Ｌ，１４ＬＤ及び１５Ｌは変調部１６を構成している。

【0025】

図３に示すように、受信バッファ９Ｈ，９Ｌの出力端子は、それぞれＲＳフリップフロップであるラッチ回路５のセット端子Ｓ，リセット端子Ｒに接続されている。また、受信バッファ９Ｌの出力端子は、信号判別回路１０を構成するタイマ１７のリセット端子Ｒと、ラッチ回路１９のクロック端子ＣＬＫとに接続されている。ラッチ回路１９の入力端子Ｄは、電源１８によりハイレベルにプルアップされている。タイマ１７の出力端子はラッチ回路１９のリセット端子Ｒに接続されている。タイマ１７は、起動して一定時間を計時するとラッチ回路１９をリセットする。上記一定時間は計時時間に相当する。

【0026】

ラッチ回路２０は、ラッチ回路１９に直列に接続されており、ラッチ回路２０のクロック端子ＣＬＫは、ラッチ回路５の出力端子に接続されている。ラッチ回路２０の出力端子Ｑからは、出力バッファ２１を介して信号ＤＡＴＡＯＵＴが出力される。ラッチ回路１９，２０は、それぞれ第１，第２ラッチ回路に相当する。

【0027】

図４及び図５に示すように、例えば入力側チップ２及びトランスチップ３は、共にリードフレーム１１にダイボンディングされており、出力側チップ４は、リードフレーム１２にダイボンディングされている。リードフレーム１３ａ～１３ｃは、入力側チップ２側の外部端子であり、リードフレーム１４ａ～１４ｃは、出力側チップ４側の外部端子である。各チップ２～４の間，リードフレーム１３と入力側チップ２との間、出力側チップ４とリードフレーム１４との間は、それぞれボンディングワイヤを介して接続されている。そして、全体が樹脂２２によりモールドされており、磁気カプラ１はワンパッケージで構成されている。

【0028】

次に、本実施形態の作用について説明する。図６に示すように、信号ＤＡＴＡＩＮがローレベルを示す期間は、信号ＩＮの二値レベルが変化する立上りエッジの発生タイミングに応じて、受信回路４には周波数ｆｈ１のパルス信号ＯＵＴＨ１が入力され、立下りエッジの発生タイミングに応じて周波数ｆｌ１のパルス信号ＯＵＴＬ１が入力される。ラッチ回路５は、パルス信号ＯＵＴＨ１によりセットされ、パルス信号ＯＵＴＬ１によりリセットされるので、信号ＯＵＴのレベルは、信号ＩＮの二値レベル変化に応じて変化する。信号ＩＮの二値レベルが変化する周波数は、例えば１００ｋＨｚ程度である。また、パルス信号ＯＵＴＨ１，ＯＵＴＬ１が出力される期間は、例えば信号ＩＮの周期の１／８程度である。

【0029】

信号判別回路１０のラッチ回路１９は、パルス信号ＯＵＴＬ１によりトリガされるが、タイマ１７は、同信号によりリセットされる。タイマ１７が計時する一定時間は、例えば周波数ｆｌ２に相当する周期の１．５倍程度に設定されている。したがって、パルス信号ＯＵＴＬ１の最後のパルスが入力されてから、次に信号ＩＮの立上りエッジが発生するタイミングよりも早く、タイマ１７は一定時間の計時を完了するので、ラッチ回路１９はリセットされる。これにより、前記立上りエッジが発生してラッチ回路２０がトリガされても、信号ＤＡＴＡＯＵＴはローレベルのままとなる。

【0030】

そして、信号ＤＡＴＡＩＮがハイレベルに変化すると、立下りエッジの発生タイミングに応じて周波数ｆｌ１のパルス信号ＯＵＴＬ２が入力された後に、周波数がより低いｆｌ２に変化したパルス信号ＯＵＴＬ２が入力される。タイマ１７は、一定時間を計時するよりも速い間隔でパルス信号ＯＵＴＬ２によりリセットされ続ける。そして、パルス信号ＯＵＴＬ２の最後のパルスが入力されてから、次に信号ＩＮの立上りエッジが発生するタイミングでは、タイマ１７が計時している時間は一定時間に達しない。これにより、ラッチ回路１９はセットされた状態でラッチ回路２０がトリガされるため、信号ＤＡＴＡＯＵＴはハイレベルに変化する。

【0031】

以上のように本実施形態によれば、送信側チップ２のパルス生成回路６は、外部より入力される信号ＩＮがハイレベルを示すと周波数ｆｈ１のパルス列を一定期間だけ信号ＩＮＨとして出力し、信号ＩＮがローレベルを示すと周波数ｆｌ１のパルス列を一定期間だけ信号ＩＮＬとして出力する。

【0032】

受信側チップ４には、信号ＩＮＨ，ＩＮＬがトランスチップ３を介して信号ＯＵＴＨ，ＯＵＴＬとして受信され、これらの信号によりラッチ回路５が制御され、信号ＯＵＴが外部に出力される。そして、送信側チップ２の変調部１６は、信号ＤＡＴＡＩＮがアクティブレベルを示すと、信号ＩＮのローレベルへの変化に伴い信号ＩＮＬを周波数ｆｌ１のパルス列として一定期間だけ出力した後に周波数をｆｌ２に変化させる。すると、受信側チップ４の信号判別回路１０は、信号ＤＡＴＡＯＵＴをローレベルからハイレベルに変化させる。また、送信側チップ２，トランスチップ３及び受信側チップ４をワンパッケージで構成する。

【0033】

このように構成すれば、送信側チップ２より出力される信号ＩＮＨ，ＩＮＬはパルス列を伴う信号となるので、信号ＩＮのレベル変化に応じて、受信側チップ４のラッチ回路５をそれぞれのパルス列信号により安定的に制御すると共に、復調した信号ＤＡＴＡＯＵＴを外部に出力してその他に制御を行うことが可能になる。したがって、ロバスト性が向上すると共に、回路構成を極力増大させることなく第２信号ＤＡＴＡＯＵＴを用いた制御を行うことができる。

【0034】

受信側チップ４のラッチ回路１９は、信号ＯＵＴＬによりトリガされてアクティブレベルの信号を出力し、直列に接続されるラッチ回路２０は、ラッチ回路５のセット信号レベルに基づきトリガされて信号ＤＡＴＡＯＵＴを出力する。タイマ１７は、信号ＯＵＴＬによりリセットされ、例えば周波数ｆｌ２の周期の１．５倍に設定された一定時間を計時するとラッチ回路１９をリセットする。

【0035】

このように構成すれば、信号ＤＡＴＡＩＮがインアクティブレベルを示している期間は、タイマ１７は、信号ＩＮＬの入力が停止しても次に信号ＩＮＨが入力されるまでの間に一定時間を計時するのでラッチ回路１９をリセットする。したがって、信号ＤＡＴＡＯＵＴはローレベルを示す。これに対して、信号ＤＡＴＡＩＮがアクティブレベルを示すと信号ＩＮＬはｆｌ２に変化する。

【0036】

そして、信号ＩＮＬの最後のパルスが入力されてから次の信号ＩＮＨの最初のパルスが入力されるまでの時間は周波数ｆｌ２の周期以上となるので、ラッチ回路１９はリセットされず、ラッチ回路２０がラッチ回路５のセット信号レベルに基づきトリガされて信号ＤＡＴＡＯＵＴはハイレベルに変化する。このようにして、受信側チップ４の信号判別回路１０を構成できる。

【0037】

（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図７に示すように、第２実施形態の受信側チップ４Ａは、ラッチ回路１９，２０の間にラッチ回路２２を追加した構成である。ラッチ回路２２は、ラッチ回路１９と同様に信号ＯＵＴＬによりトリガされ、タイマ１７によりリセットされる。
以上のように構成される第２実施形態によれば、信号ＯＵＴＬのパルスが２回続けて出力されることで信号ＤＡＴＡＯＵＴがハイレベルに変化する。したがって、ロバスト性をさらに向上させることができる。

【0038】

（第３実施形態）
図８に示すように、第３実施形態の受信側チップ４Ｂは、ラッチ回路５の出力端子Ｏとラッチ回路２０のクロック端子ＣＬＫとの間にタイマ２３を挿入した構成である。これにより、信号ＤＡＴＡＯＵＴがハイレベルに変化するタイミングを、信号ＯＵＴがハイレベルに変化するタイミングよりも遅延させることができる。この場合、信号ＯＵＴによりタイマ２３を起動させてからタイマ２３がラッチ回路２０をトリガさせる時間は、タイマ１７の計時時間よりも短く設定する。

【0039】

（第４実施形態）
図９に示すように、第４実施形態の磁気カプラ３１は、送信側チップ３２，トランスチップ３及び受信側チップ３３を備えている。送信側チップ３２はパルス生成回路３４を備え、受信側チップ３３は信号判別回路３５（１），３５（２）を備えている。送信側チップ３２には、第２入力信号として信号ＤＡＴＡＩＮ１が入力され、第３入力信号として信号ＤＡＴＡＩＮ２が入力されている。そして、パルス生成回路３４は、信号ＤＡＴＡＩＮ１のレベル変化に応じて、第１実施形態と同様に信号ＩＮＬの周波数をｆｌ１からｆｌ２に変化させる。また、パルス生成回路３４は、信号ＤＡＴＡＩＮ２のレベル変化に応じて、信号ＩＮＬの振幅をＨ１からより大きい振幅Ｈ２に変化させる。

【0040】

図１０に示すように、信号判別回路３５（１）は、第１実施形態と同様に信号ＩＮＬの周波数がｆｌ１からｆｌ２に変化したことを検出し、且つ閾値Ｖｔｈ１及びＶｔｈ２を用いて信号ＩＮＬの振幅がＨ１であることを条件に、信号ＯＵＴの立上りエッジに同期して信号ＤＡＴＡＯＵＴ１をハイレベルに変化させる。また、信号判別回路３５（２）も、第１実施形態と同様に信号ＩＮＬの周波数がｆｌ１からｆｌ２に変化したことを検出するが、閾値Ｖｔｈ２を用いて信号ＩＮＬの振幅がＨ２に変化したことを条件に、信号ＯＵＴの立上りエッジに同期して信号ＤＡＴＡＯＵＴ２をハイレベルに変化させる。

【0041】

以上のように第４実施形態によれば、パルス生成回路３４は、信号ＤＡＴＡＩＮ２がハイレベルを示すと信号ＩＮＬの振幅を変化させ、信号判別回路３５（２）は、信号ＩＮＬの周波数がｆｌ２に変化すると共に当該信号の振幅がＨ２に変化したことを検出すると、信号ＤＡＴＡＯＵＴ２をハイレベルに変化させる。これにより、３種類の入出力信号を用いて制御を行うことができる。

【0042】

（第５実施形態）
図１１に示すように、第５実施形態の磁気カプラ４１は、送信側チップ４２，トランスチップ４３及び受信側チップ４４を備えている。送信側チップ４２はパルス生成回路４５を備え、トランスチップ４３は単一のトランス８を備えている。受信側チップ４４は４つの信号判別回路４５（１）～４５（４）を備えている。

【0043】

送信側チップ４２には、第１実施形態と同様に信号ＩＮ及びＤＡＴＡＩＮが入力される。パルス生成回路４５は、図１２に示すように、信号ＩＮ及びＤＡＴＡＩＮのレベル変化に応じて、信号ＩＮＨＬの周波数及び振幅を以下のような４つの組合せで変化させる。尚、「Ｒ」は立上りエッジ，「Ｆ」は立下りエッジを示す。
ＩＮ ＤＡＴＡＩＮ ＩＮＨＬ
Ｒ － 周波数ｆｎ１／振幅Ｈｎ１（条件１）
Ｆ － 周波数ｆｎ２／振幅Ｈｎ１（条件２）
－ Ｒ 周波数ｆｎ１／振幅Ｈｎ２（条件３）
－ Ｆ 周波数ｆｎ２／振幅Ｈｎ２（条件４）
尚、周波数ｆｎ１＞ｆｎ２であり、振幅Ｈｎ１＞Ｈｎ２である。振幅Ｈｎ１，Ｈｎ２の判定は、閾値Ｖｔｈｎ１，Ｖｔｈｎ２を用いて行う。

【0044】

そして、信号判別回路４５（１）は、信号ＯＵＴＨＬについて上記の条件１を検出するとラッチ回路４６（１）をセットし、信号判別回路４５（２）は、同信号について上記の条件２を検出するとラッチ回路４６（１）をリセットする。信号判別回路４５（３）は、同信号について上記の条件３を検出するとラッチ回路４６（２）をセットし、信号判別回路４５（４）は、同信号について上記の条件４を検出するとラッチ回路４６（２）をリセットする。

【0045】

以上のように第５実施形態によれば、送信側チップ４２のパルス生成回路４５は、信号ＩＮの二値レベルが変化する立上りエッジに応じて周波数ｆｎ１及び振幅Ｈｎ１のパルス信号ＩＮＨＬを出力し、立下りエッジに応じて信号ＩＮＨＬの周波数をｆｎ２に変化させる。更に、信号ＤＡＴＡＩＮの二値レベルが変化する立上りエッジに応じて周波数ｆｎ１及び振幅Ｈｎ２の信号ＩＮＨＬの出力し、立下りエッジに応じて信号ＩＮＨＬの周波数をｆｎ２に変化させる。信号ＩＮＨＬは、トランス８を介して誘起信号ＯＵＴＨＬとなり、受信側チップ４４に伝達される。

【0046】

そして、受信側チップ４４の信号判別回路４５（１）～４５（４）は、誘起信号ＯＵＴＨＬについて上記の条件１～４を検出することで、ラッチ回路４６（１），４６（２）をセット、リセットすることで信号ＯＵＴ、ＤＡＴＡＯＵＴのレベルを変化させる。このように構成すれば、１つのトランス８を用いた構成により、第１実施形態の磁気カプラ１と同様の効果を得ることができる。

【0047】

（第６実施形態）
図１３に示すように、第６実施形態の受信側チップ４Ｃは、第３実施形態の受信側チップ４Ｂを若干変更した構成である。ラッチ回路１９，２０の間にはセレクタ５１が配置されており、セレクタ５１は、ラッチ回路１９，２０の出力端子Ｑの何れか一方を選択して、入力される信号をラッチ回路２０の入力端子Ｄに出力する。セレクタ５１の選択切り替えは、タイマ２３の出力信号により制御される。タイマ２３は、出力信号ＯＵＴがローレベルになると起動して計時を開始する。タイマ２３の計時期間Ｔ２３は、周波数ｆｌ２の周期よりも長くなるように設定されている。

【0048】

セレクタ５１は、タイマ２３の出力信号がローレベルを示す期間はラッチ回路２０の出力端子Ｑを選択し、タイマ２３が起動されて計時期間Ｔ２３を計時し、出力信号がハイレベルになるとラッチ回路１９の出力端子Ｑを選択する。ラッチ回路２０は、発振器５２が出力するクロック信号によってトリガされる。前記クロック信号の周期は、例えば周波数ｆｌ１の周期よりも長く、且つ周波数ｆｌ２の周期よりも短く設定されている。タイマ１７，２３は、それぞれ第１，第２タイマに相当する。

【0049】

次に、第６実施形態の作用について説明する。図１４に示すように、信号ＩＮがハイレベルからローレベルに変化した後に、信号ＤＡＴＡＩＮが２回ハイレベルに変化した場合を想定する。タイマ２３の出力信号がローレベルを示す期間にセレクタ５１はラッチ回路２０の出力端子Ｑを選択しているので、出力信号ＤＡＴＡＯＵＴはローレベルを示す。出力信号ＯＵＴのレベルがハイからローに変化すると、タイマ２３が起動される。

【0050】

信号ＤＡＴＡＩＮのレベルがローからハイに変化するのに応じて、端子ＯＵＴＬに入力される信号はＯＵＴＬ１からＯＵＴＬ２に変化する。これらにより、ラッチ回路１９はトリガされて出力端子Ｑはハイレベルになる。タイマ２３が期間Ｔ２３を計時すると、セレクタ５１は、ラッチ回路１９の出力端子Ｑを選択する。その後、ラッチ回路２０が発振器５２のクロック信号でトリガされると、出力信号ＤＡＴＡＯＵＴはハイレベルになる。すなわち、出力信号ＤＡＴＡＯＵＴは、出力信号ＯＵＴがローレベルに変化してから、計時期間Ｔ２３にクロック信号の１周期を加えた時間の経過後にハイレベルになる。

【0051】

信号ＤＡＴＡＩＮのレベルがハイからローに変化すると、信号ＯＵＴＬ２の出力が停止するのでタイマ１７が起動される。タイマ１７が期間Ｔ１７を計時すると、ラッチ回路１９がリセットされて出力端子Ｑがローレベルになり、その後に出力されるクロック信号によりラッチ回路２０がトリガされて出力信号ＤＡＴＡＯＵＴがローレベルになる。

【0052】

信号ＩＮがローレベルを示す期間に信号ＤＡＴＡＩＮが再度ハイレベルになると、信号ＯＵＴＬ２によりラッチ回路１９がトリガされて出力端子Ｑはハイレベルになり、ラッチ回路２０が発振器５２のクロック信号でトリガされると、出力信号ＤＡＴＡＯＵＴは再度ハイレベルになる。信号ＤＡＴＡＩＮがローレベルになるとタイマ１７が計時を開始するが、期間Ｔ１７を計時する以前に信号ＩＮがハイレベルになり、出力信号ＯＵＴがハイレベルになる。これにより、セレクタ５１はラッチ回路２０側を選択するので、出力信号ＤＡＴＡＯＵＴはハイレベルに固定される。

【0053】

以上のように第６実施形態によれば、ラッチ回路２０は、周波数ｆｌ２の周期よりも短い周期のクロック信号によりトリガされて出力信号ＤＡＴＡＯＵＴを出力する。セレクタ５１は、ラッチ回路１９，２０の出力信号の何れかを選択する。タイマ２３は、ＲＳフリップフロップ５のリセット信号レベルにより起動されて計時時間Ｔ２３が経過すると、セレクタ５１の選択状態を、ラッチ回路１９の出力信号からラッチ回路２０の出力信号に切り替える。このように構成すれば、タイマ２３の計時時間Ｔ２３により、出力信号ＤＡＴＡＯＵＴが出力されるタイミングを制御できる。

【0054】

（その他の実施形態）
制御対象回路は、ラッチ回路５に限らず、２系統の信号により制御される回路であれば良い。
第２～第６実施形態の構成についても、第１実施形態と同様にワンパッケージで構成しても良い。
また、必ずしもワンパッケージで構成する必要は無く、マルチパッケージで構成しても良い。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

【符号の説明】

【0055】

図面中、１は磁気カプラ、２は送信側チップ、３はトランスチップ、４は受信側チップ、５はラッチ回路、６はパルス生成回路、８はトランス、１０は信号判別回路を示す。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】