ここで、使用する電源電圧の条件等に応じて、高電圧電源ＶＢＢに印加する電圧を変更したい場合がある。以下、具体的な数値を用いて、この際の入力回路１００の動作について検討する。いま、ダイオードＤ１が接続されておらず、高電圧電源ＶＢＢの電圧値を４Ｖとし、分圧比Ｒ１１：Ｒ１２を１：３に設定したとする。また、Ｐ型ＭＯＳトランジスタＱＰ１１のゲート－ソース間耐圧＜Ｖｇｓ＞を５Ｖとし、ゲート－ソース間電圧Ｖｇｓの閾値電圧を１Ｖとする。この場合、入力電圧がＬのとき、Ｐ型ＭＯＳトランジスタＱＰ１１のゲート－ソース間電圧Ｖｇｓは１ＶとなるのでＰ型トランジスタＱＰ１１はオンし、かつゲート－ソース間耐圧＜Ｖｇｓ＞以下となっているので耐圧的にも問題ない。

本発明の第１実施態様に係る入力回路は、ドレインに入力電圧が入力される入力トランジスタと、入力トランジスタに流れる入力電流を生成する入力電流生成部と、入力トランジスタのソースと第１の電源との間に接続された第１の抵抗と、入力トランジスタのソースと第１の抵抗の接続点にゲートが接続された出力トランジスタと、を含む。