特許 7276948 映像データ識別回路及びパネルシステムコントローラ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】

(24)【登録日】2023-05-10

(45)【発行日】2023-05-18

(54)【発明の名称】映像データ識別回路及びパネルシステムコントローラ

(51)【国際特許分類】

   G09G 3/36 20060101AFI20230511BHJP

   G09G 3/20 20060101ALI20230511BHJP

【ＦＩ】

G09G3/36

G09G3/20 611A

G09G3/20 611J

G09G3/20 612K

G09G3/20 612T

G09G3/20 612U

G09G3/20 621F

G09G3/20 621M

G09G3/20 623B

G09G3/20 623D

G09G3/20 623R

G09G3/20 623V

G09G3/20 623Y

G09G3/20 631B

G09G3/20 631H

G09G3/20 641C

G09G3/20 642P

G09G3/20 680G

【請求項の数】 4

(21)【出願番号】P 2022210878

(22)【出願日】2022-12-27

【審査請求日】2022-12-28

(31)【優先権主張番号】P 2022072775

(32)【優先日】2022-04-26

(33)【優先権主張国・地域又は機関】JP

【早期審査対象出願】

(73)【特許権者】

【識別番号】513043020

【氏名又は名称】株式会社セレブレクス

(74)【代理人】

【識別番号】100116850

【弁理士】

【氏名又は名称】廣瀬 隆行

(74)【代理人】

【識別番号】100165847

【弁理士】

【氏名又は名称】関 大祐

(72)【発明者】

【氏名】長野 英生

(72)【発明者】

【氏名】山野 要

(72)【発明者】

【氏名】友國 哲男

(72)【発明者】

【氏名】牧野 努

【審査官】塚本 丈二

(56)【参考文献】

【文献】特開２００４－０７８２１６（ＪＰ，Ａ）

【文献】特開２０１５－１０２５９４（ＪＰ，Ａ）

【文献】特開２０１６－１７７１０７（ＪＰ，Ａ）

【文献】米国特許出願公開第２０２１／０１７４７２２（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０２０／０３８８２２０（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０２０／０３２０９５３（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｇ ３／２０－３／３８

(57)【特許請求の範囲】

【請求項1】

映像データ受信回路から出力された映像データを識別してソースドライバの駆動電流を制御する映像データ識別回路であって、
前記映像データ受信回路から出力された前記映像データのうち、現行の水平ラインの映像データと、前記現行の水平ラインの前のｎ水平ライン分（ｎは２以上の整数、以下同じ）の映像データとを保持するメモリと、
前記現行の水平ラインの映像データとその直前の水平ラインの映像データを比較して一致しているか否かを判定するとともに、それらが一致していない場合には前記メモリに記憶されている前記現行の水平ラインの前のｎ水平ライン分の映像データのパターンを読み出す画像パターン検出回路と、
前記画像パターン検出回路によって前記メモリから読み出された前記ｎ水平ライン分の映像データのパターンに基づいて前記現行の水平ラインを駆動するための前記ソースドライバの駆動電流を設定し、その設定値を前記ソースドライバに出力する駆動電流設定回路を備える
映像データ識別回路。

【請求項2】

前記画像パターン検出回路は、
前記現行の水平ラインの一部である特定部分の映像データとその直前の水平ラインの前記特定部分に対応する部分の映像データを比較して一致しているか否かを判定するとともに、
それらが一致していない場合には、前記メモリに記憶されている前記現行の水平ラインの前のｎ水平ライン分の映像データのうち、前記特定部分に対応する部分の映像データのパターンを読み出し、
前記駆動電流設定回路は、
前記画像パターン検出回路によって前記メモリから読み出された前記ｎ水平ライン分の前記特定部分に対応する部分の映像データのパターンに基づいて、前記現行の水平ラインの前記特定部分を駆動するための前記ソースドライバの駆動電流を設定する
請求項１に記載の映像データ識別回路。

【請求項3】

請求項１に記載の映像データ識別回路と、
映像データを受信して当該映像データを前記映像データ識別回路に出力する映像データ受信回路と、
前記映像データ識別回路によって設定された駆動電流で駆動し、前記映像データをディスプレイパネルのソースラインに対して所定の電圧レベルで出力する複数の出力チャンネルを有するソースドライバを備える
パネルシステムコントローラ。

【請求項4】

前記映像データ識別回路及び前記ソースドライバが一体化された１チップの半導体装置で構成されている
請求項３に記載のパネルシステムコントローラ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ディスプレイパネルのアナログ映像データを出力するパネルシステムコントローラやそれに含まれる映像データ識別回路に関する。具体的に説明すると、本発明は、ソースドライバの駆動電圧の誤差を最小化する回路技術に関するものである。

【背景技術】

【0002】

ノートパソコンやタブレットパソコンなどのモバイル機器市場では、消費電力低減とコスト低減が常に求められている。一方で、パネルの解像度向上やディスプレイの画質向上に伴い、データ処理量及び動作周波数は増加の一途をたどり、消費電力低減とコスト低減は相反する大きな課題になっている。ノートパソコンやタブレットパソコンにおけるディスプレイパネルへの描画データの信号を入力する回路は、描画データ自身の演算や各種演算処理やグラフィクス処理を担当するＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）などのプロセッサと、このプロセッサから送られる描画データを入力としディスプレイパネルのタイミングコントロールや画像処理を行うタイミングコントローラ（Timing Controller：ＴＣＯＮ）と、タイミングコントローラからの描画データを入力としディスプレイパネルの仕様に合わせて描画データをアナログ出力するソースドライバ（Source Driver：ＳＤ）などのドライバチップとによって構成される。

【0003】

ノートパソコンやタブレットパソコンなどのモバイル機器では、タイミングコントローラとソースドライバが分離されている場合が多い。例えば、図１に示すＦＨＤ（Full High Definition：１９２０×１０８０ピクセル）ディスプレイパネルの場合、タイミングコントローラ１つと４つのソースドライバが必要になる場合が多い。また、４Ｋ２Ｋパネル（４０００×２０００ピクセルに近い解像度のパネル）の場合、タイミングコントローラ１つと８つのソースドライバが必要になる場合が多い。さらに、図１に示したように、タイミングコントローラとソースドライバを接続するＦＰＣ（Flexible Printed Cable）がソースドライバの個数分必要になり、パネルの解像度が高くなるに伴い部品点数が増加しコストアップの要因となっていた。さらに、タイミングコントローラとソースドライバ間にインタフェースを設ける必要があるが、このインタフェースによって電力が消費されてしまう。このような背景から、図１に示した回路構成では、コスト削減及び消費電力削減が困難な状況であった。

【0004】

そこで、部品点数と消費電力を削減するために、図２及び図３示すようなタイミングコントローラとソースドライバが１チップになった、いわゆるシステムドライバ（ＴＣＯＮ＋ＳＤ）も検討することができる。図２はシステムドライバが２つ設けられた構成を示し、図３はシステムドライバが１つに集積された構成を示している。システムドライバ化することで、部品点数が少なくなりコスト低減が可能になる。さらに、タイミングコントローラとソースドライバ間のインタフェースがなくなるため、消費電力の低減も可能になる。特に、部品点数と消費電力の低減の観点から、図３に示すように、システムドライバは一つのみであることが好ましいといえる。しかし、システムドライバは、従前のソースドライバと同様に、液晶パネルのガラス上に実装される。描画データは、プロセッサ（ＣＰＵ／ＧＰＵ）からシステムドライバに直接ｅＤＰインタフェースあるいはＭＩＰＩインタフェースを介してシステムドライバに入力される。

【0005】

ここで、液晶パネルは、ソースラインとゲートラインで構成される。ＦＨＤパネルの場合、ソースラインは１９２０×３（ＲＧＢ）ライン必要となり、ゲートラインは１０８０ライン必要となる。ソースラインは、描画データをソースドライバからアナログ出力するライン（データライン）であり、所定の間隔を空けて互いに平行に配線されている。ゲートラインは、１ゲートラインずつ時間的にシフトしながらソースラインの描画データを駆動していく制御線であり、ソースラインと直交する方向に所定の間隔を空けて互いに平行に配線されている。ゲートラインとソースラインとの各交差点には、表示画素（ピクセル）が設けられている。また、現在では、ソースドライバやシステムドライバが液晶ガラス上に実装される方式、いわゆるＣＯＧ（Chip On the Glass）方式が主流である。

【0006】

図４に示すように、額縁領域に４つのソースドライバが配置され、これらの４つのソースドライバからディスプレイパネル上のソースラインに映像データを出力する構成の場合、１つのソースドライバの駆動に必要なＣＯＧの配線負荷は小さくてすみ、かつ、最長のソースラインと最短のソースラインの配線長の差も小さくてすむ。しかし、図５に示すように、額縁領域にソースドライバとタイミングコントローラからなるシステムドライバが１つのみ配置され、１つのソースドライバからディスプレイパネル上のソースライン全てに映像データを出力する構成の場合、ドライバ出力の駆動に必要なＣＯＧの配線負荷は各段に大きくなり、かつ、最長のソースラインと最短のソースラインの配線長の差も大きくなる。液晶パネル等のディスプレイパネルは、ソースドライバが出力する映像データのアナログ電圧の電圧レベル（電位）により映像の輝度を調整している。このため、ソースドライバの出力電圧が正しく期待値電圧レベルまで到達しないと、パネルの一部に暗所が発生するなどの表示上の問題が生じてしまう。

【0007】

液晶パネルのソースラインの配線負荷のモデルを図６に示す。液晶パネルは、ソースドライバが実装される領域であるファンアウト領域（Fan out Area）（額縁領域に対応）と、液晶のピクセルがアレイ状に配列されているアクティブ領域（Active Area）に分かれる。図４に示したようにソースドライバが多数実装されている場合、１つのソースドライバが駆動するファンアウト領域の負荷は小さいが、図５に示した１チップ構成の場合やパネルのサイズが大きくなると負荷は大きくなる。ソースドライバは、このようなパネルの負荷を受けながら駆動して映像をディスプレイに表示することが求められる。

【0008】

次に、図７に液晶パネルの１ソースラインの駆動タイミングを示す。負荷が小さいソースライン（ＣＯＧ配線長が短いライン）は、期待値電圧レベルに早く到達するものの、負荷が大きいライン（ＣＯＧ配線長が長いライン）は、期待値電圧レベルに到達するのが遅い。ＦＨＤパネルの場合、１水平ライン分の時間は７．５μｓ（Dual Gate Panelの場合）であるため、この時間内に期待値電圧レベルに到達する必要がある。しかし、図５に示したような１チップ構成の場合やパネルサイズが大きい場合には、配線負荷がより大きくなるため、この駆動時間内に期待値電圧レベルに到達できない可能性がある。

【0009】

また、図８にソースドライバの駆動電流（駆動能力）の大小によるソースラインの駆動タイミングを示す。ソースドライバの駆動電流が大きい場合は、期待値電圧レベルに早く到達するものの、駆動電流が小さい場合は、期待値電圧レベルに到達するのが遅い。このことは、期待電圧レベルに到達しない場合は表示画質に影響を及ぼすことになる。図７に示したＣＯＧ配線長に差がある場合と同様である。さらに、駆動電流が大きいとパネルの消費電力が大きくなり、駆動電流が小さいとパネルの消費電力が小さくなる。

【0010】

このように、パネルサイズが大きくなると、ソースラインに対するパネルからの負荷が大きくなり、ソースドライバがソースラインを所定時間内に期待値電圧レベルまで駆動できないことがある。また、パネルの解像度が上がると、１ソースラインを駆動するための時間は短くなるため、パネルのソースラインの負荷容量が同じでも、ソースドライバがソースラインを期待値電圧レベルまで駆動できないことがある。さらに、タイミングコントローラとソースドライバが１チップになった構成では、駆動する必要のあるパネルのソースラインの負荷容量は大きくなり、ソースドライバがソースラインを期待値電圧レベルまで駆動できないことがある。前述のように、液晶パネル等のディスプレイパネルは、ソースドライバが出力する画像データのアナログ電圧の電圧レベルにより映像の輝度を調整しているため、ソースドライバの出力電圧が正しく期待値電圧レベルまで到達しないと表示画質に問題が生じてしまう。また、同様の理由から、ソースドライバの駆動電流（駆動能力）が小さい場合は表示画質に問題が生じてしまう。

【0011】

ノートパソコンやスマートフォンではパネルシステムの低消費電力化は重要な差別化指標となっている。このような課題に対して、ソースドライバにおいては、物理的に配線負荷の大きいソースラインに合わせて、ソースドライバ全体の駆動電流をあらかじめ大きくし、１水平ライン以内に期待値電圧レベルまで充電できるようにしておくことができる。物理的に配線負荷の大きいソースラインの例は、前述したようにＣＯＧ配線長が長いラインである。しかし、その場合、ソースドライバの駆動電流が大きくなることから、パネルの消費電力が大きくなってしまう。また、別の対策としては、パネル負荷の大きなソースラインはあらかじめ駆動電流を大きく設定しておき、パネル負荷の小さなソースラインは駆動電流をあらかじめ小さく設定することも考えられる。このように、パネル負荷に応じてソースラインごとに駆動電流を調整し、その駆動電流の設定を固定しておくことで、ある程度のパネルシステムの消費電力の適正化を行うことはできる。

【0012】

また、本願出願人は、ソースドライバの駆動電圧の誤差を最小化する回路技術を提案している（特許文献１）。特許文献１に記載されたデータ出力装置は、ディスプレイパネルの複数のソースラインを駆動するソースドライバと、期待値電圧レベルを超えた電圧レベルで所定時間ソースラインをオーバドライブするようにソースドライバを制御するオーバドライブ制御部を備える。オーバドライブ制御部は、現行の水平ラインとそれ以前の水平ラインの画像データの電圧レベルの差に応じて、オーバドライブ電圧及びオーバドライブ時間の両方又はいずれか一方が設定されたオーバドライブ設定テーブルと、このオーバドライブ設定テーブルに基づいて、現行の水平ラインを駆動するソースラインのオーバドライブ電圧及びオーバドライブ時間を制御するオーバドライブ設定制御回路を有する。このようにオーバドライブの設定電圧及び設定時間を適切に調整にすることで、液晶パネルの画質向上を実現できる。

【先行技術文献】

【特許文献】

【0013】

【文献】特開２０１８－６３３３２号公報

【発明の概要】

【発明が解決しようとする課題】

【0014】

ところで、ディスプレイの画像パターンは、水平ラインごとにハイレベルかローレベルに遷移を繰り返すわけではなく、連続する水平ラインが続けて同じ電圧レベルである場合も多い。前述したように、これまでの技術では、ソースドライバは、パネル負荷の大きいソースラインでは駆動電流を大きく設定し、パネル負荷が小さいソースラインでは駆動電流を小さくすることは実施していた。しかし、同一の水平ラインにおいて、画像パターンを識別して、動的にソースドライバの駆動電流を変化させることは困難であった。これは、従来のノートパソコンのパネル構成は図１に示すようなＴＣＯＮとソースドライバが別チップにて構成されており、ＴＣＯＮでは入力パターン検出機能を有することができるものの、実際のソースラインを駆動するのはソースドライバＩＣと別チップになっていたため、フレキシブルにソースドライバの駆動電流の制御が困難であったことが主な原因である。画像パターンに応じて、ソースドライバの駆動電流を動的に最適化できれば、パネルシステムの低消費電力化に大きく寄与することができる。

【0015】

なお、特許文献１にデータ出力装置のように、１水平ライン分の時間以内で、ある一定時間、期待値電圧レベルを超える電圧（オーバドライブ電圧）を動的に設定することで、立ち上がりを急峻にすることができ、期待値電圧レベルに到達する時間を早くすることができる。ソースドライバをオーバドライブ電圧で制御するには、ソースドライバの駆動電流を急激に大きくする必要があり、それにと伴って電力消費量が多くなるという課題がある。また、例えば連続する水平ラインにおいて電圧レベルが最大値から最小値まで変化するといったように、電圧レベルの変化量が大きい場合にオーバドライブ電圧にてソースドライバを制御することは、液晶パネルの画質向上の面では有効であるものの、連続する水平ラインにおいて電圧レベルに差が生じない場合のことは特許文献１では未検討である。特に、ノートパソコンやタブレットパソコンの用途においては、連続する水平ラインにおいて電圧レベルに差が生じない場合が多く、このようなケースおいて、電力消費を抑えることは、特許文献１にデータ出力装置では達成することができず、この点が課題として残っていた。さらに液晶パネルにおいて、全ソースドライバのチャンネルが連続する水平ラインにおいて電圧レベルに差が生じない場合のみならず、一部のソースドライバのチャンネルが連続する水平ラインにおいて電圧レベルに差が生じない場合に電力消費を抑えることは特許文献１では未検討である。

【0016】

そこで、本発明は、このような従来技術の課題を解決するためになされたものであり、ソースドライバの駆動電流を動的に最適値に設定して、パネルシステムの低消費電力化と画質向上を実現することを主な目的とする。

【課題を解決するための手段】

【0017】

本発明の発明者らは、従来技術の課題を解決する手段について鋭意検討した結果、現行の水平ラインとその前の２以上の水平ラインの映像データをメモリに一時的に保存し、そのメモリに記憶されている映像データのパターンに基づいて現行の水平ラインを駆動するためのソースドライバの駆動電流を動的に設定することで、パネルシステムの低消費電力化と画質向上を実現できるという知見を得た。そして、本発明者らは、上記知見に基づけば従来技術の課題を解決できることに想到し、本発明を完成させた。以下、本発明の構成について具体的説明する。

【0018】

本発明の第１の側面は、映像データ識別回路である。本発明に係る映像データ識別回路は、映像データ受信回路から出力された映像データを識別してソースドライバの駆動電流を制御するための回路である。映像データ識別回路は、基本的に、メモリ、画像パターン検出回路、及び駆動電流設定回路を備える。メモリは、映像データ受信回路から出力された映像データのうち、現行の水平ラインの映像データと、現行の水平ラインの前のｎ水平ライン分（ｎは２以上の整数、以下同じ）の映像データとを保持する。つまり、メモリには、少なくとも３水平ライン分の映像データが一時的に保存されることになる。画像パターン検出回路は、まず、現行の水平ラインの映像データとその直前の水平ラインの映像データを比較して一致しているか否かを判定する。画像パターン検出回路は、それらが一致している場合には、その旨を表す信号を駆動電流設定回路に伝達する。一方、画像パターン検出回路は、それらが一致していない場合には、メモリに記憶されている現行の水平ラインの前のｎ水平ライン分の映像データのパターンを読み出して、電流設定回路に伝達する。ここで、駆動電流設定回路は、現行の水平ラインの映像データとその直前の水平ラインの映像データが一致している場合には、例えば、現行の水平ラインを駆動するためのソースドライバの駆動電流を最小レベルに設定すればよい。一方、駆動電流設定回路は、それらが一致していない場合には、画像パターン検出回路によってメモリから読み出されたｎ水平ライン分の映像データのパターンに基づいて現行の水平ラインを駆動するためのソースドライバの駆動電流を設定する。つまり、駆動電流設定回路は、現行の水平ラインとその直前の水平ラインの映像データの関係性だけでなく、現行の水平ラインよりも前の複数の水平ラインの映像データのパターンに基づいて、現行の水平ラインの駆動電流を設定する。駆動電流設定回路により決定された駆動電流の設定値はソースドライバに出力される。なお、「最小レベル」とは、現行の水平ラインの映像データとその直前の水平ラインの映像データが一致していない場合の駆動電流よりも小さく、ゼロではない電流値のレベルを意味する。例えば、駆動電流のレベルを１～５の５段階に設定可能であるとした場合に、現行の水平ラインの映像データとその直前の水平ラインの映像データが一致していない場合は２～５のレベルに駆動電流を設定し、現行の水平ラインの映像データとその直前の水平ラインの映像データが一致している場合には駆動電流を１のレベル（すなわち最小レベル）に設定する。駆動電流の最小値は、例えば液晶のリークを防止するレベルとすればよい。なお、ここにいう駆動電流の「最小レベル」とは、現行の水平ラインとその前の水平ラインの比較結果に応じて制御される範囲での最小レベルを意味するのであって、実際にソースドライバが別の制御において上記の最小レベルよりも小さい電流値で駆動する場合が存在しても構わない。

【0019】

上記構成のように、連続する水平ラインにおいて駆動する電圧レベルに差が生じる場合には、現行の水平ラインのソースドライバの駆動電流（駆動能力）を、前ラインを含む複数ライン前の映像データの値によって最適化することが液晶パネルの画質向上と低消費電力化において有効である。例えば８ビット、２５６階調の液晶パネルの例で、現行の水平ラインの映像データが白レベル（２５５レベル）である場合を例に挙げて説明する。例えば映像データが３水平ラインで連続して黒レベル（０レベル）であり、その直後に現行の水平ラインが白レベルへの変化が生じた場合（黒・黒・黒・白の場合）と、映像データが２水平ラインで連続して白レベルで、その後１水平ラインだけ黒レベルとなった後に現行の水平ラインが白レベルへの変化が生じた場合（白・白・黒・白の場合）とでは、現行の水平ラインを駆動するのに必要なソースドライバの駆動電流が異なる。そこで、現行の水平ラインを駆動する際のソースドライバの駆動電流を、それより前の複数の水平ラインの駆動パターンに基づいて調整することで、液晶パネルの消費電力の最適化と画質向上に有効である。

【0020】

本発明に係る映像データ識別回路において、画像パターン検出回路は、現行の水平ラインの一部である特定部分の映像データとその直前の水平ラインの特定部分に対応する部分の映像データを比較して一致しているか否かを判定することとしてもよい。「特定部分」の例は、液晶パネルの左側半分５０％や右側半分５０％、その他左側ｘ％や右側ｘ％である。画像パターン検出回路は、それらが一致していない場合には、メモリに記憶されている現行の水平ラインの前のｎ水平ライン分の映像データのうち、上記の特定部分に対応する部分の映像データのパターンを読み出す。ここで、駆動電流設定回路は、現行の水平ラインの特定部分の映像データとその直前の水平ラインの特定部分に対応する部分の映像データが一致している場合には、例えば、現行の水平ラインの特定部分を駆動するためのソースドライバの駆動電流を最小レベルに設定すればよい。一方で、駆動電流設定回路は、それらが一致していない場合には、画像パターン検出回路によってメモリから読み出されたｎ水平ライン分の特定部分に対応する部分の映像データのパターンに基づいて、現行の水平ラインの特定部分を駆動するためのソースドライバの駆動電流を設定する。

【0021】

上記構成のように、前後の２つの水平ライン全体において映像データが完全に一致していなくても、前後の２つの水平ラインの一部において映像データが一致している場合には、その一致する部分においてソースドライバの駆動電流を最小レベルにすることで、消費電力を抑えることができる。例えば、液晶パネルの画面左半分５０％において前後の水平ラインでソースドライバチャンネルに変化がない場合や、画面の左側２５％において前後の水平ラインでソースドライバチャンネルに変化がない場合に、部分的にソースドライバの駆動電流を最小レベルに設定すればよい。

【0022】

本発明の第２の側面は、パネルシステムコントローラに関する。本発明に係るパネルシステムコントローラは、映像データ識別回路、映像データ受信回路、及びソースドライバを備える。映像データ受信回路は、前述した第１の側面に係るものである。映像データ受信回路は、外部のプロセッサ（ＣＰＵやＧＰＵ）から映像データを受信して、当該映像データを映像データ識別回路に出力する。ソースドライバは、映像データ識別回路によって設定された駆動電流で駆動し、映像データをディスプレイパネルのソースラインに対して所定の電圧レベルで出力する複数の出力チャンネルを有する。

【0023】

本発明に係るパネルシステムコントローラにおいて、映像データ識別回路及びソースドライバは、一体化された１チップの半導体装置（システムドライバ）として構成されていることが好ましい。特に、部品点数と消費電力の低減の観点から、このような１チップ型の半導体装置はディスプレイパネルに対して一つのみ設けられることが好ましい。このような１チップ型の構成では、前述したように、駆動する必要のあるパネルのソースラインの負荷容量は大きくなり、ソースドライバがソースラインを期待値電圧レベルまで駆動できずに、表示画質に問題が生じてしまうおそれがある。この点、本発明によれば、ソースドライバの出力の駆動電流を動的に制御できることから、１チップ型の構成であっても表示画質の向上が期待できる。また、映像データ識別回路、映像データ受信回路、及びソースドライバを一体化することで、各回路間の信号伝達速度を早めることができるため、ソースドライバの駆動電流をフレキシブルに制御することが可能となる。

【0024】

本発明の第３の側面は、第１の側面とは別の映像データ識別回路に関する。第３の側面に係る映像データ識別回路は、映像データ受信回路から出力された映像データを識別してソースドライバの駆動電流を制御する。映像データ識別回路は、画像パターン検出回路と駆動電流設定回路を備える。画像パターン検出回路は、映像データ受信回路から出力された映像データのうち、現行の水平ラインの特定部分の映像データとその直前の水平ラインの特定部分に対応する部分の映像データを比較して一致しているか否かを判定する。駆動電流設定回路は、現行の水平ラインの特定部分の映像データとその直前の水平ラインの特定部分に対応する部分の映像データが一致している場合には、現行の水平ラインの特定部分を駆動するためのソースドライバの駆動電流を最小レベルに設定し、その設定値をソースドライバに出力する。

【発明の効果】

【0025】

本発明によれば、ソースドライバの駆動電流を動的に最適値に設定して、パネルシステムの低消費電力化と画質向上を実現することができる。

【図面の簡単な説明】

【0026】

【図1】図１は、タイミングコントローラとソースドライバが分離されたディスプレイモジュールの全体構成を示したブロック図である。

【図2】図２は、タイミングコントローラとソースドライバが一体化されたシステムドライバを２つ備える、ディスプレイモジュールの全体構成を示したブロック図である。

【図3】図３は、タイミングコントローラとソースドライバが一体化されたシステムドライバを１つのみ備える、ディスプレイモジュールの全体構成を示したブロック図である。

【図4】図４は、タイミングコントローラとソースドライバが分離されたディスプレイモジュールにおいて、液晶パネルの額縁領域（ファンアウト領域）とアクティブ領域におけるソースラインの配線を示す図である。

【図5】図５は、タイミングコントローラとソースドライバが一体化されたディスプレイモジュールにおいて、液晶パネルの額縁領域（ファンアウト領域）とアクティブ領域におけるソースラインの配線を示す図である。

【図6】図６は、液晶パネルのソースラインの配線の配線抵抗と配線容量の分布を示すための図である。

【図7】図７は、液晶パネルの配線負荷の大小（特にソースラインの配線長の長短）によって、ソースラインの電圧がどのように変化するのかを説明するための図である。

【図8】図８は、液晶パネルのソースドライバの駆動電流の大小によって、ソースラインの電圧がどのように変化するのかを説明するための図である。

【図9】図９は、水平ラインの電圧レベルが最大値から最小値まで変化する場合のソースライン毎の出力電圧波形を説明するための図である。

【図10】図１０は、水平ラインの電圧レベルが最大値から中間値まで変化する場合のソースラインが毎の出力電圧波形を説明するための図である。

【図11】図１１は、連続する水平ライン期間の間、映像データが変化していない場合のソースライン毎の出力電圧波形を説明するための図である。

【図12】図１２は、本発明の一実施形態に係るパネルシステムコントローラの全体構成を模式的に示したブロック図である。

【図13】図１３は、駆動電流設定回路によるソースドライバの制御ロジックの一例を示したフロー図である。

【図14】図１４は、本発明におけるソースドライバの出力電圧波形と駆動電流設定値の関係性を示した図である。

【図15】図１５は、一般的な液晶パネルの構成を示した図である。

【図16】図１６は、メモリに保存されている複数の水平ラインの映像パターンに基づいて現行の水平ライン駆動能力を制御する方法の一例を示した図である。

【図17】図１７は、メモリに保存されている複数の水平ラインの映像パターンに基づいて現行の水平ライン駆動能力を制御する方法の別例を示した図である。

【図18】図１８は、オーバドライブ制御の例を示した図である。

【図19】図１９は、液晶パネルの駆動レベルが黒レベル（最小）、白レベル（最大）、中間レベルで遷移する場合の例を示した図である。

【図20】図２０は、液晶パネルの左側半分と右側半分のそれぞれにおいて、現行の水平ラインと直前の水平ラインの映像データを比較する場合の例を示した図である。

【図21】図２１は、液晶パネルの水平ラインの一部において、現行の水平ラインとメモリに保存されている複数の水平ラインの映像データを比較する場合の例を示した図である。

【発明を実施するための形態】

【0027】

以下、図面を用いて本発明を実施するための形態について説明する。本発明は、以下に説明する形態に限定されるものではなく、以下の形態から当業者が自明な範囲で適宜変更したものも含む。

【0028】

図１２は、本発明の一実施形態に係るパネルシステムコントローラ１を示してる。パネルシステムコントローラ１は、液晶パネルや有機ＥＬパネルなどに代表されるディスプレイパネルの額縁領域に搭載可能な集積回路である。パネルシステムコントローラ１は、主にパネル２１を構成する多数のソースラインに対してアナログ映像信号を出力するともに、各ソースラインに出力する映像信号に関する制御を行う。パネルシステムコントローラ１は、例えばノートパソコンやタブレットパソコンにおいて、映像データに対応して、ソースドライバ１３の駆動電流を最適化することで、パネルシステムの低消費電力化に寄与する。さらに、パネルシステムコントローラ１は、ソースドライバ１３の駆動電流を最小値にするだけではなく、ソースドライバ１３へのクロック信号を停止したり、ソースドライバ１３への映像データも停止することで、ソースドライバ１３の内部動作もディセーブルにし、ソースドライバ１３の電源がオンにしたまま、消費電力を低減することも可能である。

【0029】

パネル２１の構成は一般的なものであり、主にソースライン、ゲートライン、及び表示画素を有する。ソースラインは、ガラスなどで構成されたパネル基板上に、所定の間隔を空けて互いに平行に複数本設けられている。ゲートラインは、同じパネル基板上に、ソースラインと直交する方向に沿って、所定の間隔を空けて互いに平行に複数本設けられている。表示画素は、ソースラインとゲートラインとの各交差点に設けられている。各表示画素には、スイッチング素子としてのＴＦＴ（Thin Film Transistor）が接続されている。例えば、図１５に示されるように、ＦＨＤの液晶パネルの場合、ソースラインは１９２０×３（ＲＧＢ）ライン必要となり、ゲートラインは１０８０ライン必要となる。パネルシステムコントローラ１は、主にソースラインへ映像信号を出力する処理を行う。

【0030】

図１２に示されるように、本実施形態に係るパネルシステムコントローラ１は、映像データ受信回路１１、映像データ識別回路１２、及びソースドライバ１３を備える。これらの回路１１，１２，１３は、いわゆるＣＯＧ（Chip On the Glass）方式にて、液晶ガラス上に実装されることが好ましい。

【0031】

また、本発明のパネルシステムコントローラ１では、映像データ識別回路１２とソースドライバ１３を１つの半導体チップに集積することもできる。もし映像データ識別回路１２とソースドライバ１３が別々の半導体チップで構成される場合、両者の間でデータ通信が必要になる。例えば、映像データ識別回路１２をＴＣＯＮ（タイミングコントローラ）で実施する場合、ＴＣＯＮで検出したソースドライバ１３の駆動電流設定値を、映像データを表示していないブランキング期間にて送信することが求められる。また、ブランキング期間中に送信したソースドライバ１３の駆動電流設定値は、ソースドライバ１３で受信した後、ソースドライバ１３の駆動電流を変更した後ようやく変更後の駆動電流値でパネルを駆動することになる。このように、ＴＣＯＮに映像データが入力されてからソースドライバの駆動電流を変更するまでのレイテンシーが大きくなってしまう。これに対して、映像データ識別回路１２（ＴＣＯＮ）とソースドライバ１３を１つの半導体チップに集積すれば、同一チップ内での制御になり、レイテンシーを小さくすることが可能である。

【0032】

映像データ受信回路１１は、プロセッサからデジタル映像データとクロック信号を受け取るための回路である。映像データ受信回路１１は、受け取った映像データを映像データ識別回路１２へと伝達する。また、映像データ受信回路１１は、受け取ったクロック信号を映像データ識別回路１２及びソースドライバ１３と共有する。映像データ受信回路１１は、例えばｅＤＰレシーバ回路やＭＩＰＩレシーバ回路など高速シリアルインタフェースで構成することができる。なお、映像データ受信回路１１に入力される映像データは、図１に示されたようなＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）といったプロセッサによりや各種演算処理やグラフィクス処理を行われたデータである。

【0033】

ソースドライバ１３は、パネル２１のソースラインを駆動するため回路である。ソースドライバ１３は、複数のソースラインに接続されており、各ソースラインに駆動電圧（階調表示電圧）を印加する。パネルシステムコントローラ１は、一つのパネル２１に対して複数のソースドライバ１３を備えることもできるが、部品点数及び消費電力削減の観点から一つのパネル２１に対してソースドライバ１３を一つのみ有することが好適である。また、図示は省略するが、パネルシステムコントローラ１は、パネル２１のゲートラインを駆動するゲートドライバを備えていてもよい。ただし、ゲートドライバは、本発明のパネルシステムコントローラ１にとって必須の構成ではなく、このパネルシステムコントローラ１の外部に配置することも可能である。ゲートドライバは、ＴＦＴをオンするための走査信号を各ゲートラインに順次印加する。ゲートドライバによってゲートラインに操作信号が印加されてＴＦＴがオン状態のときに、ソースドライバ１３からソースラインに駆動電圧が印加されると、それらの交点に位置する表示素子に電荷が蓄積される。これにより、表示素子の光透過率がソースラインに印加された駆動電圧に応じて変化して、表示素子を介した画像表示が行われる。また、ソースドライバ１３は、各ソースラインをオーバドライブする機能を有していてもよい（特許文献１参照）。

【0034】

映像データ識別回路１２は、ソースドライバ１３の駆動電流設定を制御するための回路である。映像データ識別回路１２は、ソースドライバ１３に結合された複数のソースラインのそれぞれについて、適切な駆動電流の設定を決定することができる。映像データ識別回路１２で決定されたソースドライバ１３の駆動電流設定は、制御信号として、ソースドライバ１３に入力される。ソースドライバ１３は、ここで入力された制御信号に従って、各ソースラインの駆動を制御する。また、映像データ受信回路１１から出力されたクロックは、映像データ識別回路１２とソースドライバ１３に入力され、それぞれの内部回路の基準クロックとなる。

【0035】

図１に示されるように、本実施形態において、映像データ識別回路１２は、レベル検出回路１２１、メモリ１２２、画像パターン検出回路１２３、駆動電流設定回路１２４、及びブランキング期間検出回路１２５で構成されている。

【0036】

レベル検出回路１２１は、映像データ受信回路１１から出力されたデジタル映像データを受け取り、ソースドライバ１３のアナログ電圧レベルを検出する。すなわち、ソースラインレベル検出回路１２１は、映像データ受信回路１１で受信したデジタル映像データに基づいて、ソースドライバ１３からパネル２１の各ソースラインに出力するアナログ電圧がどのレベルにあるか検出する。ソースラインレベル検出回路１２１の検出結果は、制御信号として駆動電流設定回路１２４へと出力される。

【0037】

メモリ１２２は、映像データ受信回路１１から出力された映像データを所定期間保持するための記憶回路である。具体的には、メモリ１２２は、所定数の水平ライン分の映像データを保持できるように設定されている。映像データには、各水平ラインの期間を区切るための水平同期信号が組み込まれているため、メモリ１２２は、例えば、この水平同期信号に基づいて所定数の水平ライン分の映像データを保持するようにすればよい。なお、メモリ１２２に保持可能な映像データ長は所定値に制限されており、メモリ１２２は、映像データを順次記憶しながら、それと同じ分順次削除していく。また、メモリ１２２に保持する可能な水平ラインの所定数はレジスタの設定で適宜調整することが可能である。つまり、任意の水平ライン数ごとに、所定数を変更することができる。また、メモリ１２２に保持する映像データは、１水平ライン以上、例えば１水平ライン分や２水平ライン分とすることもできるし、１水平ライン未満、例えば１／２水平ラインや１／４水平ラインとすることもできる。また、例えばＦＨＤパネル（１９２０ｘ１０８０）の場合、１水平ラインは１９２０ピクセルとなることから、ソースドライバ１３のアナログ電圧の出力チャンネル数は１９２０ｘ３（ＲＧＢ）＝５７６０チャンネルとなる。水平ラインの所定数が１水平ライン未満の場合、所定数をこの出力チャンネル数で特定することもできる。例えばＦＨＤパネルの場合、１／２水平ラインは２８８０チャンネルとなり、１／４水平ラインは１４４０チャンネルとなる。

【0038】

特に、本発明においては、メモリ１２２に保存する映像データは、３水平ライン以上に設定される。具体的には、メモリ１２２には、現行の水平ラインの映像データに加えて、さらにその現行の水平ラインの前の２水平ライン以上の映像データが記憶される。なお、メモリ１２２に新しく現行の水平ラインの映像データが記憶された場合は、メモリ１２２に記憶されている一番古い水平ラインの映像データが削除される。メモリ１２２に保存する映像データは、現行の水平ラインを含めて４水平ライン以上であってもよいし、５水平ライン以上であってもよいし、６水平ラインや７水平ライン、あるいはそれ以上であってもよい。

【0039】

なお、図１５を参照して、一般的な液晶パネルの駆動方式について説明する。縦方向のラインが映像データを駆動するソースラインであり、ＦＨＤパネルの場合は５７６０ライン設けられる。５７６０個のソースラインそれぞれソースドライバで駆動する。横方向はゲートラインといい、ＦＨＤパネルの場合１０８０ラインある。上方向の１ライン目から下方向の１０８０ライン目まで時間的に順番にオンしていく。ソースラインとゲートラインが交差した位置には液晶素子があり、ここに映像データが格納される。動作タイミングは、最初に１ライン目のゲートラインがオンとなり、全てのソースラインがオンとなり、１ライン目の液晶素子、合計５７６０個に映像データを書き込む。次に１ライン目のゲートラインがオフとなり、２ライン目のゲートラインがオンとなり、同様に全てのソースラインがオンとなり、２ライン目の液晶素子、合計５７６０個に映像データを書き込む。このように１ライン目から１０８０ライン目まで順番に液晶素子に画像を書き込んでいく。

【0040】

画像パターン検出回路１２３は、映像データ受信回路１１から出力された現行の水平ラインの映像データと、メモリ１２２に保持されている複数の水平ライン分の映像データとが入力される。そして、画像パターン検出回路１２３は、まず、現行の水平ラインの映像データとその直前の水平ラインの映像データとを比較しての画像パターンの一致を検出する。このとき、画像パターン検出回路１２３は、現行の水平ラインとその直前の水平ラインの全チャンネルにおいて画像パターンが一致することを検出してもよいし、現行の水平ラインとその直前の水平ラインのうち、１／２水平ライン分だけ画像パターンが一致していることや、１／４水平ライン分だけ画像パターンが一致することを検出することもできる。画像パターン検出回路１２３に入力される映像データには、映像データ受信回路１１から直接入力される現行の水平ラインの映像データと、映像データ受信回路１１から一旦メモリ１２２を介して入力される過去の複数の水平ラインの映像データの２種類が存在する。そして、映像データ受信回路１１からの現行の水平ラインの映像データは、画像パターン検出回路１２３にリアルタイムに入力される。なお、このとき、現行の水平ラインの映像データは、メモリ１２２にも同時に入力されている。一方、メモリ１２２には、現行の水平ラインより前の複数の水平ライン分の映像データが一時的に保持されている。このため、メモリ１２２からは、複数の水平ライン分の過去の映像データが画像パターン検出回路１２３に入力されることとなる。従って、画像パターン検出回路１２３は、映像データ受信回路１１からは現行の水平ラインの映像データがリアルタイムに入力され、メモリ１２２からは過去の複数の水平ライン分の映像データが入力される。そして、画像パターン検出回路１２３は、まず、現行の水平ラインの映像データとその直前の水平ラインの映像データとを比較し、両者の画像パターンの一部又は全部が一致するか否かを判断する。そして、両者の画像パターンが一致すれば、少なくとも現行の水平ラインの映像データは、その直前の水平ラインの映像データから変化していないないことがわかる。画像パターン検出回路１２３は、このように現行の映像データと直前の映像データを比較して、両者の画像パターンが一致した場合に、その結果を制御信号として駆動電流設定回路１２４へと出力する。この場合、駆動電流設定回路１２４は、後述のとおり、現行の水平ラインを駆動するソースドライバの駆動電流を最小レベルに設定することとなる。

【0041】

一方で、画像パターン検出回路１２３は、上記のように現行の水平ラインの映像データとその直前の水平ラインの映像データとを比較した結果、両者の画像パターンが一致していないと判断した場合には、次に、メモリ１２２に保存されている過去の複数の水平ライン分の映像データのパターンを読み出し、そのパターンを制御信号として駆動電流設定回路１２４へと出力する。この場合、駆動電流設定回路１２４は、後述のとおり、メモリ１２２に保存されている過去の複数の水平ライン分の映像データのパターンに基づいて、現行の水平ラインを駆動するソースドライバの行動電流を設定することとなる。

【0042】

ブランキング期間検出回路１２５は、映像データ受信回路１１から出力された映像データを受け取り、この映像データからブランキング期間を検出する。映像データには、垂直同期信号や垂直同期信号の他、水平ブランキング期間を示す信号や垂直ブランキング期間を示す信号が含まれる。ブランキング期間検出回路１２５は、このような映像データに基づいて、水平ブランキング期間や垂直ブランキング期間を検出した場合には、その検出結果を制御信号として駆動電流設定回路１２４へと出力する。なお、ブランキング期間検出回路１２５が検出するのは、例えば垂直ブランキング期間のみとすることも可能である。

【0043】

駆動電流設定回路１２４は、レベル検出回路１２１、画像パターン検出回路１２３、及びブランキング期間検出回路１２５のそれぞれから出力された各種の制御信号を受け取り、これらの制御信号に基づいて、ソースドライバ１３の駆動電流を設定する。

【0044】

図１３は、駆動電流設定回路１２４による制御ロジックの一例を示している。まず、駆動電流設定回路１２４は、ブランキング期間検出回路１２５からの検出信号に基づいて、現在がブランキング期間であるか否かを判定する。ブランキング期間であれば、ブランキング期間検出回路１２５がその検出信号を出力しているため、駆動電流設定回路１２４はこの検出信号を受け取った場合には、現在がブランキング期間であると判定できる。ブランキング期間においては、映像データをソースドライバ１３からパネル２１に出力する必要がない。このため、現在がブランキング期間である場合、駆動電流設定回路１２４は、ソースドライバ１３の駆動電流を最小レベルに設定する。ブランキング期間には水平ブランキング期間と垂直ブランキング期間が存在するが、垂直ブランキング期間のほうが時間が長いことから、垂直ブランキング期間の間、ソースドライバ１３の駆動電流を最小レベルとすることが特に有効である。同様に、水平ブランキング期間の間もソースドライバ１３の駆動電流を最小レベルとすることが可能である。

【0045】

また、駆動電流設定回路１２４は、ブランキング期間の間、ソースドライバ１３の駆動電流を最小レベルにすることに加えて、ソースドライバ１３へのクロック信号の供給や、ソースドライバ１３への映像データの供給を停止することとしてもよい。ソースドライバ１３に映像データを供給する信号線やクロック信号を供給する信号線に、その信号線を遮断可能なスイッチ回路（不図示）を設けておき、これらのスイッチ回路に駆動電流設定回路１２４を接続すればよい。これにより、駆動電流設定回路１２４によって、ソースドライバ１３に対する映像データやクロック信号の供給を制御することが可能となる。ブランキング期間の間、ソースドライバ１３の内部動作もディセーブルにすることで、ソースドライバ１３の電源がオンのままで、大きく消費電力を低減することが可能となる。なお、ソースドライバ１３は、一般的に内部にデータラッチを有しており、電源をオンしていれば、入力クロック信号や入力映像データが停止されても、映像データは内部のラッチに映像データが保持されたままになっている。このため、クロック信号や入力映像データが停止された場合でも、ソースドライバ１３からは、当該内部ラッチの映像データが出力され続けることになになり、パネル２１に表示上の問題は生じない。

【0046】

一方、ブランキング期間ではない場合、駆動電流設定回路１２４は、画像パターン検出回路１２３からの検出信号に基づいて、現行の水平ラインの映像データとその直前の水平ラインの映像データの画像パターンが一致しているか否かを判定する。両者の画像パターンが一致していれば、画像パターン検出回路１２３がその検出信号を出力しているため、駆動電流設定回路１２４は、この検出信号を受け取った場合には、現行の水平ラインとその直前の画像パターンが一致していると判定できる。具体的には現行の水平ラインとその直前の水平ラインの映像データが一致する場合、直前の水平ラインから現行の水平ラインまでソースドライバ１３の電圧レベルに変化がないことを示している。この場合、駆動電流設定回路１２４は、ソースドライバ１３の全出力チャンネルにおいて、駆動電流を最小レベルにすることができる。

【0047】

また、駆動電流設定回路１２４は、画像パターン検出回路１２３からの検出信号が１水平ライン全体で画像パターンが一致していることを示している場合、すなわち、直前の水平ラインと現行の水平ラインの全出力チャンネルにおいて画像パターンが一致している場合、その画像パターンが一致している期間の間、ソースドライバ１３の駆動電流を最小値にすることに加えて、ソースドライバ１３へのクロック信号の供給や、ソースドライバ１３への映像データの供給を停止することとしてもよい。このように、ソースドライバ１３の電源を最小の駆動電流でオンにしたまま、ソースドライバ１３の内部動作をディセーブルにすることで、大きく消費電力を低減することができる。なお、画像パターンが一致している期間が１水平ライン未満の場合には、ソースドライバ１３をディセーブルにしてしまうと、画像パターンの異なる部分を表示できなくなることから、この場合には、ソースドライバ１３には映像データやクロック信号の供給を継続する。

【0048】

一方、前述の通りノートパソコンにおいては、連続する水平ラインにおいて電圧レベルに差が生じない場合が多く、このようなケースおいても電力消費を抑えることは重要である。例えば前後の２水平ライン全てのソースドライバの駆動チャンネルで画像パターンが一致していることに加えて、前後の２水平ラインの一部のソースドライバの駆動チャンネルで画像パターンが一致しているケースにおいても、電力消費を抑えることは重要となる。このため、画像パターン検出回路１２３の検出信号が、例えば、１／２水平ライン分だけ画像パターンが一致していることや、１／４水平ライン分だけ画像パターンが一致していることを示している場合、駆動電流設定回路１２４は、ソースドライバ１３の全出力チャンネルのうち、画像パターンが一致している部分に対応するの出力チャンネルだけ、駆動電流を最小値にすることもできる。例えばＦＨＤパネル（１９２０ｘ１０８０）の場合、１水平ラインは１９２０ピクセルとなることから、ソースドライバ１３のアナログ電圧の出力チャンネル数は、１９２０ｘ３（ＲＧＢ）＝５７６０チャンネルとなる。このソースドライバ１３の５７６０チャンネルが、それぞれパネル２１上のソースラインに接続されている。この出力チャンネルごとに映像データが異なる場合があるため、ソースドライバ１３の出力チャンネルごとに駆動電流を任意に設定できるように、ソースドライバ１３及び駆動電流設定回路１２４を構成することで、より一層細やかな消費電力の最適化が可能となる。

【0049】

次に、図１３に示されるように、ブランキング期間ではなく、また前後の水平ラインで画像パターンが不一致である場合、駆動電流設定回路１２４は、メモリ１２２に保存されている過去の複数の水平ライン分の映像データのパターンを参照する。ここでの制御を、図１６及び図１７を参照して説明する。

【0050】

連続する前後の水平ラインにおいて駆動する電圧レベルに差が生じる場合、現行の水平ラインを駆動するソースドライバの駆動電流を、直前の水平ラインを含む複数の水平ライン前のデータの値を考慮して最適化することが液晶パネルの画質向上において有効となる。ここでは８ビット、２５６階調の液晶パネルを例に挙げて説明する。図１６に示した例では、現行の水平ラインの映像データを図中で４ライン目とし、白レベル（２５５レベル）で出力することとしている。また、図１６では、現行の水平ラインから３ライン前までの映像データが３回連続して黒レベルであった直後に白レベル（現行の水平ライン）への変化が生じた場合を示している。一方、図１７では、同じく、現行の水平ラインの映像データを図中で４ライン目、現行の水平ラインの映像データを白レベル（２５５レベル）としているが、現行の水平ラインのから３ライン前までの映像データが、黒レベル（０レベル）、白レベル（２５５レベル）、黒レベル（０レベル）のように連続して変化している点で、図１６に示した例とは異なる。

【0051】

ここで、図１６及び図１７に示した例では、メモリ１２２に、４水平ライン分の映像データを記録できるようになっている。すなわち、現行の水平ラインの映像データに加えて、さらにその前の３水平ライン分の映像データが、メモリ１２２に逐次記録される。図１６に示した例では、現行の水平ラインから３ライン前までの映像データをメモリに格納できるため、駆動電流設定回路１２４は、このメモリ１２２内を参照することで、黒、黒、黒、白のパターンであることを検出できる。また、図１７に示した例でも同様に、駆動電流設定回路１２４は、このメモリ１２２内を参照することで、黒、白、黒、白のパターンであったことを検出できる。このように４ラインメモリでは過去３ライン前までの映像データのパターンを考慮することができる。

【0052】

図１６に示した例では、まず、１ライン目の黒レベルの映像データがメモリ１２２に記憶される。このとき、１ライン目の黒レベルの映像データは、最初のデータであるから、それより前の映像データと比較することはできない。この場合は、単純に１ライン目の映像データ自体を参照して、１ライン目を駆動する際のソースドライバ１３の駆動電流を設定すればよい。次に、２ライン目の黒レベルの映像データがメモリ１２２に記憶される。このとき、１ライン目と２ライン目の映像データを比較すると、共に黒レベル（２５５レベル）で一致する。従って、この場合は、前述したとおり、２ライン目を行動する際のソースドライバ１３の駆動電流を最小レベルに設定すればよい。次に、３ライン目の黒レベルの映像データがメモリ１２２に記憶される。このとき、２ライン目と３ライン目の映像データを比較すると、共に黒レベル（０レベル）で一致する。従って、この場合も、前述したとおり、３ライン目を行動する際のソースドライバ１３の駆動電流を最小レベルに設定すればよい。

【0053】

次に、４ライン目の白レベル（２５５レベル）の映像データがメモリ１２２に記憶される。これにより、メモリ１２２には、４つの水平ライン分の映像データが溜まったことになる。このとき、３ライン目と４ライン目の映像データを比較すると、３ライン目が黒レベルであるのに対して、４ライン目が白レベルであることから、この４ライン目（現行の水平ライン）を駆動するソースドライバ１３の駆動電流は、最小レベルでは足りず、これよりも大きくしなければならない。すなわち、液晶パネルにおいては、このように同じ黒レベルから白レベルへの遷移であっても、以前のラインのデータの影響を受ける場合がある。従って、３水平ラインで連続して黒レベル（０レベル）が継続した後に現行の水平ラインが白レベル（２５５レベル）となった場合、この現行の水平ラインを駆動するソースドライバ１３を早期に目標とする期待値電圧レベルにまで高めるためには、例えばソースドライバ１３の駆動電流を最大レベルに一気に引き上げたり、特許文献１（特開２０１８－６３３３２号公報）に開示されているオーバドライブ電圧及び時間（図１８参照）を掛けることが好ましい。

【0054】

一方で、図１７に示した例では、まず、１ライン目の黒レベルの映像データがメモリ１２２に記憶される。このとき、１ライン目の黒レベルの映像データは、最初のデータであるから、それより前の映像データと比較することはできない。この場合は、単純に１ライン目の映像データ自体を参照して、１ライン目を駆動する際のソースドライバ１３の駆動電流を設定すればよい。ここまでは図１６に示した例と同様である。次に、２ライン目の白レベルの映像データがメモリ１２２に記憶される。このとき、１ライン目と２ライン目の映像データを比較すると、互いに不一致である。また、この時点において、メモリ１２２には所定ライン分の映像データが蓄積されていない。この場合は、図１３に示したフローに従い、前水平ラインと現水平ラインの電圧レベルの差分に応じて駆動電流を調整することになるが、この点についての詳細は後述する。基本的には、黒レベルから白レベルへと遷移したことにより、ソースドライバ１３の駆動電流を大きく設定する必要がある。次に、３ライン目の黒レベルの映像データがメモリ１２２に記憶される。このとき、２ライン目と３ライン目の映像データを比較すると、互いに不一致である。この場合も、図１３に示したフローに従い、前水平ラインと現水平ラインの電圧レベルの差分に応じて駆動電流を調整することになる。基本的には、白レベルから黒レベルへと遷移したことにより、ソースドライバ１３の駆動電流を大きく設定する必要がある。

【0055】

次に、４ライン目の白レベル（２５５レベル）の映像データがメモリ１２２に記憶される。これにより、メモリ１２２には、４つの水平ライン分の映像データが溜まったことになる。このとき、３ライン目と４ライン目の映像データを比較すると、３ライン目が黒レベルであるのに対して、４ライン目が白レベルであることから、この４ライン目（現行の水平ライン）を駆動するソースドライバ１３の駆動電流も大きくしなければならない。ただし、図１６の例と図１７の例を比較したとき、図１７の例では、２ライン目が白レベルであったことから、３ライン目が黒レベルとなっていても、４ライン目を白レベルに引き上げるときに、２ライン目が白レベルあった影響を受ける。このため、図１６の例のように３ライン連続で黒レベルが続いた後に白レベルとなった場合と比較して、図１７の例では、４ライン目の白レベルを出力するためのソースドライバ１３の駆動電流を抑えることができる。つまり、図１７の例の４ライン目は、図１６の例の４ライン目と比較して、ソースドライバ１３の駆動電流を小さいレベルに設定すればよい。例えば、図１６の例では駆動電流のレベルを最大レベル（例えば５レベル）としていた場合には、図１７の例では駆動電流のレベルを最大レベルよりも小さいレベル（例えば４レベル）とすればよい。このようにメモリ１２２に保存されている複数ライン分の映像データのパターンに基づいて、現行の水平ラインを駆動するソースドライバ１３の駆動電流を制御することができる。これにより、液晶パネルの消費電力の削減と画質の改善が見込まれる。

【0056】

さらに別の例を挙げて説明すると、液晶パネルの駆動に関しては、黒レベル（０レベル）と白レベル（２５５レベル）だけでなく、その中間階調レベル（例えば１２５レベル）も考慮する必要がある。このような黒レベル、白レベル、及び中間階調レベルへの駆動電流の遷移の一例を図１９に示している。この中間階調レベル（１２５レベル）の表示は、一般的に人の目に感度が高いと言われている。例えば、現行の水平ラインの映像データが中間階調レベル（１２５レベル）であるとしたとき、現行の水平ラインから３水平ライン前までの映像データがすべて黒レベル（０レベル）であった場合と、現行の水平ラインから３水平ライン前までの映像データが黒レベル、中間階調レベル、黒レベルのように変化した場合とでは、現行の水平ラインの中間階調レベル（１２５レベル）レベルを駆動するのに必要となるソースドライバ１３の駆動電流は異なる。例えば、ソースドライバ１３の駆動電流のレベルを５段階で調整できるとしたとき、メモリ１２２に保存されている過去の水平ラインの画像パターンを考慮して、以下のように現行の水平ライン（中間階調レベル）の駆動電流を設定すればよい。なお、以下の設定例はあくまで一例であり、駆動電流の設定は適宜調整することが可能である。
［駆動電流レベルの設定例］
１） 黒→黒→黒→中：レベル５（最大）
２） 白→白→白→中：レベル５（最大）
３） 中→白→白→中：レベル４
４） 中→黒→黒→中：レベル４
５） 中→白→黒→中：レベル４
６） 中→黒→白→中：レベル４
７） 黒→中→黒→中：レベル３
８） 黒→中→白→中：レベル３
９） 白→中→黒→中：レベル３
１０）白→中→白→中：レベル３
１１）中→中→黒→中：レベル２
１２）中→中→白→中：レベル２
１３）黒→黒→中→中：レベル１（最小）
１４）白→白→中→中：レベル１（最小）
１５）白→黒→中→中：レベル１（最小）
１６）黒→白→中→中：レベル１（最小）
１７）黒→中→中→中：レベル１（最小）
１８）白→中→中→中：レベル１（最小）

【0057】

また、このような過去の複数の水平ラインの映像データのパターンに基づいて現行の水平ラインを駆動するソースドライバ１３の駆動電流を設定する制御方式は、水平ライン全体の制御に限らず、水平ラインの一部の制御にも適用することができる。

【0058】

具体的に説明すると、水平ライン全体の制御を想定した場合、液晶パネルを駆動する全ソースドライバのチャネル数が例えば、ＦＨＤの場合、１９２０ｘ３（Ｒ／Ｇ／Ｂ）＝５７６０チャンネルであり、全てのソースドライバチャンネルが、現ラインと前のラインで一致するか比較し、全てのソースドライバチャンネルが一致した場合、ソースドライバの駆動能力を全てのチャンネルで下げることができる。これに限らず、図２０に示されるように、例えば、液晶パネルの画面左半分５０％の領域においてのみ、現ラインと前のラインで一致するか比較し、当該画面左半分５０％の全てのソースドライバチャンネルが一致した場合、ソースドライバの駆動電流を、当該画面左半分５０％の全てのチャンネルだけ下げることができる。同様に、例えば、液晶パネルの画面右半分５０％の領域においてのみ、現ラインと前のラインで一致するか比較し、当該画面右半分５０％の全てのソースドライバチャンネルが一致した場合、ソースドライバの駆動電流を、当該画面右半分５０％の全てのチャンネルだけ下げることができる。なお、図２０の例では、液晶パネルを左右５０％ずつ２つの領域に区分しているが、液晶パネルを３つの領域又は４つ以上の領域に区分して、同様の処理を行うことも可能である。このように画面全部が一致するだけではなく、液晶パネルの画面を複数の領域に分割することで、その前後の２ライン全てのソースドライバの駆動チャンネルに変化がない場合、当該ソースドライバの駆動電力を削減することができる。もちろん現ラインと前のラインで変化がある場合、その変化量に応じてソースドライバの駆動能力を大きくすることができる。

【0059】

さらに、このように液晶パネルの画面を複数の領域に区分して、各領域において映像データの変化を検出する態様においても、図１６及び図１７を参照して説明したように、現行の水平ラインより前の複数の水平ラインの映像データの影響を考慮して、現行の水平ラインを駆動するソースドライバの駆動電流を最適化することができる。すなわち、図２１は、液晶パネルのタイミングチャートに示している。例えばソースドライバのチャンネル数が５７６０チャンネルある場合、画面左半部はソースチャンネル１から２８８０チャンネルであり、画面右半部はソースチャンネル２８８１から５７６０チャンネルである。また、図２１において、ｄ１～ｄ５７６０が現行の水平ラインの映像データであり、ｃ１～ｃ５７６０が現行の水平ラインの直前の水平ラインの映像データ、ｂ１～ｂ５７６０が現行の水平ラインの２つ前の水平ラインの映像データ、ａ１～ａ５７６０が現行の水平ラインの３つ前の水平ラインの映像データである。これらの４水平ライン分の映像データがメモリ１２２に保存されていることとなる。さらに、ｄ１～ｄ２８８０が現行の水平ラインのうち液晶パネルの画面左半部に対応する映像データであり、ｃ１～ｃ２８８０、ｂ１～２８８０、及びａ１～ａ２８８０が、この画面左半部に対応する過去の水平ラインの映像データである。

【0060】

この場合に、現行の水平ラインのうち画面左半部に対応する映像データｄ１～ｄ２８８０を出力するソースドライバの駆動電流を設定する際には、ｃ１～ｃ２８８０、ｂ１～２８８０、及びａ１～ａ２８８０の画面左半部に対応する過去の水平ラインの映像データのパターンを参照すればよい。例えば、４ライン目の左半部に対応するｄ１～ｄ２８８０の映像データと、３ライン目の左半部に対応するｃ１～ｃ２８８０の映像データが不一致であるとする。この場合、メモリ１２２に保存されている１ライン目から３ライン目の左半部に対応する映像データのパターン（ｃ１～ｃ２８８０，ｂ１～２８８０，ａ１～ａ２８８０）に基づいて、現行の４ライン目の左半部に対応するｄ１～ｄ２８８０のソースドライバの駆動電流を決定することができる。なお、このような部分的な駆動電流の制御は、画面左半部に限らず、画面右半部についても同様に行うことができる。

【0061】

次に、再び図１３に戻り説明する。図１３に示されるように、ブランキング期間ではなく、前後の水平ラインで画像パターンが不一致であり、かつ、メモリ１２２に所定数の水平ライン分の映像データが記録されていない場合、駆動電流設定回路１２４は、レベル検出回路１２１の検出値に基づいて、前後の水平ラインの電圧レベルを比較し、その電圧レベルの差に応じて、ソースドライバ１３の駆動電流を設定する。例えば、前の水平ラインの電圧レベルが最大値で現行の水平ラインの電圧レベルが最小値である場合、両ラインの電圧レベルの差は最大となる。この場合、駆動電流設定回路１２４は、ソースドライバ１３の駆動電流を最大値に設定する。あるいは、前の水平ラインの電圧レベルが最大値であっても、現行の水平ラインの電圧レベルが中間値である場合、両ラインの電圧レベルの差は中程度となる。この場合、駆動電流設定回路１２４は、ソースドライバ１３の駆動電流を中程度の値に設定する。

【0062】

図１４は、駆動電流設定回路１２４による駆動電流の設定動作の一例を示している。図１４では、あるソースラインの電圧レベルの変化の一例を示す。このソースラインは、垂直ブランキング期間の間は電圧レベルが最小値となり、その後最初の水平ライン期間で電圧レベルが最大値となり、その次の第２の水平ライン期間でも電圧レベルは最大値のままとなり、その次の第３の水平ライン期間で電圧レベルが中程度となり、その次の第４の水平ライン期間で電圧レベルが再び最小値となり、その次の第５の水平ライン期間で電圧レベルは再び最大値となる。各水平ライン期間の間の電圧レベルの変化を見ると、第１の水平ライン期間では電圧レベルの変化量は最大となり、第２の水平ライン期間では電圧レベルは変化せず、第３の水平ライン期間では電圧レベルの変化量は中程度となり、第４の水平ライン期間では電圧レベルの変化量は再び中程度となり、第５の水平ライン期間では電圧レベルの変化量が再び最大となる。

【0063】

そして、駆動電流設定回路１２４は、この電圧レベルの変化量に応じて、ソースドライバ１３の駆動電流を設定する。基本的に、ソースドライバ１３の駆動電流は、各水平ライン期間における電圧レベルの変化量に比例する。すなわち、第１の水平ライン期間では電圧レベルの変化量は最大となることから、ソースドライバ１３の駆動電流は最大値とする。また、第２の水平ライン期間では電圧レベルは変化していないことから、ソースドライバ１３の駆動電流は最小値とする。また、第３の水平ライン期間では電圧レベルの変化量は中程度となることから、ソースドライバ１３の駆動電流は中間値とする。また、第４の水平ライン期間では電圧レベルの変化量は再び中程度であることから、ソースドライバ１３の駆動電流は中間値とする。また、第５の水平ライン期間では電圧レベルの変化量が最大ことから、ソースドライバ１３の駆動電流は最大値とする。これにより、例えば、電圧レベルは変化していない第２の水平ライン期間では、ソースドライバ１３の駆動電流は最小値に抑えることができるため、電力消費量を抑えることができる。また、パネル２１の表示品質を保つのに必要となる分だけ、ソースドライバ１３の駆動電流を設定できることから、無駄な電力消費を抑えることができる。特に、水平ライン毎にソースドライバ１３の駆動電流をこまめに調整できるため、ソースドライバ１３の消費電力を最適化することができる。

【0064】

以上、本願明細書では、本発明の内容を表現するために、図面を参照しながら本発明の実施形態の説明を行った。ただし、本発明は、上記実施形態に限定されるものではなく、本願明細書に記載された事項に基づいて当業者が自明な変更形態や改良形態を包含するものである。

【符号の説明】

【0065】

１…パネルシステムコントローラ
１１…映像データ受信回路
１２…映像データ識別回路
１２１…レベル検出回路
１２２…メモリ
１２３…画像パターン検出回路
１２４…駆動電流設定回路
１３…ソースドライバ
２１…パネル

【要約】

【課題】ソースドライバの駆動電流を動的に最適値に設定してパネルシステムの低消費電力化と画質向上を実現する。
【解決手段】映像データ受信回路１１から出力された映像データを識別してソースドライバの駆動電流を制御する映像データ識別回路１２であって、この映像データのうち現行の水平ラインの映像データとその前の複数の水平ライン分の映像データとを保持するメモリ１２２と、現行とその直前の水平ラインの映像データを比較して一致していない場合にはメモリ１２２に記憶されている複数の水平ライン分の映像データのパターンを読み出す画像パターン検出回路１２３と、この画像パターン検出回路１２３によってメモリ１２２から読み出された複数の水平ライン分の映像データのパターンに基づいて現行の水平ラインを駆動するためのソースドライバ１３の駆動電流を設定する駆動電流設定回路１２４を備える。
【選択図】図１２

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】