特許 7277775 二次電池保護回路、二次電池保護装置、電池パック及び二次電池保護回路の制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-05-11

(45)【発行日】2023-05-19

(54)【発明の名称】二次電池保護回路、二次電池保護装置、電池パック及び二次電池保護回路の制御方法

(51)【国際特許分類】

   H02J 7/00 20060101AFI20230512BHJP

   H01M 10/44 20060101ALI20230512BHJP

   H01M 10/48 20060101ALI20230512BHJP

   H02H 7/18 20060101ALI20230512BHJP

【ＦＩ】

H02J7/00 S

H01M10/44 P

H01M10/48 P

H02H7/18

【請求項の数】 6

(21)【出願番号】P 2019193028

(22)【出願日】2019-10-23

(62)【分割の表示】P 2019103263の分割

【原出願日】2019-05-31

(65)【公開番号】P2020198773

(43)【公開日】2020-12-10

【審査請求日】2022-04-21

(73)【特許権者】

【識別番号】000006220

【氏名又は名称】ミツミ電機株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】武田 貴志

【審査官】下林 義明

(56)【参考文献】

【文献】特開平１０－２２５００７（ＪＰ，Ａ）

【文献】特開２００９－１８３１２６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｊ ７／００ － ７／１２

Ｈ０２Ｊ ７／３４ － ７／３６

Ｈ０２Ｈ ７／００

Ｈ０２Ｈ ７／１０ － ７／２０

Ｈ０１Ｍ １０／４２ － １０／４８

(57)【特許請求の範囲】

【請求項1】

二次電池の正極と負荷及び充電器の高電位側電源端子との間の電流経路に直列に挿入される充電制御ＮＭＯＳトランジスタ及び放電制御ＮＭＯＳトランジスタを用いて、前記二次電池を保護する二次電池保護回路であって、
前記二次電池の電圧を昇圧することで制御電圧を生成する昇圧回路と、
前記充電制御ＮＭＯＳトランジスタのゲート及び前記放電制御ＮＭＯＳトランジスタのゲートに前記制御電圧を供給する駆動回路と、
所定の過放電検出電圧よりも低い前記二次電池の電圧を検出する過放電検出回路と、
前記過放電検出電圧よりも低い前記二次電池の電圧が前記過放電検出回路により検出されている場合、前記放電制御ＮＭＯＳトランジスタのゲートがローレベルになるように前記駆動回路を動作させる制御回路と、
前記過放電検出電圧よりも低い前記二次電池の電圧が前記過放電検出回路により検出されている間に、前記制御電圧を前記充電制御ＮＭＯＳトランジスタのゲートに供給するノードを遮断する遮断回路と、
前記過放電検出電圧よりも低い前記二次電池の電圧が前記過放電検出回路により検出されている間に、前記充電制御ＮＭＯＳトランジスタのゲートを前記高電位側電源端子の電位に固定するスイッチ回路とを備える、二次電池保護回路。

【請求項2】

前記駆動回路は、前記制御電圧を供給する高電源電位部にソースが接続された第２のＰＭＯＳトランジスタと、前記高電源電位部よりも電位が低い低電源電位部にソースが接続された第２のＮＭＯＳトランジスタとによるＣＭＯＳインバータを有し、
前記制御回路が、前記二次電池の電圧が前記過放電検出電圧よりも低い状態において、前記第２のＰＭＯＳトランジスタと前記第２のＮＭＯＳトランジスタの各ゲートにローレベルの信号を出力する設定の場合、前記遮断回路は、前記ＣＭＯＳインバータの出力ノードと前記高電源電位部との間を遮断し、
前記制御回路が、前記二次電池の電圧が前記過放電検出電圧よりも低い状態において、前記第２のＰＭＯＳトランジスタと前記第２のＮＭＯＳトランジスタの各ゲートにハイレベルの信号を出力する設定の場合、前記遮断回路は、前記ＣＭＯＳインバータの出力ノードと前記低電源電位部との間を遮断する、
請求項１に記載の二次電池保護回路。

【請求項3】

前記駆動回路は、前記制御電圧を供給する高電源電位部にソースが接続された第２のＰＭＯＳトランジスタと、前記高電源電位部よりも電位が低い低電源電位部にソースが接続された第２のＮＭＯＳトランジスタとによるＣＭＯＳインバータを有し、
前記制御回路が、前記二次電池の電圧が前記過放電検出電圧よりも低い状態において、前記第２のＰＭＯＳトランジスタと前記第２のＮＭＯＳトランジスタの各ゲートにローレベルの信号を出力する設定の場合、前記遮断回路は、前記ＣＭＯＳインバータの出力ノードと前記高電源電位部との間を遮断し、
前記遮断回路は、ＰＭＯＳトランジスタを有し、
前記ＰＭＯＳトランジスタは、前記ＣＭＯＳインバータの出力ノードと前記高電源電位部との間に挿入されている、請求項１に記載の二次電池保護回路。

【請求項4】

二次電池の正極と負荷及び充電器の高電位側電源端子との間の電流経路に直列に挿入される充電制御ＮＭＯＳトランジスタと、
前記電流経路に直列に挿入される放電制御ＮＭＯＳトランジスタと、
前記二次電池の電圧を昇圧することで制御電圧を生成する昇圧回路と、
前記充電制御ＮＭＯＳトランジスタのゲート及び前記放電制御ＮＭＯＳトランジスタのゲートに前記制御電圧を供給する駆動回路と、
所定の過放電検出電圧よりも低い前記二次電池の電圧を検出する過放電検出回路と、
前記過放電検出電圧よりも低い前記二次電池の電圧が前記過放電検出回路により検出されている場合、前記放電制御ＮＭＯＳトランジスタのゲートがローレベルになるように前記駆動回路を動作させる制御回路と、
前記過放電検出電圧よりも低い前記二次電池の電圧が前記過放電検出回路により検出されている間に、前記制御電圧を前記充電制御ＮＭＯＳトランジスタのゲートに供給するノードを遮断する遮断回路と、
前記過放電検出電圧よりも低い前記二次電池の電圧が前記過放電検出回路により検出されている間に、前記充電制御ＮＭＯＳトランジスタのゲートを前記高電位側電源端子の電位に固定するスイッチ回路とを備える、二次電池保護装置。

【請求項5】

二次電池と、
前記二次電池の正極と負荷及び充電器の高電位側電源端子との間の電流経路に直列に挿入される充電制御ＮＭＯＳトランジスタと、
前記電流経路に直列に挿入される放電制御ＮＭＯＳトランジスタと、
前記二次電池の電圧を昇圧することで制御電圧を生成する昇圧回路と、
前記充電制御ＮＭＯＳトランジスタのゲート及び前記放電制御ＮＭＯＳトランジスタのゲートに前記制御電圧を供給する駆動回路と、
所定の過放電検出電圧よりも低い前記二次電池の電圧を検出する過放電検出回路と、
前記過放電検出電圧よりも低い前記二次電池の電圧が前記過放電検出回路により検出されている場合、前記放電制御ＮＭＯＳトランジスタのゲートがローレベルになるように前記駆動回路を動作させる制御回路と、
前記過放電検出電圧よりも低い前記二次電池の電圧が前記過放電検出回路により検出されている間に、前記制御電圧を前記充電制御ＮＭＯＳトランジスタのゲートに供給するノードを遮断する遮断回路と、
前記過放電検出電圧よりも低い前記二次電池の電圧が前記過放電検出回路により検出されている間に、前記充電制御ＮＭＯＳトランジスタのゲートを前記高電位側電源端子の電位に固定するスイッチ回路とを備える、電池パック。

【請求項6】

二次電池の電圧を昇圧することで制御電圧を生成する昇圧回路と、
前記二次電池の正極と負荷及び充電器の高電位側電源端子との間の電流経路に直列に挿入される充電制御ＮＭＯＳトランジスタのゲート、及び、前記電流経路に直列に挿入される放電制御ＮＭＯＳトランジスタのゲートに、前記制御電圧を供給する駆動回路と、
所定の過放電検出電圧よりも低い前記二次電池の電圧を検出する過放電検出回路と、
前記過放電検出電圧よりも低い前記二次電池の電圧が前記過放電検出回路により検出されている場合、前記放電制御ＮＭＯＳトランジスタのゲートがローレベルになるように前記駆動回路を動作させる制御回路とを備える二次電池保護回路の制御方法であって、
前記過放電検出電圧よりも低い前記二次電池の電圧が検出されている間に、前記制御電圧を前記充電制御ＮＭＯＳトランジスタのゲートに供給するノードを遮断し、
前記過放電検出電圧よりも低い前記二次電池の電圧が検出されている間に、前記充電制御ＮＭＯＳトランジスタのゲートを前記高電位側電源端子の電位に固定する、二次電池保護回路の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、二次電池保護回路、二次電池保護装置、電池パック及び二次電池保護回路の制御方法に関する。

【背景技術】

【0002】

従来、二次電池の正極と、負荷及び充電器の高電位側電源端子に接続されるプラス端子との間の電流経路に直列に挿入される一対のＮＭＯＳ（N-channel Metal Oxide Semiconductor）トランジスタを用いて、二次電池を保護する保護回路が知られている（例えば、特許文献１参照）。

【0003】

図１は、特許文献１に開示された従来の電池パックの回路図である。図１に示す電池パックは、二次電池１１３と、二次電池１１３を保護する保護回路１１７と、不図示の充電装置及び負荷装置が接続される端子１１１，１１２とを有する。保護回路１１７は、二次電池１１３の正極と＋端子１１１との間に直列に接続されるＮチャネル型ＭＯＳＦＥＴ１１４，１１５と、ＭＯＳＦＥＴ１１４，１１５を制御する制御部１１６とを含む。

【0004】

制御部１１６は、電源線１１９と接地線１２０との間の電圧を昇圧するチャージポンプ１２１を含む。また、制御部１１６は、チャージポンプ１２１の昇圧電圧をＭＯＳＦＥＴ１１４，１１５のそれぞれのゲートに印加させるＰチャネル型ＭＯＳＦＥＴ１２２，１２３と、ＭＯＳＦＥＴ１１４，１１５のそれぞれのゲートを接地線１２０の電位にするＮチャネル型ＭＯＳＦＥＴ１２４，１２５とを含む。ＭＯＳＦＥＴ１２２，１２４の共通ゲート、及び、ＭＯＳＦＥＴ１２３，１２５の共通ゲートは、制御部１１６の図示しない内部回路に接続されている。

【0005】

制御部１１６は、さらに、電源切換え回路１２６を含む。電源切換え回路１２６は、Ｐチャネル型ＭＯＳＦＥＴ１２８，１２９と、インバータ１２７とを含む。電源切換え回路１２６へのゲート信号の入力により、ＭＯＦＥＴ１２８，１２９のどちらかがオン状態になり、電源線１１９への電圧供給元は、二次電池１１３から又は＋端子１１１からのどちらかに切換わる。

【0006】

次に、図１に示す電池パックの動作について説明する。負荷装置に電池パックの端子１１１，１１２が接続されると、ＭＯＳＦＥＴ１２８を介して電源線１１９に印加される二次電池１１３の電圧は、チャージポンプ１２１により昇圧される。ＭＯＳＦＥＴ１２２，１２３はオン状態、ＭＯＳＦＥＴ１２４，１２５はオフ状態なので、その昇圧電圧によりＭＯＳＦＥＴ１１４，１１５はオン状態になり、二次電池１１３は放電状態となる。

【0007】

放電が進み、二次電池１１３の電圧値が過放電検出電圧を下回ると、ＭＯＳＦＥＴ１１５はオフ状態となるので、二次電池１１３の放電は停止し、二次電池１１３は過放電から保護される。このとき、ＭＯＳＦＥＴ１２８はオフ状態、ＭＯＳＦＥＴ１２９はオン状態に切換わるので、二次電池１１３から電源線１１９への電圧は遮断される。これにより、チャージポンプ１２１はオフ状態となるので、ＭＯＳＦＥＴ１１４もオフ状態となる。

【0008】

次に、二次電池１１３の電圧値が過放電検出電圧を下回った状態で、端子１１１，１１２に充電装置が接続されると、充電装置からの電圧は、＋端子１１１、ＭＯＳＦＥＴ１１５の寄生ダイオード、電源切換え回路１２６のＭＯＳＦＥＴ１２９を経由して、電源線１１９に印加される。電源線１１９に電圧が印加されると、その電圧は、チャージポンプ１２１により昇圧される。チャージポンプ１２１により昇圧された電圧によって、ＭＯＳＦＥＴ１１４はオン状態となり、二次電池１１３は充電状態となる。

【先行技術文献】

【特許文献】

【0009】

【文献】特開平１１－１７８２２４号公報

【発明の概要】

【発明が解決しようとする課題】

【0010】

図１に示す構成では、二次電池１１３の電圧値が過放電検出電圧に対して非常に下回った状態（例えば、二次電池１１３の電圧値が０ボルトに近い状態）では、チャージポンプ１２１の停止によりＭＯＳＦＥＴ１１４はオフとなる。その状態で、端子１１１，１１２に充電装置が接続されると、＋端子１１１の電圧は充電装置の出力電圧ＶＣＨＧに持ち上がる。このとき、チャージポンプ１２１への入力電圧ＶｃｐＩＮ（電源線１１９の電圧）は、ＭＯＳＦＥＴ１１５の寄生ダイオードの順方向電圧をＶｆ_１１５とすると、「ＶｃｐＩＮ＝ＶＣＨＧ－Ｖｆ_１１５」となる。

【0011】

入力電圧ＶｃｐＩＮがチャージポンプ１２１の最低作動電圧ＶｃｐＬ以上になるまで＋端子１１１の電圧が持ち上がると、チャージポンプ１２１は起動する。起動したチャージポンプ１２１による昇圧電圧は、ＭＯＳＦＥＴ１１４のゲートに供給され、ＭＯＳＦＥＴ１１４はオン状態となる。

【0012】

ＭＯＳＦＥＴ１１４がオン状態になると、ＭＯＳＦＥＴ１１４のドレイン－ソース間の電圧は約０ボルトになるので、入力電圧ＶｃｐＩＮは、二次電池１１３の電圧ＶＢまでドロップする。「ＶｃｐＩＮ＝ＶＢ＜ＶｃｐＬ」であれば、チャージポンプ１２１は再び停止し、ＭＯＳＦＥＴ１１４も再びオフ状態となってしまう。つまり、ＶＢ＞ＶｃｐＬとなるまで、チャージポンプ１２１の起動と停止が繰り返され、二次電池１１３に対する充電効率が低下する場合が考えられる。

【0013】

そこで、本開示は、低電圧状態の二次電池に対する充電効率の低下を抑制可能な、二次電池保護回路、二次電池保護装置、電池パック及び二次電池保護回路の制御方法を提供する。

【課題を解決するための手段】

【0014】

本開示は、
二次電池の正極と負荷及び充電器の高電位側電源端子との間の電流経路に直列に挿入される充電制御ＮＭＯＳトランジスタ及び放電制御ＮＭＯＳトランジスタを用いて、前記二次電池を保護する二次電池保護回路であって、
前記二次電池の電圧を昇圧することで制御電圧を生成する昇圧回路と、
前記充電制御ＮＭＯＳトランジスタのゲート及び前記放電制御ＮＭＯＳトランジスタのゲートに前記制御電圧を供給する駆動回路と、
所定の過放電検出電圧よりも低い前記二次電池の電圧を検出する過放電検出回路と、
前記過放電検出電圧よりも低い前記二次電池の電圧が前記過放電検出回路により検出されている場合、前記放電制御ＮＭＯＳトランジスタのゲートがローレベルになるように前記駆動回路を動作させる制御回路と、
前記過放電検出電圧よりも低い前記二次電池の電圧が前記過放電検出回路により検出されている間に、前記制御電圧を前記充電制御ＮＭＯＳトランジスタのゲートに供給するノードを遮断する遮断回路と、
前記過放電検出電圧よりも低い前記二次電池の電圧が前記過放電検出回路により検出されている間に、前記充電制御ＮＭＯＳトランジスタのゲートを前記高電位側電源端子の電位に固定するスイッチ回路とを備える、二次電池保護回路を提供する。

【0015】

また、本開示は、
二次電池の正極と負荷及び充電器の高電位側電源端子との間の電流経路に直列に挿入される充電制御ＮＭＯＳトランジスタと、
前記電流経路に直列に挿入される放電制御ＮＭＯＳトランジスタと、
前記二次電池の電圧を昇圧することで制御電圧を生成する昇圧回路と、
前記充電制御ＮＭＯＳトランジスタのゲート及び前記放電制御ＮＭＯＳトランジスタのゲートに前記制御電圧を供給する駆動回路と、
所定の過放電検出電圧よりも低い前記二次電池の電圧を検出する過放電検出回路と、
前記過放電検出電圧よりも低い前記二次電池の電圧が前記過放電検出回路により検出されている場合、前記放電制御ＮＭＯＳトランジスタのゲートがローレベルになるように前記駆動回路を動作させる制御回路と、
前記過放電検出電圧よりも低い前記二次電池の電圧が前記過放電検出回路により検出されている間に、前記制御電圧を前記充電制御ＮＭＯＳトランジスタのゲートに供給するノードを遮断する遮断回路と、
前記過放電検出電圧よりも低い前記二次電池の電圧が前記過放電検出回路により検出されている間に、前記充電制御ＮＭＯＳトランジスタのゲートを前記高電位側電源端子の電位に固定するスイッチ回路とを備える、二次電池保護装置を提供する。

【0016】

また、本開示は、
二次電池と、
前記二次電池の正極と負荷及び充電器の高電位側電源端子との間の電流経路に直列に挿入される充電制御ＮＭＯＳトランジスタと、
前記電流経路に直列に挿入される放電制御ＮＭＯＳトランジスタと、
前記二次電池の電圧を昇圧することで制御電圧を生成する昇圧回路と、
前記充電制御ＮＭＯＳトランジスタのゲート及び前記放電制御ＮＭＯＳトランジスタのゲートに前記制御電圧を供給する駆動回路と、
所定の過放電検出電圧よりも低い前記二次電池の電圧を検出する過放電検出回路と、
前記過放電検出電圧よりも低い前記二次電池の電圧が前記過放電検出回路により検出されている場合、前記放電制御ＮＭＯＳトランジスタのゲートがローレベルになるように前記駆動回路を動作させる制御回路と、
前記過放電検出電圧よりも低い前記二次電池の電圧が前記過放電検出回路により検出されている間に、前記制御電圧を前記充電制御ＮＭＯＳトランジスタのゲートに供給するノードを遮断する遮断回路と、
前記過放電検出電圧よりも低い前記二次電池の電圧が前記過放電検出回路により検出されている間に、前記充電制御ＮＭＯＳトランジスタのゲートを前記高電位側電源端子の電位に固定するスイッチ回路とを備える、電池パックを提供する。

【0017】

また、本開示は、
二次電池の電圧を昇圧することで制御電圧を生成する昇圧回路と、
前記二次電池の正極と負荷及び充電器の高電位側電源端子との間の電流経路に直列に挿入される充電制御ＮＭＯＳトランジスタのゲート、及び、前記電流経路に直列に挿入される放電制御ＮＭＯＳトランジスタのゲートに、前記制御電圧を供給する駆動回路と、
所定の過放電検出電圧よりも低い前記二次電池の電圧を検出する過放電検出回路と、
前記過放電検出電圧よりも低い前記二次電池の電圧が前記過放電検出回路により検出されている場合、前記放電制御ＮＭＯＳトランジスタのゲートがローレベルになるように前記駆動回路を動作させる制御回路とを備える二次電池保護回路の制御方法であって、
前記過放電検出電圧よりも低い前記二次電池の電圧が検出されている間に、前記制御電圧を前記充電制御ＮＭＯＳトランジスタのゲートに供給するノードを遮断し、
前記過放電検出電圧よりも低い前記二次電池の電圧が検出されている間に、前記充電制御ＮＭＯＳトランジスタのゲートを前記高電位側電源端子の電位に固定する、二次電池保護回路の制御方法を提供する。

【発明の効果】

【0018】

本開示の技術によれば、低電圧状態の二次電池に対する充電効率の低下を抑制できる。

【図面の簡単な説明】

【0019】

【図1】従来の電池パックの構成を示す図である。

【図2】一実施形態における電池パックの構成を示す図である。

【図3】充電電流の変化の一例を示す図である。

【図4】一実施形態における電池パックの動作を例示するタイミングチャートである。

【図5】低電圧検出回路の第１の構成例を示す図である。

【図6】低電圧検出回路の第２の構成例を示す図である。

【図7】低電圧検出回路の第３の構成例を示す図である。

【図8】スイッチの構成例を示す図である。

【図9】一比較形態における電池パックの構成を示す図である。

【図10】第２の実施形態における電池パックの構成を示す図である。

【発明を実施するための形態】

【0020】

以下、本発明の実施形態を図面を参照して説明する。

【0021】

図２は、第１の実施形態における電池パックの構成を示す図である。図２に示す電池パック１００は、二次電池７０と、電池保護装置８０とを内蔵して備える。

【0022】

二次電池７０は、充放電可能な電池の一例である。二次電池７０は、プラス端子５（Ｐ＋端子）とマイナス端子６（Ｐ－端子）に接続される負荷９０に電力を供給する。二次電池７０は、プラス端子５とマイナス端子６に接続される充電器９１によって充電されることが可能である。二次電池７０の具体例として、リチウムイオン電池やリチウムポリマ電池などが挙げられる。電池パック１００は、負荷９０に内蔵されてもよいし、外付けされてもよい。

【0023】

負荷９０は、電池パック１００の二次電池７０を電源とする負荷の一例である。負荷９０の具体例として、電動工具などの電動機器や、携帯可能な携帯端末装置などの電子機器が挙げられる。電子機器の具体例として、携帯電話、スマートフォン、コンピュータ、ゲーム機、テレビ、カメラなどが挙げられる。負荷９０は、これらの機器に限られない。

【0024】

電池保護装置８０は、二次電池７０を電源として動作する二次電池保護装置の一例であり、二次電池７０の充放電を制御することによって二次電池７０を過充電や過放電等から保護する。電池保護装置８０は、プラス端子５（Ｐ＋端子）と、マイナス端子６（Ｐ－端子）と、正極端子７（Ｂ＋端子）と、負極端子８（Ｂ－端子）と、スイッチ回路部３と、電池保護回路１０とを備える。

【0025】

プラス端子５は、負荷９０及び充電器９１の高電位側電源端子が接続され得る端子の一例である。マイナス端子６は、負荷９０及び充電器９１の低電位側電源端子が接続され得る端子の一例である。正極端子７は、プラス側電流経路９ａを二次電池７０の正極７１に接続するための端子であり、負極端子８は、マイナス側電流経路９ｂを二次電池７０の負極７２に接続するための端子である。

【0026】

二次電池７０の正極７１とプラス端子５とは、プラス側電流経路９ａによって接続され、二次電池７０の負極７２とマイナス端子６とは、マイナス側電流経路９ｂによって接続される。プラス側電流経路９ａは、二次電池７０の正極７１とプラス端子５との間の充放電電流経路の一例であり、マイナス側電流経路９ｂは、二次電池７０の負極７２とマイナス端子６との間の充放電電流経路の一例である。

【0027】

スイッチ回路部３は、二次電池７０の正極７１と、負荷９０及び充電器９１の高電位側電源端子に接続され得るプラス端子５との間のプラス側電流経路９ａに直列に挿入される。

【0028】

スイッチ回路部３は、例えば、充電制御トランジスタ１と放電制御トランジスタ２とを備える。充電制御トランジスタ１は、二次電池７０の充電経路を遮断する充電経路遮断部の一例であり、放電制御トランジスタ２は、二次電池７０の放電経路を遮断する放電経路遮断部の一例である。図１の場合、充電制御トランジスタ１は、二次電池７０の充電電流が流れる電流経路９ａを遮断し、放電制御トランジスタ２は、二次電池７０の放電電流が流れる電流経路９ａを遮断する。トランジスタ１，２は、電流経路９ａの導通／遮断を切り替えるスイッチング素子であり、電流経路９ａに直列に挿入されている。トランジスタ１，２は、例えば、ＮＭＯＳトランジスタである。

【0029】

充電制御トランジスタ１は、ゲート－ソース間に寄生する入力容量と、ゲート－ドレイン間に寄生する入力容量とを有する。放電制御トランジスタ２は、ゲート－ソース間に寄生する入力容量と、ゲート－ドレイン間に寄生する入力容量とを有する。充電制御トランジスタ１は、ドレインとソースとの間に、二次電池７０の充電電流の向きとは逆の向きを順方向とする寄生ダイオードを有する。放電制御トランジスタ２は、ドレインとソースとの間に、二次電池７０の放電電流の向きとは逆の向きを順方向とする寄生ダイオードを有する。

【0030】

電池保護回路１０は、二次電池保護回路の一例である。電池保護回路１０は、二次電池７０の正極７１と、負荷９０及び充電器９１の高電位側電源端子に接続されるプラス端子５との間の電流経路１０９ａに直列に挿入される一対のＮＭＯＳトランジスタを用いて、二次電池７０を過放電等から保護する。電池保護回路１０は、スイッチ回路部３をオフにすることによって、二次電池７０の保護動作を行う。電池保護回路１０は、二次電池７０の正極７１と負極７２との間の電池電圧（"セル電圧"とも称する）で動作する集積回路（ＩＣ）である。電池保護回路１０は、例えば、充電制御端子１１（ＣＯＵＴ端子）、放電制御端子１２（ＤＯＵＴ端子）、監視端子１８（Ｖ＋端子）、電源端子１５（ＶＤＤ端子）及びグランド端子１３（ＶＳＳ端子）を備える。

【0031】

ＣＯＵＴ端子は、充電制御トランジスタ１のゲートに接続され、充電制御トランジスタ１をオン及びオフさせる信号を出力する。ＤＯＵＴ端子は、放電制御トランジスタ２のゲートに接続され、放電制御トランジスタ２をオン及びオフさせる信号を出力する。

【0032】

Ｖ＋端子は、プラス端子５の電位の監視に使用され、プラス端子５に接続されている。Ｖ＋端子は、例えば、制御回路４０が負荷９０又は充電器９１の接続の有無を監視するのに使用され、トランジスタ１，２とプラス端子５との間でプラス側電流経路９ａに抵抗１４を介して接続されている。

【0033】

ＶＤＤ端子は、電池保護回路１０の電源端子であり、二次電池７０の正極７１及びプラス側電流経路９ａに接続されている。ＶＳＳ端子は、電池保護回路１０のグランド端子であり、二次電池７０の負極７２及びマイナス側電流経路９ｂに接続されている。抵抗４ａとキャパシタ１６との直列回路が、二次電池７０に並列に接続されるように、プラス側電流経路９ａとマイナス側電流経路９ｂとの間に接続されている。ＶＤＤ端子は、抵抗４ａとキャパシタ１６との間の接続ノードに接続されているので、ＶＤＤ端子における電位の変動を抑えることができる。

【0034】

電池保護回路１０は、充電制御トランジスタ１をオフにすることによって、二次電池７０を過充電等の充電異常から保護し、放電制御トランジスタ２をオフにすることによって、二次電池７０を過放電等の放電異常や短絡異常から保護する。電池保護回路１０は、検出回路２０、チャージポンプ３０、駆動回路５０、制御回路４０、低電圧検出回路６１、遮断回路６２及びスイッチ回路６９を備える集積回路（ＩＣ）である。

【0035】

検出回路２０は、二次電池７０の状態を検出し、その検出状態を出力する。検出回路２０は、ＶＤＤ端子とＶＳＳ端子との間の電圧である電源電圧Ｖｄをモニタする。ＶＤＤ端子は二次電池７０の正極７１に接続され、ＶＳＳ端子は二次電池７０の負極７２に接続されているため、電源電圧Ｖｄは、二次電池７０のセル電圧ＶＢＡＴに略等しい。したがって、検出回路２０は、電源電圧Ｖｄをモニタすることによって、二次電池７０のセル電圧ＶＢＡＴを検出できる。また、検出回路２０は、ＶＤＤ端子を基準電位とするＶ＋端子の電圧である監視電圧Ｖ＋をモニタする。

【0036】

検出回路２０は、例えば、所定の過充電検出電圧Ｖｄｅｔ１よりも高い電源電圧Ｖｄが検出されている場合、過充電検出電圧Ｖｄｅｔ１よりも高い電源電圧Ｖｄが検出されていることを表す過充電検出信号を出力する。また、検出回路２０は、例えば、所定の過充電復帰電圧Ｖｒｅｌ１よりも低い電源電圧Ｖｄが検出されている場合、過充電復帰電圧Ｖｒｅｌ１よりも低い電源電圧Ｖｄが検出されていることを表す過充電復帰検出信号を出力する。過充電検出電圧Ｖｄｅｔ１は、過充電検出用の閾値であり、過充電復帰電圧Ｖｒｅｌ１は、過充電復帰検出用の閾値である。過充電復帰電圧Ｖｒｅｌ１は、過充電検出電圧Ｖｄｅｔ１よりも低い電圧値に設定される。

【0037】

検出回路２０は、例えば、所定の過放電検出電圧Ｖｄｅｔ２よりも低い電源電圧Ｖｄが検出されている場合、過放電検出電圧Ｖｄｅｔ２よりも低い電源電圧Ｖｄが検出されていることを表す過放電検出信号を出力する。また、検出回路２０は、例えば、所定の過放電復帰電圧Ｖｒｅｌ２よりも高い電源電圧Ｖｄが検出されている場合、過放電復帰電圧Ｖｒｅｌ２よりも高い電源電圧Ｖｄが検出されていることを表す過放電復帰検出信号を出力する。過放電検出電圧Ｖｄｅｔ２は、過放電検出用の閾値であり、過放電復帰電圧Ｖｒｅｌ２は、過放電復帰検出用の閾値である。過放電復帰電圧Ｖｒｅｌ２は、過放電検出電圧Ｖｄｅｔ２よりも高い電圧値に設定される。

【0038】

検出回路２０は、例えば、所定の放電過電流検出電圧Ｖｄｅｔ３よりも低い監視電圧Ｖ＋が検出されている場合、放電過電流検出電圧Ｖｄｅｔ３よりも低い監視電圧Ｖ＋が検出されていることを表す放電過電流検出信号を出力する。また、検出回路２０は、例えば、所定の放電過電流復帰電圧Ｖｒｅｌ３よりも高い監視電圧Ｖ＋が検出されている場合、放電過電流復帰電圧Ｖｒｅｌ３よりも高い監視電圧Ｖ＋が検出されていることを表す放電過電流復帰検出信号を出力する。放電過電流検出電圧Ｖｄｅｔ３は、放電過電流検出用の閾値であり、放電過電流復帰電圧Ｖｒｅｌ３は、放電過電流復帰検出用の閾値である。放電過電流復帰電圧Ｖｒｅｌ３は、放電過電流検出電圧Ｖｄｅｔ３よりも高い電圧値に設定される。

【0039】

検出回路２０は、例えば、所定の充電過電流検出電圧Ｖｄｅｔ４よりも高い監視電圧Ｖ＋が検出されている場合、充電過電流検出電圧Ｖｄｅｔ４よりも高い監視電圧Ｖ＋が検出されていることを表す充電過電流検出信号を出力する。また、検出回路２０は、例えば、所定の充電過電流復帰電圧Ｖｒｅｌ４よりも低い監視電圧Ｖ＋が検出されている場合、充電過電流復帰電圧Ｖｒｅｌ４よりも低い監視電圧Ｖ＋が検出されていることを表す充電過電流復帰検出信号を出力する。充電過電流検出電圧Ｖｄｅｔ４は、充電過電流検出用の閾値であり、充電過電流復帰電圧Ｖｒｅｌ４は、充電過電流復帰検出用の閾値である。充電過電流復帰電圧Ｖｒｅｌ４は、充電過電流検出電圧Ｖｄｅｔ４よりも低い電圧値に設定される。

【0040】

チャージポンプ３０は、電源電圧Ｖｄを昇圧することで、電圧値が電源電圧Ｖｄよりも高い制御電圧Ｖｃｐを生成する昇圧回路である。チャージポンプ３０は、例えば、充電制御トランジスタ１及び放電制御トランジスタ２の入力容量をチャージポンプ３０の出力容量として利用して昇圧した制御電圧Ｖｃｐを生成する。チャージポンプ３０は、他の公知の構成によって電圧を昇圧する回路でもよい。例えば、チャージポンプ３０は、フライングキャパシタ３１を電源電圧Ｖｄで充電した電荷を、充電制御トランジスタ１及び放電制御トランジスタ２の入力容量に転送することを繰り返すことにより、電源電圧Ｖｄの２倍の制御電圧Ｖｃｐを生成する。フライングキャパシタ３１は、電池保護回路１０に内蔵されても外付けされてもよい。

【0041】

駆動回路５０は、充電制御トランジスタ１のゲート及び放電制御トランジスタ２のゲートに制御電圧Ｖｃｐを供給する。

【0042】

駆動回路５０は、制御電圧Ｖｃｐを使用して、充電制御トランジスタ１をオンにする信号をＣＯＵＴ端子から出力する。つまり、駆動回路５０は、制御電圧ＶｃｐをＣＯＵＴ端子に供給してＣＯＵＴ端子の出力状態をハイレベルにする。一方、駆動回路５０は、放電制御トランジスタ２をオンにする信号をＤＯＵＴ端子から出力する。つまり、駆動回路５０は、制御電圧ＶｃｐをＤＯＵＴ端子に供給してＤＯＵＴ端子の出力状態をハイレベルにする。

【0043】

駆動回路５０は、ＶＳＳ端子のグランド電位又はＶＤＤ端子の電源電位を使用して、充電制御トランジスタ１をオフにする信号をＣＯＵＴ端子から出力する。つまり、駆動回路５０は、ＶＳＳ端子のグランド電位又はＶＤＤ端子の電源電位をＣＯＵＴ端子に供給してＣＯＵＴ端子の出力状態をローレベルにする。一方、駆動回路５０は、ＶＳＳ端子のグランド電位又はＶ＋端子の電位を使用して、放電制御トランジスタ２をオフにする信号をＤＯＵＴ端子から出力する。つまり、駆動回路５０は、ＶＳＳ端子のグランド電位又はＶ＋端子の電位をＤＯＵＴ端子に供給してＤＯＵＴ端子の出力状態をローレベルにする。

【0044】

駆動回路５０は、例えば、高電源電位部３２にソースが接続されたＰチャネル型の駆動スイッチ５１と、低電源電位部３３にソースが接続されたＮチャネル型の駆動スイッチ５２とが直列に接続されるＣＭＯＳ（Complementary MOS）インバータ構造を備える充電制御側駆動回路を有する。駆動スイッチ５１は、ＰＭＯＳトランジスタであり、駆動スイッチ５２は、ＮＭＯＳトランジスタである。高電源電位部３２は、チャージポンプ３０の出力部に接続される導電部位であり、チャージポンプ３０により生成された制御電圧Ｖｃｐを出力する。低電源電位部３３は、二次電池７０の過放電が検出されていない状態で、高電源電位部３２よりも電位が低い導電部位であり、図２に示す例では、ＶＳＳ端子に接続されている。また、図２に示す例では、遮断回路６２と駆動スイッチ５２との間の接続ノード（充電制御側のＣＭＯＳインバータの出力ノード５５）がＣＯＵＴ端子に接続されている。

【0045】

駆動回路５０は、例えば、高電源電位部３２にソースが接続されたＰチャネル型の駆動スイッチ５３と、低電源電位部３３にソースが接続されたＮチャネル型の駆動スイッチ５４とが直列に接続されるＣＭＯＳインバータ構造を備える放電制御側駆動回路を有する。駆動スイッチ５３は、ＰＭＯＳトランジスタであり、駆動スイッチ５４は、ＮＭＯＳトランジスタである。駆動スイッチ５３と駆動スイッチ５４との間の接続ノード（放電制御側のＣＭＯＳインバータの出力ノード５６）がＤＯＵＴ端子に接続されている。

【0046】

制御回路４０は、二次電池７０の過充電又は充電過電流が検出回路２０により検出された場合、所定の遅延時間経過後に、ＣＯＵＴ端子の出力状態がハイレベルからローレベルになるように駆動回路５０を動作させる。ＣＯＵＴ端子の出力状態がローレベルになることにより、充電制御トランジスタ１はオフとなるので、二次電池７０を充電する方向の電流が電流経路９ａに流れることが禁止される。これにより、二次電池７０の充電が停止し、二次電池７０を過充電又は充電過電流から保護できる。

【0047】

例えば、制御回路４０は、所定の過充電検出電圧Ｖｄｅｔ１よりも高い電源電圧Ｖｄが検出されていない場合、駆動スイッチ５１，５２の各ゲートにローレベルの信号Ｌを出力する。これにより、駆動スイッチ５１がオンになり駆動スイッチ５２がオフになるので、遮断回路６２が低電圧検出回路６１によりオンしていれば、ＣＯＵＴ端子の出力状態はハイレベルになる。一方、制御回路４０は、過充電検出電圧Ｖｄｅｔ１よりも高い電源電圧Ｖｄが検出された場合、当該電源電圧Ｖｄが検出回路２０により検出されてから所定の過充電検出遅延時間ｔＶｄｅｔ１が経過したか否かを判定する。制御回路４０は、過充電検出電圧Ｖｄｅｔ１よりも高い電源電圧Ｖｄが過充電検出遅延時間ｔＶｄｅｔ１が経過するまで継続的に検出回路２０に検出された場合、駆動スイッチ５１，５２の各ゲートにハイレベルの信号を出力する。これにより、駆動スイッチ５１がオフになり駆動スイッチ５２がオンになるので、ＣＯＵＴ端子の出力状態はローレベルになる。

【0048】

一方、制御回路４０は、二次電池７０の過放電又は放電過電流が検出回路２０により検出された場合、所定の遅延時間経過後に、ＤＯＵＴ端子の出力状態がハイレベルからローレベルになるように駆動回路５０を動作させる。ＤＯＵＴ端子の出力状態がローレベルになることにより、放電制御トランジスタ２はオフとなるので、二次電池７０を放電させる方向の電流が電流経路９ａに流れることが禁止される。これにより、二次電池７０の放電が停止し、二次電池７０を過放電又は放電過電流から保護できる。

【0049】

例えば、制御回路４０は、所定の過放電検出電圧Ｖｄｅｔ２よりも低い電源電圧Ｖｄ（≒セル電圧ＶＢＡＴ）が検出回路２０により検出されていない場合、駆動スイッチ５３，５４の各ゲートにローレベルの信号を出力する。これにより、駆動スイッチ５３がオンになり駆動スイッチ５４がオフになるので、ＤＯＵＴ端子の出力状態はハイレベルになる。一方、制御回路４０は、所定の過放電検出電圧Ｖｄｅｔ２よりも低い電源電圧Ｖｄ（≒セル電圧ＶＢＡＴ）が検出回路２０により検出された場合、当該電源電圧Ｖｄが検出回路２０により検出されてから所定の過放電検出遅延時間ｔＶｄｅｔ２が経過したか否かを判定する。制御回路４０は、過放電検出電圧Ｖｄｅｔ２よりも低い電源電圧Ｖｄが過放電検出遅延時間ｔＶｄｅｔ２が経過するまで継続的に検出回路２０に検出された場合、駆動スイッチ５３，５４の各ゲートにハイレベルの信号Ｈを出力する。これにより、駆動スイッチ５３がオフになり駆動スイッチ５４がオンになるので、ＤＯＵＴ端子の出力状態はローレベルになる。

【0050】

その後、制御回路４０は、所定の過放電復帰電圧Ｖｒｅｌ２よりも高い電源電圧Ｖｄ（≒セル電圧ＶＢＡＴ）が検出回路２０により検出された場合、当該電源電圧Ｖｄが検出回路２０により検出されてから所定の過放電復帰遅延時間ｔＶｒｅｌ２が経過したか否かを判定する。制御回路４０は、過放電復帰電圧Ｖｒｅｌ２よりも高い電源電圧Ｖｄが過放電復帰遅延時間ｔＶｒｅｌ２が経過するまで継続的に検出回路２０に検出された場合、駆動スイッチ５３，５４の各ゲートにローレベルの信号を出力する。これにより、駆動スイッチ５３がオンになり駆動スイッチ５４がオフになるので、ＤＯＵＴ端子の出力状態はハイレベルになる。ＤＯＵＴ端子の出力状態がハイレベルになることにより、放電制御トランジスタ２はオフからオンとなるので、二次電池７０の放電停止が解除される。

【0051】

制御回路４０は、例えば、ＣＰＵ（Central Processing Unit）を使用せずにアナログの複数の論理回路を用いて形成される。

【0052】

低電圧検出回路６１は、過放電検出電圧Ｖｄｅｔ２に比べて低く設定された低電圧検出電圧Ｖｓｔよりも低い電源電圧Ｖｄを検出する。低電圧検出電圧Ｖｓｔは、低電圧検出用の閾値であり、チャージポンプ３０の最低作動電圧ＶｃｐＬよりも高く設定される。低電圧検出回路６１は、低電圧検出電圧Ｖｓｔよりも低い電源電圧Ｖｄが検出されていない場合、ローレベルの信号を出力する。これにより、遮断回路６２がオンになり、スイッチ回路６９の駆動スイッチ６４及びスイッチ６５はオフになる。一方、低電圧検出回路６１は、低電圧検出電圧Ｖｓｔよりも低い電源電圧Ｖｄが検出されている場合、ハイレベルの信号Ｈを出力する。これにより、遮断回路６２がオフになり、スイッチ回路６９の駆動スイッチ６４及びスイッチ６５はオンになる。

【0053】

遮断回路６２は、低電圧検出電圧Ｖｓｔよりも低い電源電圧Ｖｄが低電圧検出回路６１により検出されている場合、制御電圧Ｖｃｐを充電制御トランジスタ１のゲートに供給するノードを遮断してはインピーダンスにする。

【0054】

次に、遮断回路６２による遮断形態の例として、第１の遮断形態と第２の遮断形態について説明する。

【0055】

第１の遮断形態は、制御回路４０が、二次電池７０の電圧が低電圧検出電圧Ｖｓｔよりも低い状態において、駆動スイッチ５２と駆動スイッチ５２の各ゲートにローレベルの信号Ｌを出力する設定のときの形態である。例えば、制御回路４０は、所定の過充電検出電圧Ｖｄｅｔ１よりも高い電源電圧Ｖｄが検出されていない場合（つまり、二次電池７０の電圧が低電圧検出電圧Ｖｓｔよりも低い状態では）、駆動スイッチ５１，５２の各ゲートにローレベルの信号Ｌを出力する。

【0056】

第１の遮断形態では、遮断回路６２は、ＣＭＯＳインバータの出力ノード５５と高電源電位部３２との間のハイサイドの経路を遮断する。図２には、遮断回路６２が、当該ハイサイドの経路を遮断するＰＭＯＳトランジスタであるスイッチ素子を有し、当該スイッチ素子が、出力ノード５５と駆動スイッチ５１のドレインとの間に直列に挿入される回路形態が示されている。なお、当該スイッチ素子は、駆動スイッチ５１のソースと高電源電位部３２との間に直列に挿入されてもよい。

【0057】

第１の遮断形態では、二次電池７０の電圧が低電圧検出電圧Ｖｓｔよりも低い状態において、駆動スイッチ５１，５２の各ゲートにローレベルの信号Ｌが入力されるので、駆動スイッチ５１はオン状態であり駆動スイッチ５２はオフ状態である。したがって、第１の遮断形態では、オン状態の駆動スイッチ５１を、ハイサイドの遮断回路６２により出力ノード５５から切り離すことによって、充電制御トランジスタ１のゲート及びＣＯＵＴ端子から駆動回路５０の充電制御側駆動回路を切り離すことができる。つまり、遮断回路６２は、出力ノード５５と高電源電位部３２との間を遮断して出力ノード５５をハイインピーダンスにできる。

【0058】

一方、第２の遮断形態は、制御回路４０が、二次電池７０の電圧が低電圧検出電圧Ｖｓｔよりも低い状態において、駆動スイッチ５２と駆動スイッチ５２の各ゲートにハイレベルの信号を出力する設定のときの形態である。例えば、制御回路４０は、低電圧検出電圧Ｖｓｔよりも低い電源電圧Ｖｄが低電圧検出回路６１により検出されている場合（つまり、二次電池７０の電圧が低電圧検出電圧Ｖｓｔよりも低い状態では）、駆動スイッチ５１，５２の各ゲートにハイレベルの信号を出力する。

【0059】

第２の遮断形態では、図２には示されていないが、遮断回路６２は、ＣＭＯＳインバータの出力ノード５５と低電源電位部３３との間のローサイドの経路を遮断する。例えば、遮断回路６２は、当該ローサイドの経路を遮断するスイッチ素子を有し、当該スイッチ素子は、出力ノード５５と駆動スイッチ５２のドレインとの間に直列に挿入される。なお、当該スイッチ素子は、駆動スイッチ５２のソースと低電源電位部３３との間に直列に挿入されてもよい。

【0060】

第２の遮断形態では、二次電池７０の電圧が低電圧検出電圧Ｖｓｔよりも低い状態において、駆動スイッチ５１，５２の各ゲートにハイレベルの信号が入力されるので、駆動スイッチ５１はオフ状態であり駆動スイッチ５２はオン状態である。したがって、第２の遮断形態では、オン状態の駆動スイッチ５２を、不図示のローサイドの遮断回路６２により出力ノード５５から切り離すことによって、充電制御トランジスタ１のゲート及びＣＯＵＴ端子から駆動回路５０の充電制御側駆動回路を切り離すことができる。つまり、遮断回路６２は、出力ノード５５と低電源電位部３３との間を遮断して出力ノード５５をハイインピーダンスにできる。

【0061】

スイッチ回路６９は、低電圧検出電圧Ｖｓｔよりも低い電源電圧Ｖｄが低電圧検出回路６１により検出されている場合、充電制御トランジスタ１のゲートを充電器９１の高電位側電源端子の電位に固定する。例えば、スイッチ回路６９は、低電圧検出電圧Ｖｓｔよりも低い電源電圧Ｖｄが低電圧検出回路６１により検出されている場合、ＣＯＵＴ端子とＶ＋端子との間の接続をオン状態にする。スイッチ回路６９は、低電圧検出電圧Ｖｓｔよりも低い電源電圧Ｖｄが低電圧検出回路６１により検出されていない場合、ＣＯＵＴ端子とＶ＋端子との間の接続をオフ状態にする。

【0062】

スイッチ回路６９は、例えば、駆動スイッチ６４及びスイッチ６５を有する。駆動スイッチ６４は、ＮＭＯＳトランジスタであり、スイッチ６５は、ＰＭＯＳトランジスタである。駆動スイッチ６４のオンにより、スイッチ６５のゲートにはローレベルの信号Ｌが入力されるので、スイッチ６５はオンになる。接続ノード５７は、ＣＯＵＴ端子とスイッチ６５とが接続されるノードである。

【0063】

次に、低電圧検出回路６１及びスイッチ回路６９の機能について、より詳細に説明する。

【0064】

電源電圧Ｖｄが低電圧検出電圧Ｖｓｔよりも高い場合、スイッチ６５はオフしておりチャージポンプ３０は昇圧動作する。チャージポンプ３０の昇圧動作により、電源電圧Ｖｄの２倍の制御電圧ＶｃｐがＣＯＵＴ端子に供給されるので、充電制御トランジスタ１はオンしている。したがって、充電器９１を接続すれば、二次電池７０に対する充電は可能である。

【0065】

一方、電源電圧Ｖｄが低電圧検出電圧Ｖｓｔよりも低い場合、スイッチ６５は低電圧検出回路６１によりオンする。これにより、ＣＯＵＴ端子の電位は、放電制御トランジスタ２はオフしているので、Ｐ＋端子の電位に一致する。この状態で、充電器９１が接続されていると、Ｐ＋端子の電圧は（ＶＤＤ＋Ｖｆ＋Ｖｄｓ）まで持ち上がり、図３に示すように、充電電流Ｉｃｈｇが流れるように、充電制御トランジスタ１のドレイン－ソース間の電圧Ｖｄｓが定まる。図３において、縦軸は、充電制御トランジスタ１のドレイン－ソース間の電流Ｉｄｓ、横軸は、充電制御トランジスタ１のゲート－ソース間の電圧Ｖｇｓを表す。Ｖｆは、放電制御トランジスタ２の寄生ダイオードの順方向電圧を表す。ＶＤＤは、電源電圧Ｖｄを表す。

【0066】

このように、スイッチ６５のオンにより、充電器９１の出力電圧で充電制御トランジスタ１を継続的にオンさせることができる。したがって、充電制御トランジスタ１が従来技術のようにオンオフを繰り返すことを防止できるので、低電圧状態の二次電池に対する充電効率の低下を抑制できる。

【0067】

ここで、駆動回路５０は、低電圧検出電圧Ｖｓｔよりも低い電源電圧Ｖｄが低電圧検出回路６１により検出されている場合、制御電圧ＶｃｐをＣＯＵＴ端子に供給する経路を遮断回路６２のオフにより遮断することが好ましい。これにより、ＣＯＵＴ端子を駆動回路５０から切り離すことができ、ＣＯＵＴ端子の電位の不安定化を防ぎ、ＣＯＵＴ端子の電位をＰ＋の電位に確実に一致させることができる。

【0068】

また、低電圧検出回路６１は、低電圧検出電圧Ｖｓｔよりも低い電源電圧Ｖｄが検出されている場合、チャージポンプ３０を停止させることが好ましい。これにより、制御電圧Ｖｃｐの生成が停止し、低電圧状態でのチャージポンプ３０の動作による誤作動を防止できる。

【0069】

図４は、一実施形態における電池パックの動作を例示するタイミングチャートである。電源電圧Ｖｄが低電圧検出電圧Ｖｓｔよりも低い場合、スイッチ６５はオン状態で放電制御トランジスタ２はオフ状態なので、ＣＯＵＴ端子の電位は、Ｐ＋の電位に一致する。この状態で、充電器９１が接続されると（Connect CHG）、Ｐ＋端子及びＣＯＵＴ端子の電圧は、（ＶＤＤ＋Ｖｆ＋Ｖｄｓ）まで持ち上がり、二次電池７０は充電電流Ｉｃｈｇで充電される。充電電流Ｉｃｈｇは、放電制御トランジスタ２の寄生ダイオード及びオン状態の充電制御トランジスタ１を流れる。

【0070】

電源電圧Ｖｄが低電圧検出電圧Ｖｓｔよりも高くなると（0V CHG Release）、低電圧検出回路６１は、チャージポンプ３０の昇圧動作を再開させ、遮断回路６２をオンし、スイッチ６５をオフにする。これにより、ＣＯＵＴ端子には、昇圧後の制御電圧Ｖｃｐ（＝２×ＶＤＤ）が供給され、Ｐ＋端子の電圧は、ＶＤＤ＋Ｖｆとなる。

【0071】

電源電圧Ｖｄが過放電復帰電圧Ｖｒｅｌ２よりも高くなると（UVP Release）、制御回路４０は、駆動回路５０を動作させて、ＤＯＵＴ端子をハイレベルにする。これにより、放電制御トランジスタ２はオンし、Ｐ＋端子の電圧は、ＶＤＤ端子の電源電圧Ｖｄに一致する。

【0072】

図５は、低電圧検出回路の第１の構成例を示す図である。図５に示す低電圧検出回路６１Ａは、ＮＭＯＳトランジスタ６１ａと抵抗６１ｂとの直列回路を有し、その直列回路の中間点から信号を出力する。ＮＭＯＳトランジスタ６１ａは、ゲートがＶＤＤ端子に接続され、ソースがグランドに接続され、ドレインが抵抗６１ｂの一端に接続される。抵抗６１ｂの他端は、Ｖ＋端子に接続される。低電圧検出回路６１Ａでは、低電圧検出電圧Ｖｓｔは、ＮＭＯＳトランジスタ６１ａの閾値電圧に基づいて設定されている。低電圧検出回路６１Ａは、低電圧検出回路６１Ａの出力信号の電位レベルを充電器９１の高電位側電源端子（Ｖ＋端子の電位レベル）にシフトするレベルシフト回路６３Ａを有する。レベルシフト回路６３Ａは、低電圧検出回路６１Ａの出力ノードとＶ＋端子との間に挿入された抵抗６１ｂを有し、抵抗６１ｂによりレベルシフトを行う。

【0073】

図６は、低電圧検出回路の第２の構成例を示す図である。図６に示す低電圧検出回路６１Ｂは、抵抗６１ｃ，６１ｄとの抵抗比で低電圧検出電圧Ｖｓｔを変更する構成を有する。抵抗６１ｃ，６１ｄによって電源電圧Ｖｄが分圧された電圧がＮＭＯＳトランジスタ６１ａのゲートに供給される。低電圧検出回路６１Ｂは、図５と同構成のレベルシフト回路６３Ａを有する。

【0074】

図７は、低電圧検出回路の第３の構成例を示す図である。図７に示す低電圧検出回路６１Ｃは、図６の抵抗６１ｂをデプレッション型のＮＭＯＳトランジスタ６１ｅに置換したものである。デプレッション型のＮＭＯＳトランジスタ６１ｅは、電流源として機能する。低電圧検出回路６１Ｃは、低電圧検出回路６１Ｃの出力信号の電位レベルを充電器９１の高電位側電源端子（Ｖ＋端子の電位レベル）にシフトするレベルシフト回路６３Ｂを有する。レベルシフト回路６３Ｂは、低電圧検出回路６１Ｃの出力ノードとＶ＋端子との間に接続されるデプレッション型のＮＭＯＳトランジスタ６１ｅを有し、ＮＭＯＳトランジスタ６１ｅによりレベルシフトを行う。

【0075】

図８は、スイッチの構成例を示す図である。図８に示すスイッチ６５は、ＰＭＯＳトランジスタ６６，６７の直列回路と、ＰＭＯＳトランジスタ６６，６７の接続中間点と共通ゲートとの間に接続された電流源６８とを有する。この構造により、ＣＯＵＴ端子とＶ＋端子との間で電流の逆流を防止できる。

【0076】

駆動スイッチ６４は、前述のレベルシフト回路の出力によりゲートが制御されるＮＭＯＳトランジスタである。ＰＭＯＳトランジスタ６６，６７は、駆動スイッチ６４により制御されるゲートが共通接続され、且つ、ソースが共通接続されている。ＰＭＯＳトランジスタ６６のドレインは、ＣＯＵＴ端子に接続され、ＰＭＯＳトランジスタ６７のドレインは、Ｖ＋端子に接続されている。電流源６８は、ＰＭＯＳトランジスタ６６，６７における共通接続ゲートと共通接続ソースとの間に接続されている。

【0077】

図９は、一比較形態における電池パックの構成を示す図である。電池パックの安全性を高めるため、第１の電池保護回路１１０Ａと第２の電池保護回路１１０Ｂとが直列に接続されるデュアル保護構成が増えている。第１の電池保護回路１１０Ａと第２の電池保護回路１１０Ｂは、それぞれ、過放電を独立に検出する。第１の電池保護回路１１０Ａは、過放電を検出した場合、放電制御トランジスタＤＦＥＴａをオフにし、自身のＶ＋端子をＶＳＳ端子にプルダウンする。第２の電池保護回路１１０Ｂは、過放電を検出した場合、放電制御トランジスタＤＦＥＴｂをオフにし、自身のＶ＋端子をＶＳＳ端子にプルダウンする。

【0078】

ところが、第２の電池保護回路１１０Ｂが過放電を検出しＤＦＥＴｂをオフして、放電禁止となると、第１の電池保護回路１１０ＡのＶＤＤ端子とＶＳＳ端子との間の電源電圧が０ボルトになる。この場合、第１の電池保護回路１１０Ａが電源電圧の低電圧状態（０ボルト）を検出して充電制御トランジスタＣＦＥＴａをオフにすると、電池パックは充放電禁止となる。その結果、充電器を接続しても再充電できないため、電池パックは使用不可になってしまう。

【0079】

これに対し、図１０は、第２の実施形態における電池パックの構成を示す図である。第１の電池保護回路１０Ａと第２の電池保護回路１０Ｂは、いずれも、上述の電池保護回路１０（図２）と同じ構成を有する。図１０に示すスイッチ６５ａ，６５ｂは、上述のスイッチ６５に対応する。

【0080】

図１０の構成では、第２の電池保護回路１０Ｂは、過放電を検出することでＤＦＥＴｂをオフし、低電圧状態を検出することでスイッチ６５ｂをオンにする。したがって、充電器をＰ＋端子とＰ－端子との間に接続すると、充電器の電圧をＣＦＥＴｂのゲートに印加できるので、充電器から出力される充電電流は、オン状態のＤＦＥＴａ、オン状態のＣＦＥＴａ、オフ状態のＤＦＥＴｂの寄生ダイオード、オン状態のＣＦＥＴｂを経由して、二次電池７０に流れる。このように、電池パックが使用不可になることを防止できる。

【0081】

以上、二次電池保護回路、二次電池保護装置及び電池パックを実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。

【0082】

例えば、充電制御トランジスタ１と放電制御トランジスタ２の配置位置は、図示の位置に対して互いに置換されてもよい。

【符号の説明】

【0083】

１ 充電制御トランジスタ
２ 放電制御トランジスタ
３ スイッチ回路部
５ プラス端子
１０，１０Ａ，１０Ｂ 電池保護回路
１３ グランド端子
１５ 電源端子
１８ 監視端子
２０ 検出回路
３０ チャージポンプ（昇圧回路の一例）
３２ 高電源電位部
３３ 低電源電位部
４０ 制御回路
５０ 駆動回路
５１～５４ 駆動スイッチ
６１，６１Ａ，６１Ｂ，６１Ｃ 低電圧検出回路
６２ 遮断回路
６３Ａ，６３Ｂ レベルシフト回路
６５ スイッチ
６８ 電流源
６９ スイッチ回路
７０ 二次電池
８０ 電池保護装置
９１ 充電器
１００ 電池パック
１１０Ａ，１１０Ｂ 電池保護回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】