(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-05-15
(45)【発行日】2023-05-23
(54)【発明の名称】ホールセンサ
(51)【国際特許分類】
G01R 33/07 20060101AFI20230516BHJP
【ＦＩ】
G01R33/07
【請求項の数】
9
【外国語出願】
(21)【出願番号】P 2019132659
(22)【出願日】2019-07-18
(65)【公開番号】P2020012829
(43)【公開日】2020-01-23
【審査請求日】2022-01-28
(31)【優先権主張番号】10 2018 005 677.6
(32)【優先日】2018-07-19
(33)【優先権主張国・地域又は機関】DE
(73)【特許権者】
【識別番号】312016609
【氏名又は名称】ティディケイ－ミクロナス ゲー・エム・ベー・ハー
(74)【代理人】
【識別番号】100114890
【弁理士】
【氏名又は名称】アインゼル・フェリックス＝ラインハルト
(74)【代理人】
【識別番号】100098501
【弁理士】
【氏名又は名称】森田 拓
(74)【代理人】
【識別番号】100116403
【弁理士】
【氏名又は名称】前川 純一
(74)【代理人】
【識別番号】100135633
【弁理士】
【氏名又は名称】二宮 浩康
(74)【代理人】
【識別番号】100162880
【弁理士】
【氏名又は名称】上島 類
(72)【発明者】
【氏名】マーク バウマン
(72)【発明者】
【氏名】ダーフィト ムータース
(72)【発明者】
【氏名】トーマス デーゼル
【審査官】田口 孝明
(56)【参考文献】
【文献】特開２０１０－０５４３０１（ＪＰ，Ａ）
【文献】特開２０１６－１２５９６９（ＪＰ，Ａ）
【文献】特開平０９－０２６４４４（ＪＰ，Ａ）
【文献】特開平０７－０１２５８９（ＪＰ，Ａ）
【文献】実開昭６２－１１５６７９（ＪＰ，Ｕ）
【文献】米国特許出願公開第２０１４／０１８４２００（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１４／０１９４７１２（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
ＩＰＣ Ｇ０１Ｒ ３３／００－３３／２６、
１５／００－１７／２２、
Ｈ０１Ｌ ２７／２２、
２９／８２、
４３／００－４３／１４、
Ｇ０１Ｄ ５／００－５／２５２、
５／３９－５／６２、
Ｇ０１Ｂ ７／００－７／３４
(57)【特許請求の範囲】
【請求項1】
ホールセンサ（１）であって、前記ホールセンサ（１）は、ホールセンサ素子（２）を有し、前記ホールセンサ素子（２）は、相互に離間された複数の接続箇所（３Ａ，３Ｂ，３Ｃ，３Ｄ）を有し、
前記ホールセンサ（１）は、電流供給源又は電圧供給源（７）を有し、前記電流供給源又は電圧供給源（７）は、供給電流又は供給電圧を出力するための第１の供給端子（６Ａ）及び第２の供給端子（６Ｂ）を有し、
前記第１の供給端子（６Ａ）は、前記ホールセンサ素子（２）に電流を給電するために、前記ホールセンサ素子（２）の第１の接続箇所（３Ａ）に接続されている又は接続可能であり、
前記第２の供給端子（６Ｂ）は、前記ホールセンサ素子（２）の第２の接続箇所（３Ｂ）に接続されている又は接続可能である、
ホールセンサ（１）において、
前記ホールセンサは、ＮＡＮＤゲート（１３）を有し、
前記ＮＡＮＤゲート（１３）は、第１の入力部（１４Ａ）によって前記ホールセンサ素子（２）の前記第１の接続箇所（３Ａ）に接続されており、第２の入力部（１４Ｂ）によって前記ホールセンサ素子（２）の前記第２の接続箇所（３Ｂ）に接続されており、第１のエラー信号（Ｅｒｒ１）を出力するための出力部（１７）を有し、
及び／又は、
前記ホールセンサ（１）は、ＮＯＲゲート（１８）を有し、
前記ＮＯＲゲート（１８）は、第１の入力端子（１９Ａ）によって第３の接続箇所（３Ｃ）に接続されており、第２の入力端子（１９Ｂ）によって第４の接続箇所（３Ｄ）に接続されており、第２のエラー信号（Ｅｒｒ２）を出力するための出力端子（２２）を有する
ことを特徴とする、ホールセンサ（１）。
【請求項2】
前記ＮＡＮＤゲート（１３）は、前記ホールセンサ素子（２）の前記第３の接続箇所（３Ｃ）に接続された第３の入力部（１４Ｃ）を有する、請求項１に記載のホールセンサ（１）。
【請求項3】
前記ＮＯＲゲート（１８）は、前記ホールセンサ素子（２）の前記第１の接続箇所（３Ａ）に接続された第３の入力端子（１９Ｃ）を有する、請求項１又は２に記載のホールセンサ（１）。
【請求項4】
前記ＮＡＮＤゲート（１３）は、前記ホールセンサ素子（２）の前記第４の接続箇所（３Ｄ）に接続された第４の入力部（１４Ｄ）を有する、請求項１から３までのいずれか１項に記載のホールセンサ（１）。
【請求項5】
前記ＮＯＲゲート（１８）は、前記ホールセンサ素子（２）の前記第２の接続箇所（３Ｂ）に接続された第４の入力端子（１９Ｄ）を有する、請求項１から４までのいずれか１項に記載のホールセンサ（１）。
【請求項6】
前記ホールセンサ（１）は、少なくとも、前記ホールセンサ素子（２）の接続箇所（３Ａ，３Ｂ，３Ｃ，３Ｄ）の個数に対応する個数のマルチプレクサ（５Ａ，５Ｂ，５Ｃ，５Ｄ）を有し、それぞれのマルチプレクサ（５Ａ，５Ｂ，５Ｃ，５Ｄ）は、
前記第１の供給端子（６Ａ）に接続された第１のマルチプレクサ入力部と、
前記第２の供給端子（６Ｂ）に接続された第２のマルチプレクサ入力部と、
該当するマルチプレクサ（５Ａ，５Ｂ，５Ｃ，５Ｄ）に対応付けられた前記ホールセンサ素子（２）の接続箇所（３Ａ，３Ｂ，３Ｃ，３Ｄ）に接続されているマルチプレクサ出力部と
をそれぞれ有し、
それぞれのマルチプレクサ（５Ａ，５Ｂ，５Ｃ，５Ｄ）は、それぞれ１つの制御入力部（１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ）を有し、前記制御入力部（１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ）に、制御信号を印加することができ、前記制御信号に基づいて、前記ホールセンサ素子（２）に励起電流を流すために、複数の前記マルチプレクサ入力部のうちのそれぞれ１つを前記該当するマルチプレクサ（５Ａ，５Ｂ，５Ｃ，５Ｄ）の前記マルチプレクサ出力部に接続可能であり、
前記マルチプレクサ（５Ａ，５Ｂ，５Ｃ，５Ｄ）の前記制御入力部は、順次に通電位相を生成するために、前記励起電流を順次にそれぞれ異なる方向に前記ホールセンサ素子（２）を通して導くことが可能となるように、制御装置（１２）に制御接続されている、
請求項１から５までのいずれか１項に記載のホールセンサ（１）。
【請求項7】
前記ホールセンサ（１）は、マルチプレクサ素子（２６）を有し、前記マルチプレクサ素子（２６）は、
前記第１の接続箇所（３Ａ）に接続された第１のマルチプレクサ入力部（２７Ａ）と、
前記第２の接続箇所（３Ｂ）に接続された第２のマルチプレクサ入力部（２７Ｂ）と、
前記第３の接続箇所（３Ｃ）に接続された第３のマルチプレクサ入力部（２７Ｃ）と、
前記第４の接続箇所（３Ｄ）に接続された第４のマルチプレクサ入力部（２７Ｄ）と、
マルチプレクサ出力部（２８）と
を有し、
前記マルチプレクサ素子（２６）は、制御入力部（３２）を有し、前記制御入力部（３２）に、制御信号を印加することができ、前記制御信号に基づいて、前記マルチプレクサ入力部（２７Ａ，２７Ｂ，２７Ｃ，２７Ｄ）のうちのそれぞれ１つを前記マルチプレクサ素子（２６）の前記マルチプレクサ出力部（２８）に接続可能であり、
前記マルチプレクサ（５Ａ，５Ｂ，５Ｃ，５Ｄ）の前記制御入力部と、前記マルチプレクサ素子（２６）の前記制御入力部とは、
前記マルチプレクサ素子（２６）の前記マルチプレクサ出力部（２８）が、前記電流供給源又は電圧供給源（７）のいずれの供給端子（６Ａ，６Ｂ）にも接続されていない前記ホールセンサ素子（２）の接続箇所（３Ｃ，３Ｄ）に個々の通電位相においてそれぞれ接続されるように、
前記制御装置（１２）に制御接続されている、
請求項６に記載のホールセンサ（１）。
【請求項8】
前記ＮＡＮＤゲート（１３）の前記出力部（１７）は、ＯＲゲート（２４）の第１の反転入力部（２３）に接続されており、前記ＮＯＲゲート（１８）の前記出力端子（２２）は、前記ＯＲゲート（２４）の第２の非反転入力部（２５）に接続されており、
前記ＯＲゲート（２４）は、第３のエラー信号（Ｅｒｒ）を出力するための出力部（３３）を有する、
請求項１から７までのいずれか１項に記載のホールセンサ（１）。
【請求項9】
前記マルチプレクサ素子（２６）の前記マルチプレクサ出力部（２８）は、前記ＯＲゲート（２４）の第３の入力部（３１）に接続されている、請求項７又は８に記載のホールセンサ（１）。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ホールセンサであって、当該ホールセンサは、ホールセンサ素子を有し、ホールセンサ素子は、相互に離間された複数の接続箇所を有し、当該ホールセンサは、電流供給源又は電圧供給源を有し、電流供給源又は電圧供給源は、供給電流又は供給電圧を出力するための第１の供給端子及び第２の供給端子を有し、第１の供給端子は、ホールセンサ素子に電流を給電するために、ホールセンサ素子の第１の接続箇所に接続されている又は接続可能であり、第２の供給端子は、ホールセンサ素子の第２の接続箇所に接続されている又は接続可能である、ホールセンサに関する。
【背景技術】
【0002】
このようなホールセンサは、独国特許発明第１０２０４４２７号明細書（DE 102 04 427 B4）から公知である。同ホールセンサは、略プレート形状のホールセンサ素子を有し、このホールセンサ素子は、自身の縁部において、周方向に相互に離間された複数の接続箇所を有する。これらの接続箇所は、それぞれ２つの接続箇所が対角線上で相互に対向して位置するように、中心に対して均等な角度間隔でずらされている。対角線上で相互に対向して位置する２つの接続箇所を電流供給源又は電圧供給源の供給端子に接続することによって、ホールセンサ素子に励起電流が給電され、ホールセンサ素子のプレート平面を横断するようにホールセンサ素子を磁束密度が貫通すると、電流の移動電子に対してローレンツ力が作用し、このローレンツ力が、プレート平面において、移動電子の移動方向を横断する方向に電子を偏向させる。これによって、ホールセンサ素子においては、電流方向を横断する方向に電界が形成され、この電界を、供給端子に接続されていない接続箇所の間で電圧として取り出すことができる。この電圧は、ホール電圧と呼ばれる。
【0003】
しかしながら、ホールセンサの実際の用途においては、ホール電圧は、望ましくないオフセット電圧によって重畳されている。ホールセンサ素子は、一般的に、供給源及び信号処理用電子機器と一緒に集積回路として製造され、チップ担体上及びプラスチック製ハウジング内に取り付けられる。製造公差に起因して取り付け時には、半導体結晶内に機械的応力が発生する可能性があり、この機械的応力によってオフセット電圧が引き起こされる可能性がある。
【0004】
オフセット電圧を補償するために、独国特許発明第１０２０４４２７号明細書（DE 102 04 427 B4）から公知のホールセンサにおいては、いわゆるスピンホール原理が使用される。この場合、励起電流が、それぞれ異なる方向にホールセンサ素子を貫通して導かれ、それぞれの測定された電圧の平均値が形成される。
【0005】
独国特許発明第１０２０４４２７号明細書（DE 102 04 427 B4）から公知のホールセンサは、実際に多数の用途において実証されているが、それでもやはり改善が必要である。例えば自動車に搭載されるホールセンサの個数がますます増加していることに起因して、ホールセンサの信頼性に対する要求が高まっている。すなわち、ただ１つのホールセンサのみの故障であっても、エラーが検出されず、これが場合により適切な手段によって補償されない場合には、自動車の誤作動を引き起こす可能性があるのである。
【先行技術文献】
【特許文献】
【0006】
【文献】独国特許発明第１０２０４４２７号明細書
【発明の概要】
【発明が解決しようとする課題】
【0007】
したがって、本発明の課題は、ホールセンサの動作中に場合によって発生し得るエラーを簡単に検出及び表示することを可能にするような、冒頭に述べた形式のホールセンサを提供することである。
【課題を解決するための手段】
【0008】
上記の課題は、請求項１に記載の特徴によって解決される。請求項１に記載の特徴によれば、ホールセンサは、ＮＡＮＤゲートを有し、ＮＡＮＤゲートは、第１の入力部によってホールセンサ素子の第１の接続箇所に接続されており、第２の入力部によってホールセンサ素子の第２の接続箇所に接続されており、第１のエラー信号を出力するための出力部を有し、及び／又は、ホールセンサは、ＮＯＲゲートを有し、ＮＯＲゲートは、第１の入力端子によって第３の接続箇所に接続されており、第２の入力端子によって第４の接続箇所に接続されており、第２のエラー信号を出力するための出力端子を有する。
【0009】
すなわち、ＮＡＮＤゲートの入力部は、ホールセンサ素子の、供給源が接続されている接続箇所に接続されている。ホールセンサが正常に機能している場合には、これらの接続箇所のうちの一方が供給電圧に位置し、他方がアースに位置していなければならない。しかしながら、第１の接続箇所と第２の接続箇所とが同時に供給電圧の電位に位置している場合には、ＮＡＮＤゲートの両方の入力部に、論理値「１」に対応付けられた電圧がそれぞれ印加される。したがって、ＮＡＮＤゲートの出力部には、論理値「０」に相当する電圧が印加される。この値は、許容できない動作状態が存在することを示している。
【0010】
ＮＡＮＤゲートに代えて又はこれに加えて、ホールセンサは、ＮＯＲゲートを有することができ、このＮＯＲゲートの入力部は、ホールセンサ素子の、供給源が接続されていない接続箇所に接続されている。ホールセンサ素子は、近似的にホイートストンブリッジのように挙動するので、ホールセンサ素子が対称に構成されている場合には、ホール電圧及びオフセット電圧が存在しなければ、第３の接続箇所及び第４の接続箇所に、第１の接続箇所と第２の接続箇所との間に印加される対地供給電圧の半分がそれぞれ印加される。したがって、ホールセンサが正常に機能している場合には、第３の接続箇所及び第４の接続箇所に、論理値「１」に対応付けられた電圧がそれぞれ印加される。ＮＯＲゲートの反転機能に基づき、ホールセンサが正常に機能している場合には、ＮＯＲゲートの出力端子に、論理値「０」に相当する電圧が出力される。この値は、ＮＯＲゲートがエラー状態を検出していないことを示している。
【0011】
実際の動作においては、これらの接続箇所における電圧は、ホール電圧及びオフセット電圧に起因してこれらの値とわずかに異なる可能性がある。しかしながら、このずれは非常に小さいので、ホールセンサの第３の接続箇所及び第４の接続箇所に印加される電圧を、論理値「０」又は「１」に対応付けることに対して影響を及ぼすものではない。
【0012】
エラーに起因して、ホールセンサの第３の接続箇所にも第４の接続箇所にも電圧が印加されていない場合、又は、論理値「０」に対応付けられた電圧が印加されている場合には、ＮＯＲゲートの出力端子に、論理値「１」に相当する電圧が出力される。すなわち、ＮＯＲゲートの出力端子に印加される第２のエラー信号を、非反転エラー信号として利用することができる。
【0013】
本発明の有利な実施形態においては、ＮＡＮＤゲートは、ホールセンサ素子の第３の接続箇所に接続された第３の入力部を有する。ホールセンサ素子の第１の接続箇所、第２の接続箇所、及び第３の接続箇所に、論理値「１」に対応付けられた電圧、特に供給電圧がそれぞれ印加されている場合に、第１のエラー信号が示される。これは、ホールセンサの許容できない動作状態に相当する。
【0014】
本発明の発展形態においては、ＮＯＲゲートは、ホールセンサ素子の第１の接続箇所に接続された第３の入力端子を有する。同時に、第２の接続箇所及び第４の接続箇所にも対地電圧が印加されない場合には、第１の接続箇所における供給電圧の欠如を、第３の入力部を介して検出することが可能である。
【0015】
本発明の好適な実施形態においては、ＮＡＮＤゲートは、ホールセンサ素子の第４の接続箇所に接続された第４の入力部を有する。ホールセンサ素子の４つの接続箇所すべてに、論理値「０」に対応付けられた電位、特にアース電位が印加されている場合に、第１のエラー信号が示される。これは、ホールセンサの許容できない動作状態に相当する。
【0016】
本発明の好ましい発展形態においては、ホールセンサは、少なくとも、ホールセンサ素子の接続箇所の個数に対応する個数のマルチプレクサを有し、それぞれのマルチプレクサは、第１の供給端子に接続された第１のマルチプレクサ入力部と、第２の供給端子に接続された第２のマルチプレクサ入力部と、該当するマルチプレクサに対応付けられたホールセンサ素子の接続箇所に接続されているマルチプレクサ出力部とをそれぞれ有し、それぞれのマルチプレクサは、それぞれ１つの制御入力部を有し、制御入力部に、制御信号を印加することができ、制御信号に基づいて、ホールセンサに励起電流を流すために、複数のマルチプレクサ入力部のうちのそれぞれ１つを該当するマルチプレクサのマルチプレクサ出力部に接続可能であり、マルチプレクサの制御入力部は、励起電流を順次にそれぞれ異なる方向にホールセンサ素子を通して導くことが可能となるように、制御装置に制御接続されている。その場合、ホールセンサは、ホール電圧に重畳している望ましくないオフセット電圧を補償するために、スピンホール原理に従って動作することが可能である。
【0017】
ホールセンサが、マルチプレクサ素子を有し、マルチプレクサ素子が、第１の接続箇所に接続された第１のマルチプレクサ入力部と、第２の接続箇所に接続された第２のマルチプレクサ入力部と、第３の接続箇所に接続された第３のマルチプレクサ入力部と、第４の接続箇所に接続された第４のマルチプレクサ入力部と、マルチプレクサ出力部とを有し、マルチプレクサ素子が、制御入力部を有し、制御入力部に、制御信号を印加することができ、制御信号に基づいて、マルチプレクサ入力部のうちのそれぞれ１つをマルチプレクサ素子のマルチプレクサ出力部に接続可能であり、マルチプレクサの制御入力部と、マルチプレクサ素子の制御入力部とが、マルチプレクサ素子のマルチプレクサ出力部が、電流供給源又は電圧供給源のいずれの供給端子にも接続されていないホールセンサ素子の接続箇所にそれぞれ接続されるように、制御装置に制御接続されていると、有利である。この場合、第３のエラー信号を出力するために、マルチプレクサ出力部を使用することができ、この第３のエラー信号は、ホールセンサがスピンホール原理に従って動作するときにエラーが発生している場合に示され、例えば、制御装置がマルチプレクサの制御入力部に制御信号を出力しない場合、又は、個々の通電位相の間で制御信号が切り替えられない場合、又は、適切に切り替えられない場合に示される。
【0018】
ＮＡＮＤゲートの出力部が、ＯＲゲートの第１の反転入力部に接続されており、ＮＯＲゲートの出力端子が、ＯＲゲートの第２の非反転入力部に接続されており、ＯＲゲートが、第４のエラー信号を出力するための出力部を有すると、有利である。この場合、第３のエラー信号は、ホールセンサ素子のすべての接続箇所に、論理値「０」に対応付けられた電圧（例えばアース電位）又は論理値「１」に対応付けられた電圧（例えば供給電圧）が印加されている場合に、アクティブになっている。
【0019】
要求に応じて、マルチプレクサ素子のマルチプレクサ出力部を、ＯＲゲートの第３の入力部に接続することができる。この場合、第３の入力部を、反転入力部とすることもでき、この反転入力部は、追加的なインバータを介してマルチプレクサ出力部に間接的に接続されている。その場合、第４のエラー信号は、ホールセンサのスピンホール動作が欠如している可能性も示している。
【0020】
本発明によるホールセンサにおいては、ホールセンサ素子を、垂直型のホールセンサ素子として構成することも又は水平型のホールセンサ素子として構成することも可能であることにさらに留意すべきである。垂直型のホールセンサ素子は、半導体チップのチップ表面に対して平行に方向決めされている磁束密度に関して感受性を有するホールセンサ素子であると理解される。水平型又は横方向のホールセンサ素子は、半導体チップのチップ表面に対して直角に方向決めされている磁束密度に関して感受性を有するホールセンサ素子であると理解される。
【0021】
以下においては、本発明の実施例を図面に基づいてより詳細に説明する。
【図面の簡単な説明】
【0022】
【図1】スピンホール原理に従って動作するホールセンサのブロック図である。
【図2】ホールセンサの第１の実施例の監視装置の概略図である。
【図3】ホールセンサ素子の複数の接続箇所における電圧と、ホールセンサの第１の実施例の複数の異なるエラー状態に対するエラー信号とが列挙されている表である。
【図4】ホールセンサの第２の実施例の監視装置の概略図である。
【図5】ホールセンサ素子の複数の接続箇所における電圧と、ホールセンサの第２の実施例の複数の異なるエラー状態に対するエラー信号とが列挙されている表である。
【発明を実施するための形態】
【0023】
図１に全体として参照符号１が付されているホールセンサは、プレート形状のホールセンサ素子２が集積された半導体チップを有する。ホールセンサ素子２は、例えばシリコンのような半導体材料から形成されており、自身の縁部において、相互に離間された複数の接続箇所３Ａ，３Ｂ，３Ｃ，３Ｄを有し、これらの接続箇所３Ａ，３Ｂ，３Ｃ，３Ｄは、ホールセンサ素子２によって形成される平面に対して直交する、対称中心点４を通って延在する仮想的な中心軸線に関して、それぞれ相互に９０°ずらされている。
【0024】
接続箇所３Ａ，３Ｂ，３Ｃ，３Ｄは、スイッチング装置に接続されており、このスイッチング装置は、それぞれの接続箇所３Ａ，３Ｂ，３Ｃ，３Ｄにつきそれぞれ１つのマルチプレクサ５Ａ，５Ｂ，５Ｃ，５Ｄを有する。それぞれのマルチプレクサ５Ａ，５Ｂ，５Ｃ，５Ｄの出力端子は、各自に対応付けられた接続箇所３Ａ，３Ｂ，３Ｃ，３Ｄにそれぞれ接続されている。それぞれのマルチプレクサ５Ａ，５Ｂ，５Ｃ，５Ｄは、電流供給源又は電圧供給源７の供給端子６Ａ，６Ｂに接続された２つの入力部をそれぞれ有する。供給源７によって供給されるこの供給電圧ＶＢ又は供給電流は、ホールセンサ素子２に励起電流を給電するために使用される。
【0025】
第１の通電位相においては、第１の供給端子６Ａは、第１のマルチプレクサ５Ａを介してホールセンサ素子２の第１の接続箇所３Ａに接続されており、第２の供給端子６Ｂは、第２のマルチプレクサ５Ｂを介してホールセンサ素子２の第２の接続箇所３Ｂに接続されている。
【0026】
第２の通電位相においては、第２の供給端子６Ｂは、第３のマルチプレクサ５Ｃを介してホールセンサ素子２の第３の接続箇所３Ｃに接続されており、第１の供給端子６Ａは、第４のマルチプレクサ５Ｄを介してホールセンサ素子２の第４の接続箇所３Ｄに接続されている。
【0027】
第３の通電位相においては、第１の供給端子６Ａは、第２のマルチプレクサ５Ｂを介してホールセンサ素子２の第２の接続箇所３Ｂに接続されており、第２の供給端子６Ｂは、第１のマルチプレクサ５Ａを介してホールセンサ素子２の第１の接続箇所３Ａに接続されている。したがって、励起電流は、第３の位相においては第１の位相と逆向きの方向に流れる。
【0028】
第４の通電位相においては、第１の供給端子６Ａは、第３のマルチプレクサ５Ｃを介してホールセンサ素子２の第３の接続箇所３Ｃに接続されており、第２の供給端子６Ｂは、第４のマルチプレクサ５Ｄを介してホールセンサ素子２の第４の接続箇所３Ｄに接続されている。したがって、励起電流は、第４の位相においては第２の位相と逆向きの方向に流れる。
【0029】
それぞれのマルチプレクサ５Ａ，５Ｂ，５Ｃ，５Ｄのさらなる２つの入力部は、測定装置８の入力端子１１，１２に電気的に接続されており、この測定装置８は、対角線上で相互に対向して位置する２つの接続箇所３Ａ，３Ｂ又は３Ｃ，３Ｄの間の電圧を測定するために設けられている。測定装置８は、測定された電圧をデジタル化するために、図面には詳細に図示されていないデジタル／アナログ変換器を有し、このデジタル／アナログ変換器は、測定値を記憶するためにデータメモリ９に接続されている。データメモリ９は、評価装置１０に接続されており、この評価装置１０において、測定された電圧値が処理され、公知のように測定された電圧値の中に含まれている、ホール電圧に重畳されているオフセット電圧が補償される。ホール電圧の測定中、ホールセンサ素子２の延在平面を横断する方向にホールセンサ素子２を磁束密度が貫通する。この磁束密度は、図面には詳細には示されておらず、例えば図１の図平面に向かって流入することができる。
【0030】
マルチプレクサ５Ａ，５Ｂ，５Ｃ，５Ｄは、それぞれ１つの制御入力部１１Ａ，１１Ｂ，１１Ｃ，１１Ｄを有し、これらの制御入力部１１Ａ，１１Ｂ，１１Ｃ，１１Ｄは、１つの共通の制御装置１２に制御接続されている。対応する制御信号を制御入力部１１Ａ，１１Ｂ，１１Ｃ，１１Ｄに送信することによって、マルチプレクサ５Ａ，５Ｂ，５Ｃ，５Ｄの出力端子に接続された接続箇所３Ａ，３Ｂ，３Ｃ，３Ｄが、第１のマルチプレクサ５Ａ，５Ｂ，５Ｃ，５Ｄの入力部のうちの１つに選択的に若しくは交互に電気的に接続されるように、又は、第１のマルチプレクサ５Ａ，５Ｂ，５Ｃ，５Ｄの入力部のうちの１つから選択的に若しくは交互に電気的に切断されるように、該当するマルチプレクサ５Ａ，５Ｂ，５Ｃ，５Ｄをそれぞれ構成することができる。マルチプレクサ５Ａ，５Ｂ，５Ｃ，５Ｄは、それぞれの通電位相において、対角線上で相互に対向して位置するそれぞれ２つの接続箇所３Ａ，３Ｂ，３Ｃ，３Ｄが供給源７に接続されるように、かつ、他の２つの接続箇所３Ａ，３Ｂ，３Ｃ，３Ｄが測定装置８に接続されるように、同期化されている。
【0031】
図２から見て取れるように、評価装置１０は、ワイヤードＮＡＮＤゲート１３を有し、このワイヤードＮＡＮＤゲート１３は、第１の入力部１４Ａによってホールセンサ素子２の第１の接続箇所３Ａに接続されており、第２の入力部１４Ｂによってホールセンサ素子２の第２の接続箇所３Ｂに接続されており、第３の入力部１４Ｃによってホールセンサ素子２の第３の接続箇所３Ｃに接続されており、第４の入力部１４Ｄによってホールセンサ素子２の第４の接続箇所３Ｄに接続されている。ＮＡＮＤゲート１３の出力部は、第１のエラー信号Ｅｒｒ１を出力するために使用される。
【0032】
図２からさらに見て取れるように、ＮＡＮＤゲート１３は、４つのＮチャネル電界効果トランジスタ１５Ａ，１５Ｂ，１５Ｃ，１５Ｄを有し、これらのＮチャネル電界効果トランジスタ１５Ａ，１５Ｂ，１５Ｃ，１５Ｄは、各自のソース－ドレイン経路と、プルアップ抵抗素子１６とに直列に接続されている。ＮＡＮＤゲート１３の第１の入力部１４Ａは、第１のＮチャネル電界効果トランジスタ１５Ａのゲート接点に接続されており、ＮＡＮＤゲート１３の第２の入力部１４Ｂは、第２のＮチャネル電界効果トランジスタ１５Ｂのゲート接点に接続されており、ＮＡＮＤゲート１３の第３の入力部１４Ｃは、第３のＮチャネル電界効果トランジスタ１５Ｃのゲート接点に接続されており、ＮＡＮＤゲート１３の第４の入力部１４Ｄは、第４のＮチャネル電界効果トランジスタ１５Ｄのゲート接点に接続されている。
【0033】
第３の電界効果トランジスタ１５Ｃのドレイン接点は、プルアップ抵抗素子１６の第１の端子に接続されており、プルアップ抵抗素子１６の第２の端子は、供給電圧ＶＢを導いている供給源７の第１の供給端子６Ａに接続されている。第３の電界効果トランジスタ１５Ｃのドレイン接点はさらに、ＮＡＮＤゲート１３の出力部１７に接続されている。第３の電界効果トランジスタ１５Ｃのソース接点は、第２の電界効果トランジスタ１５Ｂのドレイン接点に接続されており、第２の電界効果トランジスタ１５Ｂのソース接点は、第４の電界効果トランジスタ１５Ｄのドレイン接点に接続されており、第４の電界効果トランジスタ１５Ｄのソース接点は、第１の電界効果トランジスタ１５Ａのドレイン接点に接続されている。第１の電界効果トランジスタ１５Ａのソース接点は、アース端子に接続されている。
【0034】
ＮＡＮＤゲート１３のすべての入力部１４Ａ，１４Ｂ，１４Ｃ及び１４Ｄに、論理値「１」に相当する電圧が印加されているときには、すべての電界効果トランジスタ１５Ａ，１５Ｂ，１５Ｃ，１５Ｄが導通状態になっている。その場合、プルアップ抵抗素子１６を通って電流が流れ、この電流が、プルアップ抵抗素子１６における電圧降下を引き起こし、この電圧降下が、ＮＡＮＤゲートの出力部１７の電位を論理値「０」に相当する値まで低減する。この値は、ホールセンサ１にエラーが存在することを示している（図３）。
【0035】
ＮＡＮＤゲート１３の少なくとも１つの入力部１４Ａ，１４Ｂ，１４Ｃ及び１４Ｄに、論理値「０」に相当する電圧が印加されているときには、少なくとも１つの電界効果トランジスタ１５Ａ，１５Ｂ，１５Ｃ，１５Ｄが遮断されており、プルアップ抵抗素子１６を通る電流の流れが中断されている。その場合、ＮＡＮＤゲートの出力部１７の電位は、論理値「１」に相当する値に位置している。この値は、ＮＡＮＤゲート１３がホールセンサ１におけるエラーを検出していないことを示している。
【0036】
図２からさらに見て取れるように、評価装置１０はさらに、ワイヤードＮＯＲゲート１８を有し、このワイヤードＮＯＲゲート１８は、第１の入力端子１９Ａによってホールセンサ素子２の第３の接続箇所３Ｃに接続されており、第２の入力端子１９Ｂによってホールセンサ素子２の第４の接続箇所３Ｄに接続されており、第３の入力端子１９Ｃによってホールセンサ素子２の第１の接続箇所３Ａに接続されており、第４の入力端子１９Ｄによってホールセンサ素子２の第２の接続箇所３Ｂに接続されている。ＮＯＲゲート１８の出力端子２２は、第２のエラー信号Ｅｒｒ２を出力するために使用される。
【0037】
図２から見て取れるように、ＮＯＲゲート１８は、４つのＰチャネル電界効果トランジスタ２０Ａ，２０Ｂ，２０Ｃ，２０Ｄを有し、これらのＰチャネル電界効果トランジスタ２０Ａ，２０Ｂ，２０Ｃ，２０Ｄは、各自のソース－ドレイン経路と、プルダウン抵抗素子２１と直列に接続されている。ＮＯＲゲート１８の第１の入力端子１９Ａは、第１のＰチャネル電界効果トランジスタ２０Ａのゲート接点に接続されており、ＮＯＲゲート１８の第２の入力端子１９Ｂは、第２のＰチャネル電界効果トランジスタ２０Ｂのゲート接点に接続されており、ＮＯＲゲート１８の第３の入力部１９Ｃは、第３のＰチャネル電界効果トランジスタ２０Ｃのゲート接点に接続されており、ＮＯＲゲート１８の第４の入力部１９Ｄは、第４のＰチャネル電界効果トランジスタ２０Ｄのゲート接点に接続されている。
【0038】
第３のＰチャネル電界効果トランジスタ２０Ｃのドレイン接点は、供給電圧ＶＢを導いている供給源７の第１の供給端子６Ａに接続されている。第３のＰチャネル電界効果トランジスタ２０Ｃのソース接点は、第２のＰチャネル電界効果トランジスタ２０Ｂのドレイン接点に接続されており、第２のＰチャネル電界効果トランジスタ２０Ｂのソース接点は、第４のＰチャネル電界効果トランジスタ２０Ｄのドレイン接点に接続されており、第４の電界効果トランジスタ２０Ｄのソース接点は、第１のＰチャネル電界効果トランジスタ２０Ａのドレイン接点に接続されている。第１のＰチャネル電界効果トランジスタ２０Ａのソース接点は、プルダウン抵抗素子２１の第１の端子に接続されており、プルダウン抵抗素子２１の第２の端子は、アース端子に接続されている。第１のＰチャネル電界効果トランジスタ２０Ａのソース接点はさらに、ＮＯＲゲート１８の出力端子２２に接続されている。
【0039】
ＮＯＲゲート１８のすべての入力端子１９Ａ，１９Ｂ，１９Ｃ，１９Ｄに、論理値「０」に相当する電圧が印加されているときには、すべてのＰチャネル電界効果トランジスタ２０Ａ，２０Ｂ，２０Ｃ，２０Ｄが導通状態になっている。その場合、プルダウン抵抗素子２１を通って電流が流れ、この電流が、プルダウン抵抗素子２１における電圧降下を引き起こし、この電圧降下が、ＮＯＲゲートの出力端子２２の電位を、論理値「１」に相当する値に至らしめる。この値は、ホールセンサ１にエラーが存在することを示している（図３）。
【0040】
ＮＯＲゲート１８の少なくとも１つの入力端子１９Ａ，１９Ｂ，１９Ｃ，１９Ｄに、論理値「０」に相当しない電圧が印加されているときには、少なくとも１つのＰチャネル電界効果トランジスタ２０Ａ，２０Ｂ，２０Ｃ，２０Ｄが遮断されており、プルダウン抵抗素子２１を通る電流の流れが中断されている。その場合、ＮＯＲゲート１８の出力端子２２の電位は、論理値「０」に相当する値に位置している。この値は、ＮＯＲゲート１８がホールセンサ１におけるエラーを検出していないことを示している。
【0041】
図２から見て取れるように、ＮＡＮＤゲート１３の出力部１７は、ＯＲゲート２４の第１の反転入力部２３に接続されている。ＮＯＲゲート１８の出力端子２２は、ＯＲゲート２４の第２の非反転入力部２５に接続されている。ＮＡＮＤゲート及び／又はＮＯＲゲートがホールセンサ１におけるエラーを検出した場合（図３）には、ＯＲゲート２４の出力部３３に印加されるエラー信号Ｅｒｒがアクティブになっている。
【0042】
図４に図示された実施例は、図２の実施例に対応しているが、スピンエラーを識別するための装置を追加的に有する。評価装置１０は、この目的のためにマルチプレクサ素子２６を有し、このマルチプレクサ素子２６は、第１の接続箇所３Ａに接続された第１のマルチプレクサ入力部２７Ａと、第２の接続箇所３Ｂに接続された第２のマルチプレクサ入力部２７Ｂと、第３の接続箇所３Ｃに接続された第３のマルチプレクサ入力部２７Ｃと、第４の接続箇所３Ｄに接続された第４のマルチプレクサ入力部２７Ｄと、マルチプレクサ出力部２８とを有する。
【0043】
マルチプレクサ出力部２８は、Ｎチャネル電界効果トランジスタとして構成されたスイッチング素子２９のゲートに接続されており、このスイッチング素子２９のドレイン端子は、プルアップ抵抗３０の第１の端子と、ＯＲゲート２４の第３の反転入力部３１とに接続されている。ドレイン端子を介して、ＯＲゲート２４の第３の入力部３１に第３のエラー信号Ｅｒｒ３が印加される。プルアップ抵抗３０の第２の端子は、供給電圧ＶＢを導いている供給源７の第１の供給端子６Ａに接続されている。トランジスタ素子２９のソース端子は、アース端子に接続されている。
【0044】
マルチプレクサ素子２６はさらに、制御装置１２に接続された制御入力部３２を有し、この制御入力部３２に、制御信号を印加することができ、この制御信号に基づいて、マルチプレクサ入力部２７Ａ，２７Ｂ，２７Ｃ，２７Ｄのうちのそれぞれ１つをマルチプレクサ出力部２８に接続可能である。マルチプレクサ素子２６の制御入力部３２と、マルチプレクサ５Ａ，５Ｂ，５Ｃ，５Ｄの制御入力部１１Ａ，１１Ｂ，１１Ｃ，１１Ｄとは、個々の通電位相における励起電流をそれぞれ異なる方向にホールセンサ素子２を通して導くことが可能となるように、かつ、マルチプレクサ素子２６のマルチプレクサ出力部２８が、供給源７のいずれの供給端子６Ａ，６Ｂにも接続されていないホールセンサ素子２の接続箇所３Ｃ，３Ｄにそれぞれ接続されるように、制御装置１２に制御接続されている。
【0045】
図５から見て取れるように、供給源の供給端子６Ａ，６Ｂに接続されていないホールセンサ素子２の接続箇所３Ｃ，３Ｄが、論理値「０」に対応付けられた電位を有する場合に、第３のエラー信号Ｅｒｒ３は、論理値「１」を有する。したがって、ホールセンサ素子２の該当する接続箇所がアースに位置する場合、すなわち、スピンエラーが存在する場合には、第３のエラー信号Ｅｒｒ３がアクティブになっている。例えば、制御装置１２が制御入力部１１Ａ，１１Ｂ，１１Ｃ，１１Ｄに制御信号を出力しない場合、又は、個々の通電位相の間で制御信号が切り替えられない場合、又は、適切に切り替えられない場合に、スピンエラーが発生する可能性がある。
【0046】
図５から見て取れるように、供給源７の第１の供給端子６Ａとの短絡に起因して、供給源の供給端子６Ａ，６Ｂに接続されていないホールセンサ素子２の接続箇所３Ｃ，３Ｄに供給電圧ＶＢが印加されることによっても、ホールセンサ１に障害がもたらされる可能性がある。測定されたホール電圧がアナログ／デジタル変換器を用いてデジタル化されるホールセンサにおいては、アナログ電圧及び／又はアナログ電圧から得られるデジタル信号を、このために設定されている数値範囲と比較し、対応する信号がこの数値範囲の外側にある場合に、エラー信号を生成することによって、このエラーを確認することが可能である。
【図1】
【図2】
【図3】
【図4】
【図5】