(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-05-18
(45)【発行日】2023-05-26
(54)【発明の名称】撮像素子および電子機器
(51)【国際特許分類】
H04N 25/70 20230101AFI20230519BHJP
H04N 25/771 20230101ALI20230519BHJP
H04N 25/77 20230101ALI20230519BHJP
H04N 25/10 20230101ALI20230519BHJP
【ＦＩ】
H04N25/70
H04N25/771
H04N25/77
H04N25/10
【請求項の数】
11
(21)【出願番号】P 2018228642
(22)【出願日】2018-12-06
(65)【公開番号】P2020092335
(43)【公開日】2020-06-11
【審査請求日】2021-11-29
(73)【特許権者】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】110001357
【氏名又は名称】弁理士法人つばさ国際特許事務所
(72)【発明者】
【氏名】蓮見 良治
【審査官】三沢 岳志
(56)【参考文献】
【文献】国際公開第２０１２／１５３５３３（ＷＯ，Ａ１）
【文献】特表２０１０－５１２０５０（ＪＰ，Ａ）
【文献】特開２０１６－０５２０４１（ＪＰ，Ａ）
【文献】国際公開第２０１３／０９９６３７（ＷＯ，Ａ１）
【文献】特開２００３－００９００３（ＪＰ，Ａ）
【文献】特表２００８－５４１４５４（ＪＰ，Ａ）
【文献】特開２０１５－１３０５３３（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１８／０１９７９０４（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｎ ２５／７０
Ｈ０４Ｎ ２５／７７１
Ｈ０４Ｎ ２５／７７
Ｈ０４Ｎ ２５／１０
(57)【特許請求の範囲】
【請求項1】
第１の方向および第２の方向にｍ個（前記ｍは２以上の自然数）ずつ２次元アレイ状に配置された複数の第１の画素をそれぞれ含む、複数の第１の画素群と、前記第１の方向および前記第２の方向にそれぞれｍ個ずつ２次元アレイ状に配置された複数の第２の画素をそれぞれ含み、前記第１の方向において前記第１の画素群と交互配置された複数の第２の画素群と、
前記第１の方向および前記第２の方向にそれぞれｍ個ずつ２次元アレイ状に配置された複数の第３の画素をそれぞれ含み、前記第２の方向において前記第１の画素群と交互配置された複数の第３の画素群と、
前記第１の方向および前記第２の方向にそれぞれｍ個ずつ２次元アレイ状に配置された複数の第４の画素をそれぞれ含み、前記第１の方向において前記第３の画素群と交互配置されると共に前記第２の方向において前記第２の画素群と交互配置された複数の第４の画素群と
を有し、
前記第１の画素群から前記第４の画素群における前記第１の方向の寸法は全て等しい第１の寸法であり、
前記第１の画素群から前記第４の画素群における前記第２の方向の寸法は全て等しい第２の寸法であり、
前記第１の寸法をＸとし、前記第２の寸法をＹとするとき、
前記第１の方向において互いに隣り合う前記第１の画素群と前記第２の画素群とは、前記第１の方向に進むほど前記第２の方向と反対方向に［Ｙ／ｎ（前記ｎは２以上の自然数）］ずれた位置にあり、
前記第２の方向において互いに隣り合う前記第１の画素群と前記第３の画素群とは、前記第２の方向に進むほど前記第１の方向に［Ｘ／ｎ］ずれた位置にあり、
前記第１の方向において互いに隣り合う前記第３の画素群と前記第４の画素群とは、前記第１の方向に進むほど前記第２の方向と反対方向に［Ｙ／ｎ］ずれた位置にあり、
前記第２の方向において互いに隣り合う前記第２の画素群と前記第４の画素群とは、前記第２の方向に進むほど前記第１の方向に［Ｘ／ｎ］ずれた位置にあり、
前記複数の第１の画素および前記複数の第４の画素は、いずれも第１の色の光を検出し、
前記複数の第２の画素は、いずれも第２の色の光を検出し、
前記複数の第３の画素は、いずれも第３の色の光を検出する
撮像素子。
【請求項2】
前記第１の色の光は緑色光であり、
前記第２の色の光は赤色光であり、
前記第３の色の光は青色光である
請求項１記載の撮像素子。
【請求項3】
前記第１の寸法と前記第２の寸法とが等しい請求項１記載の撮像素子。
【請求項4】
前記ｍは２であり、前記ｎは２である請求項３記載の撮像素子。
【請求項5】
前記第１の画素群は、前記複数の第１の画素の受光面の全てを覆うように設けられた一の第１のレンズをさらに有し、前記第２の画素群は、前記複数の第２の画素の受光面の全てを覆うように設けられた一の第２のレンズをさらに有し、
前記第３の画素群は、前記複数の第３の画素の受光面の全てを覆うように設けられた一の第３のレンズをさらに有し、
前記第４の画素群は、前記複数の第４の画素の受光面の全てを覆うように設けられた一の第４のレンズをさらに有する
請求項１記載の撮像素子。
【請求項6】
前記第１の画素群から前記第４の画素群により取り囲まれた間隙領域に、白色検出画素、近赤外光検出画素、像面位相差画素、および測距画素のうちの少なくとも１つが配設されている請求項１記載の撮像素子。
【請求項7】
前記第１の画素から前記第４の画素は、それぞれ、半導体層と、
前記半導体層に埋設され、受光量に応じた電荷を光電変換により生成する光電変換部と
を含む
請求項１記載の撮像素子。
【請求項8】
前記第１の画素群から前記第４の画素群は、それぞれ、複数の前記光電変換部において生成される複数の前記電荷を保持する複数の電荷保持部をさらに有し、前記複数の電荷保持部は、前記第１の画素群から前記第４の画素群によりそれぞれ取り囲まれた複数の間隙領域にそれぞれ配設されている
請求項７記載の撮像素子。
【請求項9】
前記第１の画素群から前記第４の画素群は、それぞれ、前記第１の画素から前記第４の画素ごとに設けられた複数の増幅トランジスタをさらに有し、前記複数の増幅トランジスタは、前記第１の画素群から前記第４の画素群によりそれぞれ取り囲まれた複数の間隙領域にそれぞれ配設されている
請求項７記載の撮像素子。
【請求項10】
前記第１の画素群から前記第４の画素群は、それぞれ、前記第１の画素から前記第４の画素ごとに設けられ、複数の前記光電変換部から溢れた前記電荷を外部へ排出する複数の排出トランジスタをさらに有し、前記複数の排出トランジスタは、前記第１の画素群から前記第４の画素群によりそれぞれ取り囲まれた複数の間隙領域にそれぞれ配設されている
請求項７記載の撮像素子。
【請求項11】
撮像素子を備えた電子機器であって、前記撮像素子は、
第１の方向および第２の方向にそれぞれｍ個（前記ｍは２以上の自然数）ずつ２次元アレイ状に配置された複数の第１の画素をそれぞれ含む、複数の第１の画素群と、
前記第１の方向および前記第２の方向にそれぞれｍ個ずつ２次元アレイ状に配置された複数の第２の画素をそれぞれ含み、前記第１の方向において前記第１の画素群と交互配置された複数の第２の画素群と、
前記第１の方向および前記第２の方向にそれぞれｍ個ずつ２次元アレイ状に配置された複数の第３の画素をそれぞれ含み、前記第２の方向において前記第１の画素群と交互配置された複数の第３の画素群と、
前記第１の方向および前記第２の方向にそれぞれｍ個ずつ２次元アレイ状に配置された複数の第４の画素をそれぞれ含み、前記第１の方向において前記第３の画素群と交互配置されると共に前記第２の方向において前記第２の画素群と交互配置された複数の第４の画素群と
を有し、
前記第１の画素群から前記第４の画素群における前記第１の方向の寸法は全て等しい第１の寸法であり、
前記第１の画素群から前記第４の画素群における前記第２の方向の寸法は全て等しい第２の寸法であり、
前記第１の寸法をＸとし、前記第２の寸法をＹとするとき、
前記第１の方向において互いに隣り合う前記第１の画素群と前記第２の画素群とは、前記第１の方向に進むほど前記第２の方向と反対方向に［Ｙ／ｎ（前記ｎは２以上の自然数）］ずれた位置にあり、
前記第２の方向において互いに隣り合う前記第１の画素群と前記第３の画素群とは、前記第２の方向に進むほど前記第１の方向に［Ｘ／ｎ］ずれた位置にあり、
前記第１の方向において互いに隣り合う前記第３の画素群と前記第４の画素群とは、前記第１の方向に進むほど前記第２の方向と反対方向に［Ｙ／ｎ］ずれた位置にあり、
前記第２の方向において互いに隣り合う前記第２の画素群と前記第４の画素群とは、前記第２の方向に進むほど前記第１の方向に前記第１の方向において互いに［Ｘ／ｎ］ずれた位置にあり、
前記複数の第１の画素および前記複数の第４の画素は、いずれも第１の色の光を検出し、
前記複数の第２の画素は、いずれも第２の色の光を検出し、
前記複数の第３の画素は、いずれも第３の色の光を検出する
電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、撮像素子およびそれを備えた電子機器に関する。
【背景技術】
【0002】
本出願人は、これまでに、２行２列で正方配置された４つ画素に対して同色の１つのカラーフィルタを設けてなる複数の画素群をベイヤ配列するようにしたQuadra配列を有する撮像素子を提案している（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１８－９８３４４号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、このような撮像素子においては、より高い解像度を有することが期待されている。
【課題を解決するための手段】
【0005】
本開示の一実施形態としての撮像素子は、複数の第１の画素群と、複数の第２の画素群と、複数の第３の画素群と、複数の第４の画素群とを有する。複数の第１の画素群は、第１の方向および第２の方向にそれぞれｍ個（ｍは２以上の自然数）ずつ２次元アレイ状に配置された複数の第１の画素をそれぞれ含む。複数の第２の画素群は、第１の方向および第２の方向にそれぞれｍ個ずつ２次元アレイ状に配置された複数の第２の画素をそれぞれ含み、第１の方向において第１の画素群と交互配置されている。複数の第３の画素群は、第１の方向および第２の方向にそれぞれｍ個ずつ２次元アレイ状に配置された複数の第３の画素をそれぞれ含み、第２の方向において第１の画素群と交互配置されている。複数の第４の画素群は、第１の方向および第２の方向にそれぞれｍ個ずつ２次元アレイ状に配置された複数の第４の画素をそれぞれ含み、第１の方向において第３の画素群と交互配置されると共に第２の方向において第２の画素群と交互配置されている。ここで、第１の画素群から第４の画素群における第１の方向の寸法は全て実質的に等しい第１の寸法であり、第１の画素群から第４の画素群における第２の方向の寸法は全て実質的に等しい第２の寸法である。第１の寸法をＸとし、第２の寸法をＹとするとき、第１の方向において互いに隣り合う第１の画素群と第２の画素群とは、第２の方向において互いに［Ｙ／ｎ（ｎは２以上の自然数）］ずれた位置にあり、第２の方向において互いに隣り合う第１の画素群と第３の画素群とは、第１の方向において互いに［Ｘ／ｎ］ずれた位置にあり、第１の方向において互いに隣り合う第３の画素群と第４の画素群とは、第２の方向において互いに［Ｙ／ｎ］ずれた位置にあり、第２の方向において互いに隣り合う第２の画素群と第４の画素群とは、第１の方向において互いに［Ｘ／ｎ］ずれた位置にある。
【図面の簡単な説明】
【0006】
【図1】本開示の一実施の形態に係る撮像素子の機能の全体構成例を表すブロック図である。
【図5】本開示の第１の変形例としての画素アレイ部の平面構成例を表す平面図である。
【図6】本開示の第２の変形例としての画素アレイ部の平面構成例を表す平面図である。
【図7】本開示の第３の変形例としての画素アレイ部の平面構成例を表す平面図である。
【図8】本開示の第４の変形例としての画素アレイ部の平面構成例を表す平面図である。
【図9】本開示の一実施の形態に係る撮像素子を備えた電子機器の全体構成例を表す概略図である。
【図10】車両制御システムの概略的な構成の一例を示すブロック図である。
【図11】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【図12】本開示の第５の変形例としての画素アレイ部の一部の断面構成例を表す部分断面図である。
【図13】本開示の第６の変形例としての画素アレイ部の一部の断面構成例を表す部分断面図である。
【図14】本開示の第７の変形例としての画素アレイ部の一部の断面構成例を表す部分断面図である。
【図15】参考例としての画素アレイ部の平面構成例を表す平面図である。
【図16】本開示の第８の変形例としての画素アレイ部の回路構成を表す回路図である。
【図17】本開示の第８の変形例としての画素アレイ部の一部の断面構成例を表す部分断面図である。
【発明を実施するための形態】
【0007】
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．一実施の形態
Ｑｕａｄｒａ配列された複数の画素群の相対位置を、縦方向および横方向において所定量だけずらすように配置した撮像素子の例。
２．一実施の形態の変形例
（２．１）第１の変形例：複数の画素群の間隙領域に白色画素を設けるようにした例。
（２．２）第２の変形例：複数の画素群の間隙領域に近赤外光検出画素を設けるようにした例。
（２．３）第３の変形例：複数の画素群の間隙領域に像面位相差画素を設けるようにした例。
（２．４）第４の変形例：複数の画素群の間隙領域に測距用画素を設けるようにした例。
３．電子機器への適用例
４．移動体への適用例
５．その他の変形例
１．一実施の形態
Ｑｕａｄｒａ配列された複数の画素群の相対位置を、縦方向および横方向において所定量だけずらすように配置した撮像素子の例。
２．一実施の形態の変形例
（２．１）第１の変形例：複数の画素群の間隙領域に白色画素を設けるようにした例。
（２．２）第２の変形例：複数の画素群の間隙領域に近赤外光検出画素を設けるようにした例。
（２．３）第３の変形例：複数の画素群の間隙領域に像面位相差画素を設けるようにした例。
（２．４）第４の変形例：複数の画素群の間隙領域に測距用画素を設けるようにした例。
３．電子機器への適用例
４．移動体への適用例
５．その他の変形例
【0008】
【0009】
固体撮像素子１０１は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサなどの、いわゆるグローバルシャッタ方式の裏面照射型イメージセンサである。固体撮像素子１０１は、被写体からの光を受光して光電変換し、画像信号を生成することで画像を撮像するようになっている。
【0010】
グローバルシャッタ方式とは、基本的には全画素同時に露光を開始し、全画素同時に露光を終了するグローバル露光を行う方式である。ここで、全画素とは、画像に現れる部分の画素の全てということであり、ダミー画素等は除外される。また、時間差や画像の歪みが問題にならない程度に十分小さければ、全画素同時ではなく、複数行（例えば、数十行）単位でグローバル露光を行いながら、グローバル露光を行う領域を移動する方式もグローバルシャッタ方式に含まれる。また、画像に表れる部分の画素の全てでなく、所定領域の画素に対してグローバル露光を行う方式もグローバルシャッタ方式に含まれる。
【0011】
裏面照射型イメージセンサとは、被写体からの光を受光して電気信号に変換するフォトダイオード等の光電変換部が、被写体からの光が入射する受光面と、各画素を駆動させるトランジスタ等の配線が設けられた配線層との間に設けられている構成のイメージセンサをいう。
【0012】
固体撮像素子１０１は、例えば、画素アレイ部１１１、垂直駆動部１１２、カラム信号処理部１１３、データ格納部１１９、水平駆動部１１４、システム制御部１１５、および信号処理部１１８を備えている。
【0013】
固体撮像素子１０１では、半導体基板１１（後出）上に画素アレイ部１１１が形成される。垂直駆動部１１２、カラム信号処理部１１３、データ格納部１１９、水平駆動部１１４、システム制御部１１５、および信号処理部１１８などの周辺回路は、例えば、画素アレイ部１１１と同じ半導体基板１１上に形成される。
【0014】
画素アレイ部１１１は、被写体から入射した光の量に応じた電荷を生成して蓄積する光電変換部５１（後出）を含むセンサ画素１１０を複数有する。センサ画素１１０は、図１に示したように、横方向（行方向）および縦方向（列方向）のそれぞれに配列される。画素アレイ部１１１では、行方向に一列に配列されたセンサ画素１１０からなる画素行ごとに、画素駆動線１１６が行方向に沿って配線され、列方向に一列に配列されたセンサ画素１１０からなる画素列ごとに、垂直信号線（ＶＳＬ）１１７が列方向に沿って配線されている。
【0015】
垂直駆動部１１２は、シフトレジスタやアドレスデコーダなどからなる。垂直駆動部１１２は、複数の画素駆動線１１６を介して複数のセンサ画素１１０に対し信号等をそれぞれ供給することにより、画素アレイ部１１１における複数のセンサ画素１１０の全てを同時に駆動させ、または画素行単位で駆動させる。
【0016】
垂直駆動部１１２は、後出の排出トランジスタ（ＯＦＧ）５８に駆動信号Ｓ５８を入力しオンにすることで、各センサ画素１１０における後出の光電変換部（ＰＤ）５１と電源ＶＤＤ２との間を導通させる。この結果、ＰＤ５１から不要な電荷が掃き出される。これをリセットという。そののち、垂直駆動部１１２は、ＯＦＧ５８に駆動信号Ｓ５８を入力しオフすることで、各センサ画素１１０における露光を開始することができる。露光開始後、垂直駆動部１１２は、第１の転送トランジスタ（ＴＧ）５２Ａに駆動信号Ｓ５８を入力し、ＴＧ５２Ａをオンからオフに切り替えることにより、ＰＤ５１において生成および蓄積された電荷を後出の電荷保持部（ＭＥＭ）５９に転送することができる。ＰＤ５１からＭＥＭ５９への電荷の転送が完了した時点で露光が終了する。
【0017】
ここで、ＯＦＧ５８のオフ動作およびＴＧ５２Ａのオフ動作は、画素アレイ部１１１における全てのセンサ画素１１０に対して同時に行われる。これにより、画素アレイ部１１１における全てのセンサ画素１１０における露光の開始および露光の終了が同時に行われるようになっている。
【0018】
垂直駆動部１１２によって選択走査された画素行の各単位画素から出力される信号は、ＶＳＬ１１７の各々を通してカラム信号処理部１１３に供給されるようになっている。カラム信号処理部１１３は、画素アレイ部１１１の画素列ごとに、選択行の各単位画素からＶＳＬ１１７を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持するようになっている。
【0019】
具体的には、カラム信号処理部１１３は、例えばシフトレジスタやアドレスデコーダなどからなり、ノイズ除去処理、相関二重サンプリング処理、アナログ画素信号のＡ／Ｄ（Analog/Digital）変換処理等を行い、ディジタル画素信号を生成する。カラム信号処理部１１３は、生成した画素信号を信号処理部１１８に供給する。
【0020】
水平駆動部１１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム信号処理部１１３の画素列に対応する単位回路を順番に選択するようになっている。この水平駆動部１１４による選択走査により、カラム信号処理部１１３において単位回路ごとに信号処理された画素信号が順番に信号処理部１１８に出力されるようになっている。
【0021】
システム制御部１１５は、各種のタイミング信号を生成するタイミングジェネレータ等からなる。システム制御部１１５は、タイミングジェネレータで生成されたタイミング信号に基づいて、垂直駆動部１１２、カラム信号処理部１１３、および水平駆動部１１４の駆動制御を行なうものである。
【0022】
信号処理部１１８は、必要に応じてデータ格納部１１９にデータを一時的に格納しながら、カラム信号処理部１１３から供給された画素信号に対して演算処理等の信号処理を行ない、各画素信号からなる画像信号を出力するものである。
【0023】
データ格納部１１９は、信号処理部１１８での信号処理にあたり、その信号処理に必要なデータを一時的に格納するようになっている。
【0024】
［センサ画素１１０の構成］
（回路構成例）
次に、図２を参照して、図１の画素アレイ部１１１に設けられたセンサ画素１１０の回路構成例について説明する。図２は、画素アレイ部１１１を構成する複数のセンサ画素１１０のうちの１つのセンサ画素１１０の回路構成例を示している。
（回路構成例）
次に、図２を参照して、図１の画素アレイ部１１１に設けられたセンサ画素１１０の回路構成例について説明する。図２は、画素アレイ部１１１を構成する複数のセンサ画素１１０のうちの１つのセンサ画素１１０の回路構成例を示している。
【0025】
図２に示した例では、画素アレイ部１１１におけるセンサ画素１１０は、メモリ保持型のグローバルシャッタを実現している。センサ画素１１０は、電源ＶＤＤ１，ＶＤＤ２、光電変換部（ＰＤ）５１、第１の転送トランジスタ（ＴＧ）５２Ａ、第２の転送トランジスタ（ＴＧ）５２Ｂ、電荷電圧変換部（ＦＤ）５３、リセットトランジスタ（ＲＳＴ）５４、増幅トランジスタ（ＡＭＰ）５５、選択トランジスタ（ＳＥＬ）５６、排出トランジスタ（ＯＦＧ）５８、および電荷保持部（ＭＥＭ）５９を含んでいる。
【0026】
この例では、ＴＧ５２Ａ，５２Ｂ、ＲＳＴ５４、ＡＭＰ５５、ＳＥＬ５６およびＯＦＧ５８は、いずれもＮ型のＭＯＳトランジスタである。これらＴＧ５２Ａ，５２Ｂ、ＲＳＴ５４、ＳＥＬ５６およびＯＦＧ５８における各ゲート電極には、駆動信号Ｓ５２Ａ，Ｓ５２Ｂ，Ｓ５４，Ｓ５６，Ｓ５８がそれぞれシステム制御部１１５の駆動制御に基づき垂直駆動部１１２および水平駆動部１１４により供給される。また、ＡＭＰ５５におけるゲート電極には、駆動信号Ｓ５５がセンサ画素１１０内のＦＤ５３から供給される。駆動信号Ｓ５２Ａ，Ｓ５２Ｂ，Ｓ５４，Ｓ５５，Ｓ５６，Ｓ５８は、高レベルの状態がアクティブ状態（オンの状態）となり、低レベルの状態が非アクティブ状態（オフの状態）となるパルス信号である。なお、以下、駆動信号をアクティブ状態にすることを、駆動信号をオンするとも称し、駆動信号を非アクティブ状態にすることを、駆動信号をオフするとも称する。
【0027】
ＰＤ５１は、例えばＰＮ接合のフォトダイオードからなる光電変換素子であり、被写体からの光を受光して、その受光量に応じた電荷を光電変換により生成し、蓄積するように構成されている。
【0028】
ＭＥＭ５９は、ＰＤ５１とＦＤ５３との間に設けられており、グローバルシャッタ機能を実現するため、ＰＤ５１において生成されて蓄積された電荷をＦＤ５３に転送するまでの間、一時的にその電荷を保持する領域である。
【0029】
ＴＧ５２ＡはＰＤ５１とＭＥＭ５９との間に配置されており、ＴＧ５２ＢはＭＥＭ５９とＦＤ５３との間に配置されている。ＴＧ５２Ａは、ＴＧ５２Ａのゲート電極に印加される駆動信号Ｓ５２Ａに応じて、ＰＤ５１に蓄積されている電荷をＭＥＭ５９へ転送するように構成されている。ＴＧ５２Ｂは、ＴＧ５２Ｂのゲート電極に印加される駆動信号Ｓ５２Ｂに応じて、ＭＥＭ５９に一時的に保持された電荷をＦＤ５３に転送するように構成されている。これらのＴＧ５２Ａ，５２Ｂは、本開示の「転送部」に対応する一具体例である。センサ画素１１０では、例えば、駆動信号Ｓ５２Ａがオフし、ＴＧ５２Ａがオフし、駆動信号Ｓ５２Ｂがオンし、ＴＧ５２Ｂがオンすると、ＭＥＭ５９に保持されている電荷がＴＧ５２Ｂを介して、ＦＤ５３へ転送されるようになっている。
【0030】
ＲＳＴ５４は、電源ＶＤＤ１に接続されたドレインと、ＦＤ５３に接続されたソースとを有している。ＲＳＴ５４は、そのゲート電極に印加される駆動信号Ｓ５４に応じて、ＦＤ５３を初期化、すなわちリセットする。例えば、駆動信号Ｓ５４がオンし、ＲＳＴ５４がオンすると、ＦＤ５３の電位が電源ＶＤＤ１の電圧レベルにリセットされる。すなわち、ＦＤ５３の初期化が行われる。
【0031】
ＦＤ５３は、ＴＧ５２Ａ、ＭＥＭ５９およびＴＧ５２Ｂを介してＰＤ５１から転送されてきた電荷を電気信号（例えば、電圧信号）に変換して出力する浮遊拡散領域である。ＦＤ５３には、ＲＳＴ５４が接続されるとともに、ＡＭＰ５５およびＳＥＬ５６を介してＶＳＬ１１７が接続されている。
【0032】
ＡＭＰ５５は、ＦＤ５３の電位に応じた電気信号を出力する。ＡＭＰ５５は、例えばカラム信号処理部１１３に設けられた定電流源とソースフォロワ回路を構成している。ＳＥＬ５６は、当該センサ画素１１０が選択されたときにオンされ、ＦＤ５３からＡＭＰ５５を経由した電気信号を、ＶＳＬ１１７を通してカラム信号処理部１１３へ出力するようになっている。
【0033】
センサ画素１１０は、ＰＤ５１の電荷の転送先として、ＦＤ５３のほかに電源ＶＤＤ２をさらに備えている。排出トランジスタ（ＯＦＧ）５８は、ＰＤ５１とＶＤＤ２との間に配置されている。
【0034】
ＯＦＧ５８は、電源ＶＤＤ２に接続されたドレインと、ＴＧ５２ＡとＰＤ５１とを結ぶ配線に接続されたソースとを有している。ＯＦＧ５８は、そのゲート電極に印加される駆動信号Ｓ５８に応じて、ＰＤ５１を初期化、すなわちリセットする。ＰＤ５１をリセットする、とは、ＰＤ５１を空乏化するという意味である。
【0035】
また、ＯＦＧ５８は、ＴＧ５２Ａと電源ＶＤＤ２との間にオーバーフローパスを形成し、ＰＤ５１から溢れた電荷を電源ＶＤＤ２に排出するようになっている。このように、本実施の形態のセンサ画素１１０では、ＯＦＧ５８がＰＤ５１を直接リセットすることができる。
【0036】
【0037】
図３に示したように、固体撮像素子１０１の画素アレイ部１１１は、例えば４種類の画素群、すなわち第１～第４の画素群Ｇ１～Ｇ４をそれぞれ複数有している。複数の第１の画素群Ｇ１は、Ｘ軸方向およびＹ軸方向にｍ個（ｍは２以上の自然数）ずつ２次元アレイ状に配置された複数の第１の画素１をそれぞれ含んでいる。第１の画素１は、図１および図２で説明したセンサ画素１１０に対応する。なお、図３などではｍ＝２の場合を例示しており、本実施の形態ではｍ＝２の場合について説明する。したがって、複数の第１の画素群Ｇ１は、それぞれ、２行×２列で正方配列された４つの第１の画素１Ａ～１Ｄを含んでいる。同様に、複数の第２の画素群Ｇ２は、Ｘ軸方向およびＹ軸方向にｍ個ずつ２次元アレイ状に配置された複数の第２の画素２をそれぞれ含んでおり、例えば図３に示したように２行×２列で正方配列された４つの第２の画素２Ａ～２Ｄを含んでいる。第２の画素２は、図１および図２で説明したセンサ画素１１０に対応する。同様に、複数の第３の画素群Ｇ３は、Ｘ軸方向およびＹ軸方向にｍ個ずつ２次元アレイ状に配置された複数の第３の画素３をそれぞれ含んでおり、例えば図３に示したように２行×２列で正方配列された４つの第３の画素３Ａ～３Ｄを含んでいる。第３の画素３は、図１および図２で説明したセンサ画素１１０に対応する。同様に、複数の第４の画素群Ｇ４は、Ｘ軸方向およびＹ軸方向にｍ個ずつ２次元アレイ状に配置された複数の第４の画素４をそれぞれ含んでおり、例えば図３に示したように２行×２列で正方配列された４つの第４の画素４Ａ～４Ｄを含んでいる。第４の画素４は、図１および図２で説明したセンサ画素１１０に対応する。
【0038】
画素アレイ部１１１では、第１の画素群Ｇ１から第４の画素群Ｇ４におけるＸ軸方向の寸法は全て実質的に等しい第１の寸法Ｘであり、第１の画素群Ｇ１から第４の画素群Ｇ４におけるＹ軸方向の寸法は全て実質的に等しい第２の寸法Ｙである。ここで、特に第１の寸法Ｘと第２の寸法Ｙとが互いに実質的に等しい、すなわちＸ＝Ｙであることが望ましい。なお、Ｘ軸方向は、本開示の「第１方向」に対応する一具体例であり、Ｙ軸方向は、本開示の「第２方向」に対応する一具体例である。
【0039】
画素アレイ部１１１では、それらの第１～第４の画素群Ｇ１～Ｇ４がＱｕａｄｒａ配列されている。すなわち、Ｘ軸方向において、第１の画素群Ｇ１と第２の画素群Ｇ２とが交互配置されると共に第３の画素群Ｇ３と第４の画素群Ｇ４とが交互配置されている。但し、Ｘ軸方向において互いに隣り合う第１の画素群Ｇ１と第２の画素群Ｇ２とは、Ｙ軸方向において互いに［Ｙ／ｎ（ｎは２以上の自然数）］だけずれた位置にある。同様に、Ｘ軸方向において互いに隣り合う第３の画素群Ｇ３と第４の画素群Ｇ４とは、Ｙ軸方向において互いに［Ｙ／ｎ］だけずれた位置にある。なお、図３ではｎ＝２の場合を例示している。したがって、図３の例では、隣接する第１の画素群Ｇ１と第２の画素群Ｇ２とは、＋Ｘ方向に進むに従い、－Ｙ方向に［Ｙ／２］だけ変位するように交互配列されている。また、隣接する第３の画素群Ｇ３と第４の画素群Ｇ４とは、＋Ｘ方向に進むに従い、－Ｙ方向に［Ｙ／２］だけ変位するように交互配列されている。
【0040】
画素アレイ部１１１では、図３に示したように、Ｙ軸方向において、第１の画素群Ｇ１と第３の画素群Ｇ３とが交互配置されると共に第２の画素群Ｇ２と第４の画素群Ｇ４とが交互配置されている。但し、Ｙ軸方向において互いに隣り合う第１の画素群Ｇ１と第３の画素群Ｇ３とは、Ｘ軸方向において互いに［Ｘ／ｎ（ｎは２以上の自然数）］だけずれた位置にある。同様に、Ｙ軸方向において互いに隣り合う第２の画素群Ｇ２と第４の画素群Ｇ４とは、Ｘ軸方向において互いに［Ｘ／ｎ］だけずれた位置にある。なお、図３ではｎ＝２の場合を例示している。したがって、図３の例では、隣接する第１の画素群Ｇ１と第３の画素群Ｇ３とは、＋Ｙ方向に進むに従い、＋Ｘ方向に［Ｘ／２］だけ変位するように交互配列されている。また、第２の画素群Ｇ２と第４の画素群Ｇ４とは、＋Ｙ方向に進むに従い、＋Ｘ方向に［Ｘ／２］だけ変位するように交互配列されている。
【0041】
ここで、本実施の形態における画素アレイ部１１１を、例えば図１５に示した参考例としての画素アレイ部１１１Ｚと比較する。図１５に示した参考例としての画素アレイ部１１１Ｚでは、Ｘ軸方向およびＹ軸方向に沿って真っ直ぐずれることなく第１～第４の画素群Ｇ１～Ｇ４が配列されている。図１５に示した参考例としての画素アレイ部１１１Ｚと比較すると、画素アレイ部１１１では、例えばある画素群（例えば第１の画素群Ｇ１）に着目した場合、その画素群を中心として時計回りの方向に他の画素群（２つの第２の画素群Ｇ２および２つの第３の画素群Ｇ３）がＸ／ｎまたはＹ／ｎだけ移動した状態となっている。このため、画素アレイ部１１１では、第１の画素群Ｇ１から第４の画素群Ｇ４により取り囲まれた間隙領域ＧＲが、４つの画素群につき１つの割合で存在している。
【0042】
また、画素アレイ部１１１では、第１の画素１および第４の画素４は、いずれも第１の色としての緑色光（Ｇ）を検出し、第２の画素２は、第２の色としての赤色光（Ｒ）を検出し、第３の画素３は、第３の色としての青色光（Ｂ）を検出するようになっている。したがって、第１～第４の画素群Ｇ１～Ｇ４の色の配列はベイヤ配列となっている。
【0043】
（画素アレイ部１１１の断面構成例）
次に、図４を参照して、図１の画素アレイ部１１１の断面構成例について説明する。図４は、Ｘ軸方向において互いに隣接する第１の画素群Ｇ１および第２の画素群Ｇ２を通る断面の構成例を表す断面図である。図４に示した断面は、図３に示したＩＶ－ＩＶ切断線に沿った矢視方向の断面に相当する。なお、第１～第４の画素群Ｇ１～Ｇ４は、カラーフィルタＣＦの色が異なることを除き、他は実質的に同じ構成を有する。
次に、図４を参照して、図１の画素アレイ部１１１の断面構成例について説明する。図４は、Ｘ軸方向において互いに隣接する第１の画素群Ｇ１および第２の画素群Ｇ２を通る断面の構成例を表す断面図である。図４に示した断面は、図３に示したＩＶ－ＩＶ切断線に沿った矢視方向の断面に相当する。なお、第１～第４の画素群Ｇ１～Ｇ４は、カラーフィルタＣＦの色が異なることを除き、他は実質的に同じ構成を有する。
【0044】
図４に示したように、センサ画素１１０、すなわち第１の画素群Ｇ１を形成する第１の画素１および第２の画素群Ｇ２を形成する第２の画素２は、いずれも、半導体基板１１と、配線層１２と、カラーフィルタＣＦ（ＣＦ１，ＣＦ２）と、外光が入射されるオンチップレンズＬＮＳ（ＬＮＳ１，ＬＮＳ２）とを有している。
【0045】
半導体基板１１は、例えば単結晶シリコン基板からなる。半導体基板１１は、オンチップレンズＬＮＳとカラーフィルタＣＦとを透過した被写体からの光を受光する受光面である裏面１１Ｂと、その裏面１１Ｂと反対側の表面１１Ａとを有している。
【0046】
半導体基板１１には、ＰＤ５１が設けられている。ＰＤ５１は、例えば裏面１１Ｂに近い位置から順に、Ｎ－型半導体領域５１ＡとＮ型半導体領域５１Ｂとを有している。裏面１１Ｂに入射した光は、Ｎ－型半導体領域５１Ａにおいて光電変換されて電荷が生成されたのち、その電荷がＮ型半導体領域５１Ｂに蓄積されるようになっている。なお、Ｎ－型半導体領域５１ＡとＮ型半導体領域５１Ｂとの境界は必ずしも明確ではなく、例えばＮ－型半導体領域５１ＡからＮ型半導体領域５１Ｂへ向かうにつれて徐々にＮ型の不純物濃度が高くなっていればよい。
【0047】
半導体基板１１には、さらに、素子分離部１３が設けられている。素子分離部１３は、互いに隣り合うセンサ画素１１０同士の境界位置において半導体基板１１を貫くようにＺ軸方向に延在すると共に各ＰＤ５１を取り囲む壁状の部材である。素子分離部１３により、互いに隣り合うセンサ画素１１０同士は電気的に分離されている。素子分離部１３は、例えば酸化珪素などの絶縁材料によって構成されている。半導体基板１１には、さらに、素子分離部１３とＰＤ５１との間に、素子分離部１３の側面に沿って設けられたＰ型半導体領域１４を有していてもよい。
【0048】
固定電荷膜１５は、裏面１１Ｂを覆うように設けられており、半導体基板１１の受光面である裏面１１Ｂの界面準位に起因する暗電流の発生を抑制するため、負の固定電荷を有している。固定電荷膜１５が誘起する電界により、半導体基板１１の裏面１１Ｂ近傍にホール蓄積層が形成される。このホール蓄積層によって裏面１１Ｂからの電子の発生が抑制される。
【0049】
カラーフィルタＣＦは、固定電荷膜１５の上に設けられている。カラーフィルタＣＦと固定電荷膜１５との間に、反射防止膜や平坦化膜などの他の膜を介在させるようにしてもよい。なお、第１の画素群Ｇ１では、例えば４つの第１の画素１（１Ａ～１Ｄ）に対して１つのカラーフィルタＣＦ１が設けられている。同様に、第２の画素群Ｇ２では４つの第２の画素２（２Ａ～２Ｄ）に対して１つのカラーフィルタＣＦ２が設けられ、第３の画素群Ｇ３では４つの第３の画素３（３Ａ～３Ｄ）に対して１つのカラーフィルタＣＦ３が設けられ、第４の画素群Ｇ４では４つの第４の画素４（４Ａ～４Ｄ）に対して１つのカラーフィルタＣＦ４が設けられている。本実施の形態では、カラーフィルタＣＦ１およびカラーフィルタＣＦ４は緑色であり、カラーフィルタＣＦ２は赤色であり、カラーフィルタＣＦ３は青色である。
【0050】
オンチップレンズＬＮＳは、カラーフィルタＣＦから見て固定電荷膜１５と反対側に位置し、カラーフィルタＣＦと接するように設けられている。第１の画素群Ｇ１では、４つの第１の画素１（１Ａ～１Ｄ）に対してその受光面の全てを覆うように１つのオンチップレンズＬＮＳ１が設けられている。同様に、第２の画素群Ｇ２では４つの第２の画素２（２Ａ～２Ｄ）に対してその受光面の全てを覆うように１つのオンチップレンズＬＮＳ２が設けられ、第３の画素群Ｇ３では４つの第３の画素３（３Ａ～３Ｄ）に対してその受光面の全てを覆うように１つのオンチップレンズＬＮＳ３が設けられ、第４の画素群Ｇ４では４つの第４の画素４（４Ａ～４Ｄ）に対してその受光面の全てを覆うように１つのオンチップレンズＬＮＳ４が設けられている。
【0051】
配線層１２は、半導体基板１１の表面１１Ａを覆うように設けられており、図２に示したセンサ画素１１０の画素回路を構成するＴＧ５２Ａ、ＴＧ５２Ｂ、およびＭＥＭ５９などを含んでいる。
【0052】
［固体撮像素子１０１の作用効果］
このように、本実施の形態の固体撮像素子１０１では、Ｘ軸方向に交互配置される２種類の画素群（例えば第１の画素群Ｇ１および第２の画素群Ｇ２）の相対位置をＹ軸方向に所定量（Ｙ／ｎ）ずつずらすようにした。さらに、Ｙ軸方向に交互配置される２種類の画素群（例えば第１の画素群Ｇ１および第３の画素群Ｇ３）の相対位置をＸ軸方向に所定量（Ｘ／ｎ）ずつずらすようにした。そのため、画素アレイ部１１１における画素群のＸ軸方向の配置ピッチおよびＹ軸方向の配置ピッチを短くすることができる。
このように、本実施の形態の固体撮像素子１０１では、Ｘ軸方向に交互配置される２種類の画素群（例えば第１の画素群Ｇ１および第２の画素群Ｇ２）の相対位置をＹ軸方向に所定量（Ｙ／ｎ）ずつずらすようにした。さらに、Ｙ軸方向に交互配置される２種類の画素群（例えば第１の画素群Ｇ１および第３の画素群Ｇ３）の相対位置をＸ軸方向に所定量（Ｘ／ｎ）ずつずらすようにした。そのため、画素アレイ部１１１における画素群のＸ軸方向の配置ピッチおよびＹ軸方向の配置ピッチを短くすることができる。
【0053】
ここで、本実施の形態の画素アレイ部１１１を、例えば図１５に示した参考例としての画素アレイ部１１１Ｚと比較する。画素アレイ部１１１Ｚでは、Ｘ軸方向に沿って、第１の画素群Ｇ１と第２の画素群Ｇ２とが交互配置されると共に、第３の画素群Ｇ３と第４の画素群Ｇ４とが交互配置されている。また、画素アレイ部１１１Ｚでは、Ｙ軸方向に沿って、第１の画素群Ｇ１と第３の画素群Ｇ３とが交互配置されると共に、第２の画素群Ｇ２と第４の画素群Ｇ４とが交互配置されている。このとき、画素アレイ部１１１Ｚでは、例えばＸ軸方向において最近接の位置にある２つの第１の画素群Ｇ１同士の間隔ＰｘはＰｘ＝Ｘ＊２で表される。すなわち、画素アレイ部１１１Ｚでは、第１の画素群Ｇ１を構成する４つの第１の画素１を加算して画像を出力する場合、Ｘ軸方向における第１の画素群Ｇ１の出力ピッチＰｘはＰｘ＝Ｘ＊２で表される。また、画素アレイ部１１１Ｚでは、Ｙ軸方向において最近接の位置にある２つの第１の画素群Ｇ１同士の間隔ＰｙはＰｙ＝Ｙ＊２で表される。すなわち、画素アレイ部１１１Ｚでは、第１の画素群Ｇ１を構成する４つの第１の画素１を加算して画像を出力する場合、Ｙ軸方向における第１の画素群Ｇ１の出力ピッチＰｙはＰｙ＝Ｙ＊２で表される。なお、図１５に示した画素アレイ部１１１Ｚでは、例えばオンチップレンズＬＮＳとＰＤ５１とのＸＹ面内における位置ずれや、オンチップレンズＬＮＳに対する斜入射光に起因する混色などにより、同じ画素群内における画素間の出力差が生じる。そのため、画質を維持しつつ、高解像度化を図ることは困難な場合がある。
【0054】
これに対し、本実施の形態の画素アレイ部１１１では、図３に示したように、例えばＸ軸方向において最近接の位置にある２つの第１の画素群Ｇ１同士の間隔ＰｘはＰｘ＝Ｘ＊１で表される。すなわち、画素アレイ部１１１では、第１の画素群Ｇ１を構成する４つの第１の画素１を加算して画像を出力する場合、Ｘ軸方向における第１の画素群Ｇ１の出力ピッチＰｘはＰｘ＝Ｘ＊１であり、１つ分の第１の画素群Ｇ１のＸ軸方向の寸法Ｘと同じである。また、画素アレイ部１１１では、Ｙ軸方向において最近接の位置にある２つの第１の画素群Ｇ１同士の間隔ＰｙはＰｙ＝Ｙ＊１で表される。すなわち、第１の画素群Ｇ１を構成する４つの第１の画素１を加算して画像を出力する場合、Ｙ軸方向における第１の画素群Ｇ１の出力ピッチＰｙはＰｙ＝Ｙ＊１であり、１つ分の第１の画素群Ｇ１のＹ軸方向の寸法Ｙと同じである。したがって、本実施の形態の画素アレイ部１１１では、参考例としての画素アレイ部１１１Ｚと比較すると、Ｘ軸方向およびＹ軸方向における解像度をそれぞれ２倍に向上させることができる。
【0055】
＜２．一実施の形態の変形例＞
（２．１）
図５は、本開示の一実施の形態の第１の変形例としての画素アレイ部１１１Ａの全体構成例を模式的に表した平面図である。この画素アレイ部１１１Ａでは、間隙領域ＧＲに、白色画素５を設けるようにしたものである。このような構成を有する画素アレイ部１１１Ａを備えた固体撮像素子によれば、高解像度化を図りつつ、高感度化を実現することができる。
（２．１）
図５は、本開示の一実施の形態の第１の変形例としての画素アレイ部１１１Ａの全体構成例を模式的に表した平面図である。この画素アレイ部１１１Ａでは、間隙領域ＧＲに、白色画素５を設けるようにしたものである。このような構成を有する画素アレイ部１１１Ａを備えた固体撮像素子によれば、高解像度化を図りつつ、高感度化を実現することができる。
【0056】
（２．２）
図６は、本開示の一実施の形態の第２の変形例としての画素アレイ部１１１Ｂの全体構成例を模式的に表した平面図である。この画素アレイ部１１１Ｂでは、間隙領域ＧＲに、近赤外光検出画素６を設けるようにしたものである。このような構成を有する画素アレイ部１１１Ｂを備えた固体撮像素子によれば、高解像度化を図りつつ、近赤外光の検出をも行うことができる。
図６は、本開示の一実施の形態の第２の変形例としての画素アレイ部１１１Ｂの全体構成例を模式的に表した平面図である。この画素アレイ部１１１Ｂでは、間隙領域ＧＲに、近赤外光検出画素６を設けるようにしたものである。このような構成を有する画素アレイ部１１１Ｂを備えた固体撮像素子によれば、高解像度化を図りつつ、近赤外光の検出をも行うことができる。
【0057】
（２．３）
図７は、本開示の一実施の形態の第３の変形例としての画素アレイ部１１１Ｃの全体構成例を模式的に表した平面図である。この画素アレイ部１１１Ｃでは、間隙領域ＧＲに、像面位相差検出画素７を設けるようにしたものである。このような構成を有する画素アレイ部１１１Ｃを備えた固体撮像素子によれば、高解像度化を図りつつ、被写体の焦点検出をも行うことができる。
図７は、本開示の一実施の形態の第３の変形例としての画素アレイ部１１１Ｃの全体構成例を模式的に表した平面図である。この画素アレイ部１１１Ｃでは、間隙領域ＧＲに、像面位相差検出画素７を設けるようにしたものである。このような構成を有する画素アレイ部１１１Ｃを備えた固体撮像素子によれば、高解像度化を図りつつ、被写体の焦点検出をも行うことができる。
【0058】
（２．４）
図８は、本開示の一実施の形態の第４の変形例としての画素アレイ部１１１Ｄの全体構成例を模式的に表した平面図である。この画素アレイ部１１１Ｄでは、間隙領域ＧＲに、測距用画素８を設けるようにしたものである。このような構成を有する画素アレイ部１１１Ｄを備えた固体撮像素子によれば、高解像度化を図りつつ、被写体までの距離の検出をも行うことができる。
図８は、本開示の一実施の形態の第４の変形例としての画素アレイ部１１１Ｄの全体構成例を模式的に表した平面図である。この画素アレイ部１１１Ｄでは、間隙領域ＧＲに、測距用画素８を設けるようにしたものである。このような構成を有する画素アレイ部１１１Ｄを備えた固体撮像素子によれば、高解像度化を図りつつ、被写体までの距離の検出をも行うことができる。
【0059】
＜３．電子機器への適用例＞
図９は、本技術を適用した電子機器としてのカメラ２０００の構成例を示すブロック図である。
図９は、本技術を適用した電子機器としてのカメラ２０００の構成例を示すブロック図である。
【0060】
カメラ２０００は、レンズ群などからなる光学部２００１、上述の固体撮像素子１０１など（以下、固体撮像素子１０１等という。）が適用される撮像装置（撮像デバイス）２００２、およびカメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路２００３を備える。また、カメラ２０００は、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７、および電源部２００８も備える。ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７および電源部２００８は、バスライン２００９を介して相互に接続されている。
【0061】
光学部２００１は、被写体からの入射光（像光）を取り込んで撮像装置２００２の撮像面上に結像する。撮像装置２００２は、光学部２００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
【0062】
表示部２００５は、例えば、液晶パネルや有機ＥＬパネル等のパネル型表示装置からなり、撮像装置２００２で撮像された動画または静止画を表示する。記録部２００６は、撮像装置２００２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
【0063】
操作部２００７は、ユーザによる操作の下に、カメラ２０００が持つ様々な機能について操作指令を発する。電源部２００８は、ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６および操作部２００７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【0064】
上述したように、撮像装置２００２として、上述した固体撮像素子１０１等を用いることで、良好な画像の取得が期待できる。
【0065】
＜４．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【0066】
図１０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【0067】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
【0068】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【0069】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【0070】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【0071】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【0072】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【0073】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
【0074】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0075】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【0076】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【0077】
図１１は、撮像部１２０３１の設置位置の例を示す図である。
【0078】
図１１では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
【0079】
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【0080】
なお、図１１には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【0081】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【0082】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0083】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【0084】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【0085】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１などに示した固体撮像装置１等を撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、車両制御システムの優れた動作が期待できる。
【0086】
＜５．その他の変形例＞
以上、いくつかの実施の形態および変形例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々の変形が可能である。例えば上記実施の形態では、１つの画素群が２行×２列で正方配列された４つの画素を含む場合、すなわちｍ＝２の場合を例示して説明したが、本開示ではｍは３以上であってもよい。また、上記実施の形態等では、各画素群における第１の方向の第１の寸法と第２の方向の第２の寸法とが実質的に等しい場合を例示したが、本開示では第１の寸法と第２の寸法とが互いに異なっていてもよい。
以上、いくつかの実施の形態および変形例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々の変形が可能である。例えば上記実施の形態では、１つの画素群が２行×２列で正方配列された４つの画素を含む場合、すなわちｍ＝２の場合を例示して説明したが、本開示ではｍは３以上であってもよい。また、上記実施の形態等では、各画素群における第１の方向の第１の寸法と第２の方向の第２の寸法とが実質的に等しい場合を例示したが、本開示では第１の寸法と第２の寸法とが互いに異なっていてもよい。
【0087】
また、上記実施の形態等では、撮像素子がカラー画像を出力する場合について説明したが、本開示の撮像素子は、モノクロ画像を出力するものであってもよい。
【0088】
【0089】
また、上記実施の形態等では、画素アレイ部においてある画素群に着目したとき、その画素群を中心として時計回りの方向に他の画素群がＸ／ｎまたはＹ／ｎだけ移動した状態となっている。しかしながら、本開示はこれに限定されず、例えば画素アレイ部においてある画素群に着目したとき、その画素群を中心として反時計回りの方向に他の画素群がＸ／ｎまたはＹ／ｎだけ移動した状態となっていてもよい。
【0090】
また、本開示の撮像素子では、例えば図１２に示した第５の変形例としての画素アレイ部１１１Ｅのように、画素回路のうちのＭＥＭ５９を間隙領域ＧＲに配置するようにしてもよい。こうすることにより、厚さ方向においてＰＤ５１と重なる領域にＭＥＭ５９を設ける場合と比べてＭＥＭ５９のＸＹ面内における面積を拡大することができ、ＭＥＭ５９の容量を増大させることができる。なお、ＭＥＭ５９を配置した間隙領域ＧＲには、カラーフィルタＣＦの代わりに遮光層ＳＳを設けるようにするとよい。
【0091】
また、本開示の撮像素子では、例えば図１３に示した第６の変形例としての画素アレイ部１１１Ｆのように、画素回路のうちのＡＭＰ５５を間隙領域ＧＲに配置するようにしてもよい。こうすることにより、厚さ方向においてＰＤ５１と重なる領域にＡＭＰ５５を設ける場合と比べてＡＭＰ５５のＸＹ面内における面積を拡大することができ、ランダムノイズの低減を図ることができる。
【0092】
また、本開示の撮像素子では、例えば図１４に示した第７の変形例としての画素アレイ部１１１Ｇのように、画素回路のうちのＯＦＧ５８を間隙領域ＧＲに配置するようにしてもよい。こうすることにより、異色間のブルーミングを抑制することができる。なお、図１３に示した第６の変形例の構造と、図１４に示した第７の変形例の構造とを組み合わせるようにしてもよい。
【0093】
また、上記実施の形態では、グローバルシャッタ方式の固体撮像素子を例示して説明したが、本開示の撮像素子はこれに限定されるものではない。本開示の撮像素子は、例えば図１６および図１７に示した第８の変形例としての画素回路１１０Ａおよび画素アレイ部１１１Ｈのように、第１の転送トランジスタ（ＴＧ）５２Ａおよび第２の転送トランジスタ（ＴＧ）５２Ｂの代わりに１つの転送トランジスタ５２を有し、電荷保持部（ＭＥＭ）５９を有しない構成であってもよい。
【0094】
以上説明したように、本開示の一実施形態としての撮像素子および電子機器によれば、高解像度化に適する。なお、本開示の効果はこれに限定されるものではなく、以下の記載のいずれの効果であってもよい。また、本技術は以下のような構成を取り得るものである。
（１）
第１の方向および第２の方向にｍ個（前記ｍは２以上の自然数）ずつ２次元アレイ状に配置された複数の第１の画素をそれぞれ含む、複数の第１の画素群と、
前記第１の方向および前記第２の方向にそれぞれｍ個ずつ２次元アレイ状に配置された複数の第２の画素をそれぞれ含み、前記第１の方向において前記第１の画素群と交互配置された複数の第２の画素群と、
前記第１の方向および前記第２の方向にそれぞれｍ個ずつ２次元アレイ状に配置された複数の第３の画素をそれぞれ含み、前記第２の方向において前記第１の画素群と交互配置された複数の第３の画素群と、
前記第１の方向および前記第２の方向にそれぞれｍ個ずつ２次元アレイ状に配置された複数の第４の画素をそれぞれ含み、前記第１の方向において前記第３の画素群と交互配置されると共に前記第２の方向において前記第２の画素群と交互配置された複数の第４の画素群と
を有し、
前記第１の画素群から前記第４の画素群における前記第１の方向の寸法は全て実質的に等しい第１の寸法であり、
前記第１の画素群から前記第４の画素群における前記第２の方向の寸法は全て実質的に等しい第２の寸法であり、
前記第１の寸法をＸとし、前記第２の寸法をＹとするとき、
前記第１の方向において互いに隣り合う前記第１の画素群と前記第２の画素群とは、前記第２の方向において互いに［Ｙ／ｎ（前記ｎは２以上の自然数）］ずれた位置にあり、
前記第２の方向において互いに隣り合う前記第１の画素群と前記第３の画素群とは、前記第１の方向において互いに［Ｘ／ｎ］ずれた位置にあり、
前記第１の方向において互いに隣り合う前記第３の画素群と前記第４の画素群とは、前記第２の方向において互いに［Ｙ／ｎ］ずれた位置にあり、
前記第２の方向において互いに隣り合う前記第２の画素群と前記第４の画素群とは、前記第１の方向において互いに［Ｘ／ｎ］ずれた位置にある
撮像素子。
（２）
前記第１の画素および前記第４の画素は、いずれも第１の色を検出し、
前記第２の画素は、第２の色を検出し、
前記第３の画素は、第３の色を検出する
上記（１）記載の撮像素子。
（３）
前記第１の寸法と前記第２の寸法とが実質的に等しい
上記（１）または（２）に記載の撮像素子。
（４）
前記ｍは２であり、前記ｎは２である
上記（３）記載の撮像素子。
（５）
前記第１の画素群は、前記複数の第１の画素の受光面の全てを覆うように設けられた一の第１のレンズをさらに有し、
前記第２の画素群は、前記複数の第２の画素の受光面の全てを覆うように設けられた一の第２のレンズをさらに有し、
前記第３の画素群は、前記複数の第３の画素の受光面の全てを覆うように設けられた一の第３のレンズをさらに有し、
前記第４の画素群は、前記複数の第４の画素の受光面の全てを覆うように設けられた一の第４のレンズをさらに有する
上記（１）から（４）のうちのいずれか１つに記載の撮像素子。
（６）
前記第１の画素群から前記第４の画素群により取り囲まれた間隙領域に、白色検出画素、近赤外光検出画素、像面位相差画素、および測距画素のうちの少なくとも１つが配設されている
上記（１）から（５）のうちのいずれか１つに記載の撮像素子。
（７）
前記第１の画素から前記第４の画素は、それぞれ、
半導体層と、
前記半導体層に埋設され、受光量に応じた電荷を光電変換により生成する光電変換部と
を含む
上記（１）から（６）のうちのいずれか１つに記載の撮像素子。
（８）
前記第１の画素群から前記第４の画素群は、それぞれ、複数の前記光電変換部において生成される複数の前記電荷を保持する複数の電荷保持部をさらに有し、
前記複数の電荷保持部は、前記第１の画素群から前記第４の画素群によりそれぞれ取り囲まれた複数の間隙領域にそれぞれ配設されている
上記（７）記載の撮像素子。
（９）
前記第１の画素群から前記第４の画素群は、それぞれ、前記第１の画素から前記第４の画素ごとに設けられた複数の増幅トランジスタをさらに有し、
前記複数の増幅トランジスタは、前記第１の画素群から前記第４の画素群によりそれぞれ取り囲まれた複数の間隙領域にそれぞれ配設されている
上記（７）または（８）に記載の撮像素子。
（１０）
前記第１の画素群から前記第４の画素群は、それぞれ、前記第１の画素から前記第４の画素ごとに設けられ、複数の前記光電変換部から溢れた前記電荷を外部へ排出する複数の排出トランジスタをさらに有し、
前記複数の排出トランジスタは、前記第１の画素群から前記第４の画素群によりそれぞれ取り囲まれた複数の間隙領域にそれぞれ配設されている
上記（７）から（９）のうちのいずれか１つに記載の撮像素子。
（１１）
撮像素子を備えた電子機器であって、
前記撮像素子は、
第１の方向および第２の方向にそれぞれｍ個（前記ｍは２以上の自然数）ずつ２次元アレイ状に配置された複数の第１の画素をそれぞれ含む、複数の第１の画素群と、
前記第１の方向および前記第２の方向にそれぞれｍ個ずつ２次元アレイ状に配置された複数の第２の画素をそれぞれ含み、前記第１の方向において前記第１の画素群と交互配置された複数の第２の画素群と、
前記第１の方向および前記第２の方向にそれぞれｍ個ずつ２次元アレイ状に配置された複数の第３の画素をそれぞれ含み、前記第２の方向において前記第１の画素群と交互配置された複数の第３の画素群と、
前記第１の方向および前記第２の方向にそれぞれｍ個ずつ２次元アレイ状に配置された複数の第４の画素をそれぞれ含み、前記第１の方向において前記第３の画素群と交互配置されると共に前記第２の方向において前記第２の画素群と交互配置された複数の第４の画素群と
を有し、
前記第１の画素群から前記第４の画素群における前記第１の方向の寸法は全て実質的に等しい第１の寸法であり、
前記第１の画素群から前記第４の画素群における前記第２の方向の寸法は全て実質的に等しい第２の寸法であり、
前記第１の寸法をＸとし、前記第２の寸法をＹとするとき、
前記第１の方向において互いに隣り合う前記第１の画素群と前記第２の画素群とは、前記第２の方向において互いに［Ｙ／ｎ（前記ｎは２以上の自然数）］ずれた位置にあり、
前記第２の方向において互いに隣り合う前記第１の画素群と前記第３の画素群とは、前記第１の方向において互いに［Ｘ／ｎ］ずれた位置にあり、
前記第１の方向において互いに隣り合う前記第３の画素群と前記第４の画素群とは、前記第２の方向において互いに［Ｙ／ｎ］ずれた位置にあり、
前記第２の方向において互いに隣り合う前記第２の画素群と前記第４の画素群とは、前記第１の方向において互いに［Ｘ／ｎ］ずれた位置にある
電子機器。
（１）
第１の方向および第２の方向にｍ個（前記ｍは２以上の自然数）ずつ２次元アレイ状に配置された複数の第１の画素をそれぞれ含む、複数の第１の画素群と、
前記第１の方向および前記第２の方向にそれぞれｍ個ずつ２次元アレイ状に配置された複数の第２の画素をそれぞれ含み、前記第１の方向において前記第１の画素群と交互配置された複数の第２の画素群と、
前記第１の方向および前記第２の方向にそれぞれｍ個ずつ２次元アレイ状に配置された複数の第３の画素をそれぞれ含み、前記第２の方向において前記第１の画素群と交互配置された複数の第３の画素群と、
前記第１の方向および前記第２の方向にそれぞれｍ個ずつ２次元アレイ状に配置された複数の第４の画素をそれぞれ含み、前記第１の方向において前記第３の画素群と交互配置されると共に前記第２の方向において前記第２の画素群と交互配置された複数の第４の画素群と
を有し、
前記第１の画素群から前記第４の画素群における前記第１の方向の寸法は全て実質的に等しい第１の寸法であり、
前記第１の画素群から前記第４の画素群における前記第２の方向の寸法は全て実質的に等しい第２の寸法であり、
前記第１の寸法をＸとし、前記第２の寸法をＹとするとき、
前記第１の方向において互いに隣り合う前記第１の画素群と前記第２の画素群とは、前記第２の方向において互いに［Ｙ／ｎ（前記ｎは２以上の自然数）］ずれた位置にあり、
前記第２の方向において互いに隣り合う前記第１の画素群と前記第３の画素群とは、前記第１の方向において互いに［Ｘ／ｎ］ずれた位置にあり、
前記第１の方向において互いに隣り合う前記第３の画素群と前記第４の画素群とは、前記第２の方向において互いに［Ｙ／ｎ］ずれた位置にあり、
前記第２の方向において互いに隣り合う前記第２の画素群と前記第４の画素群とは、前記第１の方向において互いに［Ｘ／ｎ］ずれた位置にある
撮像素子。
（２）
前記第１の画素および前記第４の画素は、いずれも第１の色を検出し、
前記第２の画素は、第２の色を検出し、
前記第３の画素は、第３の色を検出する
上記（１）記載の撮像素子。
（３）
前記第１の寸法と前記第２の寸法とが実質的に等しい
上記（１）または（２）に記載の撮像素子。
（４）
前記ｍは２であり、前記ｎは２である
上記（３）記載の撮像素子。
（５）
前記第１の画素群は、前記複数の第１の画素の受光面の全てを覆うように設けられた一の第１のレンズをさらに有し、
前記第２の画素群は、前記複数の第２の画素の受光面の全てを覆うように設けられた一の第２のレンズをさらに有し、
前記第３の画素群は、前記複数の第３の画素の受光面の全てを覆うように設けられた一の第３のレンズをさらに有し、
前記第４の画素群は、前記複数の第４の画素の受光面の全てを覆うように設けられた一の第４のレンズをさらに有する
上記（１）から（４）のうちのいずれか１つに記載の撮像素子。
（６）
前記第１の画素群から前記第４の画素群により取り囲まれた間隙領域に、白色検出画素、近赤外光検出画素、像面位相差画素、および測距画素のうちの少なくとも１つが配設されている
上記（１）から（５）のうちのいずれか１つに記載の撮像素子。
（７）
前記第１の画素から前記第４の画素は、それぞれ、
半導体層と、
前記半導体層に埋設され、受光量に応じた電荷を光電変換により生成する光電変換部と
を含む
上記（１）から（６）のうちのいずれか１つに記載の撮像素子。
（８）
前記第１の画素群から前記第４の画素群は、それぞれ、複数の前記光電変換部において生成される複数の前記電荷を保持する複数の電荷保持部をさらに有し、
前記複数の電荷保持部は、前記第１の画素群から前記第４の画素群によりそれぞれ取り囲まれた複数の間隙領域にそれぞれ配設されている
上記（７）記載の撮像素子。
（９）
前記第１の画素群から前記第４の画素群は、それぞれ、前記第１の画素から前記第４の画素ごとに設けられた複数の増幅トランジスタをさらに有し、
前記複数の増幅トランジスタは、前記第１の画素群から前記第４の画素群によりそれぞれ取り囲まれた複数の間隙領域にそれぞれ配設されている
上記（７）または（８）に記載の撮像素子。
（１０）
前記第１の画素群から前記第４の画素群は、それぞれ、前記第１の画素から前記第４の画素ごとに設けられ、複数の前記光電変換部から溢れた前記電荷を外部へ排出する複数の排出トランジスタをさらに有し、
前記複数の排出トランジスタは、前記第１の画素群から前記第４の画素群によりそれぞれ取り囲まれた複数の間隙領域にそれぞれ配設されている
上記（７）から（９）のうちのいずれか１つに記載の撮像素子。
（１１）
撮像素子を備えた電子機器であって、
前記撮像素子は、
第１の方向および第２の方向にそれぞれｍ個（前記ｍは２以上の自然数）ずつ２次元アレイ状に配置された複数の第１の画素をそれぞれ含む、複数の第１の画素群と、
前記第１の方向および前記第２の方向にそれぞれｍ個ずつ２次元アレイ状に配置された複数の第２の画素をそれぞれ含み、前記第１の方向において前記第１の画素群と交互配置された複数の第２の画素群と、
前記第１の方向および前記第２の方向にそれぞれｍ個ずつ２次元アレイ状に配置された複数の第３の画素をそれぞれ含み、前記第２の方向において前記第１の画素群と交互配置された複数の第３の画素群と、
前記第１の方向および前記第２の方向にそれぞれｍ個ずつ２次元アレイ状に配置された複数の第４の画素をそれぞれ含み、前記第１の方向において前記第３の画素群と交互配置されると共に前記第２の方向において前記第２の画素群と交互配置された複数の第４の画素群と
を有し、
前記第１の画素群から前記第４の画素群における前記第１の方向の寸法は全て実質的に等しい第１の寸法であり、
前記第１の画素群から前記第４の画素群における前記第２の方向の寸法は全て実質的に等しい第２の寸法であり、
前記第１の寸法をＸとし、前記第２の寸法をＹとするとき、
前記第１の方向において互いに隣り合う前記第１の画素群と前記第２の画素群とは、前記第２の方向において互いに［Ｙ／ｎ（前記ｎは２以上の自然数）］ずれた位置にあり、
前記第２の方向において互いに隣り合う前記第１の画素群と前記第３の画素群とは、前記第１の方向において互いに［Ｘ／ｎ］ずれた位置にあり、
前記第１の方向において互いに隣り合う前記第３の画素群と前記第４の画素群とは、前記第２の方向において互いに［Ｙ／ｎ］ずれた位置にあり、
前記第２の方向において互いに隣り合う前記第２の画素群と前記第４の画素群とは、前記第１の方向において互いに［Ｘ／ｎ］ずれた位置にある
電子機器。
【符号の説明】
【0095】
１～４…第１～第４の画素、５…白色画素、６…近赤外光検出画素、７…像面位相差検出画素、８…測距用画素、１１…半導体基板、１２…配線層、１３…素子分離部、１４…Ｐ型半導体領域、１５…固定電荷膜、１６…Ｐ型半導体領域、１８…絶縁層、５１…光電変換部（ＰＤ）、５２Ａ，５２Ｂ…転送トランジスタ（ＴＧ）、５３…電荷電圧変換部（ＦＤ）、５４…リセットトランジスタ（ＲＳＴ）、５５…増幅トランジスタ（ＡＭＰ）、５６…選択トランジスタ（ＳＥＬ）、５８…排出トランジスタ（ＯＦＧ）、５９…電荷保持部（ＭＥＭ）、６１…転送トランジスタ（ＴＧ）、６２…トレンチゲート部、１０１Ａ～１０１Ｃ…固体撮像素子、１１０…センサ画素、１１１…画素アレイ部、１１２…垂直駆動部、１１３…カラム信号処理部、１１４…水平駆動部、１１５…システム制御部、１１６…画素駆動線、１１７…垂直信号線（ＶＳＬ）、１１８…信号処理部、１１９…データ格納部、Ｇ１～Ｇ４…第１～第４の画素群、ＧＲ…間隙領域、
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】