ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-05-19
(45)【発行日】2023-05-29
(54)【発明の名称】表示装置
(51)【国際特許分類】
G09F 9/30 20060101AFI20230522BHJP
G06F 3/044 20060101ALI20230522BHJP
G06F 3/041 20060101ALI20230522BHJP
G02F 1/1333 20060101ALI20230522BHJP
G02F 1/1345 20060101ALN20230522BHJP
【ＦＩ】
G09F9/30 330
G09F9/30 338
G06F3/044 126
G06F3/041 450
G06F3/041 430
G02F1/1333
G02F1/1345
【請求項の数】
4
(21)【出願番号】P 2022051781
(22)【出願日】2022-03-28
(62)【分割の表示】P 2020189451の分割
【原出願日】2016-01-19
(65)【公開番号】P2022089855
(43)【公開日】2022-06-16
【審査請求日】2022-03-28
(73)【特許権者】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110001737
【氏名又は名称】弁理士法人スズエ国際特許事務所
(72)【発明者】
【氏名】野口 幸治
(72)【発明者】
【氏名】村瀬 正樹
(72)【発明者】
【氏名】中野 泰
(72)【発明者】
【氏名】石崎 剛司
【審査官】中村 直行
(56)【参考文献】
【文献】特開２０１４－１２０００３（ＪＰ，Ａ）
【文献】特開２０１４－１５７２１９（ＪＰ，Ａ）
【文献】特開２００３－０５７６７８（ＪＰ，Ａ）
【文献】米国特許出願公開第２００９／０１２１３２８（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０９Ｆ ９／００ － ９／４６
Ｇ０６Ｆ ３／０４４
Ｇ０６Ｆ ３／０４１
Ｇ０２Ｆ １／１３３３
Ｇ０２Ｆ １／１３４５
(57)【特許請求の範囲】
【請求項1】
第１領域、及び、前記第１領域に隣接する第２領域を有する第１基板と、表示領域を有する前記第２領域に対向する第２基板と、
前記第１領域に配置されたＩＣチップと、
前記ＩＣチップに接続された第１端子と、
前記第１端子に接続され、前記第１領域から前記第２領域に向かって延在する第１配線と、
前記ＩＣチップに接続された第２端子と、
前記第１領域に配置され、前記第２端子に接続された第２配線と、
前記第１領域に配置され、前記第２配線に接続された外部接続用端子と、
前記外部接続用端子に接続された検出回路を備えるフレキシブル基板と、を備え、
前記第１端子、前記第２端子、及び、前記外部接続用端子は、前記第１配線の延在方向と平行な同一直線上に並び、
前記第１端子、及び、前記第２端子は、前記ＩＣチップの内部において互いに電気的に接続されている、表示装置。
【請求項2】
前記第１配線は、その一部が前記第２領域に位置している、請求項１に記載の表示装置。
【請求項3】
さらに、前記表示領域に重畳する検出電極を備え、前記検出回路は、前記第１配線を介して、前記検出電極と電気的に接続されている、請求項１に記載の表示装置。
【請求項4】
さらに、前記第２領域において、行列状に配置された複数の画素と、行方向に延出した複数の走査線と、
前記行方向に交差する列方向に延出した複数の信号線と、
複数のセンサ駆動電極と、を備えている、請求項１乃至３のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、表示装置に関する。
【背景技術】
【0002】
近年、表示装置のインターフェイス等として、指などの被検出物の接触あるいは接近を検出するセンサが実用化されている。センサの一例である静電容量式タッチパネルは、被検出物による静電容量の変化を検出するための電極を備えている。このようなタッチパネルを備えた表示装置においては、例えば、表示パネルに接続されたフレキシブルプリント基板に加えて、タッチパネルの電極が形成される面に接続されたフレキシブルプリント基板が必要となる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１１－６５５１５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本実施形態の目的は、狭額縁化が可能な表示装置を提供することにある。
【課題を解決するための手段】
【0005】
一実施形態によれば、
表示装置は、第１領域、及び、前記第１領域に隣接する第２領域を有する第１基板と、表示領域を有する前記第２領域に対向する第２基板と、前記第１領域に配置されたＩＣチップと、前記ＩＣチップに接続された第１端子と、前記第１端子に接続され、前記第１領域から前記第２領域に向かって延在する第１配線と、前記ＩＣチップに接続された第２端子と、前記第２端子に接続された第２配線と、前記第２配線に接続された外部接続用端子と、を備え、前記第１端子、及び、前記第２端子は、前記ＩＣチップの内部において互いに電気的に接続されている。
表示装置は、第１領域、及び、前記第１領域に隣接する第２領域を有する第１基板と、表示領域を有する前記第２領域に対向する第２基板と、前記第１領域に配置されたＩＣチップと、前記ＩＣチップに接続された第１端子と、前記第１端子に接続され、前記第１領域から前記第２領域に向かって延在する第１配線と、前記ＩＣチップに接続された第２端子と、前記第２端子に接続された第２配線と、前記第２配線に接続された外部接続用端子と、を備え、前記第１端子、及び、前記第２端子は、前記ＩＣチップの内部において互いに電気的に接続されている。
【図面の簡単な説明】
【0006】
【発明を実施するための形態】
【0007】
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【0008】
図１は、本実施形態の表示装置ＤＳＰの構成を示す分解斜視図である。図中において、第１方向Ｘ及び第２方向Ｙは互いに交差する方向であり、第３方向Ｚは第１方向Ｘ及び第２方向Ｙと交差する方向である。一例では、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは互いに直交している。本明細書において、第３方向Ｚを示す矢印の先端に向かう方向を上方（あるいは、単に上）と称し、矢印の先端から逆に向かう方向を下方（あるいは、単に下）と称する。また、第３方向Ｚを示す矢印の先端側に表示装置ＤＳＰを観察する観察位置があるものとし、この観察位置から、第１方向Ｘ及び第２方向Ｙで規定されるＸ－Ｙ平面に向かって見ることを平面視という。
【0009】
本実施形態においては、表示装置の一例として、液晶表示装置について説明する。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。
【0010】
表示装置ＤＳＰは、表示パネルＰＮＬ、駆動ＩＣチップ１（第１制御部）、フレキシブル基板３などを備えている。ここでの表示パネルＰＮＬは、液晶表示パネルであり、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、液晶層（後述する液晶層ＬＣ）と、を備えている。第１基板ＳＵＢ１は、第１領域Ａ１及び第２領域Ａ２を有している。第１領域Ａ１及び第２領域Ａ２は、第２方向Ｙに隣接している。第２基板ＳＵＢ２は、第１基板ＳＵＢ１の第２領域Ａ２に対向している。つまり、第２領域Ａ２は、第１基板ＳＵＢ１のうち、第２基板ＳＵＢ２と対向する領域であり、第１領域Ａ１は、第１基板ＳＵＢ１のうち、第２基板ＳＵＢ２の端部ＳＵＢＥよりも外側に延出した領域である。
駆動ＩＣチップ１及びフレキシブル基板３は、第１領域Ａ１に接続されている。駆動ＩＣチップ１は、例えば、表示パネルＰＮＬに対して画像を表示するのに必要な信号を出力するディスプレイドライバＤＤを内蔵している。ここでのディスプレイドライバＤＤは、後述する信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤの少なくとも一部を含むものである。フレキシブル基板３は、表示パネルＰＮＬと外部の回路基板５とを接続している。
駆動ＩＣチップ１及びフレキシブル基板３は、第１領域Ａ１に接続されている。駆動ＩＣチップ１は、例えば、表示パネルＰＮＬに対して画像を表示するのに必要な信号を出力するディスプレイドライバＤＤを内蔵している。ここでのディスプレイドライバＤＤは、後述する信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤの少なくとも一部を含むものである。フレキシブル基板３は、表示パネルＰＮＬと外部の回路基板５とを接続している。
【0011】
図２は、図１に示した表示パネルＰＮＬを示す平面図である。
第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、シール部ＳＥで互いに接着されている。表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。表示領域ＤＡは、シール部ＳＥによって囲まれた内側に位置している。なお、表示領域ＤＡ及び非表示領域ＮＤＡは、図１に示した第１基板ＳＵＢ１の第２領域Ａ２と対応する領域である。
本実施形態の表示パネルＰＮＬは、例えば、第１基板ＳＵＢ１の下面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型であるが、これに限定されるものではない。例えば、表示パネルＰＮＬは、第２基板ＳＵＢ２の上面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型であっても良いし、透過表示機能及び反射表示機能を備えた半透過型であっても良い。
第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、シール部ＳＥで互いに接着されている。表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。表示領域ＤＡは、シール部ＳＥによって囲まれた内側に位置している。なお、表示領域ＤＡ及び非表示領域ＮＤＡは、図１に示した第１基板ＳＵＢ１の第２領域Ａ２と対応する領域である。
本実施形態の表示パネルＰＮＬは、例えば、第１基板ＳＵＢ１の下面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型であるが、これに限定されるものではない。例えば、表示パネルＰＮＬは、第２基板ＳＵＢ２の上面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型であっても良いし、透過表示機能及び反射表示機能を備えた半透過型であっても良い。
【0012】
図３は、図１に示した表示パネルＰＮＬの基本構成及び等価回路を示す図である。
表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。また、表示パネルＰＮＬは、表示領域ＤＡにおいて、複数本の走査線Ｇ（Ｇ１～Ｇｎ）、複数本の信号線Ｓ（Ｓ１～Ｓｍ）、共通電極ＣＥなどを備えている。走査線Ｇは、各々第１方向Ｘに延出し、第２方向Ｙに並んでいる。信号線Ｓは、各々第２方向Ｙに延出し、第１方向Ｘに並んでいる。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。共通電極ＣＥは、複数の画素ＰＸに亘って配置されている。
走査線Ｇは、走査線駆動回路ＧＤに接続されている。信号線Ｓは、信号線駆動回路ＳＤに接続されている。共通電極ＣＥは、共通電極駆動回路ＣＤに接続されている。信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤは、第１基板ＳＵＢ１上に形成されても良いし、これらの一部或いは全部が図１に示した駆動ＩＣチップ１に内蔵されていても良い。また、これらの駆動回路のレイアウトは、図示した例に限られるものではなく、例えば、走査線駆動回路ＧＤは、表示領域ＤＡを挟んだ両側に配置されても良い。
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣなどを備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥは、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと画素電極ＰＥとの間に形成される。
表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。また、表示パネルＰＮＬは、表示領域ＤＡにおいて、複数本の走査線Ｇ（Ｇ１～Ｇｎ）、複数本の信号線Ｓ（Ｓ１～Ｓｍ）、共通電極ＣＥなどを備えている。走査線Ｇは、各々第１方向Ｘに延出し、第２方向Ｙに並んでいる。信号線Ｓは、各々第２方向Ｙに延出し、第１方向Ｘに並んでいる。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。共通電極ＣＥは、複数の画素ＰＸに亘って配置されている。
走査線Ｇは、走査線駆動回路ＧＤに接続されている。信号線Ｓは、信号線駆動回路ＳＤに接続されている。共通電極ＣＥは、共通電極駆動回路ＣＤに接続されている。信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤは、第１基板ＳＵＢ１上に形成されても良いし、これらの一部或いは全部が図１に示した駆動ＩＣチップ１に内蔵されていても良い。また、これらの駆動回路のレイアウトは、図示した例に限られるものではなく、例えば、走査線駆動回路ＧＤは、表示領域ＤＡを挟んだ両側に配置されても良い。
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣなどを備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥは、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと画素電極ＰＥとの間に形成される。
【0013】
図４は、図１に示した表示パネルＰＮＬの一部の構造を示す断面図である。
図示した表示パネルＰＮＬは、主として基板主面にほぼ平行な横電界を利用する表示モードに対応した構成を有しているが、特に制限される訳ではなく、基板主面に対して垂直な縦電界や、基板主面に対して斜め方向の電界、或いは、それらを組み合わせて利用する表示モードに対応した構成を有していても良い。横電界を利用する表示モードでは、例えば第１基板ＳＵＢ１に画素電極ＰＥ及び共通電極ＣＥの双方が備えられた構成が適用可能である。縦電界や斜め電界を利用する表示モードでは、例えば第１基板ＳＵＢ１に画素電極ＰＥが備えられ、第２基板ＳＵＢ２に共通電極ＣＥが備えられた構成が適用可能である。なお、ここでの基板主面とは、Ｘ－Ｙ平面と平行な面である。
図示した表示パネルＰＮＬは、主として基板主面にほぼ平行な横電界を利用する表示モードに対応した構成を有しているが、特に制限される訳ではなく、基板主面に対して垂直な縦電界や、基板主面に対して斜め方向の電界、或いは、それらを組み合わせて利用する表示モードに対応した構成を有していても良い。横電界を利用する表示モードでは、例えば第１基板ＳＵＢ１に画素電極ＰＥ及び共通電極ＣＥの双方が備えられた構成が適用可能である。縦電界や斜め電界を利用する表示モードでは、例えば第１基板ＳＵＢ１に画素電極ＰＥが備えられ、第２基板ＳＵＢ２に共通電極ＣＥが備えられた構成が適用可能である。なお、ここでの基板主面とは、Ｘ－Ｙ平面と平行な面である。
【0014】
第１基板ＳＵＢ１は、第１絶縁基板１０、信号線Ｓ１及びＳ２、共通電極ＣＥ、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。一例では、第１絶縁膜１１及び第３絶縁膜１３はシリコン酸化物やシリコン窒化物などの無機系材料によって形成され、第２絶縁膜１２はアクリル樹脂などの有機系材料によって形成されている。なお、ここでは、スイッチング素子や走査線、これらの間に介在する各種絶縁膜等の図示を省略している。
第１絶縁基板１０は、ガラス基板や樹脂基板などの光透過性を有する基板である。第１絶縁膜１１は、第１絶縁基板１０の上に位置している。信号線Ｓ１及びＳ２は、第１絶縁膜１１の上に位置している。第２絶縁膜１２は、信号線Ｓ１及びＳ２、及び、第１絶縁膜１１の上に位置している。共通電極ＣＥは、第２絶縁膜１２の上に位置している。第３絶縁膜１３は、共通電極ＣＥ及び第２絶縁膜１２の上に位置している。画素電極ＰＥは、第３絶縁膜１３の上に位置している。画素電極ＰＥは、第３絶縁膜を介して共通電極ＣＥと対向している。また、画素電極ＰＥは、共通電極ＣＥと対向する位置にスリットＳＬを有している。共通電極ＣＥ及び画素電極ＰＥは、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。第１配向膜ＡＬ１は、画素電極ＰＥ及び第３絶縁膜１３を覆っている。
なお、画素電極ＰＥが第２絶縁膜１２と第３絶縁膜１３との間に位置し、共通電極ＣＥが第３絶縁膜１３と第１配向膜ＡＬ１との間に位置していても良い。このような場合、画素電極ＰＥは画素ごとにスリットを有していない平板状に形成され、共通電極ＣＥは画素電極ＰＥと対向するスリットを有する。また、画素電極ＰＥ及び共通電極ＣＥの双方が同一層上に位置していても良く、例えば、画素電極ＰＥ及び共通電極ＣＥの双方が第３絶縁膜１３と第１配向膜ＡＬ１との間に位置していても良い。
第１絶縁基板１０は、ガラス基板や樹脂基板などの光透過性を有する基板である。第１絶縁膜１１は、第１絶縁基板１０の上に位置している。信号線Ｓ１及びＳ２は、第１絶縁膜１１の上に位置している。第２絶縁膜１２は、信号線Ｓ１及びＳ２、及び、第１絶縁膜１１の上に位置している。共通電極ＣＥは、第２絶縁膜１２の上に位置している。第３絶縁膜１３は、共通電極ＣＥ及び第２絶縁膜１２の上に位置している。画素電極ＰＥは、第３絶縁膜１３の上に位置している。画素電極ＰＥは、第３絶縁膜を介して共通電極ＣＥと対向している。また、画素電極ＰＥは、共通電極ＣＥと対向する位置にスリットＳＬを有している。共通電極ＣＥ及び画素電極ＰＥは、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。第１配向膜ＡＬ１は、画素電極ＰＥ及び第３絶縁膜１３を覆っている。
なお、画素電極ＰＥが第２絶縁膜１２と第３絶縁膜１３との間に位置し、共通電極ＣＥが第３絶縁膜１３と第１配向膜ＡＬ１との間に位置していても良い。このような場合、画素電極ＰＥは画素ごとにスリットを有していない平板状に形成され、共通電極ＣＥは画素電極ＰＥと対向するスリットを有する。また、画素電極ＰＥ及び共通電極ＣＥの双方が同一層上に位置していても良く、例えば、画素電極ＰＥ及び共通電極ＣＥの双方が第３絶縁膜１３と第１配向膜ＡＬ１との間に位置していても良い。
【0015】
第２基板ＳＵＢ２は、第２絶縁基板２０、遮光層ＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。
第２絶縁基板２０は、ガラス基板や樹脂基板などの光透過性を有する基板である。遮光層ＢＭ及びカラーフィルタＣＦは、第２絶縁基板２０の第１基板ＳＵＢ１と対向する側に位置している。遮光層ＢＭは、各画素を区画し、図中において信号線Ｓと対向する位置に配置されている。カラーフィルタＣＦは、画素電極ＰＥと対向する位置に配置され、その一部が遮光層ＢＭに重なっている。カラーフィルタＣＦは、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタなどを含む。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。
なお、カラーフィルタＣＦは、第１基板ＳＵＢ１に配置されても良い。また、遮光層ＢＭを配置する代わりに、異なる色のカラーフィルタを２層以上重ね合せることで透過率を低下させ、遮光層として機能させても良い。白色を表示する画素には、白色のカラーフィルタを配置しても良いし、無着色の樹脂材料を配置しても良いし、カラーフィルタを配置せずにオーバーコート層ＯＣを配置しても良い。
第２絶縁基板２０は、ガラス基板や樹脂基板などの光透過性を有する基板である。遮光層ＢＭ及びカラーフィルタＣＦは、第２絶縁基板２０の第１基板ＳＵＢ１と対向する側に位置している。遮光層ＢＭは、各画素を区画し、図中において信号線Ｓと対向する位置に配置されている。カラーフィルタＣＦは、画素電極ＰＥと対向する位置に配置され、その一部が遮光層ＢＭに重なっている。カラーフィルタＣＦは、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタなどを含む。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。
なお、カラーフィルタＣＦは、第１基板ＳＵＢ１に配置されても良い。また、遮光層ＢＭを配置する代わりに、異なる色のカラーフィルタを２層以上重ね合せることで透過率を低下させ、遮光層として機能させても良い。白色を表示する画素には、白色のカラーフィルタを配置しても良いし、無着色の樹脂材料を配置しても良いし、カラーフィルタを配置せずにオーバーコート層ＯＣを配置しても良い。
【0016】
本実施形態の表示装置ＤＳＰに搭載されるセンサは、検出電極Ｒｘを備えている。図示した例では、検出電極Ｒｘは、第２基板ＳＵＢ２の外面ＳＢＡに位置している。検出電極Ｒｘは、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料や、これらの金属材料を組み合わせた合金や、ＩＴＯやＩＺＯ等の透明な酸化物材料や、導電性の有機材料や、微細な導電性物質の分散体などによって形成されている。
詳述しないが、検出電極Ｒｘは、単層構造であっても良いし、複数の薄膜を積層した積層構造であっても良い。検出電極Ｒｘが積層構造である場合、例えば、金属層の上に酸化物導電層を備えた多層構造などが適用可能である。検出電極Ｒｘが酸化物導電層によって形成される場合、検出電極Ｒｘの形状は、例えば短冊状である。検出電極Ｒｘが金属層によって形成される場合、金属細線によって形成され、検出電極Ｒｘの形状は、例えば波状、格子状、メッシュ状などである。必要に応じて、検出電極Ｒｘは、保護膜によって覆われていても良い。
詳述しないが、検出電極Ｒｘは、単層構造であっても良いし、複数の薄膜を積層した積層構造であっても良い。検出電極Ｒｘが積層構造である場合、例えば、金属層の上に酸化物導電層を備えた多層構造などが適用可能である。検出電極Ｒｘが酸化物導電層によって形成される場合、検出電極Ｒｘの形状は、例えば短冊状である。検出電極Ｒｘが金属層によって形成される場合、金属細線によって形成され、検出電極Ｒｘの形状は、例えば波状、格子状、メッシュ状などである。必要に応じて、検出電極Ｒｘは、保護膜によって覆われていても良い。
【0017】
第１偏光板ＰＬ１を含む第１光学素子ＯＤ１は、第１絶縁基板１０と照明装置ＢＬとの間に位置している。第２偏光板ＰＬ２を含む第２光学素子ＯＤ２は、検出電極Ｒｘの上に位置している。第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、必要に応じて位相差板を含んでいても良い。第１偏光板ＰＬ１及び第２偏光板ＰＬ２は、例えば、それぞれの吸収軸が直交するクロスニコルの位置関係となるように配置される。
【0018】
次に、本実施形態の表示装置ＤＳＰに搭載されるセンサＳＳの一構成例について説明する。以下に説明するセンサＳＳは、例えば静電容量型であり、誘電体を介して対向する一対の電極間の静電容量の変化に基づいて、被検出物の接触あるいは接近を検出するものである。
【0019】
図５は、センサＳＳの構成を示す図である。
本実施形態では、センサＳＳは、センサ駆動電極（第１電極）Ｔｘ及び検出電極（第２電極）Ｒｘを備えている。センサ駆動電極Ｔｘは、図４に示した共通電極ＣＥを含み、第１基板ＳＵＢ１において第２絶縁膜１２と第３絶縁膜１３との間に位置している。検出電極Ｒｘは、図４に示したように、第２基板ＳＵＢ２の外面ＳＢＡに位置している。
センサ駆動電極Ｔｘ及び検出電極Ｒｘは、表示領域ＤＡに位置している。図示した例では、センサ駆動電極Ｔｘ及び検出電極Ｒｘは、それぞれ帯状の形状を有している。センサ駆動電極Ｔｘが延出する方向は、図３に示した第１方向Ｘであっても良いし、第２方向Ｙであっても良い。検出電極Ｒｘは、センサ駆動電極Ｔｘと交差する方向に延出している。例えば、センサ駆動電極Ｔｘが第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいる場合、検出電極Ｒｘは、第２方向Ｙに延出し、第１方向Ｘに間隔を置いて並んでいる。一方、検出電極Ｒｘが第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいる場合、センサ駆動電極Ｔｘは、第２方向Ｙに延出し、第１方向Ｘに間隔を置いて並んでいる。
センサ駆動電極Ｔｘは、共通電極駆動回路ＣＤと電気的に接続されている。検出電極Ｒｘは、検出回路ＤＣと電気的に接続されている。
本実施形態では、センサＳＳは、センサ駆動電極（第１電極）Ｔｘ及び検出電極（第２電極）Ｒｘを備えている。センサ駆動電極Ｔｘは、図４に示した共通電極ＣＥを含み、第１基板ＳＵＢ１において第２絶縁膜１２と第３絶縁膜１３との間に位置している。検出電極Ｒｘは、図４に示したように、第２基板ＳＵＢ２の外面ＳＢＡに位置している。
センサ駆動電極Ｔｘ及び検出電極Ｒｘは、表示領域ＤＡに位置している。図示した例では、センサ駆動電極Ｔｘ及び検出電極Ｒｘは、それぞれ帯状の形状を有している。センサ駆動電極Ｔｘが延出する方向は、図３に示した第１方向Ｘであっても良いし、第２方向Ｙであっても良い。検出電極Ｒｘは、センサ駆動電極Ｔｘと交差する方向に延出している。例えば、センサ駆動電極Ｔｘが第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいる場合、検出電極Ｒｘは、第２方向Ｙに延出し、第１方向Ｘに間隔を置いて並んでいる。一方、検出電極Ｒｘが第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいる場合、センサ駆動電極Ｔｘは、第２方向Ｙに延出し、第１方向Ｘに間隔を置いて並んでいる。
センサ駆動電極Ｔｘは、共通電極駆動回路ＣＤと電気的に接続されている。検出電極Ｒｘは、検出回路ＤＣと電気的に接続されている。
【0020】
共通電極駆動回路ＣＤは、画像を表示する表示駆動時に、共通電極ＣＥを含むセンサ駆動電極Ｔｘに対してコモン駆動信号を供給する。これにより、センサ駆動電極Ｔｘは、画素電極ＰＥとの間で電界を発生させ、液晶層ＬＣを駆動する。
また、共通電極駆動回路ＣＤは、被検出物の接触あるいは接近を検出するためのセンシングを行うセンシング駆動時に、センサ駆動電極Ｔｘに対してセンサ駆動信号を供給する。これにより、センサ駆動電極Ｔｘは、検出電極Ｒｘとの間で容量を発生させる。検出電極Ｒｘは、センサ駆動電極Ｔｘへのセンサ駆動信号の供給に伴って、センシングに必要なセンサ信号（つまり、センサ駆動電極Ｔｘと検出電極Ｒｘとの間の電極間容量の変化に基づいた信号）を出力する。検出回路ＤＣは、検出電極Ｒｘからセンサ信号を読み取り、被検出物の接触あるいは接近の有無を検出し、また、被検出物の位置座標などを検出する。
また、共通電極駆動回路ＣＤは、被検出物の接触あるいは接近を検出するためのセンシングを行うセンシング駆動時に、センサ駆動電極Ｔｘに対してセンサ駆動信号を供給する。これにより、センサ駆動電極Ｔｘは、検出電極Ｒｘとの間で容量を発生させる。検出電極Ｒｘは、センサ駆動電極Ｔｘへのセンサ駆動信号の供給に伴って、センシングに必要なセンサ信号（つまり、センサ駆動電極Ｔｘと検出電極Ｒｘとの間の電極間容量の変化に基づいた信号）を出力する。検出回路ＤＣは、検出電極Ｒｘからセンサ信号を読み取り、被検出物の接触あるいは接近の有無を検出し、また、被検出物の位置座標などを検出する。
【0021】
なお、センサ駆動電極Ｔｘ及び検出電極Ｒｘの個数やサイズ、形状は特に限定されるものではなく種々変更可能である。例えば、センサ駆動電極Ｔｘは、表示領域ＤＡの全体に亘って途切れることなく延出した単個の平板状に形成されても良い。また、検出電極Ｒｘは、島状に形成され、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されても良い。
【0022】
図６は、センサＳＳの一構成例を示す平面図である。
検出電極Ｒｘのそれぞれは、第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいる。センサ駆動電極Ｔｘのそれぞれは、第２方向Ｙに延出し、第１方向Ｘに間隔を置いて並んでいる。ここでは、検出電極Ｒｘ及びリード線Ｌに着目し、その具体的なレイアウトについて説明する。
リード線Ｌは、第２基板ＳＵＢ２において、検出電極Ｒｘと同一面（例えば、図４に示した外面ＳＢＡ）に位置している。このようなリード線Ｌは、低抵抗な金属材料によって形成されることが望ましい。一例では、リード線Ｌは、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料によって形成される。リード線Ｌの各々の一端側は、検出電極Ｒｘの各々と電気的に接続されている。リード線Ｌの各々の他端側は、端子群ＴＧ２における端子Ｔ２の各々と電気的に接続されている。
図示した例では、複数のリード線Ｌのうち、奇数番目の検出電極Ｒｘと接続されたリード線Ｌは、一方の非表示領域ＮＤＡ１（つまり、表示領域ＤＡよりも右側の非表示領域）に位置し、偶数番目の検出電極Ｒｘと接続されたリード線Ｌは、他方の非表示領域ＮＤＡ２（例えば、表示領域ＤＡよりも左側の非表示領域）に位置している。
検出電極Ｒｘのそれぞれは、第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいる。センサ駆動電極Ｔｘのそれぞれは、第２方向Ｙに延出し、第１方向Ｘに間隔を置いて並んでいる。ここでは、検出電極Ｒｘ及びリード線Ｌに着目し、その具体的なレイアウトについて説明する。
リード線Ｌは、第２基板ＳＵＢ２において、検出電極Ｒｘと同一面（例えば、図４に示した外面ＳＢＡ）に位置している。このようなリード線Ｌは、低抵抗な金属材料によって形成されることが望ましい。一例では、リード線Ｌは、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料によって形成される。リード線Ｌの各々の一端側は、検出電極Ｒｘの各々と電気的に接続されている。リード線Ｌの各々の他端側は、端子群ＴＧ２における端子Ｔ２の各々と電気的に接続されている。
図示した例では、複数のリード線Ｌのうち、奇数番目の検出電極Ｒｘと接続されたリード線Ｌは、一方の非表示領域ＮＤＡ１（つまり、表示領域ＤＡよりも右側の非表示領域）に位置し、偶数番目の検出電極Ｒｘと接続されたリード線Ｌは、他方の非表示領域ＮＤＡ２（例えば、表示領域ＤＡよりも左側の非表示領域）に位置している。
【0023】
図７は、センサＳＳの他の構成例を示す平面図である。
図示した例は、図６に示した構成例と比較して、リード線Ｌのレイアウトが相違している。図示した例では、複数のリード線Ｌのうち、表示領域ＤＡの上側半分に位置する検出電極Ｒｘと接続されたリード線Ｌは、一方の非表示領域ＮＤＡ１に位置し、表示領域ＤＡの下側半分に位置する検出電極Ｒｘと接続されたリード線Ｌは、他方の非表示領域ＮＤＡ２に位置している。
図示した例は、図６に示した構成例と比較して、リード線Ｌのレイアウトが相違している。図示した例では、複数のリード線Ｌのうち、表示領域ＤＡの上側半分に位置する検出電極Ｒｘと接続されたリード線Ｌは、一方の非表示領域ＮＤＡ１に位置し、表示領域ＤＡの下側半分に位置する検出電極Ｒｘと接続されたリード線Ｌは、他方の非表示領域ＮＤＡ２に位置している。
【0024】
次に、上記した表示装置ＤＳＰにおいて被検出物の接触あるいは接近を検出するためのセンシング方法の一例の原理について、図８を参照しながら説明する。
センサ駆動電極Ｔｘと検出電極Ｒｘとの間には、容量Ｃｃが存在する。センサ駆動電極Ｔｘには、順次、所定の周期でパルス状の書込信号（センサ駆動信号）Ｖｗが供給される。この例では、被検出物となる利用者の指が特定の検出電極Ｒｘとセンサ駆動電極Ｔｘとが交差する位置に近接して存在するものとする。検出電極Ｒｘに近接している被検出物により、容量Ｃｘが生ずる。センサ駆動電極Ｔｘに書込信号Ｖｗが供給されたときに、特定の検出電極Ｒｘからは、他の検出電極から得られるパルスよりもレベルの低いパルス状の読取信号（センサ信号）Ｖｒが得られる。
図５に示した検出回路ＤＣでは、書込信号Ｖｗがセンサ駆動電極Ｔｘに供給されるタイミングと、各検出電極Ｒｘからの読取信号Ｖｒとに基づいて、センサＳＳのＸ－Ｙ平面内での被検出物の２次元位置情報を検出することができる。また、上記の容量Ｃｘは、被検出物が検出電極Ｒｘに近い場合と、遠い場合とで異なる。このため、読取信号Ｖｒのレベルも被検出物が検出電極Ｒｘに近い場合と、遠い場合とで異なる。したがって、検出回路ＤＣでは、読取信号Ｖｒのレベルに基づいて、センサＳＳに対する被検出物の近接度を検出することもできる。
なお、上記したセンサＳＳは、一対の電極間の静電容量（上記の例ではセンサ駆動電極Ｔｘと検出電極Ｒｘとの間の静電容量）の変化に基づいて被検出物を検出する相互容量方式に限らず、検出電極Ｒｘの静電容量の変化に基づいて被検出物を検出する自己容量方式であっても良い。
センサ駆動電極Ｔｘと検出電極Ｒｘとの間には、容量Ｃｃが存在する。センサ駆動電極Ｔｘには、順次、所定の周期でパルス状の書込信号（センサ駆動信号）Ｖｗが供給される。この例では、被検出物となる利用者の指が特定の検出電極Ｒｘとセンサ駆動電極Ｔｘとが交差する位置に近接して存在するものとする。検出電極Ｒｘに近接している被検出物により、容量Ｃｘが生ずる。センサ駆動電極Ｔｘに書込信号Ｖｗが供給されたときに、特定の検出電極Ｒｘからは、他の検出電極から得られるパルスよりもレベルの低いパルス状の読取信号（センサ信号）Ｖｒが得られる。
図５に示した検出回路ＤＣでは、書込信号Ｖｗがセンサ駆動電極Ｔｘに供給されるタイミングと、各検出電極Ｒｘからの読取信号Ｖｒとに基づいて、センサＳＳのＸ－Ｙ平面内での被検出物の２次元位置情報を検出することができる。また、上記の容量Ｃｘは、被検出物が検出電極Ｒｘに近い場合と、遠い場合とで異なる。このため、読取信号Ｖｒのレベルも被検出物が検出電極Ｒｘに近い場合と、遠い場合とで異なる。したがって、検出回路ＤＣでは、読取信号Ｖｒのレベルに基づいて、センサＳＳに対する被検出物の近接度を検出することもできる。
なお、上記したセンサＳＳは、一対の電極間の静電容量（上記の例ではセンサ駆動電極Ｔｘと検出電極Ｒｘとの間の静電容量）の変化に基づいて被検出物を検出する相互容量方式に限らず、検出電極Ｒｘの静電容量の変化に基づいて被検出物を検出する自己容量方式であっても良い。
【0025】
図９は、本実施形態の表示装置ＤＳＰにおける接続関係を説明するための図である。
図示したように、第１基板ＳＵＢ１は、第１領域Ａ１において端子Ｔ１１を備えている。第２基板ＳＵＢ２は、端子Ｔ２を備えている。これらの端子Ｔ１１及び端子Ｔ２は、接続部材ＣＭによって電気的に接続されている。接続部材ＣＭは、平面視で、表示パネルＰＮＬの外側にはみ出さず、図示した例では第１基板ＳＵＢ１の端部よりも内側に位置している。このような接続部材ＣＭによる接続構造は、後に詳述する。
端子Ｔ２は、図６などに示したように、リード線Ｌを介して検出電極Ｒｘと電気的に接続されている。端子Ｔ１は、配線Ｗ１に接続されている。配線Ｗ１については後に詳述するが、検出回路ＤＣと電気的に接続されている。
図示したように、第１基板ＳＵＢ１は、第１領域Ａ１において端子Ｔ１１を備えている。第２基板ＳＵＢ２は、端子Ｔ２を備えている。これらの端子Ｔ１１及び端子Ｔ２は、接続部材ＣＭによって電気的に接続されている。接続部材ＣＭは、平面視で、表示パネルＰＮＬの外側にはみ出さず、図示した例では第１基板ＳＵＢ１の端部よりも内側に位置している。このような接続部材ＣＭによる接続構造は、後に詳述する。
端子Ｔ２は、図６などに示したように、リード線Ｌを介して検出電極Ｒｘと電気的に接続されている。端子Ｔ１は、配線Ｗ１に接続されている。配線Ｗ１については後に詳述するが、検出回路ＤＣと電気的に接続されている。
【0026】
図示した例の表示装置ＤＳＰは、ディスプレイドライバＤＤを内蔵した駆動ＩＣチップ１、検出回路ＤＣを内蔵したＩＣチップ２（第２制御部）、及び、フレキシブル基板３を備えている。駆動ＩＣチップ１は、第１領域Ａ１に接続されている。ＩＣチップ２は、フレキシブル基板３に接続されている。外部の回路基板５は、アプリケーションプロセッサＡＰＰ（第３制御部）を備え、フレキシブル基板３に接続されている。アプリケーションプロセッサＡＰＰと駆動ＩＣチップ１との間、アプリケーションプロセッサＡＰＰとＩＣチップ２との間、駆動ＩＣチップ１とＩＣチップ２との間には、それぞれ伝送路が形成されている。これにより、アプリケーションプロセッサＡＰＰとディスプレイドライバＤＤとの間、アプリケーションプロセッサＡＰＰと検出回路ＤＣとの間、及び、ディスプレイドライバＤＤと検出回路ＤＣとの間では、それぞれ各種信号のやり取りが可能となるように構成されている。
例えば、表示駆動時において、アプリケーションプロセッサＡＰＰは、ディスプレイドライバＤＤにグラフィックデータなどに対応した各種信号を送信する。ディスプレイドライバＤＤは、アプリケーションプロセッサＡＰＰから受信した信号に基づいて、走査線Ｇに対して所定のタイミングで走査信号を供給し、信号線Ｓに対して映像信号を供給し、共通電極ＣＥとして機能するセンサ駆動電極Ｔｘに対してコモン駆動信号を供給する。
センシング駆動時においては、ディスプレイドライバＤＤ及び検出回路ＤＣは、いずれか一方でセンサＳＳの駆動時期を知らせるタイミング信号を生成し、このタイミング信号を他方に与えることができる。あるいは、アプリケーションプロセッサＡＰＰは、ディスプレイドライバＤＤ及び検出回路ＤＣにタイミング信号を与えることができる。上記のタイミング信号により、ディスプレイドライバＤＤ及び検出回路ＤＣを同期化することができる。ディスプレイドライバＤＤは、アプリケーションプロセッサＡＰＰから受信した制御信号に基づいて、センサ駆動電極Ｔｘに対してセンサ駆動信号を供給する。検出回路ＤＣは、検出電極Ｒｘから出力されたセンサ信号を読み取り、センシング結果に相当する信号を生成し、アプリケーションプロセッサＡＰＰに送信する。アプリケーションプロセッサＡＰＰは、ディスプレイドライバＤＤから受信した信号を用いて様々な処理を行うことができる。
例えば、表示駆動時において、アプリケーションプロセッサＡＰＰは、ディスプレイドライバＤＤにグラフィックデータなどに対応した各種信号を送信する。ディスプレイドライバＤＤは、アプリケーションプロセッサＡＰＰから受信した信号に基づいて、走査線Ｇに対して所定のタイミングで走査信号を供給し、信号線Ｓに対して映像信号を供給し、共通電極ＣＥとして機能するセンサ駆動電極Ｔｘに対してコモン駆動信号を供給する。
センシング駆動時においては、ディスプレイドライバＤＤ及び検出回路ＤＣは、いずれか一方でセンサＳＳの駆動時期を知らせるタイミング信号を生成し、このタイミング信号を他方に与えることができる。あるいは、アプリケーションプロセッサＡＰＰは、ディスプレイドライバＤＤ及び検出回路ＤＣにタイミング信号を与えることができる。上記のタイミング信号により、ディスプレイドライバＤＤ及び検出回路ＤＣを同期化することができる。ディスプレイドライバＤＤは、アプリケーションプロセッサＡＰＰから受信した制御信号に基づいて、センサ駆動電極Ｔｘに対してセンサ駆動信号を供給する。検出回路ＤＣは、検出電極Ｒｘから出力されたセンサ信号を読み取り、センシング結果に相当する信号を生成し、アプリケーションプロセッサＡＰＰに送信する。アプリケーションプロセッサＡＰＰは、ディスプレイドライバＤＤから受信した信号を用いて様々な処理を行うことができる。
【0027】
図１０は、図９に示した第１基板ＳＵＢ１の一構成例を示す平面図である。
第１基板ＳＵＢ１は、第１領域Ａ１に位置する端子Ｔ１１及び端子Ｔ１２と、端子Ｔ１１と端子Ｔ１２との間を接続する配線Ｗ１と、を備えている。端子Ｔ１２は、駆動ＩＣチップ１よりも第１基板ＳＵＢ１の基板端部ＳＵＢＡに近接する側に位置している。
配線Ｗ１は、一端部Ｗ１１、他端部Ｗ１２、及び、中途部Ｗ１３を備えている。一端部Ｗ１１は、第１領域Ａに位置し、端子Ｔ１１に接続されるとともに、端子Ｔ１１から基板端部ＳＵＢＡに向かうことなく第２領域Ａ２に向かって延出している。他端部Ｗ１２は、第１領域Ａに位置し、端子Ｔ１２に接続されるとともに、端子Ｔ１２から基板端部ＳＵＢＡに向かうことなく第２領域Ａ２に向かって延出している。図示した例では、中途部Ｗ１３は、第２領域Ａ２に位置し、一端部Ｗ１１と他端部Ｗ１２との間を接続している。なお、図示した例では、端子Ｔ１１の各々に接続されたすべての配線Ｗ１の中途部が第２領域Ａ２に位置しているが、一部の配線Ｗ１の中途部のみが第２領域Ａ２に位置している場合もあり得る。
また、図示した例では、配線Ｗ１の他端部Ｗ１２は、その一部が駆動ＩＣチップ１の下方に位置している。フレキシブル基板３は、端子Ｔ１２に接続されている。フレキシブル基板３は、端子Ｔ１２とＩＣチップ２とを接続する配線Ｗ３を備えている。
第１基板ＳＵＢ１は、第１領域Ａ１に位置する端子Ｔ１１及び端子Ｔ１２と、端子Ｔ１１と端子Ｔ１２との間を接続する配線Ｗ１と、を備えている。端子Ｔ１２は、駆動ＩＣチップ１よりも第１基板ＳＵＢ１の基板端部ＳＵＢＡに近接する側に位置している。
配線Ｗ１は、一端部Ｗ１１、他端部Ｗ１２、及び、中途部Ｗ１３を備えている。一端部Ｗ１１は、第１領域Ａに位置し、端子Ｔ１１に接続されるとともに、端子Ｔ１１から基板端部ＳＵＢＡに向かうことなく第２領域Ａ２に向かって延出している。他端部Ｗ１２は、第１領域Ａに位置し、端子Ｔ１２に接続されるとともに、端子Ｔ１２から基板端部ＳＵＢＡに向かうことなく第２領域Ａ２に向かって延出している。図示した例では、中途部Ｗ１３は、第２領域Ａ２に位置し、一端部Ｗ１１と他端部Ｗ１２との間を接続している。なお、図示した例では、端子Ｔ１１の各々に接続されたすべての配線Ｗ１の中途部が第２領域Ａ２に位置しているが、一部の配線Ｗ１の中途部のみが第２領域Ａ２に位置している場合もあり得る。
また、図示した例では、配線Ｗ１の他端部Ｗ１２は、その一部が駆動ＩＣチップ１の下方に位置している。フレキシブル基板３は、端子Ｔ１２に接続されている。フレキシブル基板３は、端子Ｔ１２とＩＣチップ２とを接続する配線Ｗ３を備えている。
【0028】
図１１は、図１０に示したＡ－Ｂ線で切断した第１基板ＳＵＢ１の断面図である。
第１基板ＳＵＢ１において、配線Ｗ１の他端部Ｗ１２は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置し、駆動ＩＣチップ１の直下を通り、第１基板ＳＵＢ１の基板端部ＳＵＢＡに近接する位置まで延出している。このような配線Ｗ１は、例えば図４を参照して説明した信号線Ｓ１などと同一の金属材料によって形成されているが、走査線などと同一の金属材料によって形成されていても良い。端子Ｔ１２は、第３絶縁膜１３の上に位置し、第３絶縁膜１３を貫通するコンタクトホールを介して他端部Ｗ１２にコンタクトしている。このような端子Ｔ１２は、例えば図４を参照して説明した画素電極ＰＥなどと同一の透明導電材料によって形成されている。なお、図示した例のように配線Ｗ１とは別個に端子Ｔ１２を設けずに、第３絶縁膜を貫通する位置で露出した配線Ｗ１の露出部分を端子Ｔ１２としても良い。
駆動ＩＣチップ１及びフレキシブル基板３は、それぞれ導電性接着層４Ａ、４Ｂにより第１基板ＳＵＢ１に接続されている。導電性接着層４Ａ、４Ｂは、例えば、接着剤中に導電粒子を分散させた異方性導電膜である。フレキシブル基板３は、ベース層３０、配線Ｗ３、カバー層３２などを備えている。配線Ｗ３は、ベース層３０の第１基板ＳＵＢ１と対向する側に位置している。カバー層３２は、配線Ｗ３を覆っている。配線Ｗ３は、端子Ｔ１２と向かい合う位置でカバー層３２から露出し、導電性接着層４Ｂの導電粒子４１Ｂを介して端子Ｔ１２と電気的に接続されている。駆動ＩＣチップ１は、配線１の他端部Ｗ１２と重なる位置で第１基板ＳＵＢ１に接着されているが、図示した断面において、配線Ｗ１とは電気的に接続されていない。
第１基板ＳＵＢ１において、配線Ｗ１の他端部Ｗ１２は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置し、駆動ＩＣチップ１の直下を通り、第１基板ＳＵＢ１の基板端部ＳＵＢＡに近接する位置まで延出している。このような配線Ｗ１は、例えば図４を参照して説明した信号線Ｓ１などと同一の金属材料によって形成されているが、走査線などと同一の金属材料によって形成されていても良い。端子Ｔ１２は、第３絶縁膜１３の上に位置し、第３絶縁膜１３を貫通するコンタクトホールを介して他端部Ｗ１２にコンタクトしている。このような端子Ｔ１２は、例えば図４を参照して説明した画素電極ＰＥなどと同一の透明導電材料によって形成されている。なお、図示した例のように配線Ｗ１とは別個に端子Ｔ１２を設けずに、第３絶縁膜を貫通する位置で露出した配線Ｗ１の露出部分を端子Ｔ１２としても良い。
駆動ＩＣチップ１及びフレキシブル基板３は、それぞれ導電性接着層４Ａ、４Ｂにより第１基板ＳＵＢ１に接続されている。導電性接着層４Ａ、４Ｂは、例えば、接着剤中に導電粒子を分散させた異方性導電膜である。フレキシブル基板３は、ベース層３０、配線Ｗ３、カバー層３２などを備えている。配線Ｗ３は、ベース層３０の第１基板ＳＵＢ１と対向する側に位置している。カバー層３２は、配線Ｗ３を覆っている。配線Ｗ３は、端子Ｔ１２と向かい合う位置でカバー層３２から露出し、導電性接着層４Ｂの導電粒子４１Ｂを介して端子Ｔ１２と電気的に接続されている。駆動ＩＣチップ１は、配線１の他端部Ｗ１２と重なる位置で第１基板ＳＵＢ１に接着されているが、図示した断面において、配線Ｗ１とは電気的に接続されていない。
【0029】
本実施形態によれば、第１基板ＳＵＢ１において、第２基板ＳＵＢ２の検出電極Ｒｘと接続部材ＣＭを介して電気的に接続される端子Ｔ１１と、検出回路ＤＣとを電気的に接続するための配線Ｗ１は、端子Ｔ１１から基板端部ＳＵＢＡに向かうことなく第２領域Ａ２に向かって延出している。このため、配線Ｗ１が端子Ｔ１１から基板端部ＳＵＢＡに向かって延出する場合と比較して、第１領域Ａ１の第２方向Ｙに沿った幅を縮小することができ、狭額縁化が可能となる。
また、配線Ｗ１の中途部Ｗ１３が第２領域Ａ２に位置する構成では、第１領域Ａ１における配線Ｗ１の設置面積を低減することができ、第１領域Ａ１の面積を低減することが可能となる。このため、より狭額縁化が可能となる。
また、検出回路ＤＣがフレキシブル基板３に接続されたＩＣチップ２に内蔵される構成では、配線Ｗ１は、駆動ＩＣチップ１の直下を通り、フレキシブル基板３が接続される端子Ｔ１２まで延出している。このため、配線Ｗ１が駆動ＩＣチップ１を迂回する経路で配置された場合と比較して、配線Ｗ１の各々の配線長を短縮することができ、配線Ｗ１の設置面積をさらに低減することができるとともに、配線Ｗ１の配線抵抗を低減することができる。
また、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接続するための接続部材ＣＭは、表示パネルＰＮＬからはみ出すことがなく、第１基板ＳＵＢ１に接続されたフレキシブル基板３のみが表示パネルＰＮＬからはみ出して外部の回路基板５と接続される。したがって、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の各々が別々のフレキシブル基板を介して回路基板５と接続される場合と比較して、フレキシブル基板の個数を低減することができ、構造を簡素化することが可能となるとともに、コストを削減することが可能となる。
また、フレキシブル基板３を単一化したことにより、複数のフレキシブル基板を互いに電気的に接続するためのコネクタが不要となり、表示装置の小型化、及び、薄型化が可能となる。
また、フレキシブル基板３が接続された表示装置ＤＳＰを電子機器にセットした際に、電子機器内部の構造物とフレキシブル基板３との接触を抑制することができ、構造物を所望の位置に設置することが可能となる。
また、配線Ｗ１の中途部Ｗ１３が第２領域Ａ２に位置する構成では、第１領域Ａ１における配線Ｗ１の設置面積を低減することができ、第１領域Ａ１の面積を低減することが可能となる。このため、より狭額縁化が可能となる。
また、検出回路ＤＣがフレキシブル基板３に接続されたＩＣチップ２に内蔵される構成では、配線Ｗ１は、駆動ＩＣチップ１の直下を通り、フレキシブル基板３が接続される端子Ｔ１２まで延出している。このため、配線Ｗ１が駆動ＩＣチップ１を迂回する経路で配置された場合と比較して、配線Ｗ１の各々の配線長を短縮することができ、配線Ｗ１の設置面積をさらに低減することができるとともに、配線Ｗ１の配線抵抗を低減することができる。
また、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接続するための接続部材ＣＭは、表示パネルＰＮＬからはみ出すことがなく、第１基板ＳＵＢ１に接続されたフレキシブル基板３のみが表示パネルＰＮＬからはみ出して外部の回路基板５と接続される。したがって、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の各々が別々のフレキシブル基板を介して回路基板５と接続される場合と比較して、フレキシブル基板の個数を低減することができ、構造を簡素化することが可能となるとともに、コストを削減することが可能となる。
また、フレキシブル基板３を単一化したことにより、複数のフレキシブル基板を互いに電気的に接続するためのコネクタが不要となり、表示装置の小型化、及び、薄型化が可能となる。
また、フレキシブル基板３が接続された表示装置ＤＳＰを電子機器にセットした際に、電子機器内部の構造物とフレキシブル基板３との接触を抑制することができ、構造物を所望の位置に設置することが可能となる。
【0030】
次に、他の構成例について説明する。
【0031】
図１２は、図９に示した第１基板ＳＵＢ１の他の構成例を示す平面図である。
図示した構成例は、図１０に示した構成例と比較して、第１基板ＳＵＢ１における第１領域Ａ１の構成が相違している。すなわち、第１基板ＳＵＢ１は、第１領域Ａ１において、端子Ｔ１１及び端子Ｔ１２に加えて、端子Ｔ１３と、端子Ｔ１４と、端子Ｔ１３と端子Ｔ１４との間を接続する配線Ｗ２と、を備えている。端子Ｔ１２及び端子Ｔ１３は、駆動ＩＣチップ１の直下に位置している。端子Ｔ１２及び端子Ｔ１３は、それぞれ駆動ＩＣチップ１の長辺に沿って配置されている。端子Ｔ１４は、駆動ＩＣチップ１よりも第１基板ＳＵＢ１の基板端部ＳＵＢＡに近接する側に位置している。第１基板ＳＵＢ１において、端子Ｔ１３及びＴ１４は、電気的に接続されている。
駆動ＩＣチップ１は、端子Ｔ１２及び端子Ｔ１３に接続されている。また、詳述しないが、駆動ＩＣチップ１は、その内部において端子Ｔ１２と端子Ｔ１３とを電気的に接続している。フレキシブル基板３は、端子Ｔ１４に接続されている。フレキシブル基板３は、端子Ｔ１４とＩＣチップ２とを接続する配線Ｗ３を備えている。なお、端子Ｔ１１と端子Ｔ１２との間を接続する配線Ｗ１については、図１０に示した構成例と同様に構成されており、詳細な説明を省略するが、一端部Ｗ１１は端子Ｔ１１から第２領域Ａ２に向かって延出し、中途部Ｗ１３は第２領域Ａ２に位置している。
図示した構成例は、図１０に示した構成例と比較して、第１基板ＳＵＢ１における第１領域Ａ１の構成が相違している。すなわち、第１基板ＳＵＢ１は、第１領域Ａ１において、端子Ｔ１１及び端子Ｔ１２に加えて、端子Ｔ１３と、端子Ｔ１４と、端子Ｔ１３と端子Ｔ１４との間を接続する配線Ｗ２と、を備えている。端子Ｔ１２及び端子Ｔ１３は、駆動ＩＣチップ１の直下に位置している。端子Ｔ１２及び端子Ｔ１３は、それぞれ駆動ＩＣチップ１の長辺に沿って配置されている。端子Ｔ１４は、駆動ＩＣチップ１よりも第１基板ＳＵＢ１の基板端部ＳＵＢＡに近接する側に位置している。第１基板ＳＵＢ１において、端子Ｔ１３及びＴ１４は、電気的に接続されている。
駆動ＩＣチップ１は、端子Ｔ１２及び端子Ｔ１３に接続されている。また、詳述しないが、駆動ＩＣチップ１は、その内部において端子Ｔ１２と端子Ｔ１３とを電気的に接続している。フレキシブル基板３は、端子Ｔ１４に接続されている。フレキシブル基板３は、端子Ｔ１４とＩＣチップ２とを接続する配線Ｗ３を備えている。なお、端子Ｔ１１と端子Ｔ１２との間を接続する配線Ｗ１については、図１０に示した構成例と同様に構成されており、詳細な説明を省略するが、一端部Ｗ１１は端子Ｔ１１から第２領域Ａ２に向かって延出し、中途部Ｗ１３は第２領域Ａ２に位置している。
【0032】
図１３は、図１２に示したＣ－Ｄ線で切断した第１基板ＳＵＢ１の断面図である。
第１基板ＳＵＢ１において、配線Ｗ１の他端部Ｗ１２及び配線Ｗ２は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置している。他端部Ｗ１２は、駆動ＩＣチップ１の直下に延出している。配線Ｗ２は、他端部Ｗ１２から離間し、駆動ＩＣチップ１の直下を通り、基板端部ＳＵＢＡに近接する位置まで延出している。端子Ｔ１２乃至Ｔ１４の各々は、第３絶縁膜１３の上に位置している。端子Ｔ１２は、他端部Ｗ１２にコンタクトしている。端子Ｔ１３及びＴ１４は、それぞれ配線Ｗ２にコンタクトしている。
駆動ＩＣチップ１の端子Ｔ２２及びＴ２３の各々は、導電性接着層４Ａの導電粒子４２Ａ及び４３Ｂにより端子Ｔ１２及びＴ１３と電気的に接続されている。フレキシブル基板３は、導電性接着層４Ｂの導電粒子４１Ｂにより端子Ｔ１４と電気的に接続されている。
このような図１２及び図１３に示した構成例においても、上記構成例と同様の効果が得られる。
第１基板ＳＵＢ１において、配線Ｗ１の他端部Ｗ１２及び配線Ｗ２は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置している。他端部Ｗ１２は、駆動ＩＣチップ１の直下に延出している。配線Ｗ２は、他端部Ｗ１２から離間し、駆動ＩＣチップ１の直下を通り、基板端部ＳＵＢＡに近接する位置まで延出している。端子Ｔ１２乃至Ｔ１４の各々は、第３絶縁膜１３の上に位置している。端子Ｔ１２は、他端部Ｗ１２にコンタクトしている。端子Ｔ１３及びＴ１４は、それぞれ配線Ｗ２にコンタクトしている。
駆動ＩＣチップ１の端子Ｔ２２及びＴ２３の各々は、導電性接着層４Ａの導電粒子４２Ａ及び４３Ｂにより端子Ｔ１２及びＴ１３と電気的に接続されている。フレキシブル基板３は、導電性接着層４Ｂの導電粒子４１Ｂにより端子Ｔ１４と電気的に接続されている。
このような図１２及び図１３に示した構成例においても、上記構成例と同様の効果が得られる。
【0033】
図１４は、図９に示した第１基板ＳＵＢ１の他の構成例を示す平面図である。
図示した構成例は、図１０に示した構成例と比較して、第１配線Ｗ１の全部が第１領域Ａ１に位置している点で相違している。すなわち、配線Ｗ１において、一端部Ｗ１１、他端部Ｗ１２、及び、中途部Ｗ１３は、いずれも第１領域Ａ１に位置している。より具体的には、一端部Ｗ１１は、端子Ｔ１１から第２領域Ａ２に向かって延出しながらも、第２領域Ａ２まで到達することなく中途部Ｗ１３と接続されている。同様に、他端部Ｗ１２は、端子Ｔ１２から第２領域Ａ２に向かって延出しながらも、第２領域Ａ２まで到達することなく中途部Ｗ１３と接続されている。中途部Ｗ１３は、第１領域Ａ１において、一端部Ｗ１１と他端部Ｗ１２との間を接続している。
また、図示した例では、配線Ｗ１において他端部Ｗ１２と中途部Ｗ１３との接続部分は、駆動ＩＣチップ１の下方に位置している。
このような構成例においても、上記構成例と同様の効果が得られる。加えて、配線Ｗ１の全体が第１領域Ａ１に位置しているため、配線Ｗ１のレイアウトを考慮することなく、第２領域Ａ２に位置する走査線及び信号線を容易にレイアウトすることができる。
図示した構成例は、図１０に示した構成例と比較して、第１配線Ｗ１の全部が第１領域Ａ１に位置している点で相違している。すなわち、配線Ｗ１において、一端部Ｗ１１、他端部Ｗ１２、及び、中途部Ｗ１３は、いずれも第１領域Ａ１に位置している。より具体的には、一端部Ｗ１１は、端子Ｔ１１から第２領域Ａ２に向かって延出しながらも、第２領域Ａ２まで到達することなく中途部Ｗ１３と接続されている。同様に、他端部Ｗ１２は、端子Ｔ１２から第２領域Ａ２に向かって延出しながらも、第２領域Ａ２まで到達することなく中途部Ｗ１３と接続されている。中途部Ｗ１３は、第１領域Ａ１において、一端部Ｗ１１と他端部Ｗ１２との間を接続している。
また、図示した例では、配線Ｗ１において他端部Ｗ１２と中途部Ｗ１３との接続部分は、駆動ＩＣチップ１の下方に位置している。
このような構成例においても、上記構成例と同様の効果が得られる。加えて、配線Ｗ１の全体が第１領域Ａ１に位置しているため、配線Ｗ１のレイアウトを考慮することなく、第２領域Ａ２に位置する走査線及び信号線を容易にレイアウトすることができる。
【0034】
図１５は、図９に示した第１基板ＳＵＢ１の他の構成例を示す平面図である。
図示した構成例は、図１４に示した構成例と比較して、第１基板ＳＵＢ１における第１領域Ａ１の構成が相違している。すなわち、第１基板ＳＵＢ１は、図１２に示した構成例と同様に、第１領域Ａ１において、端子Ｔ１１及び端子Ｔ１２に加えて、端子Ｔ１３と、端子Ｔ１４と、端子Ｔ１３と端子Ｔ１４との間を接続する配線Ｗ２と、を備えている。端子Ｔ１２及び端子Ｔ１３は、駆動ＩＣチップ１の直下に位置している。端子Ｔ１２は駆動ＩＣチップ１の短辺に沿って配置され、端子Ｔ１３は駆動ＩＣチップ１の長辺に沿って配置されている。端子Ｔ１４は、駆動ＩＣチップ１よりも第１基板ＳＵＢ１の基板端部ＳＵＢＡに近接する側に位置している。
駆動ＩＣチップ１は、図１３と同様に端子Ｔ１２、端子Ｔ１３に対応する位置に各々端子Ｔ２２、端子Ｔ２３を有し、端子Ｔ２２と端子Ｔ２３を駆動ＩＣチップ１の内部で電気的に接続することにより、端子Ｔ１２と端子Ｔ１３とを電気的に接続している。フレキシブル基板３は、端子Ｔ１４に接続されている。なお、端子Ｔ１１と端子Ｔ１２との間を接続する配線Ｗ１については、図１４に示した構成例と同様に構成されており、詳細な説明を省略するが、その全部が第１領域Ａ１に位置している。
このような図１５に示した構成例においても、図１４に示した構成例と同様の効果が得られる。
図示した構成例は、図１４に示した構成例と比較して、第１基板ＳＵＢ１における第１領域Ａ１の構成が相違している。すなわち、第１基板ＳＵＢ１は、図１２に示した構成例と同様に、第１領域Ａ１において、端子Ｔ１１及び端子Ｔ１２に加えて、端子Ｔ１３と、端子Ｔ１４と、端子Ｔ１３と端子Ｔ１４との間を接続する配線Ｗ２と、を備えている。端子Ｔ１２及び端子Ｔ１３は、駆動ＩＣチップ１の直下に位置している。端子Ｔ１２は駆動ＩＣチップ１の短辺に沿って配置され、端子Ｔ１３は駆動ＩＣチップ１の長辺に沿って配置されている。端子Ｔ１４は、駆動ＩＣチップ１よりも第１基板ＳＵＢ１の基板端部ＳＵＢＡに近接する側に位置している。
駆動ＩＣチップ１は、図１３と同様に端子Ｔ１２、端子Ｔ１３に対応する位置に各々端子Ｔ２２、端子Ｔ２３を有し、端子Ｔ２２と端子Ｔ２３を駆動ＩＣチップ１の内部で電気的に接続することにより、端子Ｔ１２と端子Ｔ１３とを電気的に接続している。フレキシブル基板３は、端子Ｔ１４に接続されている。なお、端子Ｔ１１と端子Ｔ１２との間を接続する配線Ｗ１については、図１４に示した構成例と同様に構成されており、詳細な説明を省略するが、その全部が第１領域Ａ１に位置している。
このような図１５に示した構成例においても、図１４に示した構成例と同様の効果が得られる。
【0035】
図１６は、表示装置ＤＳＰの他の構成例を説明するための図である。
図示した構成例は、図９に示した構成例と比較して、駆動ＩＣチップ１がディスプレイドライバＤＤに加えて検出回路ＤＣも内蔵している点で相違している。回路基板５のアプリケーションプロセッサＡＰＰと駆動ＩＣチップ１との間には、伝送路が形成されている。これにより、アプリケーションプロセッサＡＰＰとディスプレイドライバＤＤとの間、アプリケーションプロセッサＡＰＰと検出回路ＤＣとの間では、それぞれ各種信号のやり取りが可能となるように構成されている。また、駆動ＩＣチップ１の内部においては、ディスプレイドライバＤＤと検出回路ＤＣとの間で各種信号のやり取りが可能となるように構成されている。
図示した構成例は、図９に示した構成例と比較して、駆動ＩＣチップ１がディスプレイドライバＤＤに加えて検出回路ＤＣも内蔵している点で相違している。回路基板５のアプリケーションプロセッサＡＰＰと駆動ＩＣチップ１との間には、伝送路が形成されている。これにより、アプリケーションプロセッサＡＰＰとディスプレイドライバＤＤとの間、アプリケーションプロセッサＡＰＰと検出回路ＤＣとの間では、それぞれ各種信号のやり取りが可能となるように構成されている。また、駆動ＩＣチップ１の内部においては、ディスプレイドライバＤＤと検出回路ＤＣとの間で各種信号のやり取りが可能となるように構成されている。
【0036】
図１７は、図１６に示した第１基板ＳＵＢ１の一構成例を示す平面図である。
第１基板ＳＵＢ１は、第１領域Ａ１に位置する端子Ｔ１１及び端子Ｔ１２と、端子Ｔ１１と端子Ｔ１２との間を接続する配線Ｗ１と、を備えている。端子Ｔ１２は、駆動ＩＣチップ１の直下に位置し、駆動ＩＣチップ１の長辺に沿って配置されている。
配線Ｗ１において、一端部Ｗ１１は、第１領域Ａ１の端子Ｔ１１から第２領域Ａ２に向かって延出している。他端部Ｗ１２は、第１領域Ａ１の端子Ｔ１２から第２領域Ａ２に向かって延出している。中途部Ｗ１３は、第２領域Ａ２に位置し、一端部Ｗ１１と他端部Ｗ１２との間を接続している。駆動ＩＣチップ１は、端子Ｔ１２に接続されている。駆動ＩＣチップ１は、図１３と同様に端子Ｔ１２に対応する位置に端子Ｔ２２を有し、端子Ｔ１２と端子Ｔ２２は電気的に接続されている。端子Ｔ２２と検出回路ＤＣは、駆動ＩＣチップ１の内部で電気的に接続され、信号の送受信を行っている。
このような構成例においても、上記の構成例と同様の効果が得られる。加えて、ＩＣチップ２を省略し、検出回路ＲＣが駆動ＩＣチップ１に内蔵されたことにより、フレキシブル基板３の小型化及び薄型化が可能となる。
第１基板ＳＵＢ１は、第１領域Ａ１に位置する端子Ｔ１１及び端子Ｔ１２と、端子Ｔ１１と端子Ｔ１２との間を接続する配線Ｗ１と、を備えている。端子Ｔ１２は、駆動ＩＣチップ１の直下に位置し、駆動ＩＣチップ１の長辺に沿って配置されている。
配線Ｗ１において、一端部Ｗ１１は、第１領域Ａ１の端子Ｔ１１から第２領域Ａ２に向かって延出している。他端部Ｗ１２は、第１領域Ａ１の端子Ｔ１２から第２領域Ａ２に向かって延出している。中途部Ｗ１３は、第２領域Ａ２に位置し、一端部Ｗ１１と他端部Ｗ１２との間を接続している。駆動ＩＣチップ１は、端子Ｔ１２に接続されている。駆動ＩＣチップ１は、図１３と同様に端子Ｔ１２に対応する位置に端子Ｔ２２を有し、端子Ｔ１２と端子Ｔ２２は電気的に接続されている。端子Ｔ２２と検出回路ＤＣは、駆動ＩＣチップ１の内部で電気的に接続され、信号の送受信を行っている。
このような構成例においても、上記の構成例と同様の効果が得られる。加えて、ＩＣチップ２を省略し、検出回路ＲＣが駆動ＩＣチップ１に内蔵されたことにより、フレキシブル基板３の小型化及び薄型化が可能となる。
【0037】
図１８は、図１６に示した第１基板ＳＵＢ１の他の構成例を示す平面図である。
図示した構成例は、図１７に示した構成例と比較して、端子Ｔ１１と端子Ｔ１２との間を接続する第１配線Ｗ１の全部が第１領域Ａ１に位置している点で相違している。端子Ｔ１２は、駆動ＩＣチップ１の直下に位置し、駆動ＩＣチップ１の短辺に沿って配置されている。
駆動ＩＣチップ１は、図１３と同様に端子Ｔ１２に対応する位置に端子Ｔ２２を有し、端子Ｔ１２と端子Ｔ２２は電気的に接続されている。端子Ｔ２２と端子Ｔ１２は、駆動ＩＣチップ１内部で電気的に接続されている。端子Ｔ２２と検出回路ＤＣは、駆動ＩＣチップ１内部で電気的に接続されている。
このような図１８に示した構成例においても、図１７に示した構成例と同様の効果が得られる。
図示した構成例は、図１７に示した構成例と比較して、端子Ｔ１１と端子Ｔ１２との間を接続する第１配線Ｗ１の全部が第１領域Ａ１に位置している点で相違している。端子Ｔ１２は、駆動ＩＣチップ１の直下に位置し、駆動ＩＣチップ１の短辺に沿って配置されている。
駆動ＩＣチップ１は、図１３と同様に端子Ｔ１２に対応する位置に端子Ｔ２２を有し、端子Ｔ１２と端子Ｔ２２は電気的に接続されている。端子Ｔ２２と端子Ｔ１２は、駆動ＩＣチップ１内部で電気的に接続されている。端子Ｔ２２と検出回路ＤＣは、駆動ＩＣチップ１内部で電気的に接続されている。
このような図１８に示した構成例においても、図１７に示した構成例と同様の効果が得られる。
【0038】
図１９Ａは、例えば図１０、図１２、図１７に対応し、本実施形態に適用可能な接続部材ＣＭの一構成例を示す断面図である。
図示した構成例は、接続部材ＣＭがフレキシブル配線基板７である場合に相当する。
図１９Ａでは、第１基板ＳＵＢ１において、配線Ｗ１の一端部Ｗ１１は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置し、端子Ｔ１１から第２領域まで延在し、第２領域内で中途部Ｗ１３に接続されている。端子Ｔ１１は、第３絶縁膜１３の上に位置し、第３絶縁膜１３を貫通するコンタクトホールを介して一端部Ｗ１１にコンタクトしている。
第２基板ＳＵＢ２において、リード線Ｌ及び端子Ｔ２は、第２基板ＳＵＢ２の外面ＳＢＡに位置している。
フレキシブル配線基板７は、ベース層７０、導電層７１、及び、カバー層７２を備えている。導電層７１は、ベース層７０の表示パネルＰＮＬと対向する側に位置し、第１基板ＳＵＢ１と対向する位置から第２基板ＳＵＢ２と対向する位置に亘って延出している。カバー層７２は、導電層７１を覆っている。導電層７１は、端子Ｔ１１と向かい合う位置でカバー層７２から露出し、導電性接着層４Ｃの導電粒子４４Ｃを介して端子Ｔ１１と電気的に接続されている。また、導電層７１は、端子Ｔ２と向かい合う位置でカバー層７２から露出し、導電性接着層４Ｄの導電粒子４５Ｄを介して端子Ｔ２と電気的に接続されている。これにより、端子Ｔ１１及び端子Ｔ２は、フレキシブル配線基板７の導電層７１を介して互いに電気的に接続される。なお、導電性接着層４Ｃ及び４Ｄは、例えばいずれも異方性導電膜である。フレキシブル配線基板７は、例えば熱圧着などの手法によって第１基板ＳＵＢ１及び第２基板ＳＵＢ２にそれぞれ接続される。
図１９Ｂは、例えば図１４、図１５、図１８に対応し、本実施形態に適用可能な接続部材ＣＭの他の構成例を示す断面図である。図１９Ｂでは、第１基板ＳＵＢ１において、配線Ｗ１の一端部Ｗ１１は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置し、第１領域内で中途部Ｗ１３に接続されている。その他の構造については図１９Ａと同様である。
図示した構成例は、接続部材ＣＭがフレキシブル配線基板７である場合に相当する。
図１９Ａでは、第１基板ＳＵＢ１において、配線Ｗ１の一端部Ｗ１１は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置し、端子Ｔ１１から第２領域まで延在し、第２領域内で中途部Ｗ１３に接続されている。端子Ｔ１１は、第３絶縁膜１３の上に位置し、第３絶縁膜１３を貫通するコンタクトホールを介して一端部Ｗ１１にコンタクトしている。
第２基板ＳＵＢ２において、リード線Ｌ及び端子Ｔ２は、第２基板ＳＵＢ２の外面ＳＢＡに位置している。
フレキシブル配線基板７は、ベース層７０、導電層７１、及び、カバー層７２を備えている。導電層７１は、ベース層７０の表示パネルＰＮＬと対向する側に位置し、第１基板ＳＵＢ１と対向する位置から第２基板ＳＵＢ２と対向する位置に亘って延出している。カバー層７２は、導電層７１を覆っている。導電層７１は、端子Ｔ１１と向かい合う位置でカバー層７２から露出し、導電性接着層４Ｃの導電粒子４４Ｃを介して端子Ｔ１１と電気的に接続されている。また、導電層７１は、端子Ｔ２と向かい合う位置でカバー層７２から露出し、導電性接着層４Ｄの導電粒子４５Ｄを介して端子Ｔ２と電気的に接続されている。これにより、端子Ｔ１１及び端子Ｔ２は、フレキシブル配線基板７の導電層７１を介して互いに電気的に接続される。なお、導電性接着層４Ｃ及び４Ｄは、例えばいずれも異方性導電膜である。フレキシブル配線基板７は、例えば熱圧着などの手法によって第１基板ＳＵＢ１及び第２基板ＳＵＢ２にそれぞれ接続される。
図１９Ｂは、例えば図１４、図１５、図１８に対応し、本実施形態に適用可能な接続部材ＣＭの他の構成例を示す断面図である。図１９Ｂでは、第１基板ＳＵＢ１において、配線Ｗ１の一端部Ｗ１１は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置し、第１領域内で中途部Ｗ１３に接続されている。その他の構造については図１９Ａと同様である。
【0039】
図２０Ａは、例えば図１０、図１２、図１７に対応し、本実施形態に適用可能な接続部材ＣＭの他の構成例を示す断面図である。
図示した構成例は、接続部材ＣＭが導電ペースト８である場合に相当する。第１基板ＳＵＢ１の第１領域Ａ１には、第２基板ＳＵＢ２との段差を緩和するためのフィレット８１が配置されている。導電ペースト８は、例えば樹脂材料に銀などの導電材料を分散させたものである。この導電ペースト８は、端子Ｔ１１の上、フィレット８１の斜面上、及び、端子Ｔ２の上にそれぞれ配置され、互いに繋がっている。これにより、端子Ｔ１１及び端子Ｔ２は、導電ペースト８を介して互いに電気的に接続される。このような導電ペースト８は、例えば、ディスペンサもしくはスクリーン印刷版を用いて塗布された後に、紫外線照射もしくは加熱による硬化処理がなされて得られるものである。図２０Ａでは、第１基板ＳＵＢ１において、配線Ｗ１の一端部Ｗ１１は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置し、端子Ｔ１１から第２領域まで延在し、第２領域内で中途部Ｗ１３に接続されている。
図２０Ｂは、例えば図１４、図１５、図１８に対応し、本実施形態に適用可能な接続部材ＣＭの他の構成例を示す断面図である。図２０Ｂでは、第１基板ＳＵＢ１において、配線Ｗ１の一端部Ｗ１１は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置し、第１領域内で中途部Ｗ１３に接続されている。その他の構造については図２０Ａと同様である。
図示した構成例は、接続部材ＣＭが導電ペースト８である場合に相当する。第１基板ＳＵＢ１の第１領域Ａ１には、第２基板ＳＵＢ２との段差を緩和するためのフィレット８１が配置されている。導電ペースト８は、例えば樹脂材料に銀などの導電材料を分散させたものである。この導電ペースト８は、端子Ｔ１１の上、フィレット８１の斜面上、及び、端子Ｔ２の上にそれぞれ配置され、互いに繋がっている。これにより、端子Ｔ１１及び端子Ｔ２は、導電ペースト８を介して互いに電気的に接続される。このような導電ペースト８は、例えば、ディスペンサもしくはスクリーン印刷版を用いて塗布された後に、紫外線照射もしくは加熱による硬化処理がなされて得られるものである。図２０Ａでは、第１基板ＳＵＢ１において、配線Ｗ１の一端部Ｗ１１は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置し、端子Ｔ１１から第２領域まで延在し、第２領域内で中途部Ｗ１３に接続されている。
図２０Ｂは、例えば図１４、図１５、図１８に対応し、本実施形態に適用可能な接続部材ＣＭの他の構成例を示す断面図である。図２０Ｂでは、第１基板ＳＵＢ１において、配線Ｗ１の一端部Ｗ１１は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置し、第１領域内で中途部Ｗ１３に接続されている。その他の構造については図２０Ａと同様である。
【0040】
図２１Ａは、例えば図１０、図１２、図１７に対応し、本実施形態に適用可能な接続部材ＣＭの他の構成例を示す断面図である。
図示した構成例は、接続部材ＣＭがワイヤ９である場合に相当する。ワイヤ９は、端子Ｔ１１及び端子Ｔ２にそれぞれ接続されている。これにより、端子Ｔ１１及び端子Ｔ２は、ワイヤ９を介して互いに電気的に接続される。このようなワイヤ９は、例えば、ワイヤボンディングなどの手法で接続される。図２１Ａでは、第１基板ＳＵＢ１において、配線Ｗ１の一端部Ｗ１１は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置し、端子Ｔ１１から第２領域まで延在し、第２領域内で中途部Ｗ１３に接続されている。
図２１Ｂは、例えば図１４、図１５、図１８に対応し、本実施形態に適用可能な接続部材ＣＭの他の構成例を示す断面図である。図２１Ｂでは、第１基板ＳＵＢ１において、配線Ｗ１の一端部Ｗ１１は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置し、第１領域内で中途部Ｗ１３に接続されている。その他の構造については図２０Ａと同様である。
図示した構成例は、接続部材ＣＭがワイヤ９である場合に相当する。ワイヤ９は、端子Ｔ１１及び端子Ｔ２にそれぞれ接続されている。これにより、端子Ｔ１１及び端子Ｔ２は、ワイヤ９を介して互いに電気的に接続される。このようなワイヤ９は、例えば、ワイヤボンディングなどの手法で接続される。図２１Ａでは、第１基板ＳＵＢ１において、配線Ｗ１の一端部Ｗ１１は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置し、端子Ｔ１１から第２領域まで延在し、第２領域内で中途部Ｗ１３に接続されている。
図２１Ｂは、例えば図１４、図１５、図１８に対応し、本実施形態に適用可能な接続部材ＣＭの他の構成例を示す断面図である。図２１Ｂでは、第１基板ＳＵＢ１において、配線Ｗ１の一端部Ｗ１１は、例えば第１絶縁膜１１と第３絶縁膜１３との間に位置し、第１領域内で中途部Ｗ１３に接続されている。その他の構造については図２０Ａと同様である。
【0041】
図２２は、表示装置ＤＳＰの他の構成例を説明するための図である。
図示した構成例は、上記した各構成例と比較して、接続部材ＣＭ及びフレキシブル基板３の機能を兼ね備えた単一のフレキシブル基板１００を備えた点で相違している。すなわち、フレキシブル基板１００は、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接続するための第１部分１１０と、第１基板ＳＵＢ１と外部回路基板５とを接続するための第２部分１２０と、を含んでいる。第１部分１１０は、平面視で、表示パネルＰＮＬの外側にはみ出さず、図示した例では第１基板ＳＵＢ１の端部よりも内側に位置している。
図示した構成例は、上記した各構成例と比較して、接続部材ＣＭ及びフレキシブル基板３の機能を兼ね備えた単一のフレキシブル基板１００を備えた点で相違している。すなわち、フレキシブル基板１００は、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接続するための第１部分１１０と、第１基板ＳＵＢ１と外部回路基板５とを接続するための第２部分１２０と、を含んでいる。第１部分１１０は、平面視で、表示パネルＰＮＬの外側にはみ出さず、図示した例では第１基板ＳＵＢ１の端部よりも内側に位置している。
【0042】
図２３は、図２２に示した第１基板ＳＵＢ１及び第２基板ＳＵＢ２の一部を拡大した平面図である。なお、図中において、フレキシブル基板１００は点線で示している。
第１基板ＳＵＢ１は、第１領域Ａ１において、複数の端子Ｔ１１を備えた端子群ＴＧ１と、複数のダミー端子ＴＤを備えた端子群ＴＧＤと、複数の端子Ｔ３０を備えた端子群ＴＧ３と、を備えている。なお、ダミー端子ＴＤは、必要に応じて設けられるものであって、その個数は任意であり、省略される場合もあり得る。端子Ｔ１１、ダミー端子ＴＤ、及び、端子Ｔ３０は、第１基板ＳＵＢ１の基板端部ＳＵＢＡに沿って同一直線上に位置している。
第２基板ＳＵＢ２は、複数の端子Ｔ２を備えた端子群ＴＧ２を備えている。なお、第２基板ＳＵＢ２は、端子Ｔ２の他に、必要に応じてダミー端子を備えていても良い。端子Ｔ２は、第２基板ＳＵＢ２の基板端部ＳＵＢＥに沿って同一直線上に位置している。
端子Ｔ１１は、フレキシブル基板１００の第１部分１１０により、端子Ｔ２と電気的に接続される。端子Ｔ１１及びＴ２の接続構造については、例えば、図１９を参照して説明した構成例が適用可能である。端子Ｔ１１の各々は、配線Ｗ１と接続されている。配線Ｗ１は、第２領域Ａ２に向かって延出している。図示した例では、図１４などを参照して説明したように、配線Ｗ１の中途部が第１領域Ａ１に位置している。なお、配線Ｗ１の中途部は、図１０などを参照して説明したように、第２領域Ａ２に位置していても良い。配線Ｗ１の端部は、図１０などと同様に端子Ｔ３０に接続されても良いし、図１２などと同様に駆動ＩＣチップ１に接続される端子に接続されても良い。
端子Ｔ３０は、主に、駆動ＩＣチップ１と電気的に接続された端子であり、上記の通り、端子Ｔ１１と電気的に接続された端子を含む場合もあり得る。
このような構成例においては、フレキシブル基板１００の第１部分１１０は、端子群ＴＧ１の各端子Ｔ１１と、端子群ＴＧ２の各端子Ｔ２とを接続し、フレキシブル基板１００の第２部分１２０は、端子群ＴＧ３の各端子Ｔ３０と接続される。このような構成例によれば、接続部材ＣＭ及びフレキシブル基板３を別個に設けた場合と比較して、１度の実装プロセスでフレキシブル基板１００の第１部分１１０及び第２部分１２０を接続することができ、製造工程を簡素化することが可能となる。
第１基板ＳＵＢ１は、第１領域Ａ１において、複数の端子Ｔ１１を備えた端子群ＴＧ１と、複数のダミー端子ＴＤを備えた端子群ＴＧＤと、複数の端子Ｔ３０を備えた端子群ＴＧ３と、を備えている。なお、ダミー端子ＴＤは、必要に応じて設けられるものであって、その個数は任意であり、省略される場合もあり得る。端子Ｔ１１、ダミー端子ＴＤ、及び、端子Ｔ３０は、第１基板ＳＵＢ１の基板端部ＳＵＢＡに沿って同一直線上に位置している。
第２基板ＳＵＢ２は、複数の端子Ｔ２を備えた端子群ＴＧ２を備えている。なお、第２基板ＳＵＢ２は、端子Ｔ２の他に、必要に応じてダミー端子を備えていても良い。端子Ｔ２は、第２基板ＳＵＢ２の基板端部ＳＵＢＥに沿って同一直線上に位置している。
端子Ｔ１１は、フレキシブル基板１００の第１部分１１０により、端子Ｔ２と電気的に接続される。端子Ｔ１１及びＴ２の接続構造については、例えば、図１９を参照して説明した構成例が適用可能である。端子Ｔ１１の各々は、配線Ｗ１と接続されている。配線Ｗ１は、第２領域Ａ２に向かって延出している。図示した例では、図１４などを参照して説明したように、配線Ｗ１の中途部が第１領域Ａ１に位置している。なお、配線Ｗ１の中途部は、図１０などを参照して説明したように、第２領域Ａ２に位置していても良い。配線Ｗ１の端部は、図１０などと同様に端子Ｔ３０に接続されても良いし、図１２などと同様に駆動ＩＣチップ１に接続される端子に接続されても良い。
端子Ｔ３０は、主に、駆動ＩＣチップ１と電気的に接続された端子であり、上記の通り、端子Ｔ１１と電気的に接続された端子を含む場合もあり得る。
このような構成例においては、フレキシブル基板１００の第１部分１１０は、端子群ＴＧ１の各端子Ｔ１１と、端子群ＴＧ２の各端子Ｔ２とを接続し、フレキシブル基板１００の第２部分１２０は、端子群ＴＧ３の各端子Ｔ３０と接続される。このような構成例によれば、接続部材ＣＭ及びフレキシブル基板３を別個に設けた場合と比較して、１度の実装プロセスでフレキシブル基板１００の第１部分１１０及び第２部分１２０を接続することができ、製造工程を簡素化することが可能となる。
【0043】
以上説明したように、本実施形態によれば、狭額縁化が可能なセンサ付き表示装置を提供することができる。
【0044】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0045】
ＤＳＰ…表示装置 ＰＮＬ…表示パネル ＳＳ…センサ
ＳＵＢ１…第１基板 Ａ１…第１領域 Ａ２…第２領域
ＳＵＢ２…第２基板
１…ＩＣチップ ２…駆動ＩＣチップ ３…フレキシブル基板
Ｒｘ…検出電極 Ｔｘ…センサ駆動電極
ＣＭ…接続部材 ７…フレキシブル配線基板 ８…導電ペースト ９…ワイヤ
ＤＤ…ディスプレイドライバ ＤＣ…検出回路
ＳＵＢ１…第１基板 Ａ１…第１領域 Ａ２…第２領域
ＳＵＢ２…第２基板
１…ＩＣチップ ２…駆動ＩＣチップ ３…フレキシブル基板
Ｒｘ…検出電極 Ｔｘ…センサ駆動電極
ＣＭ…接続部材 ７…フレキシブル配線基板 ８…導電ペースト ９…ワイヤ
ＤＤ…ディスプレイドライバ ＤＣ…検出回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19A】
【図19B】
【図20A】
【図20B】
【図21A】
【図21B】
【図22】
【図23】