▶ イクシス・リミテッド・ライアビリティ・カンパニーの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-05-29
(45)【発行日】2023-06-06
(54)【発明の名称】自己発電式電子ヒューズ
(51)【国際特許分類】
H03K 17/00 20060101AFI20230530BHJP
H03K 17/687 20060101ALI20230530BHJP
H02H 7/00 20060101ALI20230530BHJP
H01L 21/822 20060101ALI20230530BHJP
H01L 27/04 20060101ALI20230530BHJP
【ＦＩ】
H03K17/00 A
H03K17/687 A
H02H7/00 B
H01L27/04 V
【請求項の数】
16
(21)【出願番号】P 2021086649
(22)【出願日】2021-05-24
(62)【分割の表示】P 2018190969の分割
【原出願日】2018-10-09
(65)【公開番号】P2021153302
(43)【公開日】2021-09-30
【審査請求日】2021-05-24
(31)【優先権主張番号】15/729,560
(32)【優先日】2017-10-10
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】518270252
【氏名又は名称】イクシス・リミテッド・ライアビリティ・カンパニー
【氏名又は名称原語表記】ＩＸＹＳ， ＬＬＣ
(74)【代理人】
【識別番号】100145403
【弁理士】
【氏名又は名称】山尾 憲人
(74)【代理人】
【識別番号】100206140
【弁理士】
【氏名又は名称】大釜 典子
(72)【発明者】
【氏名】レオニード・エイ・ネイマン
【審査官】及川 尚人
(56)【参考文献】
【文献】米国特許第０５９０３１３９（ＵＳ，Ａ）
【文献】米国特許出願公開第２０１３／０１２１０４８（ＵＳ，Ａ１）
【文献】特表２０１５－５０７８１９（ＪＰ，Ａ）
【文献】特開２０１４－１２８００５（ＪＰ，Ａ）
【文献】特開２０１７－１７４７６５（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１６／００１３７８９（ＵＳ，Ａ１）
【文献】特開２００１－１９６９０８（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１２／００２５８０２（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０３Ｋ １７／００ー１７／７０
Ｈ０２Ｈ ７／００
Ｈ０１Ｌ ２１／８２２
(57)【特許請求の範囲】
【請求項1】
第一端子と；第二端子と；
ソース、ドレイン及びゲートを備える第一Ｎチャネル電界効果トランジスタ（ＮＦＥＴ）であって、前記第一ＮＦＥＴの前記ドレインが前記第一端子に連結されている第一ＮＦＥＴと；
アノードとカソードを備える第一ダイオードであって、前記第一ダイオードの前記アノードが前記第一ＮＦＥＴの前記ソースに連結され、前記第一ダイオードの前記カソードが前記第一ＮＦＥＴの前記ドレインに連結され、前記第一ＮＦＥＴおよび前記第一ダイオードは第一スイッチを含む、第一ダイオードと；
ソース、ドレイン及びゲートを備える第二ＮＦＥＴであって、前記第二ＮＦＥＴの前記ドレインが前記第二端子に連結され、前記第二ＮＦＥＴの前記ソースが第二ノードで前記第一ＮＦＥＴの前記ソースに連結されている第二ＮＦＥＴと；
第一電流ミラーとして前記第一ＮＦＥＴと連結された第三ＮＦＥＴであって、前記第三ＮＦＥＴを流れる電流は、前記第一ＮＦＥＴを流れる電流の１／１００である、第三ＮＥＦＥＴと；
第二電流ミラーとして前記第二ＮＦＥＴと連結された第四ＮＦＥＴであって、前記第四ＮＦＥＴを流れる電流は、前記第二ＮＦＥＴを流れる電流の１／１００である、第四ＮＥＦＥＴと；
アノードとカソードとを備える第二ダイオードであって、前記第二ダイオードの前記アノードが前記第二ＮＦＥＴの前記ソースに連結され、前記第二ダイオードの前記カソードが前記第二ＮＦＥＴの前記ドレインに連結され、前記第二ＮＦＥＴおよび前記第二ダイオードは第二スイッチを含む、第二ダイオードと；
アノードとカソードとを備える第三ダイオードであって、前記第三ダイオードの前記アノードが前記第一ダイオードの前記カソードに連結されている第三ダイオードと；
アノードとカソードとを備える第四ダイオードであって、前記第四ダイオードの前記アノードが前記第二ダイオードの前記カソードに連結され、前記第四ダイオードの前記カソードが第一ノードで前記第三ダイオードの前記カソードに連結されている第四ダイオードと；
第一の蓄電装置端子及び第二の蓄電装置端子を備える蓄電装置であって、前記蓄電装置は、前記第一ノードと前記第二ノードの間の充電電流経路に連結されている、蓄電装置と；
ツェナーダイオード、デプレッション型ＮＦＥＴおよび抵抗器を有する電流制限回路であって、前記電流制限回路は前記蓄電装置に流れる電流を前記抵抗器によって設定される充電電流に制限するように構成されており、前記ツェナーダイオードは、前記デプレッション型ＮＦＥＴのゲート電圧を固定するものであり、前記蓄電装置が充電することができる最大電圧は、前記デプレッション型ＮＦＥＴのＶＧＳ(ゲート・ソース間電圧)が前記ＶＧＳの閾値よりも低くなり、前記デプレッション型ＮＦＥＴがオフすることによって設定される、電流制限回路と；
前記蓄電装置に蓄積された電力によって電力を供給され、前記第一ＮＦＥＴの前記ゲートに連結され、前記第二ＮＦＥＴの前記ゲートに連結されている、スイッチ制御回路とを含み、
前記スイッチ制御回路は、前記蓄電装置の接地端と前記蓄電装置の電圧供給端との間に接続されており、かつ前記第一スイッチ及び前記第二スイッチの動作を制御するように連結されている自己発電式ヒューズ装置。
【請求項2】
前記第一ＮＦＥＴ、前記第二ＮＦＥＴ、前記第一ダイオード、前記第二ダイオード、前記第三ダイオード、前記第四ダイオード、前記蓄電装置、及び前記スイッチ制御回路を収納するハウジングを更に含み、前記第一端子及び前記第二端子が、前記自己発電式ヒューズ装置の外側からアクセス可能な前記自己発電式ヒューズ装置の唯一の電気端子である、請求項１に記載の自己発電式ヒューズ装置。
【請求項3】
前記第一ＮＦＥＴが第一ＮＦＥＴダイであり、前記第一ＮＦＥＴダイがボディダイオードを含み、前記第一ダイオードが前記第一ＮＦＥＴダイの前記ボディダイオードであり、前記第二ＮＦＥＴが第二ＮＦＥＴダイであり、前記第二ＮＦＥＴダイがボディダイオードを含み、前記第二ダイオードが前記第二ＮＦＥＴダイの前記ボディダイオードである、請求項１に記載の自己発電式ヒューズ装置。
【請求項4】
前記電流制限回路は、前記充電電流が前記第一ノードから、前記電流制限回路を通り、前記蓄電装置を通り、前記第二ノードに流れることができるように、前記充電電流経路に連結されている、請求項１に記載の自己発電式ヒューズ装置。
【請求項5】
前記充電電流は、前記抵抗器によって一定で固定されており、前記蓄電装置の電圧は直線的に増加する、請求項１に記載の自己発電式ヒューズ装置。
【請求項6】
２個の電気端子を備え、且つそれら２個の電気端子が外側からアクセス可能な唯一の電気端子である、請求項１に記載の自己発電式ヒューズ装置。
【請求項7】
前記第二ＮＦＥＴの前記ソースが導体を経由し前記第一ＮＦＥＴの前記ソースに直接連結されている、請求項１に記載の自己発電式ヒューズ装置。
【請求項8】
前記第二ＮＦＥＴの前記ソースが検知抵抗器を経由し前記第一ＮＦＥＴの前記ソースに連結されている、請求項１に記載の自己発電式ヒューズ装置。
【請求項9】
前記スイッチ制御回路が順次論理素子を含み、過負荷状態の検出に反応して前記順次論理素子が前記スイッチ制御回路によって設定される、請求項１に記載の自己発電式ヒューズ装置。
【請求項10】
前記スイッチ制御回路が順次論理素子及び押しボタンを含み、過負荷状態の検出に反応して前記順次論理素子が設定され、前記押しボタンが押されることに反応して前記順次論理素子がリセットされる、請求項１に記載の自己発電式ヒューズ装置。
【請求項11】
第一端子と；第二端子と；
前記第一端子がスイッチ手段を通して前記第二端子と短絡するように、選択的に閉じるための、および前記第一端子が前記スイッチ手段を通して前記第二端子に連結されないように、選択的に開放するための、スイッチ手段であって、前記スイッチ手段は第一スイッチと第二スイッチとを含み、前記スイッチ手段が選択的に閉じている時に前記第一スイッチおよび前記第二スイッチの両方が閉じ、前記スイッチ手段が選択的に開いている時に前記第一スイッチおよび前記第二スイッチの両方が開く、スイッチ手段と；
前記第一スイッチを流れる電流の１／１００である電流が流れる、第一電流ミラーと；
前記第二スイッチを流れる電流の１／１００である電流が流れる、第二電流ミラーと；
アノードとカソードとを備える第一ダイオードであって、前記第一ダイオードの前記カソードが前記第一端子に連結されている第一ダイオードと；
アノードとカソードとを備える第二ダイオードであって、前記第二ダイオードの前記カソードが前記第二端子に連結され、前記第二ダイオードの前記アノードが前記第一ダイオードの前記アノードに連結されている第二ダイオードと；
アノードとカソードとを備える第三ダイオードであって、前記第三ダイオードの前記アノードが前記第一ダイオードの前記カソードに連結されている第三ダイオードと；
アノードとカソードとを備える第四ダイオードであって、前記第四ダイオードの前記アノードが前記第二ダイオードの前記カソードに連結され、前記第四ダイオードの前記カソードがノードで前記第三ダイオードの前記カソードに連結されている第四ダイオードと；
第一の蓄電装置端子および第二の蓄電装置端子を備える蓄電装置であって、前記蓄電装置は充電電流経路に連結されており、前記充電電流経路は前記ノードから延長し、次に前記蓄電装置を通過する、蓄電装置と；
ツェナーダイオード、デプレッション型ＮＦＥＴおよび抵抗器を有する電流制限回路であって、前記電流制限回路は前記蓄電装置に流れる電流を前記抵抗器によって設定される充電電流に制限するように構成されており、前記ツェナーダイオードは、前記デプレッション型ＮＦＥＴのゲート電圧を固定するものであり、前記蓄電装置が充電することができる最大電圧は、前記デプレッション型ＮＦＥＴのＶＧＳ(ゲート・ソース間電圧)が前記ＶＧＳの閾値よりも低くなり、前記デプレッション型ＮＦＥＴがオフすることによって設定される、電流制限回路と；
前記蓄電装置に蓄積された電力によって電力を供給され、前記スイッチ手段を制御するために連結されているスイッチ制御回路と；
前記スイッチ手段、前記第一ダイオード、前記第二ダイオード、前記第三ダイオード、前記第四ダイオード、前記蓄電装置、及び前記スイッチ制御回路を収納するハウジングを含み、
前記スイッチ制御回路は、前記蓄電装置の接地端と前記蓄電装置の電圧供給端との間に接続されている自己発電式ヒューズ装置。
【請求項12】
前記第一端子および前記第二端子は、前記自己発電式ヒューズ装置の外側からアクセスできる前記自己発電式ヒューズ装置の唯一の電気端子である、請求項１１に記載の自己発電式ヒューズ装置。
【請求項13】
前記スイッチ手段がＮチャネル電界効果トランジスタ（ＮＦＥＴ）を含む自己発電式ヒューズ装置であり、前記ＮＦＥＴおよび前記第一ダイオードが同じ半導体ダイの一部である、請求項１２に記載の自己発電式ヒューズ装置。
【請求項14】
前記電流制限回路は、前記充電電流が前記ノードから、次に前記電流制限回路を通り、次に前記蓄電装置を通って流れることができるように、前記充電電流経路に連結されている、請求項１１に記載の自己発電式ヒューズ装置。
【請求項15】
前記充電電流は、前記抵抗器によって一定で固定されており、前記蓄電装置の電圧は直線的に増加する、請求項１１に記載の自己発電式ヒューズ装置。
【請求項16】
前記スイッチ制御回路が、前記第一電流ミラーの一部である第一トランジスタと； 前記第二電流ミラーの一部である第二トランジスタとを含む、請求項１１に記載の自己発電式ヒューズ装置。
【発明の詳細な説明】
【技術分野】
【0001】
記載した実施例は電子ヒューズ、及び関連する構造と方法に関するものである。
【背景技術】
【0002】
ヒューズは通常、保護すべき電気回路への電流経路に配置される保護装置である。装置にとって危険な状態（例えば電気回路による大電流引き込み）が発生する前に、ヒューズが溶断または作動または開放する。通常、大電流がヒューズを通ると、何らかの方法でヒューズが溶解する。その結果、ヒューズの二端子間の電気的接続が切断される。ヒューズが切れることにより、ヒューズから電子回路への電流が停止する。ヒューズは、溶断または作動することがなければ、完全な電子回路への電流経路の低抵抗部として機能する。ヒューズには様々な種類がある。ヒューズは様々な条件で溶断または作動するように設計される。溶断または作動時に破壊される種類のヒューズの場合、回路を再び動作させるためには、通常、溶断したヒューズを回路から取り除き新しいヒューズと交換する必要がある。そのため、ヒューズの交換費用が高くなる可能性がある。一般的に電子ヒューズ（または「ｅヒューズ）と呼ばれるヒューズは、（あらかじめ設定した潜在的な危険状態になるため）作動しても破壊されない種類のヒューズである。逆に、電子ヒューズが作動しても、再び導通するようにリセットすることができる。改善されたｅヒューズが望まれる。
【発明の概要】
【0003】
第一の新規な特徴として、２個の電気端子を備え、且つそれら２個の電気端子が外側からアクセス可能な唯一の電気端子である電子ヒューズ装置が、自己発電式となっている。自己発電式電子ヒューズ装置は、第一ヒューズ装置パッケージ端子、第二ヒューズ装置パッケージ端子、第一スイッチ、第二スイッチ、第一ダイオード、第二ダイオード、第三ダイオード、第四ダイオード、蓄電装置、及びスイッチ制御回路を含む。第一スイッチに第一端子、第二端子、第三端子がある。第一スイッチの第一端子は、第一ヒューズ装置パッケージ端子に連結されている。第一ダイオードにアノードとカソードがある。第一ダイオードのカソードは、第一スイッチの第一端子に連結されている。第一ダイオードのアノードは、第一スイッチの第二端子に連結されている。第二スイッチに第一端子、第二端子、第三端子がある。第二スイッチの第一端子は、第二ヒューズ装置パッケージ端子に連結されている。第二スイッチの第二端子は、第一スイッチの第二端子に第二ノードで連結されている。第二ダイオードにアノードとカソードがある。第二ダイオードのカソードは、第二スイッチの第一端子に連結されている。第二ダイオードのアノードは、第二スイッチの第二端子に連結されている。第三ダイオードにアノードとカソードがある。第三ダイオードのアノードは、第一ダイオードのカソードに連結されている。第四ダイオードにアノードとカソードがある。第四ダイオードのアノードは、第二ダイオードのカソードに連結されている。第四ダイオードのカソードは、第三ダイオードのカソードに第一ノードで連結されている。蓄電装置は、充電電流経路の第一ノードと第二ノードの間に連結されている。第一及び第二スイッチの第三端子に連結されているスイッチ制御回路は、蓄電装置に蓄電された電力によって電力が供給されている。第一スイッチ、第二スイッチ、第一ダイオード、第二ダイオード、第三ダイオード、第四ダイオード、蓄電装置、及びスイッチ制御回路がハウジングに収納されており、自己発電式電子ヒューズ装置の外側からアクセス可能な自己発電式電子ヒューズ装置の電気端子は、第一及び第二ヒューズ装置パッケージ端子のみである。
【0004】
一例では、第一スイッチが第一ＮＦＥＴ、第一ダイオードが第一ＮＦＥＴのボディダイオードとなる。同様に、第二スイッチが第二ＮＦＥＴ、第二ダイオードが第二ＮＦＥＴのボディダイオードとなる。蓄電装置が充電されておらず、過負荷状態でなければ、ＡＣ電流が自己発電式電子ヒューズ装置を通して導通するように第一及び第二スイッチが閉じている。ＡＣ電流（正または負）は、第一ヒューズ装置パッケージ端子から、第一スイッチを通り、第二スイッチを通って流れ、第二ヒューズ装置パッケージ端子を経由して自己発電式電子ヒューズ装置から出る。
【0005】
蓄電装置を充電するために、第一及び第二スイッチが開く。第一及び第二スイッチが開いていると、ＡＣ電流の最初の半周期に、第一電流経路の電流によって蓄電装置が充電される場合がある。第一の電流経路は、第一ヒューズ装置パッケージ端子から、第三ダイオードを通って第一ノードに行き、蓄電装置を通って第二ノードへ行き、第二ダイオードを通って第二ヒューズ装置パッケージ端子に繋がっている。また、第一及び第二スイッチが開いていると、ＡＣ電流の二番目の半周期に、第二電流経路の電流によって蓄電装置が充電される場合がある。第二の電流経路は、第二ヒューズ装置パッケージ端子から、第四ダイオードを通って第一ノードに行き、蓄電装置を通って第二ノードへ行き、第一ダイオードを通って第一ヒューズ装置パッケージ端子につながる。蓄電装置に充電の必要がなく、半周期に過負荷状態がなければ、第一及び第二スイッチが半周期の間ずっと閉じたままになり、半周期の間蓄電装置への充電はない。
【0006】
自己発電式電子ヒューズ装置の一例として、第一ノードから第二ノードに流れる充電電流が、電流制限回路を流れる。電流制限回路はデプリーションモードのＮＦＥＴを含む。電流制限回路の抵抗器が、電流制限回路を通ることのできる最大充電電流を設定する。そのため、蓄電装置を充電できる最大充電電流も決まる。電流制限回路のツェナーダイオードが、蓄電装置を充電することのできる最大電圧を設定する。
【0007】
第二の新規な特徴として、ＡＣ電流を自己発電式電子ヒューズ装置を通って導通させる方法をとっている。定常状態の動作条件では、蓄電装置の電圧は１２ボルトの電圧閾値未満になるが、電流検出信号は自己発電式ヒューズ装置を流れる電流が５０ミリアンペアの電流閾値を下回っていないことを示す。自己発電式電子ヒューズ装置の第一及び第二スイッチはＯＮで、導電している。この方法では、電流検出信号が電流が５０ミリアンペアの電流閾値を下回ったことを示すまで待機する。電流が５０ミリアンペアの電流閾値を下回ったことを示す電流検出信号に反応して、第一及び第二スイッチがＯＦＦになる。その時点で、蓄電装置の充電が開始される。充電電流が蓄電装置を通過して流れると、蓄電装置の電圧が上昇して１２ボルトを超える。蓄電装置の充電は、第一及び第二スイッチがＯＦＦの状態のまま引き続き行われる。蓄電装置が１５ボルトまで充電されると、第一及び第二スイッチが閉じる。通常、第一及び第二スイッチが閉じている期間に自己発電式電子ヒューズ装置を流れる瞬時交流電流の絶対量は、第一及び第二スイッチが開き蓄電装置が充電されている期間に自己発電式電子ヒューズ装置を流れる瞬時交流電流の絶対量よりも大きい。ＡＣ負荷電流が低いとき（例えば５０ミリアンペア未満）に、この蓄電器に充電するために第一及び第二スイッチを開くだけで、負荷への入力電流としてヒューズを流れるＡＣ負荷電流による障害が最小化される。蓄電装置が１５ボルトまで充電され、第一及び第二スイッチが閉じると、過電流状態が検出されるか、蓄電装置の電圧が１２ボルトの電圧閾値未満に下がるまで、第一及び第二スイッチが閉じたままになる。
【0008】
蓄電装置が１２ボルトの電圧閾値未満の電圧まで放電すると、ＡＣ負荷電流が低いとき（例えば５０ミリアンペア未満）に第一及び第二スイッチが蓄電器の充電のために開く。自己発電式電子ヒューズ装置を通る電流が蓄電器を充電するのに充分ではない場合、両方のスイッチが開いたままになり、負荷は蓄電器の充電回路を通してＡＣ電源に接続されたままになる。負荷電流は蓄電器充電回路を流れることができる。蓄電装置が（例えば１５ボルトまで）充電されると、自己発電式電子ヒューズ装置がスイッチを閉じる。そうでない場合はスイッチが開いたままになる。
【0009】
その他の詳細及び実施例及び方法は、以下の詳細記述に記載する。この要旨では発明の定義を目的としない。発明は請求項で定義する。
【図面の簡単な説明】
【0010】
添付の図面は、数字が部品を示し、発明の実施例を示している。
【図4】図４は、図１の自己発電式電子ヒューズ装置の蓄電装置が、第一ヒューズ装置パッケージ端子Ｔ１の電圧ＶＴ１が第二ヒューズ装置パッケージ端子Ｔ２の電圧ＶＴ２よりも高い場合にどのように充電されるかを示す図である。
【発明を実施するための形態】
【0011】
添付図に例示した、発明のいくつかの実施例について詳細に説明する。以下の説明で、「開いている」スイッチは「ＯＦＦ状態」とし、「閉じている」スイッチは「ＯＮ状態」として記載する。スイッチを「ＯＮにする」、またはスイッチを「入れる」、またはスイッチを「閉じる」という表現は、スイッチを「ＯＮ状態」にすることを意味する。スイッチを「ＯＦＦにする」、またはスイッチを「切る」、またはスイッチを「開く」という表現は、スイッチを「ＯＦＦ状態」にすることを意味する。
【0012】
図１は一つの新規な特徴についての自己発電式電子ヒューズ装置１の透視図である。「電子ヒューズ」装置は「ｅヒューズ」とも呼ぶ。自己発電式電子ヒューズ装置１は、第一ヒューズ装置パッケージ端子２、第二ヒューズ装置パッケージ端子３、及び絶縁性ハウジング４で構成される。一つの例では、ハウジング４は一つまたはそれ以上の射出成形プラスチック部品で、電子回路をハウジング内に密閉し収納するために一緒に取り付けられる。ハウジング４内の空間となる箇所を埋めるために注封材料が提供される。第一及び第二ヒューズ装置パッケージ端子２及び３は、ハウジングから延びるプレス加工された金属シートである。それらは、自己発電式ヒューズ装置の外側からアクセスできる自己発電式ヒューズ装置１の唯一の電気端子である。自己発電式電子ヒューズ装置１の形状とサイズは、ヒューズレセプタクルに押し込むことのできる形状とサイズである。自己発電式電子ヒューズ装置１は、従来の標準的なヒューズを含め、ヒューズに適したどのような形状及びサイズでも構わない。図１に示した自己発電式電子ヒューズ装置１の特有の形状とサイズは、可能性のある形状とサイズの一つを示したに過ぎない。
【0013】
図２は自己発電式電子ヒューズ装置１の底面を示す透視図である。
【0014】
図３は自己発電式電子ヒューズ装置１の回路図である。自己発電式電子ヒューズ装置１は、第一ヒューズ装置パッケージ端子Ｔ１ ２、第二ヒューズ装置パッケージ端子Ｔ２ ３、ハウジング４、第一スイッチＳＷ１ ５、第二スイッチＳＷ２ ６、第一ダイオードＤ１ ７、第二ダイオードＤ２ ８、第三ダイオードＤ３ ９、第４ダイオードＤ４ １０、蓄電装置Ｃ１ １１、電流制限回路１２、及びスイッチ制御回路１３で構成される。これらの端子及び電子部品は、プリント基板に搭載してもよい。回路には、ＶＲＥＣＴノードＮ１ １４、仮想接地ノードＮ２ １５、第一端子ノードＮ３ １６、第二端子ノードＮ４ １７、及びＶＳＵＰ＋ノードＮ５ １８が含まれる。一般的には、自己発電式電子ヒューズ装置１を通る大電流による過負荷電流状態がない場合は、自己発電式電子ヒューズ装置１は低抵抗電気導体またはショートとして機能する。そのため、第一ヒューズ装置パッケージ端子Ｔ１と第二ヒューズ装置パッケージ端子Ｔ２の間のヒューズを通る低抵抗（＜１００ミリオーム）の電流経路が存在するために、スイッチＳＷ１及びＳＷ２はＯＮで導通しているべきである。しかし、過負荷電流状態が発生し、その時自己発電式電子ヒューズ装置に電流が通らないように自己発電式電子ヒューズ装置が「作動」する。そのため、スイッチＳＷ１及びＳＷ２はＯＦＦとなり導電しなくなる。図３の例では、過負荷電流状態で、４０アンペア以上が自己発電式電子ヒューズ装置を通過する状態である。スイッチ制御回路１３は、蓄電装置１１に保存された電力から電力を供給されている。
【0015】
図４は、第一ヒューズ装置パッケージ端子Ｔ１ ２の電圧ＶＴ１が第二ヒューズ装置パッケージ端子Ｔ２ ３の電圧ＶＴ２よりも高い場合に、どのように蓄電装置１１が充電されるかを示したものである。蓄電装置１１を充電するために、第一及び第二スイッチＳＷ１及びＳＷ２が開く。電流は、点線と矢印１９で示した第一電流経路を流れる。電流制限回路１２は、蓄電装置１１の電圧が特定の電圧閾値（この場合では１９ボルト）まで充電できるように電流が流れることを可能にする。しかし、電流制限回路１２は、蓄電装置１１の電圧が特定の電圧閾値を超えないように電流を制限または停止する。
【0016】
図５は、第一ヒューズ装置パッケージ端子Ｔ１ ２の電圧ＶＴ１が第二ヒューズ装置パッケージ端子Ｔ２ ３の電圧ＶＴ２よりも低い場合に、どのように蓄電装置１１が充電されるかを示したものである。再び、蓄電装置１１を充電するために、第一及び第二スイッチＳＷ１及びＳＷ２が開く。電流は、点線と矢印２０で示した第二電流経路を流れる。図４の電流の場合と同様、電流制限回路１２は、蓄電装置１１の電圧が電圧閾値（１９ボルト）まで充電できるように電流が流れるのを可能にする。しかし、電流制限回路１２は、蓄電装置１１の電圧が電圧閾値を超えないように電流を制限または停止する。
【0017】
自己発電式電子ヒューズ装置が正弦波ＡＣ電流経路になる場合には、スイッチＳＷ１及びＳＷ２がＯＦＦになっていると、図５の矢印２０の電流はＡＣ電流の半周期だけ流れる可能性がある。図４の矢印１９で示した電流は、スイッチＳＷ１及びＳＷ２がＯＦＦになっているとＡＣ電流の残りの半周期に流れる可能性のある電流である。
【0018】
図６は電流制限回路１２の一例を示した図である。この例では、電流制限回路１２に３個の入出力接続ノードまたはポイントがある。これらの入出力接続ノードまたはポイントは参照番号２１～２３で示している。これら３個のポイント２１～２３は図３で示した２１～２３と同じポイントである。電流制限回路１２は、デプレッション型Ｎチャネル電界効果トランジスタ（ＮＦＥＴ）２４、ツェナーダイオード２５、及び２個の抵抗器２６及び２７で構成される。接地ノードＧＮＤは、図３の仮想接地ノードＮ２ １５である。ノードＮ１は、図３のＶＲＥＣＴノードＮ１ １４である。
【0019】
蓄電装置Ｃ１ １１が放電し、電圧が１２ボルト未満になったとする。Ｎ１ノードの電圧がＮ２ノードの電圧よりも高い場合、電流がＩＮポイント２１を経由して電流制限回路１２に流れることができる。デプレッション型ＮＦＥＴ２４が導通する。電流がドレイン２８から流れ、デプレッション型ＮＦＥＴ２４を通り、ソース２９を経由してデプレッション型ＮＦＥＴ２４から出る。電流はＯＵＴポイント２２から、蓄電装置１１を通り、ノードＮ２に流れる。矢印３６はこの充電電流の経路を示している。充電電流の振幅は抵抗器２６によって制限される。デプレッション型ＮＦＥＴ２４の閾値電圧はおよそマイナス４ボルトである。ＮＦＥＴ２４のゲート３０の電圧が低下し、ＮＦＥＴ２４のソースの電圧より４ボルト以上低くなると、ＮＦＥＴ２４がＯＦＦになる。抵抗器２６と２７の接続により、ＮＦＥＴ２４を通る電流が充分に高く、抵抗器２６全体の電圧降下が４ボルトに近づくと、ＮＦＥＴ２４がＯＦＦになり始める。電流量の減少により、抵抗器２６全体の電圧降下が減り、デプレッション型ＮＦＥＴのゲート３０の電圧がソースの電圧に対してネガティブではなくなる。その結果、デプレッション型ＮＦＥＴ２４により電流が、抵抗器２６によって設定されるピーク充電電流に制限される。ツェナーダイオード２５が、蓄電装置１１を充電することのできる最大電圧を設定する。充電電流により蓄電装置１１が充電されるにつれて、蓄電装置１１の電圧が増加する。しかし、ツェナーダイオード２５が、デプレッション型トランジスタ２４のゲート３０の電圧が１５ボルトを超えるのを防ぐため、蓄電装置１１の電圧はおよそ１９ボルト超過する。蓄電装置１１全体の電圧が１９ボルトに近づくと、デプレッション型ＮＦＥＴ２４のソース２９の電圧も１９ボルトに近づく。ＶＧＳがＶＧＳ閾値電圧のマイナス４ボルトに近づく。そのため、デプレッション型ＮＦＥＴ２４がＯＦＦになり始める。デプレッション型ＮＦＥＴ２４は、１９ボルト以上の蓄電器電圧に対してＯＮになることができず、導通することができない。
【0020】
図７は、蓄電装置１１の完全に放電した状態からの充電を示している。点線の波形３１は、蓄電装置の電圧を表している。それよりも薄い実線の波形３２は、５０ヘルツ、２４０ボルトＲＭＳ、ＡＣ電源の正弦波ＡＣ電圧を示している。自己発電式電子ヒューズ装置１は、はじめ正弦波ＡＣ電源の電流経路にはない。時間ｔ１は、正弦波ＡＣ電圧のゼロクロス時を表す。この時、この図の例では、自己発電式電子ヒューズ装置１はまだＡＣ電流経路にはない。正弦波ＡＣ電圧の電圧がゼロボルトから増加する。この特定の図の例では、自己発電式電子ヒューズ装置１はまず、時間ｔ２にＡＣ電流経路につながる。そのため、この時にＡＣ電圧がヒューズ全体に存在しないことを示すために、ＡＣ電圧波形３２を時間ｔ２の前に点線で示している。時間ｔ２以降、正弦波ＡＣ電圧の電圧がヒューズ装置パッケージ端子Ｔ１とＴ２の間の自己発電式電子ヒューズ装置１全体に存在する。そのため、蓄電装置１１はゼロボルトから充電を開始する。充電電流は電流制限回路１２の抵抗器２６によって一定で固定されている。そのため、波形３１で表された蓄電装置１１の電圧は非常に直線的に増加する。デプレッション型ＮＦＥＴ２４のゲートの電圧は１５ボルトで固定され、蓄電装置１１の電圧が時間ｔ３におよそ＋１９ボルトに達した時、蓄電器の充電が時間ｔ３で停止する。蓄電装置１１が電流制限回路１２の抵抗器２６によって設定された最大速度で充電した場合、最初に蓄電器が完全に放電してゼロボルトになった状態から蓄電器が＋１９ボルトまで充電された状態まで蓄電装置１１が充電するのにおよそ０．６ミリ秒かかる。１０ミリ秒が５０ヘルツＡＣ電圧正弦波の半周期である。つまり、蓄電装置１１は５０ヘルツＡＣ電圧正弦波の半周期のたった６％の期間しか完全に充電できない。時間ｔ２とｔ３の間の充電時間はそれほど短いのである。
【0021】
図７の例で、自己発電式電子ヒューズ装置１は、ＡＣ電圧波形の電圧が増加している時間ｔ２に、最初にＡＣ電流経路に連結されている。そのため、蓄電装置１１の電圧は増加し、ＡＣ電圧も増加する。また、必ずしもこれと同じケースばかりではない。別の例の自己発電式電子ヒューズ装置１は、ＡＣ電圧波形が減少している時に、最初にＡＣ電流経路に連結されている。そのような場合、ＡＣ波形の電圧が減少している時に蓄電装置１１の電圧は増加する。蓄電装置の充電がいつ始まるかに関わらず、最大充電電流は電流制限回路１２の抵抗器２６によって制限され設定される。
【0022】
蓄電装置１１が完全に放電した状態から初めて充電されると、図７に示したように１９ボルトまで充電される。その後、蓄電装置１１に蓄えられた電力が自己発電式電子ヒューズ装置の回路に電力を供給するために使用される。そのため、蓄電装置１１の電圧は減少し、最終的に再充電が必要になる。しかし、再充電動作では、蓄電装置１１は最大の１９ボルトまでは再充電されない。それどころか、以下に詳細を説明するとおり、コンパレータ回路が蓄電装置１１の電圧を監視する。コンパレータ回路が蓄電装置１１の電圧が１５ボルトの電圧閾値を超えたと判定すると、コンパレータ回路が蓄電装置１１のそれ以降の充電を停止する。充電の停止はスイッチＳＷ１及びＳＷ２を閉じることで行われる。従って、最初の蓄電器の充電後の再充電動作では、蓄電装置１１は１５ボルトの電圧閾値まで充電される。
【0023】
図８は、いくつかの「スイッチが開いた期間」、すなわち第一及び第二スイッチが開き蓄電装置１１を再充電可能なＣＴ１、ＣＴ２、ＣＴ３を示した単純化した波形図である。これらの期間は、自己発電式電子ヒューズ装置１を流れる正弦波ＡＣ電流１００に関連して示している。ここに示した特定の例では、第一及び第二スイッチの開放期間ＣＴ１及びＣＴ２が、ＡＣ電流の連続した半周期に発生する。次の半周期にはスイッチが開く期間はない。第三のスイッチ開放期間ＣＴ３は、次の半周期に発生する。そのように、ＡＣ電流の特定の半周期ごとにスイッチ開放期間と開放していない期間がある。ＡＣ電流の特定の半周期にスイッチの開放期間があるかどうかは、蓄電装置に再充電の必要があるかどうかによって左右される。図示した例、及び全ての例で、各「スイッチ開放期間」は常に１ミリ秒より短くなる。５０ヘルツ正弦波ＡＣ電流の半周期は１０ミリ秒である。参照値１０３は、そのような半周期の一つを示している。６０ヘルツ正弦波ＡＣ電流の半周期はおよそ８．３ミリ秒である。そのため、５０Ｈｚ及び６０ＨｚＡＣ電流では、各スイッチの開放期間は常に自己発電式電子ヒューズ装置を通る正弦波ＡＣ電流の半周期の１５％未満となる。例えば、半周期１０３の前半部１０１は、スイッチＳＷ１及びＳＷ２が閉じていて、蓄電装置は再充電していない。半周期１０３の後半部１０２（ＣＴ２）の期間、ＳＷ１及びＳＷ２は開いている。蓄電装置が充電されるのは、この後半部１０２（ＣＴ２）の間である。この後半部１０２で、蓄電装置が一定時間充電され、ゼロクロス時周辺で充電が短時間停止し、蓄電器の充電が再開する場合があるが、後半部１０２の間中、スイッチＳＷ１及びＳＷ２は開いている。
【0024】
図９は、システム３３で動作中の自己発電式電子ヒューズ１を示している。システム３３には、２４０ボルトＡＣ電源３７、負荷３５、自己発電式電子ヒューズ１が含まれる。自己発電式電子ヒューズ１を流れる電流が４０アンペアの過負荷電流を超えると、自己発電式電子ヒューズ１が作動する。その中のスイッチＳＷ１及びＳＷ２が開き、電流は自己発電式電子ヒューズ１を流れることができなくなる。自己発電式電子ヒューズ１は、以下のいずれかにならない限り、この開放（作動）状態のままになる：１）リセット押しボタン３４が押される、または２）自己発電式電子ヒューズ１が何らかの理由でＡＣ電源から切断される。自己発電式電子ヒューズ１は、ヒューズレセプタクルからヒューズを取り外すことにより、ＡＣ電源から切断することができる。また、自己発電式電子ヒューズ１は、ＡＣ電源３７をＯＦＦにすることによっても、ＡＣ電源から切断することができる。
【0025】
図１０は自己発電式電子ヒューズ装置１の詳細な回路図である。第一スイッチＳＷ１ ５は第一電源ＮＦＥＴで、第二スイッチＳＷ２ ６は第二電源ＮＦＥＴである。第一ダイオードＤ１ ７は、第一電源ＮＦＥＴ５のボディダイオードである。第一電源ＮＦＥＴと第一ダイオードは、同じ半導体ダイ（又はチップ：die）の部品である。第二ダイオードＤ２ ８は、第一電源ＮＦＥＴ６のボディダイオードである。これらのトランジスタに加え、第一電流ミラーＮＦＥＴ４０及び第二電流ミラーＮＦＥＴ４１がある。第一電流検知抵抗器４２は、第一電流ミラーＮＦＥＴ４０のソース４３と仮想接地ノードＮ２ １５の間に連結される。第一電流ミラーＮＦＥＴ４０のドレイン４４は、第一電源ＮＦＥＴ５のドレイン４５に連結される。電圧ＶＳ１は、第一検知抵抗器４２全体の電圧降下である。第一電流ミラーＮＦＥＴ４０のゲート４６は、第一電源ＮＦＥＴ５のゲート４７に連結される。第一電流ミラーＮＦＥＴ４０を通る電流は、第一電源ＮＦＥＴ５を流れる電流の１／１００である。第二電流検知抵抗器４８は、第二電流ミラーＮＦＥＴ４１のソース４９と仮想接地ノードＮ２ １５の間に連結される。第二電流ミラーＮＦＥＴ４１のドレイン５０は、第二電源ＮＦＥＴ６のドレイン５１に連結される。電圧ＶＳ２は、第二検知抵抗器４８全体の電圧降下である。第二電流ミラーＮＦＥＴ４１のゲート５２は、第二電源ＮＦＥＴ６のゲート５３に連結される。第二電流ミラーＮＦＥＴ４１を通る電流は、第二電源ＮＦＥＴ１４を流れる電流の１／１００である。第一電源ＮＦＥＴ５のソース５４は、仮想接地ノードＮ２ １５で第二電源ＮＦＥＴ６のソース５５に連結される。電圧降下ＶＳ１は、第一スイッチＳＷ１を流れる電流を示している。電圧降下ＶＳ２は、第二スイッチＳＷ２を流れる電流を示している。第一電源ＮＦＥＴと第一電流ミラーＮＦＥＴと第一ダイオードは、同じ第一半導体ダイの部品である。第二電源ＮＦＥＴと第二電流ミラーＮＦＥＴと第二ダイオードは、同じ第二半導体ダイの部品である。電流ミラーＮＦＥＴ４０及び４１の電流検知回路、及び電流検知抵抗器４２及び４８は、図３のスイッチ制御回路１３の一部だと考えられる。重要なことは、第一ヒューズ装置パッケージ端子Ｔ１から第一スイッチＳＷ１を通り、第二スイッチＳＷ２を通り、第二ヒューズ装置パッケージ端子Ｔ２までの主要電流経路には、電流検知回路または検知抵抗器がないということである。
【0026】
自己発電式電子ヒューズ装置１が、最初に負荷３５とともに直列でＡＣ電源３７と接続されているとき（図９参照）、第一及び第二スイッチ両方がＯＦＦ状態になる。蓄電装置１１はゼロボルトである。蓄電装置１１は、ダイオードＤ３またはＤ４、デプレッション型ＮＦＥＴ２４、抵抗器２６、及び、電源ＮＦＥＴ５及び６のうち一つのボディダイオードを通して充電を開始する。電圧閾値は、抵抗器５６及び５７を構成する抵抗器電圧分割器によって設定される。この電圧閾値は１５ボルトである。通常の再充電動作では、蓄電装置１１がこの１５ボルトの電圧閾値を超えるとすぐに、コンパレータ５８がＬｏｗからＨｉｇｈに遷移し、それによってヒューズ回路がスイッチＳＷ１及びＳＷ２をＯＮにすることを可能にする。上記の通りスイッチＳＷ１及びＳＷ２をＯＮにすることで、再充電サイクルが終了し、蓄電装置１１が１５ボルトになる。ただし、スイッチＳＷ１及びＳＷ２をＯＮにすることによって、負荷がＡＣ電源３７に連結される。スイッチＳＷ１及びＳＷ２が最初にＯＮになった時に自己発電式電子ヒューズ装置１を通る初期サージ電流を最小化するために、最初にＳＷ１及びＳＷ２のスイッチが入るタイミングは、ＡＣ入力電圧が電圧閾値未満に下がるまで遅延される。この電圧閾値は２０ボルトで、抵抗器５９及び６０を含む抵抗器電圧分割器によって設定される。ＡＣ入力電圧は、仮想接地ノードＮ２ １５の電圧と比較すると、整流された状態でＶＲＥＣＴノード１４の電圧である。スイッチＳＷ１及びＳＷ２のスイッチが入るタイミングが遅延するため、この最初の充電動作の間の蓄電装置１１の電圧が１５ボルトを超え、最大の１９ボルトに達する。この遅延の後、電圧閾値が２０ボルト未満に低下すると、コンパレータ６１がＬｏｗからＨｉｇｈに遷移する。これによってＯＲゲート６２の出力がＬｏｗからＨｉｇｈに遷移する。この時点で、２入力ＡＮＤゲート６３の両方の入力がデジタル論理Ｈｉｇｈ電圧のため、ＡＮＤゲート６３はデジタル論理Ｈｉｇｈ値をＮＡＮＤゲート６４のＬｏｗｅｒ入力リードに出力する。デジタル論理Ｈｉｇｈは、ＮＡＮＤゲート６４のもう一方の入力リードにも存在する。そのため、ＮＡＮＤゲート６４はＮＦＥＴ６５のゲートにデジタル論理Ｌｏｗ信号を出力する。ＮＦＥＴ６５のゲートのデジタル論理Ｌｏｗ信号により、ＮＦＥＴ６５がＯＦＦになる。ＮＦＥＴ６５のドレインの電圧が、プルアップ抵抗６６により、Ｈｉｇｈ論理レベルに引き上げられる。ドレインは、ゲートドライバ集積回路６７のＩＮＡ及びＩＮＢ端子に連結される。ゲートドライバ集積回路６７には、２個の非反転ローサイドゲートドライバが含まれる。ＩＮＡ端子は第一ゲートドライバの入力に連結され、ＯＵＴＡ端子は第一ゲートドライバの出力に連結される。ＩＮＢ端子は第二ゲートドライバの入力に連結され、ＯＵＴＢ端子は第二ゲートドライバの出力に連結される。両方のゲートドライバが、この時点で＋１９ボルトのノードＮ５の電圧によって供給されているイネーブル入力端子ＥＮＡ及びＥＮＢの仮想によって有効になる。結果的に、ゲートドライバは＋１９ボルトの電圧を第一及び第二スイッチＳＷ１及びＳＷ２で駆動する。これにより、第一及び第二スイッチＳＷ１及びＳＷ２がＯＮになる。
【0027】
図６に関連して上記で説明したとおり、トランジスタ２４はデプレッション型ＮＦＥＴである。ＡＣ入力電圧が蓄電装置の電圧よりも高い時にもＡＣ入力電圧の瞬間値に関係なく、一定の電流で蓄電装置１１を充電するために使用される。充電電流の振幅は、抵抗器２６全体の電圧降下によって設定される。蓄電装置１１の電圧がツェナーダイオード２５の１５ボルトの電圧閾値を超えると、デプレッション型ＮＦＥＴ２４のゲート３０がこの＋１５ボルトのツェナーダイオードの電圧で固定される。しかし、デプレッション型ＮＦＥＴ２４のソース２９の電圧は上昇し続ける。ソース２９の電圧がゲート３０の電圧をマイナス４ボルト超えると（つまりデプレッション型ＮＦＥＴのマイナス４ボルトのＶＧＳ閾値よりもマイナスになると）、デプレッション型ＮＦＥＴ２４がＯＦＦになる。これによって、蓄電装置１１の過充電と消費電力の増加を防ぐ。その結果、最初の充電動作の最後に蓄電装置１１の電圧が＋１９になる。
【0028】
負荷電流が４０アンペアの過負荷電流を超えると、過負荷電流状態として検出される。電流検知抵抗器４２及び４８のうち一つの電圧降下が、対応するコンパレータ６８及び７０の電圧閾値の基準電圧を超過する。この基準電圧、抵抗器７１及び７２を含む抵抗器電圧分割器によって設定される。コンパレータ６８及び７０のうち一つが作動し、デジタル論理Ｌｏｗ信号を出力する。そのため、ＮＡＮＤゲート７３がデジタル論理Ｈｉｇｈ信号を出力する。これにより、第一ＲＳラッチが設定される。この第一ＲＳラッチがＮＯＲゲート７４及び７５で構成される。このＲＳラッチの設定により、ラッチがデジタル論理Ｌｏｗ信号をノード及び導体７６に出力する。導体７６のデジタル論理Ｌｏｗ信号のため、ＡＮＤゲート６３がデジタル論理Ｌｏｗ信号を出力する。ＮＡＮＤゲート６４の入力のデジタル論理Ｌｏｗ信号が存在することにより、ＮＡＮＤゲート６４がデジタル論理Ｈｉｇｈ信号を出力する。それによってＮＦＥＴ６５がＯＮになり、デジタル論理Ｌｏｗレベル信号をゲートドライバ６７のＩＮＡ及びＩＮＢ入力に出力する。そのため、ゲートドライバ６７は、第一及び第二スイッチのゲート電圧をゼロボルトにし、第一及び第二スイッチＳＷ１及びＳＷ２がＯＦＦになる。過負荷電流の状態では、第一及び第二スイッチＳＷ１及びＳＷ２をＯＦＦにすることが望まれる。
【0029】
抵抗器７７及び蓄電器７８を構成するＲＣネットワークは、高周波数ＡＣノイズがある場合に、誤った過負荷電流ヒューズ作動（過負荷電流状態を検出しスイッチＳＷ１及びＳＷ２をＯＦＦにすること）を防止する。抵抗器８１と蓄電器８２によって設定される時定数が、ヒューズ回路の最初の起動から過負荷状態が初めて検出される可能性のある瞬間までの最小時間を設定する。過負荷状態の後、以下場合、自己発電式電子ヒューズ装置はＯＦＦ状態（スイッチＳＷ１及びＳＷ２がＯＦＦ）を保つ：１）ヒューズへのＡＣ電源が取り除かれず、蓄電装置１１が完全に放電する、または２）押しボタン３４が押されない。押しボタン３４を押すと、第一ＲＳラッチがリセットされる。
【0030】
ＮＯＲゲート７４及び７５を含む第一ＲＳラッチに加え、第二ＲＳラッチがある。この第二ＲＳラッチはＮＯＲゲート７９及び８０で構成される。第二ＲＳラッチは、蓄電装置が完全に放電していて、ＡＣ電圧が２０ボルトより高い場合に、スイッチＳＷ１及びＳＷ２が最初の起動後にＯＮになるのを防ぐために使用される。ＡＣ電圧が２０ボルトより高い時に最初の電源投入時にスイッチＳＷ１及びＳＷ２がＯＮになるのを防ぐことにより、高電圧状態で負荷が接続されることによるサージ電流を防止する。ヒューズ回路への電源投入時、第二ＲＳラッチがリセットされる。第二ＲＳラッチのリセット状態は、ＮＯＲゲート８０がデジタル論理Ｌｏｗ信号を出力する状態である。
【0031】
第一及び第二スイッチＳＷ１及びＳＷ２両方がＯＮで導通している時、Ｔ１及びＴ２端子間のヒューズ全体の電圧降下ＶＦＵＳＥは、負荷電流とＳＷ１及びＳＷ２スイッチのＲＤＣ（ＯＮ）抵抗によって決まる。そのため、ヒューズ全体の電圧降下ＶＦＵＳＥは、およそ２ＲＤＣ（ＯＮ）ｘＩＬＯＡＤに等しい。通常の状態では、この電圧はヒューズ動作に必要とされる蓄電装置の最小電圧を超えないため、スイッチＳＷ１及びＳＷ２がＯＮの時は蓄電装置が放電する。そのため、蓄電装置が放電し定期的な再充電が必要になる。
【0032】
再充電プロセスは、以下の条件が両方とも当てはまる時に開始する：１）蓄電装置１１の電圧が１２ボルト未満、かつ２）負荷電流が５０ミリアンペア電流閾値未満。コンパレータ５８は蓄電装置１１の電圧が１２ボルト未満になったことを検出する。抵抗器９９によりヒステリシスが加わる。蓄電装置の電圧が１２ボルト未満に低下すると、コンパレータ５８がデジタル論理Ｌｏｗ信号の出力を開始する。すると、蓄電装置の電圧が増加し、コンパレータ５８は蓄電装置の電圧が１５ボルトより高くなるまでデジタル論理Ｈｉｇｈ信号の出力を開始しない。ヒューズの回路が蓄電装置の電力を消費し、蓄電装置の電圧が１２ボルト未満に低下すると、コンパレータ５８がデジタル論理Ｌｏｗ信号の出力を開始する。このデジタル論理Ｌｏｗ信号は、ＯＲゲート８３の一つの入力リードに供給される。デジタル論理Ｌｏｗ信号は、ＯＲゲート８３を通過することができない。しかし、ＯＲゲート８３のその他の入力リードのデジタル信号がデジタル論理Ｈｉｇｈ値の場合は通過する。第一及び第二スイッチＳＷ１及びＳＷ２は、ヒューズを流れる負荷電流がゼロに近い小さな電流の場合だけ、再充電動作のために開く。ヒューズを流れる負荷電流が大きい場合は、回路は再充電のための第一及び第二スイッチＳＷ１及びＳＷ２の開放を待機する。そのように、コンパレータ８４及び８５が、抵抗器８６及び８７の抵抗器ドライバによって確立された５０ミリアンペアの電流閾値未満ではない負荷電流を検出している場合、ＮＡＮＤゲート８８がデジタル論理Ｈｉｇｈを出力する。それにより、ＯＲゲート８３のその他の入力リードのデジタル論理Ｌｏｗ信号によるＯＲゲート８３の通過が効果的にブロックされる。ヒューズを通過するＡＣ電流の強度が減少するにつれ、ヒューズを通過する電流が徐々に抵抗器８６及び８７の抵抗器ドライバによって確立された５０ミリアンペアの電流閾値未満に低下する。この時点で検知抵抗器４２及び４８両方の電圧降下は、抵抗器電圧分割器の中央ノード８９の電圧未満である。コンパレータ８４及び８５の両方がデジタル論理Ｈｉｇｈ信号を出力する。そのため、ＮＡＮＤゲート８８がデジタル論理Ｌｏｗ信号を出力する。ＯＲゲート８３のふたつの入力リード両方の信号がデジタル論理Ｌｏｗレベルになっているため、ＯＲゲート８３がデジタル論理Ｌｏｗ信号を出力する。それによって、ＮＡＮＤゲート６４がデジタル論理Ｈｉｇｈを出力し、ＮＦＥＴ６５がＯＮになり、デジタル論理Ｌｏｗ信号がゲートドライバ６７のＩＮＡ及びＩＮＢ入力に出力され、ゲートドライバがＳＷ１及びＳＷ２スイッチのゲートの電圧を接地レベルにする。これにより、蓄電装置１１の再充電の準備のためにスイッチＳＷ１及びＳＷ２がＯＦＦになる。重要なことは、スイッチＳＷ１及びＳＷ２は、ヒューズを流れる負荷電流が低レベル（５０ミリアンペア未満）の時に蓄電器を再充電するためだけにＯＦＦになるということである。それにより、ヒューズを流れる負荷電流を負荷が受けとるときの障害が最小化される。スイッチＳＷ１及びＳＷ２が開放されることで、上記の蓄電装置の再充電プロセスが進行可能になる。
【0033】
再充電プロセスの最後で、蓄電装置１１の電圧が抵抗器５６及び５７を含む抵抗器電圧分割器の中央タップ９０の電圧よりも高くなった時に、第一及び第二スイッチＳＷ１及びＳＷ２を再びＯＮにすることができる。ＯＲゲート６２の入力リード９１の信号の影響を無視すると、ＡＣ電圧が、抵抗器５９及び６０の抵抗器電圧分割器によって設定される２０ボルトの電圧閾値より低い場合にのみ、スイッチＳＷ１及びＳＷ２を再びＯＮにすることができる。負荷が誘導性の場合、ヒューズを流れる負荷電流とヒューズ全体のＡＣ電圧の間で大きな位相偏移が起こる可能性がある。抵抗器５９及び６０の抵抗器ドライバによって設定される電圧閾値よりもＡＣ電圧が高くなると、この位相偏移が大きいため、ヒューズがＯＮになることができなくなる（蓄電装置がすでに完全に充電されているにもかかわらず）。これを防ぐために、負荷が初めてＯＮになる時だけ、（ＳＷ１及びＳＷ２をＯＮにするタイミングを設定するために）コンパレータ６１から出力される出力信号が使用される。それ以降の再充電動作後にスイッチＳＷ１及びＳＷ２をＯＮにする時に、５０ミリアンペアを超える負荷電流が検出された場合、ＮＡＮＤゲート８８からの信号がＨｉｇｈに遷移し、ＮＯＲゲート７９及び８０の第二ＲＳラッチを設定する。第二ＲＳラッチの設定により、デジタル論理Ｈｉｇｈ信号がＯＲゲート６２の入力リード９１に出力される。これにより、コンパレータ６１が出力するデジタル論理Ｌｏｗ信号のＯＲゲート６２の通過が効果的にブロックされ、スイッチＳＷ１及びＳＷ２がＯＦＦ状態に保たれる。スイッチＳＷ１及びＳＷ２をＯＮにすることは、コンパレータ６１の出力信号によってブロックすることはできないため、スイッチはコンパレータ５８の信号出力の値によってＯＮにできるかどうかが決まる。蓄電装置が１５ボルトより大きい電圧になるまで充電されると、コンパレータ５８がデジタル論理Ｈｉｇｈ信号を出力し、このＨｉｇｈ信号がＯＲゲート８３を通過して、デジタル論理Ｈｉｇｈ信号がＮＡＮＤゲート６４の上位入力に存在することになる。ＮＡＮＤゲート６４の下位入力の信号は、ＡＮＤゲート６３がデジタル論理Ｈｉｇｈ信号を出力しているため、デジタル論理Ｈｉｇｈである。そのため、ＮＡＮＤゲート６４は、蓄電器が１５ボルトまで充電されると、デジタル論理Ｌｏｗ信号を出力する。その結果ＮＦＥＴ６５がＯＦＦになり、ゲートドライバのＩＮＡ及びＩＮＢリードの電圧がＨｉｇｈ電圧なので、ゲートドライバがスイッチＳＷ１及びＳＷ２をＯＮにする。そのようにして、コンパレータ５８が蓄電装置１１が１５ボルト以上になったことを検出した時に、再充電プロセスが終了する。
【0034】
ＮＯＲゲート７９及び８０の第二ＲＳラッチの初期状態が、抵抗器８１及び蓄電器８２を含むＲＣネットワークによって設定される。電源投入時、蓄電器８２はまだ充電されていないので、デジタル論理Ｈｉｇｈ信号は最初ノード及び導体９２に存在する。これによって第二ラッチがリセットされ、ＯＲゲート８０がデジタル論理Ｌｏｗレベル信号を出力する。このリセット状態では、第二ラッチはコンパレータ６１が信号を出力してもブロックしない。しかし、いったん第二ラッチが設定されると（抵抗器８１及び蓄電器８２のＲＣ時定数による遅延後、及び５０ミリアンペアを超える負荷電流の検出後）、第二ラッチはコンパレータ６１が出力する信号をブロックする。
【0035】
ツェナーダイオード９３及び蓄電器９４は、ＡＣ電圧スパイク時にコンパレータ６１の破損を防ぐために提供されている。低ドロップアウト（ＬＤＯ）電圧レギュレータ９５が、蓄電装置１１及びノードＮ５ １８の供給電圧から電力を供給される。ＬＤＯ電圧レギュレータ９５は３．３ボルト供給電圧を＋３．３ボルトノード９６に出力する。＋３．３ボルト供給電圧は、ヒューズの全てのコンパレータ及び全てのデジタル論理回路に電力を供給する。自己発電式電子ヒューズ装置の回路は、殆どの時間利用されていない。＋３．３供給電圧からの予測平均消費電流は、０．５ミリアンペア未満である。ＬＤＯ電圧レギュレータ９７は、＋３．３供給電圧から電力を供給され、＋１．８ボルトの供給電圧＋１．８ボルトノード９８に出力する。＋１．８ボルト供給電圧からの平均消費電流は５０マイクロアンペア未満である。一例として、所在地１５９０ＢｕｃｋｅｙｅＤｒｉｖｅ，Ｍｉｌｐｉｔａｓ，ＣａｌｉｆｏｒｎｉａのＩＸＹＳＣｏｒｐｏｒａｔｉｏｎ社が提供するＩＸＤＮ６０２またはＩＸＤＮ６０４などのゲートドライバ集積回路６７は、ローサイドゲートドライバ集積回路である。ＮＦＥＴ６５は、ゲートドライバの入力電圧を蓄電装置のレベルに変換し、それによって定常状態のゲートドライバの消費電流を最小化しおよそ１０マイクロアンペアにするために提供される。このレベル変換がなければ、定常状態のゲートドライバ集積回路６７の消費電流はおよそ３ミリアンペアとなる。負荷が接続されていなければ、ヒューズは電力を消費しない。蓄電装置１１が完全に放電した後、ヒューズは再び初期状態になる。そして、ヒューズは負荷が接続されるまで待機する。負荷の接続後、電流はヒューズを通って流れ、ヒューズはスイッチＳＷ１とＳＷ２を初期化して閉じ、それによって負荷３５がＡＣ電源３４に接続される。スイッチＳＷ１及びＳＷ２を閉じる動作は、ＡＣ電源信号の周期の半分の最大遅延（負荷が最初に接続してからスイッチが閉じるまで）とともに行われる。
【0036】
図１１は、過負荷状態がない時の自己発電式ヒューズ装置１が関わる方法２００のフローチャートである。最初、蓄電装置は完全に放電した状態である。次に、第一及び第二スイッチＳＷ１及びＳＷ２がＯＦＦ（開放）の時に、図１０の自己発電式電子ヒューズ装置を通ってＡＣ電流が導通する（ステップ２０１）。それによって蓄電装置が充電される。ヒューズ回路は、蓄電装置の電圧が第一電圧閾値（１５ボルト）になるまで待機する（ステップ２０２）。ヒューズ回路は、ヒューズ全体のＡＣ電圧がＡＣ電圧閾値未満（２０ボルト）になるまで待機する（ステップ２０３）。第一及び第二スイッチがＯＮになる（ステップ２０４）。この時点で、蓄電装置が初めて少なくとも１５ボルトまで充電されている。ヒューズ回路がヒューズを流れるＡＣ電流が電流閾値（５０ミリアンペア）を超えていることを検知し（ステプ２０５）、それに反応して第二ラッチを設定する。この第二ラッチの設定（ステップ２０６）により、ＡＣ電圧検出信号がスイッチをＯＮにするのを防ぐ動作がブロックされる。ヒューズ回路は、蓄電装置の電圧及び電流検出信号を監視する（ステップ２０７）。蓄電装置の電圧が第二電圧閾値（１２ボルト）より低いと判定され（ステップ２０８）、ＡＣ電流が電流閾値（５０ミリアンペア）未満だと判定されると（ステップ２０９）、スイッチがＯＦＦになる（ステップ２１０）。スイッチをＯＦＦにすると、蓄電装置が再充電を開始することが可能になる。蓄電装置の電圧が増加する。蓄電装置の電圧が第一電圧閾値（１５ボルト）未満ではなくなると、スイッチがＯＮになる（ステップ２１１）。スイッチがＯＮになると、蓄電装置の再充電が停止する。
【0037】
フローチャート右側のステップ２０７～２１１は、自己発電式ヒューズ装置が定常状態の動作をしている時のステップを示している。蓄電装置の電圧が第二電圧閾値（１２ボルト）未満になったことが検出されると、ＡＣ電流が電源閾値（５０ミリアンペア）未満に低下した時にスイッチがＯＦＦ（開放）になる。それによって、蓄電器の再充電動作が開始する。蓄電装置の電圧が第一電圧閾値（１５ボルト）になると、スイッチがＯＮ（閉）になる。蓄電器の再充電は、スイッチがＯＦＦ（開放）になっている「スイッチ開放期間」に起こる。そのような３つのスイッチ開放期間ＣＴ１、ＣＴ２、及びＣＴ３については、図８を参照。
【0038】
フローチャート左側のステップ２０１～２０６は、ヒューズ回路の最初の起動中に発生するステップを示している。
【0039】
図１２は、２端子自己発電式電子ヒューズ装置のもう一つの実施例１１０を示した図である。図１０のＮＦＥＴ５、ダイオードＤ１、及び電流ミラーＮＦＥＴ４０は、単一ダイ上で露出している。このダイは図１２でＱ１のラベルがついている。図１０のＮＦＥＴ１４、ダイオードＤ２、及び電流ミラーＮＦＥＴ４１は、単一ダイ上で露出している。このダイは図１２でＱ２のラベルがついている。これら２つのダイの例として、所在地１５９０Ｂｕｃｋｅｙｅ Ｄｒｉｖｅ， Ｍｉｌｐｉｔａｓ， ＣａｌｉｆｏｒｎｉａのＩＸＹＳ Ｃｏｒｐｏｒａｔｉｏｎ社が提供するデバイスＭＭＩＸＴ１３２Ｎ５０Ｐ３がある。デプレッション型ＮＦＥＴ２４は、第三の別個の半導体ダイである。デプレッション型ＮＦＥＴ２４の例として、所在地１５９０ＢｕｃｋｅｙｅＤｒｉｖｅ，Ｍｉｌｐｉｔａｓ，ＣａｌｉｆｏｒｎｉａのＩＸＹＳＣｏｒｐｏｒａｔｉｏｎ社が提供するデバイスＩＸＴＡ３Ｎ５０Ｄ２がある。図１０のダイオードＤ３は、図１２でＤ３のラベルがつけられた第四の個別半導体ダイである。図１０のダイオードＤ４は、図１２でＤ４のラベルがつけられた第五の個別半導体ダイである。これらのダイオードの例として、Ｓａｎｇｄｅｓｔ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ｃｏ．， Ｌｔｄ（ＳＭＣ）社が提供するデバイスＳ１ＪＴＲがある。抵抗器、蓄電器、押しボタン、パッケージ端子以外の図１０の回路の残りの部分は、単一の集積回路ダイ１０４に集積された形で提供されている。これらの集積回路ダイ（Ｑ１、Ｑ２、２４、Ｄ３、Ｄ４、１０４）は、ＤＣＢ（ダイレクトボンド銅）基板１０５に表面実装されている。ＤＣＢ１０５は射出成形集積回路パッケージ１０６のダイ搭載基板である。この集積回路パッケージ１０６には、密閉型の本体部分と多数の金属パッケージ端子が含まれる。それら金属パッケージ端子の一つが図１２の参照値１０７で識別される。集積回路パッケージ１０６はプリント回路基板（ＰＣＢ）１０８に実装される。図１０の抵抗器及び蓄電器は、ＰＣＢ上の個別の表面実装部品として提供される。これらの個別表面実装部品の一つが図１２の参照値１０９で識別される。大きな表面実装部品１１は図１０の蓄電装置１１である。集積回路パッケージ１０６の左上の５つの金属パッケージ端子は、ＰＣＢの導体によって第一金属端子Ｔ１ ２に並列で連結される。集積回路パッケージ１０６の右上の５つの金属パッケージ端子は、ＰＣＢの胴体によって第二金属端子Ｔ２ ３に並列で連結される。ＰＣＢのその他の導体（図示なし）は、表面実装抵抗器及び蓄電器を、集積回路パッケージ１０６の様々なその他の端子と連結する。一例として、第一及び第二端子Ｔ１及びＴ２は、金属シートのプレス加工された部品である。これらの金属シートのプレス加工された部品がＰＣＢにはんだ付けまたは溶接される。別の例として、第一及び第二端子Ｔ１及びＴ２は、ＰＣＢの金属化した延長部分である。ＰＣＢ１０７は、その上に実装された部品とともに、絶縁性ハウジング４に入っている。図１０の押しボタン３４（図示なし）は、ＰＣＢ１０８の底側に表面実装されている。押しボタン３４は、自己発電式電子ヒューズ装置の外側から操作できるように、ハウジング４から出るように作られている。
【0040】
【0041】
本発明について説明のために特定の実施例と関連付けて記述しているが、本発明はそれに限定されるものではない。ダイオードＤ１及びＤ２は、ＮＦＥＴのボディダイオードの可能性もあり、ボディダイオードではなく個別のダイオードの可能性もある。スイッチＳＷ１及びＳＷ２は電気的に起動する機械的スイッチでもよい。実施例では電流ミラーをＡＣ電流を検知するために使用すると記載しているが、別の例では電流ミラーはなく、１個以上の電流検知抵抗器が第一及び第二スイッチと直列でメインＡＣ電流経路に配置されている。電流ミラーを使用する場合は、第一ＮＦＥＴのソースを第二ＮＦＥＴのソースに直接連結することができる。あるいは、検知抵抗器をＡＣ電流の振幅を検知するために使用する場合、第一ＮＦＥＴのソースを検知抵抗器を経由して第二ＮＦＥＴのソースに連結することができる。何れの場合でも、第一ＮＦＥＴのソースは第二ＮＦＥＴのソースに連結されるといわれる。図１０の例では、第一ラッチ及び第二ラッチそれぞれが公差結合ＲＳラッチだが、他の実施例では、フリップフロップなどの別の種類の順次論理素子でもよい。上記では、押しボタンが自己発電式電子ヒューズ装置をリセットする機構として記述されているが、別の実施例ではその他の機構が使用される。例えば、自己発電式電子ヒューズ装置にリモート制御光結合素子またはＲＦ制御スイッチを搭載することができる。リモート制御で閉じるように作られていれば、自己発電式電子ヒューズ装置をリセットする際に押しボタンと同じ機能を提供する。そのように、特許請求の範囲に規定した本発明の範囲から離れることなく、記述した実施例の様々な修正、改作、様々な機能の組み合わせを行うことができる。
本明細書の開示内容は、以下の態様を含み得る。
（態様１）
第一ヒューズ装置パッケージ端子と；
第二ヒューズ装置パッケージ端子と；
ソース、ドレイン及びゲートを備える第一Ｎチャネル電界効果トランジスタ（ＦＥＴ）であって、前記第一ＮＦＥＴの前記ドレインが前記第一ヒューズ装置パッケージ端子に連結されている第一ＮＦＥＴと；
アノードとカソードを備える第一ダイオードであって、前記第一ダイオードの前記アノードが前記第一ＮＦＥＴの前記ソースに連結され、前記第一ダイオードの前記カソードが前記第一ＮＦＥＴの前記ドレインに連結されている第一ダイオードと；
ソース、ドレイン及びゲートを備える第二Ｎチャネル電界効果トランジスタ（ＦＥＴ）であって、前記第二ＮＦＥＴの前記ドレインが前記第二ヒューズ装置パッケージ端子に連結され、前記第二ＮＦＥＴの前記ソースが第二ノードで前記第一ＮＦＥＴの前記ソースに連結されている第二ＮＦＥＴと；
アノードとカソードとを備える第二ダイオードであって、前記第二ダイオードの前記アノードが前記第二ＮＦＥＴの前記ソースに連結され、前記第二ダイオードの前記カソードが前記第二ＮＦＥＴの前記ドレインに連結されている第二ダイオードと；
アノードとカソードとを備える第三ダイオードであって、前記第三ダイオードの前記アノードが前記第一ダイオードの前記カソードに連結されている第三ダイオードと；
アノードとカソードとを備える第四ダイオードであって、前記第四ダイオードの前記アノードが前記第二ダイオードの前記カソードに連結され、前記第四ダイオードの前記カソードが第一ノードで前記第三ダイオードの前記カソードに連結されている第四ダイオードと；
第一端子及び第二端子を備える蓄電装置であって、前記蓄電装置は、前記第一ノードと前記第二の間の充電電流経路に連結されている、蓄電装置と；
前記蓄電装置に蓄積された電力によって電力を供給され、前記第一ＮＦＥＴの前記ゲートに連結され、前記第二ＮＦＥＴの前記ゲートに連結されている、スイッチ制御回路とを含む、自己発電式ヒューズ装置。
（態様２）
前記第一ＮＦＥＴ、前記第二ＮＦＥＴ、前記第一ダイオード、前記第二ダイオード、前記第三ダイオード、前記第四ダイオード、前記蓄電装置、及び前記スイッチ制御回路を収納するハウジングを更に含み、前記第一ヒューズ装置パッケージ端子及び前記第二ヒューズ装置パッケージ端子が、前記自己発電式電子ヒューズ装置の外側からアクセス可能な前記自己発電式電子ヒューズ装置の唯一の電気端子である、態様１に記載の自己発電式ヒューズ装置。
（態様３）
前記第一ＮＦＥＴが第一ＮＦＥＴダイであり、前記第一ＮＦＥＴダイがボディダイオードを含み、前記第一ダイオードが前記第一ＮＦＥＴダイの前記ボディダイオードであり、前記第二ＮＦＥＴが第二ＮＦＥＴダイであり、前記第二ＮＦＥＴダイがボディダイオードを含み、前記第二ダイオードが前記第二ＮＦＥＴダイの前記ボディダイオードである、態様１に記載の自己発電式ヒューズ装置。
（態様４）
充電電流が前記第一ノードから、電流制限回路を通り、前記蓄電装置を通り、前記第二ノードに流れることができるように、前記充電電流経路に連結されている電流制限回路をさらに含む態様１に記載の自己発電式ヒューズ装置。
（態様５）
充電電流が前記第一ノードから、電流制限回路を通り、前記蓄電装置を通り、前記第二ノードに流れることができるように、前記充電電流経路に連結されている電流制限回路をさらに含み、前記電流制限回路はデプレッション型電界効果トランジスタを含む、態様１に記載の自己発電式ヒューズ装置。
（態様６）
２個の電気端子を備え、且つそれら２個の電気端子が外側からアクセス可能な唯一の電気端子である、態様１に記載の自己発電式ヒューズ装置。
（態様７）
前記蓄電装置がリードを備え、前記リードが前記第二ノードで前記第一ＮＦＥＴの前記ソース及び前記第二ＮＦＥＴの前記ソースに連結される、態様１に記載の自己発電式ヒューズ装置。
（態様８）
前記スイッチ制御回路が第一電流ミラーとして前記第一ＮＦＥＴに連結されている第三ＮＦＥＴと；
第二電流ミラーとして前記第二ＮＦＥＴに連結されている第四ＮＦＥＴとを含む、態様１に記載の自己発電式ヒューズ装置。
（態様９）
前記第二ＮＦＥＴの前記ソースが導体を経由し前記第一ＮＦＥＴの前記ソースに直接連結されている、態様１に記載の自己発電式ヒューズ装置。
（態様１０）
前記第二ＮＦＥＴの前記ソースが検知抵抗器を経由し前記第一ＮＦＥＴの前記ソースに連結されている、態様１に記載の自己発電式ヒューズ装置。
（態様１１）
前記スイッチ制御回路が順次論理素子を含み、過負荷状態の検出に反応して前記順次論理素子が前記スイッチ制御回路によって設定される、態様１に記載の自己発電式ヒューズ装置。
（態様１２）
前記スイッチ制御回路が順次論理素子及び押しボタンを含み、過負荷状態の検出に反応して前記順次論理素子が設定され、前記押しボタンが押されることに反応して前記順次論理素子がリセットされる、態様１に記載の自己発電式ヒューズ装置。
（態様１３）
第一ヒューズ装置パッケージ端子と；
第二ヒューズ装置パッケージ端子と；
第一端子、第二端子、及び第三端子を備える第一スイッチであって、前記第一スイッチの前記第一端子が前記第一ヒューズ装置パッケージ端子に連結されている第一スイッチと；
アノードとカソードとを備える第一ダイオードであって、前記第一ダイオードの前記カソードが前記第一スイッチの前記第一端子に連結されている第一ダイオードと；
第一端子、第二端子、及び第三端子を備える第二スイッチであって、前記第二スイッチの前記第一端子が前記第二ヒューズ装置パッケージ端子に連結され、前記第二スイッチの前記第二端子が第二ノードで前記第一スイッチの前記第二端子に連結されている第二スイッチと；
アノードとカソードとを備える第二ダイオードであって、前記第二ダイオードの前記カソードが前記第二ヒューズ装置パッケージ端子に連結されている第二ダイオードと；
アノードとカソードとを備える第三ダイオードであって、前記第三ダイオードの前記アノードが前記第一ダイオードの前記カソードに連結されている第三ダイオードと；
アノードとカソードを備える第四ダイオードであって、前記第四ダイオードの前記アノードが前記第二ダイオードの前記カソードに連結され、前記第四ダイオードの前記カソードが第一ノードで前記第三ダイオードの前記カソードに連結されている第四ダイオードと；
第一端子及び第二端子を備える蓄電装置であって、前記蓄電装置は充電電流経路に連結されており、前記充電電流経路は前記第一ノードから前記蓄電装置を通り前記第二ノードに延長する、蓄電装置と；
前記蓄電装置に蓄積された電力によって電力を供給され、前記第一スイッチの前記第三端子に連結され、前記第二スイッチの前記第三端子に連結されているスイッチ制御回路と；
前記第一スイッチ、前記第二スイッチ、前記第一ダイオード、前記第二ダイオード、前記第三ダイオード、前期第四ダイオード、前記蓄電装置、及び前記スイッチ制御回路を収納するハウジングとを含む、自己発電式ヒューズ装置。
（態様１４）
前記第一スイッチは電気的に作動する機械的スイッチであり、前記第二スイッチは電気的に作動する機械的スイッチである、態様１３に記載の自己発電式ヒューズ装置。
（態様１５）
前記第一ヒューズ装置パッケージ端子および前記第二ヒューズ装置パッケージ端子は、前記自己発電式ヒューズ装置の外側からアクセスできる前記自己発電式ヒューズ装置の唯一の電気端子である、態様１４に記載の自己発電式ヒューズ装置。
（態様１６）
前記第一スイッチはトランジスタを含み、前記第一ダイオードは前記第一スイッチの前記トランジスタのボディダイオードであり、前記第二スイッチはトランジスタを含み、前記第二ダイオードは前記第二スイッチの前記トランジスタのボディダイオードである、態様１３に記載の自己発電式ヒューズ装置。
（態様１７）
前記第一ヒューズ装置パッケージ端子および前記第二ヒューズ装置パッケージ端子は、前記自己発電式ヒューズ装置の外側からアクセスできる前記自己発電式ヒューズ装置の唯一の電気端子である、態様１６に記載の自己発電式ヒューズ装置。
（態様１８）
第一ヒューズ装置パッケージ端子と；
第二ヒューズ装置パッケージ端子と；
前記第一ヒューズ装置パッケージ端子がスイッチ手段を通して前記第二ヒューズ装置パッケージ端子と短絡するように、選択的に閉じるための、および前記第一ヒューズ装置パッケージ端子が前記スイッチ手段を通して前記第二ヒューズ装置パッケージ端子に連結されないように、選択的に開放するための、スイッチ手段と；
アノードとカソードとを備える第一ダイオードであって、前記第一ダイオードの前記カソードが前記第一ヒューズ装置パッケージ端子に連結されている第一ダイオードと；
アノードとカソードとを備える第二ダイオードであって、前記第二ダイオードの前記カソードが前記第二ヒューズ装置パッケージ端子に連結され、前記第二ダイオードの前記アノードが前記第一ダイオードの前記アノードに連結されている第二ダイオードと；
アノードとカソードとを備える第三ダイオードであって、前記第三ダイオードの前記アノードが前記第一ダイオードの前記カソードに連結されている第三ダイオードと；
アノードとカソードとを備える第四ダイオードであって、前記第四ダイオードの前記アノードが前記第二ダイオードの前記カソードに連結され、前記第四ダイオードの前記カソードがノードで前記第三ダイオードの前記カソードに連結されている第四ダイオードと；
第一端子および第二端子を備える蓄電装置であって、前記蓄電装置は充電電流経路に連結されており、前記充電電流経路は前記ノードから延長し、次に前記蓄電装置を通過する、蓄電装置と；
前記蓄電装置に蓄積された電力によって電力を供給され、前記スイッチ手段を制御するために連結されているスイッチ制御回路と；
前記スイッチ手段、前記第一ダイオード、前記第二ダイオード、前記第三ダイオード、前記第四ダイオード、前記蓄電装置、及び前記スイッチ制御回路を収納するハウジングを含む、自己発電式ヒューズ装置。
（態様１９）
前記第一ヒューズ装置パッケージ端子および前記第二ヒューズ装置パッケージ端子は、前記自己発電式ヒューズ装置の外側からアクセスできる前記自己発電式ヒューズ装置の唯一の電気端子である、態様１８に記載の自己発電式ヒューズ装置。
（態様２０）
前記スイッチ手段が第一スイッチおよび第二スイッチを含み、前記スイッチ手段が選択的に閉じている時に前記第一スイッチおよび前記第二スイッチの両方が閉じ、前記スイッチ手段が選択的に開いている時に前記第一スイッチおよび前記第二スイッチの両方が開く、態様１９に記載の自己発電式ヒューズ装置。
（態様２１）
前記スイッチ手段がＮチャネル電界効果トランジスタ（ＮＦＥＴ）を含む自己発電式ヒューズ装置であり、前記ＮＦＥＴおよび前記第一ダイオードが同じ半導体ダイの一部である、態様１９に記載の自己発電式ヒューズ装置。
（態様２２）
充電電流が前記ノードから、次に電流制限回路を通り、次に前記蓄電装置を通って流れることができるように、前記充電電流経路に連結されている電流制限回路を更に含む、態様１８に記載の自己発電式ヒューズ装置。
（態様２３）
充電電流が前記ノードから、次に電流制限回路を通り、次に前記蓄電装置を通って流れることができるように、前記充電電流経路に連結されている電流制限回路を更に含み、前記電流制限回路はデプレッション型トランジスタを含む、態様１８に記載の自己発電式ヒューズ装置。
（態様２４）
前記スイッチ制御回路が、第一電流ミラーの一部である第一トランジスタと；
第二電流ミラーの一部である第二トランジスタとを含む、態様１８に記載の自己発電式ヒューズ装置。
本明細書の開示内容は、以下の態様を含み得る。
（態様１）
第一ヒューズ装置パッケージ端子と；
第二ヒューズ装置パッケージ端子と；
ソース、ドレイン及びゲートを備える第一Ｎチャネル電界効果トランジスタ（ＦＥＴ）であって、前記第一ＮＦＥＴの前記ドレインが前記第一ヒューズ装置パッケージ端子に連結されている第一ＮＦＥＴと；
アノードとカソードを備える第一ダイオードであって、前記第一ダイオードの前記アノードが前記第一ＮＦＥＴの前記ソースに連結され、前記第一ダイオードの前記カソードが前記第一ＮＦＥＴの前記ドレインに連結されている第一ダイオードと；
ソース、ドレイン及びゲートを備える第二Ｎチャネル電界効果トランジスタ（ＦＥＴ）であって、前記第二ＮＦＥＴの前記ドレインが前記第二ヒューズ装置パッケージ端子に連結され、前記第二ＮＦＥＴの前記ソースが第二ノードで前記第一ＮＦＥＴの前記ソースに連結されている第二ＮＦＥＴと；
アノードとカソードとを備える第二ダイオードであって、前記第二ダイオードの前記アノードが前記第二ＮＦＥＴの前記ソースに連結され、前記第二ダイオードの前記カソードが前記第二ＮＦＥＴの前記ドレインに連結されている第二ダイオードと；
アノードとカソードとを備える第三ダイオードであって、前記第三ダイオードの前記アノードが前記第一ダイオードの前記カソードに連結されている第三ダイオードと；
アノードとカソードとを備える第四ダイオードであって、前記第四ダイオードの前記アノードが前記第二ダイオードの前記カソードに連結され、前記第四ダイオードの前記カソードが第一ノードで前記第三ダイオードの前記カソードに連結されている第四ダイオードと；
第一端子及び第二端子を備える蓄電装置であって、前記蓄電装置は、前記第一ノードと前記第二の間の充電電流経路に連結されている、蓄電装置と；
前記蓄電装置に蓄積された電力によって電力を供給され、前記第一ＮＦＥＴの前記ゲートに連結され、前記第二ＮＦＥＴの前記ゲートに連結されている、スイッチ制御回路とを含む、自己発電式ヒューズ装置。
（態様２）
前記第一ＮＦＥＴ、前記第二ＮＦＥＴ、前記第一ダイオード、前記第二ダイオード、前記第三ダイオード、前記第四ダイオード、前記蓄電装置、及び前記スイッチ制御回路を収納するハウジングを更に含み、前記第一ヒューズ装置パッケージ端子及び前記第二ヒューズ装置パッケージ端子が、前記自己発電式電子ヒューズ装置の外側からアクセス可能な前記自己発電式電子ヒューズ装置の唯一の電気端子である、態様１に記載の自己発電式ヒューズ装置。
（態様３）
前記第一ＮＦＥＴが第一ＮＦＥＴダイであり、前記第一ＮＦＥＴダイがボディダイオードを含み、前記第一ダイオードが前記第一ＮＦＥＴダイの前記ボディダイオードであり、前記第二ＮＦＥＴが第二ＮＦＥＴダイであり、前記第二ＮＦＥＴダイがボディダイオードを含み、前記第二ダイオードが前記第二ＮＦＥＴダイの前記ボディダイオードである、態様１に記載の自己発電式ヒューズ装置。
（態様４）
充電電流が前記第一ノードから、電流制限回路を通り、前記蓄電装置を通り、前記第二ノードに流れることができるように、前記充電電流経路に連結されている電流制限回路をさらに含む態様１に記載の自己発電式ヒューズ装置。
（態様５）
充電電流が前記第一ノードから、電流制限回路を通り、前記蓄電装置を通り、前記第二ノードに流れることができるように、前記充電電流経路に連結されている電流制限回路をさらに含み、前記電流制限回路はデプレッション型電界効果トランジスタを含む、態様１に記載の自己発電式ヒューズ装置。
（態様６）
２個の電気端子を備え、且つそれら２個の電気端子が外側からアクセス可能な唯一の電気端子である、態様１に記載の自己発電式ヒューズ装置。
（態様７）
前記蓄電装置がリードを備え、前記リードが前記第二ノードで前記第一ＮＦＥＴの前記ソース及び前記第二ＮＦＥＴの前記ソースに連結される、態様１に記載の自己発電式ヒューズ装置。
（態様８）
前記スイッチ制御回路が第一電流ミラーとして前記第一ＮＦＥＴに連結されている第三ＮＦＥＴと；
第二電流ミラーとして前記第二ＮＦＥＴに連結されている第四ＮＦＥＴとを含む、態様１に記載の自己発電式ヒューズ装置。
（態様９）
前記第二ＮＦＥＴの前記ソースが導体を経由し前記第一ＮＦＥＴの前記ソースに直接連結されている、態様１に記載の自己発電式ヒューズ装置。
（態様１０）
前記第二ＮＦＥＴの前記ソースが検知抵抗器を経由し前記第一ＮＦＥＴの前記ソースに連結されている、態様１に記載の自己発電式ヒューズ装置。
（態様１１）
前記スイッチ制御回路が順次論理素子を含み、過負荷状態の検出に反応して前記順次論理素子が前記スイッチ制御回路によって設定される、態様１に記載の自己発電式ヒューズ装置。
（態様１２）
前記スイッチ制御回路が順次論理素子及び押しボタンを含み、過負荷状態の検出に反応して前記順次論理素子が設定され、前記押しボタンが押されることに反応して前記順次論理素子がリセットされる、態様１に記載の自己発電式ヒューズ装置。
（態様１３）
第一ヒューズ装置パッケージ端子と；
第二ヒューズ装置パッケージ端子と；
第一端子、第二端子、及び第三端子を備える第一スイッチであって、前記第一スイッチの前記第一端子が前記第一ヒューズ装置パッケージ端子に連結されている第一スイッチと；
アノードとカソードとを備える第一ダイオードであって、前記第一ダイオードの前記カソードが前記第一スイッチの前記第一端子に連結されている第一ダイオードと；
第一端子、第二端子、及び第三端子を備える第二スイッチであって、前記第二スイッチの前記第一端子が前記第二ヒューズ装置パッケージ端子に連結され、前記第二スイッチの前記第二端子が第二ノードで前記第一スイッチの前記第二端子に連結されている第二スイッチと；
アノードとカソードとを備える第二ダイオードであって、前記第二ダイオードの前記カソードが前記第二ヒューズ装置パッケージ端子に連結されている第二ダイオードと；
アノードとカソードとを備える第三ダイオードであって、前記第三ダイオードの前記アノードが前記第一ダイオードの前記カソードに連結されている第三ダイオードと；
アノードとカソードを備える第四ダイオードであって、前記第四ダイオードの前記アノードが前記第二ダイオードの前記カソードに連結され、前記第四ダイオードの前記カソードが第一ノードで前記第三ダイオードの前記カソードに連結されている第四ダイオードと；
第一端子及び第二端子を備える蓄電装置であって、前記蓄電装置は充電電流経路に連結されており、前記充電電流経路は前記第一ノードから前記蓄電装置を通り前記第二ノードに延長する、蓄電装置と；
前記蓄電装置に蓄積された電力によって電力を供給され、前記第一スイッチの前記第三端子に連結され、前記第二スイッチの前記第三端子に連結されているスイッチ制御回路と；
前記第一スイッチ、前記第二スイッチ、前記第一ダイオード、前記第二ダイオード、前記第三ダイオード、前期第四ダイオード、前記蓄電装置、及び前記スイッチ制御回路を収納するハウジングとを含む、自己発電式ヒューズ装置。
（態様１４）
前記第一スイッチは電気的に作動する機械的スイッチであり、前記第二スイッチは電気的に作動する機械的スイッチである、態様１３に記載の自己発電式ヒューズ装置。
（態様１５）
前記第一ヒューズ装置パッケージ端子および前記第二ヒューズ装置パッケージ端子は、前記自己発電式ヒューズ装置の外側からアクセスできる前記自己発電式ヒューズ装置の唯一の電気端子である、態様１４に記載の自己発電式ヒューズ装置。
（態様１６）
前記第一スイッチはトランジスタを含み、前記第一ダイオードは前記第一スイッチの前記トランジスタのボディダイオードであり、前記第二スイッチはトランジスタを含み、前記第二ダイオードは前記第二スイッチの前記トランジスタのボディダイオードである、態様１３に記載の自己発電式ヒューズ装置。
（態様１７）
前記第一ヒューズ装置パッケージ端子および前記第二ヒューズ装置パッケージ端子は、前記自己発電式ヒューズ装置の外側からアクセスできる前記自己発電式ヒューズ装置の唯一の電気端子である、態様１６に記載の自己発電式ヒューズ装置。
（態様１８）
第一ヒューズ装置パッケージ端子と；
第二ヒューズ装置パッケージ端子と；
前記第一ヒューズ装置パッケージ端子がスイッチ手段を通して前記第二ヒューズ装置パッケージ端子と短絡するように、選択的に閉じるための、および前記第一ヒューズ装置パッケージ端子が前記スイッチ手段を通して前記第二ヒューズ装置パッケージ端子に連結されないように、選択的に開放するための、スイッチ手段と；
アノードとカソードとを備える第一ダイオードであって、前記第一ダイオードの前記カソードが前記第一ヒューズ装置パッケージ端子に連結されている第一ダイオードと；
アノードとカソードとを備える第二ダイオードであって、前記第二ダイオードの前記カソードが前記第二ヒューズ装置パッケージ端子に連結され、前記第二ダイオードの前記アノードが前記第一ダイオードの前記アノードに連結されている第二ダイオードと；
アノードとカソードとを備える第三ダイオードであって、前記第三ダイオードの前記アノードが前記第一ダイオードの前記カソードに連結されている第三ダイオードと；
アノードとカソードとを備える第四ダイオードであって、前記第四ダイオードの前記アノードが前記第二ダイオードの前記カソードに連結され、前記第四ダイオードの前記カソードがノードで前記第三ダイオードの前記カソードに連結されている第四ダイオードと；
第一端子および第二端子を備える蓄電装置であって、前記蓄電装置は充電電流経路に連結されており、前記充電電流経路は前記ノードから延長し、次に前記蓄電装置を通過する、蓄電装置と；
前記蓄電装置に蓄積された電力によって電力を供給され、前記スイッチ手段を制御するために連結されているスイッチ制御回路と；
前記スイッチ手段、前記第一ダイオード、前記第二ダイオード、前記第三ダイオード、前記第四ダイオード、前記蓄電装置、及び前記スイッチ制御回路を収納するハウジングを含む、自己発電式ヒューズ装置。
（態様１９）
前記第一ヒューズ装置パッケージ端子および前記第二ヒューズ装置パッケージ端子は、前記自己発電式ヒューズ装置の外側からアクセスできる前記自己発電式ヒューズ装置の唯一の電気端子である、態様１８に記載の自己発電式ヒューズ装置。
（態様２０）
前記スイッチ手段が第一スイッチおよび第二スイッチを含み、前記スイッチ手段が選択的に閉じている時に前記第一スイッチおよび前記第二スイッチの両方が閉じ、前記スイッチ手段が選択的に開いている時に前記第一スイッチおよび前記第二スイッチの両方が開く、態様１９に記載の自己発電式ヒューズ装置。
（態様２１）
前記スイッチ手段がＮチャネル電界効果トランジスタ（ＮＦＥＴ）を含む自己発電式ヒューズ装置であり、前記ＮＦＥＴおよび前記第一ダイオードが同じ半導体ダイの一部である、態様１９に記載の自己発電式ヒューズ装置。
（態様２２）
充電電流が前記ノードから、次に電流制限回路を通り、次に前記蓄電装置を通って流れることができるように、前記充電電流経路に連結されている電流制限回路を更に含む、態様１８に記載の自己発電式ヒューズ装置。
（態様２３）
充電電流が前記ノードから、次に電流制限回路を通り、次に前記蓄電装置を通って流れることができるように、前記充電電流経路に連結されている電流制限回路を更に含み、前記電流制限回路はデプレッション型トランジスタを含む、態様１８に記載の自己発電式ヒューズ装置。
（態様２４）
前記スイッチ制御回路が、第一電流ミラーの一部である第一トランジスタと；
第二電流ミラーの一部である第二トランジスタとを含む、態様１８に記載の自己発電式ヒューズ装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
