特許 7288339 配線基板および配線基板の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-05-30

(45)【発行日】2023-06-07

(54)【発明の名称】配線基板および配線基板の製造方法

(51)【国際特許分類】

   H05K 3/46 20060101AFI20230531BHJP

【ＦＩ】

H05K3/46 B

H05K3/46 N

【請求項の数】 8

(21)【出願番号】P 2019085056

(22)【出願日】2019-04-26

(65)【公開番号】P2020181925

(43)【公開日】2020-11-05

【審査請求日】2022-01-24

(73)【特許権者】

【識別番号】000000158

【氏名又は名称】イビデン株式会社

(74)【代理人】

【識別番号】110001896

【氏名又は名称】弁理士法人朝日奈特許事務所

(72)【発明者】

【氏名】川合 康裕

(72)【発明者】

【氏名】西脇 千朗

【審査官】柴垣 宙央

(56)【参考文献】

【文献】特開２０１６－１０３５９６（ＪＰ，Ａ）

【文献】特開２００３－３３２７１６（ＪＰ，Ａ）

【文献】特開２０１６－１４３８６０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｋ ３／４６

Ｈ０１Ｌ ２３／１２

(57)【特許請求の範囲】

【請求項1】

第１面と前記第１面とは反対側の第２面とを有し、コア絶縁層と第１面側導体層および第２面側導体層とを含むコア基板と、
前記コア基板の第１面上に設けられて第１層間絶縁層と前記第１層間絶縁層上の第１導体層とが交互に積層されてなる第１ビルドアップ層と、
前記コア基板の第２面上に設けられて第２層間絶縁層と前記第２層間絶縁層上の第２導体層とが交互に積層されてなる第２ビルドアップ層と、
を備える配線基板であって、
前記第１導体層および前記第２導体層のうちの前記コア基板から同順位に位置する導体層において、前記第２ビルドアップ層内の導体層の面積が前記第１ビルドアップ層内の導体層の面積より大きく、かつ、前記第２ビルドアップ層内の導体層の厚みが前記第１ビルドアップ層内の導体層の厚みより大きく、
前記第１ビルドアップ層の最も外側の第１導体層は半導体素子を実装するための複数の接続パッドを含み、前記第２ビルドアップ層の最も外側の第２導体層はマザーボードと接続するための複数の接続パッドを含んでいる。

【請求項2】

請求項１記載の配線基板であって、前記第２面側導体層および前記第２導体層の面積の総和は、前記第１面側導体層および前記第１導体層の面積の総和よりも大きい。

【請求項3】

請求項１記載の配線基板であって、前記第１導体層および前記第２導体層のうちの前記コア基板から同順位に位置する導体層において、前記第２ビルドアップ層内の導体層の前記厚みが、前記第１ビルドアップ層内の導体層の前記厚みの１．２５倍以上であって、２．０倍以下である。

【請求項4】

請求項１記載の配線基板であって、前記第１導体層および前記第２導体層のうちの前記コア基板から同順位に位置する全ての導体層において、前記第２ビルドアップ層内の導体層の面積が前記第１ビルドアップ層内の導体層の面積より大きく、かつ、前記第２ビルドアップ層内の導体層の厚みが前記第１ビルドアップ層内の導体層の厚みより大きい。

【請求項5】

請求項１記載の配線基板であって、
前記第１層間絶縁層を貫通し前記第１層間絶縁層の両面の導体層同士を接続する第１ビア導体と、
前記第２層間絶縁層を貫通し前記第２層間絶縁層の両面の導体層同士を接続する第２ビア導体とを有し、
前記第１導体層の前記コア基板と反対側を向く表面の前記第１ビア導体上は、前記コア基板と反対側に向かって前記第１導体層の前記表面から凸状に湾曲し、
前記第２導体層の前記コア基板と反対側を向く表面の前記第２ビア導体上は、前記コア基板と反対側に向かって前記第２導体層の前記表面から凸状に湾曲している。

【請求項6】

請求項５記載の配線基板であって、前記第２導体層の前記凸状の部分の、前記第２導体層の前記表面からの高さは、前記第１導体層の前記凸状の部分の、前記第１導体層の前記表面からの高さと等しいかまたは大きい。

【請求項7】

第１面と前記第１面とは反対側の第２面とを有し、コア絶縁層と第１面側導体層および第２面側導体層とを含むコア基板を設けることと、
前記コア基板の第１面上および第２面上に、第１層間絶縁層と前記第１層間絶縁層上の第１導体層とが交互に積層されてなる第１ビルドアップ層、および、第２層間絶縁層と前記第２層間絶縁層上の第２導体層とが交互に積層されてなる第２ビルドアップ層をそれぞれ設けることと、
を含む配線基板の製造方法であって、
前記第１ビルドアップ層および前記第２ビルドアップ層を設けることは、
前記第２面側の導体層を、前記第１面側における前記コア基板から同順位の導体層よりも厚く、かつ、大きな面積を有するように形成することと、
前記第１ビルドアップ層の最も外側の第１導体層に半導体素子を実装するための複数の接続パッドを形成することと、
前記第２ビルドアップ層の最も外側の第２導体層にマザーボードと接続するための複数の接続パッドを形成することと、
を含んでいる。

【請求項8】

請求項７記載の配線基板の製造方法であって、前記第１ビルドアップ層および前記第２ビルドアップ層を設けることは、前記コア基板の前記第２面側の電流密度が前記第１面側の電流密度よりも高くなるように電圧を印加して電解めっきを行うことを含んでいる。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は配線基板および配線基板の製造方法に関する。

【背景技術】

【0002】

特許文献１には、コア基板の上下面に、第１導体層とＩＣチップを搭載するためのパッドを含む最上の導体層とを含む上側のビルドアップ層、および、第２導体層とマザーボードとを接続するためのパッドを含む最下の導体層とを含む下側のビルドアップ層が形成されているプリント配線基板が開示されている。第１導体層の厚みと最上の導体層の厚みとの和は、第２導体層の厚みと最下の導体層の厚みとの和より大きい。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１４－４５０１９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１のプリント配線基板では、プリント配線板の中心線よりＩＣチップに近い側に形成されている導体層の厚みの和が、遠い側に形成されている導体層の厚みの和よりも大きい。ＩＣチップに近い側の導体層をファインピッチで形成することが困難となるおそれがある。また、電力供給が十分でないおそれがある。

【課題を解決するための手段】

【0005】

本発明の配線基板は、第１面と前記第１面とは反対側の第２面とを有し、絶縁層と第１面側導体層および第２面側導体層とを含むコア基板と、前記コア基板の第１面上に設けられて第１層間絶縁層と前記第１層間絶縁層上の第１導体層とが交互に積層されてなる第１ビルドアップ層と、前記コア基板の第２面上に設けられて第２層間絶縁層と前記第２層間絶縁層上の第２導体層とが交互に積層されてなる第２ビルドアップ層と、を備えている。そして、前記第１導体層および前記第２導体層のうちの前記コア基板から同順位に位置する導体層において、前記第２ビルドアップ層内の導体層の面積が前記第１ビルドアップ層内の導体層の面積より大きく、かつ、前記第２ビルドアップ層内の導体層の厚みが前記第１ビルドアップ層内の導体層の厚みより大きい。

【0006】

本発明の配線基板の製造方法は、第１面と前記第１面とは反対側の第２面とを有し、絶縁層と第１面側導体層および第２面側導体層とを含むコア基板を設けることと、前記コア基板の第１面上および第２面上に、第１層間絶縁層と前記第１層間絶縁層上の第１導体層とが交互に積層されてなる第１ビルドアップ層および第２層間絶縁層と前記第２層間絶縁層上の第２導体層とが交互に積層されてなる第２ビルドアップ層をそれぞれ設けることと、を含んでいる。そして、前記第１ビルドアップ層および前記第２ビルドアップ層を設けることは、前記第２面側の導体層を、前記第１面側における前記コア基板から同順位の導体層よりも厚く、かつ、大きな面積を有するように形成することを含んでいる。

【0007】

本発明の実施形態によれば、配線基板の電源強化が図れると考えられる。また、電力供給能力の高い配線基板を製造することができる。

【図面の簡単な説明】

【0008】

【図1】本発明の一実施形態の配線基板の一例を示す断面図。

【図2】本発明の一実施形態の配線基板の他の例を示す断面図。

【図3】一実施形態の配線基板におけるビア導体上の導体層表面の形状の一例を示す拡大図。

【図4A】本発明の一実施形態の配線基板の製造方法の一例を示す図。

【図4B】本発明の一実施形態の配線基板の製造方法の一例を示す図。

【図4C】本発明の一実施形態の配線基板の製造方法の一例を示す図。

【図4D】本発明の一実施形態の配線基板の製造方法の一例を示す図。

【発明を実施するための形態】

【0009】

本発明の一実施形態の配線基板が図面を参照しながら説明される。図１には、一実施形態の配線基板の一例である第１面１Ｆと第１面１Ｆとは反対側の第２面１Ｂとを有する配線基板１の断面図が示されている。配線基板１は、図１に示されるように、第１面１０Ｆと第１面１０Ｆとは反対側の第２面１０Ｂとを有するコア基板１０と、コア基板１０の第１面１０Ｆ上の第１ビルドアップ層１１と、コア基板１０の第２面１０Ｂ上の第２ビルドアップ層１２とを含んでいる。図１の例では、２つのビルドアップ層（第１ビルドアップ層１１および第２ビルドアップ層１２）は、互いに同数の導体層を含んでいる。第１ビルドアップ層１１は、第１層間絶縁層３２と第１層間絶縁層３２上の第１導体層３１とが交互に積層されて形成されている。図１の例では、第１ビルドアップ層１１は、３つの第１導体層３１および３つの第１層間絶縁層３２を含んでいる。第２ビルドアップ層１２は、第２層間絶縁層４２と第２層間絶縁層４２上の第２導体層４１とが交互に積層されて形成されている。図１の例では、第２ビルドアップ層１２は、３つの第２導体層４１および３つの第２層間絶縁層４２を含んでいる。なお、第１および第２のビルドアップ層内の導体層および層間絶縁層の数はそれぞれ３つに限定されず、任意の数の、例えば２以下の、または、４もしくはそれ以上の数の導体層および層間絶縁層が設けられてもよい。

【0010】

コア基板１０は、コア絶縁層５と、コア絶縁層５の両面上すなわちコア基板１０の第１面１０Ｆ側および第２面１０Ｂ側にそれぞれ形成されている第１面側導体層３および第２面側導体層４を含んでいる。コア絶縁層５には、コア絶縁層５を貫通するスルーホール用貫通孔５５が形成されており、各スルーホール用貫通孔５５を導電体で埋めることによって、第１面側導体層３と第２面側導体層４とを接続するスルーホール導体５０が形成されている。

【0011】

各導体層（第１面側導体層３、第２面側導体層４、第１導体層３１、および第２導体層４１）には、それぞれ、所望の導体パターンが形成されている。図１の例において、第１面側導体層３および第２面側導体層４は、３層で形成されている。第１導体層３１および第２導体層４１は、２層で形成されている。しかし、各導体層のそれぞれを形成する層の数は図１の例に限定されず、例えば、第１導体層３１や第２導体層４１が、３層で形成されていてもよい。第１面側導体層３および第２面側導体層４は、例えば、金属箔層、無電解めっき膜層、および、電解めっき膜層を有し得る。第１導体層３１および第２導体層４１は、例えば、無電解めっき膜層および電解めっき膜層を有し得る。各導体層は、例えば、銅、ニッケル、銀、パラジウムなどの任意の金属を単独でまたは組み合わせて用いて形成され得る。

【0012】

コア絶縁層５、第１層間絶縁層３２、および第２層間絶縁層４２は、任意の絶縁性材料を用いて形成される。絶縁性材料としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）またはフェノール樹脂などの樹脂材料が例示される。これらの樹脂材料を用いて形成される各絶縁層は、ガラス繊維またはアラミド繊維などの補強材、および／または、シリカなどの無機フィラーを含んでいてもよい。図１の例のように、各ビルドアップ層が複数の層間絶縁層を含んでいる場合、各ビルドアップ層内の各層間絶縁層は、同一の樹脂材料を用いて形成されてもよい。各層間絶縁層間の剥離が防止される場合がある。また、例えば、全ての層間絶縁層、すなわち第１ビルドアップ層１１内の第１層間絶縁層３２と第２ビルドアップ層１２内の第２層間絶縁層４２とが、同一の絶縁性の樹脂材料を用いて形成されてもよい。しかし、互いに異なる樹脂材料が用いられてもよい。

【0013】

各層間絶縁層は、第１ビルドアップ層１１および第２ビルドアップ層１２においてそれぞれの層間絶縁層の両面に形成されている導体層同士を接続する第１および第２のビア導体５１、５２を含んでいる。第１層間絶縁層３２は、第１ビア導体５１を含み、第２層間絶縁層４２は、第２ビア導体５２を含んでいる。第１および第２のビア導体５１、５２は、各層間絶縁層それぞれを貫く貫通孔を導電体で埋めることによって形成される所謂フィルドビアである。第１および第２のビア導体５１、５２は、それぞれの上側（コア基板と反対側）の導体層と一体的に形成されている。従って、第１および第２のビア導体５１、５２と第１導体層３１および第２導体層４１とは、同一の、例えば銅またはニッケルなどからなるめっき膜（無電解めっき膜および電解めっき膜）によって形成されている。なお、コア絶縁層５を貫通して形成されているスルーホール導体５０も、銅またはニッケルなどからなる無電解めっき膜および電解めっき膜によって形成されている。

【0014】

図１の例の配線基板１は、さらに、第１ビルドアップ層１１上に形成されている第１ソルダーレジスト層６、および、第２ビルドアップ層１２上に形成されている第２ソルダーレジスト層７を含んでいる。第１ソルダーレジスト層６は最上層の第１導体層３１を覆っており、第２ソルダーレジスト層７は最上層の第２導体層４１を覆っている。第１および第２のソルダーレジスト層６、７は、例えばエポキシ樹脂またはポリイミド樹脂などを用いて形成される。

【0015】

配線基板１の第１面１Ｆ上（すなわち配線基板１の上面側）には、例えば半導体素子などの電子部品（図示せず）が実装され得る。配線基板１の第１ビルドアップ層１１の最も外側の第１導体層３１は、このような電子部品の端子に電気的に接続されるための複数の接続パッド３１ａを含んでいる。ソルダーレジスト層６は、接続パッド３１ａを露出させる開口を有している。一方、配線基板１の第２面１Ｂ上（すなわち配線基板１の下面側）には、例えばマザーボードなどの外部の電気回路基板が接続され得る。配線基板１の第２ビルドアップ層１２の最も外側の第２導体層４１は、このような外部の基板の端子に電気的に接続されるための複数の接続パッド４１ａを含んでいる。ソルダーレジスト層７は、接続パッド４１ａを露出させる開口を有している。

【0016】

配線基板１では、コア基板１０の第１面１０Ｆ側の第１ビルドアップ層１１内の第１導体層３１の面積（ここで、導体層の面積とは、導体層における導体の占有面積を意味する）とコア基板１０の第２面１０Ｂ側の第２ビルドアップ層１２内の第２導体層４１の面積とが異なる（以下、各導体層の材料が銅に限定されるわけではないが、配線基板１の面積に対する各導体層内の導体パターンの全面積の割合は、残銅率と称される）。図１に示される例では、コア基板１０から同順位に位置する導体層において、第２面１０Ｂ側の導体層の残銅率、すなわち第２導体層４１の残銅率は、第１面１０Ｆ側の導体層の残銅率、すなわち第１導体層３１の残銅率よりも大きい。ここで「コア基板１０から同順位に位置する導体層」は、コア基板１０から第１面１０Ｆ側の外側または第２面１０Ｂ側の外側へ向かって各ビルドアップ層内の導体層に順序をつけた場合にそれぞれ同じ順位となる導体層同士を意味する。

【0017】

図１に示される例では、さらに、コア基板１０から同順位に位置する第１導体層３１および第２導体層４１では、第２導体層４１の導体厚さが第１導体層３１の導体厚さより厚くなるように形成されている。例えば、第２ビルドアップ層１２のうち最もコア基板１０側に近接して位置している第２層間絶縁層４２上に積層されている第２導体層４１の導体厚さは、第１ビルドアップ層１１のうち最もコア基板１０側に近接して位置している第１層間絶縁層３２上に積層されている第１導体層３１の導体厚さよりも厚い。また、第２ビルドアップ層１２の最も外側の第２導体層４１の導体厚さは、第１ビルドアップ層１１の最も外側の第１導体層３１の導体厚さよりも厚い。従って、配線基板１の第２面１Ｂ側における電流許容量が増加され得る。第２面１Ｂ側における電源ラインの電圧降下および発熱が抑制され得る。従って、配線基板１の第２面１Ｂでの電源強化が図られると考えられる。

【0018】

第１ビルドアップ層１１中の各第１導体層３１のそれぞれの厚さは、等しくてもよく、また、異なっていてもよい。例えば、第１導体層３１のそれぞれの厚さは、５μｍ以上であって、２０μｍ以下である。また、第２ビルドアップ層１２中の各第２導体層４１のそれぞれの厚さは、等しくてもよく、また、異なっていてもよい。例えば、第２導体層４１それぞれの厚さは、１５μｍ以上であって、３０μｍ以下である。上述したように、本実施形態では、コア基板１０から同順位に位置する第１導体層３１および第２導体層４１において、第２導体層４１の厚さは第１導体層３１の厚さよりも厚い。図１に示される例では、コア基板１０から同順位に位置する第１導体層３１および第２導体層４１において、第２導体層４１の厚さは、第１導体層３１の厚さの約１．２５倍以上、約２．０倍以下程度に形成されている。

【0019】

コア基板１０の第１面側導体層３および第２面側導体層４それぞれの厚さは、たとえば、５μｍ以上であって、３０μｍ以下である。図１の例では、第１面側導体層３の導体厚さと第２面側導体層４の導体厚さとは略等しい。しかしながら、第１面側導体層３と第２面側導体層４との導体厚さは、異なる厚さで形成されてもよい。この場合も、好ましくは、配線基板１におけるコア絶縁層５の第２面１０Ｂ側の導体層の面積の和、すなわち第２面側導体層４の面積および第２導体層４１の面積の総和（第２面１０Ｂ側の残銅率）は、コア絶縁層５の第１面１０Ｆ側の導体層の面積の和、すなわち第１面側導体層３の面積および第１導体層３１の面積の総和（第１面１０Ｆ側の残銅率）よりも大きい。例えば、第２面１０Ｂ側の残銅率は、第１面１０Ｆ側の残銅率の１．１～１．３倍程度である。第２面１０Ｂ側での電源強化が良好に図られると考えられる。

【0020】

図１に示されている例では、第１ビルドアップ層１１内の第１導体層３１および第２ビルドアップ層１２内の第２導体層４１のそれぞれにおいて、コア基板１０から同順位に位置する第１導体層３１および第２導体層４１で、第２導体層４１の導体面積が第１導体層３１の導体面積より大きく、かつ、第２導体層４１の導体厚さが第１導体層３１の導体厚さより厚くなるように、形成されている。しかしながら、全ての第２導体層４１の導体面積が、対応する第１導体層３１の導体面積のそれぞれより大きく、全ての第２導体層４１の導体厚さが、対応する第１導体層３１の導体厚さのそれぞれより厚い必要はない。少なくとも１層の第２導体層４１の導体面積が、コア基板１０から同順位に位置する第１導体層３１の導体面積より大きく、かつ、その導体厚さが、対応する第１導体層３１の導体厚さより厚くなるように形成されていればよい。このような配線基板の一例が図２に示されている。図２の例の配線基板１ａでは、第２ビルドアップ層１２中の第２導体層４１のうち、最もコア基板１０側に近接して位置している第２層間絶縁層４２上に積層されている第２導体層４１１の導体面積は、コア基板１０から同順位に位置している、すなわち第１ビルドアップ層１１中の第１導体層３１のうち、最もコア基板１０側に近接して位置している第１層間絶縁層３２上に積層されている第１導体層３１１の導体面積よりも大きく形成されている。さらに、第２導体層４１１の導体厚さは、第１導体層３１１の導体厚さよりも厚く形成されている。

【0021】

図１および図２に示される例において、第１ビルドアップ層１１および第２ビルドアップ層１２内の各層間絶縁層の厚さは、例えば、１５μｍ以上、１００μｍ以下である。第１ビルドアップ層１１内の第１層間絶縁層３２はそれぞれ、同じ厚さで形成されていてもよく、また異なる厚さで形成されていてもよい。同様に、第２ビルドアップ層１２内の第２層間絶縁層４２のそれぞれも、同じ厚さで形成されていてもよく、また異なる厚さで形成されていてもよい。例えば、コア基板１０から同順位に位置する第１層間絶縁層３２および第２層間絶縁層４２において、第２層間絶縁層４２の厚さが第１層間絶縁層３２の厚さより厚くなるように形成されてもよい。コア基板１０の第１面１０Ｆ側および第２面１０Ｂ側における残銅率の違いから生じ得る反りの発生が抑制される場合がある。なお、ここでコア基板１０から同順位に位置する層間絶縁層とは、コア基板１０から第１面１０Ｆ側の外側または第２面１０Ｂ側の外側へ向かって各ビルドアップ層内の層間絶縁層に順序をつけた場合にそれぞれ同じ順位となる層間絶縁層同士を意味する。

【0022】

コア基板１０から同順位に位置する第１導体層３１および第２導体層４１は、めっき膜（無電解めっき膜および電解めっき膜）によって、同時に形成される。第１導体層３１よりも導体厚さの厚い第２導体層４１を形成するために、本実施形態では、第１導体層３１および第２導体層４１の形成のために無電解めっき膜上に電解めっき膜を形成するときに、コア基板１０の第２面１０Ｂ側の電流密度が、第１面１０Ｆ側の電流密度より高くなるように電圧が印加される。これにより、第２面１０Ｂ側の電解めっき膜の厚みが第１面１０Ｆ側の電解めっき膜の厚みより厚く形成され得る。上述のように、第１ビア導体５１は、その上側（コア基板と反対側）の導体層である第１導体層３１と同時かつ一体的に形成されている。また、第２ビア導体５２は、その上側（コア基板と反対側）の導体層である第２導体層４１と同時かつ一体的に形成されている。貫通孔内を電解めっき膜で充填する速度と平坦な層間絶縁層上の無電解めっき膜に電解めっき膜を積層する速度は、電解めっきの条件やめっき液の成分の選択によって制御することができる。従って、各導体層のコア基板１０と反対側を向く表面を、コア基板１０と反対側に向かって凸状に湾曲させることができる。導体層がこのような凸状部分を含む実施形態の凸状部分が、拡大されて図３に示されている。電解めっき膜の膜厚を厚くするために電流密度を増大させると、貫通孔内および平坦な層間絶縁層上の無電解めっき膜上、それぞれにおいてめっき膜の形成速度を高めることができる。従って、導体層の表面の凸状部分の突出量がより大きくなり得る。なお、図３では、導体層の凸状部分を説明することを目的としているため、図１の配線基板１に含まれている、導体層の凸状部分上のビア導体の図示は省略されている。

【0023】

図３の例において、導体層６００は、無電解めっき膜６０１および電解めっき膜６０２から形成されている。無電解めっき膜６０１上の電解めっき膜６０２は、層間絶縁層７００に形成されている貫通孔７００ａ内を埋めて、無電解めっき膜６０１とビア導体８００を形成するとともに層間絶縁層７００のコア基板と反対側（図３における上方）を向く表面上に形成されている。電解めっき膜６０２は、ビア導体８００上において、導体層６００の表面６００Ｓ（導体層６００における層間絶縁層７００上の部分の表面）から上方向に凸状に湾曲する凸状部分を含んでいる。凸状部分の表面６００ｓからの高さｈは、上述のように、電解めっき膜６０２の厚さ、すなわち導体層６００の厚さを厚くすることによって高くすることができる。従って、導体厚さの厚い導体層と導体厚さのより薄い導体層とを同時に形成すると、大きな電流密度が適用される導体厚さの厚い導体層において高さｈが高くなる。すなわち、電解めっき膜６０２を含む導体層６００の導体厚さＤが厚くなるほど、凸状部分の導体層６００の表面６００Ｓからの高さｈが大きくなり得る。従って、図１に示されるような、コア基板１０の第２面１０Ｂ側の第２導体層４１の導体厚さの方が第１面１０Ｆ側の第１導体層３１よりも厚く形成されている配線基板では、より厚い第２導体層４１における凸状部分の高さｈは、より薄い第１導体層３１における凸状部分の高さｈと等しいかまたは大きい。

【0024】

図３に示されるような凸状部分は、配線基板１の厚さ方向Ｚに沿って形成され得る。しかしながら、凸状部分の断面形状は、図３に示される形状に限定されず、貫通孔をめっきで充填する際の電解めっきの条件や貫通孔の形状または大きさ等に応じて任意の形状を取り得る。

【0025】

凸状部分の高さｈは、例えば３μｍ以下程度である。例えば、配線基板１の第１導体層３１が凸状部分を含む場合、第１導体層３１の凸状部分の高さｈ（ｈ１）は、１．５μｍ以下程度、すなわち、第１導体層３１の導体厚さＤの１／１０程度以下である。第２導体層４１が凸状部分を含む場合、第２導体層４１の凸状部分の高さｈ（ｈ２）は、２．５μｍ以下程度、すなわち、第２導体層４１の導体厚さＤの１／１０程度以下である。導体層の凸状部分の高さｈが３μｍ程度より高くされると、形成された導体層上への次の層間絶縁層および導体層の積層に問題が生じ得る。製造途中の配線板に厚みの不均衡やゆがみが生じるおそれがある。また、その上に積層される導体層のパターニングの精度などに問題が生じるおそれもある。このような問題は、導体厚さＤがより厚い第２導体層４１が形成される第２面１０Ｂ側において顕著に現れ得ると考えられる。好ましくは、より厚い厚さＤを有する第２導体層４１における凸状部分の高さｈ２は、より薄い厚さＤを有する第１導体層３１における凸状部分の高さｈ１より大きいが、高さｈ２は高さｈ１の約１．７倍程度以下である。しかしながら、第１ビア導体５１上の第１導体層３１に、あるいは、第１ビア導体５１上の第１導体層３１および第２ビア導体５２上の第２導体層４１のどちらにも、凸状部分が形成されず、第１導体層３１のコア基板と反対側を向く表面全体あるいは第１導体層３１および第２導体層４１のコア基板と反対側を向く表面全体が略平坦に形成されていてもよい。

【0026】

つぎに、図１に示される配線基板１を例に、一実施形態の配線基板の製造方法が、図４Ａ～図４Ｄを参照して以下に説明される。

【0027】

図４Ａに示されるように、コア基板１０を構成するコア絶縁層５、およびコア絶縁層５の両面に設けられた金属箔３ｅを有する積層板が用意される。例えば、銅からなる金属箔３ｅを有する両面銅張積層板が用意される。

【0028】

図４Ｂに示されるように、貫通孔５５が、炭酸ガスレーザー光の照射などによって形成され、例えばサブトラクティブ法を用いて、銅箔、銅の無電解めっき膜、および電解めっき膜を含んでいて所望の導体パターンを有する第１面側導体層３および第２面側導体層４がそれぞれコア基板１０の第１面１０Ｆ側および第２面１０Ｂ側に形成される。また、この無電解めっき膜および電解めっき膜により貫通孔５５が充填されることによってスルーホール導体５０が形成される。

【0029】

図４Ｃに示されるように、第１層間絶縁層３２および第２層間絶縁層４２が形成される。また、第１導体層３１が第１層間絶縁層３２上に形成される。第１導体層３１の形成と共に、第２導体層４１が第２層間絶縁層４２上に形成される。第１導体層３１の形成において、第１ビア導体５１が第１層間絶縁層３２内に形成される。また、第２導体層４１の形成において、第２層間絶縁層４２内に第２ビア導体５２が形成される。

【0030】

第１および第２の層間絶縁層３２、４２は、例えば、半硬化状態のエポキシ樹脂およびガラス繊維などの補強材を含むプリプレグ、または、フィルム状のエポキシ樹脂をコア基板１０の両面に積層し、熱圧着することによって形成される。プリプレグの積層の際に、例えば銅からなる金属箔がプリプレグ上に重ねられ、プリプレグと共に圧着されてもよい。その後、例えば炭酸ガスレーザー光の照射によって、第１ビア導体５１を形成するための貫通孔３２ａが、第１層間絶縁層３２に形成される。同様に、第２ビア導体５２を形成するための貫通孔４２ａが、第２層間絶縁層４２に形成される。

【0031】

そして、例えば、セミアディティブ法を用いて、無電解銅めっきなどによる金属膜およびこの金属膜をシード層として用いて金属膜上に電解めっき膜が形成されて、所望の導体パターンを有する第１および第２の導体層３１、４１、ならびに、第１ビア導体５１および第２ビア導体５２が形成される。図１の例の配線基板１では、第２導体層４１は、第１導体層３１よりも厚い導体厚さを有している。従って、第２面１０Ｂ側の電解めっき膜の厚みが、第１面１０Ｆ側の電解めっき膜の厚みより厚くなるように、電解めっき膜が形成される時、コア基板１０の第２面１０Ｂ側の電流密度が、第１面１０Ｆ側の電流密度より高くなるように電圧が印加される。第２ビア導体５２と一体的に形成される第２導体層４１の導体層の厚みは、第１ビア導体５１と一体的に形成される第１導体層３１の導体層の厚みの約１．２５倍程度以上、約２．０倍程度以下である。

【0032】

例えばセミアディティブ法を用いる一般的なビルドアップ配線板の製造方法を適用することにより、図４Ｃの第１導体層３１上および第２導体層４１上に、さらに、第１層間絶縁層３２および第１導体層３１、ならびに第２層間絶縁層４２および第２導体層４１が形成されて、コア基板１０の第１面１０Ｆ上および第２面１０Ｂ上に第１ビルドアップ層１１および第２ビルドアップ層１２がそれぞれ形成される（図４Ｄ）。積層された第１層間絶縁層３２には、第１ビア導体５１が形成されている。また、積層された第２層間絶縁層４２には、第２ビア導体５２が形成されている。

【0033】

図４Ｄでは、それぞれ３層の層間絶縁層および導体層からなる第１および第２のビルドアップ層１１、１２がコア基板１０の第１面１０Ｆ側および第２面１０Ｂ側に形成されている。しかしながら、ビルドアップ層１１、１２内の層間絶縁層および導体層それぞれの層数は、この例に限られるわけではなく、上述のビルドアッププロセスを繰り返すことにより、より多くの層数を含むビルドアップ層が形成されてもよい。しかし、コア基板１０の両側に積層される層間絶縁層および導体層の層数にかかわらず、導体層の形成は、製造途中の配線基板においてコア基板１０の第２面１０Ｂ側の電流密度が、第１面１０Ｆ側の電流密度より高くなるように電圧が印加されることを含む。従って、コア基板１０から同順位に位置する少なくとも１組の導体層（第１導体層３１および第２導体層４１）において、コア基板１０の第２面１０Ｂ側に形成される第２導体層４１の厚みは、第１面１０Ｆ側に形成される第１導体層３１の厚みよりも大きくなるよう形成されている。図４Ｄでは、第１および第２の導体層の形成時に、コア基板１０の第２面１０Ｂ側の電流密度が、第１面１０Ｆ側の電流密度より高くなるように電圧が印加されている。従って、第１導体層３１および第２導体層４１のうちのコア基板１０から同順位に位置する導体層においては、コア基板１０の第２面１０Ｂ側に形成される第２導体層４１の厚みが、第１面１０Ｆ側に形成される第１導体層３１の厚みよりも大きくなるよう形成されている。

【0034】

その後、第１ビルドアップ層１１上にソルダーレジスト層６が形成され、第２ビルドアップ層１２上にソルダーレジスト層７が形成される。ソルダーレジスト層６、７は、例えば、感光性のエポキシ樹脂またはポリイミド樹脂などを含む樹脂層の形成と、適切なパターンを有するマスクを用いた露光、および現像とによって形成される。

【0035】

ソルダーレジスト層６、７の開口にそれぞれ露出する接続パッド３１ａ、４１ａには、必要に応じて、無電解めっき、半田レベラ、またはスプレーコーティングなどによって、Ａｕ、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、はんだ、または耐熱性プリフラックスなどからなる表面保護膜（図示せず）が形成されてもよい。以上の工程を経ることによって、図１の例の配線基板１が完成する。

【0036】

実施形態の配線基板は、各図面に例示される構造、ならびに、本明細書において例示された構造、形状、および材料を備えるものに限定されない。例えば、第１および第２のビア導体５１、５２などは、コア基板１０側に向って縮径する形状を有していなくてもよい。また、ソルダーレジスト層６、７が設けられなくてもよい。

【0037】

また、実施形態の配線基板の製造方法は、各図面を参照して先に説明された方法に限定されない。例えば、コア基板１０は、銅箔を用いるセミアディティブ法を用いて形成されてもよい。第１および第２のビルドアップ層１１、１２内の各導体層は、サブトラクティブ法を用いて形成されてもよい。先に説明された製造方法の条件や順序などは適宜変更され得る。現に製造される配線基板の構造に応じて、一部の工程が省略されてもよく、別の工程が追加されてもよい。

【符号の説明】

【0038】

１ 配線基板
１ａ 配線基板
１Ｆ 配線基板の第１面
１Ｂ 配線基板の第２面
５ コア絶縁層
１０ コア基板
１０Ｆ コア基板の第１面
１０Ｂ コア基板の第２面
１１ 第１ビルドアップ層
１２ 第２ビルドアップ層
３ 第１面側導体層
４ 第２面側導体層
３１ 第１導体層
３２ 第１層間絶縁層
４１ 第２導体層
４２ 第２層間絶縁層
５０ スルーホール導体
５１ 第１ビア導体
５２ 第２ビア導体
６、７ ソルダーレジスト層

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図4C】

【図4D】