特許 7289379 キャパシタの構造およびチップアンテナ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-06-01

(45)【発行日】2023-06-09

(54)【発明の名称】キャパシタの構造およびチップアンテナ

(51)【国際特許分類】

   H01G 4/30 20060101AFI20230602BHJP

   H01G 4/33 20060101ALI20230602BHJP

   H01Q 13/10 20060101ALN20230602BHJP

【ＦＩ】

H01G4/30 541

H01G4/33 102

H01Q13/10

【請求項の数】 15

(21)【出願番号】P 2021577895

(86)(22)【出願日】2019-06-28

(65)【公表番号】

(43)【公表日】2022-09-16

(86)【国際出願番号】 FI2019050513

(87)【国際公開番号】W WO2020260747

(87)【国際公開日】2020-12-30

【審査請求日】2022-05-16

(73)【特許権者】

【識別番号】521567022

【氏名又は名称】コアエイチダブリュー セミコンダクター オサケ ユキチュア

(74)【代理人】

【識別番号】110001896

【氏名又は名称】弁理士法人朝日奈特許事務所

(72)【発明者】

【氏名】ハカモ、マルクス

(72)【発明者】

【氏名】タカロ、トミ－ペッカ

(72)【発明者】

【氏名】コチライネン、ペトリ

(72)【発明者】

【氏名】ヘリオ、ペトリ

【審査官】木下 直哉

(56)【参考文献】

【文献】特開２００１－１２７２４７（ＪＰ，Ａ）

【文献】特開２００６－１２８１６４（ＪＰ，Ａ）

【文献】特表２００９－５３７９７２（ＪＰ，Ａ）

【文献】特表２００３－５３６２７１（ＪＰ，Ａ）

【文献】特開２００７－８１０４４（ＪＰ，Ａ）

【文献】特開２００５－１８３７３９（ＪＰ，Ａ）

【文献】特表平１１－５０１１５９（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１５／００２２９４８（ＵＳ，Ａ１）

【文献】米国特許出願公開第２００７／０１８７７３９（ＵＳ，Ａ１）

【文献】特開２０１７－２２４９００（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１５／０１４５１０８（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｇ ４／３０

Ｈ０１Ｇ ４／３３

Ｈ０１Ｇ ４／３８－ ４／４０

Ｈ０１Ｌ ２７／０４

Ｈ０１Ｑ １３／１０

(57)【特許請求の範囲】

【請求項1】

誘電体材料によって分離された複数の互いにかみ合わされた正極および負極の電極フィンガと、
前記誘電体材料によって分離された複数のパターンメタライズ層と、
を備える、半導体プロセスを用いて実装されるキャパシタ構造であって、
互いにかみ合わされた前記電極フィンガは各々、
平行な少なくとも２つの第１のメタライズ層のうちの１つによって形成された横方向部と、
前記第１のメタライズ層の間に存在する複数の第２のメタライズ層によって形成されて重ねられた複数のスラブまたは棒状部を備える垂直方向部であって、前記スラブまたは棒状部が、互いに電気的に接続され、かつ、隣接するメタライズ層を分離する誘電体材料を横切る複数の導電性ビアで前記横方向部に電気的に接続される、垂直方向部と、
を備え、
隣接する２つの電極フィンガの少なくとも部分的に重ねられた横方向部の各対の間の垂直方向の間隔が、隣接する２つの垂直方向部の間の横方向の間隔と等しいか、または隣接する２つの電極フィンガの少なくとも部分的に重ねられた横方向部の各対の間の垂直方向の間隔は、それらの間に配置された横方向部を有していない隣接する２つの垂直方向部の間の横方向の間隔と等しい、
キャパシタの構造。

【請求項2】

隣接する２つの電極フィンガの横方向部分が、複数の前記第１のメタライズ層のうちの異なる１つに配置されている、
請求項１記載のキャパシタの構造。

【請求項3】

前記１つを超える重ねられたスラブまたは棒状部は、同じ電極フィンガの垂直方向部を備えていない第１のメタライズ層上に配置されるスラブまたは棒状部をさらに備える、
請求項１または２記載のキャパシタの構造。

【請求項4】

前記フィンガの一端に相互に電気的に連結される前記複数の正極の電極フィンガと、前記フィンガの反対側の端に相互に電気的に連結される前記複数の負極の電極フィンガとによって、互いにかみ合わされた２つの櫛状部が形成される、
請求項１～３のいずれか１項に記載のキャパシタの構造。

【請求項5】

互いにかみ合わされた２つの電極フィンガの互いに連結された前記垂直方向部と前記横方向部の断面は、Ｌ字形状を形成し、
前記横方向部は、前記Ｌ字形状の脚部を形成し、前記垂直方向部は、前記Ｌ字形状の茎部を形成し、
互いに反対向きの横方向に延在する２つの隣接するＬ字形状の脚部は、前記キャパシタ構造の前記第１のメタライズ層のうちの異なる１つに配置され、
隣接するＬ字形状の茎部は、反対向きの垂直方向に向いている、
請求項１～４のいずれか１項に記載のキャパシタの構造。

【請求項6】

前記横方向の間隔は、前記垂直方向の間隔の場合とは異なる隣接する電極フィンガの間で定まる、
請求項５記載のキャパシタの構造。

【請求項7】

前記キャパシタ構造は、３つの第１のメタライズ層を備え、
前記キャパシタ構造は、互いにかみ合わされた正極または負極のＬ字状の電極フィンガの脚部を形成する前記第１のメタライズ層に関してミラー構造にされており、
前記正極または負極の電極フィンガの各々が、互いに重ね合わされ、前記キャパシタ構造の対向する２つの面に配置された２つの横方向部と、前記２つの横方向部を連結する垂直方向部と、を備え、メタライズ前記２つの横方向部と隣接する負極または正極の電極フィンガが、前記キャパシタ構造の前記２つの対向する面の間に配置された第１のメタライズ層上に配置された単一横方向部と、前記単一横方向部から反対向きに垂直方向に向けられた２つの垂直方向部と
を備え、前記単一横方向部は、前記２つの横方向部の間で少なくとも部分的に重ね合わされている、
請求項５または６記載のキャパシタの構造。

【請求項8】

互いにかみ合わされた２つの電極フィンガの互いに結合された垂直方向部および横方向部の断面は、Ｔ字形状を形成し、
前記横方向部は、前記Ｔ字形状の腕部を形成し、前記垂直方向部は、前記Ｔ字形状の部を形成し、
隣接するＴ字形状の茎部は、反対向きに垂直方向に向き、隣接するＴ字形状の腕部は、前記キャパシタ構造の異なる第１のメタライズ層上に配置される、
請求項１～４のいずれか１項に記載のキャパシタの構造。

【請求項9】

横方向の間隔は、前記垂直方向の間隔と同じ隣接する電極フィンガの間で定められる、
請求項８記載のキャパシタの構造。

【請求項10】

前記キャパシタ構造は、３つの第１のメタライズ層を備え、
前記キャパシタ構造は、互いにかみ合わされた前記正極または負極のＴ字状の電極フィンガの腕部を形成する前記第１のメタライズ層に関してミラー構造にされており、
互いに重ね合わされて前記キャパシタ構造の対向する２つの面に配置された横方向部と、互いに向かって反対方向に向けられた垂直方向部とを有する一対の正極または負極のＴ字状の電極フィンガが存在し、メタライズ前記横方向部と隣接する負極または正極の電極フィンガが、前記キャパシタ構造の前記対向する２つの面の間に配置された第１のメタライズ層に配置された単一横方向部と、前記単一横方向部から反対向きに垂直方向に向けられた２つの垂直方向部とを備え、前記単一横方向部は、前記２つの横方向部の間に少なくとも部分的に重ね合わされる、
請求項８または９記載のキャパシタの構造。

【請求項11】

隣接する２つの電極フィンガの任意の部分の間隔が、前記キャパシタ構造を製造する際に使用される、製造プロセスの最小の製造プロセス線幅の少なくとも５倍、好ましくは、少なくとも１０倍である、
請求項１～１０のいずれか１項に記載のキャパシタの構造。

【請求項12】

請求項１～１１のいずれか１項に記載の少なくとも１つの、好ましくは少なくとも２つのキャパシタ構造を備えるチップアンテナ装置。

【請求項13】

請求項１２記載のチップアンテナ装置であって、ウエハ・レベル・チップ・スケール・ボール・グリッド・アレイ（ＷＬＣＳＰ ＢＧＡ）パッケージ内に配置されるチップアンテナ装置。

【請求項14】

請求項１２または１３記載のチップアンテナ装置であって、分路構成および／または直列構成において少なくとも１つの調整可能なキャパシタをさらに備えるチップアンテナ装置。

【請求項15】

グランドプレーン放射を利用するアンテナ構造であって、請求項１２～１４のいずれか１項に記載のチップアンテナ装置を備えるアンテナ構造。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体素子の構造、特に、キャパシタの構造に関する。さらに詳しくは、本発明は、半導体プロセスによって実装されたチップアンテナを開示する。

【背景技術】

【0002】

図１ａは、長さがＬ、幅がＷの導電体板を有する平行板キャパシタを示し、２枚の導電体板（１００、１０２）の間の間隔はＤである、第１の導電体板（１００）と第２の導電体板（１０２）の間の間隙は、厚さＤおよび比誘電率ε_rを有する誘電体媒質（１０１）で満たされ、ε₀は、真空の誘電率で一定である。平行板キャパシタの静電容量は、式
Ｃ＝ε₀×ε_r×（Ｗ×Ｌ）／Ｄ （１）
によって与えられる。

【0003】

半導体産業では、絶縁体が誘電体媒質（１０１）として使用され、この種のキャパシタは、絶縁体材料を２枚の平坦な金属シートの間に配置することによって通常製造される。したがって、金属－絶縁体－金属（ＭＩＭ）キャパシタと一般的に呼ばれている。

【0004】

導電体板（１００、１０２）の寸法、特にその幅（Ｗ）とその長さ（Ｌ）とが共に、間隔（Ｄ）よりも明らかに大きければ、式（１）は正確である。なぜなら、この場合において、電界が、これらの導電体板の間では一定であり、他の全てのところではゼロであると仮定することができるからであり、周辺電界（fringing field）が無視できる。静電容量は、寸法ＷとＬに正比例して、Ｄに反比例するので、Ｗ、Ｌ、およびＤの絶対的許容誤差が同程度ではあるがＷとＬが共にＤよりも明らかに大きいと仮定すると、静電容量の許容誤差の観点から最も重要な寸法は、明らかにＤである。図１ｂは、図１ａのキャパシタの断面を示す。導電体板（１００、１０２）の間の電束（１０３）が、主に導電体板（１００、１０２）の間に位置している。

【0005】

もしＷまたはＬのいずれかが、Ｄに比べて大きくなければ、キャパシタの縁の周りの周辺電界も総静電容量に著しく寄与し、考慮すべきである。これは、図２ａに示される垂直平行板（ＶＰＰ）キャパシタの場合に当てはまる。図１ａの構造と比べて、電束の方向が９０°回転されるようにしてその構造が回転される。この特別な場合においては、導電体板の幅Ｗは、間隔Ｄよりも著しく大きいとは考えることができない。式（１）に対応する式（２）は、静電容量を粗く見積もるためになお使用できる。
Ｃ≒ε₀×ε_r×（Ｗ×Ｌ）／Ｄ （２）

【0006】

図２ｂは、図２ａのキャパシタの断面を示す。平行板（１００、１０２）と完全には垂直ではない、平行板（１００、１０２）の縁での周辺電界（１０４）は、より著しい影響を総静電容量に与える。

【0007】

携帯電話、タブレット、トラッカー、または物のインターネット装置などの携帯無線装置において、外部アンテナよりも内蔵式のアンテナが通常好まれる。アンテナの大きさは、一般的に非常に制限され、コンパクトなアンテナに対する解決策が必要とされる。このようなアンテナの小型化は、アンテナ技術者に厳しい設計上の問題を課す。解決が最適でないアンテナの使用は、無線装置の動作範囲を劣化させ、また、たとえば、装置のバッテリー寿命に有害な影響を与え得る。

【0008】

小型アンテナの性能は、有限の大きさのグランドプレーン（ground plane）が存在するときに、グランドプレーンの大きさおよび形状に応じてまたはグランドプレーン上の上記のアンテナの位置に応じて根本的に変化し得る。無線携帯装置において、アンテナの性能は、共振型のアンテナを使用するかまたは非共振型のアンテナを使用するかにかかわらず、実際的には、グランドプレーンの大きさおよび形状に常に大きく依存する。共振型の無線携帯装置のアンテナの例には、たとえば、パッチアンテナ、１／４波長モノポールアンテナ、ループアンテナ、およびスロットアンテナ（および逆Ｌ形アンテナ（ＩＬＡ）および逆Ｆ形アンテナ（ＩＦＡ）などのそれらのバリエーション）がある。パッチアンテナは、グランドプレーンを形成するより大きなシートに渡って取り付けられた金属の平坦なシートまたは「パッチ」からなる。モノポールアンテナは、グランドプレーン上にまたはグランドプレーンに接して取り付けられた金属「スタブ（stub）」からなる。共振アンテナは、動作周波数でそれを共振させる少なくとも１つの物理的な要素を有する。たとえば、１／２波長（λ／２）パッチアンテナまたは１／４波長（λ／４）モノポール、などがある。非共振型のアンテナ素子は、一般的には、共振サイズよりも物理的に小さく、インピーダンス整合を必要とする。その場合においては、グランドプレーンは、主要な放射構造を形成し、「非共振型のアンテナ構造」は、多かれ少なかれ、カップリング素子として働く。ときどき、それらは、「励起素子」と呼ばれるが、その理由として、小型のアンテナ素子がＰＣＢ／シャーシ波モードを「励起」するのに使用されるからである。あるいは、いくつかの場合において、著者が放射特性への導電性シャーシの寄与を言い表したくなければ、それらは、アンテナ素子、ラジエータ電極、または単にラジエータとさえ呼ばれる場合がある。

【0009】

スロットアンテナは、携帯無線装置に使用されるありふれたタイプのアンテナの１つである。スロットアンテナは、基本的には、導電性シート内にスロットを作ることによって構成される。スロットは、スロットそれ自身の最低の共振モードが１／２波長（λ／２）である場合には導電性シートによって完全に囲まれ得るか、あるいはスロットは、スロットの最低の共振モードが１／４波長（λ／４）である場合には導電シートの縁に開口を有してもよい。後者のタイプのスロットアンテナは、ノッチアンテナと呼ばれてもよい。スロットアンテナに効率的に給電するために、インピーダンス整合が一般的に要求される。直列キャパシタが、インピーダンス整合のため、アンテナ給電部に追加される必要がある場合がある。

【0010】

本発明の範囲において、用語、「チップアンテナ」、「非共振型のチップアンテナ」、および「超小型のチップアンテナ」はすべて、アンテナ構造のインピーダンス整合のために使用される個別半導体として実装され得るキャパシタ素子、たとえば、表面実装型のチップキャパシタ（ＳＭＤキャパシタ）素子のことを指す。本発明に関連して、用語、「超小型のチップアンテナ」、「チップアンテナ」、および「非共振型のチップアンテナ」、は、相互に交換可能に使用され得る。チップアンテナを用いたアンテナ実装は、モノポール、逆Ｆ形アンテナ（ＩＦＡ）、ループアンテナ、またはスロットアンテナなどの、本分野の技術で知られているさまざまな動作原理に基づいてもよい。ループ型の構成においては、チップアンテナは、ループの一部として使用され、容量性同調素子として主に動作する。また、チップアンテナを作製するために使用される製造方法はさまざまであるが、多くの場合において、チップアンテナは、アンテナの物理的な大きさを小さくするために、セラミックなどの高誘電性基板、つまり高い誘電率を有する基板上で作製される。高誘電性基板を使用することによって、非共振型のチップアンテナは、より高い静電容量密度を持つことになり、したがって、大きさをより小さくすることで要求される静電容量を達成することを可能にする。

【0011】

［先行技術の記載］
特許文献１は、導電性ビアで互いに結合された導電層によって形成された互いにかみ合わされた垂直平行板電極によって画定された垂直平行板キャパシタを開示している。

【0012】

セラミックキャパシタと比べて、金属－酸化物－金属（ＭＯＭ）キャパシタは、より高い精度を持ちつつ大きさをより小さくすることを可能にする。さらに、ＭＯＭキャパシタについては拡張可能性や価格がよりよいものとなり、その理由として、これらは、大量に半導体プロセスを使用して製造されるからである。

【0013】

櫛型の電極構造を用いることで、より伝統的な板状タイプのキャパシタに比べてより低い製造コストと、より高い静電容量密度と、が達成される。しかし、この種の半導体素子の製造プロセスは多様なために、静電容量の値の許容範囲が大きい。つまり、達成される静電容量の値の精度が悪く、正確な容量値を必要とする特定の適用のための素子を製造する際に問題を生じさせる。キャパシタを個別に選定することは、大量生産においては商業的には実行可能ではないが、大量のキャパシタ素子における静電容量の値の違いは、コスト効率の高い方法でコントロールされる必要がある。

【先行技術文献】

【特許文献】

【0014】

【文献】米国特許第６６９０５７０号明細書

【発明の概要】

【0015】

目的は、チップアンテナとして特に有用である、改善されたキャパシタのデバイスを提供するという課題を解決するような方法および装置を提供することである。本発明の目的は、請求項１の特徴部分に基づく半導体デバイスで達成される。

【0016】

本発明の好適実施形態は、従属請求項において開示される。

【0017】

本発明は、キャパシタのプレートを、垂直平行板と横方向平行板の両方を有する新規な構造にするアイデアに基づいている。

【0018】

第１の態様によれば、半導体プロセスを用いて実装されるキャパシタの構造が提供される。当該キャパシタの構造は、誘電体材料によって分離された複数の互いにかみ合わされた正極および負極の電極フィンガと、上記の誘電体材料によって分離された複数のパターンメタライズ層と、を備える。互いにかみ合わされた電極フィンガは各々、略平行な少なくとも２つの第１のメタライズ層のうちの１つに形成された横方向部と、上記の第１のメタライズ層の間に存在する複数の第２のメタライズ層上に配置されて重ねられた複数のスラブまたは棒状部を備える垂直方向部と、を備える。上記のスラブまたは棒状部は、互いに電気的に接続され、そして上記のスラブまたは棒状部は、隣接するメタライズ層を分離する上記の誘電体材料を横切る複数の導電性ビアで上記の横方向部に電気的に接続される。隣接する２つの電極フィンガの少なくとも部分的に重ねられた横方向部の各対の間の垂直方向の間隔は、隣接する２つの垂直方向部の間の横方向の間隔と、略等しい。

【0019】

第２の態様によれば、隣接する２つの電極フィンガの部分が、上記の複数の第１のメタライズ層のうちの異なる１つに配置されている。

【0020】

第３の態様によれば、上記の１つを超える重ねられたスラブまたは棒状部は、同じ電極フィンガの垂直方向部を備えていない前記第１のメタライズ層上に配置されるスラブまたは棒状部をさらに備える。

【0021】

第４の態様によれば、上記のフィンガの一端部で相互に電気的に連結される上記の複数の正極の電極フィンガと、上記のフィンガの反対側の端部で相互に電気的に連結された上記の複数の負極の電極フィンガと、によって、互いにかみ合わされた２つの櫛状部が形成される。

【0022】

第５の態様によれば、互いにかみ合わされた２つの電極フィンガの互いに連結された上記の垂直方向部と横方向部の断面は、Ｌ字形状を形成する。上記の横方向部は、上記のＬ字形状の脚部を形成し、上記の垂直方向部は、上記のＬ字形状の茎部を形成する。互いに反対向きの横方向に延在する２つの隣接するＬ字形状の脚部は、キャパシタ構造の異なる第１のメタライズ層上に配置され、隣接するＬ字形状の茎部は、反対向きの垂直方向に向いている。

【0023】

第６の態様によれば、上記の横方向の間隔は、上記の垂直方向の間隔とは異なり、隣接する電極フィンガの間で定められる。

【0024】

第７の態様によれば、上記のキャパシタ構造は、３つの第１のメタライズ層を備える。上記のキャパシタ構造は、互いにかみ合わされた正極または負極のＬ字状の電極フィンガの脚部を形成する上記の第１のメタライズ層に関してミラー構造にされており、上記正極または負極の電極フィンガの各々が、互いに重ね合わされ、上記のキャパシタ構造の対向する２つの面に配置された２つの横方向部と、上記の２つの横方向部を連結する垂直方向部と、を備え、上記２つの横方向部と隣接する負極または正極の電極フィンガは、上記のキャパシタ構造の上記の２つの対向する面の間に配置された第１のメタライズ層上に配置された単一横方向部と、上記単一横方向部から反対向きに垂直方向に向けられた２つの垂直方向部と、を備える。上記単一の横方向部は、上記の２つの横方向部の間で少なくとも部分的に重ね合わされる。

【0025】

第８の態様によれば、互いにかみ合わされた２つの電極フィンガの互いに結合された垂直方向部および横方向部の断面は、Ｔ字形状を形成する。上記の横方向部は、上記のＴ字形状の腕部を形成し、上記の垂直方向部は、上記のＴ字形状の茎部を形成する。隣接するＴ字形状の茎部は、反対向きに垂直方向に向き、隣接するＴ字形状の腕部は、上記のキャパシタ構造の上記の第１のメタライズ層のうちの別の１つに配置される。

【0026】

第９の態様によれば、上記の横方向の間隔は、上記の垂直方向の間隔と同じ隣接する電極フィンガの間で定められる。

【0027】

第１０の態様によれば、上記のキャパシタ構造は、３つの第１のメタライズ層を備える。上記のキャパシタ構造は、互いにかみ合わされた上記の正極または負極のＴ字状の電極フィンガの腕部を形成する上記の第１のメタライズ層に関してミラー構造にされる。互いに重ねられて上記キャパシタ構造の対向する２つの面に配置された横方向部と、かつ、互いに向かって反対方向に向けられた垂直方向部とを有する一対の正極または負極のＴ字状の電極フィンガが存在し、前記横方向部と隣接する負極または正極の電極フィンガが、上記キャパシタ構造の上記２つの対向する面の間に配置された第１のメタライズ層に配置された単一横方向部と、上記単一横方向部から反対向きに垂直方向に向けられた２つの垂直方向部と、を備えている。上記単一横方向部は、上記２つの横方向部の間で少なくとも部分的に重ね合わされる。

【0028】

第１１の態様によれば、隣接する２つの電極フィンガの任意の部分の間隔が、上記のキャパシタ構造を製造する際に使用される、製造プロセスの最小の製造プロセス線幅の少なくとも５倍、好ましくは、少なくとも１０倍である。

【0029】

第１２の態様によれば、上記の態様のいずれかに基づく少なくとも１つの、好ましくは少なくとも２つのキャパシタ構造を備えるチップアンテナ装置が提供される。

【0030】

第１３の態様によれば、上記のチップアンテナ装置は、ウエハ・レベル・チップ・スケール・ボール・グリッド・アレイ（wafer level chip scale ball grid array）（ＷＬＣＳＰ ＢＧＡ）パッケージ内に配置される。

【0031】

第１４の態様によれば、上記のチップアンテナ装置は、分路構成および／または直列構成において少なくとも１つの調整可能なキャパシタをさらに備える。

【0032】

第１５の態様によれば、グランドプレーン放射（ground plane radiation）を利用するアンテナ構造が、提供される。上記のアンテナ構造は、第１２から第１４までの態様のうちのいずれかに基づくチップアンテナを備える。

【0033】

本発明は、キャパシタの静電容量およびリアクタンスの許容範囲が改善されるという利点、言い換えれば、キャパシタの静電容量の値がより精確であり、損失が低減され、高電力での適用に対する要求を満たす最大の定格電圧が達成されるという利点を有する。発明されたキャパシタの構造は、静電容量の値に対する製作許容範囲の影響を効果的に補償し、したがって、静電容量のバラツキを補償する。さらに、発明されたキャパシタの構造で達成される静電容量密度が、チップアンテナの他の能動素子の物理的な寸法にうまく適合する物理的寸法を有する携帯無線装置の上記のチップアンテナに特に有用である静電容量の値の作製を可能にする。このことは、短い相互接続を容易にし、アンテナの性能を向上させる。

【図面の簡単な説明】

【0034】

以下において、本発明は、以下に記載の添付の図面を参照して、好適実施形態に関して、さらにより詳細に記載される。

【0035】

【図1】図１ａおよび図１ｂは、水平平行板キャパシタを示す。

【図2】図２ａおよび図２ｂは、垂直平行板キャパシタを示す。

【図3】図３ａおよび図３ｂは、チップアンテナが実装された通信装置アンテナを示す。

【図4】図４は、アンテナと等価な簡略化された回路モデルを示す。

【図5a】図５ａは、ＶＰＰキャパシタの上面図を示す。

【図5b】図５ｂは、ＶＰＰキャパシタの斜視図を示す。

【図6】図６は、容量素子に対する第１の例示的な実施形態の模式的な断面図を示す。

【図7】図７は、実用的なＭＯＭのＴ字状ＶＬＰＰ構造の３次元ビュー（3D view）の断面の例示的な斜視図である。

【図8】図８は、ＶＬＰＰと先行技術のＶＶＰキャパシタとの間の、評価した静電容量のバラツキに関する比較を示す。

【図9】図９は、容量素子に対する第２の例示的な実施形態の模式的な断面図を示す。

【図10】図１０は、実用的なＭＯＭのＬ字状ＶＬＰＰ構造の３次元ビューの断面の例示的な斜視図である。

【図11】図１１は、発明されたキャパシタ構造の第３の実施形態の模式的な断面図を示す。

【図12】図１２は、発明されたキャパシタ構造の第４の実施形態の模式的な断面図を示す。

【図13】図１３は、例示的なチップアンテナコンポーネントを示す。

【図14】図１４は、チップアンテナコンポーネントの金属部分の底面図を示す。

【図15】図１５は、最新式のセラミックチップアンテナを用いて実装されたアンテナのＳ１１－パラメータの変化を示す。

【図16】図１６は、好適実施形態に基づくチップアンテナを用いて実装されたアンテナのＳ１１－パラメータの変化を示す。

【図17】図１７は、第１のチューナブルアンテナの等価で簡略化された回路モデルを示す。

【図18】図１８は、第１のチューナブルアンテナのＳ１１－パラメータを示す。

【図19】図１９は、第２のチューナブルアンテナの等価で簡略化された回路モデルを示す。

【図20】図２０は、第２のチューナブルアンテナのＳ１１－パラメータを示す。

【発明を実施するための形態】

【0036】

本技術で知られているように、半導体素子は、一般的には、複数層で製作される。このような複数層の半導体素子では、用語「横方向の」および「水平の」はともに、材料の層に沿って延びる構造のことを指すのに通常使用される。横方向の構造は、半導体素子の表面に沿って延び得るか、または複数の他の横方向の層の間に埋め込まれ得る。それに応じて、用語「垂直方向の」は、横方向の層と垂直な方向に延びる構造を指すのに使用される。垂直方向の構造は、複数の材料の層を通って横切るか、またはそれらの間を横切る。横方向の構造および垂直方向の構造は、したがって、本質的に９０°の転置を有している。

【0037】

図３ａおよび図３ｂは、チップアンテナが実装された通信装置のアンテナの例示的な実施形態を示す。図３ａおよび図３ｂに示されているアンテナは、スロット型のものである。

【0038】

電磁波モードが、電磁場のパターンを描写する。図３ａは、スロットアンテナを有する矩形のグランドプレーン（ground plane）を示す。グランドプレーンには、当該グランドプレーン（３００）上の波動モードの表面電流ベクトルのプロットが示されている。

【0039】

図３ｂは、図３ａの装置の拡大図であり、アンテナ構造の要素をより詳細に示す。アンテナで送信すべき無線周波数（ＲＦ）信号が、アンテナ供給ポート（３０１）を通じてアンテナに供給され、２つのキャパシタ（３１１、３１２）、すなわち、並列キャパシタ（３１２）と直列キャパシタ（３１１）とを有するチップアンテナが、インピーダンス整合のために使用される。図示されていないが、チップアンテナのキャパシタ（３１１、３１２）は、好ましくは、２つの分離したキャパシタと比べて、より簡単な設置のための１つの半導体パッケージを形成することが好ましい。１個の半導体素子でこれらキャパシタを作製することは、それらの静電容量の相対的な精度も改善する。グランドプレーン（３００）は、凹部（３２０）を備える。示されている実施形態では、凹部は、スロットとして特徴づけられ得るが、代替的には、ループまたはノッチとして設計されてもよい。グランドプレーン（３００）は、携帯無線装置のＰＣＢグランドプレーンまたは筐体であってもよい。

【0040】

図４は、図３ａおよび図３ｂの装置のアンテナ機能に等価な簡略化された回路モデルを示す。

【0041】

アンテナ供給ポート（３０１）は、無線携帯装置のＲＦ回路インターフェースへの接続をもたらす。チップアンテナコンポーネント（３１０）は、並列キャパシタＣ４（３１２）および直列キャパシタＣ３（３１１）を備えている。好ましくは、２つのキャパシタ（３１１、３１２）は、物理的な近接と短い相互接続とを容易にするために、１つのチップアンテナ装置に備えられている。さらに、複数のこれらキャパシタを１つの装置に配置することが、これら２つのキャパシタの間の相対的な精度の向上も容易にし、分離された２つのキャパシタに比べて設置工程をより容易にし、さらに、簡単な作製および簡単なロジスティクス（logistics）を促進する。チップアンテナは、同調素子および／または整合素子として主に動作し、このことは上記の回路モデルから明白となる。

【0042】

並列共振回路（３２０）は、グランドプレーンの凹部（３２０）の作用を表す。もしグランドプレーン（３００）における凹部（３２０）が、送信された無線信号および受信された無線信号の波長に比べて小さく、λ／８以下の範囲のパラメータを有していれば、図３における例示的なスロットなどの凹部（３２０）の、放射全体への寄与は、非常に小さく、ほとんどすべての放射は、グランドプレーン（３００）に由来する。凹部（３２０）は、単に結合素子の役割を果たし、このことは、インダクタンスＬ２（３２１）および静電容量Ｃ２（３２２）によって形成される共振器の共振周波数をアンテナの動作周波数よりもかなり大きくして、上記の回路モデルに反映される。さらに、スロットコンダクタンスＧｓＲ（３２２）の、放射を行う部分が、ほとんどゼロであり、凹部（３２２）に由来する放射はほとんどなく、凹部（３２０）のアドミタンスの実部が、スロットコンダクタンスＧｓＬ（３２４）の損失部分によって記述される損失にほぼ例外なく関連付けられることを意味する。スロットコンダクタンスＧｓＲ（３２３）の、放射を行う部分は、放射に関連付けられたスロットによって引き起こされるコンダクタンスの部分のことを指し、スロットコンダクタンスＧｓＬ（３２４）のスロット部分は、損失と関連付けられたスロットによって引き起こされたコンダクタンスの部分のことを指す。

【0043】

トランス（３３０）は、グランドプレーンの凹部（３２０）とＰＣＢ波モード（３３０）との間の結合部に相当する。

【0044】

最後に、直列共振回路（３４０）は、ＰＣＢまたは筐体のグランドプレーン（３００）の波動モードを表わす。グランドプレーン（３００）の長さが、最適に近い、すなわち、略（２ｎ＋１）×λ／２（ただし、ｎ＝｛０、１、２、・・・｝、λはＲＦ信号の略波長）であるという条件で、グランドプレーン（３００）は、十分な放射抵抗ＲｐＲ（３４１）および適度に低い損失抵抗ＲｐＬ（３４２）を有し、意図した動作周波数に近い共振波モードを有する。そのような適度に低い抵抗は、たとえば、ＲｐＲ（３４１）に比べて小さい大きさのオーダーの抵抗、言い換えると、ＲｐＲ（３４１）の少なくとも１０分の１であってもよい。放射抵抗ＲｐＲ（３４１）は、ＰＣＢまたは筐体の放射に関連付けられたＰＣＢの波動モード抵抗または筐体の波動モード抵抗の部分のことを指し、損失抵抗ＲｐＬ（３４２）は、ＰＣＢまたは筐体の損失に関連付けられたＰＣＢの波動モード抵抗または筐体の波動モード抵抗の部分に対応する。電流Ｉが、ＰＣＢの波動モードまたは筐体の波動モードを示す抵抗器を流れるとき、損失抵抗ＲｐＬによるＰＣＢの波動モードまたは筐体の波動モードでの電力の損失は、式、Ｉ²×ＲｐＬによって与えられ、放射抵抗ＲｐＲによるそれに応じた放射電力は、式、Ｉ²×ＲｐＲによって与えられる。インダクタンスＬ１（３４３）は、ＰＣＢの波動モードまたは筐体の波動モードに関連付けられたインダクタンスを記述し、静電容量Ｃ１（３４４）は、ＰＣＢの波動モードまたは筐体の波動モードに関連付けられた静電容量を記述する。この場合において、チップアンテナの部品間のバラツキが大きすぎないという条件で、アンテナ配列は、チップアンテナと比較的小さな凹部（３２０）を有していても、良い性能を持ち得る。

【0045】

他方、もし、グランドプレーン（３００）の凹部（３２０）がさらに大きいことを要求するようにチップアンテナの設計が異なれば（たとえば、異なる静電容量の値）、λ／４以上の範囲内の周囲の長さで、凹部（３２０）は、放射全体に対してより大きく寄与する。それは、少なくとも、より高い効率およびより広い帯域幅などの良いアンテナ性能も意味し、アンテナの性能は、グランドプレーンの大きさと形状への依存がより小さくなり、したがって、グランドプレーンの寸法またはアンテナの位置の変更に対してより影響されにくくなる。

【0046】

しかし、チップアンテナの静電容量の公差（許容範囲）は、アンテナ共振周波数を制御すること、およびバラツキを釣り合わせること、に対して重要になる。特に、直列キャパシタの精度が非常に重要である。したがって、キャパシタは、製造プロセスにおいて公差のバラツキに影響されないことが必要となる。

【0047】

しかし、現在利用できる市販の半導体キャパシタは、まったく大きな公差を持ち、このような大きな公差は、たとえば、半導体キャパシタデバイスの製造プロセスにおける層の厚さのバラツキのために引き起こされる。また、多層セラミックチップアンテナは、一般的には、セラミック製造プロセスにおけるバラツキのために大きな公差のバラツキを持つ。

【0048】

図５ａは、重ねられたメタライズ層を接続するビアパターンを有する金属フィンガの構造であって、積み重ねられて互いにかみ合わされた金属フィンガの構造のパターンを、正極および負極を備える垂直平行板（ＶＰＰ）キャパシタのメタライズ層の上面を示している。これら構造の間の誘電体材料は図示されていない。図５ｂは、図５ａに示されている切断線Ａ－Ａに沿った、同じ構造の金属部分の斜視図を示す。この図は、垂直板電極のメタライズ層（５０１－５０５）および相互接続ビア（５１０）を示す。この構造は、原理的には、上記に引用した特許文献１に記載のものと類似している。シミュレーションが行われた素子の垂直方向の積層は、２つの厚いメタライズ層（５０１、５０２）と、３つのより薄いメタライズ層（５０３、５０４、５０５）と、を備える。

【0049】

図５ｂに示されている垂直方向の構造は、厚いメタルオプション（thick metal option）を用いた典型的な無線周波数集積回路の配線工程（バックエンド）（ＲＦＩＣ ＢＥＯＬ）のメタライズ層であり、これら厚いメタルオプションは、たとえば、低損失ＲＦコイルまたは送信線路（transmission lines）および半導体素子に対してはそれほど重要ではない微細ピッチの配線（fine pitch routing）および接続のための複数のより薄い層を作製するのに用いられている。あいにく、それは、製造公差をコントロールするための層構造に対しては最適ではなく、なぜなら、おそらく、２つの厚いメタライズ層が厚さのバラツキに主に影響を及ぼすからであり、公差の改善の最大の可能性が引き出されない。さらに、最大の静電容量密度が達成されるとき、フィンガの間の間隔が小さくなり、電圧破壊の危険性を高める原因となる。さらに、大きな製造公差は、静電容量の公差を大きくする原因となる。これら特徴の全ては、そのようなキャパシタがアンテナインターフェースに特に適するようにはならない原因となる。

【0050】

層の厚さのバラツキが、無相関であれば、積層全体の高さの相違（variance）、つまり、すべての層の厚さの総和は、個々の層の厚さの相違分（variance）の和である。したがって、積層全体の厚さの偏差は、個々の層の厚さの偏差の和よりも小さいであろう。しかし、層の厚さのバラツキが、相関していれば、それは、必ずしも当てはまらない。層ごとのメタライズ層の幅の公差、すなわち、メタライズ層構造の側面形状の公差についても同様のことがいえる。側面形状の公差は、側面形状の精度を規定する。

【0051】

図５ａおよび図５ｂのＶＰＰキャパシタのメタライズ層および／または半導体層の厚さのバラツキおよび側面形状のバラツキについてのノミナルな静電容量のコーナー（corner）および最も悪い場合の静電容量のコーナー（corner）のシミュレーションが、３次元電磁界シミュレーションを用いて行われた。シミュレーションが行われたこの構造では、フィンガのメタライズ層の幅は、２μｍであり、フィンガの間の間隔は３μｍであり、金属積層部の高さ、つまり、垂直キャパシタのプレートの高さは、約１０μｍであり、キャパシタによって占められる総面積は、２１７μｍ×１４４μｍであった。これらの例示的な寸法は、半導体キャパシタとしては比較的大きく、静電容量密度が比較的低いことを意味するが、他方では、相対公差がより良好であり、絶縁破壊電圧がより高いことを意味する。厚さのバラツキのみでは、２．４５ＧＨｚで＋１５％～－１３％の最も悪い場合の静電容量のバラツキを引き起こす。金属部分の側縁の位置のバラツキの原因となる側面形状公差を考慮に入れると、最も悪い場合の静電容量のバラツキは、＋２７％～－１８％に増加するだろう。静電容量のこのバラツキ量は、アンテナの性能の受け入れられないバラツキの原因となる。

【0052】

静電容量の公差を改善する１つの方法は、キャパシタのフィンガの間の間隔を増やすことである。垂直キャパシタのプレートの間の横方向の間隔が３μｍから１３μｍへと増やされたまばらな電極の間隔を有するＶＰＰキャパシタ構造のシミュレーションも行われた。厚さの公差が原因である静電容量のバラツキは、＋／－１０％に減少したことが認められ、メタライズ層の横方向のバラツキも考慮すると、最も悪い場合の静電容量のバラツキは、増加して－１１％と＋１３％の間で変動した。静電容量の全バラツキへの横方向の公差の寄与は、したがって、著しく小さくさせられて、略２８％と４４％の間から略９％と２３％の間へと減少した。しかし、フィンガ電極の間の間隔をより大きくした結果として、静電容量密度も著しく減少した。しかし、そのような低い静電容量密度の素子は、いくつかの応用に適している。

【0053】

図６は、たとえばチップアンテナコンポーネントに適した容量素子であって、半導体製造プロセスの複数のＢＥＯＬ（配線のバックエンド）メタライズ層を用いて製造可能な容量素子の第１の例示的な実施形態の模式的な断面図を示す。この構造は、互いにかみ合わされた複数の正極（＋）の電極フィンガおよび負極（－）の電極フィンガを備える。この例では、４つのメタライズ層（５０１、５０２、５０３、５０４）と、メタライズ層の間に位置する導電性ビア（５１０）の配列と、が存在する。本実施形態では、隣接する正極および負極の横方向部は、部分的に重ね合わされている。４つのメタライズ層を有するこの例では、第１のメタライズ層（５０１）は、すべての第２の電極フィンガの横方向（水平）部を形成し、第４のメタライズ層（５０４）は、他方の互いにかみ合わされた電極フィンガの横方向部を形成する。しかし、メタライズ層が横方向構造および垂直方向構造の両方の構成を可能にする限り、任意の数のメタライズ層が使用されてもよい。電極フィンガの横方向部が、キャパシタ構造形態の対向する上面および底面上のメタライズ層に設けられている。この例では、上記の電極の垂直方向部は、中間のメタライズ層（５０２、５０３）上に形成された２つの重ねられた金属スラブまたは棒状部と、２つの中間のメタライズ層（５０２、５０３）を互いに連結しかつ横方向部の１つに連結するビア（５１０）と、によって形成される。横方向部は、当該横方向部の少なくとも１つの横方向の寸法が、垂直方向部の寸法よりも大きくなるように横方向に延びている。

【0054】

図６のメタライズ層（５０１、５０２、５０３、５０４）の厚さは、略等しくみえるが、メタライズ層の実際の厚さは異なっていてもよい。キャパシタの構造は、正極と負極が交互に配置され、かつ、隣接する正極と負極が垂直方向と横方向の両方向に分離された電極板を有している互いにかみ合わされたキャパシタの組み合わせとして、考えられ得る。これら垂直方向のプレートと横方向のプレートは、同じ電極フィンガの一部であるので、これらのプレートは、垂直方向部および横方向部と呼ばれてもよい。２つの隣接する正極の電極フィンガおよび負極の電極フィンガの横方向部は、垂直方向の間隔、すなわちこれら横方向部の間の垂直方向の間隔（Ｄ_V）を有し、２つの隣接する正極の電極フィンガおよび負極の電極フィンガの垂直方向部は、横方向の間隔、すなわちこれら垂直方向部の間の横方向の間隔（Ｄ_L）を有する。この新規のキャパシタのフィンガ構造は、垂直方向－横方向－平行－プレート（ＶＬＰＰ）キャパシタ構造と呼ばれてもよく、少なくともほとんどの互いにかみ合わされたフィンガ電極は、Ｔ字状の断面を有し、横方向部はＴ字形状の腕部を形成し、垂直方向部はＴ字形状の茎部を形成するので、特定の実施形態は、Ｔ字状のＶＬＰＰキャパシタ構造と呼ばれる場合がある。しかし、図６に示されているように、反対の極性を有する隣接する電極フィンガが１つだけである、櫛状構造の外側（端部）に位置する電極フィンガは、Ｌ字形状を有していてもよいが、必ずしもＬ字形状を有する必要はない。目標は、層ごとの厚さについての知識を前もって持たずに総静電容量のバラツキが小さくなるように、および／または静電容量が垂直方向の寸法において積層したメタライズ層およびビアのバラツキに敏感でないように作製できるキャパシタ素子の構造を創造することである。

【0055】

フィンガの長さがＬであれば、一対のフィンガの静電容量Ｃ_iは、横方向および垂直方向の静電容量成分の和で与えられ、式（３）によって粗く近似できる。
Ｃ_i＝Ｃ_iL＋Ｃ_iV≒ε₀×ε_r×Ｌ×Ｄ_V／Ｄ_L＋ε₀×ε_r×Ｌ×Ｄ_L／Ｄ_V （３）

【0056】

たとえば、もし垂直方向の間隔（Ｄ_V）が増加すると、上記の和の第１項は増加し、かつ第２項は減少し、したがって、たとえば、メタライズ層とビアの製造公差による静電容量のバラツキを補償する。要は、静電容量の実装のために横方向の電束と垂直方向の電束との両方の寄与のバランスを利用することである。このことは、互いにかみ合わされた電極フィンガの断面は、好ましくは、略等しい横方向および垂直方向の間隔Ｄ_VおよびＤ_Lを有することを意味する。

【0057】

図７は、図６に示された実用的なＭＯＭ Ｔ字状ＶＬＰＰ構造の３次元図の断面の例示的な斜視図を示す。メタライズ層（５０１、５０２、５０３、５０４）のうちの少なくともいくつかは、互いに異なる厚さを有してもよい。３次元電磁界シミュレーションがそのような構造に対して行われた。上記のシミュレーションは、この種の構造がメタライズ層の厚さのバラツキを非常に良好に補償することができることを示している。しかし、メタライズ層の横方向の形状の不正確さが、この構造では必ずしも良好に補償されず、したがって、それらが充分にうまくコントロールされなければ、静電容量の公差に大きな影響を及ぼす場合がある。

【0058】

図７の構造では、本体の厚さの公差（bare thickness tolerance）が、総静電容量の＋／－５％の最悪の場合のバラツキの範囲内である程度うまく補償され得る。しかし、横方向の形状の、特に横方向の寸法における金属部分の縁部の精度、つまり、横方向形状の公差も考慮する場合には、バラツキは大きくなって、総計して略－８％から＋１２％になる。それは、もし横方向部の横方向の寸法が正確でなければ、Ｔ字状のキャパシタ電極の外側の縁部が、反対の極性を有する電極の垂直方向部のより近くへと延在する場合があるからである。しかし、Ｔ字状のＶＬＰＰ構造が、必要なキャパシタ性能と静電容量密度とに応じて実施可能な代替物を提供できる。静電容量の達成される精度とＶＬＰＰキャパシタ構造の性能は、製造プロセスの影響をさらに受け、そのため、改善された製造方法が、達成可能な静電容量公差のさらなる改善をもたらし得る。

【0059】

Ｔ字形状の実施例の１つの例示的な変形例は、非対称なＴ字形状であり、この場合においてＴ字形状の茎部は、腕部の中央に配置されない。非対称なＴ字形状を有する複数のフィンガ電極部は、断面内で完全に重ねられた横方向部（Ｔ字形状の腕部）を有してもよいが、垂直方向部が、キャパシタ構造の反対側の面上に上述の重ねられた横方向部を形成するメタライズ層にまで延在しない限り、そのようにしてもよい。しかし、静電容量のコントロールは、部分的に重ねられた対称なＴ字状の電極に比べて、完全に重ねられた非対称のＴ字状の電極ではより困難である場合がある。非対称なＴ字形状を有するフィンガ電極も、図６および図７に示されている対称なＴ字状の電極と同様に、部分的に重ねられてもよい。

【0060】

図８は、金属積層部の高さがノミナル値から±２０％で変動しその他のパラメータは一定のままにした例示的な場合における同じノミナルな静電容量を有するＶＬＰＰキャパシタと先行技術のＶＰＰキャパシタとの間の、評価された静電容量のバラツキに関する比較を示す。静電容量の評価は、式（２）と式（３）に基づいている。ＶＬＰＰ構造の場合では、それは垂直方向の間隔（Ｄ_V）であり、ＶＰＰ構造の場合では、それはキャパシタのプレートの幅Ｗである。ＶＰＰ構造（８００）の静電容量は、垂直方向の間隔（Ｄ_V）に略線形に依存するが、その一方で、ＶＬＰＰ構造（８０１）の静電容量は、垂直方向の間隔（Ｄ_V）を定める金属積層部の高さの与えられたすべてにおいて、静電容量の非常に小さなバラツキを持つだけである。

【0061】

評価に使用された式（２）および式（３）は周辺電界を考慮していないために、図８の線図は完全ではないが、金属積層部の高さのバラツキが、改善されたキャパシタのフィンガの設計によってどのように補償されるのかについての良い見識を与えている。

【0062】

図９は、たとえば、半導体製造プロセスの複数のＢＥＯＬ（配線工程）メタライズ層を使用して製造されたチップアンテナコンポーネントに使用するのに適切なキャパシタ素子の第２の実施形態の模式的な断面図を示す。この構造も、互いにかみ合わされた複数の正極（＋）の電極フィンガと負極（－）の電極フィンガとを備える。この例では、４つのメタライズ層（５０１、５０２、５０３、５０４）と、メタライズ層の間に位置する導電性ビア（５１０）の配列と、が存在する。４つのメタライズ層を有するこの例では、第１の金属層（５０１）は、すべての第２の電極フィンガの横方向（水平）部（６００）を形成し、第４のメタライズ層（５０４）は、他方の互いにかみ合わされた電極フィンガの横方向部（６００）を形成する。しかし、メタライズ層が横方向構造および垂直方向構造の両方の構成を可能にする限り、任意の数のメタライズ層が使用されてもよい。キャパシタ構造の対向する上面および底面を形成するメタライズ層は、電極フィンガの横方向部（６００）を形成する。この例では、上記の電極の垂直方向部（６０１）が、中間のメタライズ層（５０２、５０３）と、上記の電極フィンガの横方向部（６００）を形成しない最上部または最下部のメタライズ層（５０１または５０４）と、２つの中間のメタライズ層（５０２、５０３）および最上部のまたは最下部のメタライズ層（５０４または５０１）を互いに１つに連結するビア（５１０）と、で形成された３つの重ねられた金属スラブまたは棒状部とによって形成される。本実施形態では、隣接する正極および負極の横方向部は、部分的に重ねられる。別の実施形態では、垂直方向部は、電極フィンガの横方向部（６００）を形成するメタライズ層に対向する最上面のまたは最下面のメタライズ層（５０４、５０１）のうちの１つの層に、中間のメタライズ層（５０２、５０３）およびビア（１０）のみを有し、スラブも棒状部も有していない。

【0063】

図９のメタライズ層（５０１、５０２、５０３、５０４）の厚さは、略等しくみえるが、メタライズ層の実際の厚さは異なっていてもよい。この構造は、正極と負極が交互に配置されかつ隣接する正極と負極が垂直方向と横方向の両方向に分離された電極板を有している互いにかみ合わされたキャパシタの組み合わせとして、考えられ得る。これら垂直方向のプレートと横方向のプレートは、同じ電極フィンガの一部であるため、これらプレートは、垂直方向部および横方向部と呼ばれてもよい。２つの隣接する正極の電極フィンガおよび負極の電極フィンガの横方向部は、垂直方向の間隔、すなわちこれら横方向部の間の垂直方向の間隔（Ｄ_V）を有し、２つの隣接する正極の電極フィンガおよび負極の電極フィンガの垂直方向部は、横方向の間隔、すなわちこれら垂直方向部の間の横方向の間隔（Ｄ_L）を有する。このキャパシタのフィンガ構造は、垂直方向－横方向－平行－プレート（ＶＬＰＰ）キャパシタ構造と呼ばれてもよく、特定の実施形態は、反転したＬ字状のＶＬＰＰキャパシタ構造と呼ばれる場合があり、互いにかみ合わされたフィンガ電極は反転したＬ字状の断面を有し、横方向部（６００）がＬ字形状の脚部を形成し、垂直方向部（６０１）がＬ字形状の茎部を形成し、Ｌ字状の正極および負極の電極フィンガは、互いに反転した位置にある。

【0064】

図１０は、図９に示された実用的なＭＯＭ Ｌ字状ＶＬＰＰ構造の３次元図の断面の例示的な斜視図を示す。メタライズ層（５０１、５０２、５０３、５０４、５０５）のうちの少なくともいくつかは、互いに異なる厚さを有してもよい。３次元電磁界シミュレーションがそのような構造に対して行われ、上記のシミュレーションは、この種の構造がメタライズ層の厚さのバラツキを非常に良好に補償することができることを示している。

【0065】

反転したＬ字状のＶＬＰＰ型キャパシタの構造により、垂直方向の主電束と横方向の主電束が別々の物理的な位置に形成され、複数のＬ字状のキャパシタの電極の縁部は、Ｔ字状のＶＬＰＰの場合よりも互いからさらに離れる。これらの特徴は、静電容量の公差のコントロールをさらに改善し、正極と負極との間の誘電体の量を増加することは、破裂放電の危険性も減らす。シミュレーションでは、反転したＬ字状のＶＬＰＰの静電容量の公差が±５％まで下がったことが認められ、チップアンテナの良好な性能をもたらすのに十分である。

【0066】

いくつかのＶＬＰＰタイプのキャパシタが、半導体の単一片に構築されるときに、絶対的な静電容量値のバラツキの低減の達成に加えて、複数のキャパシタの間での静電容量の整合性（capacitance match）が、同じＩＣ上で非常に高くなる。

【0067】

反転したＬ字状のキャパシタの実施形態の別のバージョンにおいては、隣接する電極の横方向部は、完全に重ねられていてもよいが、電極部の垂直方向部が、キャパシタ構造の対向する面上に上述の重ねられた電極の横方向部を形成するメタライズ層にまで延在しないことが条件である。

【0068】

以下の表１は、異なる種類の平行板キャパシタの、シミュレーションを行った達成可能な静電容量密度および静電容量公差の比較を行っている。ＶＰＰは、従来の垂直平行板キャパシタを指し、ＶＰＰ－ｓは、静電容量密度を小さくするけれども公差を改善するために従来のＶＰＰに比べて垂直方向のプレートの横方向の間隔を増やした「スパース（sparse）」垂直平行板キャパシタを指す。Ｔ－ＶＬＰＰは、第１の実施形態に基づくＴ字状のＶＬＰＰキャパシタ構造を指し、Ｌ－ＶＬＰＰは、第２の実施形態に基づく反転したＬ字状のＶＬＰＰキャパシタ構造を指す。静電容量の公差は、意図した静電容量値からの最大および最小のズレとして表されている。

【0069】

【表1】

【0070】

ＶＬＰＰにおける電極フィンガの間の間隔を増加させることは、静電容量密度の減少を必ず引き起こすけれども、静電容量のバラツキの改善（低減）に加えて、携帯無線装置のアンテに使用のためのチップアンテナに適した静電容量値と、使用されるＲＦ搬送周波数の波長によって主に定められる。たとえば携帯無線装置のスロットアンテナの寸法に機械的に良好に適合する物理的な寸法と、の両方を有するこれらの開示された実施形態に基づくＶＬＰＰキャパシタが有利に製造できる。そのような構造を用いて達成可能な現行の一般的な静電容量値は、１００ｆＦ～５ｐＦの範囲内にあるが、達成可能な静電容量値のこの範囲は、製造プロセスに依存し、上記の範囲は、おそらく製造技術の発展とともに増加（変化）するだろう。チップアンテナの外側の複数のアンテナ素子の物理的な寸法との上記の容量素子全体の物理的な寸法の良好な調和も、アンテナの複数の能動素子の間の短い相互接続を可能にし、性能をさらに向上させる。キャパシタの好適な適用可能な設計の選択は、静電容量密度と、静電容量の公差に関する特定の素子設計の要求と、に依存する。

【0071】

図１１は、発明されたキャパシタ構造の第３の実施形態の模式的な断面図である。この構造は、図６に記載の構造に基づいており、電極フィンガのＴ字状の断面を有するが、構造全体は、電極フィンガの１組の横方向部（６００ｂ）、すなわち、１組の電極フィンガのＴ字形状の腕部を形成するメタライズ層（５０４）に関してミラー構造にされている。

【0072】

この例では、キャパシタ構造の対向する２つの面に重ねられた横方向部（６００ａ）、すなわちＴ字形状の腕部と、垂直方向部（６０１ａ）、すなわち反対向きに垂直方向に互いに向かって向いているＴ字形状の茎部と、を有する正極の電極フィンガの対が複数存在する。Ｔ字状の正極の電極フィンガの複数の対の２列の間には、１つの横方向部（６００ｂ）と、反対方向に向いている２つの垂直方向部（６０１ｂ）と、を有する複数の負極の電極フィンガが存在する。負極の電極フィンガの横方向部（６００ｂ）は、正極の電極フィンガの横方向部（６００ａ）と部分的に重ねられている。

【0073】

この種の構造は、利用できるメタライズ層（５０１、５０２、５０３、５０４、５０５、５０６、５０７）の数が多ければ、当該構造の所定の領域に達成される静電容量密度をさらに大きくすることができるので、有利であり得る。好ましくは、このミラー構造の両側の垂直方向の間隔（Ｄ_V）および横方向の間隔（Ｄ_L）は、ともに等しい。この図は、負極の電極フィンガの腕部に関するミラーを示しているけれども、代わりに、このキャパシタ構造は、正極の電極フィンガの横方向部、すなわち、正極の電極フィンガのＴ字形状の腕部を形成するメタライズ層（５０４）に関してミラー構造にされていてもよい。言い換えれば、正極および負極の極性が、いずれかの仕方で設定され得る。

【0074】

上記した実施形態にあるように、本実施形態においても、メタライズ層（５０１、５０２、５０３、５０４、５０５、５０６、５０７）は、互いに異なるノミナルな厚さを有してもよい。好ましくは、メタライズ層の厚さは、垂直方向および横方向の間隔（Ｄ_V、Ｄ_L）が等しいままであるように設計される。

【0075】

図１２は、発明されたキャパシタ構造の第４の実施形態の模式的な断面図である。この構造は、図９に記載の構造に基づいており、電極フィンガの反転したＬ字状の断面を有するが、構造全体は、電極フィンガの１組の横方向部（６００ｂ）、すなわち、１組の電極フィンガのＬ字形状の脚部を形成するメタライズ層（５０４）に関してミラー構造にされている。

【0076】

この例では、正極の電極フィンガの各々は、キャパシタ構造の対向する２つの面に重ねられた２つの横方向部（６００ａ）、すなわちＬ字形状の脚部と、２つの横方向部（６００ａ）を連結する垂直方向部（６０１ａ）と、を有する。負極の電極フィンガは、１つの横方向部（６００ｂ）と、反対方向に向いている２つの垂直方向部（６０１ｂ）と、を有している。負極の電極フィンガの横方向部（６００ｂ）は、隣接する正極の電極フィンガの横方向部（６００ａ）と部分的に重ねられている。

【0077】

この種の構造は、利用できるメタライズ層（５０１、５０２、５０３、５０４、５０５、５０６、５０７）の数が多ければ、当該構造の所定の領域に達成される静電容量密度をさらに大きくすることができるので、有利であり得る。好ましくは、このミラー構造の両側の垂直方向の間隔（Ｄ_V）および横方向の間隔（Ｄ_L）は、ともに等しい。この図は、負極の電極フィンガの腕部に関する反転（ミラー構造）（mirroring）を示しているけれども、代わりに、このキャパシタ構造は、正極の電極フィンガの横方向部、すなわち、正極の電極フィンガのＬ字形状の脚部を形成するメタライズ層に関してミラー構造にされていてもよい。

【0078】

本実施形態においても、メタライズ層（５０１、５０２、５０３、５０４、５０５、５０６、５０７）は、互いに異なるノミナルな厚さを有してもよい。好ましくは、メタライズ層の厚さは、垂直方向および横方向の間隔（Ｄ_V、Ｄ_L）が等しいままであるように設計される。

【0079】

図１３は、本技術において知られているウエハ・レベル・チップ・スケール・ボール・グリッド・アレイ設計（ＷＬＣＳＰ ＢＧＡ）を備えるチップアンテナコンポーネント（３１０）の実装の例示であって、本発明の好適な実施形態に基づく２つの容量素子を含むチップアンテナコンポーネント（３１０）の例示的な実装の、ＰＣＢ接点側から見た斜視図を示す。チップアンテナコンポーネント（３１０）は、複数の誘電体層（１１１１）と、２対のはんだボール接点（１１１２）と、を備える。好適な実施形態に基づくキャパシタ構造は、金属シートと、上記の誘電体層内とこれら誘電体層の間に配置されたビアと、によって構築される。チップアンテナコンポーネント（３１０）は、裏面コーティングをさらに備えてもよい。好ましくは、チップアンテナコンポーネント（３１０）の寸法は、上記のボール接点とアンテナ設計の残りの部分との間の相互接続が短く保たれるように設計される。

【0080】

図１４は、開示された本実施形態に基づく２つの容量素子（１２００、１２０１）の互いにかみ合わされた電極フィンガ（１０１、１０２）が見えるようにすべての誘電体が隠れた状態で、図１３に示された上記のコンポーネントの金属部分の底面図を示す。電気接点（１２０３）が、キャパシタ電極と、はんだボール接点（１１１２）と、の間に設けられる。

【0081】

図１５は、現在の技術水準のチップアンテナが使用されているときのアンテナのＳ１１－パラメータの変化を示す。１０個の異なるチップアンテナを用いて行われた測定が、Ｓ１１曲線において位置および凹みの深さによって示される周波数および反射減衰量の両方で大きなバラツキを示している。

【0082】

図１６は、好適な実施形態に基づくチップアンテナを用いて実装されたアンテナのＳ１１－パラメータの変化を示す。それ以外に類似するアンテナ設計に対する測定において、同様に、１０個の異なるチップアンテナが使用された。測定結果が、図１５に示された大きなバラツキと比べて周波数と反射減衰量の両方でのバラツキの低減による性能の大きな改善を示している。

【0083】

さらなる実施形態では、チップアンテナコンポーネントは、信号経路での分路構成および／または直列構成における調整可能なまたは選択可能なリアクタンス素子などの、チューニングおよび／または整合の目的のための回路素子をさらに備えてもよい。より詳しくは、チップアンテナコンポーネントは、１つまたは複数の可変キャパシタ、半導体アレイ、あるいは複数の半導体スイッチまたは複数の調整可能なキャパシタを有するバンク（bank）を備えてもよい。さらに、チップアンテナコンポーネントは、１つまたは複数の可変インダクタ、インダクタアレイ、または複数の調整可能なインダクタを有するバンクを備えてもよい。

【0084】

図１７は、本発明の追加の実施形態を示し、この実施形態では、チップアンテナには、アンテナの周波数をチューニングするためのチューニング回路（１７００）が、さらに設けられている。チューニング回路（１７００）は、可変キャパシタＣ_V（１７０１）と、上記の回路モデルに示されるような追加のリアクタンス素子Ｌ３（１７０３）およびＬ４（１７０４）と、を備える。アンテナ設計のその他の部品は、図３ａ、図３ｂ、および図４に示されているものと類似したままである。簡単にするために、上記の回路等価モデルにおけるコンダクタンス素子ＧｓＬおよびＧｓＲは、１つのコンダクタンス素子Ｇ２（１７２０）に取り換えられ、抵抗素子ＲｐＲおよびＲｐＬは、１つの抵抗素子Ｒ１（１７４１）に取り換えられた。可変キャパシタの静電容量値を調整することによって、アンテナのＳ－パラメータを調整できる。図１８は、Ｓ１１－パラメータの調整を示す。図１８におけるＳ１１－パラメータ曲線は、例示的な設計における可変キャパシタＣ_V（１７０１）の様々な静電容量値を用いて得られた複数のＳ１１－パラメータを示す。Ｓ１１パラメータ曲線１６０１が、値Ｃ_V＝１ｐＦに対して得られ、曲線１６０３が、Ｃ_V＝３ｐＦに対して得られ、曲線１６０６が、Ｃ_V＝６ｐＦに対して得られ、曲線１６０８が、Ｃ_V＝８ｐＦに対して得られる。

【0085】

図１９は、本発明の別の追加の実施形態を示し、この実施形態では、チップアンテナには、アンテナの周波数をチューニングするためのチューニングおよび整合の回路（１９００）が、さらに設けられている。チューニングおよび整合の回路（１９００）は、上記のモデルに示されるような追加のリアクタンス素子Ｌ３（１７０３）、Ｌ４（１７０４）およびＬ５（１７０５）はもちろん、２つの可変キャパシタ、チューニングキャパシタＣ_V1（１７０１）、および整合キャパシタＣ_V2（１７０２）を備えている。アンテナ設計のその他の部品は、図３ａ、図３ｂ、および図４に示されているものと同様である。簡単にするために、図１７にあるように、上記の回路等価モデルにおけるリアクタンス素子ＧｓＬおよびＧｓＲは、１つのリアクタンス素子Ｇ２（１７２０）に取り換えられ、抵抗要素ＲｐＲおよびＲｐＬは、１つの抵抗素子Ｒ１（１７４１）に取り換えられた。可変キャパシタの静電容量値を調整することによって、アンテナのＳ－パラメータを調整できる。図２０は、Ｓ１１－パラメータの調整を示す。可変チューニングキャパシタＣ_V1（１７０１）の調整は、アンテナの動作周波数に主に影響を与え、可変整合キャパシタＣ_V2（１７０２）の調整は、アンテナの反射減衰量に主に影響を与える。たとえば、図２０におけるＳ１１－パラメータ曲線１８０１、１８０３、および１８０８は、整合キャパシタの静電容量値Ｃ_V2＝１ｐＦと設定してチューニングキャパシタＣ_V1が１ｐＦ、３ｐＦ、および８ｐＦとそれぞれの値に変えられることによって得られる。同様に、Ｓ１１－パラメータ曲線１８８１、１８８３、および１８８８は、整合キャパシタの静電容量値Ｃ_V2＝８ｐＦと設定してチューニングキャパシタＣ_V1が１ｐＦ、３ｐＦ、および８ｐＦとそれぞれの値に変えられることによって得られる。

【0086】

技術の進歩に伴って、本発明の基本的なアイデアは様々な方法で実装できることは、当業者にとって明白である。したがって、本発明およびその実施形態は、上記の実施例に限定されず、特許請求の範囲の範囲内で変形可能である。

【図1a)】

【図1b)】

【図2a)】

【図2b)】

【図3a-3b】

【図4】

【図5a】

【図5b】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】