特許 7291331 トレンチＭＯＳ型ショットキーダイオード

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-06-07

(45)【発行日】2023-06-15

(54)【発明の名称】トレンチＭＯＳ型ショットキーダイオード

(51)【国際特許分類】

   H01L 29/872 20060101AFI20230608BHJP

   H01L 29/47 20060101ALI20230608BHJP

   H01L 29/06 20060101ALI20230608BHJP

【ＦＩ】

H01L29/86 301F

H01L29/86 301D

H01L29/86 301E

H01L29/48 D

H01L29/48 F

H01L29/06 301V

H01L29/06 301F

【請求項の数】 2

(21)【出願番号】P 2022068429

(22)【出願日】2022-04-18

(62)【分割の表示】P 2017034835の分割

【原出願日】2017-02-27

(65)【公開番号】P2022087348

(43)【公開日】2022-06-09

【審査請求日】2022-04-22

【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２６年度独立行政法人新エネルギー・産業技術総合開発機構「ＳＩＰ（戦略的イノベーション創造プログラム）／次世代パワーエレクトロニクス」委託研究、産業技術力強化法第１９条の適用をうける特許出願

(73)【特許権者】

【識別番号】390005223

【氏名又は名称】株式会社タムラ製作所

(73)【特許権者】

【識別番号】515277942

【氏名又は名称】株式会社ノベルクリスタルテクノロジー

(73)【特許権者】

【識別番号】301022471

【氏名又は名称】国立研究開発法人情報通信研究機構

(74)【代理人】

【識別番号】110002583

【氏名又は名称】弁理士法人平田国際特許事務所

(72)【発明者】

【氏名】佐々木 公平

(72)【発明者】

【氏名】東脇 正高

【審査官】杉山 芳弘

(56)【参考文献】

【文献】特開２０１５－２２７２７９（ＪＰ，Ａ）

【文献】国際公開第２０１６／０１３５５４（ＷＯ，Ａ１）

【文献】特開２０１６－０３１９５３（ＪＰ，Ａ）

【文献】特開２００８－１４０９６８（ＪＰ，Ａ）

【文献】特表平８－５１２４３０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／８７２

Ｈ０１Ｌ ２９／４７

Ｈ０１Ｌ ２９／０６

(57)【特許請求の範囲】

【請求項1】

β型のＧａ_２Ｏ_３系単結晶からなる第１の半導体層と、
前記第１の半導体層に積層される層であって、その前記第１の半導体層と反対側の面に開口する複数のトレンチを有する、β型のＧａ_２Ｏ_３系単結晶からなる第２の半導体層と、
前記第２の半導体層の前記第１の半導体層と反対側の面上に形成されたアノード電極と、
前記第１の半導体層の前記第２の半導体層と反対側の面上に形成されたカソード電極と、
前記第２の半導体層の前記トレンチの内面を覆う絶縁膜と、
前記第２の半導体層の前記トレンチ内に前記絶縁膜に覆われるように埋め込まれ、前記アノード電極に接触するトレンチＭＯＳゲートと、
を有し、
前記第２の半導体層が、前記第１の半導体層側の下層と、前記下層よりも高いドナー濃度を有する、前記アノード電極側の上層とから構成され、
１μＡのリーク電流が流れるときの逆方向電圧が６００Ｖ以上１２００Ｖ以下である、
トレンチＭＯＳ型ショットキーダイオード。

【請求項2】

前記第２の半導体層と前記アノード電極との間に形成されるショットキー接合のバリアハイトが０．７ｅＶ以上であり、
前記上層のドナー濃度が４．５×１０^１６ｃｍ^－３以上、２．４×１０^１７ｃｍ^－３以下であり、
隣接する前記トレンチの間の前記第２の半導体層のメサ形状部分が、前記第２の半導体層の前記上層のドナー濃度に応じた１．４μｍ以下の幅を有する、
請求項１に記載のトレンチＭＯＳ型ショットキーダイオード。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、トレンチＭＯＳ型ショットキーダイオードに関する。

【背景技術】

【0002】

従来、Ｇａ_２Ｏ_３を半導体層に用いたショットキーバリアダイオード（ショットキーダイオード）が知られている（例えば、特許文献１）。

【0003】

特許文献１には、例えば、ｎ^－Ｇａ_２Ｏ_３層の電子キャリア濃度と厚さがそれぞれ９．９５×１０^１６ｃｍ^－３、３．３μｍのときの、ショットキーダイオードの耐圧が１０００Ｖであることが記載されている。

【0004】

また、Ｓｉを半導体層に用いたトレンチＭＯＳ型ショットキーダイオード、及びＳｉＣを半導体層に用いたトレンチＭＯＳ型ショットキーダイオードが知られている（例えば、非特許文献１、２）。

【0005】

非特許文献１には、ｎ^－Ｓｉ層のドーピング濃度と厚さがそれぞれ１×１０^１６ｃｍ^－３、９μｍのときの、半導体層にＳｉを用いたトレンチＭＯＳ型ショットキーダイオードの耐圧が１０７Ｖであることが記載されている。

【0006】

非特許文献２に記載された逆方向電圧－逆方向電流特性からは、ｎ^－ＳｉＣ層のドーピング濃度と厚さがそれぞれ６×１０^１５ｃｍ^－３、４μｍのときの、半導体層にＳｉＣを用いたトレンチＭＯＳ型ショットキーダイオードの耐圧が数十Ｖ程度であることが読み取れる。

【先行技術文献】

【特許文献】

【0007】

【文献】特開２０１３－１０２０８１号公報

【非特許文献】

【0008】

【文献】T. Shimizu et al., Proceedings of 2001 International Symposium on Power Semiconductor Devices & ICs, Osaka, pp.243-246 (2001).

【文献】V. Khemka, et al., IEEE ELECTRON DEVICE LETTERS, VOL. 21, NO. 5, MAY 2000, pp.286-288

【発明の概要】

【発明が解決しようとする課題】

【0009】

特許文献１においては、ショットキーダイオードの耐圧がＧａ_２Ｏ_３の絶縁破壊電界強度により定義されている。しかしながら、Ｇａ_２Ｏ_３等の絶縁破壊電界強度の大きな材料を用いたショットキーダイオードにおいては、逆方向電圧を増加させると、Ｇａ_２Ｏ_３層が絶縁破壊を起こす前にアノード電極とＧａ_２Ｏ_３層との間のリーク電流が極めて大きくなり、ショットキーダイオードが燃え尽きてしまう。

【0010】

このため、Ｇａ_２Ｏ_３を半導体層に用いたショットキーダイオードについては、所定の大きさ（例えば１μＡ）のリーク電流が流れるときの逆方向電圧を耐圧として定義するのが適切といえる。なお、特許文献１のショットキーダイオードは、リーク電流を抑制するための特別な構造を有さず、ｎ^－Ｇａ_２Ｏ_３層のキャリア濃度が９．９５×１０^１６ｃｍ^－３であるときの、１μＡのリーク電流が流れるときの逆方向電圧を概算すると、およそ６４Ｖとなる。

【0011】

本発明の目的は、高耐圧かつ低損失のトレンチＭＯＳ型ショットキーダイオードを提供することにある。

【課題を解決するための手段】

【0012】

本発明の一態様は、上記目的を達成するために、下記［１］～［２］のトレンチＭＯＳ型ショットキーダイオードを提供する。

【0013】

［１］β型のＧａ_２Ｏ_３系単結晶からなる第１の半導体層と、前記第１の半導体層に積層される層であって、その前記第１の半導体層と反対側の面に開口するトレンチを有する、β型のＧａ_２Ｏ_３系単結晶からなる第２の半導体層と、前記第２の半導体層の前記第１の半導体層と反対側の面上に形成されたアノード電極と、前記第１の半導体層の前記第２の半導体層と反対側の面上に形成されたカソード電極と、前記第２の半導体層の前記トレンチの内面を覆う絶縁膜と、前記第２の半導体層の前記トレンチ内に前記絶縁膜に覆われるように埋め込まれ、前記アノード電極に接触するトレンチＭＯＳゲートと、を有し、前記第２の半導体層が、前記第１の半導体層側の下層と、前記下層よりも高いドナー濃度を有する、前記アノード電極側の上層とから構成され、１μＡのリーク電流が流れるときの逆方向電圧が６００Ｖ以上１２００Ｖ以下である、トレンチＭＯＳ型ショットキーダイオード。
［２］前記第２の半導体層と前記アノード電極との間に形成されるショットキー接合のバリアハイトが０．７ｅＶ以上であり、前記上層のドナー濃度が４．５×１０^１６ｃｍ^－３以上、２．４×１０^１７ｃｍ^－３以下であり、隣接する前記トレンチの間の前記第２の半導体層のメサ形状部分が、前記第２の半導体層の前記上層のドナー濃度に応じた１．４μｍ以下の幅を有する、上記［１］に記載のトレンチＭＯＳ型ショットキーダイオード。」

【発明の効果】

【0014】

本発明によれば、高耐圧かつ低損失のトレンチＭＯＳ型ショットキーダイオードを提供することができる。

【図面の簡単な説明】

【0015】

【図1】図１は、第１の実施の形態に係るトレンチＭＯＳ型ショットキーダイオードの垂直断面図である。

【図2】図２（ａ）、（ｂ）は、それぞれトレンチの平面パターンの典型例を示す、第２の半導体層の上面図である。

【図3】図３は、第１の実施の形態に係るトレンチＭＯＳ型ショットキーダイオードの変形例の垂直断面図である。

【図4】図４は、第２の実施の形態に係るトレンチＭＯＳ型ショットキーダイオードの垂直断面図である。

【図5】図５は、２層構造の第２の半導体層を有するトレンチＭＯＳ型ショットキーダイオード（耐圧１２００Ｖ）と、第２の半導体層の代わりに単層の半導体層を有する比較例としてのトレンチＭＯＳ型ショットキーダイオード（耐圧１２００Ｖ）の順方向特性を示すグラフである。

【図6】図６は、２層構造の第２の半導体層を有するトレンチＭＯＳ型ショットキーダイオード（耐圧６００Ｖ）と、第２の半導体層の代わりに単層の半導体層を有する比較例としてのトレンチＭＯＳ型ショットキーダイオード（耐圧６００Ｖ）の順方向特性を示すグラフである。

【発明を実施するための形態】

【0016】

〔第１の実施の形態〕
（トレンチＭＯＳ型ショットキーダイオードの構成）
図１は、第１の実施の形態に係るトレンチＭＯＳ型ショットキーダイオード１の垂直断面図である。トレンチＭＯＳ型ショットキーダイオード１は、トレンチＭＯＳ領域を有する縦型のショットキーダイオードである。

【0017】

トレンチＭＯＳ型ショットキーダイオード１は、第１の半導体層１０と、第１の半導体層１０に積層される層であって、その第１の半導体層１０と反対側の面１７に開口するトレンチ１２を有する第２の半導体層１１と、第２の半導体層１１の面１７上に形成されたアノード電極１３と、第１の半導体層１０の第２の半導体層１１と反対側の面上に形成されたカソード電極１４と、第２の半導体層１１のトレンチ１２の内面を覆う絶縁膜１５と、第２の半導体層１１のトレンチ１２内に絶縁膜１５に覆われるように埋め込まれ、アノード電極１３に接触するトレンチＭＯＳゲート１６と、を有する。

【0018】

トレンチＭＯＳ型ショットキーダイオード１においては、アノード電極１３とカソード電極１４との間に順方向電圧（アノード電極１３側が正電位）を印加することにより、第２の半導体層１１から見たアノード電極１３と第２の半導体層１１との界面のエネルギー障壁が低下し、アノード電極１３からカソード電極１４へ電流が流れる。

【0019】

一方、アノード電極１３とカソード電極１４との間に逆方向電圧（アノード電極１３側が負電位）を印加したときは、ショットキー障壁により、電流は流れない。アノード電極１３とカソード電極１４との間に逆方向電圧を印加すると、アノード電極１３と第２の半導体層１１との界面及び絶縁膜１５と第２の半導体層１１との界面から空乏層が拡がる。

【0020】

一般的に、ショットキーダイオードの逆方向リーク電流の上限は１μＡとされている。本実施の形態では、１μＡのリーク電流が流れるときの逆方向電圧を耐圧と定義する。

【0021】

例えば、“松波弘之、大谷昇、木本恒暢、中村孝著、「半導体ＳｉＣ技術と応用」、第２版、日刊工業新聞社、２０１１年９月３０日、ｐ．３５５”に記載された、ＳｉＣを半導体層とするショットキーダイオードにおける逆方向リーク電流のショットキー界面電界強度依存性のデータによれば、逆方向リーク電流の電流密度が０．０００１Ａ／ｃｍ^２のときのショットキー電極直下の電界強度は、およそ０．８ＭＶ／ｃｍである。ここで、０．０００１Ａ／ｃｍ^２は、サイズが１ｍｍ×１ｍｍであるショットキー電極に１μＡの電流が流れたときのショットキー電極直下の電流密度である。

【0022】

このため、半導体材料自体の絶縁破壊電界強度が数ＭＶ／ｃｍあったとしても、ショットキー電極直下の電界強度が０．８ＭＶ／ｃｍを超えると、１μＡを超えるリーク電流が流れることになる。

【0023】

例えば、ショットキー電極直下の電界強度を抑制するための特別な構造を有さない従来のショットキーダイオードにおいて１２００Ｖの耐圧を得るためには、ショットキー電極直下の電界強度を０．８ＭＶ／ｃｍ以下に抑えるために、半導体層のドナー濃度を１０^１５ｃｍ^－３台にまで下げ、かつ半導体層を非常に厚くする必要がある。そのため、導通損失が非常に大きくなり、高耐圧かつ低損失のショットキーバリアダイオードを作製することは困難である。

【0024】

本実施の形態に係るトレンチＭＯＳ型ショットキーダイオード１は、トレンチＭＯＳ構造を有するため、半導体層の抵抗を増加することなく、高い耐圧を得ることができる。すなわち、トレンチＭＯＳ型ショットキーダイオード１は、高耐圧かつ低損失のショットキーダイオードである。

【0025】

なお、高耐圧かつ低損失のショットキーダイオードとして、ジャンクションバリアショットキー（ＪＢＳ）ダイオードが知られているが、ｐ型のＧａ_２Ｏ_３は製造が困難であるため、Ｇａ_２Ｏ_３はｐ型領域が必要なＪＢＳダイオードの材料に向いていない。

【0026】

第１の半導体層１０は、ドナーとしてのＳｉ、Ｓｎ等のIV族元素を含むｎ型のＧａ_２Ｏ_３系単結晶からなる。第１の半導体層１０のドナー濃度は、例えば、１．０×１０^１８以上かつ１．０×１０^２０ｃｍ^－３以下である。第１の半導体層１０の厚さＴ_ｓは、例えば、１０～６００μｍである。第１の半導体層１０は、例えば、Ｇａ_２Ｏ_３系単結晶基板である。

【0027】

ここで、Ｇａ_２Ｏ_３系単結晶とは、Ｇａ_２Ｏ_３単結晶、又は、Ａｌ、Ｉｎ等の元素が添加されたＧａ_２Ｏ_３単結晶をいう。例えば、Ａｌ及びＩｎが添加されたＧａ_２Ｏ_３単結晶である（Ｇａ_ｘＡｌ_ｙＩｎ_{（１－ｘ－ｙ）}）_２Ｏ_３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）単結晶であってもよい。Ａｌを添加した場合にはバンドギャップが広がり、Ｉｎを添加した場合にはバンドギャップが狭くなる。なお、上記のＧａ_２Ｏ_３単結晶は、例えば、β型の結晶構造を有する。

【0028】

第２の半導体層１１は、ドナーとしてのＳｉ、Ｓｎ等のIV族元素を含むｎ型のＧａ_２Ｏ_３系単結晶からなる。第２の半導体層１１は、例えば、Ｇａ_２Ｏ_３系単結晶基板である第１の半導体層１０上にエピタキシャル成長したエピタキシャル層である。

【0029】

なお、第１の半導体層１０と第２の半導体層１１との間に、高濃度のドナーを含む高ドナー濃度層を形成してもよい。この高ドナー濃度層は、例えば、基板である第１の半導体層１０上に第２の半導体層１１をエピタキシャル成長させる場合に用いられる。第２の半導体層１１の成長初期は、ドーパントの取り込み量が不安定であったり、基板である第１の半導体層１０からのアクセプタ不純物の拡散があったりするため、第１の半導体層１０上に第２の半導体層１１を直接成長させると、第２の半導体層１１の第１の半導体層１０との界面に近い領域が高抵抗化する場合がある。このような問題を避けるため、高ドナー濃度層が用いられる。高ドナー濃度層の濃度は、例えば、第２の半導体層１１よりも高い濃度に設定され、より好ましくは、第１の半導体層１０よりも高い濃度に設定される。

【0030】

第２の半導体層１１は、アノード電極１３側の上層１１ａと、第１の半導体層１０側の下層１１ｂとから構成される。上層１１ａは、下層１１ｂよりも高いドナー濃度を有する。また、上層１１ａ及び下層１１ｂのドナー濃度は、第１の半導体層１０のドナー濃度よりも低い。

【0031】

第２の半導体層１１のドナー濃度が増加するほど、トレンチＭＯＳ型ショットキーダイオード１の各部の電界強度が増加する。このため、比較的小さな逆方向電圧が印加されたときでも大きなリーク電流が流れるようになる。すなわち、トレンチＭＯＳ型ショットキーダイオード１の耐圧が低下する。

【0032】

しかしながら、本発明者は、鋭意研究の結果、第２の半導体層１１中のトレンチ１２が形成された層のドナー濃度は、ある特定の濃度までは増加させてもアノード電極１３直下の第２の半導体層１１中の（ショットキー界面近傍の）電界強度にほとんど影響がないことを見出した。一方で、第２の半導体層１１中のトレンチ１２が形成された層のドナー濃度を増加させることにより、第２の半導体層１１の電気抵抗が低下してトレンチＭＯＳ型ショットキーダイオード１の損失が低減される。

【0033】

このため、第２の半導体層１１を上層１１ａと下層１１ｂに分けて、上層１１ａのドナー濃度を下層１１ｂのドナー濃度よりも高くすることにより、アノード電極１３直下の第２の半導体層１１中の（ショットキー界面近傍の）電界強度を０．８ＭＶ／ｃｍ未満に抑えつつ、トレンチＭＯＳ型ショットキーダイオード１の損失を低減することができる。

【0034】

上層１１ａと下層１１ｂの界面の高さがトレンチ１２の底の高さ以上である場合に、上層１１ａのドナー濃度の増加に伴うショットキー界面近傍の電界強度の増加を効果的に抑えることができる。さらに、上層１１ａと下層１１ｂの界面の高さがトレンチＭＯＳゲート１６の最下部の高さ以上である場合には、より効果的にショットキー界面近傍の電界強度の増加を抑えることができる。

【0035】

トレンチＭＯＳ型ショットキーダイオード１の耐圧にほとんど影響を与えない第２の半導体層１１の上層１１ａのドナー濃度の範囲の上限値は、隣接するトレンチ１２の間の第２の半導体層１１のメサ形状部分の幅Ｗ_ｍに依存する。このため、幅Ｗ_ｍを第２の半導体層１１の上層１１ａのドナー濃度に応じて設定することが好ましい。

【0036】

第２の半導体層１１中のアノード電極１３直下の領域中の最大電界強度、第２の半導体層１１中の最大電界強度、及び絶縁膜１５中の最大電界強度を低く抑えるためには、第２の半導体層１１の下層１１ｂのドナー濃度がおよそ６．０×１０^１６ｃｍ^－３以下であることが好ましい。一方、下層１１ｂのドナー濃度が小さくなるほど第２の半導体層１１の抵抗が大きくなり、順方向損失が増加してしまうため、例えば１２００Ｖ以下の耐圧を得るためには、３．０×１０^１６ｃｍ^－３以上であることが好ましい。また、より高い耐圧を得るためには、ドナー濃度を例えば１．０×１０^１６ｃｍ^－３程度まで下げることが好ましい。

【0037】

第２の半導体層１１の厚さＴ_ｅが増加するほど、第２の半導体層１１中の最大電界強度及び絶縁膜１５中の最大電界強度が低減する。第２の半導体層１１の厚さＴ_ｅをおよそ６μｍ以上にすることにより、第２の半導体層１１中の最大電界強度及び絶縁膜１５中の最大電界強度を効果的に低減することができる。これらの電界強度の低減と、トレンチＭＯＳ型ショットキーダイオード１の小型化の観点から、第２の半導体層１１の厚さＴ_ｅはおよそ５．５μｍ以上かつ９μｍ以下であることが好ましい。

【0038】

トレンチ１２の深さＤ_ｔによってトレンチＭＯＳ型ショットキーダイオード１の各部の電界強度が変化する。第２の半導体層１１中のアノード電極１３直下の領域中の最大電界強度、第２の半導体層１１中の最大電界強度、及び絶縁膜１５中の最大電界強度を低く抑えるためには、トレンチ１２の深さＤ_ｔがおよそ２μｍ以上かつ６μｍ以下であることが好ましく、およそ３μｍ以上かつ４μｍ以下であることがより好ましい。また、本明細書では、トレンチ１２の幅をＷ_ｔとする。

【0039】

絶縁膜１５の誘電率が増加するほど、絶縁膜１５中の最大電界強度が低減するため、絶縁膜１５は誘電率が高い材料からなることが好ましい。例えば、絶縁膜１５の材料としてＡｌ_２Ｏ_３（比誘電率がおよそ９．３）、ＨｆＯ_２（比誘電率がおよそ２２）を用いることができるが、誘電率の高いＨｆＯ_２を用いることが特に好ましい。

【0040】

また、絶縁膜１５の厚さＴ_ｉが増加するほど、第２の半導体層１１中の最大電界強度が低減するが、絶縁膜１５中の最大電界強度およびアノード電極１３直下の領域中の最大電界強度が増加する。製造容易性の観点からは、絶縁膜１５の厚さは小さい方が好ましく、３００ｎｍ以下であることがより好ましい。ただし、当然ながら、トレンチＭＯＳゲート１６と第２の半導体層１１の間に直接電流がほとんど流れない程度の厚さは必要である。

【0041】

トレンチＭＯＳゲート１６の材料は、導電性を有するものであれば特に限定されず、例えば、高濃度でドーピングされた多結晶Ｓｉや、Ｎｉ、Ａｕ等の金属を用いることができる。

【0042】

トレンチＭＯＳ型ショットキーダイオード１中の電界強度は、上述のように、隣接する２つのトレンチ１２の間のメサ形状部分の幅、トレンチ１２の深さＤ_ｔ、絶縁膜１５の厚さＴ_ｉ等の影響を受けるが、トレンチ１２の平面パターンにはほとんど影響を受けない。このため、第２の半導体層１１のトレンチ１２の平面パターンは特に限定されない。

【0043】

図２（ａ）、（ｂ）は、それぞれトレンチ１２の平面パターンの典型例を示す、第２の半導体層１１の面１７の上面図である。

【0044】

図２（ａ）に示されるトレンチ１２は、ライン状の平面パターンを有する。図２（ｂ）に示されるトレンチ１２は、隣接する２つのトレンチ１２の間のメサ形状部分の平面パターンがドット状になるような平面パターンを有する。

【0045】

図１に示されるトレンチＭＯＳ型ショットキーダイオード１の断面は、図２（ａ）に示されるトレンチＭＯＳ型ショットキーダイオード１においては切断線Ａ－Ａに沿った切断面、及び図２（ｂ）に示されるトレンチＭＯＳ型ショットキーダイオード１においては切断線Ｂ－Ｂに沿った切断面に相当する。

【0046】

アノード電極１３は、第２の半導体層１１とショットキー接触する。アノード電極１３は、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ａｇ、Ｃｕ、Ａｌ、Ｍｏ、Ｉｎ、Ｔｉ、多結晶Ｓｉおよびそれらの酸化物や窒化物、合金等の材料からなる。アノード電極１３と第２の半導体層１１のショットキー界面の逆方向リーク電流は、アノード電極１３と第２の半導体層１１との界面の障壁の高さ（バリアハイト）が高いほど小さくなる。一方、バリアハイトが高い金属をアノード電極１３に用いた場合、順方向の立ち上がり電圧が上昇するため、順方向損失が増加する。よって、逆方向リーク電流が最大で１μＡ程度となるバリアハイトを持つ材料を選択することが好ましい。例えば逆方向耐圧が６００Ｖから１２００Ｖの場合、バリアハイトを０．７ｅＶ程度とすることで、逆方向リーク電流を１μＡ程度に抑えたまま、最も順方向損失を低減できる。アノード電極１３は、異なる金属膜を積層した多層構造、例えば、Ｐｔ／Ａｕ、Ｐｔ／Ａｌ、Ｐｄ／Ａｕ、Ｐｄ／Ａｌ、又はＰｔ／Ｔｉ／ＡｕおよびＰｄ／Ｔｉ／Ａｕを有してもよい。

【0047】

カソード電極１４は、第１の半導体層１０とオーミック接触する。カソード電極１４は、Ｔｉ等の金属からなる。カソード電極１４は、異なる金属膜を積層した多層構造、例えば、Ｔｉ／Ａｕ又はＴｉ／Ａｌ、を有してもよい。カソード電極１４と第１の半導体層１０を確実にオーミック接触させるため、カソード電極１４の第１の半導体層１０と接触する層がＴｉからなることが好ましい。

【0048】

図３は、トレンチＭＯＳ型ショットキーダイオード１の変形例の垂直断面図である。図３に示されるように、トレンチＭＯＳ型ショットキーダイオード１は、フィールドプレート構造を有してもよい。

【0049】

図３に示される変形例においては、第２の半導体層１１の面１７の縁に沿って、ＳｉＯ_２等からなる誘電体膜１８が設けられ、その誘電体膜１８の上にアノード電極１３の縁が乗り上げている。

【0050】

このようなフィールドプレート構造を設けることにより、アノード電極１３の端部への電界集中を抑制することができる。また、誘電体膜１８は、第２の半導体層１１の面１７を流れる表面リーク電流を抑制するパッシベーション膜としても機能する。なお、フィールドプレート構造の有無は、上記のトレンチＭＯＳ型ショットキーダイオード１の構造における各パラメータ（メサ形状部分の幅Ｗ_ｍ、トレンチ１２の深さＤ_ｔ、絶縁膜１５の厚さＴ_ｉ等）の最適値には影響を与えない。

【0051】

〔第２の実施の形態〕
第２の実施の形態は、絶縁膜１５を構成する絶縁体とは別の絶縁体がトレンチの底部に埋め込まれる点において、第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する。

【0052】

（トレンチＭＯＳ型ショットキーダイオードの構成）
図４は、第２の実施の形態に係るトレンチＭＯＳ型ショットキーダイオード２の垂直断面図である。

【0053】

トレンチＭＯＳ型ショットキーダイオード２の第２の半導体層１１は、面１７に開口するトレンチ２１を有する。トレンチ２１の底部には絶縁体２２が埋め込まれ、絶縁膜１５は、絶縁体２２の上面とトレンチ２１の内側側面を覆う。トレンチＭＯＳゲート１６は、トレンチ２１内に絶縁膜１５に覆われるように埋め込まれている。

【0054】

例えば、トレンチ２１の底部に絶縁体２２を埋め込んだ後、エッチングにより絶縁体２２の上部をラウンド状に削り、トレンチ１２を形成する。そして、トレンチ１２内に絶縁膜１５及びトレンチＭＯＳゲート１６を形成する。トレンチ２１の底面は平坦であってもよいし、トレンチ１２のようにラウンドしていてもよい。

【0055】

絶縁体２２は、絶縁膜１５よりも誘電率の低い絶縁体からなる。このため、アノード電極１３とカソード電極１４の間に電圧を印加したときに、絶縁膜１５に印加される電界よりも絶縁体２２に印加される電界の方が大きくなる。

【0056】

第１の実施の形態に係るトレンチＭＯＳ型ショットキーダイオード１において、絶縁膜１５中で最も電界強度が高くなる領域は、トレンチ１２の底部近傍の領域である。また、第２の半導体層１１中で最も電界強度が高くなる領域は、トレンチ１２の直下の領域である。

【0057】

第２の実施の形態に係る絶縁体２２を設けることにより、絶縁膜１５中のトレンチ１２の底部近傍の領域における電界強度、及び第２の半導体層１１中のトレンチ１２の直下の領域における電界強度を低減することができる。すなわち、絶縁膜１５中の最大電界強度及び第２の半導体層１１中の最大電界強度を低減することができる。

【0058】

絶縁体２２の材料として、ＳｉＯ_２（比誘電率がおよそ４）等の誘電率が低い材料を用いることが好ましい。絶縁膜１５の最下部の直下における絶縁体２２の厚さＴ_ｂは、およそ２００ｎｍ以上であることが好ましい。絶縁体２２は、トレンチ１２と同じ平面パターンを有し、典型的には、トレンチ１２の幅Ｗ_ｔとほぼ等しい幅を有する。

【0059】

トレンチＭＯＳ型ショットキーダイオード２においては、上層１１ａと下層１１ｂの界面の高さがトレンチ２１の底の高さ以上である場合に、上層１１ａのドナー濃度の増加に伴うショットキー界面近傍の電界強度の増加を効果的に抑えることができる。さらに、上層１１ａと下層１１ｂの界面の高さがトレンチＭＯＳゲート１６の最下部の高さ以上である場合には、より効果的にショットキー界面近傍の電界強度の増加を抑えることができる。

【0060】

（実施の形態の効果）
上記第１、２の実施の形態によれば、トレンチが形成されるＧａ_２Ｏ_３からなる半導体層を上層と下層に分け、上層のドナー濃度を下層のドナー濃度よりも高くすることにより、高耐圧かつ低損失のトレンチＭＯＳ型ショットキーダイオードを提供することができる。

【実施例】

【0061】

シミュレーションにより、第１の実施の形態に係るトレンチＭＯＳ型ショットキーダイオード１の構造において、第２の半導体層１１を上層１１ａと下層１１ｂに分けることによる効果を調べた。

【0062】

以下に、例として、トレンチＭＯＳ型ショットキーダイオード１の耐圧を１２００Ｖに設定する場合と、６００Ｖに設定する場合の評価結果を述べる。

【0063】

（耐圧を１２００Ｖに設定する場合）
トレンチＭＯＳ型ショットキーダイオード１の耐圧を１２００Ｖに設定する場合、第２の半導体層１１とアノード電極１３との間に形成されるショットキー接合のバリアハイトが０．７ｅＶであるとすると、リーク電流を抑えるため、アノード電極１３の直下の電界強度は０．４ＭＶ／ｃｍ以下であることが求められる。

【0064】

この条件を満たすために、隣接するトレンチ１２の間の第２の半導体層１１のメサ形状部分の幅Ｗ_ｍを第２の半導体層１１の上層１１ａのドナー濃度に応じて設定する。例えば、上層１１ａのドナー濃度が４．５×１０^１６ｃｍ^－３の場合は幅Ｗ_ｍを１．４μｍ以下に設定し、上層１１ａのドナー濃度が６．０×１０^１６ｃｍ^－３の場合は幅Ｗ_ｍを１．０μｍ以下に設定し、上層１１ａのドナー濃度が９．０×１０^１６ｃｍ^－３の場合は幅Ｗ_ｍを０．７μｍ以下に設定し、上層１１ａのドナー濃度が１．２×１０^１７ｃｍ^－３の場合は幅Ｗ_ｍを０．５μｍ以下に設定する。

【0065】

また、このときの第２の半導体層１１の下層１１ｂのドナー濃度及び厚さは、例えば、それぞれ３×１０^１６ｃｍ^－３、４．０μｍに設定すればよい。

【0066】

図５は、上述の２層構造の第２の半導体層１１を有するトレンチＭＯＳ型ショットキーダイオード１（以下、実施例１と呼ぶ）と、第２の半導体層１１の代わりに単層の半導体層を有する比較例としてのトレンチＭＯＳ型ショットキーダイオード（以下、比較例１と呼ぶ）の順方向特性を示すグラフである。

【0067】

ここで、実施例１について、上層１１ａのドナー濃度、厚さをそれぞれ６．０×１０^１６ｃｍ^－３、３μｍ、下層１１ｂのドナー濃度、厚さをそれぞれ３．０×１０^１６ｃｍ^－３、４μｍ、トレンチ１２の幅Ｗ_ｔを０．５μｍ、第２の半導体層１１のメサ形状部分の幅Ｗ_ｍを１μｍと設定した。また、比較例１について、第２の半導体層１１の代わりの単層の半導体層のドナー濃度、厚さをそれぞれ３．０×１０^１６ｃｍ^－３、７μｍ、トレンチ１２の幅Ｗ_ｔを１．０μｍ、第２の半導体層１１のメサ形状部分の幅Ｗ_ｍを２μｍと設定した。また、実施例１、比較例１のいずれについても、ショットキー接合のバリアハイトを０．７ｅＶ、トレンチ１２の深さＤ_ｔを３μｍ、絶縁膜１５を厚さが５０ｎｍのＨｆＯ_２膜と設定した。

【0068】

図５は、実施例１の方が比較例１よりもオン抵抗が小さいことを示している。このことから、第２の半導体層１１を上層１１ａと下層１１ｂに分け、上層１１ａのドナー濃度を下層１１ｂのドナー濃度よりも高くすることにより、オン抵抗が低減されることが確認された。

【0069】

（耐圧を６００Ｖに設定する場合）
トレンチＭＯＳ型ショットキーダイオード１の耐圧を６００Ｖに設定する場合、第２の半導体層１１とアノード電極１３との間に形成されるショットキー接合のバリアハイトが０．７ｅＶであるとすると、耐圧を１２００Ｖに設計する場合と同様に、アノード電極１３の直下の電界強度は０．４ＭＶ／ｃｍ以下であることが求められる。

【0070】

この条件を満たすために、隣接するトレンチ１２の間の第２の半導体層１１のメサ形状部分の幅Ｗ_ｍを第２の半導体層１１の上層１１ａのドナー濃度に応じて設定する。例えば、上層１１ａのドナー濃度が９．０×１０^１６ｃｍ^－３の場合は幅Ｗ_ｍを１．４μｍ以下に設定し、上層１１ａのドナー濃度が１．２×１０^１７ｃｍ^－３の場合は幅Ｗ_ｍを１．０μｍ以下に設定し、上層１１ａのドナー濃度が１．８９×１０^１７ｃｍ^－３の場合は幅Ｗ_ｍを０．６７μｍ以下に設定し、上層１１ａのドナー濃度が２．４×１０^１７ｃｍ^－３の場合は幅Ｗ_ｍを０．５μｍ以下に設定する。

【0071】

また、このときの第２の半導体層１１の下層１１ｂのドナー濃度及び厚さは、例えば、それぞれ３×１０^１６ｃｍ^－３、１．５μｍに設定すればよい。

【0072】

図６は、上述の２層構造の第２の半導体層１１を有するトレンチＭＯＳ型ショットキーダイオード１（以下、実施例２と呼ぶ）と、第２の半導体層１１の代わりに単層の半導体層を有する比較例としてのトレンチＭＯＳ型ショットキーダイオード（以下、比較例２と呼ぶ）の順方向特性を示すグラフである。

【0073】

ここで、実施例２について、上層１１ａのドナー濃度、厚さをそれぞれ１．２×１０^１７ｃｍ^－３、３μｍ、下層１１ｂのドナー濃度、厚さをそれぞれ３．０×１０^１６ｃｍ^－３、１．５μｍ、トレンチ１２の幅Ｗ_ｔを０．５μｍ、第２の半導体層１１のメサ形状部分の幅Ｗ_ｍを１μｍと設定した。また、比較例２について、第２の半導体層１１の代わりの単層の半導体層のドナー濃度、厚さをそれぞれ３．０×１０^１６ｃｍ^－３、４．５μｍ、トレンチ１２の幅Ｗ_ｔを１．０μｍ、第２の半導体層１１のメサ形状部分の幅Ｗ_ｍを２μｍと設定した。また、実施例２、比較例２のいずれについても、ショットキー接合のバリアハイトを０．７ｅＶ、トレンチ１２の深さＤ_ｔを３μｍ、絶縁膜１５を厚さが５０ｎｍのＨｆＯ_２膜と設定した。

【0074】

図６は、実施例２の方が比較例２よりもオン抵抗が小さいことを示している。このことから、第２の半導体層１１を上層１１ａと下層１１ｂに分け、上層１１ａのドナー濃度を下層１１ｂのドナー濃度よりも高くすることにより、オン抵抗が低減されることが確認された。

【0075】

以上、本発明の実施の形態、実施例を説明したが、本発明は、上記実施の形態、実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。

【0076】

また、上記に記載した実施の形態、実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態、実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。

【符号の説明】

【0077】

１、２…トレンチＭＯＳ型ショットキーダイオード、 １０…第１の半導体層、 １１…第２の半導体層、 １１ａ…上層、 １１ｂ…下層、 １２、２１…トレンチ、 １３…アノード電極、 １４…カソード電極、 １５、２２…絶縁膜、 １６…トレンチＭＯＳゲート

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】