ホーム > 特許ランキング > 株式会社 日立パワーデバイス
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-06-07
(45)【発行日】2023-06-15
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 29/78 20060101AFI20230608BHJP
H01L 29/06 20060101ALI20230608BHJP
【ＦＩ】
H01L29/78 652N
H01L29/06 301G
H01L29/06 301M
H01L29/06 301V
H01L29/78 652J
H01L29/78 652K
H01L29/78 652P
H01L29/78 652S
H01L29/78 653A
【請求項の数】
15
(21)【出願番号】P 2020203507
(22)【出願日】2020-12-08
(65)【公開番号】P2022090921
(43)【公開日】2022-06-20
【審査請求日】2023-02-02
(73)【特許権者】
【識別番号】000233273
【氏名又は名称】株式会社 日立パワーデバイス
(74)【代理人】
【識別番号】110000350
【氏名又は名称】ポレール弁理士法人
(72)【発明者】
【氏名】木下 昂洋
(72)【発明者】
【氏名】森川 貴博
(72)【発明者】
【氏名】村田 龍紀
(72)【発明者】
【氏名】安井 感
【審査官】田付 徳雄
(56)【参考文献】
【文献】特開２０１７－９２３６４（ＪＰ，Ａ）
【文献】特開２０１８－１３３４４２（ＪＰ，Ａ）
【文献】特開２０１５－１２６０８６（ＪＰ，Ａ）
【文献】特開２０２０－１１３６３３（ＪＰ，Ａ）
【文献】特開２０１３－２５８３６９（ＪＰ，Ａ）
【文献】特開２００６－１２８５０７（ＪＰ，Ａ）
【文献】特開２０１６－１１５６９２（ＪＰ，Ａ）
【文献】特開平１０－７０２７１（ＪＰ，Ａ）
【文献】特開２０１８－６７６５１（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１７／００１２１２１（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２９／７８
Ｈ０１Ｌ ２９／０６
(57)【特許請求の範囲】
【請求項1】
複数のゲートトレンチと、前記ゲートトレンチ内に設けられたトレンチゲート電極と、前記ゲートトレンチ以外の部分に設けられたＰボディ層とを有するアクティブ領域と、前記アクティブ領域の外周に配置されたターミネーション領域と、を備える半導体装置において、前記アクティブ領域の前記ゲートトレンチの底部に電界保護層を有し、
前記アクティブ領域と前記ターミネーション領域との間に電界緩和層を有し、前記電界緩和層の底面は前記電界保護層の底面よりも浅く、かつ、前記電界緩和層は前記Ｐボディ層に電気的に接続されていることを特徴とする半導体装置。
【請求項2】
前記アクティブ領域を一周囲うように終端トレンチを有し、前記終端トレンチの底面側に前記電界緩和層が設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項3】
前記終端トレンチは、断面を見たときに、テーパー形状を有することを特徴とする請求項２に記載の半導体装置。
【請求項4】
前記終端トレンチの底面は前記Ｐボディ層の底面より浅く、前記電界緩和層の上面は前記Ｐボディ層の底面よりも浅いことを特徴とする請求項２に記載の半導体装置。
【請求項5】
少なくとも前記アクティブ領域の端部に配置された前記ゲートトレンチの間隔が、前記アクティブ領域の端部以外に配置された前記ゲートトレンチの間隔よりも狭いことを特徴とする請求項１に記載の半導体装置。
【請求項6】
少なくとも前記アクティブ領域の端部に配置された前記ゲートトレンチの幅が、前記アクティブ領域の端部以外に配置された前記ゲートトレンチの幅よりも広いことを特徴とする請求項１に記載の半導体装置。
【請求項7】
前記アクティブ領域の端部に配置された前記ゲートトレンチ以外の前記ゲートトレンチの配列方向間の距離をＬ１、前記アクティブ領域の端部に配置された前記ゲートトレンチと前記終端トレンチとの間の前記ゲートトレンチの配列方向の距離をＬ２、前記ゲートトレンチと前記終端トレンチとの間の前記ゲートトレンチの長手方向の距離をＬ３としたときに、Ｌ１≧Ｌ２およびＬ１≧Ｌ３であることを特徴とする請求項２に記載の半導体装置。
【請求項8】
断面で見たとき、前記電界緩和層の底面は、前記電界保護層の底面と前記Ｐボディ層の底面との中間の位置から、前記電界保護層の底面と前記Ｐボディ層の底面との差分の±２０％以内の深さの位置にあることを特徴とする請求項１に記載の半導体装置。
【請求項9】
断面で見たとき、前記電界緩和層の前記ターミネーション領域側の角部と、前記電界保護層の前記ターミネーション領域側の角部とを結んだ線が、水平方向の直線に対して４５°以下の角度をなすことを特徴とする請求項１に記載の半導体装置。
【請求項10】
前記電界保護層は少なくとも１か所で前記Ｐボディ層と電気的に接続していることを特徴とする請求項１に記載の半導体装置。
【請求項11】
前記アクティブ領域の端部に配置された前記ゲートトレンチがダミートレンチであり、前記ダミートレンチの底部にも前記電界保護層を有することを特徴とする請求項１に記載の半導体装置。
【請求項12】
前記電界保護層が前記アクティブ領域の端部に配置された前記ゲートトレンチの前記ターミネーション領域側の側面または両側の側面に設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項13】
前記電界緩和層は、前記ゲートトレンチの長手方向の端部と接していることを特徴とする請求項１に記載の半導体装置。
【請求項14】
前記電界緩和層は、前記アクティブ領域の端部に配置された前記ゲートトレンチの側面に設けられた前記電界保護層と接触していることを特徴とする請求項１２に記載の半導体装置。
【請求項15】
前記電界緩和層が複数設けられ、複数の前記電界緩和層は、前記アクティブ領域側から前記ターミネーション領域側に向かって底面が浅くなることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
電力の制御・変換に用いられるパワー半導体装置として知られるＳｉＣトレンチＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）は、大電流・大電圧に対してゲート絶縁膜を保護するために、一般に、ゲートトレンチの底部に電界保護層を設けるなどの耐圧対策が採用されている。
【0003】
例えば、ゲートトレンチの底部の電界保護層に対応するものとして、特許文献１には、セルエリアＡ１の第１トレンチ２１の下方位置にｐ型の第１フローティング領域３６を設けたものが、また、特許文献２には、ゲートトレンチの底部の電界保護層として、セルエリアのゲートトレンチ２１の底部にＰフローティング領域５１を設けたものが、それぞれ開示されている。
【0004】
より具体的には、特許文献１には、セルエリアＡ１と終端エリアＡ２とが区画されている半導体基板１２を備えた半導体装置１０において、セルエリアＡ１は、第１トレンチ２１と、第１トレンチ２１内に収容されたゲート電極３１と、第１トレンチ２１の下方位置に設けられたｐ型の第１フローティング領域３６とを有し、終端エリアＡ２は、第２トレンチ２２と、第２トレンチ２２の下方位置に設けられた第２フローティング領域４２とを有し、最内周第２トレンチ２２ｉの深さＤ２は、第１距離Ｚ１（上下方向におけるゲート電極３１の底面３１ａと第１フローティング領域３６の上端３６ａとの距離）と第２距離Ｚ２（上下方向における最内周第２フローティング領域４２ｉの上端４２ａとボディ層２５との距離）とが同一となるように、第１トレンチ２１の深さＤ１よりも浅く設定されている半導体装置が開示されている。
【0005】
また、特許文献２には、セルエリアにゲートトレンチ２１およびＰフローティング領域５１が、終端エリアに終端トレンチ６２およびＰフローティング領域５３がそれぞれ形成され、３本の終端トレンチ６２（終端トレンチ６２１、終端トレンチ６２２、終端トレンチ６２３）のうち、終端トレンチ６２１内についてはゲートトレンチ２１と同様の構造を有し、その他の終端トレンチ内については酸化シリコン等の絶縁物で充填されている構造を有し、Ｐフローティング領域５１はゲートトレンチ２１の底面から、Ｐフローティング領域５３は終端トレンチ６２の底面から、それぞれ不純物を注入することにより形成された領域である半導体装置が開示されている。
【0006】
なお、ゲートトレンチの底部に電界保護層を設けるものではないが、特許文献３には、トレンチゲートが設けられた素子領域と、素子領域の外側に位置する終端領域と、素子領域と終端領域との間に位置する境界領域と、を有する半導体基板を備え、終端領域および境界領域の各々に、半導体基板とは異なる導電型の第１拡散層と、半導体基板内で第１拡散層の厚さよりも大きな深さを有するトレンチ部と、トレンチ部の底部側で第１拡散層に接触し、第１拡散層と同じ導電型の第２拡散層と、が設けられている、半導体装置が開示されている。
【先行技術文献】
【特許文献】
【0007】
【文献】特開２０１７－１０７９４０号公報
【文献】特開２００６－１２８５０７号公報
【文献】特開２０１９－１１７８６７号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかしながら、アクティブ領域の端部に配置されるゲートトレンチの電界保護層は、他の部分よりも大きな電界がかかりやすく（等電位線の曲率が他の部分よりも大きく）、アバランシェ耐圧を低下させる原因となる。したがって、アクティブ領域の端部に配置されるゲートトレンチの電界保護層に係る電界を緩和するための構造を開発することが望まれている。
【0009】
ここで、特許文献１、２には、終端エリア（ターミネーション領域に相当）にフローティング領域（特許文献１の第２フローティング領域４２、特許文献２のＰフローティング領域５３）を設けているものが開示されているが、後述するようにフローティング領域の深さや厚さを十分に大きくしないと、アクティブ領域の端部に配置されるゲートトレンチの電界保護層に係る電界の緩和の効果が不十分になる可能性があるという問題がある。また、特許文献３は、アクティブ領域の電界保護層の存在を前提にしたものではないので、アクティブ領域の電界保護層の電界の緩和については開示されていない。
【0010】
本発明は、上記事情に鑑み、作製がしやすく、アクティブ領域端部のゲートトレンチに設けられた電界保護層にかかる電界を緩和し、アバランシェ耐圧を向上した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0011】
上記課題を解決するための本発明の一態様は、複数のゲートトレンチと、ゲートトレンチ内に設けられたトレンチゲート電極と、ゲートトレンチ以外の部分に設けられたＰボディ層とを有するアクティブ領域と、アクティブ領域の外周に配置されたターミネーション領域と、を有する半導体装置において、アクティブ領域のゲートトレンチの底部に電界保護層を有し、アクティブ領域とターミネーション領域との間に電界緩和層を有し、電界緩和層の底面は電界保護層の底面よりも浅く、かつ、電界緩和層はＰボディ層に電気的に接続されていることを特徴とする半導体装置である。
【0012】
本発明のより具体的な構成は、特許請求の範囲に記載される。
【発明の効果】
【0013】
本発明によれば、作製がしやすく、アクティブ領域端部のゲートトレンチに設けられた電界保護層にかかる電界を緩和し、アバランシェ耐圧を向上した半導体装置を提供することができる。
【0014】
上記した以外の課題、構成および効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【0015】
【図1A】本発明の半導体装置の第１の例を示す平面図
【図2】電界緩和層を有しない半導体装置を示す断面図
【図3】本発明の半導体装置の第２の例を示す断面図
【図4】本発明の半導体装置の第３の例を示す断面図
【図5】本発明の半導体装置の第４の例を示す断面図
【図6】本発明の半導体装置の第５の例を示す断面図
【図7】本発明の半導体装置の第４の例の断面図と等電位線を示す図
【図8】電界緩和層をＰボディと接続しない構成の断面図と等電位線を示す図
【図9】電界緩和層をＰボディと接続しない構成の断面図と等電位線を示す図
【図10A】本発明の半導体装置の第６の例を示す断面図
【図11】本発明の半導体装置の第７の例を示す断面図
【図12】本発明の半導体装置の第８の例を示す断面図
【図13】本発明の半導体装置の第９の例を示す断面図
【図14】本発明の半導体装置の第１０の例を示す断面図
【図15A】本発明の半導体装置の第１１の例を示す断面図
【図16A】本発明の半導体装置の第１２の例を示す断面図
【図17】本発明の半導体装置の第１３の例を示す断面図
【図18】本発明の半導体装置の第１４の例を示す断面図
【図20】ターミネーション構造の第１の例を示す断面図
【図21】ターミネーション構造の第２の例を示す断面図
【発明を実施するための形態】
【0016】
以下、本発明の半導体装置について詳述する。本発明を説明するための全図において、同一の機能を有するものは、同一の符号を付け、その繰り返しの説明は省略する場合がある。
【0017】
図１Ａは本発明の半導体装置の第１の例を示す平面図であり、図１Ｂは図１ＡのＡ－Ａ線断面図である。図１Ａおよび図１Ｂに示すように、半導体装置１０は、基板１６の表面に設けられた複数のゲートトレンチ４と、ゲートトレンチ４内に設けられたトレンチゲート電極４０とを有するアクティブ領域１と、アクティブ領域１の外周に配置されたターミネーション領域２とを備える。アクティブ領域１とターミネーション領域２との間には、中間領域２０を有する。ここで、複数のゲートトレンチ４のうち、アクティブ領域１のターミネーション領域２側の端部に位置するゲートトレンチ４を端トレンチ４１と称することとする。また、複数のゲートトレンチ４のうち、上記端トレンチ４１以外のゲートトレンチ４に符号４２を付している。端トレンチ４１および端トレンチ４１以外のゲートトレンチ４２を合わせてゲートトレンチ４と総称する。
【0018】
トレンチゲート電極４０は、基板１６の一辺に沿って伸びたゲートトレンチ４にゲート電極材料が堆積された構成を有しており、ゲートトレンチ４の長手方向に垂直な方向（ゲートトレンチ４の配列方向）に複数設けられている。アクティブ領域１は、このゲートトレンチ４の他に、ゲートトレンチ４以外の部分に設けられたＰボディ層８を有し、Ｐボディ層８の表面にＰ＋層７および酸化膜層６（絶縁膜層、ＳｉＯ２層）がこの順で積層されている。酸化膜層６はゲートトレンチ４とトレンチゲート電極４０との間も覆うように設けられており、この部分はゲート絶縁膜１５として機能する。ゲートトレンチ４の底部には、電界保護層５が設けられており、端トレンチ４１の底部にも電界保護層５が設けられている。なお、ゲートトレンチ４は、スイッチング動作しない（ゲートとして機能しない）ダミートレンチを含んでいてもよい。ここで、ダミートレンチは、ゲートトレンチ４内にゲート電極材料が設けられていないダミートレンチであってもよいし、ゲートトレンチ４内にゲート電極材料は設けられているがゲートと電気的に接続されていないダミーゲート電極が設けられたダミートレンチであっても良い。端トレンチ４１は、ダミートレンチであってもよい。
【0019】
ターミネーション領域２は、空乏層が扇状に広がり、電界が強くなる。この電界を緩和させるために、ターミネーション構造が設けられる。図２０はターミネーション構造の第１の例を示す断面図であり、図２１はターミネーション構造の第２の例を示す断面図である。図２０はＦｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ構造１３と称され、図２１はＪｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ構造１４と称される構造である。
【0020】
図２２は図１Ａのアクティブ領域の構造を示す断面図である。図１Ｂでは端トレンチ４１、中間領域２０およびターミネーション領域２の構造を中心に図示したが、図２２においてはアクティブ領域１の構造を図示する。図２２に示すように、基板１６の上面にソース電極２１を有し、基板の下面にドレイン電極２２を有する。また、ゲートトレンチ４の周囲にはＮ－ドリフト層２３が堆積されている。Ｐ＋層７の隣にはゲートトレンチ４に接するように配置されたＮ＋層１２を有する。Ｎ－ドリフト層２３とドレイン電極２２の間にはＮ＋層１７を有する。
【0021】
再び図１Ａおよび図１Ｂ戻る。アクティブ領域１とターミネーション領域２との間の中間領域２０には電界緩和層３が設けられ、電界緩和層３の底面は電界保護層５の底面よりも浅く、かつ、電界緩和層３はＰボディ層８に電気的に接続されている。このような構成にすることの意義については、追って詳述する。
【0022】
図２は電界緩和層を有しない半導体装置を示す断面図であり、上述した図１Ｂの構成との比較を示す図である。図２に示すように、電界緩和層３を有しない場合、電界保護層５のターミネーション領域２側の角部に大きな電界Ｅがかかる。これに対して、図１Ｂに示した本発明では電界緩和層３が設けられていることによって電界保護層５にかかる電界Ｅを緩和することができる。すなわち、アクティブ領域１からターミネーション領域２にかかる等電位線の変位を段階的に分けて、端トレンチ４１の電界保護層５近傍の等電位線の曲率を小さくすることで電界を緩和し、アバランシェ耐圧を向上させることができる。
【0023】
電界緩和層３、電界保護層５およびＰボディ層８は、イオン注入で作製することができる。電界保護層５をゲートトレンチ４の側壁部分にイオン注入で形成する場合は、必要に応じて斜め注入する。
【0024】
電界緩和層３の底面は、Ｐボディ層８よりも浅いと電界緩和の効果が無い。また、電界保護層５よりも深いと電界緩和層３近傍の等電位線の曲率が大きくなり、電界が集中する恐れがある。したがって、電界緩和層３の底面は、Ｐボディ層８の底面と電界保護層５の底面との間の深さとする。
【0025】
上述した図１Ｂでは、電界保護層５と電界緩和層３とが離れていたが、接触していても本発明の効果を得ることができる。図３は本発明の半導体装置の第２の例を示す断面図であり、図４は本発明の半導体装置の第３の例を示す断面図である。図３に示すように、電界緩和層３の片側側面が端トレンチ４１と接していてもよい。また、電界緩和層３の片側側面がトレンチゲート電極４０とゲート絶縁膜１５を介して接していてもよく、電界緩和層３の底面が電界保護層５と接触していてもよい。また、図４に示すように、電界保護層５の片側側面と電界緩和層３の片側側面とが接触していてもよい。また、図示しないが、電界緩和層３は、ゲートトレンチ４の長手方向の端部と接していてもよい。
【0026】
図５は本発明の半導体装置の第４の例を示す断面図である。図５に示すように、電界緩和層３はアクティブ領域１とターミネーション領域２との間に設けられた終端トレンチ９の底面に設けられていてもよい。このような構成とすることで、終端トレンチ９の深さ分、電界緩和層３の膜厚を小さくすることができる。電界緩和層３は、終端トレンチ９を形成後にイオン注入で作製することができる。電界緩和層３を終端トレンチ９の側壁部分にイオン注入で形成する場合は、必要に応じて斜め注入する。例えば、終端トレンチ９が浅い場合は斜め注入を省略してもよい。
【0027】
【0028】
ここで、電界緩和層３がＰボディ層８に電気的に接続されている構成の意義について説明する。図７は本発明の半導体装置の第４の例の断面図と等電位線を示す図であり、図８および図９は電界緩和層をＰボディ層と接続しない構成の断面図と等電位線を示す図である。図７と図８を比較した場合、端トレンチ４１周辺の等電位線の変位は図８よりも図７の方が緩やかであり、等電位線の曲率が小さく電界緩和の効果が大きい。電界緩和層３をＰボディ層８と接続しない構成（フローティング構造）で電界緩和の効果を高めるためには、図９に示すように、電界緩和層３を深く、厚くしなければならないが、このような深い電界緩和層３を作製することは、実際には困難である。
【0029】
上述したように、電界緩和層３をＰボディ層８に接続することで、電界緩和層３の電位が固定され、フローティング構造に比べて等電位線の変位を少なくすることができる。よって、フローティング構造に比べて電界緩和層３の底面を浅くすることができ、容易に電界緩和層３を形成することができる。電界緩和層３は、Ｐボディ層８と電気的に接続されていればよく、接続箇所の数、形態に特に限定は無い。
【0030】
図１０Ａは本発明の半導体装置の第６の例を示す断面図であり、図１０Ｂは図１０ＡのＢ－Ｂ線断面図であり、図１０Ｃは図１０ＡのＣ－Ｃ線断面図である。これまでの図では電界保護層５がゲートトレンチ４の長手方向の全体でＰボディ層８と接続される例を示していたが、図１０Ｂおよび図１０Ｃに示すように、電界保護層５がゲートトレンチ４の長手方向の少なくとも一部分でＰボディ層８と接続されていれば、電界保護層５はＰボディ層８と電気的に接続される。図示しないが、電界緩和層３とＰボディ層８との電気的接続についても同様である。なお、電界緩和層３とＰボディ層８との電気的接続については必須であるが、電界保護層５とＰボディ層８との間については電気的に接続されず電界保護層５がフローティングであってもよい。その場合でも、本発明の効果を得ることができる。
【0031】
ここで、上述した特許文献との比較を記載する。特許文献３においては、素子領域Ｒ１（アクティブ領域１に相当）のトレンチゲート２０の下には電界保護層に相当するものが形成されておらず、また、境界領域Ｒ３の第２拡散層８０は素子領域Ｒ１のトレンチゲート２０よりも全て深くなっており、本発明のように電界緩和層３を電界保護層５よりも浅くするという構造とは異なる。また、特許文献１および特許文献２は、終端エリア（ターミネーション領域に相当）にフローティング領域（特許文献１の第２フローティング領域４２、特許文献２のＰフローティング領域５３）を設けているものが開示されているが、フローティング構造が前提となっており、フローティングではなく固定電位に接続した場合は、特許文献１および特許文献２に記載された効果が得られなくなる。具体的には、特許文献１の場合は、第１距離Ｚ１、第２距離Ｚ２が定義できなくなる。また、特許文献２の場合は、段落００１５に記載の通り、終端エリアの第２トレンチ部群を構成する終端トレンチ６２により、「終端領域に向かう空乏層の広がりを遮断する」という効果を得ることが目的である。ここで、通常、ソースと電気的に接続されたＰボディ領域４１から空乏層が伸びるため、終端トレンチ６２により、終端領域に向かう空乏層の広がりを遮断することができるのであるが、仮に、終端トレンチ６２の下のＰフローティング領域５３をフローティングではなくＰボディ領域４１に接続した場合は、Ｐフローティング領域５３であった箇所から空乏層が広がってしまうため、終端トレンチ６２により、終端領域に向かう空乏層の広がりを遮断することができなくなってしまう。よって、特許文献２のＰフローティング領域５３はフローティングである必要がある。したがって、特許文献１および特許文献２からは、本発明のように電界緩和層３をＰボディ層８に接続するという技術的思想は得られない。
【0032】
図１１は本発明の半導体装置の第７の例を示す断面図である。図１１に示すように、終端トレンチ９は、断面を見たときに、テーパー形状を有していても良い。このような形状を有することで電界緩和層３を終端トレンチ９の側壁にイオン注入により形成しやすくなり、電界緩和層３をＰボディ層８と接続しやすく、また電界緩和層３にかかる電界が緩和しやすくなる。また、終端トレンチ９がテーパー形状なので、イオン注入の際に斜め注入をしないようにしてもよい。
【0033】
図１２は本発明の半導体装置の第８の例を示す断面図である。図１２は終端トレンチ９の底面がＰボディ層８の底面より浅く、電界緩和層３の上面がＰボディ層８の底面よりも浅い構造を有している。すなわち、図１２の符号１１を付した部分で、Ｐボディ層８と電界緩和層３とがオーバーラップする。このような構造とすることで、終端トレンチ９の側壁に電界緩和層３を形成しなくてもＰボディ層８と電界緩和層３とを電気的に接続することができる。したがって、終端トレンチ９の側壁に電界緩和層３を形成するためのイオン注入をする必要が無いため、電界緩和層３の形成が容易となる。また、終端トレンチ９の深さを小さくできるため、終端トレンチ９の形成が容易となる。
【0034】
図１３は本発明の半導体装置の第９の例を示す断面図である。図１３に示す構造では、アクティブ領域１とターミネーション領域２との間に電界緩和層３が複数設けられている。複数の電界緩和層３の底面は、アクティブ領域１からターミネーション領域２に向かって浅くするようにしている。このような構造を有することによって、アクティブ領域１からターミネーション領域２の間の等電位線の変位をより小さくすることができる。
【0035】
図１４は本発明の半導体装置の第１０の例を示す断面図である。図１４に示す構造では、端トレンチ４１のトレンチ幅を、他のゲートトレンチ４のトレンチ幅よりも大きくしている。電界保護層５はＰボディ層８から突出したＰ層とみることができ、突出している電界保護層５は、等電位線の曲率が大きくなり、電界が高くなる。トレンチ幅を広げると、突出している電界保護層５の面積が広くなり、等電位線の曲率を小さくすることができ、耐圧を向上することができる。そこで、電界保護層５の中でも特に強い電界がかかる端トレンチ４１のトレンチ幅を他のゲートトレンチ４よりも広げることで、電界保護層５にかかる電界を緩和することができる。
【0036】
なお、このような構造を有する場合、電界緩和層３を設けていなくても、端トレンチ４１に設けられた電界保護層５にかかる電界を緩和し、アバランシェ耐圧を向上することができるので、電界緩和層３を省略してもよい。また、端トレンチ４１のみのトレンチ幅を他のゲートトレンチ４よりも広げるものに限定されず、例えば端トレンチ４１と端トレンチ４１周辺の１または複数本のゲートトレンチ４２など、少なくとも端トレンチ４１を含む複数本のゲートトレンチ４のトレンチ幅を他のゲートトレンチ４よりも大きくするようにしてもよい。すなわち、少なくともアクティブ領域１の端部に配置されたゲートトレンチ４の幅が、アクティブ領域１の端部以外に配置されたゲートトレンチ４の幅よりも広い構成であればよい。
【0037】
図１５Ａは本発明の半導体装置の第１１の例を示す断面図であり、図１５Ｂは図１５ＡのＤ－Ｄ線断面図である。図１５Ａおよび図１５Ｂに示す構造では、特に強い電界がかかる端トレンチ４１において、ゲートトレンチ４の間隔を狭くしている。このような構成を有することによって、電界保護層５にかかる電界を緩和することができる。
【0038】
なお、このような構造を有する場合も、電界緩和層３を設けていなくても、端トレンチ４１に設けられた電界保護層５にかかる電界を緩和し、アバランシェ耐圧を向上することができるので、電界緩和層３を省略してもよい。また、端トレンチ４１のみゲートトレンチ４の間隔を狭くするものに限定されず、例えば端トレンチ４１と端トレンチ４１周辺の１または複数本のゲートトレンチ４２など、少なくとも端トレンチ４１を含む複数本のゲートトレンチ４の間隔を他のゲートトレンチ４よりも狭くするようにしてもよい。すなわち、少なくともアクティブ領域１の端部に配置されたゲートトレンチ４の間隔が、アクティブ領域１の端部以外に配置されたゲートトレンチ４の間隔よりも狭い構成であればよい。
【0039】
図１６Ａは本発明の半導体装置の第１２の例を示す断面図であり、図１６Ｂは図１６ＡのＥ－Ｅ線断面図である。図１６Ａおよび図１６Ｂに示す構成では、アクティブ領域１の端部に配置されたゲートトレンチ４である端トレンチ４１以外のゲートトレンチ４のゲートトレンチ４の配列方向間の距離をＬ１とし、アクティブ領域１の端部に配置された端トレンチ４１と終端トレンチ９との間のゲートトレンチ４の配列方向の距離をＬ２とし、アクティブ領域１の端部に配置された端トレンチ４１と終端トレンチ９との間のゲートトレンチ４の長手方向の距離をＬ３としたときに、Ｌ１≧Ｌ２およびＬ１≧Ｌ３を満たす構造を有している。このような構造を有することによって、端トレンチ４１の電界保護層５にかかる電界を緩和することができる。Ｌ１＞Ｌ２、Ｌ１＞Ｌ３であるときに特に電界緩和効果を得ることができる。
【0040】
図１７は本発明の半導体装置の第１３の例を示す断面図である。図１７に示す構造のように、断面で見たとき、電界緩和層３の底面は、電界保護層５の底面とＰボディ層８の底面との中間の位置から、電界保護層５の底面とＰボディ層８の底面との差分の±２０％以内の深さの位置にあることが望ましい。
【0041】
図１８は本発明の半導体装置の第１４の例を示す断面図である。図１８に示す構造のように、断面で見たとき、電界緩和層３のターミネーション領域２側の角部ｄと、電界保護層５のターミネーション領域２側の角部ｃとを結んだ線が、水平方向の直線に対して４５°以下の角度をなす構造を有していることが望ましい。
【0042】
図１９は図１８と比較する構造を示す断面図である。図１９に示す構造では、電界緩和層３のターミネーション領域２側の角部ｄと、電界保護層５のターミネーション領域２側の角部ｃとを結んだ線が、水平方向の直線に対して４５°より大きくなっている。
【0043】
以上、説明したように、本発明によれば、アクティブ領域端部のゲートトレンチに設けられた電界保護層にかかる電界を緩和し、アバランシェ耐圧を向上した半導体装置を提供でできることが示された。
【0044】
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【0045】
１…アクティブ領域、２…ターミネーション領域、３…電界緩和層、４…ゲートトレンチ、４１…端トレンチ、４２…端トレンチ以外のゲートトレンチ、５…電界保護層、６…酸化膜層、７…Ｐ＋層、８…Ｐボディ層、１０…半導体装置、９…終端トレンチ、１１…Ｐボディ層と電界緩和層のオーバーラップ部分、１２，１７…Ｎ＋層、１３…Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ構造、１４…Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ構造、１５…ゲート絶縁膜、１６…基板、２０…中間領域、２１…ソース電極、２２…ドレイン電極、２３…Ｎ－ドリフト層、４０…トレンチゲート電極。
【図1A】
【図1B】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10A】
【図10B】
【図10C】
【図11】
【図12】
【図13】
【図14】
【図15A】
【図15B】
【図16A】
【図16B】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】