特許 7298448 絶縁型ＤＣ／ＤＣ変換器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-06-19

(45)【発行日】2023-06-27

(54)【発明の名称】絶縁型ＤＣ／ＤＣ変換器

(51)【国際特許分類】

   H02M 3/28 20060101AFI20230620BHJP

【ＦＩ】

H02M3/28 H

H02M3/28 C

【請求項の数】 4

(21)【出願番号】P 2019204334

(22)【出願日】2019-11-12

(65)【公開番号】P2021078274

(43)【公開日】2021-05-20

【審査請求日】2022-02-25

(73)【特許権者】

【識別番号】000006105

【氏名又は名称】株式会社明電舎

(74)【代理人】

【識別番号】100086232

【弁理士】

【氏名又は名称】小林 博通

(74)【代理人】

【識別番号】100092613

【弁理士】

【氏名又は名称】富岡 潔

(74)【代理人】

【識別番号】100104938

【弁理士】

【氏名又は名称】鵜澤 英久

(74)【代理人】

【識別番号】100210240

【弁理士】

【氏名又は名称】太田 友幸

(72)【発明者】

【氏名】長谷川 勇

【審査官】町田 舞

(56)【参考文献】

【文献】特開２０１９－１１５１３０（ＪＰ，Ａ）

【文献】特開２０１３－２５１９９８（ＪＰ，Ａ）

【文献】国際公開第２０１６／１５２３６６（ＷＯ，Ａ１）

【文献】特開２０１４－１２１１９４（ＪＰ，Ａ）

【文献】特開２０１９－０５８０２９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ １／００－７／９８

(57)【特許請求の範囲】

【請求項1】

第１コンデンサと、
前記第１コンデンサの正負極間に直列接続された第１，第２半導体素子と、
前記第１コンデンサの正負極間に直列接続された第３，第４半導体素子と、
第２コンデンサと、
前記第２コンデンサの正負極間に直列接続された第５，第６半導体素子と、
前記第２コンデンサの正負極間に直列接続された第７，第８半導体素子と、
前記第３，第４半導体素子の接続点に一端が接続された第１リアクトルと、
前記第７，第８半導体素子の接続点に一端が接続された第２リアクトルと、
前記第１リアクトルの他端と前記第１，第２半導体素子の接続点との間に１次巻線が接続され、前記第２リアクトルの他端と前記第５，第６半導体素子の接続点との間に２次巻線が接続されたトランスと、
制御回路と、
を備えた絶縁型ＤＣ／ＤＣ変換器であって、
前記制御回路は、
第１コンデンサ電圧と第２コンデンサ電圧の偏差に応じて電圧制御を行い、一次側位相指令値と二次側位相指令値を生成する位相指令値生成部と、
ゲート生成部と、
を備え、
前記ゲート生成部は、
キャリア信号に同期した第１矩形波を生成する矩形波生成部と、
前記一次側位相指令値と前記二次側位相指令値に前記第１矩形波をそれぞれ乗算して一次側の第２矩形波と二次側の第２矩形波を出力する第１乗算器と、
前記一次側の第２矩形波と前記キャリア信号とを比較して、前記第１，第２半導体素子のゲート信号と前記第３，第４半導体素子のゲート信号を生成し、前記二次側の第２矩形波と前記キャリア信号とを比較して、前記第５，第６半導体素子のゲート信号と前記第７，第８半導体素子のゲート信号を生成する第１比較器と、
を備え、
前記制御回路は、
前記電圧制御の結果に基づいて、予備充電時に前記第１コンデンサ電圧と前記第２コンデンサ電圧の偏差を小さくするゲート信号を生成することを特徴とする絶縁型ＤＣ／ＤＣ変換器。

【請求項2】

第１コンデンサと、
前記第１コンデンサの正負極間に直列接続された第１，第２半導体素子と、
前記第１コンデンサの正負極間に直列接続された第３，第４半導体素子と、
第２コンデンサと、
前記第２コンデンサの正負極間に直列接続された第５，第６半導体素子と、
前記第２コンデンサの正負極間に直列接続された第７，第８半導体素子と、
前記第３，第４半導体素子の接続点に一端が接続された第１リアクトルと、
前記第７，第８半導体素子の接続点に一端が接続された第２リアクトルと、
前記第１リアクトルの他端と前記第１，第２半導体素子の接続点との間に１次巻線が接続され、前記第２リアクトルの他端と前記第５，第６半導体素子の接続点との間に２次巻線が接続されたトランスと、
制御回路と、
を備えた絶縁型ＤＣ／ＤＣ変換器であって、
前記制御回路は、
所望の位相差を有する一次側の第３矩形波と二次側の第３矩形波を生成して出力電力を制御する電力制御部と、
第１コンデンサ電圧と第２コンデンサ電圧の偏差に応じて電圧制御により位相指令値を生成し、前記一次側の第３矩形波と前記二次側の第３矩形波と前記位相指令値に基づいて、前記第１，第２半導体素子のゲート信号と、前記第３，第４半導体素子のゲート信号と、前記第５，第６半導体素子のゲート信号と、前記第７，第８半導体素子のゲート信号と、を生成する出力電圧制御部と、
を備え、
前記制御回路は、
前記第１コンデンサ電圧と前記第２コンデンサ電圧の偏差に応じて前記電圧制御を行い、前記電圧制御の結果に基づいて、予備充電時に前記第１コンデンサ電圧と前記第２コンデンサ電圧の偏差を小さくするゲート信号を生成することを特徴とする絶縁型ＤＣ／ＤＣ変換器。

【請求項3】

前記電力制御部は、
キャリア信号に同期した第１矩形波を生成する矩形波生成部と、
一次側位相指令値および二次側位相指令値に前記第１矩形波をそれぞれ乗算して一次側の第２矩形波と二次側の第２矩形波を出力する第１乗算器と、
前記一次側の第２矩形波と前記キャリア信号とを比較して前記一次側の第３矩形波を生成し、前記二次側の第２矩形波と前記キャリア信号とを比較して前記二次側の第３矩形波を生成する第１比較器と、を備え、
前記出力電圧制御部は、
前記一次側の第３矩形波と前記二次側の第３矩形波に基づいて一次側位相制御用三角波と二次側位相制御用三角波を生成する三角波生成部と、
前記第１コンデンサ電圧と前記第２コンデンサ電圧の偏差に応じて前記位相指令値を生成する電圧制御部と、
前記一次側の第３矩形波と前記位相指令値に基づいて第１，第２半導体素子の位相指令値と第３，第４半導体素子の位相指令値を出力し、前記二次側の第３矩形波と前記位相指令値に基づいて第５，第６半導体素子の位相指令値と第７，第８半導体素子の位相指令値を出力する第２乗算器と、
前記第１，第２半導体素子の位相指令値と前記一次側位相制御用三角波とを比較して前記第１，第２半導体素子のゲート信号を生成し、前記第３，第４半導体素子の位相指令値と前記一次側位相制御用三角波とを比較して前記第３，第４半導体素子のゲート信号を生成し、前記第５，第６半導体素子の位相指令値と前記二次側位相制御用三角波とを比較して前記第５，第６半導体素子のゲート信号を生成し、前記第７，第８半導体素子の位相指令値と前記二次側位相制御用三角波とを比較して前記第７，第８半導体素子のゲート信号を生成する第２比較器と、を備えたことを特徴とする請求項２記載の絶縁型ＤＣ／ＤＣ変換器。

【請求項4】

前記制御回路は、
予備充電時に、前記キャリア信号の周波数を通常運転時のキャリア信号よりも高くすることを特徴とする請求項１または３記載の絶縁型ＤＣ／ＤＣ変換器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、高周波トランスを用いた絶縁型ＤＣ／ＤＣ変換器の予備充電方法に関する。

【背景技術】

【0002】

従来技術における絶縁型ＤＣ／ＤＣ変換器では、図１１，図１２に示すような回路構成の場合、二次側に予備充電するために、検出した電流値に基づいて一次側の出力電圧値を調整することで予備充電時の突入電流を抑制している。

【0003】

特許文献１では、一次側と二次側の電位差が大きい場合の突入電流の対策として、図１３に示すように過電流防止回路１４を設けている。

【0004】

特許文献２には、蓄電装置と蓄電装置に接続されるコンデンサの電圧を一致させるように制御することで蓄電装置に流れる突入電流を防止する技術が開示されている。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０１７－１１８８０６号公報

【文献】特開２０１７－１２３７３９号公報

【文献】特開２０１８－２６９６１号公報

【文献】特開２０１６－２０８６３０号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

従来技術における絶縁型ＤＣ／ＤＣ変換器では、予備充電専用の制御回路と電流検出用センサを設け、電流制御することで予備充電時における突入電流を抑制している。しかし、電流検出用センサが必要となることから装置全体が高コスト化するという課題がある。

【0007】

次に、特許文献１では、一次側と二次側の電位差が大きい場合の突入電流の対策として、図１３に示すように過電流防止回路１４を設けている。この構成の場合、突入電流は抑制できるがコストアップや装置の大型化につながるという問題がある。

【0008】

特許文献２は、蓄電装置とコンデンサを接続する前にはコンデンサの電圧を蓄電装置と一致させるために充電を行う必要があるがその詳細に関しては記載がない。

【0009】

以上示したようなことから、絶縁型ＤＣ／ＤＣ変換器において、電流検出用センサや過電流防止回路を設けることなく、予備充電時に突入電流を抑制しつつ安全にコンデンサの電圧を充電することが課題となる。

【課題を解決するための手段】

【0010】

本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、第１コンデンサと、前記第１コンデンサの正負極間に直列接続された第１，第２半導体素子と、前記第１コンデンサの正負極間に直列接続された第３，第４半導体素子と、第２コンデンサと、前記第２コンデンサの正負極間に直列接続された第５，第６半導体素子と、前記第２コンデンサの正負極間に直列接続された第７，第８半導体素子と、前記第３，第４半導体素子の接続点に一端が接続された第１リアクトルと、前記第７，第８半導体素子の接続点に一端が接続された第２リアクトルと、前記第１リアクトルの他端と前記第１，第２半導体素子の接続点との間に１次巻線が接続され、前記第２リアクトルの他端と前記第５，第６半導体素子の接続点との間に２次巻線が接続されたトランスと、を備えた絶縁型ＤＣ／ＤＣ変換器であって、第１コンデンサ電圧と第２コンデンサ電圧の偏差に応じて電圧制御を行い、前記電圧制御の結果に基づいて、ゲート信号を生成する制御回路を備えたことを特徴とする。

【0011】

また、その一態様として、前記制御回路は、前記第１コンデンサ電圧と前記第２コンデンサ電圧の偏差に応じて電圧制御を行い、一次側位相指令値と二次側位相指令値を生成する位相指令値生成部と、キャリア信号と前記一次側位相指令値と前記二次側位相指令値に基づいて、前記第１，第２半導体素子のゲート信号と、前記第３，第４半導体素子のゲート信号と、前記第５，第６半導体素子のゲート信号と、前記第７，第８半導体素子のゲート信号を生成するゲート生成部と、を備えたことを特徴とする。

【0012】

また、その一態様として、前記ゲート生成部は、前記キャリア信号に同期した第１矩形波を生成する矩形波生成部と、前記一次側位相指令値と前記二次側位相指令値に前記第１矩形波をそれぞれ乗算して一次側の第２矩形波と二次側の第２矩形波を出力する第１乗算器と、前記一次側の第２矩形波と前記キャリア信号とを比較して、前記第１，第２半導体素子のゲート信号と前記第３，第４半導体素子のゲート信号を生成し、前記二次側の第２矩形波と前記キャリア信号とを比較して、前記第５，第６半導体素子のゲート信号と前記第７，第８半導体素子のゲート信号を生成する第１比較器と、を備えたことを特徴とする。

【0013】

また、他の態様として、前記制御回路は、所望の位相差を有する一次側の第３矩形波と二次側の第３矩形波を生成して出力電力を制御する電力制御部と、前記第１コンデンサ電圧と前記第２コンデンサ電圧の偏差に応じて電圧制御により位相指令値を生成し、前記一次側の第３矩形波と前記二次側の第３矩形波と前記位相指令値に基づいて、前記第１，第２半導体素子のゲート信号と、前記第３，第４半導体素子のゲート信号と、前記第５，第６半導体素子のゲート信号と、前記第７，第８半導体素子のゲート信号と、を生成する出力電圧制御部と、を備えたことを特徴とする。

【0014】

また、その一態様として、前記電力制御部は、キャリア信号に同期した第１矩形波を生成する矩形波生成部と、一次側位相指令値および二次側位相指令値に前記第１矩形波をそれぞれ乗算して一次側の第２矩形波と二次側の第２矩形波を出力する第１乗算器と、前記一次側の第２矩形波と前記キャリア信号とを比較して前記一次側の第３矩形波を生成し、前記二次側の第２矩形波と前記キャリア信号とを比較して前記二次側の第３矩形波を生成する第１比較器と、を備え、前記出力電圧制御部は、前記一次側の第３矩形波と前記二次側の第３矩形波に基づいて一次側位相制御用三角波と二次側位相制御用三角波を生成する三角波生成部と、前記第１コンデンサ電圧と前記第２コンデンサ電圧の偏差に応じて位相指令値を生成する電圧制御部と、前記一次側の第３矩形波と前記位相指令値に基づいて第１，第２半導体素子の位相指令値と第３，第４半導体素子の位相指令値を出力し、前記二次側の第３矩形波と前記位相指令値に基づいて、第５，第６半導体素子の位相指令値と第７，第８半導体素子の位相指令値を出力する第２乗算器と、前記第１，第２半導体素子の位相指令値と前記一次側位相制御用三角波とを比較して前記第１，第２半導体素子のゲート信号を生成し、前記第３，第４半導体素子の位相指令値と前記一次側位相制御用三角波とを比較して前記第３，第４半導体素子のゲート信号を生成し、前記第５，第６半導体素子の位相指令値と前記二次側位相制御用三角波とを比較して前記第５，第６半導体素子のゲート信号を生成し、前記第７，第８半導体素子の位相指令値と前記二次側位相制御用三角波とを比較して前記第７，第８半導体素子のゲート信号を生成する第２比較器と、を備えたことを特徴とする。

【0015】

また、その一態様として、前記制御回路は、予備充電時に、前記キャリア信号の周波数を通常運転時のキャリア信号よりも高くすることを特徴とする。

【発明の効果】

【0016】

本発明によれば、絶縁型ＤＣ／ＤＣ変換器において、電流検出用センサや過電流防止回路を設けることなく、予備充電時に突入電流を抑制しつつ安全にコンデンサの電圧を充電することが可能となる。

【図面の簡単な説明】

【0017】

【図1】実施形態１～３における絶縁型ＤＣ／ＤＣ変換器を示す回路構成図。

【図2】電圧Ｖａ，Ｖｂ，電流ｉ１の動作波形例を示すタイムチャート。

【図3】予備充電回路を設けた絶縁型ＤＣ／ＤＣ変換器の代表例を示す回路構成図。

【図4】実施形態１における制御回路を示すブロック図。

【図5】実施形態１適用前の各種波形を示すタイムチャート。

【図6】実施形態１適用後の各種波形を示すタイムチャート。

【図7】実施形態２における制御回路を示すブロック図。

【図8】実施形態２における生成波形例を示すタイムチャート。

【図9】スイッチングパターン例を示す図。

【図10】実施形態３における制御回路を示すブロック図。

【図11】従来技術における絶縁型ＤＣ／ＤＣ変換器を示す回路構成図。

【図12】従来技術における絶縁型ＤＣ／ＤＣ変換器の制御回路を示すブロック図。

【図13】特許文献１における絶縁型ＤＣ／ＤＣ変換器を示す回路構成図。

【発明を実施するための形態】

【0018】

以下、本願発明における絶縁型ＤＣ／ＤＣ変換器の実施形態１～３を図１～図１０に基づいて詳述する。

【0019】

［実施形態１］
図１に本実施形態１における絶縁型ＤＣ／ＤＣ変換器の主回路構成例を示す。図１に示すように、絶縁型ＤＣ／ＤＣ変換器は、第１コンデンサＣ１と第２コンデンサＣ２を有する。第１コンデンサＣ１の正負極間に第１，第２半導体素子Ｕ１，Ｖ１が直列接続される。また、第１コンデンサＣ１の正負極間に第３，第４半導体素子Ｘ１，Ｙ１が直列接続される。第１～第４半導体素子Ｕ１，Ｖ１，Ｘ１，Ｙ１で第１電力変換器を構成する。

【0020】

第２コンデンサＣ２の正負極間に第５，第６半導体素子Ｕ２，Ｖ２が直列接続される。第２コンデンサＣ２の正負極間に第７，第８半導体素子Ｘ２，Ｙ２が直列接続される。第５～第８半導体素子Ｕ２，Ｖ２，Ｘ２，Ｙ２で第２電力変換器を構成する。

【0021】

第３，第４半導体素子Ｘ１，Ｙ１の接続点に第１リアクトルＬ１の一端が接続される。第７，第８半導体素子Ｘ２，Ｙ２の接続点に第２リアクトルＬ２の一端が接続される。

【0022】

トランスＴｒは、第１リアクトルＬ１の他端と第１，第２半導体素子Ｕ１，Ｖ１の接続点との間に１次巻線が接続され、第２リアクトルＬ２の他端と第５，第６半導体素子Ｕ２，Ｖ２の接続点との間に２次巻線が接続される。

【0023】

ここで、第１，第２コンデンサ電圧（直流電圧）をＥ１，Ｅ２とし、トランスＴｒの１次巻線の電圧をＶａとし、トランスＴｒの２次巻線の電圧をＶｂとする。また、第３，第４半導体素子Ｘ１，Ｙ１の接続点の電流をｉ１とし、第５，第６半導体素子Ｕ２，Ｖ２の接続点の電流をｉ２とする。

【0024】

図１はフルブリッジの第１，第２電力変換器を２台使用し、２台の第１，第２電力変換器が出力する電圧Ｖａ，Ｖｂの位相差δを調整すること（つまり、第１，第２電力変換器内の半導体素子のゲート信号（オンオフ指令信号）を調整すること）で、電力を伝送している。

【0025】

出力電力Ｐの大きさは以下の（１）式で定義される。ωはスイッチング周波数，Ｅ１，Ｅ２は第１，第２コンデンサ電圧（直流電圧）、Ｌは第１，第２リアクトルのインダクタンス値（Ｌ１＋Ｌ２）、δは電圧Ｖａ，Ｖｂの位相差を表している。

【0026】

【数1】

【0027】

（１）式からわかるように、位相差δを可変にすることで、第１，第２リアクトルＬ１，Ｌ２に流れる電流を制御することができるため出力電力Ｐを制御できる。位相差δ＝９０°の時に出力できる出力電力Ｐは最大となる。なお、（１）式は、トランスＴｒの損失等を考慮していない理論式である。

【0028】

図２は、図１の回路における電圧Ｖａ，Ｖｂ，電流ｉ１の動作波形の例である。電圧Ｖａが正のとき、ゲート信号によって第２，第３半導体素子Ｖ１，Ｘ１がオンしている。電圧Ｖａが負のとき、ゲート信号によって第１，第４半導体素子Ｕ１，Ｙ１がオンしている。電圧Ｖｂが正のとき、ゲート信号によって第６，第７半導体素子Ｖ２，Ｘ２がオンしている。電圧Ｖｂが負のとき、ゲート信号によって第５，第８半導体素子Ｕ２，Ｙ２がオンしている。また、スイッチング周期Ｔｓは、Ｔｓ＝２π／ωである。

【0029】

図１の回路を直流母線と接続するアプリケーションにおいて、予備充電を行う場合、図３のような回路構成が考えられる。本実施形態１では、電圧が確立された直流母線に絶縁型ＤＣ／ＤＣ変換器を接続する場合の予備充電方法を説明する。図３に示すように、直流母線２１と第１コンデンサＣ１との間には、スイッチＳＷ１が接続される。また、スイッチＳＷ１には、予備充電回路２０が並列接続される。予備充電回路２０は、予備充電抵抗Ｒと、予備充電抵抗Ｒに直列接続されたスイッチＳＷ２と、を備える。

【0030】

この場合、図３に示している予備充電回路２０（スイッチＳＷ２）が投入されると同時に第１，第２電力変換器の運転を開始することで第１コンデンサＣ１及び第２コンデンサＣ２を同時に充電し、充電電流を抑制することができる。

【0031】

しかし、第１コンデンサＣ１よりも第２コンデンサＣ２の容量が大きい場合、時定数が異なるため、過渡的に第１コンデンサ電圧Ｅ１が第２コンデンサ電圧Ｅ２よりも大きくなる。これにより、大きな充電電流が発生してしまうケースがある。

【0032】

過大な充電電流はコンデンサの寿命低下や、トランス、変換器の焼損につながる恐れがあり防ぐ必要がある。その解決策の一例として特許文献１のような過電流防止回路が電流抑制に有効となるが追加部品が必要となるためコストアップ、体積の大型化につながるため望ましくない。本実施形態１は上述の問題を解決するための制御手法である。

【0033】

本実施形態１は先行技術のような電流検出用センサ、過電流防止回路を用いることなく予備充電時の突入電流を防止できる手法を説明する。

【0034】

本実施形態１では図３のような構成において、予備充電時に過渡的に発生する第１コンデンサ電圧Ｅ１と第２コンデンサ電圧Ｅ２の偏差を小さくすることで突入電流を抑制する。具体的な制御回路の構成を図４に示す。

【0035】

図４の回路は第１コンデンサ電圧Ｅ１と第２コンデンサ電圧Ｅ２の偏差の大きさに応じて一次側と二次側の出力電圧の位相差δを制御することで伝送電力を制御する。第１コンデンサ電圧Ｅ１と第２コンデンサ電圧Ｅ２の偏差が大きい場合には位相差δを大きくすることで伝送電力を大きくし、第１コンデンサ電圧Ｅ１と第２コンデンサ電圧Ｅ２の偏差を小さくすることで、突入電流を抑制する。

【0036】

図４に示すように、本実施形態１の制御回路は、位相指令値生成部１とゲート生成部２とを備える。

【0037】

位相指令値生成部１は、減算器３において、第１コンデンサ電圧Ｅ１と第２コンデンサ電圧Ｅ２の偏差を演算する。ＰＩ制御部４は、前記偏差の大きさに基づいて電圧制御を行い、一次側位相指令値と二次側位相指令値を生成する。

【0038】

ゲート生成部２は、まず、矩形波生成部５にキャリア信号を入力することで、キャリア信号に同期した第１矩形波を生成する。第１乗算器６ａ，６ｂは、一次側位相指令値，二次側位相指令値と第１矩形波の振幅を掛け合わせて振幅を調整し一次側の第２矩形波と二次側の第２矩形波を生成する。第１比較器７ａは、一次側の第２矩形波とキャリア信号と比較することで、第３，第４半導体素子Ｘ１，Ｙ１のゲート信号，第１，第２半導体素子Ｕ１，Ｖ１のゲート信号を生成する。第１比較器７ｂは、二次側の第２矩形波とキャリア信号とを比較することで、第７，第８半導体素子Ｘ２，Ｙ２のゲート信号，第５，第６半導体素子Ｕ２，Ｖ２のゲート信号を生成する。これにより、１次側と２次側で必要な位相差δを持ったゲート信号を生成できる。

【0039】

図５に本実施形態１適用前の動作波形例を示し、図６に本実施形態１適用後の動作波形例を示す。図５と図６を比較するとわかるように制御を行わない場合と比較して電流ｉ１，ｉ２が抑制できていることがわかる。

【0040】

以上示したように、本実施形態１によれば、予備充電時に電流検出用センサや過電流防止回路を設けることなく突入電流を抑制しつつ、安全にコンデンサの電圧を充電することが可能となる。

【0041】

［実施形態２］
本実施形態２では第１コンデンサ電圧Ｅ１と第２コンデンサ電圧Ｅ２の偏差が大きい場合に電圧が大きいほうの電力変換器の出力電圧を小さくすることで突入電流を抑制する。

【0042】

本実施形態２における制御回路を図７に示し、生成波形例を図８に示す。本実施形態２による図７の制御回路は、電力制御部８と出力電圧制御部９とを備える。電力制御部８は、一次側位相指令値と二次側位相指令値に応じて位相差δを有する一次側と二次側の出力電圧を生成する。出力電圧制御部９は、第１コンデンサ電圧Ｅ１と第２コンデンサ電圧Ｅ２の偏差の大きさに応じて出力電圧を調整する。

【0043】

電力制御部８は、まず矩形波生成部５にキャリア信号を入力することで、キャリア信号に同期した第１矩形波を生成する。その後、第１乗算器６ａ，６ｂは、一次側位相指令値，二次側位相指令値と第１矩形波の振幅を掛け合わせて振幅を調整した一次側の第２矩形波と二次側の第２矩形波を生成する。第１比較器７ａ，７ｂは、第２矩形波とキャリア信号と比較することで、所望の位相差δを持った一次側の第３矩形波と二次側の第３矩形波を生成する。これにより、１次側と２次側で必要な位相差δを有するゲート信号を生成できる。

【0044】

出力電圧制御部９は電力制御部８にて生成した一次側の第３矩形波と二次側の第３矩形波を入力する。三角波生成部１０ａ，１０ｂでは一次側の第３矩形波，二次側の第３矩形波に同期した一次側位相制御用三角波，二次側位相制御用三角波を生成する。

【0045】

また、出力電圧の大きさを決める位相指令値は第１コンデンサ電圧Ｅ１と第２コンデンサ電圧Ｅ２の偏差の大きさに応じて生成される。すなわち、減算器３において、第１コンデンサ電圧Ｅ１と第２コンデンサ電圧Ｅ２の偏差が演算する。ＰＩ制御部４は、前記偏差に基づいて電圧制御を行い、位相指令値を生成する。

【0046】

第２乗算器１１ａ～１１ｄにおいて、一次側の第３矩形波，二次側の第３矩形波は位相指令値と掛け合わされ、一次側の第３矩形波と二次側の第３矩形波を調整し、第３，第４半導体素子Ｘ１，Ｙ１の位相指令値，第１，第２半導体素子Ｕ１，Ｖ１の位相指令値，第７，第８半導体素子Ｘ２，Ｙ２の位相指令値，第５，第６半導体素子Ｕ２，Ｖ２の位相指令値を出力する。

【0047】

そして、第２比較器１２ａにおいて、一次側位相制御用三角波と第３，第４半導体素子Ｘ１，Ｙ１の位相指令値とを比較し、第３，第４半導体素子Ｘ１，Ｙ１のゲート信号を生成する。第２比較器１２ｂにおいて、一次側位相制御用三角波と第１，第２半導体素子Ｕ１，Ｖ１の位相指令値とを比較し、第１，第２半導体素子Ｕ１，Ｖ１のゲート信号を生成する。第２比較器１２ｃにおいて、二次側位相制御用三角波と第７，第８半導体素子Ｘ２，Ｙ２の位相指令値とを比較し、第７，第８半導体素子Ｘ２，Ｙ２のゲート信号を生成する。第２比較器１２ｄにおいて、二次側位相制御用三角波と第５，第６半導体素子Ｕ２，Ｖ２の位相指令値とを比較し、第５，第６半導体素子Ｕ２，Ｖ２のゲート信号を生成する。これにより、一次側と二次側で必要な位相差δを持ち、且つ、所望の出力電圧値を出力できるゲート信号を生成できる。

【0048】

図９に、従来手法と本実施形態２による動作波形の違いを示す。図９では一次側の動作波形を示し、二次側の動作波形は省略する。図９中のＵ１，Ｘ１，Ｖ１，Ｙ１は各半導体素子の導通状態（ゲート信号）を表す。図９（ｂ）に示すように、本実施形態２では、第１，第２半導体素子Ｕ１，Ｖ１の位相指令値と第３，第４半導体素子Ｘ１，Ｙ１の位相指令値とを有する。第１，第２半導体素子Ｕ１，Ｖ１の位相指令値と第３，第４半導体素子Ｘ１，Ｙ１の位相指令値は、キャリア周波数に同期した矩形波であり、位相差を有する。

【0049】

図９（ｂ）に示すように、一次側位相制御用三角波と第１，第２半導体素子Ｕ１，Ｖ１の位相指令値を比較することで第１，第２半導体素子Ｕ１，Ｖ１の導通状態（ゲート信号）を制御する。また、一次側位相制御用三角波と第３，第４半導体素子Ｘ１，Ｙ１の位相指令値を比較することで第３，第４半導体素子Ｘ１，Ｙ１の導通状態（ゲート信号）を制御する。

【0050】

例えば、一次側位相制御用三角波よりも第１，第２半導体素子Ｕ１，Ｖ１の位相指令値が大きい場合は、第１半導体素子Ｕ１がＯＦＦ，第２半導体素子Ｖ１がＯＮ状態となり、一次側位相制御用三角波よりも第３，第４半導体素子Ｘ１，Ｙ１の位相指令値が大きい場合は、第３半導体素子Ｘ１がＯＮ，第４半導体素子Ｙ１がＯＦＦ状態となる。

【0051】

また、第１，第２半導体素子Ｕ１，Ｖ１の位相指令値と第３，第４半導体素子Ｘ１，Ｙ１の位相指令値の振幅を制御することで第１，第２半導体素子Ｕ１，Ｖ１のゲート信号と、第３，第４半導体素子Ｘ１，Ｙ１のゲート信号の位相差を制御することができる。第１，第２半導体素子Ｕ１，Ｖ１の位相指令値と第３，第４半導体素子Ｘ１，Ｙ１の位相指令値の振幅が０の時、第１，第２半導体素子Ｕ１，Ｖ１と、第３，第４半導体素子Ｘ１，Ｙ１の位相差は０°となる。

【0052】

従来手法の場合、第１，第２半導体素子Ｕ１，Ｖ１のゲート信号と、第３，第４半導体素子Ｘ１，Ｙ１のゲート信号の位相差は０°のため、トランスＴｒに印加される電圧Ｖａは矩形波となる。

【0053】

これに対して、本実施形態２では、第１，第２半導体素子Ｕ１，Ｖ１のゲート信号と第３，第４半導体素子Ｘ１，Ｙ１のゲート信号の位相差を０°よりも大きくすることで、トランスＴｒに印加される電圧は３段階の波形となる。これにより、印加される電圧の実効値を低減することができるため、励磁電流を低減することが可能となる。

【0054】

また、位相指令値が０の場合、矩形波の出力電圧が出力されるため、直流電圧に応じた出力電圧が出力される。一方、位相指令値が０以上の場合、出力電圧が０の期間を含んだ３段階の波形となるため、出力電圧を下げることができる。流れる電流は出力電圧値に比例するため、突入電流を抑制できる。

【0055】

以上示したように、本実施形態２によれば、予備充電時に電流検出用センサや過電流防止回路を設けることなく突入電流を抑制しつつ、安全にコンデンサの電圧を充電することが可能となる。

【0056】

［実施形態３］
本実施形態３ではキャリア信号の周波数を高くすることで、予備充電時に発生する突入電流を抑制する。突入電流はキャリア周波数と反比例する特性を持つためキャリア周波数を変化させることで突入電流も変化させることができる。制御回路は、実施形態１もしくは実施形態２のものを適用する。

【0057】

図１０に本実施形態３における制御回路を示す。図１０の回路は図４の回路に対して選択回路１３を追加した点に特徴がある。選択回路１３は、通常のキャリア信号と予備充電用キャリア信号とを入力する。ここで、予備充電用キャリア信号は通常のキャリア信号よりもキャリア周波数が高いものとする。

【0058】

選択回路１３は、通常運転時は通常のキャリア信号を出力し、予備充電時には予備充電用キャリア信号を出力する。これにより、予備充電時は通常動作時よりもキャリア周波数が高くなり、突入電流を抑制することが可能となる。

【0059】

なお、ここでは実施形態１に実施形態３を適用する方法について説明したが、実施形態２に実施形態３を適用しても良い。

【0060】

以上示したように、本実施形態３によれば、実施形態１，２の作用効果に加え、予備充電時にキャリア周波数を高く設定することで突入電流を抑制することが可能となる。

【0061】

以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。

【符号の説明】

【0062】

Ｕ１，Ｖ１，Ｘ１，Ｙ１，Ｕ２，Ｖ２，Ｘ２，Ｙ２…第１～第８半導体素子
Ｌ１，Ｌ２…第１，第２リアクトル
Ｃ１，Ｃ２…第１，第２コンデンサ
Ｔｒ…トランス
１…位相指令値生成部
２…ゲート生成部
３…減算器
４…ＰＩ制御部
５…矩形波生成部
６ａ，６ｂ…第１乗算器
７ａ，７ｂ…第１比較器
８…電力制御部
９…出力電圧制御部
１０ａ，１０ｂ…三角波生成部
１１ａ～１１ｄ…第２乗算器
１２ａ～１２ｄ…第２比較器
１３…選択回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】