▶ フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-06-19
(45)【発行日】2023-06-27
(54)【発明の名称】能動放電回路を備えた電気回路装置
(51)【国際特許分類】
H01L 27/06 20060101AFI20230620BHJP
H01L 21/822 20060101ALI20230620BHJP
H01L 27/04 20060101ALI20230620BHJP
H01L 21/8232 20060101ALI20230620BHJP
H01L 21/8222 20060101ALI20230620BHJP
H01L 27/098 20060101ALI20230620BHJP
H01L 21/331 20060101ALI20230620BHJP
H01L 29/732 20060101ALI20230620BHJP
H01L 29/74 20060101ALI20230620BHJP
H01L 29/78 20060101ALI20230620BHJP
H01L 21/337 20060101ALI20230620BHJP
H01L 29/808 20060101ALI20230620BHJP
H01L 21/338 20060101ALI20230620BHJP
H01L 29/812 20060101ALI20230620BHJP
【ＦＩ】
H01L27/06 311C
H01L27/04 C
H01L27/04 H
H01L27/04 R
H01L27/06 F
H01L27/06 101D
H01L27/06 101P
H01L27/06 311A
H01L27/06 311B
H01L27/098
H01L29/72 P
H01L29/74 E
H01L29/78 657
H01L29/80 C
H01L29/80 E
H01L29/80 V
【請求項の数】
9
【外国語出願】
(21)【出願番号】P 2018121470
(22)【出願日】2018-06-27
(65)【公開番号】P2019012830
(43)【公開日】2019-01-24
【審査請求日】2021-06-08
(31)【優先権主張番号】10 2017 211 030.9
(32)【優先日】2017-06-29
(33)【優先権主張国・地域又は機関】DE
(73)【特許権者】
【識別番号】591037214
【氏名又は名称】フラウンホッファー－ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ
(74)【代理人】
【識別番号】100124626
【弁理士】
【氏名又は名称】榎並 智和
(72)【発明者】
【氏名】エアルバッヒャー トビアス
(72)【発明者】
【氏名】マトロク シュテファン
【審査官】田付 徳雄
(56)【参考文献】
【文献】特開２０１５－１１５３３８（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１０／０１６３９５０（ＵＳ，Ａ１）
【文献】特開２０１２－２０４６１５（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１２／０１２７７６２（ＵＳ，Ａ１）
【文献】特開２０１０－２３２６５５（ＪＰ，Ａ）
【文献】米国特許第０７７３８２２６（ＵＳ，Ｂ２）
【文献】特開２００３－１２４３２７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２７／０６
Ｈ０１Ｌ ２１／８２２
Ｈ０１Ｌ ２１／８２３２
Ｈ０１Ｌ ２１／８２２２
Ｈ０１Ｌ ２７／０９８
Ｈ０１Ｌ ２１／３３１
Ｈ０１Ｌ ２９／７４
Ｈ０１Ｌ ２９／７８
Ｈ０１Ｌ ２１／３３７
Ｈ０１Ｌ ２１／３３８
(57)【特許請求の範囲】
【請求項1】
少なくとも１つの電気スイッチング素子（Ｓ）を含む能動放電回路を備え、前記少なくとも１つの電気スイッチング素子（Ｓ）を介して制御された態様で放電可能な電気回路装置であって、回路装置内の電圧ピーク又は電流ピークを減衰させるためのキャパシタ（Ｃ）及び抵抗器（Ｒ）を有するＲＣスナバ素子を含み、
前記少なくとも１つの電気スイッチング素子（Ｓ）は、前記ＲＣスナバ素子に組み込まれ、前記ＲＣスナバ素子の前記キャパシタ（Ｃ）と並列に接続され、
前記ＲＣスナバ素子の前記キャパシタ（Ｃ）及び前記抵抗器（Ｒ）は、前記少なくとも１つの電気スイッチング素子（Ｓ）と共に半導体基板（４）にモノリシックに集積化されている、電気回路装置。
【請求項2】
前記半導体基板（４）の表面側に、電気的絶縁誘電体層又は層列（５）で被覆され導電性物質（６）で充填された凹部を配列して前記ＲＣスナバ素子を形成し、前記半導体基板（４）は、少なくとも前記凹部の領域において、表面側と裏面側との間をドーピングすることにより導電性を有し、表面側及び裏面側のそれぞれにコンタクトメタライゼーション（８）が施されている
ことを特徴とする請求項１に記載の電気回路装置。
【請求項3】
電気スイッチング素子（Ｓ）のいくつかは、前記半導体基板（４）における前記凹部の間、及び／又は、前記凹部の配列の周囲に分布していることを特徴とする請求項２に記載の電気回路装置。
【請求項4】
前記少なくとも１つの電気スイッチング素子（Ｓ）は、前記回路装置を放電するための前記ＲＣスナバ素子のキャパシタをブリッジするように設計され、且つ接続されていることを特徴とする請求項１～請求項３のいずれか一項に記載の電気回路装置。
【請求項5】
前記少なくとも１つの電気スイッチング素子（Ｓ）は、ＭＯＳＦＥＴ、ＪＦＥＴ、バイポーラトランジスタ、又はサイリスタとして実現されることを特徴とする請求項１～請求項４のいずれか一項に記載の電気回路装置。
【請求項6】
前記少なくとも１つの電気スイッチング素子（Ｓ）は、電気的又は光学的な制御信号により作動され前記回路装置を放電するように設計されていることを特徴とする請求項１～請求項５のいずれか一項に記載の電気回路装置。
【請求項7】
前記少なくとも１つの電気スイッチング素子（Ｓ）は、閾値温度を超えた温度上昇が前記少なくとも１つの電気スイッチング素子（Ｓ）の放電電流の低下により制限される電力制限スイッチング素子として設計されることを特徴とする請求項１～請求項６のいずれか一項に記載の電気回路装置。
【請求項8】
前記回路装置は、中間回路として設計されていることを特徴とする請求項１～請求項７のいずれか一項に記載の電気回路装置。
【請求項9】
表面側に凹部の配列が設けられた半導体基板（４）に形成され、前記凹部を有する表面側が電気的絶縁誘電体層又は層列（５）で被覆され、前記凹部が導電性物質（６）で充填され、前記半導体基板（４）が、ドーピングされた少なくとも前記凹部の領域において表面側と裏面側との間で導電性にされ、前記表面側と前記裏面側のそれぞれにコンタクトメタライゼーション（８）が施された、請求項１～請求項８のいずれか一項に記載の電気回路装置のための電気コンポーネントであって、複数の電気スイッチング素子（Ｓ）が、作動することによって前記電気的絶縁誘電体層又は層列（５）をブリッジするように、前記半導体基板（４）における前記凹部の間、及び／又は、前記凹部の配列の周囲に分布している、電気コンポーネント。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、少なくとも１つの電気スイッチング素子を含む能動放電回路を備え、それにより制御された態様で放電可能な電気回路装置に関する。
【発明の背景】
【0002】
異なる電気回路網間の電気的な結合を提供するため、コンバータを介して中間電流レベル又は中間電圧レベルで回路網を電気的に結合する中間回路が用いられる。自動車エンジニアリングの用途では、故障や事故の際に、安全上の理由から、このような種類の中間回路を短時間で放電することが可能でなければならない。従って、動力車のパワートレイン内のデバイスの中間回路は５秒以内に６０Ｖ未満に放電しなければならないという安全要求事項が設けられている。この放電のため、必要に応じて制御された態様で中間回路を放電することができる能動放電回路が必要とされる。
【先行技術文献】
【特許文献】
【0003】
【文献】米国特許出願公開第２０１０／０１６３９５０号明細書
【非特許文献】
【0004】
【文献】Ｏ． Ｋｒｅｕｔｚｅｒ ｅｔ ａｌ．， “Ａ ｓｉｍｐｌｅ， ｒｅｌｉａｂｌｅ， ｃｏｓｔ ａｎｄ ｖｏｌｕｍｅ ｓａｖｉｎｇ ＤＣ－ｌｉｎｋ ｄｉｓｃｈａｒｇｅ ｄｅｖｉｃｅ ｆｏｒ ｅｌｅｃｔｒｉｃ ｖｅｈｉｃｌｅｓ”， ＩＴＥＣ ２０１５， ＤＯＩ： １０．ｌｌＯ９／ＩＴＥＣ．２０１５．７１６５８００
【文献】Ｊ． ｖｏｍ Ｄｏｒｐ ｅｔ ａｌ．， “Ｍｏｎｏｌｉｔｈｉｃ ＲＣ ｓｎｕｂｂｅｒ ｆｏｒ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃ Ａｐｐｌｉｃａｔｉｏｎｓ”， ＩＥＥＥ ＰＥＤＳ ２０１１， ｐａｇｅｓ １１ ｔｏ １４
【発明の概要】
【発明が解決しようとする課題】
【0005】
少なくとも１つの電気スイッチング素子を含む能動放電回路を備え、それにより制御された態様で回路装置、中間回路を放電することができる回路装置は、Ｏ． Ｋｒｅｕｔｚｅｒ ｅｔ ａｌ．， “Ａ ｓｉｍｐｌｅ， ｒｅｌｉａｂｌｅ， ｃｏｓｔ ａｎｄ ｖｏｌｕｍｅ ｓａｖｉｎｇ ＤＣ－ｌｉｎｋ ｄｉｓｃｈａｒｇｅ ｄｅｖｉｃｅ ｆｏｒ ｅｌｅｃｔｒｉｃ ｖｅｈｉｃｌｅｓ”， ＩＴＥＣ ２０１５， ＤＯＩ： １０．ｌｌＯ９／ＩＴＥＣ．２０１５．７１６５８００から公知である。しかしながら、このような種類の放電回路は、相応分のスペースを占め、冷却されなければならず、安全に絶縁されていなければならない。
【0006】
パワーエレクトロニクスのスイッチング回路では、スイッチング動作によってスイッチング回路内で引き起こされるスイッチング回路内の電圧ピーク又は電流ピークを抑制するＲＣスナバ素子を用いることが知られている。このようなＲＣスナバ素子は、キャパシタと抵抗器とにより構成された直列回路の形態を有する。このようなＲＣスナバ素子のモノリシックに一体化された形態は、Ｊ． ｖｏｍ Ｄｏｒｐ ｅｔ ａｌ．， “Ｍｏｎｏｌｉｔｈｉｃ ＲＣ ｓｎｕｂｂｅｒ ｆｏｒ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃ Ａｐｐｌｉｃａｔｉｏｎｓ”， ＩＥＥＥ ＰＥＤＳ ２０１１， ｐａｇｅｓ １１ ｔｏ １４から公知である。この形態では、シリコン基板内に円筒状の凹部が形成され、ｓｉｌｉｃｏｎ ｎｉｔｒｉｔｅを含む電気的絶縁誘電体層列で被覆され、高濃度にドープされたポリシリコンで充填される。シリコン基板は、高濃度ドーピングによって誘電体層列と裏面側との間で導電性にされる。表面側と裏面側の両方にコンタクトメタライゼーションが施されている。この構成により、小さなスペースで、且つ非常に良好な高い熱放散性で、キャパシタの大容量化が得られる。
【0007】
ＲＣスナバ素子によって電圧ピーク及び／又は電流ピークが抑制されるべきスイッチングパワートランジスタが半導体基板内において隣接して集積されたＲＣスナバ素子を有する半導体構造もまた、ＵＳ ２０１０／０１６３９５０ Ａ１から公知である。
【0008】
本発明の目的は、低コスト、且つ省スペースで放電回路が一体化された能動放電回路を備えた電気回路装置を提供することにある。
【課題を解決するための手段】
【0009】
本発明の目的は、特許請求の範囲の請求項１に係る電気回路装置により達成される。特許請求の範囲の請求項９には、本回路装置のための本発明に係る電気コンポーネントが記載されている。本回路装置の有利な変形は、従属請求項の主題であるか、又は以下の説明及び例示的な実施形態から理解されるであろう。
【0010】
提案された電気回路装置では、放電回路は、少なくとも１つの電気スイッチング素子を含み、それにより回路装置、具体的には中間回路が、制御された態様で放電される。回路装置は、回路装置内の電圧ピーク又は電流ピークを抑制するためのキャパシタ及び抵抗器を備えたＲＣスナバ素子を含み、電気スイッチング素子がＲＣスナバ素子のキャパシタと並列にＲＣスナバ素子に組み込まれていることを特徴とする。
【0011】
能動放電回路の少なくとも１つの電気スイッチング素子をＲＣスナバ素子に一体化した構成により、スペースとコストの双方に関して経済的な放電回路を設計することが可能になる。一体化（集積）は、追加のコンタクトが必要とされないことを意味する。スナバ素子は、放電も機能しなければならないパワークラスに対して精密に設計される。自動車エンジニアリングの用途では、これは現在、約５Ｗ～１００Ｗの間の範囲である。放電回路の外部装置は、常に追加のコストと追加のスペースが必要とされることを伴い、絶縁の問題も提示する。回路装置内に存在するＲＣスナバ素子は、適切な絶縁及び放熱の概念を有しており、放電回路への使用にも適用される。一体化されたスイッチング素子を備えたスナバ素子は、放電と減衰で同時に占有されず、一度に１つの機能だけを実行する。このようにして、熱システムもまた、放熱のために最適に用いられる。
【0012】
ＲＣスナバ素子のキャパシタと抵抗器は、少なくとも１つのスイッチング素子と共に、モノリシックに半導体基板に集積される。これにより、例えば、半導体基板を適切な金属体の上に配置することにより両方のサブコンポーネントに対して非常に効果的な放熱が可能になる。この１つの例が、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｅｄ）基板である。
【0013】
半導体基板の表面側には、ＲＣスナバ素子を形成するために電気的に絶縁された誘電体層又は層列で被覆され導電性材料で充填された、好ましくは、ビア状又は円筒形の凹部の配列が特に有利に設けられる。そのような場合、半導体基板は、表面側と裏面側との間の凹部の領域において、ドーピングによって導電性にされ、表面側及び裏面側にはコンタクトメタライゼーションが施されている。ここで、例えば、Ｊ．ｖｏｍ Ｄｏｒｐ ｅｔ ａｌ．による刊行物に記載されているような変形例が選択されてよい。導電性材料とその間に介挿された誘電体層又は層列を有するドープされた半導体基板とは、このようにしてキャパシタを形成し、誘電体層又は層列と基板の背面側との間の領域はＲＣスナバ素子の抵抗器を形成する。それから、好ましくは放電回路の電気スイッチング素子のいくつかは凹部の間、及び／又は、凹部の配列の周囲に分布し、その結果、スイッチング素子の作動時に、キャパシタ、すなわちキャパシタの誘電体層又は層列が電気的にブリッジされる。このような種類の構成は、別個の電気コンポーネントして提供されてもよい。
【0014】
電気スイッチング素子は、ＭＯＳＦＥＴ、ＪＦＥＴ、バイポーラトランジスタ、又はサイリスタの形態であってよい。作動は、適切な電圧、適切な電流、又は光分岐器に結合された光ファイバを介して行ってよい。１又は複数のスイッチング素子は、例えば飽和動作において所望の放電電流が生成されるような寸法で形成されてよい。このようにして、半導体基板内で熱損失が発生し、そこで効果的に運び去られるため、スイッチング素子の高い放熱性能が維持される。従って、ＤＣＢを介して２５０Ｗ／ｃｍ２の放熱が可能である。例えば、中間回路のキャパシタが１００μＦ、８００Ｖの電圧に対して、キャパシタを６０Ｖ未満に放電するために、約１５ｍＡの（理想的な）放電電流が必要とされる。これは、約１１～１３．３ワットのピーク電力損失（誤動作のケースで９００Ｖの恒久的な過電圧）を招く。チップ表面積が約５ｍｍ２の場合、回路は永久的な負荷の下で安定して動作するであろう。その一方、同等の絶縁耐力とチップ表面積に対して、パワー半導体コンポーネントのオン状態の抵抗は典型的には１オーム未満であり、通常のスイッチオン時の熱の影響によってすぐに破壊されるであろう。
【0015】
好ましい変形例では、回路装置から自己給電するノーマリー・オンの構造又は回路が、電気スイッチング素子のために選択される。ここでは、スイッチング素子は、好ましくは、１つだけの別個のコネクション又はピンを介して作動される。
【0016】
提案された回路装置と提案された電気コンポーネントとは、スイッチング回路の放電制御が行われるべきすべての用途において使用可能である。これは、例えば、電源モジュール又はＰＣＢ／ＤＣＢベースの電力電子システム、具体的には中間回路の形態に対して適用される。
【図面の簡単な説明】
【0017】
提案された回路装置と提案された電気的な構成要素は、図面と共にその実施形態に基づく以下の文章において例示的な用語でより詳細に再び説明される。
【発明を実施するための形態】
【0018】
提案された回路装置では、１又は複数の一体化されたスイッチング素子を有するＲＣスナバ素子が用いられる。それにより、回路装置を放電することができる。この目的のため、図１は、対応するスイッチを備えた中間回路の一部を示す。ここでは、スイッチングに起因した電圧ピーク及び／又は電流ピークが、図中の枠内に示されているＲＣスナバ素子によって減衰される。スイッチング素子Ｓは、このＲＣスナバ素子において、キャパシタＣと並列に組み込まれている。スナバ素子のキャパシタＣは、電気的にブリッジすることができる。その結果、スイッチング素子、本例では並列に接続されたブロッキングダイオードを備えたＭＯＳＦＥＴの対応する作動により、中間回路を短時間で放電することができる。好ましい変形では、ＲＣスナバ素子とスイッチング素子Ｓは、半導体基板内に共にモノリシックに一体化（集積）される。以下では、モノリシックに一体化されたスイッチング素子を備えたこの種のＲＣスナバ素子の形成のいくつかの例を示す。この目的を達成するため、図２は、一体化されたスイング素子Ｓと、スナバ素子のための電気的接続部１、２と、スイッチＳのための作動接続部３とを備えたＲＣスナバ素子を高度に図式化して示す。
【0019】
図３は、ノーマリー・オンのＭＯＳＦＥＴで形成されたスナバ素子の構成例を示す。この例では、十分に高濃度にドープされたシリコン半導体基板４に、ビア状の凹部が設けられている。誘電体層又は層列５は、これらの凹部と基板の表面に設けられる。それから、凹部は、例えば、高濃度にドープされたポリシリコンなどの導電性材料６で充填される。半導体基板４の裏面は、オーミック接触のために電気コンタクト層７が形成されるように、より高濃度にドープされる。その後、金属層８が基板４の表面側と裏面側の両方に設けられ、電気的なコンタクト１、２を介してＲＣスナバ素子にコンタクトするために使用される。半導体基板４の表面と裏面との間でドープされた領域もまた、スナバ素子の抵抗器Ｒを構成する。隣接する導電性領域（導電性充填物６、導電性半導体基板４）とともに、誘電体層５は、スナバ素子のキャパシタＣを形成する。これは、以下のすべての変形において同様に作成される。個々の凹部の数及び寸法は、キャパシタＣの所望の値に応じて選択される。これに関して、例えば、説明の冒頭で引用したＪ．ｖｏｍ Ｄｏｒｐ ｅｔ ａｌ．による刊行物が参照される。
【0020】
提案された回路装置においてこのように設計されるＲＣスナバ素子では、複数のスイッチング素子Ｓが、好ましくは、個々の凹部の間に配置され、それに応じてＲＣスナバ素子の表面上に分布される。図２～図７は、このような２つのスイッチング素子Ｓの一例を示す。図３に示す例では、回路装置は、ノーマリー・オンのＭＯＳＦＥＴで形成される。これは、このようなスナバ素子の通常の製造プロセスよりも、ドレイン、作動接続部３のためのコンタクト、ゲート酸化物、及びフィールド酸化物／素子間分離のためにより多くのマスクレベルを必要とする。
【0021】
ＭＯＳＦＥＴに代えて、ＪＦＥＴが用いられてもよい。これは、ドレイン、コンタクト、及びフィールド酸化物／素子間分離のための追加的なマスクレベルを必要とするに過ぎない。しかしながら、その一方で、ＪＦＥＴは、ＭＯＳＦＥＴと比較して負側の駆動電圧を必要とする。このようなコンポーネントの構造の略図が、例示的な目的のためにノーマリー・オンのＪＦＥＴとして図４に表されている。
【0022】
提案された回路装置は、図５及び図６に図式的に示されているように、スイッチング素子としてのバイポーラトランジスタを用いて作成されてもよい。ｐｎｐ型のバイポーラトランジスタは、Ｎ型のベース、Ｐ型のエミッタ、及びフィールド酸化物／素子間分離のための追加的なマスクレベルを必要とする。ここでは、図５は、電気的に作動される２つのｐｎｐ型のバイポーラトランジスタのコンポーネントの構造の一例を示す。図６は、光学的にオン・オフされる２つのバイポーラトランジスタのコンポーネントの構造を示す。図６では、入射する光照射とこれのためにメタライゼーション層８の上部に必要とされる開口部とが示されている。
【0023】
回路装置は、サイリスタを用いて製造されてもよい。サイリスタは、Ｎ型のベース、Ｐ型のベース、及びＮ型のエミッタ、並びにフィールド酸化物／素子間分離のために追加のマスクベルを必要とする。この目的のため、図７は、光学的にトリガーされる２つのサイリスタを用いたコンポーネントの構造の一例を示す。
【0024】
原理的には、回路は様々な方法で製造されてよい。例えば、１つの例示的な構成では、温度に対する顕著な自然の依存性が利用されてよい。温度が上昇すると、スイッチング素子の放電電流は低下する。このようにして、回路は、より本質的な安全性を有するように設計されてよい。１ｍｍ２あたりの電力損失が十分に低く、例えば、最大電圧で１Ｗ／ｍｍ２未満のとき、例えばベースプレートを介して、十分に大きな熱質量、及び／又は、代替熱伝導経路が存在することを条件に、スナバ素子は、過負荷のリスクなしに放電回路と共に動作可能であろう。
【0025】
別の変形例では、回路は、アクティブ状態で極端な温度依存性を作り出すように設計されたり、追加的な要素が用いられたりしてもよい。理想的には、そこから閾値温度が得られる。この温度を超えると放電回路は非常に高いインピーダンスを示し、この温度未満では非常に低いインピーダンスを有する。従って、この変形例では、スイッチング素子のそれぞれは、閾値温度を超えた温度の上昇が、スイッチング素子自体の放電電流の急激な低下によって制限される電力制限スイッチング素子として機能する。このようにして、内部的に制限された固有の過負荷に対する安全性を確保することが可能になる。また、より低い閾値電圧で最高の放電レートを達成することも可能である。この種の素子は、例えば、４００Ｖ系又は８００Ｖ系等に使用されてよい。図８は、抵抗器Ｒ１、キャパシタＣ１、スイッチＭ１、及びスイッチに並列にダイオードＤ１と別の抵抗器Ｒ２とからなる直接回路とを備えたこの種のＲＣスナバ素子の回路の一例を示す。従って、放電の損失は、主にスイッチＭ１で生じ、スナバ素子の抵抗器Ｒ１では生じない。
【0026】
放電機能は、外部の光結合器を介して非アクティブ化されてよい。その結果、スイッチング素子Ｍ１を作動するために単一のピンだけが必要になる。
【0027】
提案された回路装置によれば、小型で本質的に安全な電源スイッチを介して、ＲＣスナバ素子の大きなチップ表面に分布された、スイッチング回路、具体的には中間回路を放電することができる。この回路装置は、本質的に安全であり恒久的な短絡回路に関して安定している。放電レートは、パーティショニングの影響を受ける。
【符号の説明】
【0028】
１ ＲＣスナバ素子の上部側コネクタ
２ ＲＣスナバ素子の下部側コネクタ
３ スイッチング素子の制御コネクタ
４ 半導体基板
５ 誘電体層又は層列
６ 導電性充填剤
７ オーミック層
８ メタライゼーション層
Ｒ ＲＣスナバ素子の抵抗器
Ｃ ＲＣスナバ素子のキャパシタ
Ｓ 電気スイッチング素子
２ ＲＣスナバ素子の下部側コネクタ
３ スイッチング素子の制御コネクタ
４ 半導体基板
５ 誘電体層又は層列
６ 導電性充填剤
７ オーミック層
８ メタライゼーション層
Ｒ ＲＣスナバ素子の抵抗器
Ｃ ＲＣスナバ素子のキャパシタ
Ｓ 電気スイッチング素子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】