特許 7299130 高周波電源回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-06-19

(45)【発行日】2023-06-27

(54)【発明の名称】高周波電源回路

(51)【国際特許分類】

   H02M 7/48 20070101AFI20230620BHJP

   H03F 3/217 20060101ALI20230620BHJP

   H03F 3/68 20060101ALI20230620BHJP

   H05H 1/46 20060101ALN20230620BHJP

【ＦＩ】

H02M7/48 E

H03F3/217 160

H03F3/68 220

H05H1/46 R

【請求項の数】 3

(21)【出願番号】P 2019188088

(22)【出願日】2019-10-11

(65)【公開番号】P2021065024

(43)【公開日】2021-04-22

【審査請求日】2022-04-11

(73)【特許権者】

【識別番号】000000262

【氏名又は名称】株式会社ダイヘン

(74)【代理人】

【識別番号】100114557

【弁理士】

【氏名又は名称】河野 英仁

(74)【代理人】

【識別番号】100078868

【弁理士】

【氏名又は名称】河野 登夫

(72)【発明者】

【氏名】小谷 弘幸

【審査官】町田 舞

(56)【参考文献】

【文献】特開２０１７－０９３１８２（ＪＰ，Ａ）

【文献】特許第５８３２７０２（ＪＰ，Ｂ１）

【文献】特表平１０－５０８１５９（ＪＰ，Ａ）

【文献】国際公開第２０１５／０９７８１２（ＷＯ，Ａ１）

【文献】米国特許出願公開第２０１０／０２５３３１０（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ７／４２－７／９８

Ｈ０３Ｆ ３／２１７

Ｈ０３Ｆ ３／６８

Ｈ０５Ｈ １／４６

(57)【特許請求の範囲】

【請求項1】

直流電源に一端が接続されるインダクタと、該インダクタの他端に一端が接続されたスイッチング素子と、該スイッチング素子に並列に接続されたキャパシタと、前記スイッチング素子の一端に一端が接続されたＬＣ直列回路とを有する増幅回路を備える高周波電源回路であって、
前記増幅回路は、
前記ＬＣ直列回路の他端及び前記スイッチング素子の他端の間に接続された第２のキャパシタを更に有し、
前記スイッチング素子の制御端子に入力された固有の周波数の信号を増幅して、前記ＬＣ直列回路の他端及び前記第２のキャパシタの接続点から前記周波数の電流を負荷に出力するようにしてあり、
１又は複数の前記増幅回路を備える集合回路を２つ含み、
各増幅回路が有するＬＣ直列回路の他端同士を接続してあり、
２つの前記集合回路のそれぞれが備える増幅回路が有するスイッチング素子の制御端子に、前記周波数の信号を入力する信号発生器を前記集合回路毎に備え、
２つの前記信号発生器は、出力する信号の位相差が可変である
高周波電源回路。

【請求項2】

前記スイッチング素子がオンである場合、前記負荷から前記増幅回路側を見たときの前記周波数におけるインピーダンスの絶対値は、前記負荷のインピーダンスより十分大きい請求項１に記載の高周波電源回路。

【請求項3】

前記ＬＣ直列回路の一端から前記負荷側を見たときの前記周波数におけるインピーダンスのリアクタンス成分は誘導性である請求項１又は請求項２に記載の高周波電源回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、高周波の信号を増幅して高周波電流を出力する高周波電源回路及び増幅回路の定数決定方法に関する。

【背景技術】

【0002】

従来、スイッチングアンプを用いた高周波電源回路において、高周波電力の出力レベルを変化させるには、２系統のスイッチングアンプの高周波電力を出力レベルに応じた位相差で合成するか、又はスイッチングアンプの電源電圧を変化させる必要がある。このうち、スイッチングアンプの電源電圧を変化させる方法によれば、電源電圧の変化に応じた出力レベルの変化の範囲及び応答速度に限界がある。

【0003】

例えば、特許文献１には、２つのスイッチングアンプを用いたＥ級型電源回路の２系統の高周波電力をトランスで合成する技術が開示されている。２つのスイッチングアンプにてスイッチング動作を行う２つのパワー素子のＧ（ゲート）端子には、送信電力の大きさに応じて位相差制御回路で位相差が制御された電圧信号が、高周波パルスドライブ回路を介して入力される。

【0004】

また、特許文献２には、２つのＤＣ－ＲＦ変換部の高周波出力電力をハイブリッドで合成する高周波電源が開示されている。この高周波電源は、ＤＣ－ＲＦ変換部の電源であるＤＣ－ＤＣ変換部の直流出力電力が切換閾値より小さい場合、２つのＤＣ－ＲＦ変換部の出力電圧の位相差を変化させて高周波出力電力の大きさを制御する。一方、上記直流出力電力が切換閾値以上の場合、２つのＤＣ－ＤＣ変換部の出力電圧の位相差を変化させる方法ではハイブリッド内の抵抗器での損失が増大してＤＣ－ＲＦ変換効率が低下するため、２つのＤＣ－ＲＦ変換部の出力電圧そのものを変化させて高周波出力電力の大きさを制御する。

【先行技術文献】

【特許文献】

【0005】

【文献】国際公開第２０１５／０９７８１２号

【文献】特開２０１６－４７４５号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、特許文献１及び特許文献２に開示された技術によれば、Ｅ級型電源回路及びＤＣ－ＲＦ変換部の出力が定電圧特性を有するため、２系統の高周波電力を合成する際に、トランス又はハイブリッドが必要となる。このため、回路規模やコストの増大を招く上に、高周波電力の損失が生じるという問題があった。

【0007】

本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、出力先の状態によらずに電流を出力することが可能な高周波電源回路及び増幅回路の定数決定方法を提供することにある。

【課題を解決するための手段】

【0008】

本発明の一態様に係る高周波電源回路は、直流電源に一端が接続されるインダクタと、該インダクタの他端に一端が接続されたスイッチング素子と、該スイッチング素子に並列に接続されたキャパシタと、前記スイッチング素子の一端に一端が接続されたＬＣ直列回路とを有する増幅回路を備える高周波電源回路であって、前記増幅回路は、前記ＬＣ直列回路の他端及び前記スイッチング素子の他端の間に接続された第２のキャパシタを更に有し、前記スイッチング素子の制御端子に入力された固有の周波数の信号を増幅して、前記ＬＣ直列回路の他端及び前記第２のキャパシタの接続点から前記周波数の電流を負荷に出力する。

【0009】

本態様にあっては、一端が直流電源に接続されたインダクタの他端に、スイッチング素子及びキャパシタの並列回路の一端とＬＣ直列回路の一端とが接続されており、更にＬＣ直列回路の他端と上記並列回路の他端との間に第２のキャパシタが負荷と並列に接続されている。この構成により、スイッチング素子の制御端子に入力された増幅回路に固有の周波数を増幅して同周波数の電流を負荷に出力する。即ち、いわゆるＥ級増幅回路に類似する回路の出力端に対して第２のキャパシタが負荷と並列に接続されており、一部の回路定数を適当に調整することによって、出力のインピーダンスが増大する。

【0010】

本発明の一態様に係る高周波電源回路は、前記スイッチング素子がオンである場合、前記負荷から前記増幅回路側を見たときの前記周波数におけるインピーダンスの絶対値は、前記負荷のインピーダンスより十分大きい。

【0011】

本態様にあっては、スイッチング素子をオンさせた状態にて、負荷から増幅回路の出力側を見たときの固有の周波数におけるインピーダンスの絶対値が、負荷のインピーダンスより十分大きい。このため、自回路の出力が定電流特性を有することとなる。

【0012】

本発明の一態様に係る高周波電源回路は、前記ＬＣ直列回路の一端から前記負荷側を見たときの前記周波数におけるインピーダンスのリアクタンス成分は誘導性である。

【0013】

本態様にあっては、ＬＣ直列回路の一端から、ＬＣ直列回路を介して負荷側を見たときの固有の周波数におけるインピーダンスのリアクタンス成分が誘導性であるため、スイッチング素子と並列に接続されたキャパシタとの相互作用により、スイッチング素子をソフトスイッチングさせることができる。

【0014】

本発明の一態様に係る高周波電源回路は、１又は複数の前記増幅回路を備える集合回路を２つ含み、各増幅回路が有するＬＣ直列回路の他端同士を接続してある。

【0015】

本態様にあっては、１又は複数の増幅回路を纏めて集合回路とし、更に２つの集合回路を纏めるために全ての増幅回路の出力端を突き合わせる。これにより、各増幅回路が出力する電流が集合回路毎に足し合わされ、各集合回路が出力する電流が更に足し合わされる。

【0016】

本発明の一態様に係る高周波電源回路は、２つの前記集合回路のそれぞれが備える増幅回路が有するスイッチング素子の制御端子に、前記周波数の信号を入力する信号発生器を前記集合回路毎に備え、２つの前記信号発生器は、出力する信号の位相差が可変である。

【0017】

本態様にあっては、各集合回路のそれぞれが備える１又は複数の増幅回路の制御端子に対し、集合回路毎に独立した信号発生器から固有の周波数の信号を入力し、各信号発生器が発生する信号の位相差を可変に制御する。これにより、集合回路同士を突き合わせた自回路から、上記位相差に応じて振幅が可変の電流を出力することができる。

【0018】

本発明の一態様に係る増幅回路の定数決定方法は、第１インダクタと、該第１インダクタの一端に一端が接続されたスイッチング素子と、該スイッチング素子に並列に接続された第１キャパシタと、前記スイッチング素子の一端に一端が接続されており、第２キャパシタ及び第２インダクタを含むＬＣ直列回路と、該ＬＣ直列回路の他端及び前記スイッチング素子の他端の間に接続された第３キャパシタとを有する増幅回路における回路定数を決定する方法であって、前記第３キャパシタを除いた回路が固有周波数の信号を増幅するＥ級増幅回路となるように、前記第１インダクタ及び前記第２インダクタそれぞれのインダクタンス並びに前記第１キャパシタ及び前記第２キャパシタそれぞれのキャパシタンスを決定し、前記第３キャパシタを含めた回路にて前記スイッチング素子がオンである場合に、前記ＬＣ直列回路の他端及び前記第３キャパシタの接続点から前記増幅回路側を見たときの前記固有周波数におけるインピーダンスの抵抗成分が無限大に近づき、且つリアクタンス成分が０に近づくように、先に決定した前記第２インダクタのインダクタンスをより大きくし、且つ前記第３キャパシタのキャパシタンスを調整する。

【0019】

本態様にあっては、一端が直流電源に接続された第１インダクタの他端に、スイッチング素子及び第１キャパシタの並列回路の一端と、第２キャパシタ及び第２インダクタを含むＬＣ直列回路の一端とが接続されており、更にＬＣ直列回路の他端と上記並列回路の他端との間に第３キャパシタが負荷と並列に接続されている。先ずこの構成から第３キャパシタを除いた回路が固有の周波数を増幅するＥ級増幅回路となるように回路定数を決定する。そして、第３キャパシタを含めた回路にてスイッチング素子をオンさせた状態で、負荷から増幅回路の出力側を見たときの固有の周波数におけるインピーダンスの抵抗成分が無限大に近づき、且つリアクタンス成分が０に近づくように、第２インダクタのインダクタンスをより大きくする方向に調整し、且つ前記第３キャパシタのキャパシタンスを調整する。これにより、固有の周波数の高周波電力を出力する自回路が定電流特性を有するようにすることができる。

【発明の効果】

【0020】

本発明によれば、出力先の状態によらずに電流を出力することが可能となる。

【図面の簡単な説明】

【0021】

【図1】実施形態１に係る高周波電源回路の構成例を示すブロック図である。

【図2】回路定数が調整された増幅回路の出力特性を示すグラフである。

【図3】トランジスタの電圧及び電流の波形を示すグラフである。

【図4】実施形態２に係る高周波電源回路の構成例を示すブロック図である。

【図5】高周波電源回路に入力される信号の位相差に対する出力の特性を示すグラフである。

【図6】各増幅回路及び高周波電源回路の出力電流の波形を示すグラフである。

【図7】変形例１に係る高周波電源回路の構成例を示すブロック図である。

【発明を実施するための形態】

【0022】

以下、本発明をその実施形態を示す図面に基づいて詳述する。
（実施形態１）
図１は、実施形態１に係る高周波電源回路１００の構成例を示すブロック図である。高周波電源回路１００は、自回路に固有の周波数の信号を増幅する増幅回路１を備えており、増幅回路１に直流電源２から電流が供給されて信号発生器３から上記固有の周波数の信号が入力された場合に、増幅回路１にて増幅した信号の電流を負荷ＲＬに出力する。本実施形態１では、固有の周波数が４０．６８ＭＨｚであるが、これに限定されるものではなく、例えば２ＭＨｚ、１３．５６ＭＨｚ、２７ＭＨｚ、６０ＭＨｚ等の工業用のＲＦ帯（Radio Frequency ）の周波数であってもよい。これらのうちの特定の周波数に適合するように、増幅回路１における回路定数の値が決定された場合、当該特定の周波数が固有の周波数となる。

【0023】

増幅回路１は、直流電源２に一端が接続されるインダクタＬｆ１（第１インダクタに相当）と、インダクタＬｆ１の他端にドレインが接続されたトランジスタ（ＧａＮ－ＦＥＴ＝Gallium Nitride-Field Effect Transistor ：スイッチング素子に相当）Ｑ１と、トランジスタＱ１のドレイン及びソース間に並列に接続されたキャパシタＣｐ１（第１キャパシタに相当）とを備える。トランジスタＱ１は、例えばＧａＮ－ＨＥＭＴ（High Electron Mobility Transistor ）であってもよい。

【0024】

増幅回路１は、更に、一端がトランジスタＱ１のドレインに接続されたＬＣ直列回路Ｓｒ１であるキャパシタＣｒ１（第２キャパシタに相当）及びインダクタＬｒ１（第２インダクタに相当）と、ＬＣ直列回路Ｓｒ１の他端及びトランジスタＱ１のソース間に接続されたキャパシタＣ１（第２のキャパシタ及び第３キャパシタに相当）とを備える。図１では、キャパシタＣｒ１がトランジスタＱ１のドレインに接続されているが、インダクタＬｒ１がドレインに接続されていてもよい。図中の白抜きの逆三角形は、共通電位を表す。トランジスタＱ１のソース及びキャパシタＣｐ１の接続点は共通電位に接続されている。

【0025】

直流電源２は、１００Ｖの直流電圧を出力し、インダクタＬｆ１の一端から直流電流を供給する定電圧電源であるが、出力電圧が１００Ｖに限定されるものではない。

【0026】

信号発生器３は、抵抗器Ｒｇ１を介してトランジスタＱ１のゲート（制御端子に相当）及びソース間に４０．６８ＭＨｚの高周波信号を入力する。信号発生器３は、トランジスタＱ１のゲートを駆動するドライバを含んでいる。

【0027】

負荷ＲＬは、例えば、プラズマ処理装置及び該プラズマ処理装置と並列に接続されたインピーダンス整合装置を含み、インピーダンスの抵抗成分が変動した場合であってもリアクタンス成分が０と見做せるものであることが好ましい。

【0028】

次に、増幅回路１における回路定数の決定方法について説明する。増幅回路１からキャパシタＣ１を除いた回路は、いわゆるＥ級増幅回路と同等の回路構成を有し、回路定数の一部がＥ級増幅回路とは異なっている。ここで言うＥ級増幅回路とは、ソフトスイッチングの一種であるゼロ電圧スイッチング（ＺＶＳ＝Zero Voltage Switching ）を行うことにより、スイッチング素子におけるスイッチング損失が低減される高効率の増幅回路である。ＺＶＳ動作では、トランジスタＱ１のドレイン電圧が０Ｖになっている間にトランジスタＱ１がオンするため、少なくともターンオン損失が低減される。

【0029】

増幅回路１における回路定数は抵抗器Ｒｇ１を除いて５つあり、定数決定の自由度が高過ぎるため、先ずはキャパシタＣ１を除いた回路がＥ級増幅回路となるような仮の回路定数を決定する。然る後に、キャパシタＣ１を含めた回路にてインダクタＬｒ１の仮のインダクタンスを大きくして目的とするインダクタンスに調整すると共に、キャパシタＣ１のキャパシタンスを調整する。上記の仮の回路定数をシミュレーションにより算出した場合、各回路定数の値は、例えば以下のとおり決定されるが、この回路定数の組合せに限定されるものではない。ここでの固有の周波数は４０．６８ＭＨｚである。Ｒｇ１は０．１Ωとするが、この値とは異なる抵抗値であってもよい。

【0030】

Ｌｆ１＝５７ｎＨ、Ｃｐ１＝１００ｐＦ、Ｃｒ１＝３９ｐＦ、Ｌｒ１＝３８６ｎＨ

【0031】

このように決定した仮の回路定数で実現されるＥ級増幅回路の出力インピーダンスは、一般的な負荷ＲＬのインピーダンスと比較して十分小さくなることが多い。この場合は、Ｅ級増幅回路を高周波電源として用いた場合、その出力は定電圧特性を有する。実際、上述のとおり回路定数を決定した増幅回路１の出力側を、負荷ＲＬから見たインピーダンスＺは（０．３０－ｊ１．６６）Ωとなる。高周波電源の出力が定電圧特性を有する場合は、複数の高周波電源の出力を突き合わせるだけでは、出力電流を足し合わせることができない。そこで、本実施形態１では、増幅回路１からキャパシタＣ１を除いた回路で実現されるＥ級増幅回路の出力と負荷ＲＬとの間に、一種のインピーダンス変換回路を挿入する。上記仮の回路定数で実現されるＥ級増幅回路が定電圧特性を有するとは言えない場合であっても、同様に変換回路を挿入することによって、増幅回路１の出力特性を変更することができる。

【0032】

具体的には、Ｅ級増幅回路の一部として仮のインダクタンスを決定したインダクタＬｒ１と負荷ＲＬとの間に他のインダクタを挿入し、挿入した他のインダクタ及び負荷ＲＬの接続点と共通電位との間に他のキャパシタを追加する。そして、インダクタＬｒ１の仮のインダタンスに上記他のインダクタのインダクタンスを合算すると共に、上記他のキャパシタをキャパシタＣｒ１とする。これにより、増幅回路１のインダクタＬｒ１の目的とするインダクタンスは、Ｅ級増幅回路を構成するインダクタＬｒ１の仮のインダクタンスよりも増大する。

【0033】

より具体的には、上記他のインダクタ及び他のキャパシタを追加することにより、負荷ＲＬから増幅回路１の出力側を見たときの固有の周波数におけるインピーダンスの抵抗成分が無限大に近づき、且つリアクタンス成分が０に近づくように調整する。換言すれば、負荷ＲＬから増幅回路１の出力側を見たときの固有の周波数におけるインピーダンスが、スミスチャート上にて外周円に近づき、且つ実軸上に近づくように、インダクタＬｒ１のインダクタンス及びキャパシタＣ１のキャパシタンスを調整する。調整したインピーダンスの絶対値は、負荷ＲＬのインピーダンスより十分大きいことが好ましい。

【0034】

上述の調整に加えて、ＬＣ直列回路Ｓｒ１の一端（即ちトランジスタＱ１に一端が接続されたキャパシタＣｒ１の当該一端）から負荷ＲＬ側を見たインピーダンスのリアクタンス成分が誘導性となるように調整する。この調整の結果、ＬＣ直列回路Ｓｒ１の一端から負荷ＲＬ側を見たインピーダンスの誘導性リアクタンスと、キャパシタＣｐ１の容量性リアクタンスとの相互作用により、トランジスタＱ１のドレインに振動電圧が発生して、トランジスタＱ１のＺＶＳ動作が可能となる。このように調整された場合、インダクタＬｒ１及びキャパシタＣ１の回路定数と、負荷ＲＬから増幅回路１の出力側を見たインピーダンスＺとは、例えば以下の（ａ）～（ｃ）のとおりとなる。

【0035】

（ａ）Ｌｒ１＝４８６ｎＨ、Ｃ１＝１６３ｐＦ、Ｚ＝（１．９ｋ＋ｊ４３）Ω
（ｂ）Ｌｒ１＝４６０ｎＨ、Ｃ１＝２２６ｐＦ、Ｚ＝（１．０ｋ＋ｊ０）Ω
（ｃ）Ｌｒ１＝４８８ｎＨ、Ｃ１＝１６０ｐＦ、Ｚ＝（２．０ｋ＋ｊ０）Ω

【0036】

図２は、回路定数が調整された増幅回路１の出力特性を示すグラフである。回路定数の組合せは、上記の（ａ）である。図２の横軸は負荷ＲＬの抵抗値（Ω）を表し、縦軸は出力電圧（Ｖ）及び出力電流（Ａ）を表す。図中の実線は出力電流を示し、破線は出力電圧を示す。図２が示すところによれば、負荷ＲＬの抵抗値を１Ωから３０Ωまで変化させた場合、出力電流は概ね５Ａが維持されているのに対し、出力電圧は５Ｖから１４８Ｖまで直線的に増加している。即ち、増幅回路１が定電流特性を示していると言える。

【0037】

図３は、トランジスタＱ１の電圧及び電流の波形を示すグラフである。図３の横軸は時間（ｎｓ）を表し、縦軸はドレイン電圧（Ｖ）、ゲート電圧（Ｖ）及びトランジスタＱ１の電流（Ａ）を表す。トランジスタＱ１の電流とは、トランジスタＱ１のドレイン電流及び不図示の寄生ダイオードの電流である。図中の太い実線はドレイン電圧を示し、細い実線はゲート電圧を示し、太い破線はトランジスタＱ１の電流を示す。なお、ゲート電圧は、縦軸方向に１０倍のスケール（即ち１０Ｖ／ｄｉｖ）で記載してある。図３が示すところによれば、トランジスタＱ１にゲート電圧が印加されてドレイン電圧が０Ｖになっている間にトランジスタＱ１がターンオンしており、ＺＶＳ動作を行っていると言える。

【0038】

以上のように本実施形態１によれば、一端が直流電源２に接続されたインダクタＬｆ１の他端に、トランジスタＱ１及びキャパシタＣｐ１の並列回路の一端とＬＣ直列回路Ｓｒ１の一端とが接続されており、更にＬＣ直列回路Ｓｒ１の他端と上記並列回路の他端との間にキャパシタＣ１が負荷ＲＬと並列に接続されている。この構成により、トランジスタＱ１のゲートに入力された増幅回路１に固有の周波数を増幅して同周波数の電流を負荷ＲＬに出力する。即ち、いわゆるＥ級増幅回路に類似する回路の出力端に対してキャパシタＣ１が負荷ＲＬと並列に接続されており、キャパシタＣ１とＬＣ直列回路Ｓｒ１に含まれるインダクタＬｒ１の回路定数を適当に調整することによって、出力のインピーダンスが増大する。従って、負荷ＲＬを含めた出力先の状態によらずに電流を出力することが可能となる。

【0039】

また、実施形態１によれば、トランジスタＱ１をオンさせた状態にて、負荷ＲＬから増幅回路１の出力側を見たときの固有の周波数におけるインピーダンスの絶対値が、負荷ＲＬのインピーダンスより十分大きい。従って、高周波電源回路１００出力が定電流特性を有する。

【0040】

更に、実施形態１によれば、ＬＣ直列回路Ｓｒ１の一端から、ＬＣ直列回路Ｓｒ１を介して負荷ＲＬ側を見たときの固有の周波数におけるインピーダンスのリアクタンス成分が誘導性であるため、トランジスタＱ１と並列に接続されたキャパシタＣｐ１との相互作用により、トランジスタＱ１をソフトスイッチングさせることができる。

【0041】

更に、実施形態１によれば、増幅回路１からキャパシタＣ１を除いた回路が固有の周波数を増幅するＥ級増幅回路となるように、インダクタＬｆ１、キャパシタＣｐ１、インダクタＬｒ１及びキャパシタＣｒ１の回路定数を決定する。そして、キャパシタＣ１を含めた増幅回路１にてトランジスタＱ１をオンさせた状態で、負荷ＲＬから増幅回路１の出力側を見たときの固有の周波数におけるインピーダンスの抵抗成分が無限大に近づき、且つリアクタンス成分が０に近づくように、インダクタＬｒ１のインダクタンスをより大きくする方向に調整し、且つキャパシタＣ１のキャパシタンスを調整する。これにより、固有の周波数の高周波電力を出力する高周波電源回路１００が定電流特性を有するようにすることができる。

【0042】

（実施形態２）
実施形態１は、高周波電源回路１００が増幅回路１を１つ備える形態であるのに対し、実施形態２は、高周波電源回路１００ａが２つの増幅回路１を備える集合回路１０を２つ含んでおり、４つの増幅回路１の出力が突き合わされる形態である。各集合回路１０が備える増幅回路１の数は１つ又は３つ以上であってもよい。

【0043】

図４は、実施形態２に係る高周波電源回路１００ａの構成例を示すブロック図である。高周波電源回路１００ａは、増幅回路１を２つ備える集合回路１０を２つ含んで構成されている。各集合回路１０が備える２つの増幅回路１のそれぞれは、インダクタＬｆ１の一端が直流電源２に接続され、２つの増幅回路１に共通する信号発生器３から抵抗器Ｒｇ１を介して４０．６８ＭＨｚの高周波信号が入力される。２つの集合回路１０が備える合計４つの増幅回路１は、ＬＣ直列回路Ｓｒ１の他端同士が突き合わされて負荷ＲＬの一端に接続されている。負荷ＲＬの他端は共通電位に接続されている。インダクタＬｆ１、キャパシタＣｐ１、インダクタＬｒ１、キャパシタＣｒ１及びキャパシタＣ１の回路定数は、実施形態１で決定及び調整した値と同じである。本実施形態２の負荷抵抗ＲＬは５Ωである。

【0044】

２つの信号発生器３は制御部４に接続されている。直流電源２は、７０Ｖの直流電圧を出力し、４つのインダクタＬｆ１の一端から直流電流を供給する定電圧電源であるが、出力電圧が７０Ｖに限定されるものではない。その他、実施形態１に対応する箇所には同様の符号を付してその説明を省略する。

【0045】

制御部４は、不図示のＣＰＵ（Central Processing Unit ）を有し、予めＲＯＭ（Read Only Memory ）に記憶された制御プログラムに従って、２つの信号発生器３が発生する信号の位相差を制御する。一時的に発生した情報はＲＡＭ（Random Access Memory ）に記憶される。制御部４と２つの信号発生器３とが一体的に構成されていてもよい。

【0046】

図４に示す構成において、各集合回路１０が備える２つの増幅回路１が出力する電流は、同位相で足し合わされて負荷ＲＬに供給される。これに対し、一の集合回路１０が備える２つの増幅回路１が出力する電流と、他の集合回路１０が備える２つの増幅回路１が出力する電流とは、２つの信号発生器３が発生する信号の位相差に応じて足し合わされて負荷ＲＬに供給される。

【0047】

図５は、高周波電源回路１００ａに入力される信号の位相差に対する出力の特性を示すグラフである。図５のＡは、２つの信号発生器３が発生する信号の位相差と、高周波電源回路１００ａ及び各増幅回路１から負荷ＲＬに出力される電流との関係を示すものである。図５のＢは、２つの信号発生器３が発生する信号の位相差と、高周波電源回路１００ａから負荷ＲＬに出力される電力及び高周波電源回路１００ａの内部損失との関係を示すものである。図５の横軸は位相差（度）を表す。図５のＡの縦軸は出力電流（Ａ）を表し、図５のＢの縦軸は出力電力（Ｗ）及び内部損失（Ｗ）を表す。ここでの負荷ＲＬの抵抗値は５Ωである。

【0048】

図５のＡにおける実線は高周波電源回路１００ａから負荷ＲＬに出力される電流を示しており、破線は各増幅回路１から負荷ＲＬに出力される電流を示している。各増幅回路１から負荷ＲＬに出力される電流は、概ね３．５Ａで一定しているが、高周波電源回路１００ａから負荷ＲＬに出力される電流は、２つの信号発生器３が発生する信号の位相差が０度から１８０度まで変化するのに応じて、１３．８Ａから０．５Ａまで単調に減少する。特に、２つの信号発生器３が発生する信号に位相差が無い場合、４つの増幅回路１が出力する電流は、負荷ＲＬにて同位相で足し合わされるから、負荷ＲＬに供給される電流が、１つの増幅回路１から出力される電流の略４倍となることが読み取れる。このように、２つの信号発生器３が発生する信号の位相差に応じて、高周波電源回路１００ａから負荷ＲＬに出力される電流の大きさを任意に変更することができる。

【0049】

図５のＢにおける実線は高周波電源回路１００ａから負荷ＲＬに出力される電力を示しており、破線は高周波電源回路１００ａの内部損失を示している。内部損失は、直流電源２が出力する電力から、高周波電源回路１００ａが出力する電力を減算して算出される。２つの信号発生器３が発生する信号の位相差が０度から１８０度まで変化する間では、内部損失が９０Ｗから７０Ｗまでの範囲内に収まっており、足し合わせる電流の位相差によって内部損失が増大することはないと言える。一方、出力電力は、図５のＡに示す出力電流の自乗に概ね比例することが示されている。

【0050】

図６は、各増幅回路１及び高周波電源回路１００ａの出力電流の波形を示すグラフである。図６のＡ、Ｂ及びＣそれぞれは、２つの信号発生器３が発生する信号の位相差が０度、９０度及び１８０度の場合の出力電流の波形を示すものである。図６の横軸は時間（ｎｓ）を表し、縦軸は出力電流（Ａ）を表す。図中の実線は高周波電源回路１００ａの出力電流を示し、細い実線は一の集合回路１０が備える２つの増幅回路１それぞれの出力電流を示し、細い破線は他の集合回路１０が備える２つの増幅回路１それぞれの出力電流を示している。但し、図６のＡでは、全ての増幅回路１の出力電流が重なって細い実線で表示されている。また、図６のＢ及びＣでは、一の集合回路１０が備える２つの増幅回路１の出力電流が重なって細い実線で表示されており、他の集合回路１０が備える２つの増幅回路１の出力電流が重なって細い破線で表示されている。

【0051】

図６のＡからは、任意の時刻における４つの増幅回路１それぞれの出力電流の４倍の大きさの出力電流が、高周波電源回路１００ａから出力されていることが読み取れる。図６のＢからは、任意の時刻において、細い実線に対応する増幅回路１の出力電流の２倍の大きさの電流と、細い破線に対応する増幅回路１の出力電流の２倍の大きさの電流とを足し合わせた出力電流が、高周波電源回路１００ａから出力されていることが読み取れる。図６のＣからは、任意の時刻において、細い実線に対応する増幅回路１の出力電流の２倍の大きさの電流と、細い破線に対応する増幅回路１の出力電流の２倍の大きさの電流とが互いに打ち消し合うように足し合わせた出力電流が、高周波電源回路１００ａから出力されていることが読み取れる。

【0052】

上述の図５は静的な特性を示すものであり、図６は定常的な波形を示すものであった。実際に高周波電源回路１００ａが利用される場面では、２つの信号発生器３が発生する信号の位相差が比較的短い周期で変化する場合がある。例えば、２つの信号発生器３が発生する信号の位相差が１μｓ周期で０度及び１２０度に変化する場合であっても、高周波電源回路１００ａから出力される高周波電流のエンベロープが１μｓ周期でステップ状に変化することが確認されている（図示は省略）。

【0053】

以上のように本実施形態２によれば、１又は複数の増幅回路１を纏めて集合回路１０とし、更に２つの集合回路１０を纏めるために全ての増幅回路１の出力端を突き合わせる。従って、各増幅回路１が出力する電流を集合回路１０毎に足し合わせ、各集合回路が出力する電流を更に足し合わせることができる。

【0054】

また、実施形態２によれば、各集合回路１０のそれぞれが備える１又は複数の増幅回路１の制御端子に対し、集合回路１０毎に独立した信号発生器３から固有の周波数の信号を入力し、各信号発生器３が発生する信号の位相差を可変に制御する。従って、集合回路１０同士を突き合わせた高周波電源回路１００ａから、上記位相差に応じて振幅が可変の電流を出力することができる。

【0055】

（変形例１）
実施形態２は、４つの増幅回路１がそれぞれ有するキャパシタＣ１が並列に接続される形態であるのに対し、変形例１は、４つのキャパシタＣ１に代えて１つのキャパシタＣ２を備える形態である。

【0056】

図７は、変形例１に係る高周波電源回路１００ｂの構成例を示すブロック図である。高周波電源回路１００ｂは、増幅回路１ｂを２つ備える集合回路１０ｂを２つ含んで構成されている。増幅回路１ｂは、実施形態１及び２に係る増幅回路１からキャパシタＣ１を削除して構成されている。２つの集合回路１０ｂが備える合計４つの増幅回路１ｂは、ＬＣ直列回路Ｓｒ１の他端同士が突き合わされて負荷ＲＬの一端に接続されている。４つのＬＣ直列回路Ｓｒ１の他端及び負荷ＲＬの接続点と共通電位との間には、キャパシタＣ２が接続されている。その他、実施形態１及び２に対応する箇所には同様の符号を付してその説明を省略する。

【0057】

インダクタＬｆ１、キャパシタＣｐ１、インダクタＬｒ１及びキャパシタＣｒ１の回路定数は、実施形態１で決定及び調整した値と同じである。キャパシタＣ２のキャパシタンスは、実施形態１で決定及び調整したキャパシタＣ１の４つ分のキャパシタンスを有する。具体的には、キャパシタＣ１のキャパシタンスが１６３ｐＦであったので、キャパシタＣ２のキャパシタンスを６５４ｐＦとする。

【0058】

本変形例１に係る高周波電源回路１００ｂは、高周波電源回路１００ａと比較して、４つの集中定数と見做される４つのキャパシタＣ１を、１つの集中定数であるキャパシタＣ２に置き換えただけであるから、実施形態２に係る高周波電源回路１００ａと同様の作用効果を奏する。

【0059】

今回開示された実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、各実施形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。

【符号の説明】

【0060】

１００、１００ｂ、１００ｃ 高周波電源回路
１、１ｂ 増幅回路
２ 直流電源
３ 信号発生器
４ 制御部
１０、１０ｂ 集合回路
Ｌｆ１、Ｌｒ１ インダクタ
Ｃｐ１、Ｃｒ１、Ｃ１、Ｃ２ キャパシタ
Ｓｒ１ ＬＣ直列回路
Ｑ１ トランジスタ
Ｒｇ１ 抵抗器
ＲＬ 負荷

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】