知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-06-20
(45)【発行日】2023-06-28
(54)【発明の名称】伝送装置及び伝送方法
(51)【国際特許分類】
H04B 10/516 20130101AFI20230621BHJP
H04L 27/36 20060101ALI20230621BHJP
【ＦＩ】
H04B10/516
H04L27/36
【請求項の数】
7
(21)【出願番号】P 2019116404
(22)【出願日】2019-06-24
(65)【公開番号】P2021002796
(43)【公開日】2021-01-07
【審査請求日】2022-03-08
(73)【特許権者】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】100087480
【弁理士】
【氏名又は名称】片山 修平
(72)【発明者】
【氏名】菅本 真陸
(72)【発明者】
【氏名】村上 遼
(72)【発明者】
【氏名】田中 祐一郎
(72)【発明者】
【氏名】杉山 純一
(72)【発明者】
【氏名】宮麻 健一
(72)【発明者】
【氏名】竹山 智明
【審査官】鴨川 学
(56)【参考文献】
【文献】特開２０１１－２５０２９１（ＪＰ，Ａ）
【文献】特開２０１７－０４１６７１（ＪＰ，Ａ）
【文献】特開２０１６－０４６５８９（ＪＰ，Ａ）
【文献】特開２０１５－１８８１７２（ＪＰ，Ａ）
【文献】特表２０１４－５１８６０１（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｂ １０／５１６
Ｈ０４Ｌ ２７／３６
(57)【特許請求の範囲】
【請求項1】
ビット列をそれぞれ含む複数のデータ信号の入力をそれぞれ検出する検出部と、前記複数のデータ信号の入力の検出結果に基づき、シンボルにマッピングされる複数の前記ビット列を選択する選択部と、
多値変調方式の多値度に応じたビット数ごとに、該選択された複数の前記ビット列の各々を所定の順序で前記シンボルにマッピングし、前記シンボルに応じたシンボル情報を生成する生成部と、
前記多値変調方式に基づき、前記シンボル情報に応じて光を変調する変調部とを有し、
前記選択部は、前記複数のデータ信号の各々の入力が検出されている場合、前記複数のデータ信号の各々に含まれる前記ビット列を選択し、前記複数のデータ信号の少なくとも１つの入力が検出されていない場合、前記所定の順序で同一の前記シンボル情報が連続して生成されるように、入力が検出されていないデータ信号に代えて、入力が検出されているデータ信号に含まれる前記ビット列を選択することを特徴とする伝送装置。
【請求項2】
前記選択部は、複数の前記ビット列を複数の出力ポートから前記生成部にそれぞれ出力し、前記複数のデータ信号の少なくとも１つの入力が検出されていない場合、前記複数の出力ポートのうち、前記入力が検出されているデータ信号に含まれる前記ビット列を少なくとも２つの出力ポートから出力することを特徴とする請求項１に記載の伝送装置。
【請求項3】
前記選択部は、前記複数のデータ信号のうち、前記入力が検出されていないデータ信号の数と、前記入力が検出されているデータ信号の数が複数かつ同数である場合、前記入力が検出されていないデータ信号の各々に代えて、前記入力が検出されているデータ信号に含まれる前記ビット列を個別に選択することを特徴とする請求項１または２に記載の伝送装置。
【請求項4】
前記検出部は、前記複数のデータ信号の各々の入力元の装置が前記伝送装置に実装されているか否かを判定することにより前記複数のデータ信号の入力をそれぞれ検出することを特徴とする請求項１乃至３の何れかに記載の伝送装置。
【請求項5】
前記検出部は、前記複数のデータ信号の各々の入力元の装置が運用状態であるか否かを判定することにより前記複数のデータ信号の入力をそれぞれ検出することを特徴とする請求項１乃至４の何れかに記載の伝送装置。
【請求項6】
前記ビット列の制御に関する制御ビットを複数の前記ビット列にそれぞれ付与する付与部を有し、前記付与部は、前記複数のデータ信号の入力の検出結果に基づき、前記入力が検出されていないデータ信号に代えて選択された他のデータ信号に含まれる前記ビット列に共通の前記制御ビットを付与することを特徴とする請求項１乃至５の何れかに記載の伝送装置。
【請求項7】
ビット列をそれぞれ含む複数のデータ信号の入力をそれぞれ検出し、前記複数のデータ信号の入力の検出結果に基づき、シンボルにマッピングされる複数の前記ビット列を選択し、
多値変調方式の多値度に応じたビット数ごとに、該選択された複数の前記ビット列の各々を所定の順序で前記シンボルにマッピングし、前記シンボルに応じたシンボル情報を生成し、
前記多値変調方式に基づき、前記シンボル情報に応じて光を変調し、
前記ビット列の選択は、
前記複数のデータ信号の各々の入力が検出されている場合、前記複数のデータ信号の各々に含まれる前記ビット列を選択し、
前記複数のデータ信号の少なくとも１つの入力が検出されていない場合、前記所定の順序で同一の前記シンボル情報が連続して生成されるように、入力が検出されていないデータ信号に代えて、入力が検出されているデータ信号に含まれる前記ビット列を選択することを特徴とする伝送方法。
【発明の詳細な説明】
【技術分野】
【0001】
本件は、伝送装置及び伝送方法に関する。
【背景技術】
【0002】
例えばクライアント回線側の複数のインターフェースからデータ信号を受信してＱＰＳＫ（Quadrature Phase Shift Keying）などの多値変調により光信号を生成する伝送装置がある（例えば特許文献１参照）。何れかのインターフェースが使用されていない場合、そのインターフェースからデータ信号が入力されないため、ダミーとしてランダム値のデータ信号が生成されて多値変調に用いられる。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１２－２４２１１０号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
光信号が占める周波数帯域のうち、ランダム値のデータ信号が占める帯域は有効なデータの伝送に寄与しないため、無駄である。これに対し、例えば特許文献１のように、有効なクライアントインターフェース数に基づき伝送レートが設定されれば、ランダム値のデータ信号を用いる必要がないため、無駄な周波数帯域を抑え得る。
【0005】
しかし、この場合、データ信号を読み出すためのクロック信号の周波数が変更されるため、例えば、多値変調を処理するＤＳＰ（Digital Signal Processor）が再起動されることにより、通信が長時間中断するおそれがある。
【0006】
そこで本件は、通信を長時間中断することなく、周波数帯域の無駄を抑えることができる伝送装置及び伝送方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
１つの態様では、伝送装置は、ビット列をそれぞれ含む複数のデータ信号の入力をそれぞれ検出する検出部と、前記複数のデータ信号の入力の検出結果に基づき、シンボルにマッピングされる複数の前記ビット列を選択する選択部と、多値変調方式の多値度に応じたビット数ごとに、該選択された複数の前記ビット列の各々を所定の順序で前記シンボルにマッピングし、前記シンボルに応じたシンボル情報を生成する生成部と、前記多値変調方式に基づき、前記シンボル情報に応じて光を変調する変調部とを有し、前記選択部は、前記複数のデータ信号の各々の入力が検出されている場合、前記複数のデータ信号の各々に含まれる前記ビット列を選択し、前記複数のデータ信号の少なくとも１つの入力が検出されていない場合、前記所定の順序で同一の前記シンボル情報が連続して生成されるように、入力が検出されていないデータ信号に代えて、入力が検出されているデータ信号に含まれる前記ビット列を選択する。
【0008】
１つの態様では、伝送方法は、ビット列をそれぞれ含む複数のデータ信号の入力をそれぞれ検出し、前記複数のデータ信号の入力の検出結果に基づき、シンボルにマッピングされる複数の前記ビット列を選択し、多値変調方式の多値度に応じたビット数ごとに、該選択された複数の前記ビット列の各々を所定の順序で前記シンボルにマッピングし、前記シンボルに応じたシンボル情報を生成し、前記多値変調方式に基づき、前記シンボル情報に応じて光を変調し、前記ビット列の選択は、前記複数のデータ信号の各々の入力が検出されている場合、前記複数のデータ信号の各々に含まれる前記ビット列を選択し、前記複数のデータ信号の少なくとも１つの入力が検出されていない場合、前記所定の順序で同一の前記シンボル情報が連続して生成されるように、入力が検出されていないデータ信号に代えて、入力が検出されているデータ信号に含まれる前記ビット列を選択する方法である。
【発明の効果】
【0009】
１つの側面として、通信を長時間中断することなく、周波数帯域の無駄を抑えることができる。
【図面の簡単な説明】
【0010】
【図1】伝送システムの一例を示す構成図である。
【図2】第１実施例の送信器１を示す構成図である。
【図3】値が相違するビット列にシンボルを割り当てる処理の一例を示す図である。
【図4】一方のクライアントインターフェースモジュールが未実装である場合の送信器の動作の一例を示す図である。
【図5】値が同一であるビット列にシンボルを割り当てる処理の一例を示す図である。
【図6】スイッチ回路の接続状態の制御処理の一例を示すフローチャートである。
【図7】光信号が占有する周波数帯域の幅の削減の一例を示す図である。
【図8】第２実施例の送信器を示す構成図である。
【図9】値が相違するビット列にシンボルを割り当てる処理の他の例を示す図である。
【図10】３台のクライアントインターフェースモジュールが未実装である場合の送信器の動作の一例を示す図である。
【図11】値が同一であるビット列にシンボルを割り当てる処理の一例を示す図である。
【図12】光信号が占有する周波数帯域の幅の削減の他の例を示す図である。
【図13】２台のクライアントインターフェースモジュールが未実装である場合の送信器の動作の一例を示す図である。
【図14】値が同一である二組のビット列にシンボルを割り当てる処理の一例を示す図である。
【図15】第３実施例の送信器を示す構成図である。
【図16】挿入部を経由する経路を切り替える動作の一例を示す図である。
【図17】スイッチ回路の接続状態の制御処理の他の例を示すフローチャートである。
【発明を実施するための形態】
【0011】
図１は、伝送システムの一例を示す構成図である。伝送システムは、波長多重装置９１、波長分離装置９２、及びネットワーク（ＮＷ）監視制御装置９３を有する。
【0012】
波長多重装置９１及び波長分離装置９２は、光ファイバなどの伝送路９０を介して互いに接続されている。波長多重装置９１は、互いに異なる波長λ１～λn（ｎ：２以上の整数）の光信号を多重して波長多重光信号Ｓｍを生成して伝送路９０に送信する。波長分離装置９２は、伝送路９０から入力された波長多重光信号Ｓｍを波長λ１～λnごとに分離して受信する。なお、波長多重装置９１及び波長分離装置９２としては、例えばＲＯＡＤＭ（Reconfigurable Optical Add/Drop multiplexer）が挙げられるが、これに限定されない。
【0013】
波長多重装置９１は、波長λ１～λnが相違する光信号をそれぞれ送信する複数の送信器１と、各波長λ１～λnの光信号を波長多重する波長多重部２とを有する。波長多重部２としては、例えば光カプラや光フィルタなどが挙げられるが、これに限定されない。波長多重部２は、各波長λ１～λnの光信号が波長多重された波長多重光信号Ｓｍを伝送路９０に出力する。
【0014】
波長分離装置９２は、波長多重光信号Ｓｍを波長λ１～λnごとに分離する波長分離部３と、波長λ１～λnの光信号をそれぞれ受信する複数の受信器４とを有する。波長分離部３としては、例えばＷＤＭ(Wavelength Divisional Multiplexing)カプラや波長フィルタが挙げられるが、これに限定されない。
【0015】
ネットワーク監視制御装置９３は、不図示の監視ネットワークを介して波長多重装置９１及び波長分離装置９２を監視制御する。ネットワーク監視制御装置９３としては、例えばＮＥ－ＯｐＳ(Network Element Operation System)が挙げられるが、これに限定されない。
【0016】
（第１実施例）
図２は、第１実施例の送信器１を示す構成図である。送信器１は、伝送装置の一例であり、所定の波長λ１～λnの光信号Ｓｏを生成して送信する。
図２は、第１実施例の送信器１を示す構成図である。送信器１は、伝送装置の一例であり、所定の波長λ１～λnの光信号Ｓｏを生成して送信する。
【0017】
送信器１は、ＣＰＵ（Central Processing Unit）１０、ＲＯＭ（Read Only Memory）１１、ＲＡＭ（Random Access Memory）１２、及びハードウェアインターフェース部（ＨＷ－ＩＦ）１３を有する。ＣＰＵ１０は、互いに信号の入出力ができるように、ＲＯＭ１１、ＲＡＭ１２、及びＨＷ－ＩＦ１３と、バス２０を介して接続されている。
【0018】
ＲＯＭ１１は、ＣＰＵ１０を駆動するプログラムが格納されている。ＲＡＭ１２は、ＣＰＵ１０のワーキングメモリとして機能する。
【0019】
また、送信器１は、インターフェース（ＩＦ）回路１４、フレーム処理回路１５、スイッチ回路（ＳＷ）１６、ＤＳＰ（Digital Signal Processor）１７、レーザダイオード１８、及び光変調器１９を有する。インターフェース回路１４、フレーム処理回路１５、スイッチ回路１６、及びＤＳＰ１７は、ＨＷ－ＩＦ１３を介してバス２０と接続されている。
【0020】
ＨＷ－ＩＦ１３は、例えばＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specified Integrated Circuit）などのハードウェアから構成される回路である。ＨＷ－ＩＦ１３は、ＣＰＵ１０と、インターフェース回路１４、フレーム処理回路１５、スイッチ回路１６、及びＤＳＰ１７との間の通信を中継する。
【0021】
インターフェース回路１４及びフレーム処理回路１５は、例えばＦＰＧＡやＡＳＩＣなどのハードウェアから構成される回路である。
【0022】
インターフェース回路１４には、着脱自在なクライアントインターフェースモジュール（クライアントＩＦモジュール）１４ａ，１４ｂが接続される。クライアントＩＦモジュール１４ａは、クライアント回線Ｌ１からクライアント信号Ｓａを受信してフレーム処理回路１５に出力し、クライアントＩＦモジュール１４ｂは、クライアント回線Ｌ２からクライアント信号Ｓｂを受信してフレーム処理回路１５に出力する。なお、クライアント信号Ｓａ，Ｓｂはデータ信号の一例であり、クライアント信号Ｓａ，Ｓｂとしては、例えばイーサネット（登録商標、以下同様）信号が挙げられるが、これに限定されない。
【0023】
クライアントＩＦモジュール１４ａ，１４ｂは、装置の一例であり、例えばフォトダイオード、信号処理回路、及び電気コネクタ（不図示）などを備えた回路基板である。クライアントＩＦモジュール１４ａ，１４ｂは、インターフェース回路１４と電気的に接続される。なお、図２では、クライアントＩＦモジュール１４ａ，１４ｂの両方がインターフェース回路１４に実装されている状態が示されている。
【0024】
インターフェース回路１４は、例えば、クライアントＩＦモジュール１４ａ，１４ｂが実装されているか否かを示す実装信号を、ＨＷ－ＩＦ１３を介してＣＰＵ１０に出力する。ＣＰＵ１０は、実装信号に基づいて、各クライアントＩＦモジュール１４ａ，１４ｂが送信器１に実装されているか否かを判定する。
【0025】
また、インターフェース回路１４は、各クライアントＩＦモジュール１４ａ，１４ｂから運用情報を読み出して、ＨＷ－ＩＦ１３を介してＣＰＵ１０に出力する。ＣＰＵ１０は、運用情報に基づいて、各クライアントＩＦモジュール１４ａ，１４ｂが運用状態であるか否かを判定する。各クライアントＩＦモジュール１４ａ，１４ｂは、運用状態である場合、クライアント信号Ｓａ，Ｓｂをそれぞれ送受信するが、非運用状態である場合、クライアント信号Ｓａ，Ｓｂの送受信を停止する。
【0026】
フレーム処理回路１５は、クライアント信号Ｓａ，Ｓｂからデータを取り出してビット列Ｄａ，Ｄｂとしてスイッチ回路１６に出力する。例えばフレーム処理回路１５は、クライアント信号Ｓａのペイロードに含まれるデータを２進数のビット列Ｄａに変換し、クライアント信号Ｓｂのペイロードに含まれるデータを２進数のビット列Ｄｂに変換する。
【0027】
また、フレーム処理回路１５は、クライアント信号Ｓａ，Ｓｂが入力されていない場合、例えば、ランダム値のビット列Ｄａ，Ｄｂをスイッチ回路１６に出力する。例えばフレーム処理回路１５は、例えばクライアント信号Ｓａ，Ｓｂの入力端子の電圧に応じてビット列Ｄａ，Ｄｂをランダム値に切り替える。なお、ビット列Ｄａ，Ｄｂは、ランダム値に限定されず、論理値「１」または「０」の固定値であってもよい。
【0028】
スイッチ回路１６は、一例として２×２のポート構成を備える電気スイッチである。スイッチ回路１６はポートａ～ｄを有する。ポートａ，ｂは、ビット列Ｄａ，Ｄｂが入力される入力ポートであり、ポートｃ，ｄは、ビット列Ｄａ，Ｄｂが出力される出力ポートである。
【0029】
スイッチ回路１６は、ＣＰＵ１０の制御に従ってポートａ，ｂとポートｃ，ｄの接続状態を切り替える。これにより、スイッチ回路１６は、ポートｃ，ｄから出力するビット列Ｄａ，Ｄｂを選択する。なお、スイッチ回路１６は選択部及び選択手段の一例である。
【0030】
図２には、ポートａとポートｃが接続され、ポートｂとポートｄが接続された状態が示されている。以降の説明では、この接続状態を「ストレート」状態と表記する。ビット列ＤａはポートｃからＤＳＰ１７に出力され、ビット列ＤｂはポートｄからＤＳＰ１７に出力される。
【0031】
ＤＳＰ１７は、ビット列Ｄａ，Ｄｂの信号処理を行う回路である。ＤＳＰ１７は、各ビット列Ｄａ，ＤｂにＱＰＳＫのコンスタレーション内のシンボルを割り当てるマッピング部１７０を有する。なお、ＱＰＳＫは多値変調方式の一例である。
【0032】
マッピング部１７０は、ＱＰＳＫの多値度（２）に応じたビット数（２ビット）ごとに、各ビット列Ｄａ，Ｄｂを所定の順序でシンボルにマッピングし、シンボルに応じたシンボル情報Ｉ／Ｑを生成する。このため、フレーム処理回路１５は、２ビット単位でビット列Ｄａ，Ｄｂをそれぞれ出力する。なお、マッピング部１７０は生成部及び生成手段の一例である。
【0033】
例えば、ビット列Ｄａは「１０」の値を有し、ビット列Ｄｂは「００」の値を有する。マッピング部１７０は、ポートｃから入力されるビット列Ｄａと、ポートｄから入力されるビット列Ｄｂとを２ビット単位で交互にシンボルにマッピングする。
【0034】
マッピング部１７０は、ビット列Ｄａ，Ｄｂの値に応じたシンボル情報Ｉ／Ｑを光変調器１９に出力する。また、レーザダイオード１８は、波長λ１～λnを中心波長とする光を光変調器１９に出力する。
【0035】
光変調器１９は、ＱＰＳＫに基づき、シンボル情報に応じてレーザダイオード１８の光を変調する。光変調器１９としては、例えばマッハツェンダ変調器が挙げられるが、これに限定されない。光変調器１９は、シンボル情報に応じた光の位相及び振幅に応じてレーザダイオード１８の光を変調する。これにより、光変調器１９は、波長λ１～λnの光信号Ｓｏを生成して出力する。なお、光変調器１９は変調部の一例である。
【0036】
ビット列Ｄａ，Ｄｂは、別々のクライアント信号Ｓａ，Ｓｂからそれぞれ取得されるため、マッピング部１７０に同期して入力されるビット列Ｄａ，Ｄｂの値は相違し得る。
【0037】
図３は、値が相違するビット列Ｄａ，Ｄｂにシンボルを割り当てる処理の一例を示す図である。図３には、時間軸において、ビット列Ｄａ，Ｄｂに順次にシンボルを割り当ててシンボル情報Ｉ／Ｑを生成する様子が示されている。
【0038】
まず、マッピング部１７０は、ビット列Ｄａの値「１０」に応じてＱＰＳＫのシンボル（１０）を割り当て（符号Ｇ１参照）、割り当てたシンボル（１０）に応じたシンボル情報Ｉ／Ｑを生成する。次にマッピング部１７０は、ビット列Ｄｂの値「００」に応じてＱＰＳＫのシンボル（００）を割り当て（符号Ｇ２参照）、割り当てたシンボル（００）に応じたシンボル情報Ｉ／Ｑを生成する。
【0039】
このように、マッピング部１７０は、値が相違するビット列Ｄａ，Ｄｂから異なるシンボル情報Ｉ／Ｑを連続して生成する。光変調器１９は、シンボル情報Ｉ／Ｑに基づきレーザダイオード１８の光の位相及び振幅を制御することにより光変調を行う。このため、光変調器１９の変調速度は、２ビットのビット列Ｄａ，Ｄｂごとに対し１個のシンボルが生成されるレートと同じである。
【0040】
本例では、クライアントＩＦモジュール１４ａ，１４ｂの両方が送信器１に実装されている場合を挙げたが、一方のクライアントＩＦモジュール１４ｂが未実装である場合の動作を以下に述べる。クライアントＩＦモジュール１４ｂが未実装である場合、フレーム処理回路１５は、ダミーデータとしてランダム値のビット列Ｄｂを出力する。仮にマッピング部１７０がランダム値のビット列Ｄｂにシンボルを割り当てると、光信号Ｓｏの周波数帯域のうち、ランダム値のビット列Ｄｂが占める帯域は有効なデータの伝送に寄与しないため、無駄である。
【0041】
このため、スイッチ回路１６は、未実装のクライアントＩＦモジュール１４ｂのクライアント信号Ｓｂに代えて、実装中のクライアントＩＦモジュール１４ａのクライアント信号Ｓａのビット列Ｄａがマッピング部１７０に出力されるようにポートａ，ｂとポートｃ，ｄの間の接続を切り替える。
【0042】
【0043】
インターフェース回路１４は、クライアントＩＦモジュール１４ａが接続中であり、かつ、クライアントＩＦモジュール１４ｂが未接続であることを示す接続情報をＣＰＵ１０に出力する。ＣＰＵ１０は、接続情報に基づき、クライアント信号Ｓａが入力され、クライアント信号Ｓｂが入力されていないことを検出する。なお、ＣＰＵ１０は検出部及び検出手段の一例である。
【0044】
ＣＰＵ１０は、クライアント信号Ｓａ，Ｓｂの入力の検出結果に応じてスイッチ回路１６の接続状態を制御する。ＣＰＵ１０は、入力されていないクライアント信号Ｓｂに代えて、入力されているクライアント信号Ｓａのビット列Ｄａが出力されるように、ポートａがポートｃ及びポートｄに接続されるようにスイッチ回路１６を制御する。このとき、ポートｂは何れのポートａ，ｃ，ｄとも接続されていない。
【0045】
この接続状態を「マルチ」状態と表記する。ビット列Ｄａはポートｃ及びポートｄの両方からＤＳＰ１７に出力される。また、フレーム処理回路１５はランダム値のビット列Ｄｂを出力するが、ビット列Ｄｂはポートｄから何れのポートａ，ｃ，ｄにも出力されない。
【0046】
したがって、スイッチ回路１６は、別々のポートｃ，ｄから同一のビット列Ｄａをマッピング部１７０に出力する。マッピング部１７０は、４ビット分（＝２ビット×２）のビット列Ｄａをシンボルにマッピングして、シンボルに応じたシンボル情報Ｉ／Ｑを生成する。
【0047】
ポートｃ，ｄからマッピング部１７０に同期して入力される２つのビット列Ｄａは、同一のクライアント信号Ｓａから取得されるため、２つのビット列Ｄａの値は常に同一である。
【0048】
図５は、値が同一であるビット列Ｄａにシンボルを割り当てる処理の一例を示す図である。図５には、時間軸において、２つのビット列Ｄａに順次にシンボルを割り当ててシンボル情報Ｉ／Ｑを生成する様子が示されている。
【0049】
まず、マッピング部１７０は、ポートｃからのビット列Ｄａの値「１０」に応じてＱＰＳＫのシンボル（１０）を割り当て（符号Ｇ３参照）、割り当てたシンボル（１０）に応じたシンボル情報Ｉ／Ｑを生成する。次にマッピング部１７０は、ポートｄからのビット列Ｄａの値「１０」に応じてＱＰＳＫのシンボル（１０）を割り当て（符号Ｇ４参照）、割り当てたシンボル（１０）に応じたシンボル情報Ｉ／Ｑを生成する。
【0050】
このように、マッピング部１７０は、同一の値のビット列Ｄａ，Ｄｂから同一のシンボル情報Ｉ／Ｑを連続して生成する。光変調器１９は、シンボル情報Ｉ／Ｑに基づきレーザダイオード１８の光の位相及び振幅を制御することにより光変調を行う。このため、光変調器１９の変調速度は、４ビット分のビット列Ｄａに対して１個のシンボルが生成されるレートと同じである。つまり、変調速度は、図３に示される場合の半分となる。
【0051】
ＣＰＵ１０は、インターフェース回路１４からの実装信号及び運用情報に基づきクライアント信号Ｓａ，Ｓｂの入力を検出する。ＣＰＵ１０は、両方のクライアント信号Ｓａ，Ｓｂが入力されている場合、スイッチ回路１６の接続状態をストレート状態に制御し、一方のクライアント信号Ｓｂが入力されていない場合、スイッチ回路１６の接続状態をマルチ状態に制御する。
【0052】
なお、上記の例では、クライアント信号Ｓｂが入力されていない場合を挙げたが、例えばクライアントＩＦモジュール１４ａが未実装または非運用状態であって、クライアント信号Ｓａが入力されない場合も、ＣＰＵ１０は、スイッチ回路１６の接続状態をマルチ状態に制御する。また、各クライアントＩＦモジュール１４ａ，１４ｂが未実装または非運用状態であり、両方のクライアント信号Ｓａ，Ｓｂが入力されていない場合、ＣＰＵ１０は、スイッチ回路１６の接続状態をマルチ状態に制御する。以下にスイッチ回路１６の接続状態の制御処理を述べる。
【0053】
図６は、スイッチ回路１６の接続状態の制御処理の一例を示すフローチャートである。本処理は、伝送方法の一例であり、例えば一定の周期で繰り返し実行される。
【0054】
ＣＰＵ１０は、インターフェース回路１４から実装信号を受信する（ステップＳｔ１）。次にＣＰＵ１０は、実装信号に基づいて各クライアントＩＦモジュール１４ａ，１４ｂが実装されているか否かを判定する（ステップＳｔ２）。
【0055】
ＣＰＵ１０は、少なくとも一方のクライアントＩＦモジュール１４ａ，１４ｂが未実装である場合（ステップＳｔ２のＹｅｓ）、クライアント信号Ｓａ，Ｓｂの少なくとも一方が入力されていないと判定し、スイッチ回路１６の接続状態をマルチ状態に制御する（ステップＳｔ３）。このとき、スイッチ回路１６は、ポートｃ，ｄから出力するビット列として、２つのビット列Ｄａを選択する。
【0056】
また、ＣＰＵ１０は、全てのクライアントＩＦモジュール１４ａ，１４ｂが実装されている場合（ステップＳｔ２のＮｏ）、インターフェース回路１４から運用情報を取得する（ステップＳｔ４）。次にＣＰＵ１０は、運用情報に基づいて実装中のクライアントＩＦモジュール１４ａ，１４ｂが運用状態であるか否かを判定する（ステップＳｔ５）。
【0057】
ＣＰＵ１０は、少なくとも一方のクライアントＩＦモジュール１４ａ，１４ｂが非運用状態である場合（ステップＳｔ５のＹｅｓ）、クライアント信号Ｓａ，Ｓｂの少なくとも一方が入力されていないと判定し、スイッチ回路１６の接続状態をマルチ状態に制御する（ステップＳｔ３）。
【0058】
また、ＣＰＵ１０は、全てのクライアントＩＦモジュール１４ａ，１４ｂが非運用状態である場合（ステップＳｔ２のＮｏ）、各クライアント信号Ｓａ，Ｓｂが入力されていないと判定し、スイッチ回路１６の接続状態をストレート状態に制御する（ステップＳｔ６）。このとき、スイッチ回路１６は、ポートｃ，ｄから出力するビット列として、ビット列Ｄａ，Ｄｂを選択する。
【0059】
このように、スイッチ回路１６は、ＣＰＵ１０によるクライアント信号Ｓａ，Ｓｂの入力の検出結果に基づき、ビット列Ｄａ，Ｄｂを選択する。スイッチ回路１６は、各クライアント信号Ｓａ，Ｓｂの入力が検出されている場合、各クライアント信号Ｓａ，Ｓｂに含まれるビット列Ｄａ，Ｄｂを選択する。また、スイッチ回路１６は、クライアント信号Ｓｂの入力が検出されていない場合、所定の順序で同一のシンボル情報Ｉ／Ｑが連続して生成されるように、入力が検出されていないクライアント信号Ｓｂに代えて、入力が検出されているクライアント信号Ｓａに含まれるビット列を選択する。
【0060】
このため、光変調器１９の変調速度は、上述したように、クライアント信号Ｓｂの入力が検出されていない場合、各クライアント信号Ｓａ，Ｓｂの入力が検出されている場合より低下する。したがって、以下に述べるように、光信号Ｓｏが占有する周波数帯域の幅（以下、「占有帯域幅」と表記）が削減される。
【0061】
図７は、占有帯域幅の削減の一例を示す図である。符号Ｇ１０は、ボーレート（ＧＨｚ）に対する占有帯域幅（ＴＨｚ）の関係の一例を示す。占有帯域幅は、変調速度であるボーレートに比例する。このため、変調速度が低下すると、占有帯域幅も低下する。
【0062】
符号Ｇ１１は、波長多重光信号Ｓｍのスペクトル波形であって、スイッチ回路１６の接続状態がストレート状態である場合の各波長λ１～λ３の光信号Ｓｏの周波数帯域ＳＰ１～ＳＰ３の例を示す。各波長λ１～λ３の光信号Ｓｏは、一例として２００（ＧＨｚ）の周波数帯域を占有する。ここで、仮にマッピング部１７０がランダム値のビット列Ｄｂにシンボルを割り当てたときも、各波長λ１～λ３の光信号Ｓｏは２００（ＧＨｚ）の周波数帯域を占有する。
【0063】
符号Ｇ１２は、波長多重光信号Ｓｍのスペクトル波形であって、スイッチ回路１６の接続状態がマルチ状態である場合の各波長λ１～λ３の光信号Ｓｏの周波数帯域ＳＰ１～ＳＰ３の例を示す。光変調器１９の変調速度は、スイッチ回路１６の接続状態がマルチ状態である場合、シンボル２個分の同じシンボル情報Ｉ／Ｑが連続で光変調器１９に入力されるため、スイッチ回路１６の接続状態がストレート状態である場合の半分となる。
【0064】
このため、各波長λ１～λ３の光信号Ｓｏは、一例として１００（ＧＨｚ）（＝２００÷２）の周波数帯域を占有する。つまり、占有帯域幅が、符号Ｇ１１に示される場合の半分となる。このため、ランダム値のビット列Ｄｂによる占有帯域幅の無駄が抑えられる。
【0065】
また、各周波数帯域ＳＰ１～ＳＰ３の間には、１００（ＧＨｚ）の空き帯域ＳＰｘが生ずる。したがって、波長多重装置９１は、空き帯域ＳＰｘに別の送信器１の光信号を割り当てることにより伝送効率を高めることができる。
【0066】
また、本例の送信器１は、スイッチ回路１６がマッピング部１７０に出力するビット列Ｄａ，Ｄｂの選択を変更することにより光変調器１９の変調速度を低下させ、周波数帯域の無駄を抑える。このため、通信の中断時間は、例えばＤＳＰ１７を再起動する場合より短縮される。
【0067】
また、スイッチ回路１６は、ビット列Ｄａ，Ｄｂをポートｃ，ｄからマッピング部１７０にそれぞれ出力する。スイッチ回路１６は、１つのクライアント信号Ｓｂの入力が検出されていない場合、入力が検出されているクライアント信号Ｓａに含まれるビット列Ｄａを２つのポートｃ，ｄから出力する。
【0068】
このため、スイッチ回路１６は、複数のポートｃ，ｄからビット列Ｄａ，Ｄｂを並列でマッピング部１７０に出力することができる。したがって、ビット列Ｄａ，Ｄｂの伝送時間が短縮される。
【0069】
また、ＣＰＵ１０は、各クライアント信号Ｓａ，Ｓｂの入力元のクライアントＩＦモジュール１４ａ，１４ｂが送信器１に実装されているか否かを判定することによりクライアント信号Ｓａ，Ｓｂの入力をそれぞれ検出する。このため、ＣＰＵ１０は、クライアントＩＦモジュール１４ａ，１４ｂの実装状態に応じてクライアント信号Ｓａ，Ｓｂの入力をそれぞれ検出することができる。
【0070】
また、ＣＰＵ１０は、各クライアント信号Ｓａ，Ｓｂの入力元のクライアントＩＦモジュール１４ａ，１４ｂが運用状態であるか否かを判定することによりクライアント信号Ｓａ，Ｓｂの入力をそれぞれ検出する。このため、ＣＰＵ１０は、クライアントＩＦモジュール１４ａ，１４ｂの運用状態に応じてクライアント信号Ｓａ，Ｓｂの入力をそれぞれ検出することができる。
【0071】
（第２実施例）
図８は、第２実施例の送信器１を示す構成図である。図８において、図２と共通する構成には同一の符号を付し、その説明は省略する。本例の送信器１は、多変調方式として、ＱＰＳＫに代えて１６ＱＡＭ（Quadrature Amplitude Modulation）を用いる。
図８は、第２実施例の送信器１を示す構成図である。図８において、図２と共通する構成には同一の符号を付し、その説明は省略する。本例の送信器１は、多変調方式として、ＱＰＳＫに代えて１６ＱＡＭ（Quadrature Amplitude Modulation）を用いる。
【0072】
送信器１は、ＣＰＵ１０ａ、ＲＯＭ１１、ＲＡＭ１２、及びＨＷ－ＩＦ１３を有する。ＣＰＵ１０ａは、互いに信号の入出力ができるように、ＲＯＭ１１、ＲＡＭ１２、及びＨＷ－ＩＦ１３と、バス２０を介して接続されている。
【0073】
また、送信器１は、インターフェース回路１４ｘ、フレーム処理回路１５ａ、スイッチ回路１６ａ、ＤＳＰ１７、レーザダイオード１８、及び光変調器１９ａを有する。インターフェース回路１４ｘ、フレーム処理回路１５ａ、スイッチ回路１６ａ、及びＤＳＰ１７は、ＨＷ－ＩＦ１３を介してバス２０と接続されている。インターフェース回路１４ｘ及びフレーム処理回路１５ａは、例えばＦＰＧＡやＡＳＩＣなどのハードウェアから構成される回路である。
【0074】
インターフェース回路１４ｘは、第１実施例のインターフェース回路１４より多い４つのクライアントＩＦモジュール１４ａ～１４ｄと接続される。クライアントＩＦモジュール１４ａ～１４ｄは、クライアント回線Ｌ１～Ｌ４にそれぞれ接続されている。
【0075】
クライアントＩＦモジュール１４ａ～１４ｄに機能的な相違はない。クライアントＩＦモジュール１４ｃは、クライアント回線Ｌ３からクライアント信号Ｓｃを受信してフレーム処理回路１５ａに出力し、クライアントＩＦモジュール１４ｄは、クライアント回線Ｌ４からクライアント信号Ｓｄを受信してフレーム処理回路１５ａに出力する。なお、図８では、全４枚のクライアントＩＦモジュール１４ａ～１４ｄがインターフェース回路１４に実装されている状態が示されている。
【0076】
インターフェース回路１４ｘは、第１実施例のインターフェース回路１４と同様の機能を有する。インターフェース回路１４ｘは、例えば、クライアントＩＦモジュール１４ａ～１４ｄが実装されているか否かを示す実装信号を、ＨＷ－ＩＦ１３を介してＣＰＵ１０ａに出力する。ＣＰＵ１０ａは、実装信号に基づいて、各クライアントＩＦモジュール１４ａ～１４ｄが送信器１に実装されているか否かを判定する。
【0077】
また、インターフェース回路１４ｘは、各クライアントＩＦモジュール１４ａ～１４ｄから運用情報を読み出して、ＨＷ－ＩＦ１３を介してＣＰＵ１０ａに出力する。ＣＰＵ１０ａは、運用情報に基づいて、各クライアントＩＦモジュール１４ａ～１４ｄが運用状態であるか否かを判定する。各クライアントＩＦモジュール１４ａ～１４ｄは、運用状態である場合、クライアント信号Ｓａ～Ｓｄをそれぞれ送受信するが、非運用状態である場合、クライアント信号Ｓａ～Ｓｄの送受信を停止する。
【0078】
フレーム処理回路１５ａは、クライアント信号Ｓａ～Ｓｄからデータを取り出してビット列Ｄａ～Ｄｄとしてスイッチ回路１６ａに出力する。例えばフレーム処理回路１５ａは、クライアント信号Ｓａのペイロードに含まれるデータを２進数のビット列Ｄａに変換し、クライアント信号Ｓｂのペイロードに含まれるデータを２進数のビット列Ｄｂに変換する。また、フレーム処理回路１５ａは、クライアント信号Ｓｃのペイロードに含まれるデータを２進数のビット列Ｄｃに変換し、クライアント信号Ｓｄのペイロードに含まれるデータを２進数のビット列Ｄｄに変換する。
【0079】
また、フレーム処理回路１５ａは、クライアント信号Ｓａ～Ｓｆが入力されていない場合、ランダム値のビット列Ｄａ～Ｄｄをスイッチ回路１６ａに出力する。
【0080】
スイッチ回路１６ａは、第１実施例のスイッチ回路１６より多い４×４のポート構成を備える電気スイッチである。スイッチ回路１６ａはポートａ～ｈを有する。ポートａ，ｂ，ｅ，ｆは、ビット列Ｄａ～Ｄｄが入力される入力ポートであり、ポートｃ，ｄ，ｇ，ｈは、ビット列Ｄａ～Ｄｄが出力される出力ポートである。なお、スイッチ回路１６ａは選択部及び選択手段の一例である。
【0081】
図８には、ポートａとポートｃが接続され、ポートｂとポートｄが接続され、ポートｅとポートｇが接続され、ポートｆとポートｈが接続された状態が示されている。以降の説明では、この接続状態を「ストレート」状態と表記する。ビット列ＤａはポートｃからＤＳＰ１７に出力され、ビット列ＤｂはポートｄからＤＳＰ１７に出力される。ビット列ＤｃはポートｇからＤＳＰ１７に出力され、ビット列ＤｄはポートｈからＤＳＰ１７に出力される。
【0082】
ＤＳＰ１７は、各ビット列Ｄａ，Ｄｂに１６ＱＡＭのコンスタレーション内のシンボルを割り当てるマッピング部１７０ａを有する。なお、１６ＱＡＭは多値変調方式の一例である。
【0083】
マッピング部１７０ａは、１６ＱＡＭの多値度（４）に応じたビット数（４ビット）ごとに、各ビット列Ｄａ～Ｄｄを所定の順序でシンボルにマッピングし、シンボルに応じたシンボル情報Ｉ／Ｑを生成する。このため、フレーム処理回路１５ａは、４ビット単位でビット列Ｄａ～Ｄｄをそれぞれ出力する。なお、マッピング部１７０ａは生成部及び生成手段の一例である。
【0084】
例えば、ビット列Ｄａは「１０１１」の値を有し、ビット列Ｄｂは「００００」の値を有する。また、ビット列Ｄｃは「１０００」の値を有し、ビット列Ｄｄは「００１１」の値を有する。マッピング部１７０ａは、ポートｃから入力されるビット列Ｄａと、ポートｄから入力されるビット列Ｄｂと、ポートｇから入力されるビット列Ｄｃと、ポートｈから入力されるビット列Ｄｄとを、この順序でシンボルにマッピングする。
【0085】
マッピング部１７０ａは、ビット列Ｄａ～Ｄｄの値に応じたシンボル情報Ｉ／Ｑを光変調器１９ａに出力する。また、レーザダイオード１８は、波長λ１～λnを中心波長とする光を光変調器１９ａに出力する。
【0086】
光変調器１９ａは、例えばマッハツェンダ変調器であり、ＱＰＳＫに基づき、シンボル情報に応じてレーザダイオード１８の光を変調する。これにより、光変調器１９ａは、波長λ１～λnの光信号Ｓｏを生成して出力する。なお、光変調器１９ａは変調部の一例である。
【0087】
ビット列Ｄａ～Ｄｄは、別々のクライアント信号Ｓａ～Ｓｄからそれぞれ取得されるため、マッピング部１７０ａに同期して入力されるビット列Ｄａ～Ｄｄの値は相違し得る。
【0088】
図９は、値が相違するビット列Ｄａ～Ｄｄにシンボルを割り当てる処理の他の例を示す図である。図９には、時間軸において、ビット列Ｄａ～Ｄｄに順次にシンボルを割り当ててシンボル情報Ｉ／Ｑを生成する様子が示されている。
【0089】
まず、マッピング部１７０ａは、ビット列Ｄａの値「１００１」に応じて１６ＱＡＭのシンボル（１００１）を割り当て（符号Ｇ２１参照）、割り当てたシンボル（１００１）に応じたシンボル情報Ｉ／Ｑを生成する。次にマッピング部１７０ａは、ビット列Ｄｂの値「００００」に応じて１６ＱＡＭのシンボル（００００）を割り当て（符号Ｇ２２参照）、割り当てたシンボル（００００）に応じたシンボル情報Ｉ／Ｑを生成する。
【0090】
次にマッピング部１７０ａは、ビット列Ｄｃの値「１０００」に応じて１６ＱＡＭのシンボル（１０００）を割り当て（符号Ｇ２３参照）、割り当てたシンボル（１０００）に応じたシンボル情報Ｉ／Ｑを生成する。次にマッピング部１７０ａは、ビット列Ｄｄの値「００１１」に応じて１６ＱＡＭのシンボル（００１１）を割り当て（符号Ｇ２４参照）、割り当てたシンボル（００１１）に応じたシンボル情報Ｉ／Ｑを生成する。
【0091】
このように、マッピング部１７０ａは、値が相違するビット列Ｄａ～Ｄｄから4個のシンボル分の異なるシンボル情報Ｉ／Ｑを連続して生成する。光変調器１９ａは、シンボル情報Ｉ／Ｑに基づきレーザダイオード１８の光の位相及び振幅を制御することにより光変調を行う。このため、光変調器１９ａの変調速度は、４ビットのビット列Ｄａ，Ｄｂごとに対して１個のシンボルが生成されるレートと同じである。
【0092】
本例では、全てのクライアントＩＦモジュール１４ａ～１４ｄの両方が送信器１に実装されている場合を挙げたが、３台のクライアントＩＦモジュール１４ｂ～１４ｃが未実装である場合の動作を以下に述べる。クライアントＩＦモジュール１４ｂ～１４ｃが未実装である場合、フレーム処理回路１５ａは、ダミーデータとしてランダム値のビット列Ｄｂ～Ｄｄを出力する。仮にマッピング部１７０ａがランダム値のビット列Ｄｂ～Ｄｄにシンボルを割り当てると、光信号Ｓｏの周波数帯域のうち、ランダム値のビット列Ｄｂ～Ｄｄが占める帯域は有効なデータの伝送に寄与しないため、無駄である。
【0093】
このため、スイッチ回路１６ａは、未実装のクライアントＩＦモジュール１４ｂ～１４ｄのクライアント信号Ｓｂ～Ｓｄに代えて、実装中のクライアントＩＦモジュール１４ａのクライアント信号Ｓａのビット列Ｄａがマッピング部１７０ａに出力されるようにポートａ，ｂ，ｅ，ｆとポートｃ，ｄ，ｇ，ｈの間の接続を切り替える。
【0094】
【0095】
インターフェース回路１４ｘは、クライアントＩＦモジュール１４ａが接続中であり、かつ、クライアントＩＦモジュール１４ｂ～１４ｄが未接続であることを示す接続情報をＣＰＵ１０ａに出力する。ＣＰＵ１０ａは、接続情報に基づき、クライアント信号Ｓａが入力され、クライアント信号Ｓｂ～Ｓｄが入力されていないことを検出する。なお、クライアントＩＦモジュール１４ｂ～１４ｄが非運用状態である場合、ＣＰＵ１０ａは、運用情報に基づいてクライアント信号Ｓｂ～Ｓｄが入力されていないことを検出する。ＣＰＵ１０ａは検出部及び検出手段の一例である。
【0096】
ＣＰＵ１０ａは、クライアント信号Ｓａ～Ｓｄの入力の検出結果に応じてスイッチ回路１６ａの接続状態を制御する。ＣＰＵ１０ａは、入力されていない各クライアント信号Ｓｂ～Ｓｄに代えて、入力されているクライアント信号Ｓａのビット列Ｄａが出力されるように、ポートａがポートｃ、ポートｄ、ポートｇ、及びポートｈに接続されるようにスイッチ回路１６ａを制御する。このとき、ポートｂ，ｅ，ｆは何れのポートａ，ｃ，ｄ，ｇ，ｈとも接続されていない。
【0097】
この接続状態を「マルチ」状態と表記する。ビット列Ｄａは4個のポートｃ、ポートｄ、ポートｇ、及びポートｈからＤＳＰ１７にそれぞれ出力される。また、フレーム処理回路１５ａはランダム値のビット列Ｄｂ～Ｄｄを出力するが、ビット列Ｄｂ～Ｄｄはポートｂ，ｅ，ｆから何れのポートｃ，ｄ，ｇ，ｈにも出力されない。
【0098】
したがって、スイッチ回路１６は、別々のポートｃ，ｄ，ｇ，ｈから同一のビット列Ｄａをマッピング部１７０ａに出力する。マッピング部１７０ａは、１６ビット分（＝４ビット×４）のビット列Ｄａをシンボルにマッピングして、シンボルに応じたシンボル情報Ｉ／Ｑを生成する。
【0099】
ポートｃ，ｄ，ｇ，ｈからマッピング部１７０ａに同期して入力される４つのビット列Ｄａは、同一のクライアント信号Ｓａから取得されるため、４つのビット列Ｄａの値は常に同一である。
【0100】
図１１は、値が同一であるビット列Ｄａにシンボルを割り当てる処理の一例を示す図である。図１１には、時間軸において、２つのビット列Ｄａに順次にシンボルを割り当ててシンボル情報Ｉ／Ｑを生成する様子が示されている。
【0101】
まず、マッピング部１７０ａは、ポートｃからのビット列Ｄａの値「１００１」に応じてＱＰＳＫのシンボル（１００１）を割り当て（符号Ｇ２５参照）、割り当てたシンボル（１００１）に応じたシンボル情報Ｉ／Ｑを生成する。次にマッピング部１７０ａは、ポートｄからのビット列Ｄａの値「１００１」に応じてＱＰＳＫのシンボル（１００１）を割り当て（符号Ｇ２６参照）、割り当てたシンボル（１００１）に応じたシンボル情報Ｉ／Ｑを生成する。
【0102】
次にマッピング部１７０ａは、ポートｇからのビット列Ｄａの値「１００１」に応じてＱＰＳＫのシンボル（１００１）を割り当て（符号Ｇ２７参照）、割り当てたシンボル（１００１）に応じたシンボル情報Ｉ／Ｑを生成する。次にマッピング部１７０ａは、ポートｈからのビット列Ｄａの値「１００１」に応じてＱＰＳＫのシンボル（１００１）を割り当て（符号Ｇ２８参照）、割り当てたシンボル（１００１）に応じたシンボル情報Ｉ／Ｑを生成する。
【0103】
このように、マッピング部１７０ａは、同一の値のビット列Ｄａ～Ｄｄから4個のシンボル分の同一のシンボル情報Ｉ／Ｑを連続して生成する。光変調器１９ａは、シンボル情報Ｉ／Ｑに基づきレーザダイオード１８の光の位相及び振幅を制御することにより光変調を行う。このため、光変調器１９ａの変調速度は、１６ビット分のビット列Ｄａに対して１個のシンボルが生成されるレートと同じである。つまり、変調速度は、図９に示される場合の４分の１となる。
【0104】
ＣＰＵ１０ａは、インターフェース回路１４ｘからの実装信号及び運用情報に基づきクライアント信号Ｓａ～Ｓｄの入力を検出する。ＣＰＵ１０ａは、全てのクライアント信号Ｓａ～Ｓｄが入力されている場合、スイッチ回路１６ａの接続状態をストレート状態に制御し、クライアント信号Ｓｂ～Ｓｄが入力されていない場合、スイッチ回路１６ａの接続状態をマルチ状態に制御する。このスイッチ回路１６ａの接続状態の制御処理は、図６を参照して述べた通りである。
【0105】
このように、スイッチ回路１６ａは、ＣＰＵ１０ａによるクライアント信号Ｓａ～Ｓｄの入力の検出結果に基づき、ビット列Ｄａ～Ｄｄを選択する。スイッチ回路１６ａは、各クライアント信号Ｓａ～Ｓｄの入力が検出されている場合、各クライアント信号Ｓａ～Ｓｄに含まれるビット列Ｄａ～Ｄｄを選択する。また、スイッチ回路１６ａは、クライアント信号Ｓｂ～Ｓｄの入力が検出されていない場合、所定の順序で同一のシンボル情報Ｉ／Ｑが連続して生成されるように、入力が検出されていないクライアント信号Ｓｂ～Ｓｄの各々に代えて、入力が検出されているクライアント信号Ｓａに含まれるビット列を選択する。
【0106】
このため、光変調器１９ａの変調速度は、上述したように、クライアント信号Ｓｂ～Ｓｄの入力が検出されていない場合、各クライアント信号Ｓａ～Ｓｄの入力が検出されている場合より低下する。したがって、以下に述べるように、光信号Ｓの占有帯域幅が削減される。
【0107】
図１２は、占有帯域幅の削減の他の例を示す図である。上述したように、光変調器１９ａの変調速度は、クライアント信号Ｓｂ～Ｓｄの入力が検出されていない場合、クライアント信号Ｓａ～Ｓｄの入力が検出されている場合の４分の１となる。このため、波長λ１～λ３の光信号Ｓｏの周波数帯域ＳＰ１～ＳＰ３の幅も２００（ＧＨｚ）の４分の１の５０（ＧＨｚ）となる。
【0108】
また、各周波数帯域ＳＰ１～ＳＰ３の間には、１５０（ＧＨｚ）の空き帯域ＳＰｘが生ずる。したがって、波長多重装置９１は、空き帯域ＳＰｘに別の送信器１の光信号を割り当てることにより伝送効率を高めることができる。
【0109】
本例では、クライアント信号Ｓｂ～Ｓｄの入力が検出されていない場合を挙げたが、これに限定されない。例えばクライアント信号Ｓａ～Ｓｃが入力されていない場合、スイッチ回路１６ａは、入力が検出されたクライアント信号Ｓｄのビット列Ｄｄポートｃ，ｄ，ｇ，ｈからそれぞれ出力するマルチ状態となることで同一の値の４つのビット列Ｄｄをマッピング部１７０ａに出力することができる。
【0110】
また、２つのクライアント信号Ｓｂ，Ｓｄの入力が検出されていない場合の動作については以下に述べる。ここでは、一例としてクライアントＩＦモジュール１４ｂ，１４ｄが未実装であるためにクライアント信号Ｓｂ，Ｓｄが入力されていない場合を挙げるが、クライアントＩＦモジュール１４ｂ，１４ｄが非運用状態である場合も下記と同様のスイッチ回路１６ａの制御が行われる。
【0111】
【0112】
インターフェース回路１４ｘは、クライアントＩＦモジュール１４ａ，１４ｃが接続中であり、かつ、クライアントＩＦモジュール１４ｂ，１４ｄが未接続であることを示す接続情報をＣＰＵ１０ａに出力する。ＣＰＵ１０ａは、接続情報に基づき、クライアント信号Ｓａ，Ｓｂが入力され、クライアント信号Ｓｂ，Ｓｄが入力されていないことを検出する。なお、クライアントＩＦモジュール１４ｂ，１４ｄが非運用状態である場合、ＣＰＵ１０ａは、運用情報に基づいてクライアント信号Ｓｂ，Ｓｄが入力されていないことを検出する。
【0113】
ＣＰＵ１０ａは、クライアント信号Ｓａ～Ｓｄの入力の検出結果に応じてスイッチ回路１６ａの接続状態を制御する。ＣＰＵ１０ａは、入力されていないクライアント信号Ｓｂに代えて、入力されているクライアント信号Ｓａのビット列Ｄａが出力されるように、ポートａがポートｃ及びポートｄに接続されるようにスイッチ回路１６ａを制御する。
【0114】
さらに、ＣＰＵ１０ａは、入力されていないクライアント信号Ｓｄに代えて、入力されているクライアント信号Ｓｃのビット列Ｄｃが出力されるように、ポートｅがポートｇ及びポートｈに接続されるようにスイッチ回路１６ａを制御する。このとき、ポートｂ，ｆは何れのポートａ，ｃ，ｄ，ｇ，ｈとも接続されていない。
【0115】
この接続状態を「ダブルマルチ」状態と表記する。ビット列Ｄａは２個のポートｃ及びポートｄからＤＳＰ１７にそれぞれ出力され、ビット列Ｄｃは２個のポートｇ及びポートｈからＤＳＰ１７にそれぞれ出力される。また、フレーム処理回路１５ａはランダム値のビット列Ｄｂ，Ｄｄを出力するが、ビット列Ｄｂ，Ｄｄはポートｅ，ｆから何れのポートｃ，ｄ，ｇ，ｈにも出力されない。
【0116】
したがって、スイッチ回路１６ａは、別々のポートｃ，ｄから同一のビット列Ｄａをマッピング部１７０ａに出力し、別々のポートｇ，ｈから同一のビット列Ｄｃをマッピング部１７０ａに出力する。マッピング部１７０ａは、８ビット分（＝４ビット×２）のビット列Ｄａと８ビット分（＝４ビット×２）のビット列Ｄｂをシンボルにマッピングして、シンボルに応じたシンボル情報Ｉ／Ｑを生成する。
【0117】
ポートｃ，ｄからマッピング部１７０ａに同期して入力される２つのビット列Ｄａは、同一のクライアント信号Ｓａから取得されるため、２つのビット列Ｄａの値は常に同一である。また、ポートｇ，ｈからマッピング部１７０ａに同期して入力される２つのビット列Ｄｃは、同一のクライアント信号Ｓｃから取得されるため、２つのビット列Ｄｃの値は常に同一である。
【0118】
図１４は、値が同一である二組のビット列Ｄａ，Ｄｃにシンボルを割り当てる処理の一例を示す図である。図１４には、時間軸において、各２つのビット列Ｄａ，Ｄｃに順次にシンボルを割り当ててシンボル情報Ｉ／Ｑを生成する様子が示されている。
【0119】
まず、マッピング部１７０ａは、ポートｃからのビット列Ｄａの値「１００１」に応じてＱＰＳＫのシンボル（１００１）を割り当て（符号Ｇ３１参照）、割り当てたシンボル（１００１）に応じたシンボル情報Ｉ／Ｑを生成する。次にマッピング部１７０ａは、ポートｄからのビット列Ｄａの値「１００１」に応じてＱＰＳＫのシンボル（１００１）を割り当て（符号Ｇ３２参照）、割り当てたシンボル（１００１）に応じたシンボル情報Ｉ／Ｑを生成する。
【0120】
次にマッピング部１７０ａは、ポートｇからのビット列Ｄｃの値「１０００」に応じてＱＰＳＫのシンボル（１０００）を割り当て（符号Ｇ３３参照）、割り当てたシンボル（１０００）に応じたシンボル情報Ｉ／Ｑを生成する。次にマッピング部１７０ａは、ポートｈからのビット列Ｄｃの値「１０００」に応じてＱＰＳＫのシンボル（１０００）を割り当て（符号Ｇ３４参照）、割り当てたシンボル（１０００）に応じたシンボル情報Ｉ／Ｑを生成する。
【0121】
このように、マッピング部１７０は、同一の値の２組のビット列Ｄａ，Ｄｃから各２個のシンボル分の同一のシンボル情報Ｉ／Ｑを連続して生成する。光変調器１９ａは、シンボル情報Ｉ／Ｑに基づきレーザダイオード１８の光の位相及び振幅を制御することにより光変調を行う。このため、光変調器１９ａの変調速度は、８ビット分のビット列Ｄａ，Ｄｃに対して１個のシンボルが生成されるレートと同じである。つまり、変調速度は、図９に示される場合の半分となる。したがって、光信号Ｓｏの周波数帯域ＳＰ１～ＳＰ３の幅は、図７の符号Ｇ１２に示されるように１００（ＧＨｚ）となる。
【0122】
ＣＰＵ１０ａは、インターフェース回路１４ｘからの実装信号及び運用情報に基づきクライアント信号Ｓａ～Ｓｄの入力を検出する。ＣＰＵ１０ａは、全てのクライアント信号Ｓａ～Ｓｄが入力されている場合、スイッチ回路１６ａの接続状態をストレート状態に制御し、クライアント信号Ｓｂ，Ｓｄが入力されていない場合、スイッチ回路１６ａの接続状態をダブルマルチ状態に制御する。
【0123】
また、ＣＰＵ１０ａは、本例とは異なり、クライアント信号Ｓａ，Ｓｃが入力されていない場合も、スイッチ回路１６ａの接続状態をダブルマルチ状態に制御する。この場合も、マッピング部１７０ａは、同一の値の２組のビット列Ｄｂ，Ｄｄから各２個のシンボル分の同一のシンボル情報Ｉ／Ｑを連続して生成するため、上記と同様の効果が得られる。
【0124】
また、スイッチ回路１６ａの接続状態の制御処理は、図６のステップＳｔ３において、接続状態をマルチ状態に代えてダブルマルチ状態とした内容と同様である。例えばＣＰＵ１０ａは、ステップＳｔ３において、入力が検出されているクライアント信号数と入力が検出されていないクライアント信号数が複数かつ同数である場合、接続状態をダブルマルチ状態とし、それ以外の場合、接続状態をマルチ状態とする。
【0125】
このように、スイッチ回路１６ａは、クライアント信号Ｓａ～Ｓｄのうち、入力が検出されていないクライアント信号数と、入力が検出されているクライアント信号数が複数かつ同数である場合、入力が検出されていないクライアント信号Ｓｂ，Ｓｄの各々に代えて、入力が検出されているクライアント信号Ｓａ，Ｓｃに含まれるビット列Ｄａ，Ｄｃを個別に選択する。
【0126】
したがって、光変調器１９ａの変調速度が、図９に示される場合の半分となり、周波数帯域の無駄が抑えられる。
【0127】
（第３実施例）
第１実施例において、ＤＳＰ１７が、例えば、オーバヘッド（ＯＨ:Over Head）やＦＥＣ（Forward Error Correction）などのビット列Ｄａ，Ｄｂの制御に関する制御ビットをビット列Ｄａ，Ｄｂに付与する場合、スイッチ回路１６の接続状態がマルチ状態であれば、２つのビット列Ｄａに別々の制御ビットが付与されてしまう。この場合、マッピング部１７０に同期して入力される２つのビット列Ｄａの各制御ビットが相違するため、光信号Ｓｏの周波数帯域ＳＰ１～ＳＰ３が削減されない。
第１実施例において、ＤＳＰ１７が、例えば、オーバヘッド（ＯＨ:Over Head）やＦＥＣ（Forward Error Correction）などのビット列Ｄａ，Ｄｂの制御に関する制御ビットをビット列Ｄａ，Ｄｂに付与する場合、スイッチ回路１６の接続状態がマルチ状態であれば、２つのビット列Ｄａに別々の制御ビットが付与されてしまう。この場合、マッピング部１７０に同期して入力される２つのビット列Ｄａの各制御ビットが相違するため、光信号Ｓｏの周波数帯域ＳＰ１～ＳＰ３が削減されない。
【0128】
そこで、本例のＤＳＰ１７は、以下に述べるように、スイッチ回路１６の接続状態がマルチ状態である場合、２つのビット列Ｄａに同一の制御ビットを付与する。
【0129】
【0130】
ＤＳＰ１７は、マッピング部１７０及びＯＨ／ＦＥＣ付与部１７１を有する。ＯＨ／ＦＥＣ付与部１７１は、マッピング部１７０の前段に設けられ、ビット列Ｄａ，Ｄｂにオーバヘッド及びＦＥＣの制御ビットを付与する。なお、ＯＨ／ＦＥＣ付与部１７１は付与部及び付与手段の一例である。
【0131】
ＯＨ／ＦＥＣ付与部１７１は、オーバヘッド及びＦＥＣの制御ビットをビット列Ｄａ，Ｄｂの所定位置に挿入する挿入部１７１ａ，１７１ｂを有する。ＯＨ／ＦＥＣ付与部１７１は、ポートｃ，ｄからのビット列Ｄａ，Ｄｂを、ＣＰＵ１０からの制御に従って経路Ｒａ，Ｒｂに沿って挿入部１７１ａ，１７１ｂにそれぞれ入力する。
【0132】
挿入部１７１ａ，１７１ｂは、互いに異なる値の制御ビットを生成する。このため、ビット列Ｄａ，Ｄｂには互いに異なる値の制御ビットが付与される。
【0133】
ＣＰＵ１０は、一方のクライアント信号Ｓｂの入力が検出されていない場合、スイッチ回路１６をマルチ状態に制御し、ポートｄからのビット列Ｄｂの経路Ｒｂを切り替える。
【0134】
【0135】
本例では、一方のクライアントＩＦモジュール１４ｂが未実装である場合を挙げるが、クライアントＩＦモジュール１４ｂが非運用状態である場合も以下と同様の動作により経路Ｒｂが切り替えられる。ＣＰＵ１０は、接続情報に基づき、クライアント信号Ｓａが入力され、クライアント信号Ｓｂが入力されていないことを検出する。このため、ＣＰＵ１０は、上述したように、スイッチ回路１６の接続状態をストレート状態に制御する。
【0136】
また、ＣＰＵ１０は、一方の挿入部１７１ｂを経由する経路Ｒｂを、他方の挿入部１７１ａを経由する経路Ｒａに切り替える。このため、ポートｄからのビット列Ｄａは、ポートｃからのビット列Ｄａと同じ挿入部１７１ａに入力される。したがって、ポートｃ，ｄからの各ビット列Ｄａには、共通の制御ビットが付与される。
【0137】
【0138】
ＣＰＵ１０は、未実装及び非運用状態のクライアントＩＦモジュール１４ａ，１４ｂが存在しない場合（ステップＳｔ２のＮｏ、ステップＳｔ５のＮｏ）、スイッチ回路１６の接続状態をストレート状態に制御する（ステップＳｔ６）。次にＣＰＵ１０は、挿入部１７１ａ，１７１ｂをそれぞれ通る経路Ｒａ，Ｒｂを設定する（ステップＳｔ８）。
【0139】
また、ＣＰＵ１０は、未実装または非運用状態のクライアントＩＦモジュール１４ａ，１４ｂが存在する場合（ステップＳｔ２のＹｅｓ、ステップＳｔ５のＹｅｓ）、スイッチ回路１６の接続状態をマルチ状態に制御する（ステップＳｔ３）。次にＣＰＵ１０は、共通の挿入部１７１ａを通る２つの経路Ｒａ，Ｒｂ’を設定する（ステップＳｔ７）。
【0140】
このようにして、ＣＰＵ１０は、挿入部１７１ａ，１７１ｂの経路Ｒａ，Ｒｂ，Ｒｂ’を切り替える。
【0141】
このように、ＯＨ／ＦＥＣ付与部１７１は、クライアント信号Ｓａ，Ｓｂの入力の検出結果に基づき、入力が検出されていないクライアント信号Ｓｂに代えて選択された他のクライアント信号Ｓａに含まれるビット列Ｄａに共通の制御ビットを付与する。このため、マッピング部１７０に入力される２つのビット列Ｄａの値を同一とすることができる。したがって、光変調器１９ａの変調速度が低下して、周波数帯域の無駄が抑えられる。
【0142】
なお、本例では、クライアント信号Ｓｂの入力が検出されていない場合を挙げたが、他のクライアント信号Ｓａの入力が検出されていない場合、ＣＰＵ１０は、上記と同じ手法により、ポートｃからのビット列Ｄａが、ポートｄからのビット列Ｄａと同じ挿入部１７１ｂに入力されるように経路Ｒａを切り替える。
【0143】
また、本例では、第１実施例のＤＳＰ１７にＯＨ／ＦＥＣ付与部１７１を追加した構成を挙げたが、これに限定されない。例えば、第２実施例のＤＳＰ１７にＯＨ／ＦＥＣ付与部１７１を設けた場合でも、上記と同様の手法によりビット列Ｄａ～Ｄｄに共通の制御ビットを付与することができる。
【0144】
なお、上記の各例では、スイッチ回路１６，１６ａ及びＤＳＰ１７の制御手段としてＣＰＵ１０，１０ａを挙げたが、ＣＰＵ１０，１０ａに代えて、またはＣＰＵ１０，１０ａとともに、例えばＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specified Integrated Circuit）などのハードウェアから構成される回路が用いられてもよい。
【0145】
上述した実施形態は本発明の好適な実施の例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形して実施可能である。
【0146】
なお、以上の説明に関して更に以下の付記を開示する。
（付記１） 多値変調方式の多値度に応じたビット数ごとに、複数のビット列の各々を所定の順序でシンボルにマッピングし、前記シンボルに応じたシンボル情報を生成する生成部と、
前記多値変調方式に基づき、前記シンボル情報に応じて光を変調する変調部と、
複数のデータ信号の入力をそれぞれ検出する検出部と、
前記複数のデータ信号の入力の検出結果に基づき、前記複数のビット列を選択する選択部とを有し、
前記選択部は、前記複数のデータ信号の各々の入力が検出されている場合、前記複数のデータ信号の各々に含まれるビット列を選択し、前記複数のデータ信号の少なくとも１つの入力が検出されていない場合、前記所定の順序で同一の前記シンボル情報が連続して生成されるように、入力が検出されていないデータ信号に代えて、入力が検出されているデータ信号に含まれるビット列を選択することを特徴とする伝送装置。
（付記２） 前記選択部は、前記複数のビット列を複数の出力ポートから前記生成部にそれぞれ出力し、前記複数のデータ信号の少なくとも１つの入力が検出されていない場合、前記複数の出力ポートのうち、前記入力が検出されているデータ信号に含まれるビット列を少なくとも２つの出力ポートから出力することを特徴とする付記１に記載の伝送装置。
（付記３） 前記選択部は、前記複数のデータ信号のうち、前記入力が検出されていないデータ信号の数と、前記入力が検出されているデータ信号の数が複数かつ同数である場合、前記入力が検出されていないデータ信号の各々に代えて、前記入力が検出されているデータ信号に含まれるビット列を個別に選択することを特徴とする付記１または２に記載の伝送装置。
（付記４） 前記検出部は、前記複数のデータ信号の各々の入力元の装置が前記伝送装置に実装されているか否かを判定することにより前記複数のデータ信号の入力をそれぞれ検出することを特徴とする付記１乃至３の何れかに記載の伝送装置。
（付記５） 前記検出部は、前記複数のデータ信号の各々の入力元の装置が運用状態であるか否かを判定することにより前記複数のデータ信号の入力をそれぞれ検出することを特徴とする付記１乃至４の何れかに記載の伝送装置。
（付記６） 前記複数のビット列の制御に関する制御ビットを前記複数のビット列にそれぞれ付与する付与部を有し、
前記付与部は、前記複数のデータ信号の入力の検出結果に基づき、前記複数のビット列のうち、前記入力が検出されていないデータ信号に代えて選択された他のデータ信号に含まれるビット列に共通の前記制御ビットを付与することを特徴とする付記１乃至５の何れかに記載の伝送装置。
（付記７） 多値変調方式の多値度に応じたビット数ごとに、複数のビット列の各々を所定の順序でシンボルにマッピングし、前記シンボルに応じたシンボル情報を生成し、
前記多値変調方式に基づき、前記シンボル情報に応じて光を変調し、
複数のデータ信号の入力をそれぞれ検出し、
前記複数のデータ信号の入力の検出結果に基づき、前記複数のビット列を選択し、
前記複数のビット列の選択手段は、
前記複数のデータ信号の各々の入力が検出されている場合、前記複数のデータ信号の各々に含まれるビット列を選択し、
前記複数のデータ信号の少なくとも１つの入力が検出されていない場合、前記所定の順序で同一の前記シンボル情報が連続して生成されるように、入力が検出されていないデータ信号に代えて、入力が検出されているデータ信号に含まれるビット列を選択することを特徴とする伝送方法。
（付記８） 前記選択手段は、前記複数のビット列を複数の出力ポートから前記シンボルの生成手段にそれぞれ出力し、前記複数のデータ信号の少なくとも１つの入力が検出されていない場合、前記複数の出力ポートのうち、前記入力が検出されているデータ信号に含まれるビット列を少なくとも２つの出力ポートから出力することを特徴とする付記７に記載の伝送方法。
（付記９） 前記選択手段は、前記複数のデータ信号のうち、前記入力が検出されていないデータ信号の数と、前記入力が検出されているデータ信号の数が複数かつ同数である場合、前記入力が検出されていないデータ信号の各々に代えて、前記入力が検出されているデータ信号に含まれるビット列を個別に選択することを特徴とする付記７または８に記載の伝送方法。
（付記１０） 前記複数のデータ信号の検出手段は、前記複数のデータ信号の各々の入力元の装置が、前記伝送方法を行う伝送装置に実装されているか否かを判定することにより前記複数のデータ信号の入力をそれぞれ検出することを特徴とする付記７乃至９の何れかに記載の伝送方法。
（付記１１） 前記複数のデータ信号の検出手段は、前記複数のデータ信号の各々の入力元の装置が運用状態であるか否かを判定することにより前記複数のデータ信号の入力をそれぞれ検出することを特徴とする付記７乃至１０の何れかに記載の伝送方法。
（付記１２） 前記複数のビット列の制御に関する制御ビットを前記複数のビット列にそれぞれ付与し、
前記制御ビットの付与手段は、前記複数のデータ信号の入力の検出結果に基づき、前記複数のビット列のうち、前記入力が検出されていないデータ信号に代えて選択された他のデータ信号に含まれるビット列に共通の前記制御ビットを付与することを特徴とする付記７乃至１１の何れかに記載の伝送方法。
（付記１） 多値変調方式の多値度に応じたビット数ごとに、複数のビット列の各々を所定の順序でシンボルにマッピングし、前記シンボルに応じたシンボル情報を生成する生成部と、
前記多値変調方式に基づき、前記シンボル情報に応じて光を変調する変調部と、
複数のデータ信号の入力をそれぞれ検出する検出部と、
前記複数のデータ信号の入力の検出結果に基づき、前記複数のビット列を選択する選択部とを有し、
前記選択部は、前記複数のデータ信号の各々の入力が検出されている場合、前記複数のデータ信号の各々に含まれるビット列を選択し、前記複数のデータ信号の少なくとも１つの入力が検出されていない場合、前記所定の順序で同一の前記シンボル情報が連続して生成されるように、入力が検出されていないデータ信号に代えて、入力が検出されているデータ信号に含まれるビット列を選択することを特徴とする伝送装置。
（付記２） 前記選択部は、前記複数のビット列を複数の出力ポートから前記生成部にそれぞれ出力し、前記複数のデータ信号の少なくとも１つの入力が検出されていない場合、前記複数の出力ポートのうち、前記入力が検出されているデータ信号に含まれるビット列を少なくとも２つの出力ポートから出力することを特徴とする付記１に記載の伝送装置。
（付記３） 前記選択部は、前記複数のデータ信号のうち、前記入力が検出されていないデータ信号の数と、前記入力が検出されているデータ信号の数が複数かつ同数である場合、前記入力が検出されていないデータ信号の各々に代えて、前記入力が検出されているデータ信号に含まれるビット列を個別に選択することを特徴とする付記１または２に記載の伝送装置。
（付記４） 前記検出部は、前記複数のデータ信号の各々の入力元の装置が前記伝送装置に実装されているか否かを判定することにより前記複数のデータ信号の入力をそれぞれ検出することを特徴とする付記１乃至３の何れかに記載の伝送装置。
（付記５） 前記検出部は、前記複数のデータ信号の各々の入力元の装置が運用状態であるか否かを判定することにより前記複数のデータ信号の入力をそれぞれ検出することを特徴とする付記１乃至４の何れかに記載の伝送装置。
（付記６） 前記複数のビット列の制御に関する制御ビットを前記複数のビット列にそれぞれ付与する付与部を有し、
前記付与部は、前記複数のデータ信号の入力の検出結果に基づき、前記複数のビット列のうち、前記入力が検出されていないデータ信号に代えて選択された他のデータ信号に含まれるビット列に共通の前記制御ビットを付与することを特徴とする付記１乃至５の何れかに記載の伝送装置。
（付記７） 多値変調方式の多値度に応じたビット数ごとに、複数のビット列の各々を所定の順序でシンボルにマッピングし、前記シンボルに応じたシンボル情報を生成し、
前記多値変調方式に基づき、前記シンボル情報に応じて光を変調し、
複数のデータ信号の入力をそれぞれ検出し、
前記複数のデータ信号の入力の検出結果に基づき、前記複数のビット列を選択し、
前記複数のビット列の選択手段は、
前記複数のデータ信号の各々の入力が検出されている場合、前記複数のデータ信号の各々に含まれるビット列を選択し、
前記複数のデータ信号の少なくとも１つの入力が検出されていない場合、前記所定の順序で同一の前記シンボル情報が連続して生成されるように、入力が検出されていないデータ信号に代えて、入力が検出されているデータ信号に含まれるビット列を選択することを特徴とする伝送方法。
（付記８） 前記選択手段は、前記複数のビット列を複数の出力ポートから前記シンボルの生成手段にそれぞれ出力し、前記複数のデータ信号の少なくとも１つの入力が検出されていない場合、前記複数の出力ポートのうち、前記入力が検出されているデータ信号に含まれるビット列を少なくとも２つの出力ポートから出力することを特徴とする付記７に記載の伝送方法。
（付記９） 前記選択手段は、前記複数のデータ信号のうち、前記入力が検出されていないデータ信号の数と、前記入力が検出されているデータ信号の数が複数かつ同数である場合、前記入力が検出されていないデータ信号の各々に代えて、前記入力が検出されているデータ信号に含まれるビット列を個別に選択することを特徴とする付記７または８に記載の伝送方法。
（付記１０） 前記複数のデータ信号の検出手段は、前記複数のデータ信号の各々の入力元の装置が、前記伝送方法を行う伝送装置に実装されているか否かを判定することにより前記複数のデータ信号の入力をそれぞれ検出することを特徴とする付記７乃至９の何れかに記載の伝送方法。
（付記１１） 前記複数のデータ信号の検出手段は、前記複数のデータ信号の各々の入力元の装置が運用状態であるか否かを判定することにより前記複数のデータ信号の入力をそれぞれ検出することを特徴とする付記７乃至１０の何れかに記載の伝送方法。
（付記１２） 前記複数のビット列の制御に関する制御ビットを前記複数のビット列にそれぞれ付与し、
前記制御ビットの付与手段は、前記複数のデータ信号の入力の検出結果に基づき、前記複数のビット列のうち、前記入力が検出されていないデータ信号に代えて選択された他のデータ信号に含まれるビット列に共通の前記制御ビットを付与することを特徴とする付記７乃至１１の何れかに記載の伝送方法。
【符号の説明】
【0147】
１ 送信器
１０，１０ａ ＣＰＵ
１４，１４ａ インターフェース回路
１６，１６ａ スイッチ回路
１７ ＤＳＰ
１８ レーザダイオード
１９，１９ａ 光変調器
１７０，１７０ａ マッピング部
１７１ ＯＨ／ＦＥＣ付与部
１０，１０ａ ＣＰＵ
１４，１４ａ インターフェース回路
１６，１６ａ スイッチ回路
１７ ＤＳＰ
１８ レーザダイオード
１９，１９ａ 光変調器
１７０，１７０ａ マッピング部
１７１ ＯＨ／ＦＥＣ付与部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】