特許 7302814 半導体発光素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-06-26

(45)【発行日】2023-07-04

(54)【発明の名称】半導体発光素子

(51)【国際特許分類】

   H01S 5/343 20060101AFI20230627BHJP

   H01L 21/205 20060101ALI20230627BHJP

【ＦＩ】

H01S5/343 610

H01L21/205

【請求項の数】 5

(21)【出願番号】P 2019118844

(22)【出願日】2019-06-26

(65)【公開番号】P2021005639

(43)【公開日】2021-01-14

【審査請求日】2022-05-18

【国等の委託研究の成果に係る記載事項】（出願人による申告）平成３０年度、文部科学省、科学技術試験研究委託事業「省エネルギー社会の実現に資する次世代半導体研究開発（レーザーデバイス・システム領域）」、産業技術力強化法第１９条の適用を受ける特許出願

(73)【特許権者】

【識別番号】000102212

【氏名又は名称】ウシオ電機株式会社

(73)【特許権者】

【識別番号】599002043

【氏名又は名称】学校法人 名城大学

(74)【代理人】

【識別番号】110000729

【氏名又は名称】弁理士法人ユニアス国際特許事務所

(72)【発明者】

【氏名】三好 晃平

(72)【発明者】

【氏名】竹内 哲也

(72)【発明者】

【氏名】上山 智

(72)【発明者】

【氏名】岩谷 素顕

(72)【発明者】

【氏名】赤▲崎▼ 勇

【審査官】村井 友和

(56)【参考文献】

【文献】米国特許第０９８３７７９３（ＵＳ，Ｂ１）

【文献】米国特許出願公開第２０１０／０１２７２３６（ＵＳ，Ａ１）

【文献】特開２００９－２７７８４４（ＪＰ，Ａ）

【文献】国際公開第２０１７／０１７９２８（ＷＯ，Ａ１）

【文献】特開２０１２－２０９３５２（ＪＰ，Ａ）

【文献】特開２００３－１９８０４５（ＪＰ，Ａ）

【文献】特表２００８－５１８４４０（ＪＰ，Ａ）

【文献】韓国公開特許第１０－２００６－００４５４８３（ＫＲ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｓ ５／００－５／５０

(57)【特許請求の範囲】

【請求項1】

ＧａＮ基板の主面上に窒化物半導体層が形成されてなる、半導体発光素子であって、
前記ＧａＮ基板の前記主面の上層に形成され、ｎ型窒化物半導体からなる第一半導体層と、
前記第一半導体層の上層に形成され、窒化物半導体からなる活性層と、
前記活性層の上層に形成され、ｐ型窒化物半導体からなる第二半導体層と、
前記第二半導体層の上層に形成され、前記第一半導体層よりも高濃度のｎ型不純物と、前記第二半導体層よりも高濃度のｐ型不純物とが含有された、窒化物半導体からなる第三半導体層と、
前記第三半導体層の上面に接触して形成され、Ｉｎを含むｎ型窒化物半導体からなる第四半導体層とを備えたことを特徴とする、半導体発光素子。

【請求項2】

前記第三半導体層から前記第四半導体層の上面に達する内部欠陥を有し、
前記内部欠陥の密度は、前記ＧａＮ基板に含まれる結晶欠陥の密度よりも高いことを特徴とする、請求項１に記載の半導体発光素子。

【請求項3】

前記第四半導体層は、Ｉｎの組成比率ｘ１が１５％以上、２１％以下のＡｌＩｎＮ、又は、Ｉｎの組成比率ｘ１が１５％以上、１８％以下で、且つＡｌの組成比率ｙ１が７０％以上、８２％以下であるＡｌＧａＩｎＮ（ただし、ｘ１＋ｙ１≦１００％）で構成されることを特徴とする、請求項１又は２に記載の半導体発光素子。

【請求項4】

前記活性層と前記第二半導体層との間に形成され、前記第二半導体層よりも屈折率の高い窒化物半導体からなる第五半導体層を備え、
前記活性層は、前記ＧａＮ基板の前記主面に非平行な平面であって、前記活性層で生成された光を出射する光出射面を有し、
前記第二半導体層、前記第三半導体層、及び前記第四半導体層を含む積層体を、前記光出射面に平行な平面で切断したときの、前記ＧａＮ基板の前記主面に平行な方向に係る幅は、前記第五半導体層を前記光出射面に平行な平面で切断したときの前記幅の最大値よりも小さいことを特徴とする、請求項１～３のいずれか１項に記載の半導体発光素子。

【請求項5】

前記第五半導体層は、第一領域と、前記第一領域よりも前記第二半導体層に近い位置に配置され前記光出射面に平行な平面で切断したときの前記幅が前記第一領域よりも狭い第二領域とを有することを特徴とする、請求項４に記載の半導体発光素子。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体発光素子に関し、特にＧａＮ基板上に窒化物半導体層が形成されてなる半導体発光素子に関する。

【背景技術】

【0002】

ＧａＮ基板の主面上にｎ型半導体層、活性層、及びｐ型半導体層がこの順に積層されてなる半導体発光素子は、これまでに多くの開発が進められてきている（例えば、下記特許文献１，２参照）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１４－１９２４７５号公報

【文献】特開２０１２－１８６３３０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

半導体発光素子としてのレーザダイオード素子（以下、「ＬＤ素子」と記載する。）を構成する場合、光出力を高めるためには、対向する一対の端面によって形成される共振器内に多くの光を閉じ込めることが必要となる。このためには、活性層に近接する半導体層を厚く積むことが必要となる。

【0005】

ここで、半導体層を窒化物半導体で構成する場合、ｐ型半導体層の抵抗率が比較的高くなることが問題となる。例えば、ｎ型ＧａＮの抵抗率は０．０１Ω・ｃｍ以下であるのに対し、ｐ型ＧａＮは１Ω・ｃｍ程度もあり、１００倍以上の差が生じる。このため、ｐ型半導体層を厚く積むと、抵抗値が高くなり動作電圧が上昇してしまう。なお、赤外光を発するＧａＡｓ系の発光素子においては、ｐ型ＧａＡｓもｎ型ＧａＡｓも共に抵抗率が０．０１Ω・ｃｍ以下であるため、上記のような問題は生じない。

【0006】

かかる事情により、従来の窒化物半導体からなるＬＤ素子は、ｎ型半導体層については、閉じ込める光の量を多く確保するために、例えば膜厚１μｍ以上、４μｍ以下程度まで厚膜化しつつ、ｐ型半導体層については、抵抗上昇を抑制する観点から、ｎ型半導体層よりも薄い、膜厚４００ｎｍ以上、６００ｎｍ以下程度で形成されるのが一般的であった。

【0007】

しかし、大幅な駆動電圧の上昇を伴うことなく、光出力を更に高めたＬＤ素子が、今後、市場から要求されることが想定される。本発明は、かかる課題に着目し、駆動電圧の上昇を抑制しつつも、活性層を挟む積層方向に多くの光を閉じ込めることのできる、新規な構造の半導体発光素子を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明は、ＧａＮ基板の主面上に窒化物半導体層が形成されてなる、半導体発光素子であって、
前記ＧａＮ基板の前記主面の上層に形成され、ｎ型窒化物半導体からなる第一半導体層と、
前記第一半導体層の上層に形成され、窒化物半導体からなる活性層と、
前記活性層の上層に形成され、ｐ型窒化物半導体からなる第二半導体層と、
前記第二半導体層の上層に形成され、前記第一半導体層よりも高濃度のｎ型不純物と、前記第二半導体層よりも高濃度のｐ型不純物とが含有された窒化物半導体からなる第三半導体層と、
前記第三半導体層の上層に形成され、Ｉｎを含むｎ型窒化物半導体からなる第四半導体層とを備えたことを特徴とする。

【0009】

上記半導体発光素子は、ｐ型の第二半導体層が、ｎ型の第一半導体層と、ｎ型の第四半導体層とによって挟まれるように配置されている。このため、第一半導体層側を負、第四半導体層側を正となるように電圧が印加されると、第二半導体層と第四半導体層との間に逆バイアスが印加される。

【0010】

ここで、第二半導体層と第四半導体層との間には、ｎ型不純物とｐ型不純物の双方が高濃度に含有された第三半導体層が配置されている。このとき、第三半導体層は、第二半導体層と第四半導体層とを区切る、ナローギャップを形成するため、逆バイアスが印加された第二半導体層の価電子帯から第三半導体層を通過して第四半導体層の伝導帯に向けて電子を移動させることができる。この結果、第四半導体層から第二半導体層に向かって、すなわち、ｎ型半導体層からｐ型半導体層に向かって電流を流すことができる。

【0011】

第二半導体層から電子が引き抜かれることで、第二半導体層には正孔が生じ、この正孔が活性層に向かって流れる。この結果、第一半導体から供給された電子と、第二半導体層側から供給された正孔とが活性層内で再結合し、発光する。

【0012】

このことは、活性層に供給するための正孔の供給源を、ｐ型半導体層ではなくｎ型半導体層に置き換えられることを意味する。正孔は、電子に比べて有効質量が大きく、移動度が低い。すなわち、正孔は電子よりも電気抵抗が大きい。従って、正孔の供給源をｎ型半導体層とすることができるため、ｎ型半導体層よりも高抵抗であるｐ型半導体層の膜厚を従来よりも薄くできる一方、光を閉じ込めるための膜厚についてはｎ型半導体層（ここでは「第四半導体層」に対応する。）で確保できる。この結果、従来構造よりも動作電圧が低く、発光効率の高い発光素子が実現されると考えられる。

【0013】

ところで、窒化物半導体層においては、ｎ型化に比べてｐ型化するのが難しいことが知られており、この理由として、マグネシウム（Ｍｇ）などのアクセプタを導入する際に利用されるガスに含まれる水素が、アクセプタの活性化を阻害しているためと考えられている。そこで、従来の窒化物半導体層を含む発光素子においては、ｐ型半導体層を成長させる際に、活性化のためのアニール処理が一般的に行われる。このアニール処理によって水素を離脱させて正孔を生じさせ、活性化（ｐ型化）が実現される。

【0014】

従来の半導体発光素子においては、ｎ型半導体層、活性層、及びｐ型半導体層の積層体をエピタキシャル成長させた後、アニール処理が実行されていた。すなわち、アニール処理を実行する際には、ｐ型半導体層は上面に露出されている状態であるため、水素を容易に離脱させることが可能であった。

【0015】

ところが、ｐ型半導体層を挟むように複数のｎ型半導体層を形成する場合、エピタキシャル成長工程の実行後においては、ｐ型半導体層は積層方向に関して他の層にサンドイッチされている。このため、かかる状況でアニール処理を行っても、水素を充分に離脱させることができない。

【0016】

また、第二半導体層を形成した直後にエピタキシャル成長を停止してｐ型化のためのアニール処理を行った後、再びエピタキシャル成長を継続させることで、第四半導体層を形成する方法も考えられる。しかし、ｎ型の第四半導体層を成長させる際には原料ガスとしてアンモニアが利用されるところ、このアンモニア由来の水素が第二半導体層内の格子に取り込まれて、正孔の生成が阻害される可能性があるため、この方法は採用できない。

【0017】

本発明に係る半導体発光素子によれば、ｎ型半導体層を構成する第四半導体層は、Ｉｎを含んでなる。ａ軸の格子定数は、ＧａＮが３．１８９Åであり、ＩｎＮが３．５４８Åである。つまり、Ｉｎを含むｎ型窒化物半導体によって第四半導体層を形成することで、ＧａＮ基板と比較して、ａ軸方向、すなわちｃ面に対して平行な方向に係る格子定数が大きくなる。この結果、第四半導体層を成長させる際に、第四半導体層に対して圧縮応力が働き、歪みを解放するためのピットが形成される。

【0018】

よって、第四半導体層を成長させた後にアニール処理を行っても、第四半導体層内に形成されているピットを通じて、第三半導体層内の水素を外部に離脱させることができる。この結果、第三半導体層のｐ型化率（活性化率）を向上することができ、動作電圧を低下できる。

【0019】

前記第三半導体層は、逆バイアスが印加された状態で電子が移動可能なナローギャップを形成することのできる程度に、高濃度のｎ型不純物と高濃度のｐ型不純物が含有されていればよい。具体的には、前記第三半導体層は、ｎ型不純物としてのＳｉ及びｐ型不純物としてのＭｇが、共に１×１０²⁰／ｃｍ³以上含有されているものとしても構わない。

【0020】

前記半導体発光素子は、前記第三半導体層から前記第四半導体層の上面に達する内部欠陥を有し、
前記内部欠陥の密度は、前記ＧａＮ基板に含まれる結晶欠陥の密度よりも高いものとしても構わない。

【0021】

前記第四半導体層は、ａ軸方向に関して前記ＧａＮ基板よりも格子定数が大きく、Ｉｎ及びＡｌを含むｎ型窒化物半導体からなるものとしても構わない。

【0022】

ＧａＮと比較すると、ＩｎＧａＮは屈折率が高い一方で、ＡｌＩｎＮは屈折率が低い。このため、第四半導体層をＩｎ及びＡｌを含むｎ型窒化物半導体層で形成することで、第四半導体層と活性層の間の領域に光を多く閉じ込めることができる。

【0023】

好ましくは、前記第四半導体層は、Ｉｎの組成比率が１５％以上、２１％以下のＡｌＩｎＮであるか、又は、Ｉｎの組成比率ｘ１が１５％以上、１８％以下で、且つ、Ａｌの組成比率ｙ１が７０％以上、８２％以下であるＡｌＧａＩｎＮ（ただし、ｘ１＋ｙ１≦１００％）で構成される。

【0024】

前記半導体発光素子は、前記活性層と前記第二半導体層との間に形成され、前記第二半導体層よりも屈折率の高い窒化物半導体からなる第五半導体層を備え、
前記活性層は、前記ＧａＮ基板の前記主面に非平行な平面であって、前記活性層で生成された光を出射する光出射面を有し、
前記第二半導体層、前記第三半導体層、及び前記第四半導体層を含む積層体を、前記光出射面に平行な平面で切断したときの、前記ＧａＮ基板の前記主面に平行な方向に係る幅は、前記第五半導体層を前記光出射面に平行な平面で切断したときの前記幅の最大値よりも小さいものとしても構わない。

【0025】

かかる構成によれば、前記第二半導体層、前記第三半導体層、及び前記第四半導体層を含む積層体の幅が、第五半導体層の幅の最大値よりも狭くなっている。かかる構造を実現するためには、第四半導体層までエピタキシャル成長させた後、少なくとも第二半導体層の面が露出するように、前記積層体の幅を狭めるためのエッチング処理が行われる。よって、このエッチング処理の後にアニール処理が実行されることで、第二半導体層が露出する領域が確保されているため、第二半導体層内の水素をより離脱させやすくなる。

【0026】

前記第五半導体層は、第一領域と、前記第一領域よりも前記第二半導体層に近い位置に配置され前記光出射面に平行な平面で切断したときの前記幅が前記第一領域よりも狭い第二領域とを有するものとしても構わない。

【0027】

かかる構成を実現するためには、第四半導体層までエピタキシャル成長させた後にエッチング処理が行われる。このとき、第二半導体層の面のうち、ＧａＮ基板の主面に対して非平行な面（側面）の一部が露出する。よって、このエッチング処理の後にアニール処理が実行されることで、第二半導体層が露出する領域が確保されているため、第二半導体層内の水素をより離脱させやすくなる。

【0028】

前記半導体発光素子は、レーザダイオード素子（ＬＤ素子）又はスーパールミネッセントダイオード素子（ＳＬＤ素子）であるものとしても構わない。

【発明の効果】

【0029】

本発明の半導体発光素子によれば、駆動電圧の上昇を抑制しつつも、活性層を含む積層方向に多くの光を閉じ込めることができる。

【図面の簡単な説明】

【0030】

【図1】本発明の半導体発光素子の一実施形態の構造を模式的に示す断面図である。

【図2】図１の一部拡大図である。

【図3】本発明の半導体発光素子の製造方法を説明するための、一工程における断面図である。

【図4】本発明の半導体発光素子の製造方法を説明するための、一工程における断面図である。

【図5】ステップＳ２が完了した時点におけるエピタキシャル層の模式的な一部拡大断面図である。

【図6】ステップＳ２が完了した時点におけるエピタキシャル層の表面を原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）によって撮影した写真である。

【図7】本発明の半導体発光素子の製造方法を説明するための、一工程における断面図である。

【図8】本発明の半導体発光素子の製造方法を説明するための、一工程における断面図である。

【図9】本発明の半導体発光素子の製造方法を説明するための、一工程における断面図である。

【図10】本発明の半導体発光素子の製造方法を説明するための、一工程における断面図である。

【図11】実施例１－１と比較例１－１の両者の素子に対して実際に電流を供給して発光させた場合の、電流密度と光出力の関係を示すグラフである。

【図12】実施例１－１と比較例１－１の両者の素子に対して実際に電流を供給したときの、電流密度と電圧の関係を示すグラフである。

【発明を実施するための形態】

【0031】

本発明に係る半導体発光素子の実施形態につき、図面を参照して説明する。なお、以下の各図面は、あくまで模式的に図示されたものであり、図面上の寸法比は、必ずしも実際の寸法比と一致しない。また、各図面間においても、寸法比は必ずしも一致しない。

【0032】

［定義］
本明細書内において、「ＡｌＧａＮ」という記述は、ＧａＮとＡｌＮの混晶であることを意味し、各組成比率が省略されたものである。「ＡｌＩｎＮ」、「ＡｌＧａＩｎＮ」などの他の記載も同様の趣旨である。

【0033】

本明細書内において、「層Ａ１の上層に層Ａ２が形成されている」という表現は、層Ａ１の面上に直接層Ａ２が形成されている場合はもちろん、層Ａ１の面上に薄膜の層Ｂ１を介して層Ａ２が形成されている場合も含む意図である。なお、ここでいう「薄膜」とは、膜厚１０ｎｍ以下の層を指し、好ましくは５ｎｍ以下の層を指す。

【0034】

［構造］
図１は、半導体発光素子の一実施形態の構造を模式的に示す断面図である。図１に示すように、半導体発光素子１は、ＧａＮ基板３と、ＧａＮ基板３の上層に形成された、第一半導体層１０、活性層５、第二半導体層２０、第三半導体層３０、及び第四半導体層４０を備える。なお、図１に示す例では、半導体発光素子１は、更に、活性層５と第二半導体層２０との間に、第五半導体層５０を備える。

【0035】

なお、以下では、ＧａＮ基板３の主面をＸＹ平面とし、ＧａＮ基板３の主面に対して半導体層が積層されている方向をＺ方向とする。すなわち、図１は、半導体発光素子１をＸＺ平面で切断したときの模式的な平面図に対応する。本実施形態において半導体発光素子１は、レーザダイオード素子（ＬＤ素子）であり、共振方向、すなわち光出射方向がＹ方向である。このとき、ＸＺ平面は光出射面に対応する。

【0036】

（第一半導体層１０）
第一半導体層１０は、ｎ型窒化物半導体からなる。第一半導体層１０は、例えばＳｉ、Ｇｅ、Ｓ、Ｓｅ、Ｓｎ、又はＴｅなどのｎ型不純物がドープされており、好ましくは、ドーパントがＳｉである。図１に示す例では、第一半導体層１０は、ｎ型ＡｌＧａＮ層１１と、ｎ型ＧａＮ層１２とを有する。

【0037】

ｎ型ＡｌＧａＮ層１１の膜厚は、０．１μｍ以上、１０μｍ以下であり、好ましくは、０．５μｍ以上、５μｍ以下である。ｎ型ＡｌＧａＮ層１１のｎ型不純物濃度は、１×１０¹⁷／ｃｍ³以上、３×１０¹⁹／ｃｍ³以下であり、好ましくは、５×１０¹⁷／ｃｍ³以上、１×１０¹⁹／ｃｍ³以下である。また、ｎ型ＡｌＧａＮ層１１のＡｌ組成比率は、０％より大きく、１０％以下であり、好ましくは、１％以上、５％以下である。

【0038】

一例として、ｎ型ＡｌＧａＮ層１１は、膜厚３μｍ、ｎ型不純物濃度５×１０¹⁸／ｃｍ³、Ａｌ組成比率３％のｎ型ＡｌＧａＮからなる。ｎ型ＡｌＧａＮ層１１は、活性層５に対してＧａＮ基板３に近い側におけるクラッド層を構成する。

【0039】

ｎ型ＧａＮ層１２の膜厚は、５０ｎｍ以上、５００ｎｍ以下であり、好ましくは、１００ｎｍ以上、３００ｎｍ以下である。ｎ型ＧａＮ層１２のｎ型不純物濃度は、２×１０¹⁶／ｃｍ³以上、１×１０¹⁹／ｃｍ³以下であり、好ましくは、１×１０¹⁷／ｃｍ³以上、１×１０¹⁸／ｃｍ³以下である。一例として、ｎ型ＧａＮ層１２は、膜厚１５０ｎｍ、ｎ型不純物濃度５×１０¹⁷／ｃｍ³のｎ型ＧａＮからなる。ｎ型ＧａＮ層１２は、活性層５に対してＧａＮ基板３に近い側におけるガイド層を構成する。

【0040】

第一半導体層１０全体としての膜厚は、１５０ｎｍ以上、１０５００ｎｍ以下であり、好ましくは、６００ｎｍ以上、５３００ｎｍ以下である。

【0041】

なお、図１に示す例では、第一半導体層１０は、ｎ型ＡｌＧａＮ層１１とｎ型ＧａＮ層１２とを有するものとして説明したが、ｎ型ＡｌＧａＮ層１１に替えて、ｎ型ＡｌＩｎＮ層、ｎ型ＩｎＧａＮ層、及びｎ型ＡｌＩｎＧａＮ層の少なくともいずれか１種の層を含む構造であっても構わない。また、ｎ型ＧａＮ層１２は必ずしも備えなくても構わないし、第一半導体層１０全体としてｎ型半導体層として機能する限りにおいて、ｎ型ＧａＮ層１２に替えてアンドープのＧａＮ層としても構わない。

【0042】

（活性層５）
活性層５は、窒化物半導体からなり、第一半導体層１０の上層に形成されている。活性層５は、量子井戸構造を有し、多重量子井戸構造でも単一量子井戸構造でも構わないが、好ましくは多重量子井戸構造である。

【0043】

活性層５を構成する材料によって、半導体発光素子１の発光波長が決定される。一例として、活性層５は、Ｉｎ組成比率が０．１％以上、３０％以下の膜厚１０ｎｍのＩｎＧａＮからなる井戸層と、井戸層よりもバンドギャップエネルギーが大きく、Ｉｎ組成比率が０．１％以上、５％以下の膜厚１０ｎｍのＩｎＧａＮからなる障壁層とが、２周期繰り返されて形成される。ただし、活性層５を構成する材料や膜厚、周期数は、適宜設定される。

【0044】

（第五半導体層５０）
図１に示す半導体発光素子１においては、活性層５と後述する第二半導体層２０との間に、第五半導体層５０を備える。この第五半導体層５０は、活性層５に対してＧａＮ基板３から遠い側におけるガイド層を構成する。

【0045】

本実施形態において、第五半導体層５０は、アンドープのＧａＮ層からなる。また、第五半導体層５０の膜厚は、２０ｎｍ以上、１０００ｎｍ以下であり、好ましくは、５０ｎｍ以上、５００ｎｍ以下である。

【0046】

なお、この第五半導体層５０は、ｐ型不純物がドープされていても構わない。この場合、第五半導体層５０のｐ型不純物濃度は、例えば、５×１０¹⁷／ｃｍ³以上、３×１０¹⁹／ｃｍ³以下である。

【0047】

（第二半導体層２０）
半導体発光素子１は、活性層５の上層に第二半導体層２０を有する。第二半導体層２０は、ｐ型窒化物半導体からなる。第二半導体層２０は、例えばＭｇ、Ｂｅ、Ｚｎ、又はＣなどのｐ型不純物がドープされており、好ましくは、ドーパントがＭｇである。図１に示す例では、第二半導体層２０は、電子ブロック層を形成するｐ型ＡｌＧａＮ層２１と、クラッド層の一部を形成するｐ型ＡｌＧａＮ層２２とを有する。

【0048】

ｐ型ＡｌＧａＮ層２１の膜厚は、３ｎｍ以上、３０ｎｍ以下であり、好ましくは、５ｎｍ以上、２０ｎｍ以下である。ｐ型ＡｌＧａＮ層２１のｐ型不純物濃度は、１×１０¹⁸／ｃｍ³以上、５×１０¹⁹／ｃｍ³以下であり、好ましくは、５×１０¹⁸／ｃｍ³以上、３×１０¹⁹／ｃｍ³以下である。また、ｐ型ＡｌＧａＮ層２１のＡｌ組成比率は、５％以上、５０％以下であり、好ましくは、１０％以上、３０％以下である。

【0049】

一例として、ｐ型ＡｌＧａＮ層２１は、膜厚１０ｎｍ、ｐ型不純物濃度１×１０¹⁹／ｃｍ³、Ａｌ組成比率１２％のｐ型ＡｌＧａＮからなる。ｐ型ＡｌＧａＮ層２１は、活性層５内で正孔と再結合されなかった電子が、ｐ型ＡｌＧａＮ層２２側へとオーバーフローするのを抑制するための電子ブロック層を構成する。

【0050】

ｐ型ＡｌＧａＮ層２２の膜厚は、１００ｎｍ以上、１０００ｎｍ以下であり、好ましくは、３００ｎｍ以上、８００ｎｍ以下である。ｐ型ＡｌＧａＮ層２２のｐ型不純物濃度は、１×１０¹⁷／ｃｍ³以上、５×１０¹⁹／ｃｍ³以下であり、好ましくは、１×１０¹⁸／ｃｍ³以上、３×１０¹⁹／ｃｍ³以下である。また、ｐ型ＡｌＧａＮ層２２のＡｌ組成比率は、０．１％以上、１０％以下であり、好ましくは、１％以上、７％以下である。

【0051】

一例として、ｐ型ＡｌＧａＮ層２２は、膜厚５００ｎｍ、ｐ型不純物濃度１×１０¹⁹／ｃｍ³、Ａｌ組成比率３％のｐ型ＡｌＧａＮからなる。ｐ型ＡｌＧａＮ層２２は、活性層５に対してＧａＮ基板３から遠い側におけるクラッド層の一部を構成する。

【0052】

なお、図１には図示されていないが、第二半導体層２０は、後述する第三半導体層３０との境界領域に、膜厚１０ｎｍ程度の薄膜のｐ型ＧａＮ層を有するものとしても構わない。

【0053】

第二半導体層２０全体としての膜厚は、好ましくは４００ｎｍ以下であり、特に好ましくは厚みが３００ｎｍ以下である。

【0054】

（第三半導体層３０）
図１に示すように、半導体発光素子１は、第二半導体層２０の上層に第三半導体層３０を有する。第三半導体層３０は、第一半導体層１０よりも高濃度のｎ型不純物と、第二半導体層２０よりも高濃度のｐ型不純物とが含有された、窒化物半導体からなり、好ましくはＧａＮ、Ａｌ組成比率が０．１％以上、５％以下のＡｌＧａＮ、又はＩｎ組成比率が０％より大きく１％以下のＩｎＧａＮである。なお、第三半導体層３０がＧａＮ又はＡｌＧａＮで構成される場合において、組成には現れない程度（不純物程度）にＩｎが含まれていても構わない。具体的には、Ｉｎが１×１０¹⁸／ｃｍ³以上、１×１０²¹／ｃｍ³以下程度に含まれていても構わない。ｎ型不純物としては、Ｓｉ、Ｇｅ、Ｓ、Ｓｅ、Ｓｎ、又はＴｅなどが利用可能であり、好ましくはＳｉである。ｐ型不純物としては、Ｍｇ、Ｂｅ、Ｚｎ、又はＣなどが利用可能であり、好ましくはＭｇである。

【0055】

第三半導体層３０は、ｎ型不純物及びｐ型不純物が、共に１×１０²⁰／ｃｍ³以上といった高濃度でドープされている。好ましくは、ｎ型不純物濃度及びｐ型不純物濃度は、１×１０²⁰／ｃｍ³以上、３×１０²¹／ｃｍ³以下である。また、第三半導体層３０の膜厚は、２ｎｍ以上、３０ｎｍ以下であり、好ましくは、５ｎｍ以上、２０ｎｍ以下である。

【0056】

なお、第三半導体層３０は、ｎ型不純物が高濃度にドープされたＧａＮ層と、ｐ型不純物が高濃度にドープされたＧａＮ層とが積層されているものとしても構わない。ただし、この場合であっても、ｎ型不純物が高濃度にドープされた層と、ｐ型不純物が高濃度にドープされた層とが隣接して積層されるため、ｎ型不純物がｐ型層側に拡散し、同様にｐ型不純物がｎ型層側に拡散することで、両方の不純物が混在した層として形成される可能性がある。

【0057】

（第四半導体層４０）
図１に示すように、半導体発光素子１は、第三半導体層３０の上層に第四半導体層４０を有する。第四半導体層４０は、ｎ型窒化物半導体からなる。第四半導体層４０は、例えばＳｉ、Ｇｅ、Ｓ、Ｓｅ、Ｓｎ、又はＴｅなどのｎ型不純物がドープされており、好ましくは、ドーパントがＳｉである。図１に示す例では、第四半導体層４０は、ｎ型ＡｌＩｎＮ層４１と、ｎ型ＡｌＧａＮ層４２とを有する。

【0058】

ｎ型ＡｌＩｎＮ層４１の膜厚は、１０ｎｍ以上、５００ｎｍ以下であり、好ましくは、１００ｎｍ以上、３００ｎｍ以下である。ｎ型ＡｌＩｎＮ層４１のｎ型不純物濃度は、１×１０¹⁸／ｃｍ³以上、１×１０²¹／ｃｍ³以下であり、好ましくは、５×１０¹⁸／ｃｍ³以上、１×１０²⁰／ｃｍ³以下である。また、ｎ型ＡｌＩｎＮ層４１のＩｎ組成比率は、好ましくは１５％以上、２１％以下であり、より好ましくは、１６％以上、１８％以下である。

【0059】

一例として、ｎ型ＡｌＩｎＮ層４１は、膜厚１２０ｎｍ、ｎ型不純物濃度３×１０¹⁹／ｃｍ³、Ｉｎ組成比率１８％のｎ型ＡｌＩｎＮからなる。ｎ型ＡｌＩｎＮ層４１も、活性層５に対してＧａＮ基板３から遠い側におけるクラッド層の一部を構成する。

【0060】

ｎ型ＡｌＧａＮ層４２の膜厚は、５ｎｍ以上、５００ｎｍ以下であり、好ましくは、１０ｎｍ以上、２００ｎｍ以下である。ｎ型ＡｌＧａＮ層４２のｎ型不純物濃度は、５×１０¹⁸／ｃｍ³以上、１×１０²¹／ｃｍ³以下であり、好ましくは、１×１０¹⁹／ｃｍ³以上、１×１０²⁰／ｃｍ³以下である。また、ｎ型ＡｌＧａＮ層４２のＡｌ組成比率は、０．１％以上、２０％以下であり、好ましくは、１％以上、１０％以下である。

【0061】

一例として、ｎ型ＡｌＧａＮ層４２は、膜厚２０ｎｍ、ｎ型不純物濃度３×１０¹⁹／ｃｍ³、Ａｌ組成比率３％のｎ型ＡｌＧａＮからなる。ｎ型ＡｌＧａＮ層４２は、後述する第二電極６２に対する接触抵抗を低下させるためのコンタクト層を構成する。

【0062】

第四半導体層４０全体としての膜厚は、好ましくは１５ｎｍ以上、１０００ｎｍ以下であり、特に好ましくは、１１０ｎｍ以上、５００ｎｍ以下である。

【0063】

第四半導体層４０は、ｎ型ＡｌＩｎＮ層４１とｎ型ＡｌＧａＮ層４２以外の半導体層を有しても構わない。例えば、第四半導体層４０が、ｎ型ＡｌＩｎＮ層４１と、ｎ型ＧａＮ層と、Ａｌ組成比率が０．１％以上、５％以下のｎ型ＡｌＧａＮ層４２と、Ｉｎ組成比率が０．１％以上、５％以下のＩｎＧａＮ層とを有する積層体からなるものとしても構わない。

【0064】

また、第三半導体層３０と第四半導体層４０との間に、他の窒化物半導体層が介在しても構わない。例えば、第三半導体層３０と第四半導体層４０との間に、ｎ型ＧａＮ層、Ａｌ組成比率が０．１％以上、５％以下のｎ型ＡｌＧａＮ、Ｉｎ組成比率が０．１％以上、５％以下のｎ型ＩｎＧａＮが介在するものとしても構わない。

【0065】

（第一電極６１，第二電極６２）
半導体発光素子１は、第一半導体層１０に連絡された第一電極６１、第四半導体層４０に連絡された第二電極６２を有する。より詳細には、第一電極６１は、ｎ型ＡｌＧａＮ層１１の面上に形成され、Ｃｒ／Ｐｔ／Ａｕ、Ｃｒ／Ａｕ、Ｔｉ／Ａｕ、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ、Ｎｉ／Ａｕ、Ｎｉ／Ａｌ／Ｎｉ／Ｔｉ／Ｐｔ／Ａｕなどで構成される。また、第二電極６２は、ｎ型ＡｌＧａＮ層４２の面上に形成され、好ましくは、ＩＴＯで構成される。

【0066】

ＩＴＯの屈折率は約２．２であり、ガイド層を構成するＧａＮの屈折率２．４や、クラッド層を構成するＡｌＧａＮの屈折率２．３５よりも低く、且つ、近い値を示す。このため、第二電極６２をＩＴＯで構成すると、活性層５を基準としたときに、第四半導体層４０よりも離れた位置に形成される第二電極６２内においても光を閉じ込めることができる。

【0067】

なお、第二電極６２は、必ずしも光を閉じ込める機能を有していなくてもよい。この場合、第二電極６２は、Ｃｒ／Ｐｔ／Ａｕ、Ｃｒ／Ａｕ、Ｔｉ／Ａｕ、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ、Ｎｉ／Ａｕ、Ｎｉ／Ａｌ／Ｎｉ／Ｔｉ／Ｐｔ／Ａｕなどで構成される。

【0068】

（パッド電極７１，パッド電極７２）
第一電極６１の上面には、パッド電極７１が形成されている。第二電極６２の上面には、パッド電極７２が形成されている。パッド電極（７１，７２）は、ボンディングワイヤを接続するための領域を形成し、例えばＴｉ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕなどで構成される。

【0069】

なお、図２に一部拡大して表示されるように、半導体発光素子１は、第二半導体層２０、第三半導体層３０、及び第四半導体層４０の積層体のＸ方向に係る幅Ｘ１は、第五半導体層５０のＸ方向に係る最大幅Ｘ２よりも小さい構造である。なお、より詳細には、第五半導体層５０は、Ｘ方向に係る幅が広い第一領域５１と、第一領域５１よりも第二半導体層２０側に位置し、Ｘ方向に係る幅が第一領域５１よりも狭い第二領域５２とを有する。

【0070】

上記半導体発光素子１によれば、ｐ型半導体層の厚みを薄くしつつ、動作電圧の低い発光素子が実現できる点につき、製造方法の説明をした後に後述される。

【0071】

［製造方法］
上述した半導体発光素子１の製造方法の一例について、図３～図１０を参照しながら説明する。

【0072】

（ステップＳ１）
図３に示すように、ＧａＮ基板３を準備する。

【0073】

（ステップＳ２）
図４に示すように、ＧａＮ基板３の主面上に、各半導体層（１０，５，５０，２０，３０，４０）をエピタキシャル成長させる。エピタキシャル成長時には、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相蒸着）装置の処理炉内にＧａＮ基板３を配置し、窒素ガスや水素ガスといったキャリアガスを流しつつ、温度及び圧力を所定の値にしながら、各層に対応した原料ガスを流すことで実行される。また、材料ガスの導入時間によって膜厚が制御される。

【0074】

例えば、ＧａＮ層を成長させる際には、原料ガスとしてトリメチルガリウム（ＴＭＧ）が用いられる。ＡｌＧａＮ層を成長させる際には、原料ガスとしてＴＭＧ及びトリメチルアルミニウム（ＴＭＡ）が用いられる。ＩｎＧａＮ層を成長させる際には、原料ガスとしてＴＭＧ及びトリメチルインジウム（ＴＭＩ）が用いられる。ＡｌＩｎＮ層を成長させる際には、ＴＭＡ及びＴＭＩが用いられる。

【0075】

また、ｎ型不純物を半導体層にドープする際には、上記の半導体層の原料ガスに加えて、テトラエチルシラン及びアンモニアが炉内に供給される。ｐ型不純物を半導体層にドープする際には、上記の半導体層の原料ガスに加えて、ビスシクロペンタジエニルマグネシウム（Ｃｐ₂Ｍｇ）及びアンモニアが炉内に供給される。不純物濃度は、これらドーパントを供給するためのガスの流量が制御されることで調整される。

【0076】

ここで、上述したように、第三半導体層３０の上層に位置する第四半導体層４０は、ｎ型ＡｌＩｎＮ層４１を含む。第三半導体層３０を、ＧａＮ基板３と同じＧａＮで形成した場合、ｎ型ＡｌＩｎＮ層４１を構成するＡｌＩｎＮのａ軸方向の格子定数は、ＧａＮのａ軸方向の格子点数よりも大きい。このため、エピタキシャル成長時にｎ型ＡｌＩｎＮ層４１に対して圧縮応力が発生し、この歪みを解放するためにピット７が開く（図５参照）。ひとたび開いたピット７は、第四半導体層４０の成長に伴って成長する。この結果、ｎ型ＡｌＧａＮ層４２の成長が完了した時点において、ピット７がエピタキシャル層の表面に現れる。

【0077】

図６は、ステップＳ２が完了した時点のウェハの表面を、原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）によって撮影した写真である。図６によれば、多数のピット７が表面に現れていることが確認される。このピット７は、内部欠陥に対応する。ステップＳ２が完了した時点のウェハには、少なくともＧａＮ基板３に当初より存在する結晶欠陥の密度よりも高い密度でピット７が形成される。

【0078】

また、第三半導体層３０は、第一半導体層１０よりも遥かに高い濃度でｎ型不純物がドープされると共に、第二半導体層２０よりも遥かに高い濃度でｐ型不純物がドープされている。この結果、第三半導体層３０内には、一部箇所に結晶欠陥が形成される。

【0079】

（ステップＳ３）
ステップＳ２まで完了したウェハ（エピタキシャルウェハ）をＭＯＣＶＤ装置から取り出し、第五半導体層５０の表面が露出するまで、一部領域に位置する各半導体層（４０，３０，２０）をエッチングする。これにより、図７に示すように、高さ方向（Ｚ方向：図１参照）に突出した、各半導体層（２０，３０，４０）の積層体で構成されるリッジ部９が形成される。なお、エッチング方法は、ドライエッチングでもウェットエッチングでも構わない。

【0080】

（ステップＳ４）
ステップＳ３の処理が完了した後、エピタキシャルウェハに対して活性化処理が行われる。具体的な一例としては、ＲＴＡ（Rapid Thermal Anneal：急速加熱）装置を用いて、酸素雰囲気又は空気雰囲気下中７２０℃で３０分間の活性化処理が行われる。この処理は、第二半導体層２０を構成するｐ型不純物を活性化する目的で行われる。

【0081】

ステップＳ２において、第二半導体層２０を成長させる際には、アンモニアガスが利用されるため、このアンモニアに含まれる水素の一部が結晶格子内に混入し、正孔の生成の妨げとなることがある。つまり、ステップＳ２の完了時点では、第二半導体層２０はｐ型不純物はドープされているものの、キャリア濃度が低い状態である。本ステップＳ４において加熱処理が施されることで、格子に結合されていた水素が離脱し、正孔が現れる。

【0082】

ところで、前述したように、ステップＳ２が完了した後のウェハにおいては、第二半導体層２０の上層に位置する第三半導体層３０内に欠陥が存在し、更に、その上に位置する第四半導体層４０から表面に達するピット７が存在する。このため、第二半導体層２０の上面に別の半導体層（３０，４０）が存在していても、これらの欠陥やピット７を通じて水素を第二半導体層２０外へ離脱させることができる。図８では、水素が離脱する様子が模式的に矢印で図示されている。

【0083】

更に、ステップＳ３によってリッジ部９が形成されることで、第二半導体層２０の側面が露出されている。よって、露出した側面からも第二半導体層２０内の水素を離脱させることができる。

【0084】

なお、第五半導体層５０をｐ型半導体層とする場合には、露出した第五半導体層５０の表面からも水素を離脱させることができる。

【0085】

（ステップＳ５）
図９に示すように、第四半導体層４０の上面に第二電極６２を形成する。具体的な一例としては、ＩＴＯを所定の膜厚だけ蒸着又は塗布した後、低抵抗化のためのアニール処理を行う。なお、このアニール処理を、ステップＳ４のアニール処理と兼ねても構わない。

【0086】

その後、エッチングを行って、一部領域のｎ型ＡｌＧａＮ層１１の上面を露出させる。

【0087】

（ステップＳ６）
露出したｎ型ＡｌＧａＮ層１１の一部上面に第一電極６１が形成される。例えば、より詳細な一例としては、真空蒸着装置を用いて第一電極６１の形成材料（例えばＣｒ／Ｐｔ／Ａｕ）を成膜した後、例えば、４５０℃、１０分間の加熱処理によってアロイ処理（アニール処理）が施されることで、第一電極６１が形成される。

【0088】

また、リッジ部９を構成する半導体層（４０，３０，２０）の積層体の露出した側面及び、第五半導体層５０の露出した上面を覆うように、例えばＳｉＯ₂からなる絶縁層８１が形成される。

【0089】

（ステップＳ７）
第一電極６１の上面にパッド電極７１が形成され、第二電極６２の上面にパッド電極７２が形成される。例えば、パッド電極（７１，７２）の形成には、フォトリソグラフィ法、真空蒸着法、及びリフトオフ法が用いられる。

【0090】

その後、素子ごとに分離するためのメサエッチング処理が施され、図１に示す半導体発光素子１が形成される。

【0091】

［検証］
実施例を参照して、半導体発光素子１の性能を検証した。

【0092】

（検証１）
上記ステップＳ１～Ｓ７を経て製造された、図１に示す半導体発光素子１を実施例１－１とした。これに対し、ステップＳ２において、第四半導体層４０に替えて、Ｉｎを含まないｎ型ＡｌＧａＮ層を成長させた点を除いて、他を同一条件で製造した半導体発光素子を比較例１－１とした。

【0093】

図１１は、実施例１－１と比較例１－１の両者の素子に対して実際に電流を供給して発光させた場合における、電流密度と光出力の関係をグラフ化したものである。また、図１２は、実施例１－１と比較例１－１の両者の素子に対して実際に電流を供給したときの、電流密度と電圧の関係をグラフ化したものである。

【0094】

図１１によれば、実施例１－１の素子は、比較例１－１の素子に比べて光出力が向上していることが確認される。また、図１２によれば、実施例１－１の素子は、比較例１－１の素子に比べて動作電圧が低下されていることが確認される。

【0095】

上述したように、実施例１－１の素子においては、第四半導体層４０がｎ型ＡｌＩｎＮ層４１を備えたことで、図６及び図７に示すように、第三半導体層３０の上層から表面に達するピット７が形成されている。この結果、実施例１－１の素子では、ステップＳ４に係る活性化処理でピット７を通じて第四半導体層４０内の水素を離脱させることができ、第四半導体層４０内に正孔を多く導入できたものと考えられる。一方、比較例１－１の素子では、ＡｌＩｎＮ層を備えないため、エピタキシャル層表面に達するピット７が生じにくく、実施例１－１と比べて水素を離脱させにくい構造になっているものと推察される。

【0096】

（検証２）
上記の検証１によれば、第四半導体層４０として、ａ軸方向の格子定数がＧａＮ基板３よりも大きくなるように、ＩｎＮを含むｎ型ＡｌＩｎＮ層４１を備えたことで、第四半導体層４０内にピット７が形成され、これにより、第二半導体層２０内の水素を充分に離脱できたことが確認された。この点に鑑みれば、第四半導体層４０として、ｎ型ＡｌＩｎＮ層４１に替えて、ＡｌＧａＩｎＮ層を備える構成としても、Ｉｎの組成比率によっては同様の効果が得られるものと推察される。

【0097】

下記表１は、第四半導体層４０を構成するＡｌＧａＩｎＮ層の組成比率を４パターンで異ならせてステップＳ２までを実行し（参考例２－１，実施例２－１，実施例２－２，実施例２－３）、エピタキシャル層の表面状態を比較した結果である。なお、エピタキシャル層の表面にピット７が現れない状態を「Ｃ」評価とし、最もピット７が現れている状態を「Ａ」評価とし、その中間の状態を「Ｂ」評価とした。

【0098】

【表1】

【0099】

表１によれば、Ｉｎ組成比率が１３％である参考例２－１においては、エピタキシャル層の表面にまでピット７が到達していなかった。これに対し、Ｉｎ組成比率１５％の実施例２－１の場合は、エピタキシャル層の表面に達するピット７が確認された。また、Ｉｎ組成比率１７％の実施例２－２，Ｉｎ組成比率１８％の実施例２－３においては、エピタキシャル層の表面に到達した多くのピットが確認された。具体的には、実施例２－２，実施例２－３においては、エピタキシャル層の表面上において、１個／μｍ²以上の密度でピット７が確認された。

【0100】

この結果から、第四半導体層４０を構成するｎ型ＡｌＩｎＮ層４１に替えて、Ｉｎの組成比率ｘ１が１５％以上のＡｌＧａＩｎＮ層とした場合であっても、実施例１－１と同様に、動作電圧が低く、光出力の高い半導体発光素子が実現されることがわかる。

【0101】

（検証３）
下記表２は、第四半導体層４０を構成するｎ型ＡｌＩｎＮ層４１の膜厚を３００ｎｍで固定して、ｎ型ＡｌＩｎＮ層４１のＩｎ組成比率を５パターンで異ならせてステップＳ２までを実行し（参考例３－１，実施例３－１，実施例３－２，実施例３－３，参考例３－２）、エピタキシャル層の表面状態を比較した結果である。最も好ましい表面状態を「Ａ」評価とし、好ましい表面状態を「Ｂ」評価とし、好ましくない表面状態を「Ｃ」評価とした。

【0102】

【表2】

【0103】

表２によれば、Ｉｎ組成比率が１２％である参考例３－１においては、エピタキシャル層内にクラックが確認された。このことは、Ｉｎ組成比率が１２％のｎ型ＡｌＩｎＮ層４１の場合には、ｎ型ＡｌＩｎＮ層４１に対して引張応力が働き、ピット７が充分に開かずに逆にクラックが生じたものと推察される。また、Ｉｎ組成比率が２４％である参考例３－２においては、エピタキシャル層が白濁化する現象が確認された。これは、Ｉｎの組成比率が高すぎたため、ｎ型ＡｌＩｎＮ層４１の成長時にＩｎが偏析した結果、ＡｌＩｎＮの結晶が部分的に＋Ｃ極性と－Ｃ極性との間で極性反転を生じ、ｎ型ＡｌＩｎＮ層４１の表面が荒れたことに起因すると考えられる。

【0104】

これに対し、Ｉｎ組成比率が１５％である実施例３－１、Ｉｎ組成比率が１８％である実施例３－２、Ｉｎ組成比率が２１％である実施例３－３の場合には、いずれもエピタキシャル層の表面に到達した多くのピット７が確認された。特に、Ｉｎ組成比率が１８％である実施例３－２において、エピタキシャル層の表面に到達した最も多くのピット７が確認された。

【0105】

（検証４）
下記表３は、第四半導体層４０を構成するｎ型ＡｌＩｎＮ層４１のＩｎ組成比率を１８％で固定して、ｎ型ＡｌＩｎＮ層４１の膜厚を６パターン（参考例４－１，実施例４－１，実施例４－２，実施例４－３，実施例４－４，参考例４－２）で異ならせたときの、ステップＳ２完了後のエピタキシャル層の表面状態、及びステップＳ７完了後のＬＤ素子としてのレーザ特性を比較した結果である。ここで、レーザ特性が好ましい状態とは発振閾値電流が低く、且つ動作電圧が低いことを指す。表面状態については、最も好ましい表面状態を「Ａ」評価とし、好ましい表面状態を「Ｂ」評価とし、好ましくない表面状態を「Ｃ」評価とした。また、レーザ特性としては、発振閾値電流と動作電圧の双方が低い順に、「Ａ」評価、「Ｂ」評価、「Ｃ」評価として判定した。

【0106】

【表3】

【0107】

表３によれば、ｎ型ＡｌＩｎＮ層４１の膜厚を７００ｎｍとした参考例４－２の素子は、エピタキシャル層表面にピット７が確認されなかった。これは、ｎ型ＡｌＩｎＮ層４１があまりに厚く積まれた結果、ピット７が上面にまで到達しなかったものと推察される。

【0108】

また、表３によれば、ｎ型ＡｌＩｎＮ層４１の膜厚を１０ｎｍとした参考例４－１の素子は、充分な光出力が得られなかった。これは、ｎ型ＡｌＩｎＮ層４１の膜厚が薄すぎたために、第二半導体層２０から第四半導体層４０までの積層体内に閉じ込められる光の量が充分に確保できなかったことによるものと推察される。

【0109】

これに対し、ｎ型ＡｌＩｎＮ層４１の膜厚が５０ｎｍ以上、５００ｎｍ以下である、実施例４－１～実施例４－４の各素子は、いずれもステップＳ２実行後におけるエピタキシャル層表面には充分な量のピット７が確認され、また、製造後のＬＤ素子は高い光出力が確認された。特に、膜厚を１００ｎｍ以上とした、実施例４－２～実施例４－４の各素子によれば、より高い光出力が確認された。

【0110】

［別実施形態］
以下、別実施形態につき説明する。

【0111】

〈１〉上記実施形態では、半導体発光素子１を製造するに際し、ステップＳ３でリッジ部９を形成するものとした。しかし、半導体発光素子１はこのリッジ部９を有しない構造としても構わない。この場合であっても、ステップＳ２の完了時点において、エピタキシャル層の表面に達する多数のピット７が形成されるため、ステップＳ４における活性化処理によって、第二半導体層２０内の水素を外部に離脱させてｐ型化することができる。

【0112】

〈２〉上記実施形態では、半導体発光素子１がＬＤ素子であるものとしたが、端面に反射を抑制するコーティング層が形成された、ＳＬＤ素子としても構わない。

【0113】

〈３〉半導体発光素子１は、必ずしも第五半導体層５０を備えなくても構わない。ただし、半導体層内に閉じ込める光の量を高める観点からは、第二半導体層２０や第四半導体層４０よりも屈折率の高い、ＧａＮからなる第五半導体層５０が備えられるのが好ましい。

【0114】

〈４〉半導体発光素子１は紫外光領域である３６５ｎｍ以上、４３０ｎｍ未満を主たる発光波長とする素子としても構わないし、青色光～緑色光領域である４３０ｎｍ以上、５５０ｎｍ以下を主たる発光波長とする素子としても構わない。第一半導体層１０、第二半導体層２０、及び第五半導体層５０は、それぞれ、発光波長に応じて構成材料が選択される。光の波長が長くなるに連れ、すなわち紫外光領域から可視光（青／緑色光）領域に変化するに連れ、隣接する半導体層間における光に対する屈折率差が小さくなり、光閉じ込め能力が低下してしまうためである。

【0115】

この観点から、半導体発光素子１が青色光／緑色光を発する素子である場合には、第一半導体層１０は、紫外光を発する素子の場合よりもＡｌ組成比率を高めた（例えば５％程度の）ｎ型ＡｌＧａＮ層１１を有するのが好ましく、ｎ型ＡｌＧａＮ層１１に替えて、又はｎ型ＡｌＧａＮ層１１と共にｎ型ＡｌＩｎＮ層を有するのが更に好ましい。後者の場合、第一半導体層１０は、ｎ型ＡｌＧａＮ層１１とｎ型ＡｌＩｎＮ層とが複数周期繰り返された積層体を有するものとしても構わない。

【0116】

また、半導体発光素子１が青色光／緑色光を発する素子である場合には、第二半導体層２０はｐ型ＡｌＧａＮ層からなるのが好ましく、第五半導体層５０はｐ型又はアンドープのＩｎＧａＮ層からなるのが好ましい。

【符号の説明】

【0117】

１ ： 半導体発光素子
３ ： ＧａＮ基板
５ ： 活性層
７ ： ピット
１０ ： 第一半導体層
１１ ： ｎ型ＡｌＧａＮ層
１２ ： ｎ型ＧａＮ層
２０ ： 第二半導体層
２１ ： ｐ型ＡｌＧａＮ層（電子ブロック層）
２２ ： ｐ型ＡｌＧａＮ層（クラッド層）
３０ ： 第三半導体層
４０ ： 第四半導体層
４１ ： ｎ型ＡｌＩｎＮ層
４２ ： ｎ型ＡｌＧａＮ層
５０ ： 第五半導体層
５１ ： 第一領域
５２ ： 第二領域
６１ ： 第一電極
６２ ： 第二電極
７１ ： パッド電極
７２ ： パッド電極
８１ ： 絶縁層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】