特許 7305179 電流制限回路、表示装置、及び電流制限方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-06-30

(45)【発行日】2023-07-10

(54)【発明の名称】電流制限回路、表示装置、及び電流制限方法

(51)【国際特許分類】

   G09G 3/3233 20160101AFI20230703BHJP

   G09F 9/30 20060101ALI20230703BHJP

   G09G 3/20 20060101ALI20230703BHJP

   H04N 5/66 20060101ALI20230703BHJP

【ＦＩ】

G09G3/3233

G09F9/30 338

G09F9/30 365

G09G3/20 611A

G09G3/20 612U

G09G3/20 641P

H04N5/66 A

【請求項の数】 6

(21)【出願番号】P 2019172798

(22)【出願日】2019-09-24

(65)【公開番号】P2021051140

(43)【公開日】2021-04-01

【審査請求日】2022-07-12

(73)【特許権者】

【識別番号】514188173

【氏名又は名称】株式会社ＪＯＬＥＤ

(74)【代理人】

【識別番号】100189430

【弁理士】

【氏名又は名称】吉川 修一

(74)【代理人】

【識別番号】100190805

【弁理士】

【氏名又は名称】傍島 正朗

(72)【発明者】

【氏名】加藤 敏行

【審査官】橋本 直明

(56)【参考文献】

【文献】特開２００７－１５６０４５（ＪＰ，Ａ）

【文献】特開２０１３－２００３４６（ＪＰ，Ａ）

【文献】特開２００７－１４７７３０（ＪＰ，Ａ）

【文献】特開２０１０－１５６９７４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｇ ３／３２３３

Ｇ０９Ｆ ９／３０

Ｇ０９Ｇ ３／２０

Ｈ０４Ｎ ５／６６

(57)【特許請求の範囲】

【請求項1】

映像信号に基づいて映像を表示する表示パネルが有する複数の画素に供給される電流を制限することによって、前記複数の画素における消費電力値を制御目標電力値以下に制御する電流制限回路であって、
前記複数の画素の各々は、複数のサブ画素を有し、
前記複数のサブ画素の各々は、自発光素子を含み、
前記電流制限回路は、
前記複数のサブ画素の各々に対応する前記映像信号の画素値に基づいて前記消費電力値に係る画面電力値を算出し、前記画面電力値に基づいてゲインを演算するゲイン演算回路と、
前記複数のサブ画素の各々に対応する前記画素値に、前記ゲインを乗じるゲイン乗算回路とを備え、
前記ゲイン演算回路は、
前記複数の画素の各々において、前記複数のサブ画素にそれぞれ対応する複数の前記画素値のうちの最大値が第一閾値を超える場合には、前記複数のサブ画素の各々に対応する前記画素値に代えて前記最大値以上の共通画素値を用いて前記画面電力値を算出し、
前記画面電力値が前記制御目標電力値を超える場合には前記ゲインを前記画面電力値に対する前記制御目標電力値の比とし、前記画面電力値が前記制御目標電力値以下である場合には前記ゲインを１とする
電流制限回路。

【請求項2】

前記第一閾値は、前記画素値の下限値である
請求項１に記載の電流制限回路。

【請求項3】

前記共通画素値は、前記画素値の上限値である
請求項１又は２に記載の電流制限回路。

【請求項4】

前記第一閾値は、前記画素値の下限値より大きく、前記画素値の上限値未満の値である
請求項１に記載の電流制限回路。

【請求項5】

請求項１～４のいずれか１項に記載の電流制限回路と、
前記表示パネルとを備える
表示装置。

【請求項6】

映像信号に基づいて映像を表示する表示パネルが有する複数の画素に供給される電流を制限することによって、前記複数の画素における消費電力値を制御目標電力値以下に制御する電流制限方法であって、
前記複数の画素の各々は、複数のサブ画素を有し、
前記複数のサブ画素の各々は、自発光素子を含み、
前記電流制限方法は、
前記複数のサブ画素の各々に対応する前記映像信号の画素値に基づいて前記消費電力値に係る画面電力値を算出する電力算出ステップと、
前記画面電力値に基づいてゲインを演算するゲイン演算ステップと、
前記複数のサブ画素の各々に対応する前記画素値に、前記ゲインを乗算するゲイン乗算ステップとを含み、
前記電力算出ステップでは、前記複数の画素の各々において、前記複数のサブ画素にそれぞれ対応する複数の前記画素値のうちの最大値が第一閾値を超える場合には、前記複数のサブ画素の各々に対応する前記画素値に代えて前記最大値以上の共通画素値を用いて前記画面電力値を算出し、
前記ゲイン演算ステップにおいて、前記画面電力値が前記制御目標電力値を超える場合に前記ゲインを前記画面電力値に対する前記制御目標電力値の比とし、前記画面電力値が前記制御目標電力値以下である場合に前記ゲインを１とする
電流制限方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、表示パネルに含まれる複数の画素に供給される電流を制限する電流制限回路、表示装置、及び電流制限方法に関する。

【背景技術】

【0002】

従来、有機ＥＬ（Ｅｌｅｃｔｒｏ－Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などの各画素が自発光素子を含む表示装置が開発されている。このような表示装置においては表示パネルの大型化が求められている。表示パネルの大型化に伴い、表示装置において消費される消費電力が増加する。そこで、表示装置における消費電力を抑制する技術が知られている（特許文献１参照）。特許文献１に開示された表示装置においては、映像信号に基いて水平期間（水平同期周期）毎に表示パネルにおける消費電力値を計算し、計算結果に基いて表示パネルの各画素に供給する電流を制限することによって、表示パネルの消費電力を制御している。これにより、特許文献１に開示された表示装置においては、表示パネルにおける消費電力値を制御目標電力値以下に抑制しようとしている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００７－２１２６４４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１に開示された表示装置においては、小面積映像表示（つまり、黒表示状態の画素が多い状態）では、Ｒ（赤色）単色、Ｇ（緑色）単色、又はＢ（青色）単色の単色表示の場合のガンマ特性（つまり、画素値に対する輝度の特性）が、白表示の場合のガンマ特性と一致する。しかしながら、大面積映像表示（つまり、黒表示状態でない画素が多い状態）では、単色表示の場合のガンマ特性が、白表示の場合のガンマ特性と一致しない。このため、大面積映像表示では、ユーザが表示装置に表示されている映像の輝度に違和感を感じる場合があり得る。

【0005】

本開示は、上記の課題に鑑みてなされたものであり、大面積映像表示においても、単色表示の場合と白表示の場合とでガンマ特性を一致させることができる電流制限回路などを提供することを目的とする。

【課題を解決するための手段】

【0006】

上記目的を達成するために、本開示の一態様に係る電流制限回路は、映像信号に基づいて映像を表示する表示パネルが有する複数の画素に供給される電流を制限することによって、前記複数の画素における消費電力値を制御目標電力値以下に制御する電流制限回路であって、前記複数の画素の各々は、複数のサブ画素を有し、前記複数のサブ画素の各々は、自発光素子を含み、前記電流制限回路は、前記複数のサブ画素の各々に対応する前記映像信号の画素値に基づいて前記消費電力値に係る画面電力値を算出し、前記画面電力値に基づいてゲインを演算するゲイン演算回路と、前記複数のサブ画素の各々に対応する前記画素値に、前記ゲインを乗じるゲイン乗算回路とを備え、前記ゲイン演算回路は、前記複数の画素の各々において、前記複数のサブ画素の各々に対応する前記画素値の最大値が第一閾値を超える場合には、前記複数のサブ画素の各々に対応する前記画素値に代えて前記最大値以上の共通画素値を用いて前記画面電力値を算出し、前記画面電力値が前記制御目標電力値を超える場合には前記ゲインを前記画面電力値に対する前記制御目標電力値の比とし、前記画面電力値が前記制御目標電力値以下である場合には前記ゲインを１とする。

【0007】

また、上記目的を達成するために、本開示の一態様に係る表示装置は、前記電流制限回路と、前記表示パネルとを備える。

【0008】

また、上記目的を達成するために、本開示の一態様に係る電流制限方法は、映像信号に基づいて映像を表示する表示パネルが有する複数の画素に供給される電流を制限することによって、前記複数の画素における消費電力値を制御目標電力値以下に制御する電流制限方法であって、前記複数の画素の各々は、複数のサブ画素を有し、前記複数のサブ画素の各々は、自発光素子を含み、前記電流制限方法は、前記複数のサブ画素の各々に対応する前記映像信号の画素値に基づいて前記消費電力値に係る画面電力値を算出する電力算出ステップと、前記画面電力値に基づいてゲインを演算するゲイン演算ステップと、前記複数のサブ画素の各々に対応する前記画素値に、前記ゲインを乗算するゲイン乗算ステップとを含み、前記電力算出ステップでは、前記複数の画素の各々において、前記複数のサブ画素の各々に対応する前記画素値の最大値が第一閾値を超える場合には、前記複数のサブ画素の各々に対応する前記画素値に代えて前記最大値以上の共通画素値を用いて前記画面電力値を算出し、前記ゲイン演算ステップにおいて、前記画面電力値が前記制御目標電力値を超える場合に前記ゲインを前記画面電力値に対する前記制御目標電力値の比とし、前記画面電力値が前記制御目標電力値以下である場合に前記ゲインを１とする。

【発明の効果】

【0009】

本開示によれば、大面積映像表示においても、単色表示の場合と白表示の場合とでガンマ特性を一致させることができる電流制限回路などを提供できる。

【図面の簡単な説明】

【0010】

【図1】図１は、実施の形態１に係る表示装置の機能構成を示すブロック図である。

【図2】図２は、実施の形態１に係る表示装置が備える電流制限回路の機能構成を示すブロック図である。

【図3】図３は、実施の形態１に係る表示装置が備える表示パネルの機能構成を示すブロック図である。

【図4】図４は、実施の形態１に係る画素を構成するサブ画素の構成の一例を示す回路図である。

【図5】図５は、実施の形態１に係るサブ画素に入力される書き込み信号の一例を示す図である。

【図6】図６は、実施の形態１に係る表示部の表示状態の遷移を示す模式図である。

【図7】図７は、実施の形態１に係る画面データ記憶部の構成を示す模式図である。

【図8】図８は、実施の形態１に係る電流制限方法の流れを示すフローチャートである。

【図9】図９は、実施の形態１に係る表示装置及び比較例の表示装置の小面積映像表示の場合のガンマ特性を示す模式的なグラフである。

【図10】図１０は、比較例の表示装置の大面積映像表示の場合のガンマ特性を示す模式的なグラフである。

【図11】図１１は、実施の形態１に係る表示装置の大面積映像表示の場合のガンマ特性を示す模式的なグラフである。

【図12】図１２は、実施の形態２に係る電流制限回路を備える表示装置のガンマ特性を示す模式的なグラフである。

【図13】図１３は、変形例に係る電流制限回路と表示装置との関係を示すブロック図である。

【図14】図１４は、変形例に係る処理回路を内蔵したＰＣの外観図である。

【図15】図１５は、変形例に係る処理回路を内蔵したハードディスクレコーダの外観図である。

【図16】図１６は、各実施の形態に係る表示装置を内蔵した薄型フラットＴＶの外観図である。

【発明を実施するための形態】

【0011】

以下、本開示の実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示における一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、並びに、工程の順序などは、一例であって本開示を限定する主旨ではない。

【0012】

なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。

【0013】

（実施の形態１）
実施の形態１に係る電流制限回路などについて説明する。

【0014】

［１－１．表示装置の全体構成］
まず、本実施の形態に係る表示装置の全体構成について図１～図３を用いて説明する。

【0015】

図１は、本実施の形態に係る表示装置１０の機能構成を示すブロック図である。図２は、本実施の形態に係る表示装置１０が備える電流制限回路４０の機能構成を示すブロック図である。図３は、本実施の形態に係る表示装置１０が備える表示パネル６０の機能構成を示すブロック図である。

【0016】

図１に示される表示装置１０は、映像信号に基づいて映像を表示する装置であり、電流制限回路４０と、表示パネル６０とを備える。

【0017】

表示パネル６０は、複数の画素を有し、映像信号に基づいて映像を表示するパネルである。複数の画素の各々は、複数のサブ画素を有する。複数のサブ画素の各々は、自発光素子を含む。本実施の形態では、複数の画素の各々は、ＲＧＢの三色にそれぞれ対応する三個のサブ画素を有する。図３に示されるように、表示パネル６０は、表示部７０と、書き込み処理部６２と、ソースドライバ６８と、書き込み用シフトレジスタ６４とを有する。表示部７０は、複数の画素を有し、映像信号に対応する映像を表示する。書き込み処理部６２は、表示データに相当する画素値を表示部７０に書き込むための制御信号とデータ信号とを出力する。なお、ここでいう画素値とは、各画素の階調（明暗）を規定する信号レベルであり、ピクセル値、階調レベル、もしくは単に信号レベルとも呼ばれるものである。ソースドライバ６８は、表示部７０に対してデータ信号を出力する。書き込み用シフトレジスタ６４は、データ信号を表示部７０に書き込むための制御信号である書き込み信号を表示部７０に出力する。

【0018】

電流制限回路４０は、表示パネル６０が有する複数の画素に供給される電流を制限することによって、複数の画素における消費電力値を制御目標電力値以下に制御する回路である。本実施の形態では、電流制限回路４０は、映像信号に基づいて、複数の画素に供給される電力値を算出し、当該電力値に基いて複数の画素に供給される電流を制限する。具体的には、電流制限回路４０は、映像信号における各画素値を補正し、補正した各画素値を表示パネル６０に出力することによって、複数の画素に供給される電流を制限する。本実施の形態では、電流制限回路４０は、映像信号に基づいて決定されるゲインを各画素値に乗じることで、各画素値を補正する。電流制限回路４０は、図２に示されるように、ゲイン演算回路４１と、ゲイン乗算回路５０とを有する。

【0019】

ゲイン演算回路４１は、複数の画素の各々が有する複数のサブ画素の各々に対応する映像信号の画素値に基づいて複数の画素における消費電力値に係る画面電力値を算出し、当該画面電力値に基づいてゲインを演算する回路である。ゲイン演算回路４１は、画面電力値が制御目標電力値を超える場合にはゲインを画面電力値の制御目標電力値に対する比とし、画面電力値が制御目標電力値以下である場合にはゲインを１とする。ゲイン演算回路４１は、複数の画素の各々において、複数のサブ画素の各々に対応する映像信号の画素値の最大値が第一閾値を超える場合には、複数のサブ画素の各々に対応する画素値に代えて当該最大値以上の共通画素値を用いて画面電力値を算出する。

【0020】

ゲイン演算回路４１は、画素値変換回路４２と、加重平均回路４３と、水平期間データ演算回路４４と、画面データ記憶部４５と、ゲイン決定回路４６とを有する。

【0021】

画素値変換回路４２は、映像信号が入力され、複数の画素の各々が有する複数のサブ画素の各々に対応する画素値を変換する回路である。画素値変換回路４２は、複数の画素の各々において、複数のサブ画素の各々に対応する映像信号の画素値の最大値が第一閾値を超える場合には、複数のサブ画素の各々に対応する画素値を当該最大値以上の共通画素値に変更する回路である。本実施の形態では、第一閾値は、画素値の下限値であり、共通画素値は、複数のサブ画素の各々に対応する画素値の最大値である。例えば、各サブ画素に対応する画素値の範囲が、０以上２５５以下の場合には、画素値の下限値は０である。つまり、本実施の形態では、画素値変換回路４２は、複数の画素の各々において、複数のサブ画素の各々に対応する画素値の最大値が、第一閾値を超える場合には、複数のサブ画素の各々に対応する画素値を、複数のサブ画素の各々に対応する画素値の最大値に揃える。画素値変換回路４２の動作の詳細について後述する。

【0022】

加重平均回路４３は、複数の画素の各々が有する複数のサブ画素の各々に対応する画素値の加重平均を算出する回路である。図２に示されるように、加重平均回路４３は、ＲＧＢ各々の画素値に対して、表示部７０の複数のサブ画素毎の電力消費特性に応じた重み付け係数を乗算し、それらの和を算出する。

【0023】

水平期間データ演算回路４４は、水平期間毎に画素値に対応する水平期間電力換算データを演算する。本実施の形態では、水平期間データ演算回路４４は、加重平均回路４３が出力した加重平均の水平期間における積算値、又は、平均値を水平期間電力換算データ（レベル積算値）として算出する。

【0024】

画面データ記憶部４５は、１フレーム分の電力換算データを記憶する。本実施の形態では、画面データ記憶部４５は、水平期間データ演算回路４４が出力する電力換算データを１フレーム分記憶する。

【0025】

ゲイン決定回路４６は、画面データ記憶部４５が記憶する電力換算データと、制御目標電力値に基づいて、映像信号に乗じるゲインを決定する。本実施の形態では、ゲイン決定回路４６は、画面データ記憶部４５が記憶する電力換算データに基づいて、複数の画素における１フレーム分の消費電力値に係る画面電力値を算出する。ゲイン決定回路４６は、さらに、画面電力値が制御目標電力値を超える場合に、ゲインとして、画面電力値に対する制御目標電力値の比を算出する。この場合、ゲインは１未満となる。ゲイン決定回路４６は、画面電力値が制御目標電力値を超えない場合に、ゲインを１とする。制御目標電力値は、表示装置１０の複数の画素の個数などに応じて適宜設定される。本実施の形態では、制御目標電力値は、すべてのサブ画素の自発光素子に定格電流を供給する場合に要する画面電力値の４０％である。

【0026】

ゲイン乗算回路５０は、映像信号にゲインを乗じる回路である。つまり、ゲイン乗算回路５０は、複数のサブ画素の各々に対応する映像信号の画素値に、ゲイン決定回路４６で決定されたゲインを乗じる。これにより、画面電力値が制御目標電力値を超える場合に、映像信号に１未満のゲインが乗じられるため、映像信号の輝度を低減できる。したがって、表示パネル６０の複数の画素に供給される電流が制限される。

【0027】

表示パネル６０が有する複数の画素について、図４を用いて説明する。図４は、本実施の形態に係る画素を構成するサブ画素の構成の一例を示す回路図である。図４には、自発光素子として有機ＥＬ素子を用いるサブ画素が示されている。本実施の形態に係る画素は、ＲＧＢの三色にそれぞれ対応する三つのサブ画素を含む。図４に示されるサブ画素は、赤色（Ｒ）の光を出射するためのサブ画素である。なお、緑色及び青色の光を出射するためのサブ画素も、図４に示される回路と同様の回路構成を有する。

【0028】

サブ画素は、図４に示されるように、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、薄膜トランジスタ）８１と、コンデンサ８４と、ＴＦＴ８２と、自発光素子８５ｒとを有する。

【0029】

ＴＦＴ８１は、ソースドライバ６８の出力信号であるデータ信号が一端に入力される。コンデンサ８４は、ＴＦＴ８１に接続される。ＴＦＴ８２は、ＴＦＴ８１とコンデンサ８４との接続点に制御端子が接続されている。自発光素子８５ｒは、ＴＦＴ８２に接続される。

【0030】

ＴＦＴ８１は、書き込み用シフトレジスタ６４の出力する制御信号である書き込み信号に基づいてオン／オフを切り替える。１水平期間内に書き込み信号によりＴＦＴ８１がオンすると、画素に書き込む信号レベルに応じたソースドライバ出力信号であるデータ信号がコンデンサ８４に保持される。

【0031】

書き込み信号がオフになった後、コンデンサ８４に保持された電圧に応じた電流がＴＦＴ８２に流れ、自発光素子８５ｒは点灯する。

【0032】

［１－２．電流制限回路の動作］
次に、電流制限回路４０の動作について説明する。

【0033】

まず、図４に示されるサブ画素に入力される信号について図５を用いて説明する。図５は、本実施の形態に係るサブ画素に入力される書き込み信号の一例を示す図である。表示装置１０は、ソースドライバ６８の出力するデータ信号を書き込み信号により表示部７０に書き込み、水平ライン（以下、単に「ライン」ともいう。）単位の発光を行う。

【0034】

次に、表示部７０の表示状態の遷移について図６を用いて説明する。図６は、本実施の形態に係る表示部７０の表示状態の遷移を示す模式図である。図６において、表示画面は、時点Ｔ１から時点Ｔ２、時点Ｔ２から時点Ｔ３の表示へと移行する。図６に示される第ｍフィールドの終わりに相当する時点Ｔ１においては第ｍフィールドの画面が表示されている。ここで、データ信号を各画素に書き込むための制御信号である書き込み信号を出力する書き込み用シフトレジスタ６４は、表示部７０の表示エリアの先頭を起点に画面の上から下へと走査するように書き込み信号を出力する。このため、第ｍフィールドの次のフィールドである第ｎフィールド（つまり、第ｍ＋１フィールド）の中間に相当する時点Ｔ２では、画面の上半分が第ｎフィールドの画面となり、下半分は第ｍフィールドの画面のままとなる。第ｎフィールドの終わりに相当する時点Ｔ３になると、表示エリアの下まで走査され、全画面第ｎフィールドの画面となる。

【0035】

次に、画素値変換回路４２の動作について説明する。上述したように、画素値変換回路４２は、映像信号が入力され、複数の画素の各々において、複数のサブ画素の各々に対応する画素値の最大値が、第一閾値を超える場合には、複数のサブ画素の各々に対応する画素値を当該最大値以上の共通画素値に変更する。本実施の形態では、第一閾値は、画素値の下限値であり、共通画素値は、複数のサブ画素の各々に対応する画素値の最大値である。例えば、各サブ画素に対応する画素値の範囲が、０以上２５５以下の場合には、画素値の下限値は０である。つまり、本実施の形態では、画素値変換回路４２は、複数の画素の各々において、複数のサブ画素の各々に対応する画素値の最大値が、第一閾値を超える場合には、複数のサブ画素の各々に対応する画素値を、複数のサブ画素の各々に対応する画素値の最大値に揃える。例えば、一つの画素に含まれるＲ、Ｇ、及びＢに対応する三個のサブ画素の各々に対応する画素値が、それぞれ、０、１０、及び５である場合、画素値変換回路４２は、当該画素の三個のサブ画素の各々に対応する画素値をすべて１０に揃える。このような共通画素値は、複数の画素毎において決定される。つまり、共通画素値は、画素毎に異なり得る。

【0036】

次に、画面データ記憶部４５の構成について図７を用いて説明する。図７は、本実施の形態に係る画面データ記憶部４５の構成を示す模式図である。図７に示されるように、画面データ記憶部４５は、表示部７０に書き込まれる信号情報として、表示部７０の表示画面上の水平ライン毎の水平期間電力換算データを記憶する。なお、ここで記憶される信号情報は、画素値変換回路４２によって変換された画素値である。例えば、第ｉラインの水平期間電力換算データは、第ｉラインの電力値として画面データ記憶部４５に記憶される。次フィールドの書き替えが始まると、画面データ記憶部４５は、記憶する電力値も新たに書き替えていき、表示画面に書き込まれた信号に相当する電力値として記憶する。

【0037】

次に、ゲイン決定回路４６及びゲイン乗算回路５０における演算処理について、図８を用いて説明する。図８は、本実施の形態に係る電流制限方法の流れを示すフローチャートである。

【0038】

図８に示されるように、まず、ゲイン決定回路４６は、画面データ記憶部４５が記憶する水平期間電力換算データに基づいて画面電力値を算出する（Ｓ１）。具体的には、画面データ記憶部４５に記憶された水平ライン数の水平期間電力換算データの和を画面電力値として算出する。

【0039】

続いて、ゲイン決定回路４６は、ステップＳ１で算出した画面電力値に基づいてゲインを演算する。具体的には、まず、ゲイン決定回路４６は、算出した画面電力値が予め定められた制御目標電力値を超えているかどうか判断する（Ｓ２）。画面電力値が制御目標電力値以下である場合には（Ｓ２でＮｏ）、ゲイン決定回路４６はゲインを１とする（Ｓ３）。一方、画面電力値が制御目標電力値を超える場合には（Ｓ２でＹｅｓ）、ゲイン決定回路４６はゲインを画面電力値に対する制御目標電力値の比とする（Ｓ４）。

【0040】

以上のようにゲイン演算回路４１によって算出されたゲインが、ゲイン乗算回路５０に入力される。ゲイン乗算回路５０が、ゲインを映像信号に乗じることで（Ｓ５）、画面電力値が制御目標電力値を超えている場合に、表示パネル６０の複数の画素に供給される電流が制限される。

【0041】

［１－３．動作例］
次に、本実施の形態に係る表示装置１０の動作例について比較例の表示装置の動作と比較しながら図９～図１１を用いて説明する。図９は、本実施の形態に係る表示装置１０及び比較例の表示装置の小面積映像表示の場合のガンマ特性を示す模式的なグラフである。図９では、複数の画素のうち、１０％の画素だけが黒表示でなく、残りの９０％の画素が黒表示である場合のガンマ特性が示されている。図１０及び図１１は、それぞれ、比較例の表示装置及び本実施の形態に係る表示装置１０の大面積映像表示の場合のガンマ特性を示す模式的なグラフである。図１０及び図１１では、複数の画素のすべてが黒表示でない場合のガンマ特性が示されている。図９～図１１には、ＲＧＢのいずれか一つのサブ画素の自発光素子だけに電流が供給される単色表示の場合のガンマ特性が破線で、ＲＧＢのすべてのサブ画素の自発光素子に電流が供給される白表示の場合のガンマ特性が実線で、それぞれ示されている。また、図９～図１１の各グラフにおいて、横軸は画素値を示し、左縦軸は白色表示の場合の輝度を示し、右縦軸は単色表示の場合の輝度を示す。なお、各グラフにおいて、白表示及び単色表示のガンマ特性を比較しやすくするために、左縦軸及び右縦軸の輝度は、規格化されている。つまり、各グラフの左縦軸及び右縦軸の輝度の単位は、任意単位であり、互いに異なる。

【0042】

比較例の表示装置は、本実施の形態に係る表示装置１０と同様に、複数の画素に供給される電流を制限する電流制限回路を備える。比較例の表示装置が備える電流制限回路は、複数のサブ画素の各々に対応する画素値に基づいて複数の画素における消費電力値に係る画面電力値を算出し、画面電力値に基づいてゲインを演算するゲイン演算回路と、複数のサブ画素の各々に対応する画素値に、ゲインを乗じるゲイン乗算回路とを備える。比較例の表示装置が備える電流制限回路は、画面電力値の算出において、複数のサブ画素の各々に対応する画素値の最大値が、第一閾値を超える場合にも、複数のサブ画素の各々に対応する画素値を最大値以上の共通画素値に変更しない点において、本実施の形態に係る表示装置１０と相違する。比較例の表示装置が備える電流制限回路は、複数のサブ画素の各々に対応する画素値をそのまま用いて画面電力値を算出する。

【0043】

小面積映像表示の場合には、図９に示されるように、本実施の形態に係る表示装置１０及び比較例の表示装置のどちらも、画素値と輝度との関係を示すグラフが単色表示及び白表示のどちらの場合も一致する。つまり、単色表示の場合と白表示の場合とでガンマ特性が一致する。小面積映像表示の場合には、電流が供給される画素の数が少ないため、画面電力値が制御目標電力値を超えない。したがって、各サブ画素は、映像信号が示す画素値に相当する輝度の光を出射する。本実施の形態では、各サブ画素の輝度は、画素値の２．２乗に比例する。

【0044】

一方、大面積映像表示の場合には、比較例の表示装置では、図１０に示されるように、単色表示（図１０の実線）と、白表示（図１０の破線）とで、画素値と輝度との関係を示す曲線が一致しない。単色表示では、大面積映像表示においても、画面電力値が制御目標電力値を超えないため、小面積映像表示の場合と同様に、各サブ画素は、映像信号が示す画素値に相当する輝度の光を出射する。しかしながら、白表示では、画素値が大きくなると、画面電力値が制御目標電力値を超えるため、各サブ画素は、映像信号が示す画素値に１未満のゲインが乗じられた画素値に相当する輝度の光を出射する。したがって、図１０の実線で示されるように、白表示では、画素値が大きい場合に、輝度値が一定となる（つまり、画素値に応じて輝度が変化しない）。

【0045】

本実施の形態に係る表示装置１０では、図１１に示されるように、大面積映像表示の場合にも、小面積映像表示の場合と同様に、画素値と輝度との関係を示すグラフが一致する。つまり、単色表示の場合と白表示の場合とでガンマ特性が一致する。このようなガンマ特性を得られる理由は以下のとおりである。本実施の形態に係るゲイン演算回路４１では、例えば、全画面表示において、単色表示の場合と白表示の場合とで、発光している画素の画素値が同じであれば、算出される画面電力値は同じ値となる。このため、単色表示の場合でも、白表示の場合でも、ゲインが同一となる。したがって、本実施の形態に係る電流制限回路４０を用いることで、単色表示の場合と白表示の場合とで表示装置１０のガンマ特性が一致する。

【0046】

［１－４．効果など］
以上のように、本実施の形態に係る電流制限回路４０は、複数のサブ画素の各々に対応する映像信号の画素値に基づいて複数の画素における消費電力値に係る画面電力値を算出し、画面電力値に基づいてゲインを演算するゲイン演算回路４１と、複数のサブ画素の各々に対応する画素値に、ゲインを乗じるゲイン乗算回路５０とを備える。ゲイン演算回路４１は、複数の画素の各々において、複数のサブ画素の各々に対応する画素値の最大値が第一閾値を超える場合には、複数のサブ画素の各々に対応する画素値に代えて当該最大値以上の共通画素値を用いて画面電力値を算出し、画面電力値が制御目標電力値を超える場合にはゲインを画面電力値に対する制御目標電力値の比とし、画面電力値が制御目標電力値以下である場合にはゲインを１とする。

【0047】

このような構成を有する電流制限回路４０のゲイン演算回路４１では、例えば、全画面表示において、単色表示の場合と白表示の場合とで、発光している画素の画素値が第一閾値を超える同じ値であれば、算出される画面電力値は同じ値となる。このため、単色表示の場合でも、白表示の場合でも、ゲインが同一となる。したがって、本実施の形態に係る電流制限回路４０を用いることで、単色表示の場合と白表示の場合とで表示装置１０のガンマ特性が一致する。

【0048】

また、本実施の形態に係る電流制限回路４０において、第一閾値は、画素値の下限値であってもよい。

【0049】

このように、第一閾値を画素値の下限値とすることで、ゲイン演算回路４１は、サブ画素の各々に対応する画素値に関わらず、複数のサブ画素の各々に対応する画素値を共通画素値に変更して画面電力値を算出する。したがって、任意の画素値において、単色表示の場合と白表示の場合とでガンマ特性が一致する。

【0050】

また、本実施の形態に係る表示装置１０は、電流制限回路４０と、表示パネル６０とを備える。

【0051】

本実施の形態に係る表示装置１０は、電流制限回路４０を備えるため、単色表示の場合と白表示の場合とでガンマ特性が一致する。

【0052】

また、本実施の形態に係る電流制限方法は、複数のサブ画素の各々に対応する映像信号の画素値に基づいて複数の画素における消費電力値に係る画面電力値を算出する電力算出ステップと、画面電力値に基づいてゲインを演算するゲイン演算ステップと、複数のサブ画素の各々に対応する映像信号の画素値に、ゲインを乗算するゲイン乗算ステップとを含む。電力算出ステップでは、複数の画素の各々において、複数のサブ画素の各々に対応する画素値の最大値が第一閾値を超える場合には、複数のサブ画素の各々に対応する画素値に代えて当該最大値以上の共通画素値を用いて画面電力値を算出し、ゲイン演算ステップにおいて、画面電力値が制御目標電力値を超える場合にゲインを画面電力値に対する制御目標電力値の比とし、画面電力値が制御目標電力値以下である場合にゲインを１とする。

【0053】

このような構成を有する電流制限方法では、上述した電流制限回路４０と同様の効果が奏される。

【0054】

（実施の形態２）
実施の形態２に係る電流制限回路などについて説明する。本実施の形態に係る電流制限回路は、表示装置における表示面積に関わらず、所定のガンマ特性を得られる点において、実施の形態１に係る電流制限回路４０と相違する。以下、本実施の形態に係る電流制限回路などについて、実施の形態１に係る電流制限回路４０などとの相違点を中心に説明する。

【0055】

［２－１．電流制限回路］
まず、本実施の形態に係る電流制限回路について説明する。本実施の形態に係る電流制限回路は、実施の形態１に係る電流制限回路４０と同様に、ゲイン演算回路と、ゲイン乗算回路とを有する。本実施の形態のゲイン演算回路は、共通画素値を画素値の上限値とする点において、実施の形態１に係るゲイン演算回路４１と相違し、その他の点において一致する。なお、本実施の形態においても、第一閾値は画素値の下限値である。

【0056】

このような、電流制限回路のゲイン演算回路は、サブ画素に対応する画素値が第一閾値を超える場合、当該サブ画素が含まれる画素は、画素値の上限値で白表示すると仮定した場合の画面電力値を算出する。本実施の形態では、第一閾値は画素値の下限値であるため、本実施の形態に係るゲイン演算回路は、黒表示する画素以外の画素は、画素値の上限値で白表示すると仮定した場合の画面電力値を算出する。言い換えると、本実施の形態に係るゲイン演算回路においては、黒表示以外の画素の個数が同一であれば、ゲインは同一の値となる。

【0057】

［２－２．動作例］
次に、本実施の形態に係る電流制限回路を備える表示装置の動作例について、図１２を用いて説明する。図１２は、本実施の形態に係る電流制限回路を備える表示装置のガンマ特性を示す模式的なグラフである。図１２においては、小面積映像表示の場合のガンマ特性が破線で、大面積映像表示の場合のガンマ特性が実線で、それぞれ示されている。図１２のグラフにおいて、横軸は画素値を示し、縦軸は輝度を示す。図１２においては、小面積映像表示として、全画素の１０％において光を発する（つまり、全画素の９０％において黒表示される）場合のガンマ特性が示されている。また、大面積映像表示として、全画素において光を発する（つまり、黒表示される画素がない）場合のガンマ特性が示されている。

【0058】

図１２に示されるように、本実施の形態に係る電流制限回路を備える表示装置では、大面積映像表示及び小面積映像表示のいずれの場合も、輝度が画素値の２．２乗に比例する。このように、本実施の形態に係る電流制限回路を備える表示装置では、大面積映像表示及び小面積映像表示のいずれの場合にも所望のガンマ特性を得ることができる。

【0059】

［２－３．効果など］
以上のように、本実施の形態に係る電流制限回路において、共通画素値は、画素値の上限値である。

【0060】

これにより、本実施の形態に係る電流制限回路を備える表示装置では、大面積映像表示及び小面積映像表示のいずれの場合も、所望のガンマ特性を得ることができる。例えば、本実施の形態に係る電流制限回路を備える表示装置では、輝度が画素値の２．２乗に比例するようなガンマ特性を得ることができる。

【0061】

（実施の形態３）
実施の形態３に係る電流制限回路などについて説明する。本実施の形態に係る電流制限回路は、第一閾値が画素値の下限値でない点において、実施の形態２に係る電流制限回路と相違し、その他の点において一致する。以下、本実施の形態に係る電流制限回路などについて、実施の形態２に係る電流制限回路などとの相違点を中心に説明する。

【0062】

本実施の形態に係る電流制限回路は、実施の形態２に係る電流制限回路と同様に、ゲイン演算回路と、ゲイン乗算回路とを有する。本実施の形態のゲイン演算回路において、第一閾値は、画素値の下限値より大きく、画素値の上限値未満の値である。例えば、第一閾値として、画素値の上限値の０％より大きく５％以下程度の値を用いることができる。

【0063】

表示パネルが有するサブ画素に対応する映像信号の画素値には、ノイズが重畳される場合がある。このため、例えば、映像信号において画素値が下限値である場合にも、映像信号にノイズが重畳されて、当該画素値が下限値よりわずかに大きい値に変化してしまう場合がある。

【0064】

本実施の形態に係る電流制限回路によれば、ゲイン演算回路によって画面電力値を算出する際に、このような下限値よりわずかに大きい画素値については上限値と仮定されないため、画素値を上限値と仮定するサブ画素を削減できる。これに伴い、ゲイン演算回路によって算出される画面電力値が低減される。したがって、ゲイン演算回路によって演算されるゲインが小さくなりすぎることを抑制できる。つまり、表示パネルに表示される映像を明るくすることができる。

【0065】

（その他の実施の形態）
以上、本開示に係る電流制限回路などについて、各実施の形態に基づいて説明したが、本開示に係る電流制限回路などは、上記各実施の形態に限定されるものではない。各実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、各実施の形態に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、各実施の形態に係る電流制限回路などを内蔵した各種機器も本開示に含まれる。

【0066】

例えば、上記各実施の形態では、電流制限回路は表示装置に備えられているが、電流制限回路は、必ずしも表示装置に備えられなくてもよい。このような変形例について図１３を用いて説明する。図１３は、本変形例に係る電流制限回路４０と表示装置２１０との関係を示すブロック図である。図１３に示されるように、電流制限回路４０は、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２１２に備えられる。ＧＰＵ２１２は、画像処理用の演算装置であり、映像信号が入力されて、電流制限回路４０によって処理された映像信号を出力する。ＧＰＵ２１２は、表示装置２１０の外部に配置され、処理回路２０によって処理された映像信号を表示装置２１０に出力する。ＧＰＵ２１２は、例えば、図１４に示されるようなＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）８０４に備えられてもよい。ＰＣ８０４は、キーボード８０６及びマウス８０７などによって操作される。表示装置２１０は、図１４に示されるモニタ８０５に備えられてもよい。モニタ８０５は、表示装置２１０を備え、ＰＣ８０４からの映像信号を表示する。また、ＧＰＵ２１２は、図１５に示されるようなハードディスクレコーダ８０８に備えられてもよい。

【0067】

以上のように電流制限回路４０が表示装置に備えられない場合にも、上記実施の形態１に係る電流制限回路４０と同様の効果が奏される。

【0068】

また、上記各実施の形態に係る表示装置は、図１６に示されるような薄型フラットＴＶ８０２に内蔵されてもよい。この場合にも、上記各実施の形態と同様の効果が奏される。

【0069】

また、上記各実施の形態では、表示パネルが有する画素が、ＲＧＢの三色にそれぞれ対応する三つのサブ画素を含む構成を示したが、画素の構成はこれに限定されない。例えば、画素が、ＲＧＢＷの四色にそれぞれ対応する四つのサブ画素を含んでもよい。

【0070】

また、上記各実施の形態では、映像信号は、ＲＧＢ信号であったが、映像信号には、ＲＧＢ信号以外の信号が含まれてもよい。つまり、映像信号は、ＲＧＢ信号を含めばよい。

【0071】

また、上記各実施の形態においては、自発光素子として、有機ＥＬ素子を用いる例を示したが、自発光素子はこれに限定されない。例えば、自発光素子として、無機ＥＬ素子などを用いてもよい。

【産業上の利用可能性】

【0072】

本開示は、有機ＥＬフラットパネルディスプレイに有用であり、特に、消費電力が大きくなる大画面のディスプレイにおいて用いるのに最適である。

【符号の説明】

【0073】

１０、２１０ 表示装置
４０ 電流制限回路
４１ ゲイン演算回路
４２ 画素値変換回路
４３ 加重平均回路
４４ 水平期間データ演算回路
４５ 画面データ記憶部
４６ ゲイン決定回路
５０ ゲイン乗算回路
６０ 表示パネル
６２ 書き込み処理部
６４ 書き込み用シフトレジスタ
６８ ソースドライバ
７０ 表示部
８１、８２ ＴＦＴ
８４ コンデンサ
８５ｒ 自発光素子
２１２ ＧＰＵ
８０２ 薄型フラットＴＶ
８０４ ＰＣ
８０５ モニタ
８０６ キーボード
８０７ マウス
８０８ ハードディスクレコーダ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】