特許 7305905 画像表示システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-07-03

(45)【発行日】2023-07-11

(54)【発明の名称】画像表示システム

(51)【国際特許分類】

   G09G 3/20 20060101AFI20230704BHJP

【ＦＩ】

G09G3/20 633P

G09G3/20 631V

G09G3/20 612U

G09G3/20 621E

G09G3/20 623Q

G09G3/20 612K

G09G3/20 622N

G09G3/20 623U

G09G3/20 631B

G09G3/20 622K

G09G3/20 622R

G09G3/20 623V

G09G3/20 623X

G09G3/20 641A

G09G3/20 633U

G09G3/20 633H

G09G3/20 621A

G09G3/20 641E

【請求項の数】 19

(21)【出願番号】P 2021522933

(86)(22)【出願日】2019-07-02

(65)【公表番号】

(43)【公表日】2022-03-28

(86)【国際出願番号】 US2019040348

(87)【国際公開番号】W WO2020010112

(87)【国際公開日】2020-01-09

【審査請求日】2022-06-07

(31)【優先権主張番号】62/694,011

(32)【優先日】2018-07-04

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】521005487

【氏名又は名称】ＩＧＮＩＴＥ株式会社

(74)【代理人】

【識別番号】100187322

【弁理士】

【氏名又は名称】前川 直輝

(72)【発明者】

【氏名】イシイ フサオ

(72)【発明者】

【氏名】ビクター ストーン

(72)【発明者】

【氏名】鳥飼 俊敬

【審査官】塚本 丈二

(56)【参考文献】

【文献】特開２００６－２５１３１５（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１８／０１１４４７７（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｇ ３／２０

(57)【特許請求の範囲】

【請求項1】

配列された複数のピクセルエレメントと、
各々が前記配列の列にそれぞれ電気的に結合された複数の列ドライバと、
各々が前記配列の行にそれぞれ電気的に結合された複数の行ドライバと、
少なくとも１つのルックアップテーブルを記憶するルックアップテーブルメモリであって、各ルックアップテーブルが、入力ビデオデータを制御信号に変換するための複数のルールを含む、ルックアップテーブルメモリと、
コントローラであって、
フレームの複数の行および複数の列を含む入力画像の階調情報からなる入力ビデオデータを受信し、
ルックアップテーブルのルールに従って、
前記入力ビデオデータをビットの配置順が異なる複数のグループに割り当て、
各グループに割り当てられたそれぞれの入力ビデオデータを使用して、前記複数のグループのうちのそれぞれのグループのバイナリ信号を生成し、
前記複数のグループのうちの少なくともいくつかのグループ内の前記バイナリ信号の順序を再配置して、それぞれのバイナリ制御信号を形成し、前記複数のグループの前記バイナリ制御信号の状態変化が互いに矛盾しないようにし、
前記配列のピクセルエレメントの列の状態を制御するために前記バイナリ制御信号を前記複数の列ドライバに送信し、前記配列のピクセルエレメントの行を選択するために前記複数の行ドライバを選択する選択信号を送信し、前記バイナリ制御信号を受信すること、または
前記配列のピクセルエレメントの行の状態を制御するために前記バイナリ制御信号を前記複数の行ドライバに送信し、前記配列のピクセルエレメントの列を選択するために前記複数の列ドライバを選択する選択信号を送信し、前記バイナリ制御信号を受信することのいずれか一つを行う、コントローラとを備え、
前記選択信号および前記バイナリ制御信号は、前記コントローラのクロック信号と同期している、
ことを特徴とする、画像表示システム。

【請求項2】

請求項１において、
前記ルックアップテーブルメモリは、複数のルックアップテーブルを記憶し、前記コントローラは、前記複数のルックアップテーブルからルックアップテーブルを選択する、
ことを特徴とするシステム。

【請求項3】

請求項２において、
前記コントローラは、前記複数のルックアップテーブルからランダムにルックアップテーブルを選択する、
ことを特徴とするシステム。

【請求項4】

請求項２において、
前記入力ビデオデータはフレームごとに受信され、前記コントローラが、前記複数のルックアップテーブルから各フレームに使用するルックアップテーブルを選択する、
ことを特徴とするシステム。

【請求項5】

請求項１または２において、
前記コントローラは、複数のルックアップテーブルから使用するルックアップテーブルを所定の順序で選択する、
ことを特徴とするシステム。

【請求項6】

請求項１または２において、
前記コントローラは、前記入力ビデオデータを複数のブロックに分割し、前記複数のブロックに前記複数のグループを割り当てる、
ことを特徴とするシステム。

【請求項7】

請求項６において、
前記コントローラは、前記複数のグループの各々を、ランダムな順序または所定の順序のうちのいずれか１つで前記複数のブロックのそれぞれのブロックに割り当てることにより、前記複数のグループを前記複数のブロックに割り当てる、
ことを特徴とするシステム。

【請求項8】

請求項７において、
各ブロックは、前記配列の複数の行を含み、前記所定の順序は、前記複数のグループの各グループが、同じ順序または異なる順序のうちのいずれか１つで、それぞれのブロック内の前記複数の行のそれぞれの行に割り当てられる、
ことを指定することを特徴とするシステム。

【請求項9】

請求項７において、
前記コントローラは、前記複数のブロックの行をインターリーブすることにより、前記複数のグループを前記複数のブロックに割り当てる、ことを特徴とするシステム。

【請求項10】

請求項１または２において、
前記選択信号は行選択信号であり、システムがさらに、前記複数の行ドライバに接続され、前記コントローラから前記行選択信号を受信して前記複数の行ドライバを順次選択するシーケンサをさらに備える、
ことを特徴とするシステム。

【請求項11】

請求項１または２において、
システムがさらに、前記入力ビデオデータを一時的に格納するフレームメモリをさらに備え、前記コントローラは、前記フレームメモリから前記入力ビデオデータを受信する、
ことを特徴とすることを特徴とするシステム。

【請求項12】

フレームの複数の行および複数の列を含む入力画像の階調情報からなる入力ビデオデータを受信する工程と、
少なくとも１つのルックアップテーブルを記憶するルックアップテーブルメモリであって、各ルックアップテーブルが、入力ビデオデータを制御信号に変換するための複数のルールを含む、ルックアップテーブルメモリにアクセスする工程と、
ルックアップテーブルのルールに従って、
入力ビデオデータをビットの配置順が異なる複数のグループに割り当てる工程と、
各グループに割り当てられたそれぞれの入力ビデオデータを使用して、前記複数のグループのうちのそれぞれのグループのバイナリ信号を生成する工程と、
前記複数のグループのうちの少なくともいくつかのグループ内の前記バイナリ信号の順序を再配置して、それぞれのバイナリ制御信号を形成し、前記複数のグループの前記バイナリ制御信号の状態変化が互いに矛盾しないようにする工程と、
配列のピクセルエレメントの列の状態を制御するために前記バイナリ制御信号を複数の列ドライバに送信し、前記配列のピクセルエレメントの行を選択するために複数の行ドライバを選択する選択信号を送信することで、前記バイナリ制御信号を受信する工程、または、
前記配列のピクセルエレメントの行の状態を制御するために前記バイナリ制御信号を前記複数の行ドライバに送信し、前記配列のピクセルエレメントの列を選択するために前記複数の列ドライバを選択する選択信号を送信することで、前記バイナリ制御信号を受信する工程のいずれか１つとを含み、
前記選択信号および前記バイナリ制御信号は、コントローラのクロック信号と同期し、
前記複数の列ドライバはそれぞれ、前記配列の列の各々に電気的に結合され、
前記複数の行ドライバはそれぞれ、前記配列の行の各々に電気的に結合される、
ことを特徴とする画像表示方法。

【請求項13】

請求項１２において、
前記入力ビデオデータをフレームメモリに一時的に格納する工程をさらに含み、前記入力ビデオデータを受信する工程は、前記コントローラにおいて、前記フレームメモリから前記入力ビデオデータを受信する工程を含む、
ことを特徴とする方法。

【請求項14】

請求項１２または１３において、
前記ルックアップテーブルメモリは、複数のルックアップテーブルを記憶し、
前記複数のルックアップテーブルからルックアップテーブルを選択する工程をさらに含む、
ことを特徴とする方法。

【請求項15】

請求項１４において、
前記入力ビデオデータを受信する工程は、フレームごとに前記入力ビデオデータを受信する工程を含み、前記ルックアップテーブルを選択する工程は、前記複数のルックアップテーブルから各フレームに使用するルックアップテーブルを選択する工程を含む、
ことを特徴とする方法。

【請求項16】

請求項１２または１３において、
前記ルックアップテーブルを選択する工程は、複数のルックアップテーブルから使用するルックアップテーブルを所定の順序で選択する工程を含む、
ことを特徴とする方法。

【請求項17】

請求項１２または１３において、
前記入力ビデオデータを複数のブロックに分割する工程と、
前記複数のグループを前記複数のブロックに割り当てる工程をさらに含む、
ことを特徴とする方法。

【請求項18】

請求項１７において、
前記複数のグループを割り当てる工程は、前記複数のグループの各々を、ランダムな順序または所定の順序のうちのいずれか１つで前記複数のブロックのそれぞれのブロックに割り当てる工程を含む、
ことを特徴とする方法。

【請求項19】

請求項１８において、各ブロックは、前記配列の複数の行を含み、前記所定の順序は、前記複数のグループの各グループが、同じ順序または異なる順序のうちのいずれか１つで、それぞれのブロック内の前記複数の行のそれぞれの行に割り当てられる、ことを指定する、
ことを特徴とする方法。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本願は、２０１８年７月４日に出願された米国仮特許出願第６２／６９４０１１号に基づく優先権を主張するものであり、その開示内容をここに援用する。

【0002】

本開示は、デジタル画像信号を受信する制御回路を含み、それらのデジタル画像信号を適用して画像表示を制御する表示装置に関する。より詳細には、本開示は、状態信号を入力する非連続順序およびタイミングを制御するための信号制御方法に関する。

【背景技術】

【0003】

表示画像をデジタル制御すると、十分な数の中間調で画像が表示されないために画質に悪影響が及ぶ。中間調の数を増やすためには、より高い入力データレートが必要である。

【0004】

しかし、高解像度システムにおいてより高い入力データレートを実現するためには、集積回路（ＩＣ）接続パッドの数を増やす必要がある。

【発明の概要】

【発明が解決しようとする課題】

【0005】

表示装置およびデジタル画像データ処理方法を使用する制御回路を含むハードウェア構造が、米国特許第８２２８５９５Ｂ２号明細書に提案されている。本開示は、少ない数のＩＣ接続パッドで中間調（階調またはグレースケールレベルとも呼ばれる）を制御するために、バイナリデジタルパルス幅変調を使用してデジタル画像データを表示する方法を説明する。

【課題を解決するための手段】

【0006】

画像表示システムは、配列された複数のピクセルエレメントと、各々が前記配列の列にそれぞれ電気的に結合された複数の列ドライバと、各々が前記配列の行にそれぞれ電気的に結合された複数の行ドライバと、少なくとも１つのルックアップテーブルを記憶するルックアップテーブルメモリであって、各ルックアップテーブルが、入力ビデオデータを制御信号に変換するためのルールを含む、ルックアップテーブルメモリと、コントローラとを含む。コントローラは、フレームの複数の行および複数の列を含む入力画像の階調情報からなる入力ビデオデータを受信し、ルックアップテーブルのルールに従って、前記入力ビデオデータをビットの配置順が異なる複数のグループに割り当て、各グループに割り当てられたそれぞれの入力ビデオデータを使用して、前記複数のグループのそれぞれのバイナリ信号を生成し、前記複数のグループのうちの少なくともいくつかのグループ内の前記バイナリ信号の順序を再配置して、それぞれのバイナリ制御信号を形成し、前記複数のグループの前記バイナリ制御信号の状態変化が互いに矛盾しないようにする。コントローラはさらに、前記配列のピクセルエレメントの列の状態を制御するために前記バイナリ制御信号を前記複数の列ドライバに送信し、前記配列のピクセルエレメントの行を選択するために前記複数の行ドライバを選択する選択信号を送信し、前記バイナリ制御信号を受信する。または、コントローラはさらに、前記配列のピクセルエレメントの行の状態を制御するために前記バイナリ制御信号を前記複数の行ドライバに送信し、前記配列のピクセルエレメントの列を選択するために前記複数の列ドライバを選択する選択信号を送信し、前記バイナリ制御信号を受信する。前記選択信号および前記バイナリ制御信号は、コントローラのクロック信号と同期する。

【0007】

画像表示方法は、フレームの複数の行および複数の列を含む入力画像の階調情報からなる入力ビデオデータを受信する工程と、少なくとも１つのルックアップテーブルを記憶するルックアップテーブルメモリであって、各ルックアップテーブルが、入力ビデオデータを制御信号に変換するためのルールを含む、ルックアップテーブルメモリにアクセスする工程と、ルックアップテーブルのルールに従って、入力ビデオデータをビットの配置順が異なる複数のグループに割り当てる工程と、各グループに割り当てられたそれぞれの入力ビデオデータを使用して、前記複数のグループのそれぞれのバイナリ信号を生成する工程と、前記複数のグループのうちの少なくともいくつかのグループ内の前記バイナリ信号の順序を再配置して、それぞれのバイナリ制御信号を形成し、前記複数のグループの前記バイナリ制御信号の状態変化が互いに矛盾しないようにする工程とを含む。前記方法はさらに、配列のピクセルエレメントの列の状態を制御するために前記バイナリ制御信号を複数の列ドライバに送信し、前記配列のピクセルエレメントの行を選択するために複数の行ドライバを選択する選択信号を送信することで、前記バイナリ制御信号を受信する工程または、前記配列のピクセルエレメントの行の状態を制御するために前記バイナリ制御信号を前記複数の行ドライバに送信し、前記配列のピクセルエレメントの列を選択するために前記複数の列ドライバを選択する選択信号を送信することで、前記バイナリ制御信号を受信する工程のいずれか１つとを含む。選択信号およびバイナリ制御信号は、コントローラのクロック信号と同期し、複数の列ドライバはそれぞれ、配列の列の各々に電気的に結合され、複数の行ドライバはそれぞれ、配列の行の各々に電気的に結合される。

【0008】

本明細書に教示される実施形態とこれらの実施形態および他の実施形態の変形例を、以下に詳細に説明する。

【図面の簡単な説明】

【0009】

【図1】図１は、画像表示システムの構成を示すブロック図である。

【図2】図２は、１つのピクセルエレメントに入力される４ビットで１６階調を表現する信号の構成を説明する図である。

【図3】図３は、単位時間当たりに１ブロック以上の書き込みが発生する、無効ブロックとグループの組み合わせの例である。

【図4】図４は、図３のグループを用いた有効グループの組み合わせの例である。

【図5】図５は、図３のグループを用いた有効グループの組み合わせの他の例である。

【図6A】図６Ａは、入力ビデオデータの配置を示す図である。

【図6B】図６Ｂは、ビデオデータの行列を示す図である。

【図7】図７は、図６Ｂに示す行列内のデータを変換する概念図である。

【図8】図８は、列ドライバに送信されるビットデータと行ドライバに送信される列選択信号を示す図である。

【図9】図９は、画像表示システムの表示処理を示すフローチャートである。

【図10A】図１０Ａは、行を４つのブロックに分割して表示した例を示す概念図である。

【図10B】図１０Ｂは、図１０Ａの４つのブロック内のグループをインターリーブして表示する例を示す概念図である。

【図10C】図１０Ｃは、４つのブロックをインターリーブにより分散して表示する例を示す概念図である。

【0010】

本開示は、添付の図面と併せて読まれるとき、以下の詳細な説明から最もよく理解される。一般的プラクティスによれば、図面の種々の特徴が実寸大ではないことを強調しておく。逆に、様々な特徴の寸法は、明確にするために任意に拡大または縮小されている。さらに、特に明記しない限り、同様の参照番号は同様の要素を示す。

【発明を実施するための形態】

【0011】

図１は、画像表示システム１０１の構成を示すブロック図である。画像表示システムは、インタフェース１１１と、コントローラ１１２と、フレームメモリ１１３と、ルックアップテーブルメモリ１１４と、シーケンサ１１５と、複数の列ドライバ１１６と、複数の行ドライバ１１７と、ピクセルエレメント配列１１８とを含む。

【0012】

ピクセルエレメント配列１１８は、画像表示システム１０１によって異なり得る。例えば、画像表示システム１０１が高精細度テレビジョン（ＨＤＴＶ）システムである場合、配列１１８は、１９２０（横）×１０８０（縦）のピクセルエレメントを有する。各ピクセルエレメントは、画像を生成するために、プラズマ、有機発光ダイオード（ＯＬＥＤ）等、光を発する装置、シリコン上の液晶（ＬＣＯＳ）、マイクロミラー等、光を反射する装置、または液晶ディスプレイ（ＬＣＤ）等、光を変調する装置からなる。動作の一例では、列ドライバ１１６は、行ドライバ１１７によって選択された行内のピクセルエレメントに制御信号を送る。列ドライバ１１６から送られた信号は、行内のピクセルエレメントに送信される。システム１０１は、ディスプレイ内に重複画像が存在しないと仮定すると、一度に１つの行のみを選択する。

【0013】

図１のコントローラ１１２は、どの行がシーケンサ１１５を通して（例えば、順次選択を通して）選ばれるべきかを制御し、列ドライバ１１６を通して行内のピクセルエレメントに信号を送信する。信号を受信したピクセルエレメントは、前記信号およびピクセルエレメントを形成するデバイスのタイプに応じて、光を放出、反射または変調する。インタフェース１１１の受信信号は、上の行から下の行へと連続しているので（図６Ａ参照）、コントローラ１１２も、上の行から下の行へと信号を送る。受信データには、高精細度マルチメディアインタフェース（ＨＤＭＩ（登録商標））またはビデオグラフィックアレイ（ＶＧＡ）信号として、多くの場合、並列に３色が含まれている。表示方式に応じて、ピクセルエレメント配列１１８は、３色を並行して、または各色を順次に必要とし得る。ディスプレイがカラーシーケンシャルディスプレイである場合、ピクセルエレメント配列１１８は、各色を順次必要とする。本明細書では、「データ」および「信号」という用語は、区別なく用いられる。

【0014】

インタフェース１１１は、コントローラ１１２外部からコントローラ１１２への信号の送信を可能にする任意のタイプの有線または無線接続であってもよい。これらの信号を、本明細書では入力ビデオデータと呼ぶことがある。信号は、フレームの複数の行および複数の列を含む入力画像の階調情報を含む、または前記諧調情報からなる。インタフェース１１１は、コントローラ１１２に組み込まれてもよく、またはコントローラ１１２の入力と通信する別個の装置であってもよい。インタフェース１１１に使用することのできる装置としては、カリフォルニア州サニベールのＳｉｌｉｃｏｎ Ｉｍａｇｅ（Ｓｉｌｉｃｏｎ Ｉｍａｇｅ， Ｉｎｃ．）社製Ｓｉｌ９ｌ８７Ｂ ＨＤＭＩ（登録商標）ポートプロセッサがある。

【0015】

データ受信のタイミングとピクセルエレメントに信号を書き込むタイミングとは一致しないことが多い。フレームメモリ１１３は、受信データと表示装置との間の信号のタイミングおよび／またはシーケンスを調整するために、受信データを（例えば、一時的に）記憶することが望ましい。さらに、画像表示システム１０１は、行のシーケンスおよびデータビットの順序を記憶するメモリを使用してピクセルエレメントに信号を書き込む。このメモリは、図１に示すように、ルックアップテーブル（ＬＵＴ）メモリ１１４と呼ばれる。行のシーケンスおよびデータビットは、ＬＵＴメモリ１１４に記憶してもよい。

【0016】

図２は、１つのピクセルエレメントに入力される４ビットで１６階調を表現するビデオデータの構成を説明する図である。図２における行（ａ）は、４ビットデータ列の時間変化を示す図であり、横軸は時間の経過を示している。また、左からビットＤ０、Ｄ１、Ｄ２およびＤ３が振り分けられている。Ｄ０は最上位ビット（ＭＳＢ）であり、Ｄ３は最下位ビット（ＬＳＢ）である。１つのピクセルエレメントは、信号が入力され、光が放射、反射または変調されるときのビットの経過時間に対応する時間である。Ｄ１の時間はＤ０（ＭＳＢ）の時間の半分であり、Ｄ２の時間はＤ１の時間の半分であり、Ｄ３（ＬＳＢ）の時間はＤ２の時間の半分である。ビデオデータは、（例えば、コントローラ１１２からの）システムクロック信号と同期して制御される。Ｄ３（ＬＳＢ）の長さは、所定のクロック数を１単位（１Ｕ）として決定される。Ｄ０からＤ３（ＬＳＢ）までの合計時間はｌＵ＋２Ｕ＋４Ｕ＋８Ｕ＝１５Ｕであり、これはＤ３（ＬＳＢ）の時間よりも１５倍長い。このようにして、Ｄ０からＤ３までのビットを適切に選択することにより、１６個の中間調を生成することができる。例えば、Ｄ０が１の場合、クロック信号の８Ｕに相当する時間の間、状態が保持され、同様に、Ｄ２が１の場合、クロック信号の２Ｕに相当する時間の間、状態が保持される。

【0017】

図２の線（ｂ）は、４ビットのバイナリコードで１０１０を表現するビデオデータの例を示している。Ｄ０およびＤ２に対応する時間の間、ピクセルエレメントがオン状態になる。従って、ピクセルエレメントは１０／１５の階調レベルを表示することができる。図２の線（ｃ）は、４ビットのバイナリコードで０１１０を表現するビデオデータの例を示している。Ｄ１およびＤ２に対応する時間の間、ピクセルエレメントがオン状態になる。従って、ピクセルエレメントは６／１５の階調レベルを表示することができる。

【0018】

４ビットのビデオデータの無効グループの例を図３に示す。各ビデオデータのグループは、Ｄ０からＤ３までのビットに追加され、最後に１がエンドビットとして追加される。図３の最下段の行は、クロック信号に同期して選択されるグループを決定するためのデータである。各ビデオデータ間の矛盾を避けるために、各ビデオデータのスタートビットを１Ｕ単位でシフトし、配置する。しかしながら、例えば、グループｉのＤ２はグループｉｖのＤ１と矛盾する。また、グループｉのエンドビットは、グループｉｉのＤ３およびグループｉｉｉのＤ２と矛盾する。グループｉｉのエンドビットはグループｉｖのＤ２と矛盾し、グループｉｉｉのエンドビットはグループｉｖのＤ３と矛盾する。したがって、グループｉ～ｉｖのビデオデータを１本の信号線で送信することはできない。

【0019】

４ビットのビデオデータの有効グループの例を図４に示す（以下、表１ともいう）。図４は、図３のビットの順序を交換することによって構成された有効グループを示す。図３に含まれるグループｉのビットの配置順が３２１０であるとすると、図４に含まれるグループｉは１２３０の順に再配置される。同様に、グループｉｉは３１０２に、グループｉｉｉは２０１３に、グループｉｖは０３２１に整列（ｓｏｒｔ）される。これにより、各グループのビデオデータを「ｉ－ｉｉ－ｉ－ｉｉｉ－ｉｖ－ｉｖ－ｉ－ｉｉｉ－ｉｉｉ－ｉｉ－ｉｉｉ－ｉｉ－ｉｉ－ｉｖ－ｉ－ｉ－ｉｉ－ｉｖ－ｉｉｉ－ｉｖ」の順のビデオデータに変換することができる。したがって、各グループを矛盾することなく送信することができる。

【0020】

４ビットのビデオデータの有効グループの他の例を、図５に示す（以下、表２ともいう）。図５は、図３のビットの順序を交換することにより構成された有効グループを示す。図４に含まれるグループｉは、３２０１の順に整列（ｓｏｒｔ）される。同様に、グループｉｉは０３２１に、グループｉｉｉは１２３０に、グループｉｖは１０２３に整列（ｓｏｒｔ）される。その結果、各グループのビデオデータは、「ｉ－ｉｉ－ｉｉ－ｉｉｉ－ｉｖ－ｉｉｉ－ｉｖ－ｉｖ－ｉ－ｉｉｉ－ｉｉ－ｉｖ－ｉ－ｉ－ｉｉ－ｉ－ｉｉ－ｉｉｉ－ｉｉｉ－ｉｖ」の順番に表現することができる。したがって、各グループを矛盾することなく送信することができる。

【0021】

ビデオデータが４ビットの場合、グループｉ～グループｉｖを最大５Ｕシフトすると、有効グループ配置は図４と図５の２パターンとなる。図４および図５のいずれかまたは両方の情報は、ＬＵＴメモリ１１４にＬＵＴとして記憶される。

【0022】

図６Ａは、インタフェース１１１の受信データの１つのフレームが上の行から下の行へ連続していることを示す。受信データは、１６進数で書き込まれた各ピクセルエレメントの階調を示す。

【0023】

図６Ｂは、図６Ａの受信データがコントローラ１１２によってフレームメモリ１１３に記憶された状態を示す。図６Ｂの左側は、ピクセルエレメント配列１１８の列および行に対応する行列に配置されたフレームメモリ１１３内のデータの画像である。図６Ｂの右側の画像のデータは、２進法で示されている。

【0024】

図７は、図６Ｂに示す行列内のデータを変換するイメージ図である。データ変換は、ＬＵＴメモリ１１４内のＬＵＴに記憶された図４に示す有効グループに従ってビットの順序を入れ替えることによって行われる。例えば、列２、行０のデータ１０１０は、図２に従って、「１０００００００，００００，１０，０」の制御信号に拡張される。すなわち、信号は、Ｄ０が１なので、クロック信号の８Ｕに対応する時間の間、ピクセルエレメントをオン状態に保持し（したがって、光を放射、反射または変調し）、Ｄ１が０なので、クロック信号の４Ｕに対応する時間の間、ピクセルエレメントをオフ状態に保持し（光を放射、反射または変調せず）、Ｄ２が１なので、クロック信号の２Ｕに対応する時間の間、ピクセルエレメントをオン状態に保持し、Ｄ３が０なので、クロック信号の１Ｕに対応する時間の間、ピクセルエレメントをオフ状態に保持することを示す。拡張された制御信号（例えば、図３に関して説明した順序３２１０に対応する）は、ＬＵＴ（例えば、図４に関して説明した順序１２３０に対応する）に従って、制御信号「１０，００００，１０００００００，０」に変換または再配置される。変換された制御信号は列ドライバ１１６に送信される。各データの拡張および変換は、図７に詳細に示されるように、同じ方法で行われる。この場合、グループｉの変換ルールは行列の行０に割り当てられ、グループｉｉの変換ルールは行列の行１に割り当てられ、グループｉｉｉの変換ルールは行列の行２に割り当てられ、グループｉｖの変換ルールは行列の行３に割り当てられる。変換ルールの割り当ては適宜置き換え得る。

【0025】

より一般的に述べると、ＬＵＴメモリ１１４に記憶されたＬＵＴは、（例えば、インタフェース１１１からの）受信データを、ピクセルエレメント配列１１８などのピクセルエレメント配列の照明装置を駆動する際に使用する制御信号に変換するための１または複数のルールを含む。それらのルールは、受信データを拡張信号に拡張することを記述する。本開示では、受信データまたは信号を拡張することによって、（例えば、最初は１６進形式、または２進形式である）受信データを、受信データの各ビットの状態を保持するためのクロックサイクルの規定の持続時間に対応する制御信号（すなわち、拡張信号）に変換するプロセスについて述べる。このプロセスは、受信データをコントローラ１１２のクロックに同期させること、と言うこともできる。図２で述べたように、例えば、（２進形式）の受信データの各ビットの状態には、保持すべき多数のクロックまたはクロックユニットＵが割り当てられる。これらは、ピクセルエレメントが受信データに応答して勾配を表示するように、配列の１または複数のピクセルエレメントに対する書込み信号と考えてもよい。受信データを変換するためのルールは、結果として得られる拡張信号を規定の順序に変換または再配置することを記述し、これは図７の例によって示される。規定の順序は、配列の他のピクセルエレメントのために再配置および拡張された信号と組み合わされたときに、結果として生じるシーケンスが、ピクセルのための新しい状態をシグナリングする際に矛盾することなく、以下の図８の例によって示されるように、行および列における複数のピクセルの制御を可能にする単一の制御信号を提供するような順序である。ＬＵＴもまた、グループを規定するルールを含んでもよい。ＬＵＴは、受信データに示される勾配の数、ピクセルごとの受信信号のサイズ、受信信号のクロックサイクル数、拡張信号の長さ、配列のサイズなど、またはこれらの特徴の任意の組合せに基づいて、ルールの各々を規定してもよい。

【0026】

図８は、図７に示す変換制御信号をピクセルエレメント配列１１８に送信する順序を示すイメージ図である。説明を簡単にするために、図８は、４×４の行列に配置された１６個のピクセルエレメントらなる表示システムを使用する。各行の制御信号はエンドビットで終了する。シーケンス信号は、クロック信号に同期して列ドライバ１１６に順次送信される。送信信号は、図８の斜線部分である。例えば、列１に送信される制御信号は、「０－１－１－１－１－１－０－０－１－１－１－１－１－０－０－１－１－０－１－１」である。また、シーケンサ１１５には、行を選択するための行選択信号が、ＬＵＴに従ってコントローラ１１２から送信される。この場合、シーケンサ１１５の行選択信号は、「ｉ－ｉｉ－ｉ－ｉｉｉ－ｉｖ－ｉｖ－ｉ－ｉｉｉ－ｉｉｉ－ｉｉ－ｉｉｉ－ｉｉ－ｉｉ－ｉｖ－ｉ－ｉ－ｉｉ－ｉｖ－ｉｉｉ－ｉｖ」の順でクロック信号に同期される。シーケンサ１１５は、行選択信号に従って行ドライバ１１７を選択する。したがって、例えば、列１では、最初に送信される制御信号「０」が列１、行０のピクセルエレメントに送信される。次に、送信された制御信号Ｔは、列１、行１のピクセルエレメントに送られる。さらに、次に送信される制御信号Ｔは、列１、行０のピクセルエレメントに送られる。すなわち、列１、行０のピクセルエレメントでは、２Ｕの時間の間「０」が保持され（オフ状態に相当）、その後、Ｔが入力される（オン状態に相当）。言い換えれば、シーケンサ１１５は、複数の行ドライバ（または代替配置では列ドライバ）を順次選択する。シーケンサ１１５は、例えば、行ドライバおよび列ドライバのためのアドレスのシーケンスを与える相補型金属酸化膜半導体（ＣＭＯＳ）論理回路であってもよい。

【0027】

このように、制御信号を送信することにより、各行の制御信号を重畳して各列ドライバ１１６に送信することができる。

【0028】

４×４行列の１６個のピクセルエレメントからなる表示システムを上述したが、より高い解像度の表示システムを使用してもよい。このシステムは、例えば、１９２０×１０８０のフル高精細（ＨＤ）または３８４０×２１６０の４Ｋ表示システムで使用することもできる。その場合、列は１９２０または３８４０個のピクセルエレメントなので、デマルチプレクサ（Ｄｅｍｕｘ）がコントローラ１１２と列ドライバ１１６との間に配置されてもよい。行は１０８０または２１６０個のピクセルエレメントとなるため、制御信号を４つのグループに分けた場合、それぞれ２７０ブロックまたは５４０ブロックを使用して制御することができる。また、ビデオデータを４ビットデータとして説明したが、階調輝度をより高めるために、８ビットや１０ビットのデータを用いてもよい。その場合、２つよりも多くの有効解の組み合わせがある。１０ビットデータの場合、７０分割の有効解が存在する。したがって、１６グループで１０８０行を制御することができる。

【0029】

このシステムによれば、配線等の構造を複雑にすることなく、グレースケールで解像度が高い表示システムを実現することができる。

【0030】

コントローラ１１２は、ＬＵＴメモリ１１４に記憶された複数のＬＵＴからフレームごとに使用するルックアップテーブルを選択してもよい。例えば、フレームごとに表１と表２とを切り替えることによって、行に対応するビデオデータを表示するラインシーケンス（ｌｉｎｅ ｓｅｑｕｅｎｃｅ）のパターンは、フレームごとに変化する。閲覧者（ｖｉｅｗｅｒ）は、非連続線駆動を用いたアーティファクト（ａｒｔｉｆａｃｔ）を認識することがより少なくなる。すなわち、例えば、グループ１＝１～１００、グループ２＝１０１～２００等のように線をいくつかのブロックに分割すると、１００番目と１０１番目の間に不規則性が見られることがある。これが、ブロック間の境界がフレームごとに変化する場合、本明細書の教示では不明瞭になりうるアーティファクトである。コントローラは、複数のルックアップテーブルの中から使用するルックアップテーブルを所定の順序で選択してもよい。コントローラは、複数のルックアップテーブルから使用するルックアップテーブルをランダムに選択してもよい。

【0031】

次に、図９を参照して、画像表示システム１０１の表示処理について説明する。図９は、コントローラ１１２のデータおよび信号処理ステップのフローチャートである。コントローラ１１２は、ハードウェア、ソフトウェアまたはそれらの任意の組合せで実現することができる。ハードウェアは、コンピュータ、特定用途向け集積回路（ＡＳＩＣ）、プログラマブルロジックアレイ、光プロセッサ、プログラマブルロジックコントローラ、マイクロコード、マイクロコントローラ、サーバ、マイクロプロセッサ、デジタル信号プロセッサまたは任意の他の好適な回路を含んでもよい。コントローラ１１２は、前述のハードウェアのいずれかを１つまたは組み合わせを包含してもよい。実行されると本明細書に記載するそれぞれの方法、アルゴリズム、および／または命令のいずれかを行うコンピュータプログラムを有する汎用コンピュータまたは汎用プロセッサを使用して、コントローラ１１２を実行することができる。本明細書に記載する方法、アルゴリズムまたは命令のいずれかを行うための他のハードウェアを含む専用コンピュータ／プロセッサを利用することもできる。

【0032】

ステップＳ１０１において、コントローラ１１２は、インタフェース１１１が受信したＨＤＭＩ（登録商標）等のビデオデータを外部装置から受信する。

【0033】

ステップＳ１０２において、コントローラ１１２は、受信したビデオデータをフレームメモリ１１３に任意に記憶する。

【0034】

ステップＳ１０３において、コントローラ１１２は、ＬＵＴメモリ１１４に記憶されているＬＵＴに従って、フレームメモリ１１３に記憶されているビデオデータを読み出す。ＬＵＴは、上述のように有効グループを定義するために事前に記憶された複数のＬＵＴのうちの１つであってもよい。ＬＵＴは、表示解像度、グループの数、またはシステム１０１の他の特性に従って記憶されてもよい。

【0035】

フレームメモリ１１３およびＬＵＴメモリ１１４の各々は、任意のタイプのハードウェアメモリを含んでもよい。例えば、各々は、読み出し専用メモリ（ＲＯＭ）装置、ランダムアクセスメモリ（ＲＡＭ）装置、他のタイプのメモリ、またはそれらの組み合わせであってもよい。任意の他の好適なタイプの記憶装置または非一時的記憶媒体も使用できる。フレームメモリ１１３およびＬＵＴメモリ１１４は、同じタイプのメモリであってもよいし、異なるタイプのメモリであってもよい。フレームメモリ１１３およびＬＵＴメモリ１１４の一方または両方は、別個のデバイスとして実行される代わりに、コントローラ１１２と一体化されてもよい。フレームメモリ１１３およびＬＵＴメモリ１１４は、単一のメモリ記憶装置に組み合わせてもよい。

【0036】

ステップＳ１０４において、コントローラ１１２は、ＬＵＴに従ってデータ順序を配置し、制御信号を生成する。

【0037】

ステップＳ１０５において、コントローラ１１２は、列ドライバ１１６に制御信号を送信する。

【0038】

ステップＳ１０６において、コントローラ１１２は、ＬＵＴに従って、行選択信号をシーケンサ１１５に送信する。

【0039】

ステップＳ１０７において、ピクセルエレメント配列１１８は、列ドライバ１１６からの制御信号およびシーケンサ１１５からの行選択信号に基づいて、選択されたピクセルエレメントを表示する。

【0040】

図１０Ａ～１０Ｃは、入力ビデオデータがブロックに分割される状況におけるブロックへの複数のグループ（この例ではグループｉ～ｉｖ）の異なる割り当てをそれぞれ示す。以下で分かるように、複数のグループをブロックに割り当てることは、複数のグループの各々をそれぞれのブロックにランダムな順序または所定の順序で割り当てることを含み得る。所定の順序は、複数のグループのそれぞれが、ブロックごとに同じ順序または異なる順序で、ブロック内の複数の行のそれぞれに割り当てられることを指定してもよい。

【0041】

図１０Ａの例では、１つの行を４つのブロックに分割して表示している。この場合、各ブロックのグループは、グループｉからグループｉｖにＵ単位ずつずらして表示される。そのため、閲覧者は、周期的に発生するブロックのつなぎ目（例えば、境界）に違和感を覚える（例えば、不連続性を認識する）可能性がある。

【0042】

図１０Ｂは、この場合におけるインターリーブを用いた４つのブロック内のグループの表示例を示す概念図であり、各ブロック内のグループは、グループｉからグループｉｖの順ではない。したがって、例えば、図１０Ａの表示と図１０Ｂの表示とを切り替えることにより、閲覧者は、周期的に発生するブロックのつなぎ目に違和感を覚えにくくなる。

【0043】

図１０Ｃは、４つのブロックを分散し、インターリーブして表示する例を示す概念図である。この場合、各行に異なるブロックが割り当てられ、ブロック間の境界が細かく分散される。その結果、周期的に発生するブロック間の境界が閲覧者により知覚されることがより少なくなる。また、図１０Ａの表示と図１０Ｃの表示とを切り替えることにより、継ぎ目が目立ちにくくなる。

【0044】

このように、コントローラ１１２は、フレームメモリ１１３のビデオデータを複数のブロックに分割し、ルックアップテーブルに従って、各ブロックを構成する各ビデオデータにグループを割り当てる。また、コントローラ１１２は、各フレームのルックアップテーブルに従って、各ブロックを構成する各ビデオデータにグループを割り当ててもよい。また、コントローラ１１２は、ルックアップテーブルに従って、各ブロックを構成する各ビデオデータに所定の順序でグループを割り当ててもよい。また、コントローラ１１２は、ルックアップテーブルに従って各ブロックを構成する各ビデオデータにグループをランダムに、すなわち、ランダムな順序で振り分けてもよい。

【0045】

特定の実施形態に基づいて本発明を説明してきたが、この開示を限定として解釈されるべきでないことを理解されたい。様々な変更形態や修正形態は、本開示に係る当業者にとって明らかになるであろう。したがって、添付の特許請求の範囲は、その範囲内にあるすべての変更および修正を包含するものと解釈されることが意図される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図7】

【図8】

【図9】

【図10A】

【図10B】

【図10C】