特許 7306811 表示ドライバ、表示モジュール及び画像データの生成方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-07-03

(45)【発行日】2023-07-11

(54)【発明の名称】表示ドライバ、表示モジュール及び画像データの生成方法

(51)【国際特許分類】

   G09G 3/20 20060101AFI20230704BHJP

   G09G 3/36 20060101ALI20230704BHJP

   G02F 1/133 20060101ALI20230704BHJP

【ＦＩ】

G09G3/20 670G

G09G3/20 642A

G09G3/36

G09G3/20 631M

G02F1/133 580

【請求項の数】 17

(21)【出願番号】P 2018190096

(22)【出願日】2018-10-05

(65)【公開番号】P2020060621

(43)【公開日】2020-04-16

【審査請求日】2021-09-28

【前置審査】

(73)【特許権者】

【識別番号】502161508

【氏名又は名称】シナプティクス インコーポレイテッド

(74)【代理人】

【識別番号】100205350

【弁理士】

【氏名又は名称】狩野 芳正

(72)【発明者】

【氏名】齋藤 聡

【審査官】西島 篤宏

(56)【参考文献】

【文献】特開２００６－３４３４６７（ＪＰ，Ａ）

【文献】中国特許出願公開第１０７４８３８５１（ＣＮ，Ａ）

【文献】特開２０１８－１３６３７１（ＪＰ，Ａ）

【文献】特開２００７－０４７４２６（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１５／０１５４９４３（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｇ ３／００ － ３／３８

Ｇ０２Ｆ １／１３３

(57)【特許請求の範囲】

【請求項1】

ドライバＩＣであって、
ムラ補正データを記憶する第１メモリと、
前記第１メモリから転送されて受け取った前記ムラ補正データに基づき、表示パネルに表示する画像データのムラ補正処理を行う画像処理回路部と、
前記第１メモリから出力されて前記第１メモリから前記画像処理回路部に転送される前記ムラ補正データの第１エラーを検知する制御回路部と
を備えるドライバＩＣと、
前記ドライバＩＣの外部に設けられて前記ムラ補正データが格納された第２メモリと、
を備え、
前記制御回路部は、前記第１エラーの検知に基づき、前記第２メモリと前記第１メモリとの間の通信を制御して前記第２メモリに格納された前記ムラ補正データを前記第１メモリに転送する
表示ドライバ。

【請求項2】

前記第１メモリは揮発性メモリである
請求項１に記載の表示ドライバ。

【請求項3】

前記第１メモリは、起動時とリセット時以外のときに前記ムラ補正データを前記画像処理回路部に出力する
請求項１または２に記載の表示ドライバ。

【請求項4】

前記制御回路部は、
前記第２メモリから前記第１メモリに出力される前記ムラ補正データの第２エラーを検知し、
前記第２エラーの検知に基づき、前記第２メモリと前記第１メモリとの間の通信を制御する
請求項１から３のいずれか１項に記載の表示ドライバ。

【請求項5】

前記制御回路部は、前記第１エラーの検知に基づき、ムラ補正停止信号を生成して、前記ムラ補正処理を制御する
請求項１から４のいずれか１項に記載の表示ドライバ。

【請求項6】

前記画像処理回路部は、生成された前記ムラ補正停止信号に応じて、前記ムラ補正処理を行わずに前記表示パネルに表示する前記画像データを生成する
請求項５に記載の表示ドライバ。

【請求項7】

前記ムラ補正データは、エラーを訂正するための符号を有し、
前記制御回路部は、
前記第１エラーを訂正できる場合に、
前記第１エラーを訂正したムラ補正データを前記画像処理回路部に出力し、
前記第２メモリに前記ムラ補正データを要求する
請求項１から６のいずれか１項に記載の表示ドライバ。

【請求項8】

前記ムラ補正データは、複数のブロックに分かれ、
前記複数のブロックの各々は、エラーを検知するための符号を有する
請求項１から７のいずれか１項に記載の表示ドライバ。

【請求項9】

第１メモリと画像処理回路部とがドライバＩＣに設けられ、前記第１メモリから前記画像処理回路部に転送されて受け取ったムラ補正データに基づきムラ補正処理を行うことにより、表示パネルに表示する画像データを前記画像処理回路部によって生成することと、
前記第１メモリから出力され前記第１メモリから前記画像処理回路部に転送される前記ムラ補正データの第１エラーを検知することと、
前記第１エラーの検知に基づき、前記ドライバＩＣの外部に設けられ前記ムラ補正データが格納された第２メモリと前記第１メモリとの間の通信を制御して前記第２メモリに格納された前記ムラ補正データを前記第１メモリに転送することと、
を含む
画像データの生成方法。

【請求項10】

前記第１メモリは揮発性メモリである
請求項９に記載の画像データの生成方法。

【請求項11】

起動時とリセット時以外のときも前記第１メモリに格納された前記ムラ補正データを、前記第１メモリから前記画像データを生成する画像処理回路部に出力する
請求項９または１０に記載の画像データの生成方法。

【請求項12】

さらに、前記第２メモリから前記第１メモリに出力される前記ムラ補正データの第２エラーを検知することを含み、
前記通信を制御することは、
前記第２エラーの検知に基づき、前記第２メモリと前記第１メモリとの間の通信を制御すること
を含む
請求項９から１１のいずれか１項に記載の画像データの生成方法。

【請求項13】

前記画像データを生成することは、前記第１エラーの検知に基づき、前記ムラ補正処理を行わずに前記表示パネルに表示する前記画像データを生成することを含む
請求項９から１２のいずれか１項に記載の画像データの生成方法。

【請求項14】

前記ムラ補正データは、エラーを訂正するための符号を有し、
前記第１エラーを検知することは、前記第１エラーを訂正できるときに、前記ムラ補正データの前記第１エラーを訂正することを含み、
前記通信を制御することは、前記第１エラーを訂正できるときに、前記第２メモリに前記ムラ補正データを要求すること
を含む
請求項９または１３に記載の画像データの生成方法。

【請求項15】

表示パネルと、
ドライバＩＣであって、
ムラ補正データを記憶する第１メモリと、
前記第１メモリから受け取った前記ムラ補正データに基づき、前記表示パネルに表示する画像データのムラ補正処理を行う画像処理回路部と、
前記第１メモリから出力されて前記第１メモリから前記画像処理回路部に転送される前記ムラ補正データの第１エラーを検知する制御回路部と
を備えるドライバＩＣと、
前記ドライバＩＣの外部に設けられ前記ムラ補正データが格納された第２メモリと、
を備え、
前記制御回路部は、前記第１エラーの検知に基づき、前記第２メモリと前記第１メモリとの間の通信を制御して前記第２メモリに格納された前記ムラ補正データを前記第１メモリに転送する
表示モジュール。

【請求項16】

前記第１メモリは揮発性メモリである
請求項１５に記載の表示モジュール。

【請求項17】

前記第１メモリは、起動時とリセット時以外のときも前記ムラ補正データを前記画像処理回路部に出力する
請求項１５または１６に記載の表示モジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、表示ドライバ、表示モジュール及び画像データの生成方法に関するものである。

【背景技術】

【0002】

ＯＬＥＤ（organic light emitting diode）表示パネルや液晶表示パネルなどの表示パネルにおいて、製造工程中に画素特性のばらつきが発生する場合がある。画素特性のばらつきは、表示画像におけるムラの原因になり得る。ムラを補正する処理を、例えば表示パネルまたは表示装置のドライバにおいて実施することは、表示画像の画質の向上に有効である。

【発明の概要】

【0003】

一実施形態では、表示ドライバは、内部メモリと、画像処理回路部と、制御回路部とを備える。内部メモリは、ムラ補正データを記憶する。画像処理回路部は、内部メモリから受け取ったムラ補正データに基づき、表示パネルに表示する画像データのムラ補正処理を行う。制御回路部は、内部メモリから出力されるムラ補正データの第１エラーを検知し、検知に基づき、ムラ補正データが格納された外部メモリとの通信を制御する。

【図面の簡単な説明】

【0004】

【図1】一実施形態による表示モジュールの構成を示す図である。

【図2】一実施形態によるムラ補正データの一例を示す図である。

【図3】一実施形態によるムラ補正データの一例を示す図である。

【発明を実施するための形態】

【0005】

図１に示す一実施形態による表示モジュール１は、表示パネル１０と、表示ドライバ２０とを備える。表示ドライバ２０は、外部のホスト２から入力画像データが入力され、入力された入力画像データに応じて表示パネル１０の各画素を駆動し、表示パネル１０に画像を表示するように構成される。表示パネル１０は、ＯＬＥＤ表示パネル、液晶表示パネルなどが例示される。

【0006】

一実施形態では、表示ドライバ２０は、ドライバＩＣ１００と、外部メモリ２００とを備える。ドライバＩＣ１００は、ホスト２から入力された入力画像データに対して、ムラ補正処理などの画像処理を行い、表示パネル１０を制御する。外部メモリ２００は、ドライバＩＣ１００がムラ補正処理を行うためのムラ補正データ３００を格納する。一実施形態では、ムラ補正データ３００は、表示モジュール１の検査工程において、外部メモリ２００に格納される。一実施形態において、外部メモリ２００は、ドライバＩＣ１００の外部に設けられる。外部メモリ２００は、フラッシュメモリなどの不揮発性メモリが例示される。一実施形態において、外部メモリ２００は、ドライバＩＣ１００と同じ配線基板、例えばＦＰＣ（Flexible Printed Circuits）に搭載される。外部メモリ２００は、ドライバＩＣ１００の内部に設けられてもよい。

【0007】

一実施形態では、ドライバＩＣ１００は、第１インタフェース１１０と、内部メモリ１２０と、第２インタフェース１３０と、画像処理回路部１４０と、ソース駆動回路部１５０と、制御回路部１６０とを備える。

【0008】

一実施形態では、第１インタフェース１１０は、外部メモリ２００と通信し、外部メモリ２００からムラ補正データ３００を受信する。受信したムラ補正データ３００は、内部メモリ１２０に転送される。第１インタフェース１１０は、フラッシュメモリコントローラ、ＳＰＩ（Serial Peripheral Interface）などが例示される。

【0009】

一実施形態では、内部メモリ１２０は、ホスト２からの指示に基づき、外部メモリ２００からのムラ補正データ３００を、第１インタフェース１１０を介して受け取り、記憶する。一実施形態では、内部メモリ１２０は、起動時及び／又はリセット時に、外部メモリ２００からのムラ補正データ３００を、第１インタフェース１１０を介して受け取り、記憶する。内部メモリ１２０は、ＳＲＡＭ（Static Random Access Memory）などの揮発性メモリが例示される。

【0010】

一実施形態では、第２インタフェース１３０は、ホスト２から入力画像データを受け取る。受け取った入力画像データは、画像処理回路部１４０に転送される。

【0011】

一実施形態では、画像処理回路部１４０は、ホスト２から入力された入力画像データに対して画像処理を行う。画像処理は、内部メモリ１２０から受け取るムラ補正データ３００に基づき行うムラ補正処理を含む。

【0012】

一実施形態では、ソース駆動回路部１５０は、画像処理回路部１４０が行う画像処理により得られた画像データに基づき、表示パネル１０の各画素を駆動する。

【0013】

一実施形態では、制御回路部１６０は、ムラ補正データ３００のエラーを検知し、第１インタフェース１１０を制御するように構成される。エラー検知は、例えば、第１インタフェース１１０がムラ補正データ３００を受信した場合、及び／又は、内部メモリ１２０が画像処理回路部１４０にムラ補正データ３００を出力した場合に行われる。制御回路部１６０は、エラーの検知に基づき、外部メモリ２００にムラ補正データ３００を要求する。一実施形態では、制御回路部１６０は、第１エラー検知部１６１と、第２エラー検知部１６２と、制御ブロック１６３とを備える。

【0014】

一実施形態では、第１エラー検知部１６１は、外部メモリ２００から第１インタフェース１１０がムラ補正データ３００を受信した場合に、ムラ補正データ３００のエラーを検知する。一実施形態では、ムラ補正データ３００は、第１インタフェース１１０から、第１エラー検知部１６１を介して、内部メモリ１２０に転送される。一実施形態では、第１エラー検知部１６１は、第１インタフェース１１０から受け取ったムラ補正データ３００にエラーがあるかを確認し、エラーがない場合、内部メモリ１２０にムラ補正データ３００を出力する。ムラ補正データ３００のエラーを検知する方法は、後述する。

【0015】

一実施形態では、第２エラー検知部１６２は、内部メモリ１２０がムラ補正データ３００を画像処理回路部１４０に出力した場合に、ムラ補正データ３００のエラーを検知する。一実施形態では、内部メモリ１２０は、第２エラー検知部１６２を介して、画像処理回路部１４０にムラ補正データ３００を出力する。第２エラー検知部１６２は、内部メモリ１２０から受け取ったムラ補正データ３００にエラーがあるかを確認し、エラーがない場合、画像処理回路部１４０にムラ補正データ３００を転送する。ムラ補正データ３００のエラーを検知する方法は、後述する。

【0016】

一実施形態では、制御ブロック１６３は、第１エラー検知部１６１と第２エラー検知部１６２との検知結果に基づき、外部メモリ２００との通信を制御する。例えば、制御ブロック１６３は、第１エラー検知部１６１または第２エラー検知部１６２がエラーを検知すると、第１インタフェース１１０に、外部メモリ２００からムラ補正データ３００を取得するように要求する信号を送信する。これにより、ムラ補正データ３００にエラーが発生しても、表示される画像データへのエラーによる影響を低減することができる。

【0017】

一実施形態では、制御ブロック１６３は、第２エラー検知部１６２で検知したエラーの回数を数える。制御ブロック１６３は、エラー回数に基づき、第１インタフェース１１０を制御する。一実施形態では、制御ブロック１６３は、エラー回数を数えるカウンタ１６６を備える。

【0018】

図２は、一実施形態に従い、ムラ補正データ３００の一例を示す。ムラ補正データ３００は、データチェックコード３１１を有する。データチェックコード３１１は、例えば、巡回冗長符号（ＣＲＣ：Cyclic Redundancy Code）、誤り訂正符号（ＥＣＣ：Error Correction Code）などムラ補正データ３００の誤りを検出する符号などが例示される。一実施形態では、データチェックコード３１１は、ムラ補正データ３００の全体に対して付される。一実施形態では、図２に示すように、ムラ補正データ３００は、外部メモリ２００の読み出し可能なデータサイズなどに応じてデータブロック３１０に分けられてもよい。この場合、図３に示すように、データブロック３１０のそれぞれが、ブロックチェックコード３１２として、当該データブロック３１０のエラーを検出する符号を有してもよい。一実施形態では、第１エラー検知部１６１及び第２エラー検知部１６２は、データチェックコード３１１及び／又はブロックチェックコード３１２に基づき、エラーを検知する。

【0019】

一実施形態では、表示ドライバ２０は、表示パネル１０に画像を表示する表示動作を開始する前に、例えば、起動時に外部メモリ２００からムラ補正データ３００を取得し、取得したムラ補正データ３００を内部メモリ１２０に保存するように構成されている。

【0020】

一実施形態では、ムラ補正データ３００が外部メモリ２００から内部メモリ１２０に転送される場合に、第１エラー検知部１６１は、転送されるムラ補正データ３００にエラーが含まれるかを確認する。一実施形態では、第１エラー検知部１６１は、ムラ補正データ３００を、データチェックコード３１１と、データチェックコード３１１を除いたデータ本体とに分割する。第１エラー検知部１６１が巡回冗長符号を利用してエラーを検知する場合、ムラ補正データ３００のデータ本体を用いて算出される巡回冗長符号と、データチェックコード３１１とを比較する。算出された巡回冗長符号と、データチェックコード３１１とが異なる場合、第１エラー検知部１６１はムラ補正データ３００にエラーが含まれていると判断する。算出された巡回冗長符号と、データチェックコード３１１とが同じ場合、第１エラー検知部１６１は、内部メモリ１２０にムラ補正データ３００を出力する。エラー検知にブロックチェックコード３１２を用いる場合は、データブロック３１０を、ブロックチェックコード３１２と、ブロックチェックコード３１２を除いたデータ本体とに分割し、データチェックコード３１１の場合と同様に、エラーの有無を確認する。

【0021】

一実施形態では、制御ブロック１６３は、第１エラー検知部１６１の検知結果に基づき、第１インタフェース１１０を制御する。一実施形態では、制御ブロック１６３は、第１エラー検知部１６１がエラーを検知した場合に、外部メモリ２００からムラ補正データ３００を再取得するように指示する信号を生成する。生成された信号は、第１インタフェース１１０に出力される。

【0022】

一実施形態では、第１インタフェース１１０は、制御ブロック１６３が生成した信号に基づき、外部メモリ２００にムラ補正データ３００を要求する。外部メモリ２００から出力されたムラ補正データ３００が第１エラー検知部１６１に送信され、第１エラー検知部１６１は、再度、ムラ補正データ３００のエラーの有無を確認する。このように、表示パネル１０に画像を表示する表示動作を開始する前に、外部メモリ２００が出力したムラ補正データ３００は、第１エラー検知部１６１により、エラーの有無が確認され、内部メモリ１２０に転送される。

【0023】

一実施形態では、表示ドライバ２０が表示動作を行う場合、ムラ補正データ３００は、内部メモリ１２０から画像処理回路部１４０に転送される。画像処理回路部１４０は、ホスト２から入力画像データが入力されると、ムラ補正データ３００を用いたムラ補正処理を含む画像処理を行い、表示パネル１０に表示する画像データを生成する。

【0024】

一実施形態では、第２エラー検知部１６２は、内部メモリ１２０から画像処理回路部１４０にムラ補正データ３００が転送される場合に、ムラ補正データ３００にエラーが含まれるかを確認する。この動作は、第１エラー検知部１６１と同様であるため、詳細は省略する。一実施形態では、ムラ補正データ３００は、第２エラー検知部１６２によりエラーが含まれないと判断された場合に、第２エラー検知部１６２から画像処理回路部１４０に出力される。

【0025】

一実施形態では、制御ブロック１６３は、第２エラー検知部１６２の検知結果に基づき、第１インタフェース１１０を制御する。この動作は、第１エラー検知部１６１でエラーを検知した場合と同様であるため、詳細は省略する。

【0026】

一実施形態では、制御ブロック１６３は、第２エラー検知部１６２の検知結果に基づいて、ムラ補正停止信号を生成する。制御ブロック１６３は、ムラ補正停止信号により、画像処理回路部１４０が行うムラ補正処理を制御し得る。一実施形態では、第２エラー検知部１６２がエラーを検知すると、制御ブロック１６３は、ムラ補正処理を停止するムラ補正停止信号を有効（enable）にする。画像処理回路部１４０は、ムラ補正停止信号が有効である場合に、ホスト２から入力された入力画像データに対してムラ補正処理を行わずに、ソース駆動回路部１５０に供給する画像データを生成する。これにより、ムラ補正データ３００のエラーによる影響が低減される。

【0027】

一実施形態では、ムラ補正停止信号は、第２エラー検知部１６２がエラーを検知していない場合、無効（disable）に設定される。第２エラー検知部１６２がエラーを検知した後に、エラーを含まないムラ補正データ３００を受け取った場合、制御ブロック１６３は、ムラ補正停止信号を無効に設定し、無効のムラ補正停止信号を受けた画像処理回路部１４０は、ムラ補正処理を再開する。一実施形態において、第２エラー検知部１６２でのエラー検知により有効に設定したムラ補正停止信号が、第１エラー検知部１６１が外部メモリ２００から受け取ったムラ補正データ３００にエラーが含まれない場合に、無効に設定されてもよい。

【0028】

一実施形態では、制御ブロック１６３は、第２エラー検知部１６２で検知したエラー回数に基づき、第１インタフェース１１０を制御してもよい。例えば、制御ブロック１６３は、エラー回数が閾値を超えた場合に、外部メモリ２００にムラ補正データ３００を要求する。この場合、制御ブロック１６３は、エラー回数が閾値以下の場合は、第２エラー検知部１６２でエラーを検知しても、外部メモリ２００にムラ補正データ３００を要求しなくてもよい。この閾値は、表示ドライバ２０の仕様により決定され得る。

【0029】

エラー回数を０に設定するなどのリセットは、任意の方法を選択することができる。一実施形態では、第２エラー検知部１６２が受信したムラ補正データ３００にエラーが含まれない場合に、制御ブロック１６３はエラー回数をリセットする。この場合、第２エラー検知部１６２が連続してエラーを検知した回数が閾値を超えたときに、制御ブロック１６３は第１インタフェース１１０を制御する。また、所定の時間経過した場合に、制御ブロック１６３はエラー回数をリセットしてもよい。また、起動時など、外部メモリ２００からムラ補正データ３００が出力された場合に、制御ブロック１６３はエラー回数をリセットしてもよい。

【0030】

一実施形態では、ムラ補正データ３００が有するデータチェックコード３１１が誤り訂正符号などのエラーを訂正できる符号であり、第２エラー検知部１６２が訂正可能なエラーを検知した場合には、第２エラー検知部１６２がエラーを訂正したムラ補正データ３００を画像処理回路部１４０に出力し、画像処理回路部１４０におけるムラ補正処理を継続し得る。例えば、制御ブロック１６３は、訂正可能なエラーが検出された場合には、ムラ補正停止信号を有効に変更せずに無効とし、画像処理回路部１４０のムラ補正処理を継続してもよい。

【0031】

一実施形態では、制御ブロック１６３は、ムラ補正データ３００の中のエラーの位置を特定できる場合、エラーを検知したデータブロック３１０を外部メモリ２００に要求してもよい。例えば、制御ブロック１６３は、外部メモリ２００にエラーを検知したデータブロック３１０を要求する信号を生成する。第１インタフェース１１０は、制御ブロック１６３が生成した信号に基づき、外部メモリ２００から該データブロック３１０を取得し、内部メモリ１２０に転送する。データチェックコード３１１が誤り訂正符号である場合などに、制御ブロック１６３はエラーを検知した位置を特定することができる。

【0032】

図３に示す一実施形態のように、ムラ補正データ３００がデータブロック３１０に対応したブロックチェックコード３１２を有する場合、第２エラー検知部１６２はデータブロック３１０ごとに、エラーを検知することができる。このため、制御ブロック１６３は、エラーを検知したデータブロック３１０を特定することができる。この場合、制御ブロック１６３は、第１インタフェース１１０を制御し、エラーを検知したデータブロック３１０を外部メモリ２００に要求してもよい。

【0033】

以上には、本開示の様々な実施形態が具体的に記載されているが、本開示に記載された技術は、様々な変更と共に実施され得る。

【符号の説明】

【0034】

１ 表示モジュール
２ ホスト
１０ 表示パネル
２０ 表示ドライバ
１００ ドライバＩＣ
１１０ 第１インタフェース
１２０ 内部メモリ
１３０ 第２インタフェース
１４０ 画像処理回路部
１５０ ソース駆動回路部
１６０ 制御回路部
１６１ 第１エラー検知部
１６２ 第２エラー検知部
１６３ 制御ブロック
１６６ カウンタ
２００ 外部メモリ
３００ ムラ補正データ
３１０ データブロック
３１１ データチェックコード
３１２ ブロックチェックコード

【図1】

【図2】

【図3】