知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-07-13
(45)【発行日】2023-07-24
(54)【発明の名称】半導体発光素子
(51)【国際特許分類】
H01L 33/08 20100101AFI20230714BHJP
H01L 33/22 20100101ALI20230714BHJP
H01L 33/32 20100101ALI20230714BHJP
H01L 33/42 20100101ALI20230714BHJP
【ＦＩ】
H01L33/08
H01L33/22
H01L33/32
H01L33/42
【請求項の数】
3
(21)【出願番号】P 2018211590
(22)【出願日】2018-11-09
(65)【公開番号】P2020077817
(43)【公開日】2020-05-21
【審査請求日】2021-10-27
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成３０年度、文部科学省、「省エネルギー社会の実現に資する次世代半導体研究開発」委託事業、産業技術力強化法第１９条の適用を受ける特許出願
(73)【特許権者】
【識別番号】599002043
【氏名又は名称】学校法人 名城大学
(73)【特許権者】
【識別番号】000241463
【氏名又は名称】豊田合成株式会社
(73)【特許権者】
【識別番号】000001133
【氏名又は名称】株式会社小糸製作所
(74)【代理人】
【識別番号】110000648
【氏名又は名称】弁理士法人あいち国際特許事務所
(74)【代理人】
【識別番号】100087723
【弁理士】
【氏名又は名称】藤谷 修
(74)【代理人】
【識別番号】100165962
【弁理士】
【氏名又は名称】一色 昭則
(74)【代理人】
【識別番号】100206357
【弁理士】
【氏名又は名称】角谷 智広
(72)【発明者】
【氏名】上山 智
(72)【発明者】
【氏名】寺澤 美月
(72)【発明者】
【氏名】竹内 哲也
(72)【発明者】
【氏名】岩谷 素顕
(72)【発明者】
【氏名】赤▲崎▼ 勇
(72)【発明者】
【氏名】大矢 昌輝
(72)【発明者】
【氏名】飯田 一喜
(72)【発明者】
【氏名】曽根 直樹
【審査官】右田 昌士
(56)【参考文献】
【文献】特開２００９－００９９７７（ＪＰ，Ａ）
【文献】特表２０１５－５００５６５（ＪＰ，Ａ）
【文献】特開２００９－１４０９７６（ＪＰ，Ａ）
【文献】特開２０１６－０２１５５６（ＪＰ，Ａ）
【文献】特開２０１１－１４２２９３（ＪＰ，Ａ）
【文献】国際公開第２０１０／０２３９２１（ＷＯ，Ａ１）
【文献】米国特許出願公開第２０２０／０１０５９７０（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ３３／００ － ３３／６４
Ｈ０１Ｓ ５／００ － ５／５０
(57)【特許請求の範囲】
【請求項1】
サファイア基板と、
前記サファイア基板上に形成されたIII族窒化物半導体からなる下地層と、
前記下地層の上にハニカム状配置で立設された立設方向の軸に垂直な断面が正六角形の柱状半導体であって、この柱状半導体の中心部に位置し、側面がｍ面であるｎ型ＧａＮから成る柱状ｎ型半導体と、その柱状ｎ型半導体層の外側に発光領域をＩｎＧａＮとする筒状の活性層と、その活性層の外側にｐ型ＧａＮから成る筒状のｐ型半導体層とが形成された複数の柱状半導体と、
前記複数の柱状半導体の間の隙間を埋める表面が光取り出し面であるｎ型ＧａＮから成る埋込層と、
前記筒状のp型半導体層と前記埋込層との間に形成されたｐ＋層とｎ＋層との接合から成るトンネル接合層と、
を有し、
前記光取り出し面は、１００ｎｍ以上５００ｎｍ以下の範囲にある第２のピッチ間隔で周期的にハニカム状配置に２次元配列された、底面の直径が１００ｎｍ以上５００ｎｍ以下の範囲、高さが１００ｎｍ以上５００ｎｍ以下の範囲にある複数の円錐形状の凸形状部を有し、
前記複数の柱状半導体は、側面がｍ面の正六角柱形状をしているとともに、０．５μｍ以上５μｍ以下の範囲にある第１のピッチ間隔で周期的に２次元配置されており、
前記第２のピッチ間隔は前記第１のピッチ間隔よりも短い
ことを特徴とする半導体発光素子。
【請求項2】
請求項１に記載の半導体発光素子において、前記複数の凸形状部の頂点を前記下地層の前記第１面に射影した第１の点群と、前記複数の柱状半導体の頂点を前記下地層の前記第１面に射影した第２の点群と、を仮想的に設定した場合に、前記第１の点群の射影と前記第２の点群の射影は重ならない
ことを特徴とする半導体発光素子。
【請求項3】
請求項１または請求項２に記載の半導体発光素子において、前記サファイア基板は、前記下地層側の面に凹凸形状部を有することを特徴とする半導体発光素子。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書の技術分野は、半導体発光素子に関する。
【背景技術】
【0002】
半導体発光素子は、活性層において正孔と電子とが再結合することにより発光する。従来、活性層として平坦なシート状の井戸層が用いられてきた。近年、柱状などの３次元的構造を有する活性層について研究されてきている。
【0003】
例えば、特許文献１には、平坦な半導体層の上に六角柱形状のナノワイヤ半導体を形成し、ナノワイヤ半導体の側面にＩＴＯ等の透明導電膜を形成する技術が開示されている（特許文献１の請求項１、２および図３Ａ、図３Ｂ参照）。
【先行技術文献】
【特許文献】
【0004】
【文献】特表２０１６－５１８７０３号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
このようなナノワイヤ構造の半導体は、それ自身が微小な微細構造であると考えられる。そのため、特許文献１では、現に、微細構造であるナノワイヤ構造体から光を外部に取り出そうとしている。
【0006】
しかし、本発明者らの鋭意研究により、ナノワイヤ構造体から光を直接取り出そうとする場合に、ＩＴＯ等の材料と大気との間で全反射を生じうることが明らかになってきた。これらの２種類の材料の屈折率の差によるものである。この問題点は、微細構造を考慮した計算を行った結果、初めて明らかになったことである。
【0007】
本明細書の技術が解決しようとする課題は、３次元的な微細構造の活性層を有する半導体発光素子の光取り出し効率を向上させることを図った半導体発光素子を提供することである。
【課題を解決するための手段】
【0008】
第１の態様における半導体発光素子は、サファイア基板と、前記サファイア基板上に形成されたIII族窒化物半導体からなる下地層と、前記下地層の上にハニカム状配置で立設され立設方向の軸に垂直な断面が正六角形の柱状半導体であって、この柱状半導体の中心部に位置し、側面がｍ面であるｎ型ＧａＮから成る柱状ｎ型半導体と、その柱状ｎ型半導体層の外側に発光領域をＩｎＧａＮとする筒状の活性層と、その活性層の外側にｐ型ＧａＮから成る筒状のｐ型半導体層とが形成された複数の柱状半導体と、前記複数の柱状半導体の間の隙間を埋める表面が光取り出し面であるｎ型ＧａＮから成る埋込層と、前記筒状のp型半導体層と前記埋込層との間に形成されたｐ＋層とｎ＋層との接合から成るトンネル接合層と、を有する。前記光取り出し面は、１００ｎｍ以上５００ｎｍ以下の範囲にある第２のピッチ間隔で周期的にハニカム状配置に２次元配列された、底面の直径が１００ｎｍ以上５００ｎｍ以下の範囲、高さが１００ｎｍ以上５００ｎｍ以下の範囲にある複数の円錐形状の凸形状部を有し、前記複数の柱状半導体は、側面がｍ面の正六角柱形状をしているとともに、０．５μｍ以上５μｍ以下の範囲にある第１のピッチ間隔で周期的に２次元配置されており、前記第２のピッチ間隔は前記第１のピッチ間隔よりも短い。
【0009】
この半導体発光素子は、従来のナノワイヤ構造体を備える発光素子に比べて高い光取り出し効率を有する。
【発明の効果】
【0010】
本明細書では、３次元的な微細構造の活性層を有する半導体発光素子の光取り出し効率を向上させることを図った半導体発光素子が提供されている。
【図面の簡単な説明】
【0011】
【図1】第１の実施形態の半導体発光素子の概略構成を示す斜視図である。
【図2】第１の実施形態の半導体発光素子の断面を示す断面図である。
【図3】第１の実施形態の半導体発光素子の柱状半導体の概略構成図である。
【図6】第１の実施形態の半導体発光素子の製造方法を説明するための図（その１）である。
【図7】第１の実施形態の半導体発光素子の製造方法を説明するための図（その２）である。
【図8】第１の実施形態の半導体発光素子の製造方法を説明するための図（その３）である。
【図9】第１の実施形態の半導体発光素子の製造方法を説明するための図（その４）である。
【図10】第１の実施形態の半導体発光素子の製造方法を説明するための図（その５）である。
【図11】第１の実施形態の変形例における半導体発光素子の断面を示す断面図（その１）である。
【図12】第１の実施形態の変形例における半導体発光素子の断面を示す断面図（その２）である。
【図13】第１の実施形態の変形例における半導体発光素子の断面を示す断面図（その３）である。
【図14】第２の実施形態の半導体発光素子の柱状半導体の周辺を示す断面図である。
【図15】第２の実施形態の半導体発光素子の製造方法を説明するための図（その１）である。
【図16】第２の実施形態の半導体発光素子の製造方法を説明するための図（その２）である。
【図17】第２の実施形態の半導体発光素子の製造方法を説明するための図（その３）である。
【図18】第２の実施形態の半導体発光素子の製造方法を説明するための図（その４）である。
【図19】第２の実施形態の半導体発光素子の製造方法を説明するための図（その５）である。
【図20】第３の実施形態の半導体発光素子の概略構成を示す図である。
【発明を実施するための形態】
【0012】
以下、具体的な実施形態について、半導体発光素子を例に挙げて図を参照しつつ説明する。しかし、本明細書の技術はこれらの実施形態に限定されるものではない。また、後述する半導体発光素子の各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってもよい場合がある。そして、それぞれの図における各層の厚みの比は、概念的に示したものであり、実際の厚みの比を示しているわけではない。
【0013】
（第１の実施形態）
１．半導体発光素子
図１は、第１の実施形態の半導体発光素子１００の概略構成を示す斜視図である。半導体発光素子１００は、３次元形状の活性層を有する。図１に示すように、半導体発光素子１００は、基板１１０と、マスク１２０と、柱状半導体１３０と、埋込層１４０と、カソード電極Ｎ１と、アノード電極Ｐ１と、を有する。
１．半導体発光素子
図１は、第１の実施形態の半導体発光素子１００の概略構成を示す斜視図である。半導体発光素子１００は、３次元形状の活性層を有する。図１に示すように、半導体発光素子１００は、基板１１０と、マスク１２０と、柱状半導体１３０と、埋込層１４０と、カソード電極Ｎ１と、アノード電極Ｐ１と、を有する。
【0014】
基板１１０は、マスク１２０と、柱状半導体１３０と、埋込層１４０と、を支持するためのものである。基板１１０は、成長基板１１１と、バッファ層１１２と、中間層１１３と、ｎ型半導体層１１４と、を有する（図３参照）。成長基板１１１は、バッファ層１１２と、中間層１１３と、ｎ型半導体層１１４と、それより上層の半導体層等を支持するためのものである。成長基板１１１は、例えば、サファイア基板、ＧａＮ基板、ＡｌＮ基板、その他の成長基板である。バッファ層１１２は、例えば、ノンドープのＧａＮ層である。中間層１１３は、例えば、ｎ型ＧａＮ層である。ｎ型半導体層１１４は、柱状半導体１３０を成長させるための下地層である。ｎ型半導体層１１４は、柱状半導体１３０を成長させるための第１面１１４ａを有する。ｎ型半導体層１１４は、例えば、ｎ型ＡｌＧａＮ層である。これらは例示であり、上記以外の構造であってもよい。
【0015】
マスク１２０は、表面から半導体が成長しない材料である。後述するように、マスク１２０には、貫通孔があいている。マスク１２０は、透明絶縁膜であるとよい。この場合には、マスク１２０は、光をほとんど吸収しない。電流は、マスク１２０を介さず、柱状半導体１３０に好適に流れる。マスク１２０の材質として例えば、ＳｉＯ2 、ＳｉＮｘ、Ａｌ2 Ｏ3 が挙げられる。
【0016】
図１に示すように、柱状半導体１３０は、柱状のIII 族窒化物半導体である。柱状半導体１３０は、基板１１０の上に形成されている。より具体的には、柱状半導体１３０は、マスク１２０の開口部１２０ａに露出する基板１１０の表面から選択成長させた半導体である（図３参照）。柱状半導体１３０は、六角柱形状をしている。柱状半導体１３０における中心軸方向に垂直な断面は、正六角形または扁平形状の六角形である。
【0017】
埋込層１４０は、柱状半導体１３０と柱状半導体１３０との間の隙間を埋め込むための層である。埋込層１４０は、柱状半導体１３０を覆っている。埋込層１４０の材料は、例えば、ｐ－ＧａＮである。
【0018】
カソード電極Ｎ１は、基板１１０の上に形成されている。
【0019】
アノード電極Ｐ１は、埋込層１４０の上に形成されている。アノード電極Ｐ１は、埋込層１４０以外のその他の半導体に形成されていてもよい。
【0020】
２．柱状半導体と光取り出し面との間の関係
２－１．柱状半導体の配列
図２は、半導体発光素子１００の断面を示す概念図である。柱状半導体１３０は、正方格子状に配置されている。図２に示すように、複数の柱状半導体１３０は、第１のピッチ間隔Ｊ１で周期的に配置されている。
２－１．柱状半導体の配列
図２は、半導体発光素子１００の断面を示す概念図である。柱状半導体１３０は、正方格子状に配置されている。図２に示すように、複数の柱状半導体１３０は、第１のピッチ間隔Ｊ１で周期的に配置されている。
【0021】
柱状半導体１３０の高さは、例えば、０．５μｍ以上５μｍ以下である。柱状半導体１３０の径は、例えば、５０ｎｍ以上５００ｎｍ以下である。ここで、径とは、中心軸方向に垂直な断面における六角形の向かい合う頂点間の距離である。長辺がある場合には、長辺方向の距離である。柱状半導体１３０の第１のピッチ間隔Ｊ１は、例えば、０．５μｍ以上５μｍ以下である。これらの数値は例示であり、上記以外の数値であってもよい。
【0022】
２－２．光取り出し面
図２に示すように、埋込層１４０は、光取り出し面Ｓ１を有する。光取り出し面Ｓ１は、複数の凸形状部Ｄ１を有する。複数の凸形状部Ｄ１は、円錐形状である。複数の凸形状部Ｄ１は、正方格子状に配置されている。複数の凸形状部Ｄ１は、第２のピッチ間隔Ｊ２で周期的に配置されている。
図２に示すように、埋込層１４０は、光取り出し面Ｓ１を有する。光取り出し面Ｓ１は、複数の凸形状部Ｄ１を有する。複数の凸形状部Ｄ１は、円錐形状である。複数の凸形状部Ｄ１は、正方格子状に配置されている。複数の凸形状部Ｄ１は、第２のピッチ間隔Ｊ２で周期的に配置されている。
【0023】
凸形状部Ｄ１の底部の直径は、例えば、１００ｎｍ以上５００ｎｍ以下である。凸形状部Ｄ１の高さは、例えば、１００ｎｍ以上５００ｎｍ以下である。第２のピッチ間隔Ｊ２は、例えば、１００ｎｍ以上５００ｎｍ以下である。これらの数値は例示であり、上記以外の数値であってもよい。
【0024】
２－３．柱状半導体と凸形状部との間の関係
図２に示すように、隣り合う柱状半導体１３０と柱状半導体１３０との間の第１のピッチ間隔Ｊ１は、隣り合う凸形状部Ｄ１と凸形状部Ｄ１との間の第２のピッチ間隔Ｊ２と異なっている。
図２に示すように、隣り合う柱状半導体１３０と柱状半導体１３０との間の第１のピッチ間隔Ｊ１は、隣り合う凸形状部Ｄ１と凸形状部Ｄ１との間の第２のピッチ間隔Ｊ２と異なっている。
【0025】
複数の凸形状部Ｄ１の頂点をｎ型半導体層１１４（下地層）の第１面１１４ａに射影した第１の点群と、複数の柱状半導体１３０の頂点をｎ型半導体層１１４（下地層）の第１面１１４ａに射影した第２の点群と、を仮想的に設定した場合に、第１の点群における各点から半径０．０１μｍ以内の範囲内に第２の点群が入る確率は、３％以下である。より好ましくは、第２の点群は、第１の点群と重ならないとよい。ここで、柱状半導体１３０の頂点とは、柱状半導体１３０の表面であって六角柱の中心軸が通る点である。
【0026】
３．柱状半導体
図３は、第１の実施形態の半導体発光素子１００の柱状半導体１３０の概略構成図である。柱状半導体１３０は、柱状ｎ型半導体１３１と、活性層１３２と、筒状ｐ型半導体１３３と、を有する。柱状ｎ型半導体１３１の側面は、ｍ面である。または、ｍ面に近い面である。ｍ面は非極性面である。そのため、活性層１３２において、ピエゾ分極による発光効率の低下がほとんどない。
図３は、第１の実施形態の半導体発光素子１００の柱状半導体１３０の概略構成図である。柱状半導体１３０は、柱状ｎ型半導体１３１と、活性層１３２と、筒状ｐ型半導体１３３と、を有する。柱状ｎ型半導体１３１の側面は、ｍ面である。または、ｍ面に近い面である。ｍ面は非極性面である。そのため、活性層１３２において、ピエゾ分極による発光効率の低下がほとんどない。
【0027】
３－１．柱状半導体の構造
柱状ｎ型半導体１３１は、マスク１２０の開口部１２０ａに露出しているｎ型半導体層１１４を起点に柱状に選択成長させた半導体層である。前述のように、ｎ型半導体層１１４は、柱状半導体１３０を成長させるための下地層である。柱状ｎ型半導体１３１は、六角柱形状をしている。この六角柱の軸方向に垂直な断面は、正六角形または扁平形状の六角形である。柱状ｎ型半導体１３１は、実際には、横方向にも成長する。そのため、柱状ｎ型半導体１３１の太さは、マスク１２０の開口部１２０ａの開口幅よりもやや大きい。柱状ｎ型半導体１３１は、例えば、ｎ型ＧａＮ層である。
柱状ｎ型半導体１３１は、マスク１２０の開口部１２０ａに露出しているｎ型半導体層１１４を起点に柱状に選択成長させた半導体層である。前述のように、ｎ型半導体層１１４は、柱状半導体１３０を成長させるための下地層である。柱状ｎ型半導体１３１は、六角柱形状をしている。この六角柱の軸方向に垂直な断面は、正六角形または扁平形状の六角形である。柱状ｎ型半導体１３１は、実際には、横方向にも成長する。そのため、柱状ｎ型半導体１３１の太さは、マスク１２０の開口部１２０ａの開口幅よりもやや大きい。柱状ｎ型半導体１３１は、例えば、ｎ型ＧａＮ層である。
【0028】
活性層１３２は、六角柱形状の柱状ｎ型半導体１３１の外周に沿って形成されている。そのため、活性層１３２は、六角筒形状を備える。活性層１３２は、例えば、１個以上５個以下の井戸層と、井戸層を挟む障壁層と、を有する。活性層１３２の井戸層は、基板１１０の板面にほぼ垂直である。ただし、活性層１３２の頂部は、柱状ｎ型半導体１３１の頂部を覆っていてもよい。活性層１３２の頂部は、基板１１０の板面にほぼ平行であってもよい。例えば、井戸層はＩｎＧａＮ層であり、障壁層はＡｌＧａＮ層である。
【0029】
筒状ｐ型半導体１３３は、六角筒形状を備える活性層１３２の外周に沿って形成されている。そのため、筒状ｐ型半導体１３３は、六角筒形状を備える。筒状ｐ型半導体１３３は、活性層１３２と直接に接触するが、柱状ｎ型半導体１３１と直接には接触しなくともよい。また、筒状ｐ型半導体１３３は、埋込層１４０と接触している。筒状ｐ型半導体１３３は、例えば、ｐ型ＧａＮ層である。
【0030】
３－２．第１の断面形状
図４は、図３のIV-IV 断面を示す第１の断面図である。図４は、柱状半導体１３０における基板１１０の板面に平行な断面を示している。図４に示すように、柱状半導体１３０における軸方向に垂直な断面の形状は、正六角形である。そして、六角柱形状の柱状半導体１３０の内側から、柱状ｎ型半導体１３１と、活性層１３２と、筒状ｐ型半導体１３３と、が配置されている。
図４は、図３のIV-IV 断面を示す第１の断面図である。図４は、柱状半導体１３０における基板１１０の板面に平行な断面を示している。図４に示すように、柱状半導体１３０における軸方向に垂直な断面の形状は、正六角形である。そして、六角柱形状の柱状半導体１３０の内側から、柱状ｎ型半導体１３１と、活性層１３２と、筒状ｐ型半導体１３３と、が配置されている。
【0031】
３－３．第２の断面形状
図５は、図３のV-V 断面を示す第２の断面図である。図５は、柱状半導体１３０における基板１１０の板面に平行な断面を示している。基板１１０の板面に平行な断面においては、柱状ｎ型半導体１３１の断面は、扁平形状の六角形である。
図５は、図３のV-V 断面を示す第２の断面図である。図５は、柱状半導体１３０における基板１１０の板面に平行な断面を示している。基板１１０の板面に平行な断面においては、柱状ｎ型半導体１３１の断面は、扁平形状の六角形である。
【0032】
活性層１３２は、互いに対向する一対の長辺部１３２ａ、１３２ｂと、互いに対向する二対の短辺部１３２ｃ、１３２ｄ、１３２ｅ、１３２ｆと、を有する。長辺部１３２ａ、１３２ｂと、短辺部１３２ｃ、１３２ｄ、１３２ｅ、１３２ｆとは、柱状ｎ型半導体１３１のｍ面から成長した層である。長辺部１３２ａ、１３２ｂは、もちろん、短辺部１３２ｃ、１３２ｄ、１３２ｅ、１３２ｆよりも長い辺を構成する部分である。長辺部１３２ａは、長辺部１３２ｂと対向している。
【0033】
活性層１３２の長辺部１３２ａ、１３２ｂの長辺方向Ｋ１の長さＷ１は、活性層１３２の短辺部１３２ｃ、１３２ｄ、１３２ｅ、１３２ｆの短辺方向Ｋ２の長さＷ２より長い。ここで、長辺部１３２ａの長辺方向Ｋ１の長さＷ１とは、長辺部１３２ａの膜厚の中心部における長辺方向Ｋ１の長さである。短辺部についても、同様である。長辺部１３２ａの長さは、長辺部１３２ｂの長さと等しい。短辺部１３２ｃの長さは、他の短辺部１３２ｄ、１３２ｅ、１３２ｆの長さと等しい。もちろん、結晶性の問題で、わずかに差異が生ずる場合がある。
【0034】
４．半導体発光素子の製造方法
４－１．基板準備工程
図６に示すように、基板１１０を準備する。基板１１０は、成長基板１１１の上に、バッファ層１１２、中間層１１３、ｎ型半導体層１１４の順で積層したものである。
４－１．基板準備工程
図６に示すように、基板１１０を準備する。基板１１０は、成長基板１１１の上に、バッファ層１１２、中間層１１３、ｎ型半導体層１１４の順で積層したものである。
【0035】
【0036】
４－３．開口部形成工程
図８に示すように、マスク１２０にｎ型半導体層１１４を露出させる複数の開口部１２０ａを形成する。そのために、エッチング等の技術を用いればよい。図８は、マスク１２０の開口部１２０ａの配列を示す図である。図８は、基板１１０の板面に垂直な方向から基板１１０を視た図である。図８には、参考のために、柱状半導体１３０の形状が破線で描かれている。図８に示すように、マスク１２０の開口部１２０ａが円形で正方格子状に配列されている。
図８に示すように、マスク１２０にｎ型半導体層１１４を露出させる複数の開口部１２０ａを形成する。そのために、エッチング等の技術を用いればよい。図８は、マスク１２０の開口部１２０ａの配列を示す図である。図８は、基板１１０の板面に垂直な方向から基板１１０を視た図である。図８には、参考のために、柱状半導体１３０の形状が破線で描かれている。図８に示すように、マスク１２０の開口部１２０ａが円形で正方格子状に配列されている。
【0037】
なお、マスク１２０の開口部１２０ａの形状を変えることで、柱状半導体１３０の形状を制御することができる。開口部１２０ａの形状が円形の場合には、正六角形に近い断面形状を有する柱状半導体１３０を形成することができる。開口部１２０ａの形状がオーバル形状の場合には、扁平形状に近い断面形状を有する柱状半導体１３０を形成することができる。
【0038】
４－４．柱状半導体形成工程
図９に示すように、マスク１２０の開口部１２０ａの下に露出しているｎ型半導体層１１４を起点にして、六角柱形状の柱状ｎ型半導体１３１を選択的に成長させる。そのために、公知の選択成長の技術を用いればよい。このように半導体層を選択成長させる場合に、ｍ面がファセットとして表出しやすい。
図９に示すように、マスク１２０の開口部１２０ａの下に露出しているｎ型半導体層１１４を起点にして、六角柱形状の柱状ｎ型半導体１３１を選択的に成長させる。そのために、公知の選択成長の技術を用いればよい。このように半導体層を選択成長させる場合に、ｍ面がファセットとして表出しやすい。
【0039】
前述したように、マスク１２０の開口部１２０ａが円形形状であるため、断面が正六角形に近い六角柱形状の柱状ｎ型半導体１３１が成長する。
【0040】
次に、柱状ｎ型半導体１３１の周囲に活性層１３２を形成する。活性層１３２は、断面が正六角形に近い形状の柱状ｎ型半導体１３１の側面に形成される。また、活性層１３２が柱状ｎ型半導体１３１の頂部にも形成される場合がある。
【0041】
次に、活性層１３２の上に活性層１３２の外周を覆う筒状ｐ型半導体１３３を形成する。筒状ｐ型半導体１３３は六角筒形状を備える。筒状ｐ型半導体１３３は、活性層１３２の側面に形成される。筒状ｐ型半導体１３３が柱状ｎ型半導体１３１または活性層１３２の頂部にも形成される場合がある。このようにして、柱状半導体１３０が形成される。
【0042】
４－５．埋込層形成工程
図１０に示すように、柱状半導体１３０と柱状半導体１３０との隙間を埋込層１４０で埋める。
図１０に示すように、柱状半導体１３０と柱状半導体１３０との隙間を埋込層１４０で埋める。
【0043】
４－６．凸形状部形成工程
次に、例えば、ＩＣＰによるドライエッチングを用いて埋込層１４０の表面を粗面化する。これにより、複数の凸形状部Ｄ１が埋込層１４０の表面に形成される。
次に、例えば、ＩＣＰによるドライエッチングを用いて埋込層１４０の表面を粗面化する。これにより、複数の凸形状部Ｄ１が埋込層１４０の表面に形成される。
【0044】
４－７．電極形成工程
次に、基板１１０のｎ型半導体層１１４の上にカソード電極Ｎ１を形成する。また、埋込層１４０の上にアノード電極Ｐ１を形成する。
次に、基板１１０のｎ型半導体層１１４の上にカソード電極Ｎ１を形成する。また、埋込層１４０の上にアノード電極Ｐ１を形成する。
【0045】
４－８．その他の工程
熱処理工程、半導体層の表面にパッシベーション膜等を成膜する工程、またはその他の工程を実施してもよい。
熱処理工程、半導体層の表面にパッシベーション膜等を成膜する工程、またはその他の工程を実施してもよい。
【0046】
５．第１の実施形態の効果
第１の実施形態の半導体発光素子１００は、従来のナノワイヤから素子外部に直接光を取り出す発光素子に比べて、高い光取り出し効率を有する。
第１の実施形態の半導体発光素子１００は、従来のナノワイヤから素子外部に直接光を取り出す発光素子に比べて、高い光取り出し効率を有する。
【0047】
従来においては、ナノワイヤ（本実施形態の柱状半導体１３０に相当）は、微細構造体である。そのため、ナノワイヤの形状そのものが光取り出し効率を向上させると考えられていた。しかし、ナノワイヤから光を取り出す際に、微細構造であるにもかかわらず、ナノワイヤと空気との屈折率の差に起因して全反射が起こりやすいことが、本発明者らによって明らかとなった。そのため、本発明者らは、従来において光取り出し効率が高いと考えられていたナノワイヤを、図２に示すようにあえて埋め込み、別途光取り出し面を設定した。そのため、本実施形態の半導体発光素子１００は、十分に高い光取り出し効率を有する。
【0048】
６．変形例
６－１．表面層
本実施形態では、埋込層１４０が光取り出し面Ｓ１を有する。光取り出し面Ｓ１が埋込層１４０以外の層に形成されていてもよい。
６－１．表面層
本実施形態では、埋込層１４０が光取り出し面Ｓ１を有する。光取り出し面Ｓ１が埋込層１４０以外の層に形成されていてもよい。
【0049】
図１１に示すように、埋込層１４０の上に表面層１５０を形成してもよい。表面層１５０は、複数の凸形状部Ｄ１を形成された光取り出し面Ｓ１を有する。表面層１５０の材質は、例えば、埋込層１４０とドープ量の異なるｐ－ＧａＮ層である。また、表面層１５０の材質は、ＩＴＯ、ＩＺＯ等の透明導電性酸化物であってもよい。
【0050】
図１２に示すように、埋込層１４０の表面に凹凸形状を形成し、その凹凸形状の上に表面層１５０を形成することにより、凸形状部Ｄ１を形成してもよい。ここで、埋込層１４０は、例えば、ｐ－ＧａＮ等のIII 族窒化物半導体である。表面層１５０は、例えば、ＩＴＯ等の透明導電性酸化物である。
【0051】
６－２．柱状半導体の配列および凸形状部の配列
複数の柱状半導体１３０の配列がハニカム状であり、複数の凸形状部Ｄ１の配列がハニカム状であってもよい。柱状半導体１３０のピッチ間隔Ｊ１と凸形状部Ｄ１のピッチ間隔Ｊ２とが異なっていればよい。
複数の柱状半導体１３０の配列がハニカム状であり、複数の凸形状部Ｄ１の配列がハニカム状であってもよい。柱状半導体１３０のピッチ間隔Ｊ１と凸形状部Ｄ１のピッチ間隔Ｊ２とが異なっていればよい。
【0052】
複数の柱状半導体１３０の配列がハニカム状であり、複数の凸形状部Ｄ１の配列が正方格子状であってもよい。また、複数の柱状半導体１３０の配列が正方格子状であり、複数の凸形状部Ｄ１の配列がハニカム状であってもよい。このように、柱状半導体１３０の配列と凸形状部Ｄ１の配列とが異なっていれば、ピッチ間隔Ｊ１とピッチ間隔Ｊ２とは同じであっても、異なっていてもよい。
【0053】
なお、柱状半導体１３０の配列を変えるには、マスク１２０の開口部１２０ａの配置を変えればよい。複数の凸形状部Ｄ１の配列を変えるには、埋込層１４０をエッチングする際のマスクパターンを変えればよい。
【0054】
６－３．柱状半導体の組成
本実施形態では、柱状ｎ型半導体１３１はｎ型ＧａＮ層であり、井戸層はＩｎＧａＮ層であり、障壁層はＡｌＧａＮ層であり、筒状ｐ型半導体１３３はｐ型ＧａＮ層である。これらは例示であり、その他のIII 族窒化物半導体であってもよい。また、その他の半導体であってもよい。
本実施形態では、柱状ｎ型半導体１３１はｎ型ＧａＮ層であり、井戸層はＩｎＧａＮ層であり、障壁層はＡｌＧａＮ層であり、筒状ｐ型半導体１３３はｐ型ＧａＮ層である。これらは例示であり、その他のIII 族窒化物半導体であってもよい。また、その他の半導体であってもよい。
【0055】
６－４．埋込層の組成
本実施形態では、埋込層１４０の材料は、ｐ－ＧａＮ層である。しかし、埋込層１４０としてｐ－ＧａＮ層の代わりにｐ－ＡｌＧａＮ層を用いることができる。ＡｌＧａＮ層の屈折率は、ｐ型ＧａＮ層の屈折率よりも小さい。そのため、光取り出し効率が向上する。または、埋込層１４０は、その他のｐ－ＡｌＩｎＧａＮ層であってもよい。
本実施形態では、埋込層１４０の材料は、ｐ－ＧａＮ層である。しかし、埋込層１４０としてｐ－ＧａＮ層の代わりにｐ－ＡｌＧａＮ層を用いることができる。ＡｌＧａＮ層の屈折率は、ｐ型ＧａＮ層の屈折率よりも小さい。そのため、光取り出し効率が向上する。または、埋込層１４０は、その他のｐ－ＡｌＩｎＧａＮ層であってもよい。
【0056】
６－５．柱状半導体の電流阻止層
柱状半導体１３０の側面からの電流注入を促進させることが好ましい。例えば、図１３に示すように、柱状半導体１３０の頂部に透明絶縁膜１６５を設ける。これにより、柱状半導体１３０の頂部に流れる電流が阻止され、柱状半導体１３０の側面から良好に電流注入を行うことができる。
柱状半導体１３０の側面からの電流注入を促進させることが好ましい。例えば、図１３に示すように、柱状半導体１３０の頂部に透明絶縁膜１６５を設ける。これにより、柱状半導体１３０の頂部に流れる電流が阻止され、柱状半導体１３０の側面から良好に電流注入を行うことができる。
【0057】
６－６．凹凸加工基板
基板１１０の成長基板１１１は、凹凸加工を施されていてもよい。つまり、成長基板１１１は、半導体層側の面に凹凸を周期的に配置された凹凸形状部を有する。凹凸形状として、例えば、円錐形状、半球形状が挙げられる。これらの凸形状が、例えば、正方格子状またはハニカム状に配置されているとよい。これにより、光取り出し効率がさらに向上する。
基板１１０の成長基板１１１は、凹凸加工を施されていてもよい。つまり、成長基板１１１は、半導体層側の面に凹凸を周期的に配置された凹凸形状部を有する。凹凸形状として、例えば、円錐形状、半球形状が挙げられる。これらの凸形状が、例えば、正方格子状またはハニカム状に配置されているとよい。これにより、光取り出し効率がさらに向上する。
【0058】
凹凸形状が半球形状であると仮定した場合には、半球形状の底部の直径は１μｍ以上５μｍ以下であり、半球形状の高さは０．５μｍ以上５μｍ以下であり、半球形状のピッチは１μｍ以上１５μｍ以下であるとよい。上記の数値範囲は例示であり、上記以外の数値範囲であってよい。
【0059】
６－７．凹形状部
本実施形態の凸形状部Ｄ１の代わりに、凹形状部を光取り出し面に形成してもよい。
本実施形態の凸形状部Ｄ１の代わりに、凹形状部を光取り出し面に形成してもよい。
【0060】
６－８．反射層
半導体発光素子１００は、基板１１０におけるマスク層１２０の反対側の裏面に、反射層を有していてもよい。
半導体発光素子１００は、基板１１０におけるマスク層１２０の反対側の裏面に、反射層を有していてもよい。
【0061】
６－９．組み合わせ
上記の変形例を自由に組み合わせてもよい。
上記の変形例を自由に組み合わせてもよい。
【0062】
（第２の実施形態）
第２の実施形態について説明する。
第２の実施形態について説明する。
【0063】
１．半導体発光素子
図１４は、第２の実施形態の半導体発光素子２００の柱状半導体１３０の周辺を示す断面図である。図１４に示すように、半導体発光素子２００は、柱状半導体１３０の側面にトンネル接合を有する。
図１４は、第２の実施形態の半導体発光素子２００の柱状半導体１３０の周辺を示す断面図である。図１４に示すように、半導体発光素子２００は、柱状半導体１３０の側面にトンネル接合を有する。
【0064】
半導体発光素子２００は、柱状半導体１３０の側面に、ｐ＋層２７１と、ｎ＋層２７２と、を有する。ｐ＋層２７１は、柱状半導体１３０とｎ＋層２７２との間の位置にある。ｐ＋層２７１は、高いｐ型不純物濃度を有する層である。ｐ＋層２７１のＭｇ濃度は、例えば、２×１０20ｃｍ-3である。ｎ＋層２７２は、高いｎ型不純物濃度を有する層である。ｎ＋層２７２のＳｉ濃度は、例えば、２×１０20ｃｍ-3である。
【0065】
埋込層１４０は、柱状半導体１３０と、ｐ＋層２７１と、ｎ＋層２７２と、を覆っている。埋込層１４０は、ｎ－ＧａＮ層である。
【0066】
２．第２の実施形態の効果
これにより、柱状半導体１３０の側面から効率的に電流を注入することができる。このとき、埋込層１４０をｎ型半導体層で構成することができる。そのため、光吸収損失の低減、並びに、素子抵抗の低減に効果的である。
これにより、柱状半導体１３０の側面から効率的に電流を注入することができる。このとき、埋込層１４０をｎ型半導体層で構成することができる。そのため、光吸収損失の低減、並びに、素子抵抗の低減に効果的である。
【0067】
【0068】
３－２．マスク形成工程
第１の実施形態と同様に基板１１０の上にマスク層１２０を形成する。
第１の実施形態と同様に基板１１０の上にマスク層１２０を形成する。
【0069】
３－３．開口部形成工程
図１６に示すように、第１の実施形態と同様にマスク層１２０に開口部１２０ａを形成する。
図１６に示すように、第１の実施形態と同様にマスク層１２０に開口部１２０ａを形成する。
【0070】
３－４．柱状半導体形成工程
第１の実施形態と同様に開口部１２０ａに露出しているｎ型半導体層１１４から柱状ｎ型半導体１３１と活性層１３２と筒状ｐ型半導体１３３とを成長させる。
第１の実施形態と同様に開口部１２０ａに露出しているｎ型半導体層１１４から柱状ｎ型半導体１３１と活性層１３２と筒状ｐ型半導体１３３とを成長させる。
【0071】
３－５．トンネル接合形成工程
次に、柱状半導体１３０の筒状ｐ型半導体１３３の側面にｐ＋層２７１を形成する。その後、ｐ＋層２７１の側面にｎ＋層２７２を形成する。この時の様子を図１７に示す。この後、ｐ＋層２７１およびｎ＋層２７２の上部をエッチングにより除去する。これにより、図１８に示すように、柱状半導体１３０の側面にｐ＋層２７１およびｎ＋層２７２が形成される。
次に、柱状半導体１３０の筒状ｐ型半導体１３３の側面にｐ＋層２７１を形成する。その後、ｐ＋層２７１の側面にｎ＋層２７２を形成する。この時の様子を図１７に示す。この後、ｐ＋層２７１およびｎ＋層２７２の上部をエッチングにより除去する。これにより、図１８に示すように、柱状半導体１３０の側面にｐ＋層２７１およびｎ＋層２７２が形成される。
【0072】
３－６．埋込層形成工程
次に、図１９に示すように、ｐ＋層２７１およびｎ＋層２７２を備える柱状半導体１３０と柱状半導体１３０との間の隙間を埋込層１４０により埋める。
次に、図１９に示すように、ｐ＋層２７１およびｎ＋層２７２を備える柱状半導体１３０と柱状半導体１３０との間の隙間を埋込層１４０により埋める。
【0073】
３－７．凹凸形状形成工程
次に、埋込層１４０の表面に粗面化処理を施し、複数の凸形状部Ｄ１を形成する。
次に、埋込層１４０の表面に粗面化処理を施し、複数の凸形状部Ｄ１を形成する。
【0074】
３－８．電極形成工程
そして、埋込層１４０の上にアノード電極Ｐ１を形成する。また、ｎ型半導体層１１４の上にカソード電極Ｎ１を形成する。
そして、埋込層１４０の上にアノード電極Ｐ１を形成する。また、ｎ型半導体層１１４の上にカソード電極Ｎ１を形成する。
【0075】
４．変形例
第１の実施形態の変形例を用いることができる。
第１の実施形態の変形例を用いることができる。
【0076】
（第３の実施形態）
第３の実施形態について説明する。
第３の実施形態について説明する。
【0077】
１．半導体発光素子
図２０は、第３の実施形態の半導体発光素子３００の概略構成を示す図である。半導体発光素子３００は、基板１１０と、マスク層１２０と、柱状半導体１３０と、透明導電膜３４０と、埋込層３５０と、を有する。
図２０は、第３の実施形態の半導体発光素子３００の概略構成を示す図である。半導体発光素子３００は、基板１１０と、マスク層１２０と、柱状半導体１３０と、透明導電膜３４０と、埋込層３５０と、を有する。
【0078】
透明導電膜３４０は、複数の柱状半導体１３０を覆っている。透明導電膜３４０の材質は、例えば、ＩＴＯ等の透明導電性酸化物である。透明導電膜３４０は、アノード電極Ｐ１に電気的に接続されている。
【0079】
埋込層３５０は、透明導電膜３４０に接触するとともに、透明導電膜３４０を有する柱状半導体１３０と柱状半導体１３０との間の隙間を埋め込む層である。埋込層３５０の材質は樹脂である。透明導電膜３４０が柱状半導体１３０とアノード電極Ｐ１とを導通する役割を担っているため、埋込層３５０の樹脂は絶縁性であってよい。また、埋込層３５０の表面には複数の凸形状部Ｄ１が形成されている。つまり、埋込層３５０は、光取り出し面Ｓ１を有する。
【0080】
２．変形例
２－１．埋込層の材質
埋込層３５０は、樹脂以外の電気抵抗率の高い材料であってもよい。ただし、埋込層３５０の材料は、透明性の材料である。
２－１．埋込層の材質
埋込層３５０は、樹脂以外の電気抵抗率の高い材料であってもよい。ただし、埋込層３５０の材料は、透明性の材料である。
【0081】
２－２．組み合わせ
第１の実施形態および第２の実施形態とこれらの変形例と自由に組み合わせて良い場合がある。
第１の実施形態および第２の実施形態とこれらの変形例と自由に組み合わせて良い場合がある。
【0082】
（シミュレーション）
複数の柱状半導体および複数の凸形状部の配列を変えて、光取り出し効率を計算した。なお、柱状半導体の大きさと光取り出し面の凸形状部の大きさとは、桁が違っている。そのため、従来の計算手法では、柱状半導体と凸形状部とを考慮して計算することは容易ではなかった。
複数の柱状半導体および複数の凸形状部の配列を変えて、光取り出し効率を計算した。なお、柱状半導体の大きさと光取り出し面の凸形状部の大きさとは、桁が違っている。そのため、従来の計算手法では、柱状半導体と凸形状部とを考慮して計算することは容易ではなかった。
【0083】
１．計算した構造
１－１．第１の構造（第１の実施形態の変形例）
第１の構造は、表１に示す構造である。つまり、第１の構造は、凹凸基板を用いるとともに、柱状半導体を埋め込む埋込層が複数の凸形状部を有する。第１の構造の発光素子の発光波長は、４０５ｎｍである。また、円錐形状の凸形状部がハニカム状に配置されている。凸形状部の底部の直径は２００ｎｍであり、凸形状部の高さは１７０ｎｍであり、凸形状部同士のピッチ間隔は２００ｎｍである。
１－１．第１の構造（第１の実施形態の変形例）
第１の構造は、表１に示す構造である。つまり、第１の構造は、凹凸基板を用いるとともに、柱状半導体を埋め込む埋込層が複数の凸形状部を有する。第１の構造の発光素子の発光波長は、４０５ｎｍである。また、円錐形状の凸形状部がハニカム状に配置されている。凸形状部の底部の直径は２００ｎｍであり、凸形状部の高さは１７０ｎｍであり、凸形状部同士のピッチ間隔は２００ｎｍである。
【0084】
埋込層の材質はｎ－ＧａＮであり、埋込層の高さは２μｍである。柱状半導体はハニカム状に配列されており、柱状半導体の高さは１．５μｍであり、柱状半導体のピッチ間隔は１．２μｍである。筒状ｐ型半導体の材質はｐ－ＧａＮであり、筒状ｐ型半導体の膜厚は１００ｎｍである。活性層の材質はＩｎＧａＮであり、活性層の膜厚は３７ｎｍである。柱状ｎ型半導体の材質はｎ－ＧａＮであり、柱状ｎ型半導体の径は２００ｎｍである。ここで、柱状ｎ型半導体の径とは、正六角形の向かい合う頂点間の長さである。
【0085】
基板は、半導体から遠い側から、反射層、サファイア基板、ｎ－ＧａＮ層、ｎ－Ａｌ0.03Ｇａ0.97Ｎ層の順で積層されている。サファイア基板の膜厚は１２０μｍである。ｎ－ＧａＮ層の膜厚は２．６μｍである。ｎ－Ａｌ0.03Ｇａ0.97Ｎ層の膜厚は１．２μｍである。サファイア基板の凹凸形状は半球形状であり、ハニカム状に配置されている。凹凸の直径は２．８μｍであり、凹凸の高さは１．５μｍであり、凹凸のピッチ間隔は６μｍである。
【0086】
［表１］
第１の構造
発光波長 ４０５ｎｍ
凸形状部
凸形状部の形状 円錐
凸形状部の配列 ハニカム状（三角格子）
凸形状部の底部の直径 ２００ｎｍ
凸形状部の高さ １７０ｎｍ
ピッチ間隔 ２００ｎｍ
埋込層
埋込層の材質 ｎ－ＧａＮ
埋込層の高さ ２μｍ
柱状半導体
柱状半導体の形状 六角柱（断面は正六角形）
柱状半導体の配列 ハニカム状（三角格子）
柱状半導体の高さ １．５μｍ
ピッチ間隔 １．２μｍ
筒状ｐ型半導体の材質 ｐ－ＧａＮ
筒状ｐ型半導体の膜厚 １００ｎｍ
活性層の材質 ＩｎＧａＮ
活性層の膜厚 ３７ｎｍ
柱状ｎ型半導体の材質 ｎ－ＧａＮ
柱状ｎ型半導体の径 ２００ｎｍ
基板
ｎ－Ａｌ0.03Ｇａ0.97Ｎ層 １．２μｍ（膜厚）
ｎ－ＧａＮ層 ２．６μｍ（膜厚）
サファイア基板 １２０μｍ（膜厚）
反射層の材質 Ａｌ
サファイア基板の凹凸
凹凸の形状 半球形状
凹凸の配列 ハニカム状（三角格子）
凹凸の直径 ２．８μｍ
凹凸の高さ １．５μｍ
凹凸のピッチ間隔 ６μｍ
第１の構造
発光波長 ４０５ｎｍ
凸形状部
凸形状部の形状 円錐
凸形状部の配列 ハニカム状（三角格子）
凸形状部の底部の直径 ２００ｎｍ
凸形状部の高さ １７０ｎｍ
ピッチ間隔 ２００ｎｍ
埋込層
埋込層の材質 ｎ－ＧａＮ
埋込層の高さ ２μｍ
柱状半導体
柱状半導体の形状 六角柱（断面は正六角形）
柱状半導体の配列 ハニカム状（三角格子）
柱状半導体の高さ １．５μｍ
ピッチ間隔 １．２μｍ
筒状ｐ型半導体の材質 ｐ－ＧａＮ
筒状ｐ型半導体の膜厚 １００ｎｍ
活性層の材質 ＩｎＧａＮ
活性層の膜厚 ３７ｎｍ
柱状ｎ型半導体の材質 ｎ－ＧａＮ
柱状ｎ型半導体の径 ２００ｎｍ
基板
ｎ－Ａｌ0.03Ｇａ0.97Ｎ層 １．２μｍ（膜厚）
ｎ－ＧａＮ層 ２．６μｍ（膜厚）
サファイア基板 １２０μｍ（膜厚）
反射層の材質 Ａｌ
サファイア基板の凹凸
凹凸の形状 半球形状
凹凸の配列 ハニカム状（三角格子）
凹凸の直径 ２．８μｍ
凹凸の高さ １．５μｍ
凹凸のピッチ間隔 ６μｍ
【0087】
なお、解析結果への影響が小さいと思われる構造については、計算上省略した。省略した構造は、例えば、サファイア基板とｎ－ＧａＮ層との間のバッファ層、トンネル接合するためのｐ＋層、ｎ＋層である。これらの膜厚は非常に薄いためである。
【0088】
１－２．第２の構造（第１の実施形態）
第２の構造は、表１のうち凹凸のあるサファイア基板を平坦なサファイア基板に変更した構造である。
第２の構造は、表１のうち凹凸のあるサファイア基板を平坦なサファイア基板に変更した構造である。
【0089】
１－３．第３の構造（従来構造）
第３の構造は、表１のうち凹凸のあるサファイア基板を平坦なサファイア基板に変更するとともに、埋込層を除去して柱状半導体をＩＴＯで覆った構造である。
第３の構造は、表１のうち凹凸のあるサファイア基板を平坦なサファイア基板に変更するとともに、埋込層を除去して柱状半導体をＩＴＯで覆った構造である。
【0090】
２．計算結果
表２は、シミュレーションの結果を示している。表２に示すように、従来の第３の構造では、光取り出し効率は３１％であった。これに対して、第１の実施形態の変形例に対応する第１の構造では、光取り出し効率は５６％であった。第１の実施形態に対応する第２の構造では、光取り出し効率は５３％であった。
表２は、シミュレーションの結果を示している。表２に示すように、従来の第３の構造では、光取り出し効率は３１％であった。これに対して、第１の実施形態の変形例に対応する第１の構造では、光取り出し効率は５６％であった。第１の実施形態に対応する第２の構造では、光取り出し効率は５３％であった。
【0091】
［表２］
構造 埋込層 基板の加工 光取り出し効率
第１の構造 有り 有り ５６％
第２の構造 有り 無し ５３％
第３の構造 無し 無し ３１％
構造 埋込層 基板の加工 光取り出し効率
第１の構造 有り 有り ５６％
第２の構造 有り 無し ５３％
第３の構造 無し 無し ３１％
【0092】
このように、微細構造であるはずの柱状半導体から光を直接取り出す場合よりも、柱状半導体をあえて埋め込むとともに別途光取り出し面を設ける場合の方が、光取り出し効率は高い。
【0093】
（付記）
第１の態様における半導体発光素子は、下地層と、下地層の上の複数の柱状半導体と、複数の柱状半導体の間の隙間を埋める埋込層と、光取り出し面と、を有する。光取り出し面は、複数の凸形状部を有する。複数の柱状半導体は、六角柱形状をしているとともに、第１のピッチ間隔で配置されている。複数の凸形状部は、第２のピッチ間隔で配置されている。第１のピッチ間隔と第２のピッチ間隔とは異なっている。
第１の態様における半導体発光素子は、下地層と、下地層の上の複数の柱状半導体と、複数の柱状半導体の間の隙間を埋める埋込層と、光取り出し面と、を有する。光取り出し面は、複数の凸形状部を有する。複数の柱状半導体は、六角柱形状をしているとともに、第１のピッチ間隔で配置されている。複数の凸形状部は、第２のピッチ間隔で配置されている。第１のピッチ間隔と第２のピッチ間隔とは異なっている。
【0094】
第２の態様における半導体発光素子は、第１面を有する下地層と、下地層の上の複数の柱状半導体と、複数の柱状半導体の間の隙間を埋める埋込層と、光取り出し面と、を有する。光取り出し面は、周期的に配置された複数の凸形状部を有する。複数の柱状半導体は、六角柱形状であるとともに周期的に配置されている。複数の凸形状部の頂点を下地層の第１面に射影した第１の点群と、複数の柱状半導体の頂点を下地層の第１面に射影した第２の点群と、を仮想的に設定した場合に、第１の点群における各点から半径０．０１μｍ以内の範囲内に第２の点群が入る確率は、３％以下である。
【0095】
第３の態様における半導体発光素子においては、第２の点群は、第１の点群と重ならない。
【0096】
第４の態様における半導体発光素子においては、埋込層が、光取り出し面を有する。
【0097】
第５の態様における半導体発光素子は、埋込層の上に表面層を有する。表面層が、光取り出し面を有する。
【0098】
第６の態様における半導体発光素子においては、埋込層が、ｎ－ＧａＮ層である。
【0099】
第７の態様における半導体発光素子においては、埋込層が、ｐ－ＧａＮ層である。
【0100】
第８の態様における半導体発光素子は、複数の柱状半導体を覆う透明導電膜を有する。
【0101】
第９の態様における半導体発光素子においては、埋込層は、樹脂であるとともに、透明導電膜に接触している。
【0102】
第１０の態様における半導体発光素子においては、複数の柱状半導体は、III 族窒化物半導体である。複数の柱状半導体は、ハニカム状に配置されている。
【0103】
第１１の態様における半導体発光素子においては、複数の凸形状部は、ハニカム状に配置されている。
【0104】
第１２の態様における半導体発光素子は、下地層を支持する基板を有する。基板は、凹凸形状部を有する。
【符号の説明】
【0105】
１００…半導体発光素子
１１０…基板
１１１…成長基板
１１２…バッファ層
１１３…中間層
１１４…ｎ型半導体層
１１４ａ…第１面
１２０…マスク
１２０ａ…開口部
１３０…柱状半導体
１３１…柱状ｎ型半導体
１３２…活性層
１３３…筒状ｐ型半導体
１４０…埋込層
１５０…表面層
Ｎ１…カソード電極
Ｐ１…アノード電極
Ｓ１…光取り出し面
Ｄ１…凸形状部
１１０…基板
１１１…成長基板
１１２…バッファ層
１１３…中間層
１１４…ｎ型半導体層
１１４ａ…第１面
１２０…マスク
１２０ａ…開口部
１３０…柱状半導体
１３１…柱状ｎ型半導体
１３２…活性層
１３３…筒状ｐ型半導体
１４０…埋込層
１５０…表面層
Ｎ１…カソード電極
Ｐ１…アノード電極
Ｓ１…光取り出し面
Ｄ１…凸形状部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】