IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 学校法人 名城大学の特許一覧 ▶ 豊田合成株式会社の特許一覧 ▶ 株式会社小糸製作所の特許一覧

<>
  • 特許-半導体発光素子 図1
  • 特許-半導体発光素子 図2
  • 特許-半導体発光素子 図3
  • 特許-半導体発光素子 図4
  • 特許-半導体発光素子 図5
  • 特許-半導体発光素子 図6
  • 特許-半導体発光素子 図7
  • 特許-半導体発光素子 図8
  • 特許-半導体発光素子 図9
  • 特許-半導体発光素子 図10
  • 特許-半導体発光素子 図11
  • 特許-半導体発光素子 図12
  • 特許-半導体発光素子 図13
  • 特許-半導体発光素子 図14
  • 特許-半導体発光素子 図15
  • 特許-半導体発光素子 図16
  • 特許-半導体発光素子 図17
  • 特許-半導体発光素子 図18
  • 特許-半導体発光素子 図19
  • 特許-半導体発光素子 図20
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-07-13
(45)【発行日】2023-07-24
(54)【発明の名称】半導体発光素子
(51)【国際特許分類】
   H01L 33/08 20100101AFI20230714BHJP
   H01L 33/22 20100101ALI20230714BHJP
   H01L 33/32 20100101ALI20230714BHJP
   H01L 33/42 20100101ALI20230714BHJP
【FI】
H01L33/08
H01L33/22
H01L33/32
H01L33/42
【請求項の数】 3
(21)【出願番号】P 2018211590
(22)【出願日】2018-11-09
(65)【公開番号】P2020077817
(43)【公開日】2020-05-21
【審査請求日】2021-10-27
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成30年度、文部科学省、「省エネルギー社会の実現に資する次世代半導体研究開発」委託事業、産業技術力強化法第19条の適用を受ける特許出願
(73)【特許権者】
【識別番号】599002043
【氏名又は名称】学校法人 名城大学
(73)【特許権者】
【識別番号】000241463
【氏名又は名称】豊田合成株式会社
(73)【特許権者】
【識別番号】000001133
【氏名又は名称】株式会社小糸製作所
(74)【代理人】
【識別番号】110000648
【氏名又は名称】弁理士法人あいち国際特許事務所
(74)【代理人】
【識別番号】100087723
【弁理士】
【氏名又は名称】藤谷 修
(74)【代理人】
【識別番号】100165962
【弁理士】
【氏名又は名称】一色 昭則
(74)【代理人】
【識別番号】100206357
【弁理士】
【氏名又は名称】角谷 智広
(72)【発明者】
【氏名】上山 智
(72)【発明者】
【氏名】寺澤 美月
(72)【発明者】
【氏名】竹内 哲也
(72)【発明者】
【氏名】岩谷 素顕
(72)【発明者】
【氏名】赤▲崎▼ 勇
(72)【発明者】
【氏名】大矢 昌輝
(72)【発明者】
【氏名】飯田 一喜
(72)【発明者】
【氏名】曽根 直樹
【審査官】右田 昌士
(56)【参考文献】
【文献】特開2009-009977(JP,A)
【文献】特表2015-500565(JP,A)
【文献】特開2009-140976(JP,A)
【文献】特開2016-021556(JP,A)
【文献】特開2011-142293(JP,A)
【文献】国際公開第2010/023921(WO,A1)
【文献】米国特許出願公開第2020/0105970(US,A1)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 33/00 - 33/64
H01S 5/00 - 5/50
(57)【特許請求の範囲】
【請求項1】
サファイア基板と、
前記サファイア基板上に形成されたIII族窒化物半導体からなる下地層と、
前記下地層の上にハニカム状配置で立設された立設方向の軸に垂直な断面が正六角形の柱状半導体であって、この柱状半導体の中心部に位置し、側面がm面であるn型GaNから成る柱状n型半導体と、その柱状n型半導体層の外側に発光領域をInGaNとする筒状の活性層と、その活性層の外側にp型GaNから成る筒状のp型半導体層とが形成された複数の柱状半導体と、
前記複数の柱状半導体の間の隙間を埋める表面が光取り出し面であるn型GaNから成る埋込層と、
前記筒状のp型半導体層と前記埋込層との間に形成されたp+層とn+層との接合から成るトンネル接合層と、
を有し、
前記光取り出し面は、100nm以上500nm以下の範囲にある第2のピッチ間隔で周期的にハニカム状配置に2次元配列された、底面の直径が100nm以上500nm以下の範囲、高さが100nm以上500nm以下の範囲にある複数の円錐形状の凸形状部を有し、
前記複数の柱状半導体は、側面がm面の六角柱形状をしているとともに、0.5μm以上5μm以下の範囲にある第1のピッチ間隔で周期的に2次元配置されており、
前記第2のピッチ間隔は前記第1のピッチ間隔よりも短い
ことを特徴とする半導体発光素子。
【請求項2】
請求項1に記載の半導体発光素子において、
前記複数の凸形状部の頂点を前記下地層の前記第1面に射影した第1の点群と、前記複数の柱状半導体の頂点を前記下地層の前記第1面に射影した第2の点群と、を仮想的に設定した場合に、前記第1の点群の射影と前記第2の点群の射影は重ならない
ことを特徴とする半導体発光素子。
【請求項3】
請求項1または請求項2に記載の半導体発光素子において、
前記サファイア基板は、前記下地層側の面に凹凸形状部を有することを特徴とする半導体発光素子。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書の技術分野は、半導体発光素子に関する。
【背景技術】
【0002】
半導体発光素子は、活性層において正孔と電子とが再結合することにより発光する。従来、活性層として平坦なシート状の井戸層が用いられてきた。近年、柱状などの3次元的構造を有する活性層について研究されてきている。
【0003】
例えば、特許文献1には、平坦な半導体層の上に六角柱形状のナノワイヤ半導体を形成し、ナノワイヤ半導体の側面にITO等の透明導電膜を形成する技術が開示されている(特許文献1の請求項1、2および図3A図3B参照)。
【先行技術文献】
【特許文献】
【0004】
【文献】特表2016-518703号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
このようなナノワイヤ構造の半導体は、それ自身が微小な微細構造であると考えられる。そのため、特許文献1では、現に、微細構造であるナノワイヤ構造体から光を外部に取り出そうとしている。
【0006】
しかし、本発明者らの鋭意研究により、ナノワイヤ構造体から光を直接取り出そうとする場合に、ITO等の材料と大気との間で全反射を生じうることが明らかになってきた。これらの2種類の材料の屈折率の差によるものである。この問題点は、微細構造を考慮した計算を行った結果、初めて明らかになったことである。
【0007】
本明細書の技術が解決しようとする課題は、3次元的な微細構造の活性層を有する半導体発光素子の光取り出し効率を向上させることを図った半導体発光素子を提供することである。
【課題を解決するための手段】
【0008】
第1の態様における半導体発光素子は、サファイア基板と、前記サファイア基板上に形成されたIII族窒化物半導体からなる下地層と、前記下地層の上にハニカム状配置で立設され立設方向の軸に垂直な断面が正六角形の柱状半導体であって、この柱状半導体の中心部に位置し、側面がm面であるn型GaNから成る柱状n型半導体と、その柱状n型半導体層の外側に発光領域をInGaNとする筒状の活性層と、その活性層の外側にp型GaNから成る筒状のp型半導体層とが形成された複数の柱状半導体と、前記複数の柱状半導体の間の隙間を埋める表面が光取り出し面であるn型GaNから成る埋込層と、前記筒状のp型半導体層と前記埋込層との間に形成されたp+層とn+層との接合から成るトンネル接合層と、を有する。前記光取り出し面は、100nm以上500nm以下の範囲にある第2のピッチ間隔で周期的にハニカム状配置に2次元配列された、底面の直径が100nm以上500nm以下の範囲、高さが100nm以上500nm以下の範囲にある複数の円錐形状の凸形状部を有し、前記複数の柱状半導体は、側面がm面の六角柱形状をしているとともに、0.5μm以上5μm以下の範囲にある第1のピッチ間隔で周期的に2次元配置されており、前記第2のピッチ間隔は前記第1のピッチ間隔よりも短い。
【0009】
この半導体発光素子は、従来のナノワイヤ構造体を備える発光素子に比べて高い光取り出し効率を有する。
【発明の効果】
【0010】
本明細書では、3次元的な微細構造の活性層を有する半導体発光素子の光取り出し効率を向上させることを図った半導体発光素子が提供されている。
【図面の簡単な説明】
【0011】
図1】第1の実施形態の半導体発光素子の概略構成を示す斜視図である。
図2】第1の実施形態の半導体発光素子の断面を示す断面図である。
図3】第1の実施形態の半導体発光素子の柱状半導体の概略構成図である。
図4図3のIV-IV 断面を示す第1の断面図である。
図5図3のV-V 断面を示す第2の断面図である。
図6】第1の実施形態の半導体発光素子の製造方法を説明するための図(その1)である。
図7】第1の実施形態の半導体発光素子の製造方法を説明するための図(その2)である。
図8】第1の実施形態の半導体発光素子の製造方法を説明するための図(その3)である。
図9】第1の実施形態の半導体発光素子の製造方法を説明するための図(その4)である。
図10】第1の実施形態の半導体発光素子の製造方法を説明するための図(その5)である。
図11】第1の実施形態の変形例における半導体発光素子の断面を示す断面図(その1)である。
図12】第1の実施形態の変形例における半導体発光素子の断面を示す断面図(その2)である。
図13】第1の実施形態の変形例における半導体発光素子の断面を示す断面図(その3)である。
図14】第2の実施形態の半導体発光素子の柱状半導体の周辺を示す断面図である。
図15】第2の実施形態の半導体発光素子の製造方法を説明するための図(その1)である。
図16】第2の実施形態の半導体発光素子の製造方法を説明するための図(その2)である。
図17】第2の実施形態の半導体発光素子の製造方法を説明するための図(その3)である。
図18】第2の実施形態の半導体発光素子の製造方法を説明するための図(その4)である。
図19】第2の実施形態の半導体発光素子の製造方法を説明するための図(その5)である。
図20】第3の実施形態の半導体発光素子の概略構成を示す図である。
【発明を実施するための形態】
【0012】
以下、具体的な実施形態について、半導体発光素子を例に挙げて図を参照しつつ説明する。しかし、本明細書の技術はこれらの実施形態に限定されるものではない。また、後述する半導体発光素子の各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってもよい場合がある。そして、それぞれの図における各層の厚みの比は、概念的に示したものであり、実際の厚みの比を示しているわけではない。
【0013】
(第1の実施形態)
1.半導体発光素子
図1は、第1の実施形態の半導体発光素子100の概略構成を示す斜視図である。半導体発光素子100は、3次元形状の活性層を有する。図1に示すように、半導体発光素子100は、基板110と、マスク120と、柱状半導体130と、埋込層140と、カソード電極N1と、アノード電極P1と、を有する。
【0014】
基板110は、マスク120と、柱状半導体130と、埋込層140と、を支持するためのものである。基板110は、成長基板111と、バッファ層112と、中間層113と、n型半導体層114と、を有する(図3参照)。成長基板111は、バッファ層112と、中間層113と、n型半導体層114と、それより上層の半導体層等を支持するためのものである。成長基板111は、例えば、サファイア基板、GaN基板、AlN基板、その他の成長基板である。バッファ層112は、例えば、ノンドープのGaN層である。中間層113は、例えば、n型GaN層である。n型半導体層114は、柱状半導体130を成長させるための下地層である。n型半導体層114は、柱状半導体130を成長させるための第1面114aを有する。n型半導体層114は、例えば、n型AlGaN層である。これらは例示であり、上記以外の構造であってもよい。
【0015】
マスク120は、表面から半導体が成長しない材料である。後述するように、マスク120には、貫通孔があいている。マスク120は、透明絶縁膜であるとよい。この場合には、マスク120は、光をほとんど吸収しない。電流は、マスク120を介さず、柱状半導体130に好適に流れる。マスク120の材質として例えば、SiO2 、SiNx、Al2 3 が挙げられる。
【0016】
図1に示すように、柱状半導体130は、柱状のIII 族窒化物半導体である。柱状半導体130は、基板110の上に形成されている。より具体的には、柱状半導体130は、マスク120の開口部120aに露出する基板110の表面から選択成長させた半導体である(図3参照)。柱状半導体130は、六角柱形状をしている。柱状半導体130における中心軸方向に垂直な断面は、正六角形または扁平形状の六角形である。
【0017】
埋込層140は、柱状半導体130と柱状半導体130との間の隙間を埋め込むための層である。埋込層140は、柱状半導体130を覆っている。埋込層140の材料は、例えば、p-GaNである。
【0018】
カソード電極N1は、基板110の上に形成されている。
【0019】
アノード電極P1は、埋込層140の上に形成されている。アノード電極P1は、埋込層140以外のその他の半導体に形成されていてもよい。
【0020】
2.柱状半導体と光取り出し面との間の関係
2-1.柱状半導体の配列
図2は、半導体発光素子100の断面を示す概念図である。柱状半導体130は、正方格子状に配置されている。図2に示すように、複数の柱状半導体130は、第1のピッチ間隔J1で周期的に配置されている。
【0021】
柱状半導体130の高さは、例えば、0.5μm以上5μm以下である。柱状半導体130の径は、例えば、50nm以上500nm以下である。ここで、径とは、中心軸方向に垂直な断面における六角形の向かい合う頂点間の距離である。長辺がある場合には、長辺方向の距離である。柱状半導体130の第1のピッチ間隔J1は、例えば、0.5μm以上5μm以下である。これらの数値は例示であり、上記以外の数値であってもよい。
【0022】
2-2.光取り出し面
図2に示すように、埋込層140は、光取り出し面S1を有する。光取り出し面S1は、複数の凸形状部D1を有する。複数の凸形状部D1は、円錐形状である。複数の凸形状部D1は、正方格子状に配置されている。複数の凸形状部D1は、第2のピッチ間隔J2で周期的に配置されている。
【0023】
凸形状部D1の底部の直径は、例えば、100nm以上500nm以下である。凸形状部D1の高さは、例えば、100nm以上500nm以下である。第2のピッチ間隔J2は、例えば、100nm以上500nm以下である。これらの数値は例示であり、上記以外の数値であってもよい。
【0024】
2-3.柱状半導体と凸形状部との間の関係
図2に示すように、隣り合う柱状半導体130と柱状半導体130との間の第1のピッチ間隔J1は、隣り合う凸形状部D1と凸形状部D1との間の第2のピッチ間隔J2と異なっている。
【0025】
複数の凸形状部D1の頂点をn型半導体層114(下地層)の第1面114aに射影した第1の点群と、複数の柱状半導体130の頂点をn型半導体層114(下地層)の第1面114aに射影した第2の点群と、を仮想的に設定した場合に、第1の点群における各点から半径0.01μm以内の範囲内に第2の点群が入る確率は、3%以下である。より好ましくは、第2の点群は、第1の点群と重ならないとよい。ここで、柱状半導体130の頂点とは、柱状半導体130の表面であって六角柱の中心軸が通る点である。
【0026】
3.柱状半導体
図3は、第1の実施形態の半導体発光素子100の柱状半導体130の概略構成図である。柱状半導体130は、柱状n型半導体131と、活性層132と、筒状p型半導体133と、を有する。柱状n型半導体131の側面は、m面である。または、m面に近い面である。m面は非極性面である。そのため、活性層132において、ピエゾ分極による発光効率の低下がほとんどない。
【0027】
3-1.柱状半導体の構造
柱状n型半導体131は、マスク120の開口部120aに露出しているn型半導体層114を起点に柱状に選択成長させた半導体層である。前述のように、n型半導体層114は、柱状半導体130を成長させるための下地層である。柱状n型半導体131は、六角柱形状をしている。この六角柱の軸方向に垂直な断面は、正六角形または扁平形状の六角形である。柱状n型半導体131は、実際には、横方向にも成長する。そのため、柱状n型半導体131の太さは、マスク120の開口部120aの開口幅よりもやや大きい。柱状n型半導体131は、例えば、n型GaN層である。
【0028】
活性層132は、六角柱形状の柱状n型半導体131の外周に沿って形成されている。そのため、活性層132は、六角筒形状を備える。活性層132は、例えば、1個以上5個以下の井戸層と、井戸層を挟む障壁層と、を有する。活性層132の井戸層は、基板110の板面にほぼ垂直である。ただし、活性層132の頂部は、柱状n型半導体131の頂部を覆っていてもよい。活性層132の頂部は、基板110の板面にほぼ平行であってもよい。例えば、井戸層はInGaN層であり、障壁層はAlGaN層である。
【0029】
筒状p型半導体133は、六角筒形状を備える活性層132の外周に沿って形成されている。そのため、筒状p型半導体133は、六角筒形状を備える。筒状p型半導体133は、活性層132と直接に接触するが、柱状n型半導体131と直接には接触しなくともよい。また、筒状p型半導体133は、埋込層140と接触している。筒状p型半導体133は、例えば、p型GaN層である。
【0030】
3-2.第1の断面形状
図4は、図3のIV-IV 断面を示す第1の断面図である。図4は、柱状半導体130における基板110の板面に平行な断面を示している。図4に示すように、柱状半導体130における軸方向に垂直な断面の形状は、正六角形である。そして、六角柱形状の柱状半導体130の内側から、柱状n型半導体131と、活性層132と、筒状p型半導体133と、が配置されている。
【0031】
3-3.第2の断面形状
図5は、図3のV-V 断面を示す第2の断面図である。図5は、柱状半導体130における基板110の板面に平行な断面を示している。基板110の板面に平行な断面においては、柱状n型半導体131の断面は、扁平形状の六角形である。
【0032】
活性層132は、互いに対向する一対の長辺部132a、132bと、互いに対向する二対の短辺部132c、132d、132e、132fと、を有する。長辺部132a、132bと、短辺部132c、132d、132e、132fとは、柱状n型半導体131のm面から成長した層である。長辺部132a、132bは、もちろん、短辺部132c、132d、132e、132fよりも長い辺を構成する部分である。長辺部132aは、長辺部132bと対向している。
【0033】
活性層132の長辺部132a、132bの長辺方向K1の長さW1は、活性層132の短辺部132c、132d、132e、132fの短辺方向K2の長さW2より長い。ここで、長辺部132aの長辺方向K1の長さW1とは、長辺部132aの膜厚の中心部における長辺方向K1の長さである。短辺部についても、同様である。長辺部132aの長さは、長辺部132bの長さと等しい。短辺部132cの長さは、他の短辺部132d、132e、132fの長さと等しい。もちろん、結晶性の問題で、わずかに差異が生ずる場合がある。
【0034】
4.半導体発光素子の製造方法
4-1.基板準備工程
図6に示すように、基板110を準備する。基板110は、成長基板111の上に、バッファ層112、中間層113、n型半導体層114の順で積層したものである。
【0035】
4-2.マスク形成工程
図7に示すように、基板110のn型半導体層114の上にマスク120を形成する。なお、図7には、後述する開口部形成工程で形成される開口部120aが描かれている。
【0036】
4-3.開口部形成工程
図8に示すように、マスク120にn型半導体層114を露出させる複数の開口部120aを形成する。そのために、エッチング等の技術を用いればよい。図8は、マスク120の開口部120aの配列を示す図である。図8は、基板110の板面に垂直な方向から基板110を視た図である。図8には、参考のために、柱状半導体130の形状が破線で描かれている。図8に示すように、マスク120の開口部120aが円形で正方格子状に配列されている。
【0037】
なお、マスク120の開口部120aの形状を変えることで、柱状半導体130の形状を制御することができる。開口部120aの形状が円形の場合には、正六角形に近い断面形状を有する柱状半導体130を形成することができる。開口部120aの形状がオーバル形状の場合には、扁平形状に近い断面形状を有する柱状半導体130を形成することができる。
【0038】
4-4.柱状半導体形成工程
図9に示すように、マスク120の開口部120aの下に露出しているn型半導体層114を起点にして、六角柱形状の柱状n型半導体131を選択的に成長させる。そのために、公知の選択成長の技術を用いればよい。このように半導体層を選択成長させる場合に、m面がファセットとして表出しやすい。
【0039】
前述したように、マスク120の開口部120aが円形形状であるため、断面が正六角形に近い六角柱形状の柱状n型半導体131が成長する。
【0040】
次に、柱状n型半導体131の周囲に活性層132を形成する。活性層132は、断面が正六角形に近い形状の柱状n型半導体131の側面に形成される。また、活性層132が柱状n型半導体131の頂部にも形成される場合がある。
【0041】
次に、活性層132の上に活性層132の外周を覆う筒状p型半導体133を形成する。筒状p型半導体133は六角筒形状を備える。筒状p型半導体133は、活性層132の側面に形成される。筒状p型半導体133が柱状n型半導体131または活性層132の頂部にも形成される場合がある。このようにして、柱状半導体130が形成される。
【0042】
4-5.埋込層形成工程
図10に示すように、柱状半導体130と柱状半導体130との隙間を埋込層140で埋める。
【0043】
4-6.凸形状部形成工程
次に、例えば、ICPによるドライエッチングを用いて埋込層140の表面を粗面化する。これにより、複数の凸形状部D1が埋込層140の表面に形成される。
【0044】
4-7.電極形成工程
次に、基板110のn型半導体層114の上にカソード電極N1を形成する。また、埋込層140の上にアノード電極P1を形成する。
【0045】
4-8.その他の工程
熱処理工程、半導体層の表面にパッシベーション膜等を成膜する工程、またはその他の工程を実施してもよい。
【0046】
5.第1の実施形態の効果
第1の実施形態の半導体発光素子100は、従来のナノワイヤから素子外部に直接光を取り出す発光素子に比べて、高い光取り出し効率を有する。
【0047】
従来においては、ナノワイヤ(本実施形態の柱状半導体130に相当)は、微細構造体である。そのため、ナノワイヤの形状そのものが光取り出し効率を向上させると考えられていた。しかし、ナノワイヤから光を取り出す際に、微細構造であるにもかかわらず、ナノワイヤと空気との屈折率の差に起因して全反射が起こりやすいことが、本発明者らによって明らかとなった。そのため、本発明者らは、従来において光取り出し効率が高いと考えられていたナノワイヤを、図2に示すようにあえて埋め込み、別途光取り出し面を設定した。そのため、本実施形態の半導体発光素子100は、十分に高い光取り出し効率を有する。
【0048】
6.変形例
6-1.表面層
本実施形態では、埋込層140が光取り出し面S1を有する。光取り出し面S1が埋込層140以外の層に形成されていてもよい。
【0049】
図11に示すように、埋込層140の上に表面層150を形成してもよい。表面層150は、複数の凸形状部D1を形成された光取り出し面S1を有する。表面層150の材質は、例えば、埋込層140とドープ量の異なるp-GaN層である。また、表面層150の材質は、ITO、IZO等の透明導電性酸化物であってもよい。
【0050】
図12に示すように、埋込層140の表面に凹凸形状を形成し、その凹凸形状の上に表面層150を形成することにより、凸形状部D1を形成してもよい。ここで、埋込層140は、例えば、p-GaN等のIII 族窒化物半導体である。表面層150は、例えば、ITO等の透明導電性酸化物である。
【0051】
6-2.柱状半導体の配列および凸形状部の配列
複数の柱状半導体130の配列がハニカム状であり、複数の凸形状部D1の配列がハニカム状であってもよい。柱状半導体130のピッチ間隔J1と凸形状部D1のピッチ間隔J2とが異なっていればよい。
【0052】
複数の柱状半導体130の配列がハニカム状であり、複数の凸形状部D1の配列が正方格子状であってもよい。また、複数の柱状半導体130の配列が正方格子状であり、複数の凸形状部D1の配列がハニカム状であってもよい。このように、柱状半導体130の配列と凸形状部D1の配列とが異なっていれば、ピッチ間隔J1とピッチ間隔J2とは同じであっても、異なっていてもよい。
【0053】
なお、柱状半導体130の配列を変えるには、マスク120の開口部120aの配置を変えればよい。複数の凸形状部D1の配列を変えるには、埋込層140をエッチングする際のマスクパターンを変えればよい。
【0054】
6-3.柱状半導体の組成
本実施形態では、柱状n型半導体131はn型GaN層であり、井戸層はInGaN層であり、障壁層はAlGaN層であり、筒状p型半導体133はp型GaN層である。これらは例示であり、その他のIII 族窒化物半導体であってもよい。また、その他の半導体であってもよい。
【0055】
6-4.埋込層の組成
本実施形態では、埋込層140の材料は、p-GaN層である。しかし、埋込層140としてp-GaN層の代わりにp-AlGaN層を用いることができる。AlGaN層の屈折率は、p型GaN層の屈折率よりも小さい。そのため、光取り出し効率が向上する。または、埋込層140は、その他のp-AlInGaN層であってもよい。
【0056】
6-5.柱状半導体の電流阻止層
柱状半導体130の側面からの電流注入を促進させることが好ましい。例えば、図13に示すように、柱状半導体130の頂部に透明絶縁膜165を設ける。これにより、柱状半導体130の頂部に流れる電流が阻止され、柱状半導体130の側面から良好に電流注入を行うことができる。
【0057】
6-6.凹凸加工基板
基板110の成長基板111は、凹凸加工を施されていてもよい。つまり、成長基板111は、半導体層側の面に凹凸を周期的に配置された凹凸形状部を有する。凹凸形状として、例えば、円錐形状、半球形状が挙げられる。これらの凸形状が、例えば、正方格子状またはハニカム状に配置されているとよい。これにより、光取り出し効率がさらに向上する。
【0058】
凹凸形状が半球形状であると仮定した場合には、半球形状の底部の直径は1μm以上5μm以下であり、半球形状の高さは0.5μm以上5μm以下であり、半球形状のピッチは1μm以上15μm以下であるとよい。上記の数値範囲は例示であり、上記以外の数値範囲であってよい。
【0059】
6-7.凹形状部
本実施形態の凸形状部D1の代わりに、凹形状部を光取り出し面に形成してもよい。
【0060】
6-8.反射層
半導体発光素子100は、基板110におけるマスク層120の反対側の裏面に、反射層を有していてもよい。
【0061】
6-9.組み合わせ
上記の変形例を自由に組み合わせてもよい。
【0062】
(第2の実施形態)
第2の実施形態について説明する。
【0063】
1.半導体発光素子
図14は、第2の実施形態の半導体発光素子200の柱状半導体130の周辺を示す断面図である。図14に示すように、半導体発光素子200は、柱状半導体130の側面にトンネル接合を有する。
【0064】
半導体発光素子200は、柱状半導体130の側面に、p+層271と、n+層272と、を有する。p+層271は、柱状半導体130とn+層272との間の位置にある。p+層271は、高いp型不純物濃度を有する層である。p+層271のMg濃度は、例えば、2×1020cm-3である。n+層272は、高いn型不純物濃度を有する層である。n+層272のSi濃度は、例えば、2×1020cm-3である。
【0065】
埋込層140は、柱状半導体130と、p+層271と、n+層272と、を覆っている。埋込層140は、n-GaN層である。
【0066】
2.第2の実施形態の効果
これにより、柱状半導体130の側面から効率的に電流を注入することができる。このとき、埋込層140をn型半導体層で構成することができる。そのため、光吸収損失の低減、並びに、素子抵抗の低減に効果的である。
【0067】
3.半導体発光素子の製造方法
3-1.基板準備工程
図15に示すように、第1の実施形態と同様に基板110を準備する。
【0068】
3-2.マスク形成工程
第1の実施形態と同様に基板110の上にマスク層120を形成する。
【0069】
3-3.開口部形成工程
図16に示すように、第1の実施形態と同様にマスク層120に開口部120aを形成する。
【0070】
3-4.柱状半導体形成工程
第1の実施形態と同様に開口部120aに露出しているn型半導体層114から柱状n型半導体131と活性層132と筒状p型半導体133とを成長させる。
【0071】
3-5.トンネル接合形成工程
次に、柱状半導体130の筒状p型半導体133の側面にp+層271を形成する。その後、p+層271の側面にn+層272を形成する。この時の様子を図17に示す。この後、p+層271およびn+層272の上部をエッチングにより除去する。これにより、図18に示すように、柱状半導体130の側面にp+層271およびn+層272が形成される。
【0072】
3-6.埋込層形成工程
次に、図19に示すように、p+層271およびn+層272を備える柱状半導体130と柱状半導体130との間の隙間を埋込層140により埋める。
【0073】
3-7.凹凸形状形成工程
次に、埋込層140の表面に粗面化処理を施し、複数の凸形状部D1を形成する。
【0074】
3-8.電極形成工程
そして、埋込層140の上にアノード電極P1を形成する。また、n型半導体層114の上にカソード電極N1を形成する。
【0075】
4.変形例
第1の実施形態の変形例を用いることができる。
【0076】
(第3の実施形態)
第3の実施形態について説明する。
【0077】
1.半導体発光素子
図20は、第3の実施形態の半導体発光素子300の概略構成を示す図である。半導体発光素子300は、基板110と、マスク層120と、柱状半導体130と、透明導電膜340と、埋込層350と、を有する。
【0078】
透明導電膜340は、複数の柱状半導体130を覆っている。透明導電膜340の材質は、例えば、ITO等の透明導電性酸化物である。透明導電膜340は、アノード電極P1に電気的に接続されている。
【0079】
埋込層350は、透明導電膜340に接触するとともに、透明導電膜340を有する柱状半導体130と柱状半導体130との間の隙間を埋め込む層である。埋込層350の材質は樹脂である。透明導電膜340が柱状半導体130とアノード電極P1とを導通する役割を担っているため、埋込層350の樹脂は絶縁性であってよい。また、埋込層350の表面には複数の凸形状部D1が形成されている。つまり、埋込層350は、光取り出し面S1を有する。
【0080】
2.変形例
2-1.埋込層の材質
埋込層350は、樹脂以外の電気抵抗率の高い材料であってもよい。ただし、埋込層350の材料は、透明性の材料である。
【0081】
2-2.組み合わせ
第1の実施形態および第2の実施形態とこれらの変形例と自由に組み合わせて良い場合がある。
【0082】
(シミュレーション)
複数の柱状半導体および複数の凸形状部の配列を変えて、光取り出し効率を計算した。なお、柱状半導体の大きさと光取り出し面の凸形状部の大きさとは、桁が違っている。そのため、従来の計算手法では、柱状半導体と凸形状部とを考慮して計算することは容易ではなかった。
【0083】
1.計算した構造
1-1.第1の構造(第1の実施形態の変形例)
第1の構造は、表1に示す構造である。つまり、第1の構造は、凹凸基板を用いるとともに、柱状半導体を埋め込む埋込層が複数の凸形状部を有する。第1の構造の発光素子の発光波長は、405nmである。また、円錐形状の凸形状部がハニカム状に配置されている。凸形状部の底部の直径は200nmであり、凸形状部の高さは170nmであり、凸形状部同士のピッチ間隔は200nmである。
【0084】
埋込層の材質はn-GaNであり、埋込層の高さは2μmである。柱状半導体はハニカム状に配列されており、柱状半導体の高さは1.5μmであり、柱状半導体のピッチ間隔は1.2μmである。筒状p型半導体の材質はp-GaNであり、筒状p型半導体の膜厚は100nmである。活性層の材質はInGaNであり、活性層の膜厚は37nmである。柱状n型半導体の材質はn-GaNであり、柱状n型半導体の径は200nmである。ここで、柱状n型半導体の径とは、正六角形の向かい合う頂点間の長さである。
【0085】
基板は、半導体から遠い側から、反射層、サファイア基板、n-GaN層、n-Al0.03Ga0.97N層の順で積層されている。サファイア基板の膜厚は120μmである。n-GaN層の膜厚は2.6μmである。n-Al0.03Ga0.97N層の膜厚は1.2μmである。サファイア基板の凹凸形状は半球形状であり、ハニカム状に配置されている。凹凸の直径は2.8μmであり、凹凸の高さは1.5μmであり、凹凸のピッチ間隔は6μmである。
【0086】
[表1]
第1の構造
発光波長 405nm
凸形状部
凸形状部の形状 円錐
凸形状部の配列 ハニカム状(三角格子)
凸形状部の底部の直径 200nm
凸形状部の高さ 170nm
ピッチ間隔 200nm
埋込層
埋込層の材質 n-GaN
埋込層の高さ 2μm
柱状半導体
柱状半導体の形状 六角柱(断面は正六角形)
柱状半導体の配列 ハニカム状(三角格子)
柱状半導体の高さ 1.5μm
ピッチ間隔 1.2μm
筒状p型半導体の材質 p-GaN
筒状p型半導体の膜厚 100nm
活性層の材質 InGaN
活性層の膜厚 37nm
柱状n型半導体の材質 n-GaN
柱状n型半導体の径 200nm
基板
n-Al0.03Ga0.97N層 1.2μm(膜厚)
n-GaN層 2.6μm(膜厚)
サファイア基板 120μm(膜厚)
反射層の材質 Al
サファイア基板の凹凸
凹凸の形状 半球形状
凹凸の配列 ハニカム状(三角格子)
凹凸の直径 2.8μm
凹凸の高さ 1.5μm
凹凸のピッチ間隔 6μm
【0087】
なお、解析結果への影響が小さいと思われる構造については、計算上省略した。省略した構造は、例えば、サファイア基板とn-GaN層との間のバッファ層、トンネル接合するためのp+層、n+層である。これらの膜厚は非常に薄いためである。
【0088】
1-2.第2の構造(第1の実施形態)
第2の構造は、表1のうち凹凸のあるサファイア基板を平坦なサファイア基板に変更した構造である。
【0089】
1-3.第3の構造(従来構造)
第3の構造は、表1のうち凹凸のあるサファイア基板を平坦なサファイア基板に変更するとともに、埋込層を除去して柱状半導体をITOで覆った構造である。
【0090】
2.計算結果
表2は、シミュレーションの結果を示している。表2に示すように、従来の第3の構造では、光取り出し効率は31%であった。これに対して、第1の実施形態の変形例に対応する第1の構造では、光取り出し効率は56%であった。第1の実施形態に対応する第2の構造では、光取り出し効率は53%であった。
【0091】
[表2]
構造 埋込層 基板の加工 光取り出し効率
第1の構造 有り 有り 56%
第2の構造 有り 無し 53%
第3の構造 無し 無し 31%
【0092】
このように、微細構造であるはずの柱状半導体から光を直接取り出す場合よりも、柱状半導体をあえて埋め込むとともに別途光取り出し面を設ける場合の方が、光取り出し効率は高い。
【0093】
(付記)
第1の態様における半導体発光素子は、下地層と、下地層の上の複数の柱状半導体と、複数の柱状半導体の間の隙間を埋める埋込層と、光取り出し面と、を有する。光取り出し面は、複数の凸形状部を有する。複数の柱状半導体は、六角柱形状をしているとともに、第1のピッチ間隔で配置されている。複数の凸形状部は、第2のピッチ間隔で配置されている。第1のピッチ間隔と第2のピッチ間隔とは異なっている。
【0094】
第2の態様における半導体発光素子は、第1面を有する下地層と、下地層の上の複数の柱状半導体と、複数の柱状半導体の間の隙間を埋める埋込層と、光取り出し面と、を有する。光取り出し面は、周期的に配置された複数の凸形状部を有する。複数の柱状半導体は、六角柱形状であるとともに周期的に配置されている。複数の凸形状部の頂点を下地層の第1面に射影した第1の点群と、複数の柱状半導体の頂点を下地層の第1面に射影した第2の点群と、を仮想的に設定した場合に、第1の点群における各点から半径0.01μm以内の範囲内に第2の点群が入る確率は、3%以下である。
【0095】
第3の態様における半導体発光素子においては、第2の点群は、第1の点群と重ならない。
【0096】
第4の態様における半導体発光素子においては、埋込層が、光取り出し面を有する。
【0097】
第5の態様における半導体発光素子は、埋込層の上に表面層を有する。表面層が、光取り出し面を有する。
【0098】
第6の態様における半導体発光素子においては、埋込層が、n-GaN層である。
【0099】
第7の態様における半導体発光素子においては、埋込層が、p-GaN層である。
【0100】
第8の態様における半導体発光素子は、複数の柱状半導体を覆う透明導電膜を有する。
【0101】
第9の態様における半導体発光素子においては、埋込層は、樹脂であるとともに、透明導電膜に接触している。
【0102】
第10の態様における半導体発光素子においては、複数の柱状半導体は、III 族窒化物半導体である。複数の柱状半導体は、ハニカム状に配置されている。
【0103】
第11の態様における半導体発光素子においては、複数の凸形状部は、ハニカム状に配置されている。
【0104】
第12の態様における半導体発光素子は、下地層を支持する基板を有する。基板は、凹凸形状部を有する。
【符号の説明】
【0105】
100…半導体発光素子
110…基板
111…成長基板
112…バッファ層
113…中間層
114…n型半導体層
114a…第1面
120…マスク
120a…開口部
130…柱状半導体
131…柱状n型半導体
132…活性層
133…筒状p型半導体
140…埋込層
150…表面層
N1…カソード電極
P1…アノード電極
S1…光取り出し面
D1…凸形状部
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20