特許 7313853出願番号 特願 2019-54481
半導体メモリ
出願人 東芝メモリ株式会社（識別番号 318010018）
2026年 特許公開件数ランキング 41位 401件（※）
2026年 特許取得件数ランキング 204位 110件（※）
公報発行日 2023年7月25
公報URL https://ipforce.jp/patent-jp-P_B1-7313853 ログイン済みの方はこのURLへ
［この特許公報を共有したい場合］あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
技術分野
半導体メモリ
発明が解決しようとする課題[発明の詳細な説明]から抜粋
半導体メモリの動作特性を向上する。
課題を解決するための手段[発明の詳細な説明]から抜粋
実施形態の半導体メモリは、第１のビット線と、第２のビット線と、ソース線と、前記第１のビット線と前記ソース線との間に電気的に接続され、第１のトランジスタと第１のキャパシタとを含む第１のメモリセルと、前記第２のビット線と前記ソース線との間に電気的に接続され、第２のトランジスタと第２のキャパシタとを含む第２のメモリセルと、前記ソース線に電気的に接続された第３のトランジスタと、前記第１のビット線及び・・・ 続きを知財ポータルサイト IP Force にログインして見る
この特許の権利範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】
実施形態の半導体メモリの構成例を示すブロック図。
【図2】
実施形態の半導体メモリのメモリセルアレイの構成例を示す回路図。
【図3】
実施形態の半導体メモリのメモリセルアレイの構成例を示す断面図。
【図4】
実施形態の半導体メモリのメモリセルの構造の一例を示す図。
【図5】
メモリセルに保持される信号とデータとの関係を説明するための図。
【図6】
メモリセルに記憶されるデータの読み出しを説明するための図。
【図7】
実施形態の半導体メモリのセンスアンプ回路の構成例を示す模式図。
【図8】
実施形態の半導体メモリの書き込み動作の一例を示すタイミングチャート。
【図9】
実施形態の半導体メモリの読み出し動作の一例を示すタイミングチャート。
【図10】
実施形態の半導体メモリの読み出し動作の一例を説明するための模式図。
代表図 図1本件の代表的な図
８００：半導体メモリ、８０１：メモリセルアレイ、８０４：センスアンプ回路、８０：センスアンプ、ＭＣ：メモリセル、１０：キャパシタ、２０：セルトランジスタ。
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
［広告欄］
ログインすれば広告は減ります
ログインすれば広告は減ります