特許 7314772 受光素子とその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-07-18

(45)【発行日】2023-07-26

(54)【発明の名称】受光素子とその製造方法

(51)【国際特許分類】

   H01L 31/10 20060101AFI20230719BHJP

【ＦＩ】

H01L31/10 A

【請求項の数】 6

(21)【出願番号】P 2019204929

(22)【出願日】2019-11-12

(65)【公開番号】P2021077805

(43)【公開日】2021-05-20

【審査請求日】2022-07-13

(73)【特許権者】

【識別番号】000003609

【氏名又は名称】株式会社豊田中央研究所

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】副島 成雅

(72)【発明者】

【氏名】樹神 雅人

(72)【発明者】

【氏名】石井 栄子

【審査官】吉岡 一也

(56)【参考文献】

【文献】特開２００１－３３９０９３（ＪＰ，Ａ）

【文献】特開平０８－０５６０１１（ＪＰ，Ａ）

【文献】特開２００１－３４５４３６（ＪＰ，Ａ）

【文献】特開２０１８－０７８１９３（ＪＰ，Ａ）

【文献】特開２０１６－１１１３６３（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１５／０３４０５３８（ＵＳ，Ａ１）

【文献】米国特許第０９１９１２２５（ＵＳ，Ｂ２）

【文献】中国特許出願公開第１０５４０５９１６（ＣＮ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ３１／０８－３１／１１９

(57)【特許請求の範囲】

【請求項1】

Ｎ型ジャンクションバリア領域とＰ型領域が表面に形成されているシリコン基板であって、前記Ｐ型領域は前記Ｎ型ジャンクションバリア領域を間に置いて面内方向の少なくとも一方向に対向するように配置されている、シリコン基板と、
前記シリコン基板の前記表面上に設けられており、前記Ｎ型ジャンクションバリア領域と前記Ｐ型領域の各々に接しているゲルマニウム層と、
前記Ｎ型ジャンクションバリア領域に電気的に接続されているカソード電極と、
前記Ｐ型領域に電気的に接続されているアノード電極と、
を備えており、
前記Ｐ型領域は、前記Ｎ型ジャンクションバリア領域の周囲を取り囲むように配置されている、受光素子。

【請求項2】

前記Ｎ型ジャンクションバリア領域は、前記カソード電極と前記アノード電極の間に逆バイアスを印加したときに、前記Ｐ型領域が対向する前記一方向において、一方の側の前記Ｐ型領域から伸びてくる空乏層と他方の側の前記Ｐ型領域から伸びてくる空乏層が繋がる幅を有している、請求項１に記載の受光素子。

【請求項3】

前記Ｎ型ジャンクションバリア領域は、前記カソード電極と前記アノード電極の間にバイアスを印加していないときに、前記Ｐ型領域が対向する前記一方向において、一方の側の前記Ｐ型領域から伸びてくる空乏層と他方の側の前記Ｐ型領域から伸びてくる空乏層が繋がる幅を有している、請求項２に記載の受光素子。

【請求項4】

Ｎ型ジャンクションバリア領域とＰ型領域が表面に形成されているシリコン基板を準備する工程であって、前記Ｐ型領域は前記Ｎ型ジャンクションバリア領域を間に置いて面内方向の少なくとも一方向に対向して配置されている、シリコン基板を準備する工程と、
前記シリコン基板の表面上に絶縁層を成膜する第１成膜工程であって、前記絶縁層には前記Ｎ型ジャンクションバリア領域と前記Ｐ型領域が露出する開口部が形成されている、第１成膜工程と、
前記開口部を埋め込むように非晶質ゲルマニウム層を成膜する第２成膜工程と、
アニール処理を実施することにより、前記シリコン基板を種結晶とした固相結晶成長により、前記シリコン基板の前記表面に接する部分の前記非晶質ゲルマニウム層を単結晶化する工程と、
を備えている、受光素子の製造方法。

【請求項5】

前記アニール処理は、３５０℃～４５０℃の範囲内で実施される、請求項４に記載の受光素子の製造方法。

【請求項6】

Ｎ型ジャンクションバリア領域とＰ型領域が表面に形成されているシリコン基板であって、前記Ｐ型領域は前記Ｎ型ジャンクションバリア領域を間に置いて面内方向の少なくとも一方向に対向するように配置されている、シリコン基板と、
前記シリコン基板の前記表面上に設けられており、前記Ｎ型ジャンクションバリア領域と前記Ｐ型領域の各々に接しているゲルマニウム層と、
前記Ｎ型ジャンクションバリア領域に電気的に接続されているカソード電極と、
前記Ｐ型領域に電気的に接続されているアノード電極と、
を備えており、
前記Ｎ型ジャンクションバリア領域は、前記カソード電極と前記アノード電極の間に逆バイアスを印加したときに、前記Ｐ型領域が対向する前記一方向において、一方の側の前記Ｐ型領域から伸びてくる空乏層と他方の側の前記Ｐ型領域から伸びてくる空乏層が繋がる幅を有している、受光素子。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書が開示する技術は、受光素子とその製造方法に関する。

【背景技術】

【0002】

特許文献１は、シリコン基板の表面上に受光層としてゲルマニウム層を結晶成長させたヘテロ接合フォトダイオード型の受光素子を開示する。ゲルマニウム層は、シリコン基板の表面に形成されているＮ型領域とＰ型領域の各々に接している。カソード電極がＮ型領域に電気的に接続しており、アノード電極がＰ型領域に電気的に接続している。

【0003】

この受光素子は、カソード電極とアノード電極の間において、Ｎ型領域とゲルマニウム層とＰ型領域が直列に接続された構成を有している。ゲルマニウムは、不純物を添加していなくても格子欠陥がアクセプタとして働くため、Ｐ型半導体となる。したがって、この受光素子では、ゲルマニウム層とＮ型領域によってヘテロＰＮ接合が構成されている。

【0004】

カソード電極とアノード電極の間に逆バイアスを印加すると、ゲルマニウム層とＮ型領域のヘテロＰＮ接合近傍に空乏層が広がる。この状態でゲルマニウムのバンドギャップよりも大きなエネルギーを持つ光が照射されると、空乏層内で電子・正孔対が生成され、電子はＮ型領域を介してカソード電極に流れ、正孔はゲルマニウム層とＰ型領域を介してアノード電極に流れ、カソード電極とアノード電極の間に光電流が流れる。

【先行技術文献】

【特許文献】

【0005】

【文献】特表２０１７－５０８２９５号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

ゲルマニウムのバンドギャップは約０．６７ｅＶと小さい。約０．６７ｅＶのバンドギャップは、波長に換算すると約１８５０ｎｍに相当する。このため、ゲルマニウム層を受光層とする受光素子は、約１８５０ｎｍの赤外光まで検知することができる。このように、ゲルマニウム層を受光層とする受光素子は、シリコンを受光層とする受光素子に比して、長波長の赤外光を検出することができる。一方、ゲルマニウムのバンドギャップが小さいことから、ゲルマニウム層を受光層とする受光素子では、暗状態のリーク電流が大きいという問題がある。

【課題を解決するための手段】

【0007】

本明細書が開示する受光素子は、シリコン基板と、ゲルマニウム層と、カソード電極と、アノード電極と、を備えることができる。前記シリコン基板の表面には、Ｎ型ジャンクションバリア領域とＰ型領域が形成されている。前記Ｐ型領域は、前記Ｎ型ジャンクションバリア領域を間に置いて面内方向の少なくとも一方向に対向するように配置されている。前記ゲルマニウム層は、前記シリコン基板の前記表面上に設けられており、前記Ｎ型ジャンクションバリア領域と前記Ｐ型領域の各々に接している。前記カソード電極は、前記Ｎ型ジャンクションバリア領域に電気的に接続されている。前記アノード電極は、前記Ｐ型領域に電気的に接続されている。この受光素子では、前記Ｎ型ジャンクションバリア領域が前記Ｐ型領域によって挟まれるように構成されている。このため、前記Ｐ型領域が対向する前記一方向において、一方の側と他方の側の各々の前記Ｐ型領域から前記Ｎ型ジャンクションバリア領域に空乏層が伸びてくる。これにより、前記Ｎ型ジャンクションバリア領域が良好に空乏化され、暗状態のリーク電流が抑えられる。

【0008】

上記受光素子では、前記Ｐ型領域が、前記Ｎ型ジャンクションバリア領域の周囲を取り囲むように配置されていてもよい。このような形態であると、前記Ｎ型ジャンクションバリア領域の周囲の全方向から前記Ｎ型ジャンクションバリア領域に空乏層が伸びてくるので、前記Ｎ型ジャンクションバリア領域が良好に空乏化され、暗状態のリーク電流が抑えられる。

【0009】

上記受光素子では、前記Ｎ型ジャンクションバリア領域が、前記カソード電極と前記アノード電極の間に逆バイアスを印加したときに、前記Ｐ型領域が対向する前記一方向において、一方の側の前記Ｐ型領域から伸びてくる空乏層と他方の側の前記Ｐ型領域から伸びてくる空乏層が繋がる幅を有していてもよい。この受光素子では、前記Ｎ型ジャンクションバリア領域の幅が狭く形成されているので、前記Ｎ型ジャンクションバリア領域が良好に空乏化され、暗状態のリーク電流が抑えられる。

【0010】

上記受光素子では、前記Ｎ型ジャンクションバリア領域が、前記カソード電極と前記アノード電極の間にバイアスを印加していないときに、前記Ｐ型領域が対向する前記一方向において、一方の側の前記Ｐ型領域から伸びてくる空乏層と他方の側の前記Ｐ型領域から伸びてくる空乏層が繋がる幅を有していてもよい。この受光素子では、前記Ｎ型ジャンクションバリア領域の幅が極めて狭く形成されているので、前記Ｎ型領域が良好に空乏化され、暗状態のリーク電流が抑えられる。

【0011】

また、本明細書が開示する受光素子の製造方法は、シリコン基板を準備する工程と、第１成膜工程と、第２成膜工程と、単結晶化する工程と、を備えることができる。前記シリコン基板を準備する工程は、Ｎ型ジャンクションバリア領域とＰ型領域が表面に形成されているシリコン基板を準備する工程であって、前記Ｐ型領域は前記Ｎ型ジャンクションバリア領域を間に置いて面内方向の少なくとも一方向に対向して配置されている。前記第１成膜工程は、前記シリコン基板の表面上に絶縁層を成膜する工程であって、前記絶縁層には前記Ｎ型領域と前記Ｐ型領域が露出する開口部が形成されている。前記第２成膜工程は、前記開口部を埋め込むように非晶質ゲルマニウム層を成膜する。前記単結晶化する工程は、アニール処理を実施することにより、前記シリコン基板を種結晶とした固相結晶成長により、前記シリコン基板の前記表面に接する部分の前記非晶質ゲルマニウム層を単結晶化する。

【0012】

前記アニール処理は、３５０℃～４５０℃の範囲内で実施されてもよい。

【図面の簡単な説明】

【0013】

【図1】本実施形態の受光素子であって、（Ａ）受光素子の要部平面図であり、（Ｂ）受光素子の要部断面図であって（Ａ）のＢ－Ｂ線に対応した要部断面図である。

【図2】本実施形態の受光素子の製造工程を説明する図である。

【図3】本実施形態の受光素子の製造工程を説明する図である。

【図4】本願明細書に開示する技術の効果を検証するための構造であって、（Ｉ）比較例の構造の要部断面図であり、（ＩＩ）本実施例の構造の要部断面図であり、（ＩＩＩ）比較例の構造の要部断面図である。

【発明を実施するための形態】

【0014】

図１に示されるように、受光素子１は、ヘテロ接合フォトダイオードと称される種類の受光素子であり、シリコン基板１０、第１絶縁層２０、第２絶縁層２５、ゲルマニウム層３０、アノード電極４０及びカソード電極５０を備えている。シリコン基板１０は、Ｐ型領域１１、Ｎ型ジャンクションバリア領域１２、Ｎ型コンタクト領域１３及びＮ型層１４を有している。図１（Ａ）の平面図では、Ｐ型領域１１とＮ型コンタクト領域１３の輪郭を破線で示し、Ｎ型ジャンクションバリア領域１２の範囲をグレーで示している。

【0015】

シリコン基板１０は、Ｎ型のシリコン単結晶基板である。Ｎ型の不純物はリンであり、その濃度は１×１０^１７ｃｍ^－２以下である。Ｐ型領域１１とＮ型ジャンクションバリア領域１２とＮ型コンタクト領域１３は、シリコン基板１０の表面に露出する位置に配置されている。Ｎ型ジャンクションバリア領域１２とＮ型層１４は、シリコン基板１０の表面にＰ型領域１１とＮ型コンタクト領域１３を形成した残部であり、シリコン基板１０と同一の不純物濃度である。なお、Ｎ型ジャンクションバリア領域１２は、シリコン基板１０の面内方向（シリコン基板１０の表面に平行な方向であり、この例ではＸＹ平面に平行な方向である）において、Ｐ型領域１１によって囲まれた範囲として画定される領域である。

【0016】

Ｐ型領域１１は、Ｎ型層１４上に設けられており、シリコン基板１０を垂直上方（＋Ｚ方向）から見たときに、Ｎ型ジャンクションバリア領域１２の周囲を取り囲むとともに、その取り囲む領域から一方の向き（－Ｘ方向）に向けて延びるように配置されている。また、Ｐ型領域１１は、シリコン基板１０の面内方向においてＮ型ジャンクションバリア領域１２隣接している。Ｐ型領域１１は、イオン注入技術を利用してシリコン基板１０の表面にＰ型不純物（例えはボロン）を導入して形成された領域であり、その濃度は１×１０^１８ｃｍ^－２以上である。

【0017】

Ｎ型ジャンクションバリア領域１２は、Ｎ型層１４上に設けられており、垂直上方から見たときに、円形状の形態を有している。この例に代えて、Ｎ型ジャンクションバリア領域１２は、垂直上方から見たときに、楕円形状、多角形状又は適宜調整された様々な形状であってもよい。また、複数のＮ型ジャンクションバリア領域１２が設けられていてもよい。

【0018】

Ｎ型コンタクト領域１３は、Ｎ型層１４上に設けられており、シリコン基板１０を垂直上方から見たときに、Ｐ型領域１１から一方の向き（＋Ｘ方向）に離れた位置に設けられている。Ｎ型コンタクト領域１３は、イオン注入技術を利用してシリコン基板１０の表面にＮ型不純物（例えはリン又はヒ素）を導入して形成された領域であり、その濃度は１×１０^１８ｃｍ^－２以上である。

【0019】

第１絶縁層２０は、シリコン基板１０の表面上に設けられており、その材料が酸化シリコンである。第２絶縁層２５は、第１絶縁層２０の表面上に設けられており、その材料が酸化シリコンである。第１絶縁層２０には、受光層開口部２１が形成されている。第１絶縁層２０と第２絶縁層２５の各々には、アノード電極開口部２２とカソード電極開口部２３が形成されている。アノード電極開口部２２とカソード電極開口部２３の各々は、第１絶縁層２０と第２絶縁層２５を連通するように形成されている。

【0020】

第１絶縁層２０の受光層開口部２１は、シリコン基板１０を垂直上方から見たときに、Ｎ型ジャンクションバリア領域１２を中心とした円形状であり、Ｐ型領域１１がＮ型ジャンクションバリア領域１２を取り囲む領域の範囲内に形成されている。これにより、受光層開口部２１は、Ｐ型領域１１の一部を露出させるとともに、Ｎ型ジャンクションバリア領域１２も露出させるように形成されている。受光層開口部２１には、ゲルマニウム層３０が埋め込まれている。

【0021】

アノード電極開口部２２は、シリコン基板１０を垂直上方から見たときに、Ｐ型領域１１がＮ型ジャンクションバリア領域１２を取り囲む領域から延びるように形成されたＰ型領域１１の範囲内に形成されており、Ｐ型領域１１の一部を露出させるように形成されている。アノード電極開口部２２には、アノード電極４０が埋め込まれている。このように、アノード電極４０は、第２絶縁層２５の表面上にコンタクト部を提供するとともに、アノード電極開口部２２を介してＰ型領域１１と電気的に接続している。アノード電極４０はアルミニウム（Ａｌ）であり、Ｐ型領域１１とオーミック接触している。アノード電極４０は、シリコン基板１０を垂直上方から見たときに、ゲルマニウム層３０と重複しないように配置されている。

【0022】

カソード電極開口部２３は、シリコン基板１０を垂直上方から見たときに、Ｎ型コンタクト領域１３が形成されている範囲内に形成されており、Ｎ型コンタクト領域１３の一部を露出させるように形成されている。カソード電極開口部２３には、カソード電極５０が埋め込まれている。このように、カソード電極５０は、第２絶縁層２５の表面上にコンタクト部を提供するとともに、カソード電極開口部２３を介してＮ型コンタクト領域１３と電気的に接続している。カソード電極５０はアルミニウム（Ａｌ）であり、Ｎ型コンタクト領域１３とオーミック接触している。カソード電極５０は、シリコン基板１０を垂直上方から見たときに、ゲルマニウム層３０と重複しないように配置されている。

【0023】

ゲルマニウム層３０は、受光層開口部２１に埋め込まれるように設けられているとともに、その表面が第２絶縁層２５によって覆われている。ゲルマニウム層３０は、第１絶縁層２０及び第２絶縁層２５によってアノード電極４０とカソード電極５０の各々から隔てられている。ゲルマニウム層３０は、シリコン基板１０を垂直上方から見たときに、Ｎ型ジャンクションバリア領域１２を中心とした円形状である。

【0024】

ゲルマニウム層３０は、意図的に不純物が導入されていない真性半導体である。しかしながら、ゲルマニウムは、不純物が添加されていなくても格子欠陥がアクセプタとして働く。後述するように、ゲルマニウム層３０はシリコン基板１０を種結晶とした固相結晶成長により形成されることから、シリコンとゲルマニウムの格子不整合に起因して、ゲルマニウム層３０の欠陥密度は高い。このため、ゲルマニウム層３０は、ホール密度が１０^１７ｃｍ^－３後半から１０^１８ｃｍ^－３台の、高濃度のＰ型半導体として機能する。

【0025】

ゲルマニウム層３０は、受光層開口部２１の底部において、Ｐ型領域１１とＮ型ジャンクションバリア領域１２の双方に接触している。上記したように、ゲルマニウム層３０はＰ型半導体として機能していることから、ゲルマニウム層３０とＰ型領域１１はオーミック接触しており、ゲルマニウム層３０とＮ型ジャンクションバリア領域１２はヘテロＰＮ接合を構成している。ゲルマニウム層３０は、少なくともＮ型ジャンクションバリア領域１２と接する部分において、単結晶である。なお、Ｎ型ジャンクションバリア領域１２と接する部分から離れた領域のゲルマニウム層３０は、多結晶であってもよい。

【0026】

ゲルマニウム層３０の膜厚Ｔ１は、厚いほど受光効率が高くなるが、素子を作成する際の段差が大きくなり配線の段切れ問題を起こしやすくなる。従って、受光効率と配線の信頼性とのバランスを考慮して、膜厚Ｔ１を定めればよい。本実施形態では、膜厚Ｔ１は１μｍ程度である。

【0027】

このように、受光素子１は、アノード電極４０とカソード電極５０の間において、Ｐ型領域１１とゲルマニウム層３０とＮ型ジャンクションバリア領域１２とＮ型層１４とＮ型コンタクト領域１３が直列に接続されたヘテロ接合型フォトダイオードとして構成されている。

【0028】

（受光素子１の受光時の動作）
受光素子１は、アノード電極４０とカソード電極５０の間に逆バイアスを印加した状態で使用される。具体的には、受光素子１は、アノード電極４０に０～－５０Ｖ（例えば－１Ｖ）を印加し、カソード電極５０に０Ｖを印加した状態で使用される。アノード電極４０とカソード電極５０の間に逆バイアスが印加されると、ゲルマニウム層３０とＮ型ジャンクションバリア領域１２のヘテロＰＮ接合近傍に空乏層が広がる。この状態でゲルマニウム層３０の上面にアイセーフ帯光（例：１５５０ｎｍ、エネルギー：０．８ｅＶ）が入射されると、光がゲルマニウム層３０で吸収され、空乏層内で電子と正孔が発生する。なお、このようなアイセーフ帯光は、シリコン基板１０では吸収されず、ゲルマニウム層３０で選択的に吸収される。Ｎ型ジャンクションバリア領域１２とゲルマニウム層３０のヘテロＰＮ接合近傍の空乏層の内部電界により、正孔はゲルマニウム層３０とＰ型領域１１を介してアノード電極４０に流れ、電子はＮ型ジャンクションバリア領域１２とＮ型層１４とＮ型コンタクト領域１３を介してカソード電極５０に流れる。このように、受光素子１では、入射したアイセーフ帯光量に応じた光電流がアノード電極４０とカソード電極５０の間を流れる。

【0029】

（受光素子１の製造方法）
次に、図２及び図３を参照し、受光素子１を製造する方法を説明する。まず、図２に示されるように、Ｐ型領域１１とＮ型ジャンクションバリア領域１２とＮ型コンタクト領域１３とＮ型層１４が形成されたシリコン基板１０を準備する。次に、シリコン基板１０の表面上に、熱酸化等により、第１絶縁層２０を成膜する。次に、受光層開口部２１とアノード電極開口部２２とカソード電極開口部２３に対応する領域が開口しているマスク（不図示）を形成し、異方性エッチングを行う。これにより、図２に示すように、開口部２１，２２，２３が形成された第１絶縁層２０がシリコン基板１０の表面上に成膜される。

【0030】

次に、開口部２１，２２，２３の各々の内部及び第１絶縁層２０の表面上に、非晶質ゲルマニウム層３０ａを成膜する。この成膜工程には、例えば蒸着やスパッタなどを用いることができる。成膜時の基板温度は２００℃以下が好ましい。２００℃以上では多結晶ゲルマニウム層が成膜されてしまう場合があるためである。これにより、図３に示す構造が形成される。図３では、非晶質ゲルマニウム層３０ａをグレーで示している。

【0031】

次に、図３の構造に対してアニール処理を実施する。アニール温度は４００℃以上が好適であるが、高温であるほど非晶質ゲルマニウム層３０ａ中に微結晶核が発生するため５００℃以下が好ましい。本実施形態では、３５０℃～４５０℃の範囲内の温度を用いた。アニール雰囲気は、窒素などの非酸化雰囲気が好ましい。

【0032】

アニール処理を実施することにより、単結晶のシリコン基板１０を種結晶として、固相結晶成長を行うことができる。固相結晶成長では、ゲルマニウムの結晶構造をシリコン基板１０の結晶面にそろえることができるため、非晶質ゲルマニウム層３０ａを単結晶化することができる。固相結晶成長は、図３の矢印Ｙ１に示すように、非晶質ゲルマニウム層３０ａとシリコン基板１０との界面（開口部２１，２２，２３の各々の底部）を起点として、除々に進んでいく。また、開口部２１，２２，２３の各々の底部から十分に離れている領域Ｒ１では、非晶質ゲルマニウム層３０ａが多結晶化する。これは、単結晶化の固相結晶成長（矢印Ｙ１）が領域Ｒ１まで到達する前に、アニール処理中にランダムに発生する微結晶核を種結晶として、領域Ｒ１内で固相結晶成長が行われ多結晶化するためである。なお、アニール処理を所定時間以上行うことで、非晶質ゲルマニウム層３０ａの全体に対して、固相結晶成長を行うことができる。結晶化後のゲルマニウム層３０では、開口部２１，２２，２３の各々の底部の近傍領域は単結晶であり、領域Ｒ１は多結晶である。単結晶化する領域の広さは、アニール時間やアニール温度などの各種パラメータによって制御することができる。なお、ゲルマニウム層３０の全体が単結晶化されてもよい。

【0033】

その後、図１に示すように、受光層開口部２１を中心とした円形状のマスクを形成し、ドライエッチングにより不要なゲルマニウム層を除去する。また、アノード電極４０およびカソード電極５０を形成する。これにより、図１に示す受光素子１が完成する。

【0034】

（効果）
自律走行車やＡＤＡＳ（Advanced driver-assistance systems）では、周辺環境認識のために、赤外線カメラやＬｉＤＡＲ（Light Detection and Ranging）システムを用いる。これらのシステムでは、安全上、アイセーフ帯光（１３００ｎｍ～１６００ｎｍ光）を用いることが好ましい。しかしアイセーフ帯光は、シリコンのバンドギャップエネルギーよりも低いエネルギーの光であるため、ナローバンドギャップ半導体（例：ゲルマニウム）を用いて受光素子を作成する必要があった。受光素子はゲルマニウム基板等を用いて作成し、信号処理回路はシリコン基板を用いて作成すると、受光システムに複数チップを搭載する必要があるため、コスト増に繋がる。本実施形態の受光素子１は、シリコンプロセスにゲルマニウム膜を堆積する工程やアニールする工程を追加するだけで、ゲルマニウムの受光膜を形成できる。受光膜と信号処理回路を、Ｓｉ基板にモノリシックに集積化することができる。アイセーフ帯光に対応した受光システムの製造コストを、削減することが可能となる。

【0035】

受光層としてゲルマニウム層が用いられる場合、ゲルマニウム結晶のバンドギャップが小さいので、暗状態のリーク電流が多くなってしまう。本実施形態の受光素子１は、垂直上方から見たときに、Ｎ型ジャンクションバリア領域１２の面積が、ゲルマニウム層３０の面積よりも小さい構造を備えている。リーク電流密度はＮ型ジャンクションバリア領域１２とゲルマニウム層３０のヘテロＰＮ接合の面積に依存するため、ヘテロＰＮ接合の面積を小さくすることにより、リーク電流を低減することができる。また、ゲルマニウム層３０の面積をヘテロＰＮ接合の面積に比して大きくすることで、感度の低下を抑制することができる。なお、ヘテロＰＮ接合の面積の値は、リーク電流の許容値に応じて適宜定めることができる。また、ヘテロＰＮ接合の面積に対するゲルマニウム層３０の面積の比を大きくすることに従って感度が上昇するが、ある所定比を超えると感度の上昇は飽和する。従って、感度の飽和点を超えない程度に、面積比を高めればよい。

【0036】

また、本実施形態の受光素子１では、Ｎ型ジャンクションバリア領域１２を取り囲むようにＰ型領域１１が設けられている。この受光素子１では、アノード電極４０とカソード電極５０の間に逆バイアスを印加した使用状態において、Ｐ型領域１１から伸びてくる空乏層によってＮ型ジャンクションバリア領域１２が実質的に空乏化されるように構成されている。換言すると、Ｎ型ジャンクションバリア領域１２の幅Ｗ１（図１参照）が、アノード電極４０とカソード電極５０の間に逆バイアスを印加した使用状態において、Ｐ型領域１１から伸びてくる空乏層によってＮ型ジャンクションバリア領域１２が実質的に空乏化される大きさに設定されている。これにより、Ｐ型領域１１が設けられていない場合に比してヘテロＰＮ接合近傍の空乏層の厚みが大きくなり、この結果、ヘテロＰＮ接合直下のＮ型ジャンクションバリア領域１２の電位が低下し、暗状態のリーク電流が抑えられる。

【0037】

ここで、Ｎ型ジャンクションバリア領域１２の幅Ｗ１について詳細する。本実施形態では、シリコン基板１０を垂直上方から見たときに、Ｎ型ジャンクションバリア領域１２が円形状であり、そのＮ型ジャンクションバリア領域１２を取り囲むようにＰ型領域１１が設けられている。このため、本実施形態では、Ｎ型ジャンクションバリア領域１２の幅Ｗ１は、シリコン基板１０を垂直上方から見たときに、円形状のＮ型ジャンクションバリア領域１２の直径となる。Ｎ型ジャンクションバリア領域１２の形状は、円形状に限られない。Ｎ型ジャンクションバリア領域１２の広範囲に空乏層が広がるようにＰ型領域１１が配置されていれば、Ｎ型ジャンクションバリア領域１２に様々な形状を採用することができる。Ｎ型ジャンクションバリア領域１２の広範囲に空乏層を広げるためには、Ｐ型領域１１がＮ型ジャンクションバリア領域１２を間に置いて面内方向の少なくとも一方向に対向するように配置されていればよい。これにより、Ｎ型ジャンクションバリア領域１２の両側から空乏層が伸びてくることができ、Ｎ型ジャンクションバリア領域１２の広範囲に空乏層が広がることができる。例えば、シリコン基板１０を垂直上方から見たときに、長方形状のＮ型ジャンクションバリア領域の各々の長辺に接するようにＰ型領域１１が配置されていてもよい。この場合、Ｎ型ジャンクションバリア領域１２の幅は、Ｎ型ジャンクションバリア領域１２の短手方向の幅、即ち、Ｐ型領域１１が対向する方向の幅となる。このように、Ｎ型ジャンクションバリア領域１２の幅Ｗ１は、Ｐ型領域１１が対向する方向の幅として定義される。

【0038】

Ｎ型ジャンクションバリア領域１２の幅Ｗ１は、アノード電極４０とカソード電極５０の間に逆バイアスを印加していない状態において、Ｐ型領域１１から伸びてくる空乏層によってＮ型ジャンクションバリア領域１２が実質的に空乏化される大きさに設定されていてもよい。この例では、Ｎ型ジャンクションバリア領域１２の幅Ｗ１が極めて狭く構成されており、Ｎ型ジャンクションバリア領域１２が良好に空乏化され、暗状態のリーク電流が抑えられる。

【0039】

本明細書に記載の技術では、シリコン基板１０を種結晶とした固相結晶成長によりゲルマニウム層３０を形成する。これにより、少なくともＮ型ジャンクションバリア領域１２とゲルマニウム層３０のヘテロＰＮ接合近傍において、ゲルマニウム層３０を単結晶にすることができる。多結晶でヘテロＰＮ接合を形成する場合に比して、リーク電流を抑制できるため、受光素子１の特性を高めることができる。

【0040】

ゲルマニウム層３０は、Ｐ型領域１１を介してアノード電極４０に電気的に接続されている。これにより、ゲルマニウム層３０とアノード電極４０とが直接に接触せずに、互いに離れている構造を実現することができる。よって、アノード電極４０の製造プロセス中に、ゲルマニウム層３０を保護膜等で保護することができる。アノード電極４０の形成時に、各種の薬液等によってゲルマニウム層３０にダメージが与えられてしまうことが防止できる。また、ゲルマニウム層３０の上面がアノード電極４０によって覆われてしまうことがない。ゲルマニウム層３０の全面を受光層として機能させることができるため、感度を高めることが可能となる。

【実施例1】

【0041】

図４に示す構造体を用いて、本明細書が開示する技術の効果を検証した。なお、上記した実施形態と実質的に対応する構成要素に共通の符号を付し、その説明を省略する。構造Ｉは比較例であり、Ｐ型領域１１及びＮ型ジャンクションバリア領域１２が形成されていない例である。構造ＩＩＩも比較例であり、構造Ｉに比して、ゲルマニウム層３０の幅及びヘテロＰＮ接合の幅を広げた例である。構造ＩＩは本実施形態に対応した実施例であり、Ｐ型領域１１及びＮ型ジャンクションバリア領域１２が形成されている例である。なお、構造Ｉと構造ＩＩのヘテロＰＮ接合の幅は１μｍであり、構造ＩＩと構造ＩＩＩのゲルマニウム層３０の幅は１２μｍである。また、各半導体領域の不純物濃度は、上記した実施形態と同一である。

【0042】

表１に、各構造の暗状態と明状態のそれぞれで流れる電流、Ｓ／Ｎ比（暗状態の電流に対する明状態の電流の比）、電流比（構造Ｉの電流に対する各構造の電流の比）を示す。なお、逆バイアス電圧は－１Ｖであり、明状態で入射するアイセーフ帯光の波長が１５５０ｎｍであり、光量が０．０１Ｗ／ｃｍ²である。

【0043】

【表1】

【0044】

暗状態の電流（リーク電流に相当する）については、構造ＩＩＩが最も大きい。ヘテロＰＮ接合の面積が増加することにより、リーク電流が増加したと考えられる。一方、構造ＩＩの暗状態の電流は、構造ＩＩＩよりも小さく、構造Ｉと略等しい。Ｐ型領域１１及びＮ型ジャンクションバリア領域１２が形成されたことにより、リーク電流が抑えられたと考えられる。

【0045】

明状態の電流については、構造ＩＩＩ＞構造ＩＩ＞構造Ｉの順である。構造ＩＩの電流は、構造ＩＩＩよりも小さいものの、構造Ｉよりも十分に大きい。

【0046】

Ｓ／Ｎ比については、構造ＩＩが最も大きくなる。また、電流比については、構造ＩＩが構造Ｉに対して２．４７倍となっており、受光感度が向上している。このように、本実施例の構造ＩＩは、Ｓ／Ｎ比が高く、高感度な構造であることが確認された。

【0047】

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

【符号の説明】

【0048】

１：受光素子 １０：シリコン基板 １１：Ｐ型領域 １２：Ｎ型ジャンクションバリア領域 １３：Ｎ型コンタクト領域 １４：Ｎ型層 ２０、２５：絶縁層 ２１：受光層開口部 ３０：ゲルマニウム層 ４０：アノード電極 ５０：カソード電極

【図1】

【図2】

【図3】

【図4】