特許 7315547 Ｄ級増幅器のための負荷電流検出回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-07-18

(45)【発行日】2023-07-26

(54)【発明の名称】Ｄ級増幅器のための負荷電流検出回路

(51)【国際特許分類】

   H03F 3/217 20060101AFI20230719BHJP

   H04R 3/00 20060101ALI20230719BHJP

【ＦＩ】

H03F3/217 130

H04R3/00 310

H04R3/00 101Z

【請求項の数】 16

(21)【出願番号】P 2020525984

(86)(22)【出願日】2018-11-16

(65)【公表番号】

(43)【公表日】2021-02-12

(86)【国際出願番号】 US2018061663

(87)【国際公開番号】W WO2019099930

(87)【国際公開日】2019-05-23

【審査請求日】2021-11-02

(31)【優先権主張番号】15/817,091

(32)【優先日】2017-11-17

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】502161508

【氏名又は名称】シナプティクス インコーポレイテッド

(74)【代理人】

【識別番号】100205350

【弁理士】

【氏名又は名称】狩野 芳正

(74)【代理人】

【識別番号】100117617

【弁理士】

【氏名又は名称】中尾 圭策

(72)【発明者】

【氏名】シェン、ダン

(72)【発明者】

【氏名】クレスピ、ロレンツォ

(72)【発明者】

【氏名】カルタセーニャ、ダヴィデ

【審査官】石田 昌敏

(56)【参考文献】

【文献】米国特許出願公開第２０１２／００４４０２０（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１１／００１２６７７（ＵＳ，Ａ１）

【文献】特開２００８－１６０７７６（ＪＰ，Ａ）

【文献】特開２００３－０６０４４９（ＪＰ，Ａ）

【文献】特表平１０－５０８１５９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｆ １／００－ ３／７２

Ｈ０４Ｒ ３／００

(57)【特許請求の範囲】

【請求項1】

ソース端子で負荷と接続された第１トランジスタスイッチであり、前記第１トランジスタスイッチのゲート端子に接続された第１パルス幅変調制御信号に応答して前記負荷に電流を流すように作動可能な第１トランジスタスイッチと、
ドレイン端子で前記負荷と接続された第２トランジスタスイッチであり、前記第２トランジスタスイッチのゲート端子に接続された第２パルス幅変調制御信号に応答して前記負荷に前記電流を流すように作動可能であると共に、前記第２トランジスタスイッチの前記ドレイン端子が前記第１トランジスタスイッチの前記ソース端子に接続されている第２トランジスタスイッチと、
前記負荷と、電流検出回路と、の間に接続されたサンプルホールド回路であり、
連続する標本化期間のそれぞれの間、複数の第２パルス幅変調制御信号の期間のそれぞれの中点において前記第２トランジスタスイッチのドレイン電圧を標本化して複数の連続する標本化された電圧を供給し、
前記複数の連続する標本化された電圧の２以上を平均化して平均標本化電圧を生成し、
前記平均標本化電圧を前記電流検出回路に供給するように作動可能なサンプルホールド回路と、
を備えるシステム。

【請求項2】

前記サンプルホールド回路が、前記複数の連続する第２パルス幅変調制御信号の期間それぞれの前記中点における前記ドレイン電圧の標本化を、前記サンプルホールド回路に開始させるように作動可能なトリガリング回路をさらに備える、
請求項１のシステム。

【請求項3】

前記電流検出回路がカレントミラー回路であり、
前記サンプルホールド回路が、前記平均標本化電圧を、前記カレントミラー回路に供給するように更に作動可能であり、
前記カレントミラー回路が、前記平均標本化電圧に応答して、前記負荷を流れる電流を検出するように作動可能である、
請求項２のシステム。

【請求項4】

前記電流検出回路がスピーカー保護回路に接続され、前記スピーカー保護回路が、検出された前記電流に対応するデジタル信号を、前記スピーカー保護回路に供給するように作動可能であり、
前記スピーカー保護回路が、前記負荷を通る前記電流が上限電流閾値を超える場合に、前記第１パルス幅変調制御信号及び前記第２パルス幅変調制御信号の周波数を調整して、前記負荷を流れる前記電流を低減するように作動可能である、
請求項３のシステム。

【請求項5】

前記負荷がスピーカーを備える、
請求項１のシステム。

【請求項6】

前記第１トランジスタスイッチ及び前記第２トランジスタスイッチが、Ｄ級増幅器のＨブリッジ出力段を備える、
請求項１のシステム。

【請求項7】

前記第１トランジスタスイッチ及び前記第２トランジスタスイッチが、ｎチャンネルの横拡散金属酸化物半導体電界効果トランジスタを備える、
請求項１のシステム。

【請求項8】

ソース端子で前記負荷に接続された第３トランジスタスイッチであり、前記第３トランジスタスイッチのゲート端子に接続された第３パルス幅変調制御信号に応答して、前記負荷に前記電流を流すように作動可能な第３トランジスタスイッチと、
ドレイン端子で前記負荷に接続された第４トランジスタスイッチであり、前記第４トランジスタスイッチのゲート端子に接続された第４パルス幅変調制御信号に応答して、前記負荷に前記電流を流すように作動可能であると共に、前記第４トランジスタスイッチの前記ドレイン端子が前記第３トランジスタスイッチのソース端子に接続されている第４トランジスタスイッチと、
前記負荷と、第２電流検出回路と、の間に接続された第２サンプルホールド回路であり、前記連続する標本化期間のそれぞれの間、前記第４パルス幅変調制御信号の期間の中点において前記第４トランジスタスイッチの第２ドレイン電圧を標本化するように作動可能である第２サンプルホールド回路と、
を更に備える
請求項１のシステム。

【請求項9】

第１トランジスタスイッチのゲート端子に接続された第１パルス幅変調制御信号に応答して、電流を負荷に流し、
第２トランジスタスイッチのゲート端子に接続された第２パルス幅変調制御信号に応答して、前記電流を前記負荷に流し、
連続する標本化期間のそれぞれの間、複数の第２パルス幅変調制御信号の期間のそれぞれの中点において前記第２トランジスタスイッチのドレイン電圧を標本化して複数の連続する標本化された電圧を供給し、
前記複数の連続する標本化された電圧の２以上を平均化して平均標本化電圧を生成し、
前記平均標本化電圧を電流検出回路に提供する、
ことを含む方法。

【請求項10】

トリガリング回路に応答して、複数の連続する第２パルス幅変調制御信号の時間期間それぞれの前記中点において前記ドレイン電圧を標本化することを更に含む、
請求項９の方法。

【請求項11】

前記電流検出回路はカレントミラー回路であり、
前記平均標本化電圧を、前記カレントミラー回路の入力で受信し、
前記平均標本化電圧に応答して、前記負荷を通る前記電流を検出する、
ことを更に含む、
請求項９の方法。

【請求項12】

前記電流検出回路がスピーカー保護回路に接続され、
検出された前記電流に対応するデジタル信号を前記スピーカー保護回路で受信し、
前記負荷を通る前記電流が上限電流閾値を超える場合に、前記第１パルス幅変調制御信号及び前記第２パルス幅変調制御信号の周波数を調整して、前記負荷を流れる前記電流を低減する、
ことを更に含む、
請求項１１の方法。

【請求項13】

前記負荷がスピーカーを備える、
請求項９の方法。

【請求項14】

前記第１トランジスタスイッチ及び前記第２トランジスタスイッチが、Ｄ級増幅器のＨブリッジ出力段を備える、
請求項９の方法。

【請求項15】

前記第１トランジスタスイッチ及び前記第２トランジスタスイッチが、ｎチャンネルの横拡散金属酸化物半導体電界効果トランジスタを備える、
請求項９の方法。

【請求項16】

第３トランジスタスイッチのゲート端子に接続された第３パルス幅変調制御信号に応答して、前記負荷に前記電流を流し、
第４トランジスタスイッチのゲート端子に接続された第４パルス幅変調制御信号に応答して、前記負荷に前記電流を流し、
前記連続する標本化期間のそれぞれの間、前記第４パルス幅変調制御信号の期間の中点において前記第４トランジスタスイッチの第２ドレイン電圧を標本化する、
ことを更に含む、
請求項９の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本継続特許出願は、２０１７年１１月１７日に出願され、米国特許番号10,085,089として２０１８年９月２５日に登録された、“Ｄ級増幅器のための負荷電流検出回路”と題する米国特許出願番号15/817,091の優先権及び利益を主張する。該出願は、参照することにより、その全体が本出願に組み込まれる。

【0002】

本開示は、一般には信号処理に関し、より詳細には、スイッチング増幅器の出力段において電流を検知することに関する。

【背景技術】

【0003】

ラップトップコンピューター、コンピュータータブレット、ＭＰ３プレイヤー及びスマートフォンのような多くのモダンデバイスは、小型のスピーカーを用いている。多くの用途では、これらのデバイスは、音声信号の増幅を効率的に行うためにスイッチング増幅器を用いている。一例では、スイッチング増幅器は、音声信号を増幅してスピーカーを駆動するために、２０ワットの電力を供給することがある。このようなデバイスで用いられる小型のスピーカーの制約により、スピーカーへの物理的ダメージ及び他の不所望な作用を避ける手助けをするために、スピーカーへの電流が測定されることがある。このように、スピーカーをダメージから保護するために、スイッチング増幅器によってスピーカーに供給される電流の測定を向上することには、継続的なニーズが存在する。

【発明の概要】

【0004】

本開示は、スイッチング増幅器によって負荷に供給される電流の検出を改善する技術への需要に対応する、システム及び方法を提供する。本開示の範囲は、特許請求の範囲によって規定され、それは、参照によって本項目に組み込まれる。本開示の実施形態についてのより完全な理解は、その追加的な利点の実現と共に、下記の１以上の実施形態の詳細な記載を考慮することによって当業者に与えられるであろう。初めに簡単に説明する添付図面のシートを参照する。

【図面の簡単な説明】

【0005】

【図1】図１は、本開示の実施形態に係る、例示的な音声コーデックを示す。

【0006】

【図2】図２は、本開示の実施形態に係る、例示的な音声増幅出力ドライバを示す。

【0007】

【図3】図３は、本開示の実施形態に係る、増幅器の出力段の電圧、及び、音声増幅器出力ドライバの出力電流の例示的なプロットを示している。

【0008】

【図4】図４は、本開示の実施形態に係る、例示的なサンプルホールド出力回路の概要図である。

【0009】

【図5】図５は、本開示の１以上の実施形態に係る、音声増幅出力ドライバスピーカー保護システムのための例示的な処理フローを示す。

【0010】

添付された図面は、例示を目的とするものであり、音声システムの電流を検出可能なシステムおよび方法の例を提供するためにのみ供される。これらの図面は、本開示の趣旨および範囲から逸脱することなく当業者が行い得る、開示されたものへの形態および詳細上の変更を限定することは決して無い。

【発明を実施するための形態】

【0011】

本開示は、Ｄ級スイッチング増幅器のような、多くのモダンな音声増幅器での用途に利用されるスイッチング増幅器によって供給される電流の正確な検出の必要性に対応するシステム及び方法を説明している。一実施形態では、本開示の音声システムは、スイッチング増幅器のＨブリッジ出力段と、１以上の出力電流検出回路とを備えている。各出力電流検出回路は、カレントミラー回路と、増幅器のスイッチングにおける全フェーズの間に負荷に流れる平均電流を検出するように構成されたサンプルホールド回路と、を備える。

【0012】

本開示の実施形態は、Ｄ級スイッチング増幅器の出力における電流の検出についての既存の解決方法と対照されることがある。例えば、従来の音声システムは、カレントミラー回路を用いて負荷電流を検出する場合がある。しかし、カレントミラー回路の性能は、コモンモードの制約に影響され得る。例えば、スイッチング増幅器での用途で用いられる従来のカレントミラー回路は、カレントミラー回路の入力に接続された出力トランジスタスイッチにおける大きな電圧スイングに影響される。入力における大きな電圧スイングは、カレントミラーに、相対的に高いコモンモード除去比を要求する。さらに、補助回路部無しで用いられるカレントミラー回路は、スイッチングトランジスタが“オン”状態と“オフ”状態との間で遷移しているときには、正確な電流検出を提供しない。本開示の様々な実施形態は、これらの問題及び他の問題に対応して、例えばスピーカーのような負荷をダメージから保護するために、スイッチング増幅器によって負荷に提供される電流を正確かつ効率的に測定する。

【0013】

図１は、本開示の１以上の実施形態に係る、例示的な音声コーデック回路１００のブロック図を示している。音声コーデック回路１００は、音声入力の信号処理に、アナログ及びデジタルの回路部を提供する。音声コーデック回路１００は、デジタル信号を処理し、増幅されたアナログ出力信号をスピーカー（例えばスピーカー１２１）に提供する回路部を備えている。いくつかの実施形態では、音声コーデック回路１００が、入力ポート１０５Ａ－Ｂにおいてデジタル信号を受信する。デジタル信号は、例えば、ラップトップコンピューター、コンピュータータブレット、スマートフォンのような電子デバイス、又は、マイクロフォンのようなセンサーに関連する場合がある。

【0014】

デジタルアナログコンバータ（Ｄｉｇｉｔａｌ－ｔｏ－ａｎａｌｏｇ ｃｏｎｖｅｒｔｅｒ）（ＤＡＣ）１０７は、デジタル信号を受け取り、更なる処理のために該デジタル信号をアナログ信号に変換するように構成されてもよい。制御回路１０９は、ＤＡＣ１０７からアナログ音声信号を受信し、該アナログ音声信号を処理する。いくつかの実施形態では、制御回路１０９は、パルス幅変調信号（ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｅｄ ｓｉｇｎａｌ）を音声増幅器１０８に供給する。いくつかの実施形態では、音声増幅器１０８が、Ｄ級スイッチング増幅器として実装される。パルス幅変調信号は、音声増幅器１０８のスイッチングデューティサイクルを制御する。音声増幅器１０８は、受信したアナログ音声信号を増幅し、増幅した音声信号１３１Ａ－Ｂを供給して出力ジャック１１９Ａ－Ｂにおいて出力デバイス１２１を駆動する。出力デバイス１２１は、ラウドスピーカー、ヘッドフォン、又は、増幅した音声信号１３１Ａ－Ｂを受け取る他の電子デバイスであってもよい。

【0015】

音声増幅器１０８は、電流検出回路１１０に電気的に結合されている。電流検出回路１１０は、音声増幅器１０８から出力デバイス１２１へ流れる電流信号を検知するように構成されている。いくつかの実施形態では、電流検出回路１１０は、出力デバイス１２１を流れる電流信号に対応する、概ね等価な検出電流を測定し、該検出電流をアナログ電圧信号１２０に変換する。

【0016】

電流検出回路１１０は、アナログ電圧信号１２０をアナログデジタルコンバータ（ＡＤＣ）１１３に供給する場合がある。ＡＤＣ１１３は、該アナログ電圧信号をデジタル電圧信号１２２に変換し、デジタル電圧信号１２２をスピーカー保護回路１１１に供給する。いくつかの実施形態では、スピーカー保護回路１１１は、デジタル電圧信号１２２を処理して、パルス幅変調信号の調整が必要かを決定する。いくつかの実施形態では、スピーカー保護回路１１１はＤＡＣ１０７に信号１１４を供給し、出力デバイス１２１を通る電流信号に対応する検出電流に基づいて、ＤＡＣ１０７の信号処理を調整する。

【0017】

図２は、本開示の実施形態に係る、音声増幅出力ドライバ２００の概略図を示している。いくつかの実施形態では、音声増幅出力ドライバ２００は、図１の音声コーデック回路１００内に実装されている音声増幅器１０８の一部分を構成している。音声増幅出力ドライバ２００は、携帯電話、ラップトップコンピューター、タブレット、音声／映像システム、又は、音声増幅出力ドライバ２００を必要とする他の類似の携帯デバイスで用いられるスピーカー負荷２３５を、音声出力によって駆動する。様々な実施形態において、音声増幅出力ドライバ２００は、Ｄ級増幅器のＨブリッジ出力段２０１として実装される。音声増幅出力ドライバ２００は、１以上の電流検出回路２１０を更に備える。

【0018】

図２に示す実施形態では、Ｈブリッジ出力段２０１は、４つのｎチャンネル横拡散型金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）Ｍ１、Ｍ２、Ｍ３、及び、Ｍ４を備える。第１の２つのハイサイドトランジスタＭ３、Ｍ４の各ドレインは、電源電圧Ｐｖｄｄに接続されている。いくつかの実施形態では、電源電圧Ｐｖｄｄは、トランジスタＭ３、Ｍ４に１２ボルトのＤＣ電力を供給する。しかしながら、他の実施形態では、他の電源電圧が供給されてもよい。各ソースは、ソースが接地２２１に接続された２つのローサイドトランジスタＭ１、Ｍ２のドレインに接続されている。スピーカー負荷２３５は、トランジスタスイッチ対Ｍ３、Ｍ１と、Ｍ４、Ｍ２と、の間に接続されている。図１の制御回路１０９は、パルス幅変調（ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｅｄ）（ＰＷＭ）制御信号２０２をトランジスタＭ１、Ｍ２、Ｍ３、及び、Ｍ４のゲートに供給する。いくつかの実施形態では、第１パルス幅変調（ＰＷＭ）制御信号２０２がトランジスタＭ３のゲート端子に接続され、第２ＰＷＭ制御信号２０２がトランジスタＭ１のゲート端子に接続され、第３ＰＷＭ制御信号２０２がトランジスタＭ４のゲート端子に接続され、第４ＰＷＭ制御信号２０２がトランジスタＭ２のゲート端子に接続される。

【0019】

いくつかの実施形態では、第１電流検出回路２１０は、カレントミラー増幅器２１１（例えば、電流検知デバイス）と、ｎチャンネルＭＯＳトランジスタＳ１及びＳ２と、サンプルホールド回路２２４と、を備える。スピーカー負荷２３５を流れる電流Ｉｓｐｋは、等価電流Ｉｓｅｎｓｅｐによってミラーされる。

【0020】

カレントミラー増幅器２１１は、２つの入力端子、即ち、非反転入力端子２１２と反転入力端子２１４とを備える。非反転入力端子２１２は、サンプルホールド回路２２４の出力２２５に接続されている。カレントミラー増幅器２１１の反転入力端子２１４は、トランジスタＳ１のソース端子とトランジスタＳ２のドレイン端子とに接続されている。カレントミラー増幅器２１１の出力信号２１６は、トランジスタＳ１のゲート端子に接続され、トランジスタＳ１を駆動する。トランジスタＳ２のソース端子は、接地信号２２１に接続されている。トランジスタＳ１のドレイン端子は、Ｉｓｅｎｓｅｐ電流信号に接続されている。

【0021】

サンプルホールド回路２２４は、トランジスタＭ１のドレインソース電圧（例えば、小信号ドレイン電圧）を受信し、予め定められた標本化期間の間、小信号電圧をカレントミラー増幅器２１１に供給する、ように構成されている。いくつかの実施形態では、トランジスタＭ１のドレイン電圧は、該標本化期間の間、約５０から１００ミリボルトである。他の実施形態では、他の小信号電圧の値であっても良い。いくつかの実施形態では、サンプルホールド回路２２４は、キャパシタ及び電界効果トランジスタスイッチとして実装される。キャパシタは、トランジスタＭ１の小信号ドレイン電圧と略同一の電圧レベルまで充電される。充電電圧は、サンプルホールド回路２２４の出力２２５に切り替えられ、予め定められた標本化期間の間、カレントミラー増幅器２１１の非反転入力端子２１２に供給される。これに関して、サンプルホールド回路２２４は、ここで議論するように、カレントミラー増幅器２１１の入力において小信号電圧を実効的に保持し、予め定められた標本化期間の間、電流Ｉｓｅｎｓｅｐ（例えば、又は、相補回路のＩｓｅｎｓｅｎ）の測定を可能にする。

【0022】

サンプルホールド回路２２４は、トランジスタＭ３のソース端子及びトランジスタＭ１のドレイン端子と接続された入力ポート２１８を備える。サンプルホールド回路２２４は、サンプルホールド回路２２４の標本化動作及び保持動作を制御するＭ１のゲート電圧信号を受信するトリガーポート２２０を備える。これに関して、標本化動作は、Ｍ１におけるゲートパルスのエッジ遷移によって開始される。また、標本化動作はゲートパルスの中点において停止（例えば、タイムアウト）される。保持動作は、標本化動作の完了時に開始される。また、保持動作は、次の標本化動作の開始の直前に停止（例えば、タイムアウト）される。いくつかの実施形態では、約５０から１００ミリボルトの小信号のＤＣ電圧は、ローサイドトランジスタＭ１がオンになっている期間の間、入力ポート２１８において供給される。いくつかの実施形態では、予め定められた標本化及び保持の期間は、約３マイクロ秒であり得る。しかし、他の実施形態では、他の標本化及び保持の期間が可能である。いくつかの実施形態では、サンプルホールド回路２２４は、予め定められた標本化期間への調整を実行する制御ロジックを備えている場合がある。

【0023】

カレントミラー増幅器２１１の出力信号２１６は、Ｓ１のゲート電圧を制御して、Ｓ２のドレインソース電圧を調整する。これに関して、トランジスタＭ１の両端における電圧は、これはサンプルホールド回路２２４の出力２２５における電圧と等価であるが、負荷電流Ｉｓｐｋと実質的に等しいスイッチＳ１及びＳ２を流れるＩｓｅｎｓｅｐ電流信号を供給するために、トランジスタＳ２の両端においてミラーされる。いくつかの実施形態では、カレントミラー増幅器２１１は（例えば、カレントミラー増幅器２１１Ｂもまた同様に）、横拡散型金属酸化物半導体デバイスとして実装される。

【0024】

いくつかの実施形態では、相補的な第２電流検出回路２１０Ｂは、カレントミラー増幅器２１１Ｂと、ｎチャンネルＭＯＳトランジスタＳ３及びＳ４と、サンプルホールド回路２２４Ｂと、を備える。Ｈブリッジの相補のトランジスタ対（例えば、Ｍ４及びＭ２）においてスピーカー負荷２３５に流れる電流Ｉｓｐｋは、等価の測定電流Ｉｓｅｎｓｅｎとして表される。

【0025】

カレントミラー増幅器２１１Ｂは、２つの入力端子、すなわち非反転入力端子２１５及び反転入力端子２１７を備える。非反転入力端子２１５は、サンプルホールド回路２２４Ｂの出力２２５Ｂと接続される。カレントミラー増幅器２１１Ｂの反転入力端子２１７は、トランジスタＳ３のソース端子及びトランジスタＳ４のドレイン端子に接続される。カレントミラー増幅器２１１Ｂの出力信号２１９は、トランジスタＳ３のゲート端子に接続され、トランジスタＳ３を駆動する。トランジスタＳ４のソース端子は、接地信号２２１と接続される。トランジスタＳ１のドレイン端子はＩｓｅｎｓｅｎ電流信号と接続される。

【0026】

サンプルホールド回路２２４Ｂは、トランジスタＭ４のソース端子及びトランジスタＭ２のドレイン端子と接続された入力ポート２１８Ｂを備える。サンプルホールドトリガーポート２２０Ｂは、ローサイドトランジスタＭ２のゲート端子と接続される。これに関して、第４ＰＷＭ制御信号２０２がトランジスタＭ２をオンにすると、ここで議論するように、サンプルホールド回路２２４Ｂ内のトリガリング回路２２４Ｃは、第４ＰＷＭ制御信号２０２の期間の中点におけるサンプルホールド回路２２４ＢによるＭ２ドレイン電圧の標本化をトリガーするように構成されている。いくつかの実施形態では、約５０から１００ミリボルトの小信号のＤＣ電圧が、ローサイドトランジスタＭ２がオンにされている期間の間、入力ポート２１８Ｂにおいて供給される。カレントミラー増幅器２１１Ｂの出力信号２１９はＳ３のゲート電圧を制御して、Ｓ４のドレインソース電圧を調整する。これに関して、トランジスタＭ２の両端の電圧は、これはサンプルホールド回路２２４Ｂの出力２２５Ｂにおける電圧と等価であるが、負荷電流Ｉｓｐｋと概ね同じスイッチＳ３及びＳ４を流れるＩｓｅｎｓｅｎ電流信号を供給するために、トランジスタＳ４の両端においてミラーされる。

【0027】

図２に示すように、トランジスタＳ２及びＳ４は、スピーカー負荷２３５を流れる電流を再生する。スピーカー負荷２３５は、第１端部においてＭ３のソースとＭ１のドレインとの間に接続され、第２端部においてＭ４のソースとＭ２のドレインとの間に接続される。トランジスタＳ２は、Ｍ１が通電しているときのＰＷＭサイクルの間、トランジスタＭ１（例えば、第２トランジスタスイッチ）を流れる電流を再生する。Ｍ１が通電しているときには、電流ＩｓｐｋはＭ１のドレインからソースに流れる。カレントミラー増幅器２１１の出力信号２１６は、トランジスタＳ１のゲートを駆動して、トランジスタＳ１をオンにする。これにより、電流ＩｓｅｎｓｅｐがトランジスタＳ１を流れることが出来る。電源Ａｖｄｄは、トランジスタＳ２及びＳ４のゲートに接続され、音声増幅出力ドライバ２００に電力が供給されたときに、トランジスタＳ２及びＳ４をオンにする。

【0028】

同様に、トランジスタＳ４は、Ｍ２が通電しているときのＰＷＭサイクルの間、トランジスタＭ２を流れる電流を再生する。Ｍ２が通電しているときには、電流ＩｓｐｋはＭ２のドレインからソースに流れる。カレントミラー増幅器２１１Ｂの出力信号２１９は、トランジスタＳ３のゲートを駆動して、トランジスタＳ３をオンにする。これにより、電流ＩｓｅｎｓｅｎがＳ３を流れることが出来る。これに関して、ＩｓｐｋがトランジスタＭ１及びＭ２の組合せを流れるときに、スピーカー負荷２３５が、電流Ｉｓｐｋの全範囲について検出される。

【0029】

図３は、本開示の実施形態に係る、増幅出力段の電圧ｐｗｍｐ及びｐｗｍｎと、音声増幅出力ドライバの出力電流Ｉｓｐｋと、の例示的なプロットを示している。プロット３０５は、第２パルス幅変調制御信号がトランジスタＭ１をオン及びオフにする周期的な期間の間の図２のノードｐｗｍｐにおける電圧を示す。プロット３１０は、第４パルス幅変調制御信号がトランジスタＭ２をオン及びオフにする周期的な期間の間の図２のノードｐｗｍｎにおける電圧を示す。

【0030】

図３に示すように、パルス幅変調制御信号のデューティサイクルは、プロット３１５に示される負荷電流Ｉｓｐｋを調整するために変化させられる場合がある。プロット３２０は、Ｍ１がオンにされオフにされる期間の間にトランジスタＭ１を流れる電流を示す。図示されるように、Ｍ１を流れる電流は、プロット３１０で示されるトランジスタＭ２のデューティサイクルと、トランジスタＭ３及びＭ４のデューティサイクル（図示せず）と、に基づいて変動する場合がある。サンプルホールド回路２２４は、トランジスタＭ１及びＭ２が“オン”にされる第２パルス幅変調制御信号の期間の中点（例えば、ｐｗｍｐの中点として示されるように）において電流Ｉｓｐｋを検出するように構成される。サンプルホールド回路２２４は、プロット３０５でｐｗｍｐの“オン”レベルの中点において破線で示されるように、予め定められた標本化期間の間、第２パルス幅変調制御信号の中点に応答してＭ１のドレイン電圧を標本化するように構成されている。

【0031】

プロット３２５で示されるように、サンプルホールド回路の出力は、Ｍ１がオンのときにＩｓｐｋを流れる電流を示す一定の電圧である。サンプルホールド回路２２４は、標本化期間の間、ノードｐｗｍｐにおける電圧（例えば、トランジスタＭ１のドレイン電圧）をカレントミラー増幅器２１１の非反転入力端子２１２に供給する。サンプルホールド回路２２４は、プロット３１５の標本３３３に示すような連続パルスにおいて、（例えば、トランジスタＭ１のドレイン端子における）ドレイン電圧を標本化するように構成されている。プロット３３０は、標本化期間の間、反転入力端子２１４における対応する電圧ｖｍを示す。

【0032】

図４は、本開示の実施形態に係る、サンプルホールド出力回路の概略図を示している。いくつかの実施形態では、キャパシタＣ１及びＣ２は、対応する標本化期間の間、トランジスタＭ１のドレイン電圧のレベルに充電される。第１キャパシタＣ１は、第１標本化期間に対応するスイッチｐｈｙ１が閉じている時間の間、充電される。第２キャパシタＣ２は、第２標本化期間に対応するスイッチｐｈｙ２が閉じている時間の間、充電される。これに関して、平均化した標本化電圧を生成すると共に、該平均化した標本化電圧をカレントミラー増幅器２１１の非反転入力端子２１２に供給するために、連続する標本化期間が平均化される場合がある。いくつかの実施形態では、サンプルホールド回路は、次の式の伝達関数を実行する制御ロジック（図示せず）を備える場合がある。この式は、平均化を行うサンプルホールド回路の出力伝達関数を示す。

【数1】

【0033】

図５は、本開示の実施形態に係る、音声増幅出力ドライバスピーカーを保護する処理フローを示している。ブロック５１０において、フロー図は増幅された音声信号を音声増幅出力ドライバ２００の出力で受信することから開始される。音声増幅出力ドライバ２００は、２つのハイサイド／ローサイド出力トランジスタスイッチ対を含み、各対がスピーカー負荷２３５の各端に接続されてスピーカー負荷２３５に電流を流すＨブリッジ出力段２０１を備えている。いくつかの実施形態では、スピーカー負荷２３５を駆動するために、各ハイサイドトランジスタスイッチが１２ボルトのＤＣ電源に接続され、各ローサイドトランジスタスイッチが接地信号２２１に接続される。

【0034】

ブロック５２０では、フロー図は、増幅された音声信号をスピーカー負荷２３５に供給して続行する。例えば、第１パルス幅変調制御信号が、第１トランジスタスイッチ（例えば、ハイサイドスイッチＭ３）のゲート端子に接続され、第１トランジスタスイッチの“オン”状態と“オフ”状態とを制御する。第２パルス幅変調制御信号が、第２トランジスタスイッチ（例えば、ローサイドスイッチＭ１）のゲート端子に接続され、第２トランジスタスイッチの“オン”状態と“オフ”状態とを制御する。Ｈブリッジ出力段２０１は、スピーカー負荷２３５の第２端部に接続された相補のハイサイド／ローサイドトランジスタスイッチ対（例えば、Ｍ４／Ｍ２）を備えており、相補のパルス幅変調制御信号２０２によって制御される。

【0035】

ブロック５３０では、フロー図は、第２パルス幅変調制御信号の中点に応答して、サンプルホールド回路２２４が第２トランジスタスイッチにおいて小信号ドレイン電圧を受信して続行する。いくつかの実施形態では、サンプルホールド回路２２４は、２以上の連続する標本化された電圧を平均化して、平均化された標本電圧を生成する場合がある。サンプルホールド回路２２４は、予め定められた標本化期間の間、平均化された標本電圧をカレントミラー増幅器２１１に供給する場合がある。

【0036】

ブロック５４０では、フロー図は、電流検出回路２１０がスピーカー負荷２３５を流れる電流を検出して続行する。カレントミラー増幅器２１１は、スピーカー負荷２３５を流れる電流とほぼ等しい、代表的な電流信号Ｉｓｅｎｓｅｐの正確な電流測定値を提供する。電流検出回路２１０は、正確で、かつ、サンプルホールド回路２２４の標本化期間の間一定である、測定された電流値を提供する。Ｈブリッジ出力段２０１は、相補のハイサイド／ローサイドスイッチ対において等価的なスピーカー電流Ｉｓｅｎｓｅｎを検出するように構成された相補の第２電流検出回路２１０Ｂを備えている。これに関し、スピーカー負荷２３５の電流は、Ｉｓｅｎｓｅｐ及びＩｓｅｎｓｅｎを含むスピーカー電流の全範囲について検知される。

【0037】

ブロック５５０において、電流検出回路２１０は、スピーカー保護回路１１１に伝達されるデジタル検出信号（例えば、デジタル化された信号）に変換するために、測定された電流Ｉｓｅｎｓｅｐ及びＩｓｅｎｓｅｎのアナログ電圧信号をＡＤＣ１１３に供給する場合がある。スピーカー保護回路１１１は、該デジタル検出信号を処理してＤＡＣ１０７のゲイン調整を行い、音声増幅出力ドライバ２００の出力におけるスピーカー負荷２３５の電流を調整してもよい。いくつかの実施形態では、ＤＡＣ１０７は第１及び第２パルス幅変調制御信号の周波数を調整して、スピーカー負荷の電流Ｉｓｐｋが上限電流閾値を超えたときに、スピーカー負荷２３５に流れる電流を低減する場合がある。

【0038】

当てはまる場合には、本開示によって提供されている様々な実施形態は、ハードウェア、ソフトウェア、又は、ハードウェアとソフトウェアの組み合わせを用いて実装され得る。また、当てはまる場合には、本願に提示した様々なハードウェア部品及び／又はソフトウェア部品は、本開示の主旨から離れずに、ソフトウェア、ハードウェア及び／又はその両方を備える複合部品に組み合わされることがある。当てはまる場合、本願に提示されている様々なハードウェア部品及び／又はソフトウェア部品は、本開示の範囲から離れずに、ソフトウェア、ハードウェア及び／又はその両方を備えるサブ部品に分離されることがある。加えて、当てはまる場合には、ソフトウェア部品は、ハードウェア部品として実装され得るし、また逆も同様であると考えられる。

【0039】

本開示によれば、プログラムコード及び／又はデータのようなソフトウェアは、１以上のコンピュータ読み取り可能媒体に格納され得る。本願で特定されたソフトウェアは、ネットワーク化された、及び／又は、そうではない、１以上の汎用又は特定用途のコンピュータ及び／又はコンピュータシステムを用いて実行され得ると考えられる。当てはまる場合には、本願に記載されている特徴を提供するように、本願に記載された様々なステップの順序は変更され、複合ステップに組み合わされ、及び／又はサブステップに分離されることがある。

【0040】

前述の実施形態は、本願発明を開示するが、限定するものではない。本願発明の原則に従って、幾多の修正や変形が可能であることが理解されなければならない。したがって、本願発明の範囲は、下記のクレームによってのみ定義される。

【図1】

【図2】

【図3】

【図4】

【図5】