(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-07-20
(45)【発行日】2023-07-28
(54)【発明の名称】画素回路、及び、表示装置
(51)【国際特許分類】
G09G 3/3233 20160101AFI20230721BHJP
G09G 3/20 20060101ALI20230721BHJP
G09F 9/30 20060101ALI20230721BHJP
【ＦＩ】
G09G3/3233
G09G3/20 624B
G09G3/20 642J
G09G3/20 641D
G09G3/20 611H
G09G3/20 642A
G09G3/20 621F
G09G3/20 670K
G09F9/30 365
【請求項の数】
10
(21)【出願番号】P 2019194935
(22)【出願日】2019-10-28
(65)【公開番号】P2021067901
(43)【公開日】2021-04-30
【審査請求日】2022-05-24
(73)【特許権者】
【識別番号】514188173
【氏名又は名称】株式会社ＪＯＬＥＤ
(74)【代理人】
【識別番号】100189430
【弁理士】
【氏名又は名称】吉川 修一
(74)【代理人】
【識別番号】100190805
【弁理士】
【氏名又は名称】傍島 正朗
(72)【発明者】
【氏名】山本 哲郎
【審査官】西島 篤宏
(56)【参考文献】
【文献】特開２０１０－１５２２２３（ＪＰ，Ａ）
【文献】特開２０１５－１０２７２３（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１７／０２１３４９６（ＵＳ，Ａ１）
【文献】特開２０１０－１３９９６６（ＪＰ，Ａ）
【文献】特開２００９－１６９１４５（ＪＰ，Ａ）
【文献】特開２００９－１０９５２１（ＪＰ，Ａ）
【文献】中国特許出願公開第１０７０６８０６３（ＣＮ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０９Ｇ ３／００ － ３／３８
Ｇ０９Ｆ ９／３０
(57)【特許請求の範囲】
【請求項1】
画素回路であって、信号線を介して供給された電圧に応じた電流を供給する駆動トランジスタと、
前記信号線と前記駆動トランジスタのゲート電極との間に接続された書き込みトランジスタと、
前記駆動トランジスタのソース電極及びドレイン電極の一方の電極に接続された第一の発光素子と、
前記駆動トランジスタの前記一方の電極に接続されたスイッチングトランジスタと、
前記スイッチングトランジスタを介して前記駆動トランジスタの前記一方の電極に接続された第二の発光素子とを備え、
前記画素回路は、前記駆動トランジスタの移動度を補正する移動度補正を行う画素回路であり、
前記スイッチングトランジスタは、前記信号線を介して供給された前記電圧を書き込む書き込み動作の後にオンし、かつ、前記駆動トランジスタの前記移動度補正を行う動作が開始する前にオフし、
前記第二の発光素子の面積は、前記第一の発光素子の面積よりも大きく、
前記スイッチングトランジスタは、前記移動度補正を行う期間オフし、
前記第一の発光素子には、前記移動度補正を行う前記期間において、前記駆動トランジスタを介して電流が供給され、
前記第二の発光素子には、前記移動度補正を行う前記期間において、電流が供給されない
画素回路。
【請求項2】
画素回路であって、
信号線を介して供給された電圧に応じた電流を供給する駆動トランジスタと、
前記信号線と前記駆動トランジスタのゲート電極との間に接続された書き込みトランジスタと、
前記駆動トランジスタのソース電極及びドレイン電極の一方の電極に接続された第一の発光素子と、
前記駆動トランジスタの前記一方の電極に接続されたスイッチングトランジスタと、
前記スイッチングトランジスタを介して前記駆動トランジスタの前記一方の電極に接続された第二の発光素子と、
前記駆動トランジスタのソース電極及びドレイン電極の他方の電極と接続され、電源電位を供給するための電源線とを備え、
前記画素回路は、前記駆動トランジスタの移動度を補正する移動度補正を行う画素回路であり、
前記スイッチングトランジスタは、前記信号線を介して供給された前記電圧を書き込む書き込み動作の後にオンし、かつ、前記駆動トランジスタの前記移動度補正を行う動作が開始する前にオフし、
前記第二の発光素子は、前記スイッチングトランジスタ及び前記駆動トランジスタを介してのみ前記電源線と接続される
画素回路。
【請求項3】
前記画素回路は、第一の発光色の光を発する第一のサブ画素回路と、
前記第一の発光色とは異なる第二の発光色の光を発する第二のサブ画素回路とを有し、
前記スイッチングトランジスタ及び前記第二の発光素子は、前記第一のサブ画素回路及び前記第二のサブ画素回路のうち第一のサブ画素回路のみに設けられる
請求項１又は２に記載の画素回路。
【請求項4】
前記画素回路は、さらに、前記第一の発光色及び前記第二の発光色とは異なる第三の発光色の光を発する第三のサブ画素回路を有し、前記スイッチングトランジスタ及び前記第二の発光素子は、前記第一のサブ画素回路、前記第二のサブ画素回路、及び、前記第三のサブ画素回路のうち第一のサブ画素回路のみに設けられ、
前記第一の発光色は、青色であり、
前記第二の発光色は、赤色であり、
前記第三の発光色は、緑色である
請求項３に記載の画素回路。
【請求項5】
前記第一のサブ画素回路が有する前記第一の発光素子の容量は、前記第二のサブ画素回路が有する発光素子の容量、及び、前記第三のサブ画素回路が有する発光素子の容量の一方と等しい請求項４に記載の画素回路。
【請求項6】
前記画素回路には、前記駆動トランジスタの前記移動度補正を行う動作の前に前記第一の発光素子に負バイアスを印加する動作が存在し、前記スイッチングトランジスタは、前記第一の発光素子に前記負バイアスが印加される前にオフする
請求項１～５のいずれか１項に記載の画素回路。
【請求項7】
前記第二の発光素子の面積は、前記第一の発光素子の面積よりも大きい請求項２に記載の画素回路。
【請求項8】
前記第一の発光素子及び前記第二の発光素子は、トップエミッション構造であり、前記第一の発光素子は、光を発する第一の発光部と、当該第一の発光素子のアノード及びＴＦＴ層を接続する第一のコンタクト部とを有し、
前記第二の発光素子は、光を発する第二の発光部と、当該第二の発光素子のアノード及び前記ＴＦＴ層を接続する第二のコンタクト部とを有し、
前記画素回路の平面視において、第一の発光部及び前記第二の発光部の間に、前記第一のコンタクト部及び前記第二のコンタクト部が配置されている
請求項１～７のいずれか１項に記載の画素回路。
【請求項9】
前記第一の発光素子及び前記第二の発光素子は、有機ＥＬ素子である請求項１～８のいずれか１項に記載の画素回路。
【請求項10】
請求項１～９のいずれか１項に記載の画素回路と、前記信号線に前記電圧を印加する水平セレクタと、
前記書き込みトランジスタを制御するライトスキャナと、
前記駆動トランジスタのソース電極又はドレイン電極に電位を印加する電源スキャナと、
前記スイッチングトランジスタを制御する切り替えスキャナとを備える
表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を備える画素回路、及び、表示装置に関する。
【背景技術】
【0002】
自発光型表示装置に用いられる電気光学素子として、有機ＥＬ素子が知られている。有機ＥＬ素子は、有機薄膜に電界をかけると発光する現象を利用した電気光学素子であり、有機ＥＬ素子を流れる電流値を制御することで発色の階調を得ている。そのため、有機ＥＬ素子を用いる有機ＥＬ表示装置は、有機ＥＬ素子の電流量を制御するための駆動トランジスタと、駆動トランジスタの制御電圧を保持する保持容量（キャパシタ）とを含む画素回路が画素ごとに設けられている。
【0003】
駆動トランジスタは、当該駆動トランジスタの特性バラツキにより有機ＥＬ素子の発光輝度などに影響を与えることがある。駆動トランジスタの特性バラツキは、閾値電圧のバラツキ、移動度のバラツキなどである。そこで、特許文献１には、駆動トランジスタの閾値電圧のバラツキを補正する閾値電圧補正、及び、駆動トランジスタの移動度のバラツキを補正する移動度補正を行う表示装置が開示されている。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２０１３－０５７９４７号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、近年、表示装置の大型化又は高開口率化が進められている。表示装置が大型化又は高開口率化することで、各画素回路に含まれる有機ＥＬ素子の面積も大型化する。これに伴い、有機ＥＬ素子の容量は大きくなる。有機ＥＬ素子の容量が大きくなると、移動度補正に要する時間が長くなる。そのため、特許文献１の表示装置では、表示装置が大型化又は高開口率化すると、移動度補正に要する時間が長くなる課題がある。
【0006】
そこで、本開示は、上記の課題に鑑みてなされたものであり、移動度補正を高速化することができる画素回路、及び、表示装置を提供することを目的とする。
【課題を解決するための手段】
【0007】
上記目的を達成するために、本開示の一態様に係る画素回路は、信号線を介して供給された電圧に応じた電流を供給する駆動トランジスタと、前記信号線と前記駆動トランジスタのゲート電極との間に接続された書き込みトランジスタと、前記駆動トランジスタのソース電極及びドレイン電極の一方の電極に接続された第一の発光素子と、前記駆動トランジスタの前記一方の電極に接続されたスイッチングトランジスタと、前記スイッチングトランジスタを介して前記駆動トランジスタの前記一方の電極に接続された第二の発光素子とを備え、前記画素回路は、前記駆動トランジスタの移動度を補正する移動度補正を行う画素回路であり、前記スイッチングトランジスタは、前記信号線を介して供給された前記電圧を書き込む書き込み動作の後にオンし、かつ、前記駆動トランジスタの前記移動度補正を行う動作が開始する前にオフする。
【0008】
また、上記目的を達成するために、本開示の一態様に係る表示装置は、上記の画素回路と、前記信号線に前記電圧を印加する水平セレクタと、前記書き込みトランジスタを制御するライトスキャナと、前記駆動トランジスタのソース電極又はドレイン電極に電位を印加する電源スキャナと、前記スイッチングトランジスタを制御する切り替えスキャナとを備える。
【発明の効果】
【0009】
本開示の一態様に係る画素回路等によれば、移動度補正を高速化することができる。
【図面の簡単な説明】
【0010】
【発明を実施するための形態】
【0011】
（本開示の基礎となった知見）
本開示の各実施の形態の説明に先立ち、本開示の基礎となった知見について説明する。
本開示の各実施の形態の説明に先立ち、本開示の基礎となった知見について説明する。
【0012】
【0013】
図１に示すように、本開示の前提となる有機ＥＬ表示装置９０１は、有機ＥＬ素子を含む複数の画素回路９２０が行列状に２次元配置されて構成される画素アレイ９３０と、水平セレクタ４０と、電源スキャナ５０と、ライトスキャナ６０とを備える。水平セレクタ４０、電源スキャナ５０、及び、ライトスキャナ６０は、画素アレイ９３０の周辺に配置される駆動回路部（駆動部）である。
【0014】
有機ＥＬ表示装置９０１がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素（単位画素／ピクセル）は、複数のサブ画素回路から構成され、このサブ画素回路の各々が図１の画素回路９２０に相当することになる。より具体的には、カラー表示対応の有機ＥＬ表示装置９０１では、１つの画素は、例えば、青色（Ｂｌｕｅ：Ｂ）光を発する第一のサブ画素回路、赤色（Ｒｅｄ；Ｒ）光を発する第二のサブ画素回路、緑色（Ｇｒｅｅｎ；Ｇ）光を発する第三のサブ画素回路の３つのサブ画素回路から構成される。青色光は第一の発光色の光の一例であり、赤色光は第二の発光色の光の一例であり、緑色光は第三の発光色の光の一例である。
【0015】
ただし、１つの画素としては、ＲＧＢの３原色のサブ画素回路の組み合わせに限定されず、３原色のサブ画素回路に更に１色又は複数色のサブ画素回路を加えて１つの画素を構成することも可能である。例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）光を発光するサブ画素回路を加えて、１つの画素を構成したり、色再現範囲を拡大するために補色光を発する少なくとも１つのサブ画素回路を加えて１つの画素を構成したりすることも可能である。
【0016】
また、画素アレイ９３０には、ｍ行ｎ列の画素の配列に対して、行方向（画素行の画素回路９２０の配列方向）に沿って電源線５１と走査線６１とが画素行ごとに配線されている。また、画素アレイ９３０には、ｍ行ｎ列の画素の配列に対して、列方向（画素列の画素回路９２０の配列方向）に沿って信号線４１が画素列毎に配線されている。
【0017】
複数の信号線４１は、水平セレクタ４０の対応する画素列の出力端にそれぞれ接続されている。複数の電源線５１は、電源スキャナ５０の対応する画素行の出力端にそれぞれ接続されている。複数の走査線６１は、ライトスキャナ６０の対応する画素行の出力端にそれぞれ接続されている。
【0018】
水平セレクタ４０（信号線駆動回路）は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇ（以下、信号電圧とも記載する）と基準電位Ｖｏｆｓとを選択的に出力する。ここで、基準電位Ｖｏｆｓは、映像信号の信号電圧Ｖｓｉｇの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）であり、後述する閾値補正動作の際に用いられる。
【0019】
水平セレクタ４０から出力される信号電圧Ｖｓｉｇ及び基準電位Ｖｏｆｓは、信号線４１を介して画素アレイ９３０の各画素回路９２０に対して、ライトスキャナ６０による走査によって選択された画素行の単位で書き込まれる。すなわち、水平セレクタ４０は、信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書き込みの駆動形態を採っている。
【0020】
電源スキャナ５０（電源供給走査回路）は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ回路等によって構成されている。この電源スキャナ５０は、ライトスキャナ６０による線順次走査に同期して、第一電位Ｖｃｃと当該第一電位Ｖｃｃよりも低い第二電位Ｖｓｓとを切り替えて電源線５１に供給する。後述するように、第一電位Ｖｃｃ及び第二電位Ｖｓｓの切り替え（電源電位の切り替え）によって、画素回路９２０の発光及び非発光（消光）の制御が行なわれる。
【0021】
ライトスキャナ６０（書き込み走査回路）は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ回路等によって構成されている。このライトスキャナ６０は、画素アレイ９３０の各画素回路９２０への映像信号の信号電圧の書き込みに際して、走査線６１に対して書き込み走査信号（書き込み電圧であり、以降においてオン信号とも記載する）を順次供給することによって画素アレイ９３０の各画素回路９２０を行単位で順番に走査（線順次走査）する。
【0022】
【0023】
図２に示すように、画素回路９２０は、映像信号に対応する輝度で有機ＥＬ素子ＥＬを発光させる回路であり、有機ＥＬ素子ＥＬと、保持容量Ｃ１と、書き込みトランジスタＴ１と、駆動トランジスタＴ２とを有する。また、画素回路９２０は、さらに、保持容量Ｃ１に参照電圧を印加するための薄膜トランジスタである参照トランジスタ、有機ＥＬ素子ＥＬの第一電極の電位を初期化するための薄膜トランジスタである初期化トランジスタなどを有していてもよい。
【0024】
有機ＥＬ素子ＥＬは、第一電極及び第二電極を有する発光素子である。図２に示す例では、第一電極及び第二電極は、それぞれ有機ＥＬ素子ＥＬのアノード及びカソードである。有機ＥＬ素子ＥＬの第二電極は、カソード電源線に接続される。カソード電源線には、カソード電位Ｖｃａｔが供給される。有機ＥＬ素子ＥＬは、発光素子の一例である。カソード電源線は、全画素回路９２０に対して共通に配線されている。
【0025】
保持容量Ｃ１は、電圧を保持するための素子であり、駆動トランジスタＴ２のゲート電極ｇとソース電極ｓとの間に接続される。
【0026】
書き込みトランジスタＴ１は、保持容量Ｃ１に映像信号に対応する電圧を印加するための薄膜トランジスタである。書き込みトランジスタＴ１のドレイン電極及びソース電極の一方に信号線４１が接続され、他方に保持容量Ｃ１及び駆動トランジスタＴ２のゲート電極ｇが接続される。書き込みトランジスタＴ１のゲート電極には、走査線６１が接続される。書き込みトランジスタＴ１は、例えば、オン信号に従ってオン状態となり、映像信号に対応する電圧を保持容量Ｃ１に保持させる。
【0027】
駆動トランジスタＴ２は、有機ＥＬ素子ＥＬの第一電極（アノード）と接続され、保持容量Ｃ１に保持された電圧に応じた電流を有機ＥＬ素子ＥＬに供給するＮチャネル型の薄膜トランジスタである。駆動トランジスタＴ２のソース電極ｓが有機ＥＬ素子ＥＬの第一電極に接続され、ドレイン電極ｄが電源線５１に接続される。電源線５１には、電源スキャナ５０から第一電位Ｖｃｃ又は第二電位Ｖｓｓが選択的に供給される。
【0028】
書き込みトランジスタＴ１及び駆動トランジスタＴ２として、例えば、Ｎチャネル型のＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）を用いることができるが、書き込みトランジスタＴ１及び駆動トランジスタＴ２の導電型の組み合わせはこれに限定されない。
【0029】
また、有機ＥＬ素子ＥＬの第一電極の電位及び電源線５１から供給される電位の関係によっては、駆動トランジスタＴ２におけるソース電極ｓ及びドレイン電極ｄの位置関係は図２に示す関係から変化し得る。
【0030】
上記構成の画素回路９２０において、書き込みトランジスタＴ１は、ライトスキャナ６０から走査線６１を通してゲート電極に印加されるオン信号に応じて導通状態（オン状態）となる。これにより、書き込みトランジスタＴ１は、信号線４１を通して水平セレクタ４０から供給される、信号電圧Ｖｓｉｇ又は基準電位Ｖｏｆｓをサンプリングして画素回路９２０内に書き込む。書き込みトランジスタＴ１によって書き込まれた信号電圧Ｖｓｉｇ又は基準電位Ｖｏｆｓは、駆動トランジスタＴ２のゲート電極ｇに印加されるとともに保持容量Ｃ１に保持される。
【0031】
駆動トランジスタＴ２は、電源線５１からの電源電位が第一電位Ｖｃｃにあるときには、図２に示すように、電源線５１側がドレイン電極ｄ、有機ＥＬ素子ＥＬ側がソース電極ｓとなって飽和領域で動作する。これにより、駆動トランジスタＴ２は、電源線５１から電流の供給を受けて有機ＥＬ素子ＥＬを電流駆動にて発光駆動する。より具体的には、駆動トランジスタＴ２は、飽和領域で動作することにより、保持容量Ｃ１に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子ＥＬに供給し、当該有機ＥＬ素子ＥＬを電流駆動することによって発光させる。
【0032】
駆動トランジスタＴ２は、さらに、電源線５１からの電源電位が第一電位Ｖｃｃから第二電位Ｖｓｓに切り替わったときには、電源線５１側がソース電極ｓ、有機ＥＬ素子ＥＬ側がドレイン電極ｄとなってスイッチングトランジスタとして動作する。これにより、駆動トランジスタＴ２は、有機ＥＬ素子ＥＬへの駆動電流の供給を停止し、有機ＥＬ素子ＥＬを非発光状態にする。すなわち、駆動トランジスタＴ２は、有機ＥＬ素子ＥＬの発光及び非発光を制御するトランジスタとしての機能を有する。
【0033】
この駆動トランジスタＴ２のスイッチング動作により、有機ＥＬ素子ＥＬが非発光状態となる期間（以降において、非発光期間とも記載する）を設けることで、有機ＥＬ素子ＥＬの発光期間と非発光期間との割合（デューティ）を制御することができる。このデューティ制御により、１フレーム期間に亘って画素回路９２０が発光することに伴う残像ボケを低減することができるため、特に、動画の品位をより優れたものとすることができる。
【0034】
電源スキャナ５０から電源線５１を通して選択的に供給される第一電位Ｖｃｃ及び第二電位Ｖｓｓのうち、第一電位Ｖｃｃは、有機ＥＬ素子ＥＬを発光駆動する駆動電流を駆動トランジスタＴ２に供給するための電源電位である。また、第二電位Ｖｓｓは、有機ＥＬ素子ＥＬに対して負バイアス（逆バイアス）をかけるための電源電位である。この第二電位Ｖｓｓは、基準電位Ｖｏｆｓよりも低い電位、例えば、駆動トランジスタＴ２の閾値電圧をＶｔｈとするときＶｏｆｓ－Ｖｔｈよりも低い電位に設定される。
【0035】
【0036】
図３に示すように、有機ＥＬ素子ＥＬは、経時変化により実線で示されるＩ－Ｖ特性から点線で示されるＩ－Ｖ特性へと変化する。駆動トランジスタＴ２の閾値電圧をＶｔｈ、移動度をμ、実効チャネル幅（実効ゲート幅）をＷ、実効チャネル長（実効ゲート長）をＬ、単位ゲート容量をＣ、ゲートソース間の電圧をＶｇｓとすると、ドレインソース間電流Ｉｄｓは、
Ｉｄｓ＝１／２×μ×Ｗ／Ｌ×Ｃ（Ｖｇｓ－Ｖｔｈ）２ （式１）
で示される。なお、駆動トランジスタＴ２のドレインソース間電流Ｉｄｓは、有機ＥＬ素子ＥＬの駆動電流にほぼ相当する。以下では、便宜上、ドレインソース間電流Ｉｄｓが有機ＥＬ素子ＥＬの駆動電流に相当する例について説明する。また、駆動電流を駆動電流Ｉｄｓとも記載する。
Ｉｄｓ＝１／２×μ×Ｗ／Ｌ×Ｃ（Ｖｇｓ－Ｖｔｈ）２ （式１）
で示される。なお、駆動トランジスタＴ２のドレインソース間電流Ｉｄｓは、有機ＥＬ素子ＥＬの駆動電流にほぼ相当する。以下では、便宜上、ドレインソース間電流Ｉｄｓが有機ＥＬ素子ＥＬの駆動電流に相当する例について説明する。また、駆動電流を駆動電流Ｉｄｓとも記載する。
【0037】
このとき、図２に示す画素回路９２０では、駆動トランジスタＴ２が一定の駆動電流Ｉｄｓを流そうとしても、図３に示すグラフから分かるように有機ＥＬ素子ＥＬの印加電圧Ｖが大きくなるため、有機ＥＬ素子ＥＬの第一電極（アノード）の電位（つまり、駆動トランジスタＴ２のソース電位Ｖｓ）が上昇する。このとき駆動トランジスタＴ２のゲートはフローティング状態であるため、ほぼ一定のゲートソース間電圧Ｖｇｓが維持されるように、ソース電位と共にゲート電位も上昇し、駆動電流Ｉｄｓはほぼ一定に保たれる。このことが有機ＥＬ素子ＥＬの発光輝度を変化させないように作用する。
【0038】
しかしながら、画素回路９２０ごとに駆動トランジスタＴ２の閾値電圧Ｖｔｈ及び移動度μは異なっているため、式１に応じて、電流値にバラツキが生じ、発光輝度も画素回路９２０ごとに変化してしまう。そのため、駆動トランジスタＴ２を有する画素回路９２０においては、閾値電圧Ｖｔｈ及び移動度μのバラツキを抑えるため、それらの補正動作を行うことが求められる。補正動作については、後述する。
【0039】
次に、上記の有機ＥＬ表示装置９０１の基本的な回路動作について、図４～図１４を参照しながら説明する。図４は、従来技術の有機ＥＬ表示装置９０１の回路動作を説明するためのタイミングチャートである。図４は、書き込みトランジスタＴ１のゲート電極の電位（走査線６１の電位であり、高電位（ＯＮ）又は低電位（ＯＦＦ））、電源線５１の電位（Ｖｃｃ又はＶｓｓ）、信号線４１の電位（Ｖｓｉｇ又はＶｏｆｓ）、駆動トランジスタＴ２のゲート電極ｇの電位（図４中のＴ２ゲート）、及び、駆動トランジスタＴ２のソース電極ｓの電位（図４中のＴ２ソース）のそれぞれの変化を示している。
【0040】
（前表示フレームの発光期間）
図４に示すタイミングチャートにおいて、時刻ｔ１以前は、前の表示フレームにおける有機ＥＬ素子ＥＬの発光期間である。この前表示フレームの発光期間では、電源線５１の電位が第一電位Ｖｃｃ（以下、「高電位Ｖｃｃ」とも記載する）であり、また、書き込みトランジスタＴ１が非導通状態（オフ状態）である。
図４に示すタイミングチャートにおいて、時刻ｔ１以前は、前の表示フレームにおける有機ＥＬ素子ＥＬの発光期間である。この前表示フレームの発光期間では、電源線５１の電位が第一電位Ｖｃｃ（以下、「高電位Ｖｃｃ」とも記載する）であり、また、書き込みトランジスタＴ１が非導通状態（オフ状態）である。
【0041】
このとき、駆動トランジスタＴ２は、飽和領域で動作するように設定されている。これにより、図５に示すように、駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓに応じた駆動電流Ｉｄｓ（ドレインソース間電流）が、電源線５１から駆動トランジスタＴ２を通して有機ＥＬ素子ＥＬに供給される。従って、有機ＥＬ素子ＥＬが駆動電流Ｉｄｓの電流値に応じた輝度で発光する。なお、図５は、従来技術の有機ＥＬ表示装置９０１の回路動作を説明するための第１図である。また、このとき有機ＥＬ素子ＥＬに流れる駆動電流Ｉｄｓは、駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓに応じて、式１により算出される値をとる。
【0042】
（非発光期間）
時刻ｔ１になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、図６に示すように、電源線５１の電位が高電位Ｖｃｃから第二電位Ｖｓｓ（以下、「低電位Ｖｓｓ」とも記載する）に切り替わる。低電位Ｖｓｓは、信号線４１の基準電位Ｖｏｆｓに対してＶｏｆｓ－Ｖｔｈよりも十分に低い電位であり、有機ＥＬ素子ＥＬを消光させることができる電位である。なお、図６は、従来技術の有機ＥＬ表示装置９０１の回路動作を説明するための第２図である。
時刻ｔ１になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、図６に示すように、電源線５１の電位が高電位Ｖｃｃから第二電位Ｖｓｓ（以下、「低電位Ｖｓｓ」とも記載する）に切り替わる。低電位Ｖｓｓは、信号線４１の基準電位Ｖｏｆｓに対してＶｏｆｓ－Ｖｔｈよりも十分に低い電位であり、有機ＥＬ素子ＥＬを消光させることができる電位である。なお、図６は、従来技術の有機ＥＬ表示装置９０１の回路動作を説明するための第２図である。
【0043】
ここで、有機ＥＬ素子ＥＬの閾値電圧をＶｔｈｅｌ、カソード電位をＶｃａｔとすると、低電位Ｖｓｓが、
Ｖｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔ （式２）
を満たす場合、駆動トランジスタＴ２のソース電位Ｖｓが低電位Ｖｓｓにほぼ等しくなるため、有機ＥＬ素子ＥＬは逆バイアス状態となって消光する。そして、駆動トランジスタＴ２の電源線５１側がソース電極ｓとなる。このとき、有機ＥＬ素子ＥＬの第一電極（アノード）は、Ｖｓｓに充電される。
Ｖｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔ （式２）
を満たす場合、駆動トランジスタＴ２のソース電位Ｖｓが低電位Ｖｓｓにほぼ等しくなるため、有機ＥＬ素子ＥＬは逆バイアス状態となって消光する。そして、駆動トランジスタＴ２の電源線５１側がソース電極ｓとなる。このとき、有機ＥＬ素子ＥＬの第一電極（アノード）は、Ｖｓｓに充電される。
【0044】
（閾値補正準備期間）
次に、時刻ｔ２で走査線６１の電位が低電位側から高電位側に遷移する（ＯＦＦ→ＯＮ）ことで、図７に示すように、書き込みトランジスタＴ１が導通状態となる。図７は、従来技術の有機ＥＬ表示装置９０１の回路動作を説明するための第３図である。
次に、時刻ｔ２で走査線６１の電位が低電位側から高電位側に遷移する（ＯＦＦ→ＯＮ）ことで、図７に示すように、書き込みトランジスタＴ１が導通状態となる。図７は、従来技術の有機ＥＬ表示装置９０１の回路動作を説明するための第３図である。
【0045】
このとき、水平セレクタ４０から信号線４１に対して基準電位Ｖｏｆｓが供給された状態にあるため、駆動トランジスタＴ２のゲート電位Ｖｇが基準電位Ｖｏｆｓになる。また、駆動トランジスタＴ２のソース電位Ｖｓは、基準電位Ｖｏｆｓよりも十分に低い電位、すなわち、低電位Ｖｓｓである。
【0046】
このとき、駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓは、Ｖｏｆｓ－Ｖｓｓとなる。ここで、Ｖｏｆｓ－Ｖｓｓが駆動トランジスタＴ２の閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正動作を行うことができないため、
Ｖｏｆｓ－Ｖｓｓ＞Ｖｔｈ （式３）
となる電位関係に設定する必要がある。
Ｖｏｆｓ－Ｖｓｓ＞Ｖｔｈ （式３）
となる電位関係に設定する必要がある。
【0047】
このように、駆動トランジスタＴ２のゲート電位Ｖｇを基準電位Ｖｏｆｓに固定し、かつ、ソース電位Ｖｓを低電位Ｖｓｓに固定して初期化する処理が、後述する閾値補正動作を行う前の準備（閾値補正準備）の処理である。従って、基準電位Ｖｏｆｓ及び低電位Ｖｓｓが、駆動トランジスタＴ２のゲート電位Ｖｇ及びソース電位Ｖｓの各初期化電位となる。
【0048】
時刻ｔ３で走査線６１の電位が高電位側から低電位側に遷移する（ＯＮ→ＯＦＦ）ことで、閾値補正準備期間が終了する。時刻ｔ２から時刻ｔ３までが閾値補正準備期間である。
【0049】
（閾値補正期間）
次に、時刻ｔ４で、書き込みトランジスタＴ１が導通している状態で、電源線５１の電位が低電位Ｖｓｓから高電位Ｖｃｃに切り替わると、図８に示すように、有機ＥＬ素子ＥＬの第一電極が駆動トランジスタＴ２のソース電極ｓとなり、駆動トランジスタＴ２に電流が流れる。これにより、駆動トランジスタＴ２のゲート電位Ｖｇが基準電位Ｖｏｆｓに保たれた状態で閾値補正動作が開始される。すなわち、ゲート電位Ｖｇから駆動トランジスタＴ２の閾値電圧Ｖｔｈを減じた電位（Ｖｏｆｓ－Ｖｔｈ）に向けて駆動トランジスタＴ２のソース電位Ｖｓが上昇を開始する。なお、図８は、従来技術の有機ＥＬ表示装置９０１の回路動作を説明するための第４図である。
次に、時刻ｔ４で、書き込みトランジスタＴ１が導通している状態で、電源線５１の電位が低電位Ｖｓｓから高電位Ｖｃｃに切り替わると、図８に示すように、有機ＥＬ素子ＥＬの第一電極が駆動トランジスタＴ２のソース電極ｓとなり、駆動トランジスタＴ２に電流が流れる。これにより、駆動トランジスタＴ２のゲート電位Ｖｇが基準電位Ｖｏｆｓに保たれた状態で閾値補正動作が開始される。すなわち、ゲート電位Ｖｇから駆動トランジスタＴ２の閾値電圧Ｖｔｈを減じた電位（Ｖｏｆｓ－Ｖｔｈ）に向けて駆動トランジスタＴ２のソース電位Ｖｓが上昇を開始する。なお、図８は、従来技術の有機ＥＬ表示装置９０１の回路動作を説明するための第４図である。
【0050】
ここでは、便宜上、駆動トランジスタＴ２のゲート電位Ｖｇの基準電位Ｖｏｆｓ（初期化電位）を基準とし、当該基準電位Ｖｏｆｓから駆動トランジスタＴ２の閾値電圧Ｖｔｈを減じた電位に向けてソース電位Ｖｓを変化させる動作（処理）を閾値補正動作（閾値補正処理）と呼んでいる。この閾値補正動作が進むと、やがて、駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓが駆動トランジスタＴ２の閾値電圧Ｖｔｈに収束する。この閾値電圧Ｖｔｈに相当する電圧は、保持容量Ｃ１に保持される。
【0051】
なお、閾値補正動作を行う期間（図４中の閾値補正期間）において、電流が保持容量Ｃ１側に流れ、有機ＥＬ素子ＥＬ側には流れないようにするために、有機ＥＬ素子ＥＬがカットオフ状態（ハイインピーダンス状態）となるようにカソード電源線のカソード電位Ｖｃａｔを設定しておくこととする。
【0052】
有機ＥＬ素子ＥＬの等価回路は、図８に示すように、ダイオード及び等価容量Ｃｅｌで表される。そして、駆動トランジスタＴ２のソース電位をＶｅｌとすると、
Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ （式４）
の関係が成り立つ限り、駆動トランジスタＴ２の電流は保持容量Ｃ１及び等価容量Ｃｅｌを充電するために使われる。例えば、有機ＥＬ素子ＥＬのリーク電流が駆動トランジスタＴ２に流れる電流よりもかなり小さい限り、駆動トランジスタＴ２の電流は保持容量Ｃ１及び等価容量Ｃｅｌを充電するために使われる。なお、ソース電位Ｖｅｌは、有機ＥＬ素子ＥＬの第一電極の電位でもある。
Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ （式４）
の関係が成り立つ限り、駆動トランジスタＴ２の電流は保持容量Ｃ１及び等価容量Ｃｅｌを充電するために使われる。例えば、有機ＥＬ素子ＥＬのリーク電流が駆動トランジスタＴ２に流れる電流よりもかなり小さい限り、駆動トランジスタＴ２の電流は保持容量Ｃ１及び等価容量Ｃｅｌを充電するために使われる。なお、ソース電位Ｖｅｌは、有機ＥＬ素子ＥＬの第一電極の電位でもある。
【0053】
ソース電位Ｖｅｌの変化について、図９を参照しながら説明する。図９は、従来技術の有機ＥＬ表示装置９０１の駆動トランジスタＴ２のソース電位Ｖｅｌの変化を示す第１図である。図９は、閾値補正動作のときのソース電位Ｖｅｌの変化を模式的に示す図である。
【0054】
図９に示すように、ソース電位Ｖｅｌは、時間とともに上昇する。ソース電位Ｖｅｌは、ＶｓｓからＶｏｆｓ－Ｖｔｈに向けて漸次的に上昇する。
【0055】
次に、時刻ｔ５で、走査線６１の電位が低電位側に遷移する（ＯＮ→ＯＦＦ）ことで、書き込みトランジスタＴ１が非導通状態となる。書き込みトランジスタＴ１は、時刻t４から第一期間経過した時刻ｔ５に非導通状態となる。このとき、駆動トランジスタＴ２のゲート電極ｇが信号線４１から電気的に切り離されることによってフローティング状態になる。しかし、ゲートソース間電圧Ｖｇｓが駆動トランジスタＴ２の閾値電圧Ｖｔｈよりも大きいため、図１０に示すように、電流（ドレインソース間電流Ｉｄｓ）が流れ、駆動トランジスタＴ２のゲート、ソース電位は上昇する。なお、このとき有機ＥＬ素子ＥＬには逆バイアスがかかっているため、当該有機ＥＬ素子ＥＬが発光することはない。なお、図１０は、従来技術の有機ＥＬ表示装置９０１の回路動作を説明するための第５図である。
【0056】
次に、時刻ｔ６において、信号線４１の電位が基準電位Ｖｏｆｓとなっている期間（例えば、基準電位Ｖｏｆｓとなったとき）に書き込みトランジスタＴ１を導通状態として、再度閾値補正動作を開始する。この動作を繰り返すことで、最終的に駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓは、閾値電圧Ｖｔｈという値をとる。このとき、駆動トランジスタＴ２のソース電位Ｖｅｌは、
Ｖｅｌ＝Ｖｏｆｓ－Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌ （式５）
となっている。
Ｖｅｌ＝Ｖｏｆｓ－Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌ （式５）
となっている。
【0057】
次に、時刻ｔ７で、走査線６１の電位が低電位側に遷移する（ＯＮ→ＯＦＦ）ことで、書き込みトランジスタＴ１が非導通状態となる。書き込みトランジスタＴ１は、時刻t６から第二期間経過した時刻ｔ７に非導通状態となる。
【0058】
また、時刻ｔ８から時刻ｔ９までの期間においても、再度閾値補正動作が行われる。時刻ｔ９は、閾値補正動作が終了する時刻であり、書き込みトランジスタＴ１が非導通状態となる。時刻ｔ４から時刻ｔ５まで、時刻ｔ６から時刻ｔ７まで、及び、時刻ｔ８から時刻ｔ９までが閾値補正期間である。
【0059】
このように、有機ＥＬ表示装置９０１は、閾値補正動作を書き込み動作及び移動度補正動作とともに行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平期間に亘って分割して閾値補正動作を複数回実行する、いわゆる、分割閾値補正動作を行ってもよい。
【0060】
この分割閾値補正動作によれば、高精細化に伴う多画素化によって１水平期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平期間に亘って十分な時間を確保することができる。従って、１水平期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正動作を確実に実行することができる。なお、閾値補正動作を行う回数は、上記に限定されず、例えば、１回だけであってもよい。
【0061】
（書き込み及び移動度補正期間）
次に、時刻ｔ１０で、信号線４１の電位が基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わった状態で、走査線６１の電位が高電位側に遷移する（ＯＦＦ→ＯＮ）ことで、図１１に示すように、書き込みトランジスタＴ１が導通状態になって映像信号の信号電圧Ｖｓｉｇがサンプリングされ、画素回路９２０内に書き込まれる。なお、図１１は、従来技術の有機ＥＬ表示装置９０１の回路動作を説明するための第６図である。また、信号電圧Ｖｓｉｇは、映像信号の階調に応じた電圧である。
次に、時刻ｔ１０で、信号線４１の電位が基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わった状態で、走査線６１の電位が高電位側に遷移する（ＯＦＦ→ＯＮ）ことで、図１１に示すように、書き込みトランジスタＴ１が導通状態になって映像信号の信号電圧Ｖｓｉｇがサンプリングされ、画素回路９２０内に書き込まれる。なお、図１１は、従来技術の有機ＥＬ表示装置９０１の回路動作を説明するための第６図である。また、信号電圧Ｖｓｉｇは、映像信号の階調に応じた電圧である。
【0062】
この書き込みトランジスタＴ１による信号電圧Ｖｓｉｇの書き込みにより、駆動トランジスタＴ２のゲート電位Ｖｇが信号電圧Ｖｓｉｇになる。このとき、有機ＥＬ素子ＥＬは、カットオフ状態にある。従って、映像信号の信号電圧Ｖｓｉｇに応じて電源線５１から駆動トランジスタＴ２に流れる電流（ドレインソース間電流Ｉｄｓ）は、保持容量Ｃ１及び等価容量Ｃｅｌに流れ込む。これにより、保持容量Ｃ１及び等価容量Ｃｅｌの充電が開始される。
【0063】
例えば、駆動トランジスタＴ２のソース電位Ｖｓが有機ＥＬ素子ＥＬの閾値電圧Ｖｔｈｅｌとカソード電位Ｖｃａｔとの和を越えなければ、駆動トランジスタＴ２の電流は、保持容量Ｃ１及び等価容量Ｃｅｌを充電するのに使われる。
【0064】
有機ＥＬ素子ＥＬの等価容量Ｃｅｌが充電されることにより、駆動トランジスタＴ２のソース電位Ｖｓが時間の経過とともに上昇していく。このとき、駆動トランジスタＴ２の閾値電圧Ｖｔｈの画素回路９２０ごとのバラツキは閾値補正動作により既にキャンセルされており、駆動トランジスタＴ２のドレインソース間電流Ｉｄｓは、当該駆動トランジスタＴ２の移動度μに依存したものとなる（式１参照）。これによって、駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓは、移動度μを反映して小さくなり一定時間経過後に完全に移動度μを補正するゲートソース間電圧Ｖｇｓとなる。なお、駆動トランジスタＴ２の移動度μは、当該駆動トランジスタＴ２のチャネルを構成する半導体薄膜の移動度である。
【0065】
【0066】
図１２に示すように、移動度μが相対的に大きい駆動トランジスタＴ２を有する画素回路９２０では、駆動トランジスタＴ２の電流量が大きく、移動度μが相対的に小さい場合に比べて、ソース電位Ｖｓの上昇は早くなる。また、移動度μが相対的に小さい駆動トランジスタＴ２を有する画素回路９２０では、駆動トランジスタＴ２の電流量が小さく、移動度μが相対的に大きい場合に比べて、ソース電位Ｖｓの上昇は遅くなる。
【0067】
例えば、移動度μにバラツキがある２つの画素回路９２０において、駆動トランジスタＴ２のゲート電極ｇに対して、同じレベルの信号電圧Ｖｓｉｇを書き込んだ場合について説明する。この場合、移動度補正を行わないと、移動度μの大きい画素回路９２０に流れるドレインソース間電流Ｉｄｓと、移動度μの小さい画素回路９２０に流れるドレインソース間電流Ｉｄｓとに、大きな差が生じる。これにより、移動度μの画素回路９２０ごとのバラツキに起因して、ドレインソース間電流Ｉｄｓに大きな差が生じると、画像のユニフォーミティ（例えば、明るさの均一性）が損なわれる。
【0068】
そこで、上記のように、移動度補正が行われる。以下で、移動度補正について、さらに説明する。
【0069】
映像信号の信号電圧Ｖｓｉｇに対する保持容量Ｃ１の保持電圧の比率、すなわち、書き込みゲインが１（理想値）であると仮定すると、駆動トランジスタＴ２のソース電位ＶｓがＶｏｆｓ－ＶｔｈからΔＶｓ上昇することで、駆動トランジスタＴ２のゲートソース間電圧ＶｇｓはＶｓｉｇ－Ｖｏｆｓ＋Ｖｔｈ－ΔＶｓとなる。ΔＶｓは、ソース電位Ｖｓの上昇した電位を示す。
【0070】
すなわち、駆動トランジスタＴ２のソース電位Ｖｓの上昇分ΔＶsは、保持容量Ｃ１に保持された電圧（Ｖｓｉｇ－Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量Ｃ１の充電電荷を放電するように作用する。さらに換言すれば、駆動トランジスタＴ２のソース電位Ｖｓの上昇分ΔＶｓは、保持容量Ｃ１に対して負帰還がかけられたことになる。従って、ソース電位Ｖｓの上昇分ΔＶｓは、負帰還の帰還量となる。
【0071】
このように、駆動トランジスタＴ２に流れるドレインソース間電流Ｉｄｓに応じた帰還量ΔＶｓでゲートソース間電圧Ｖｇｓに負帰還をかけることで、駆動トランジスタＴ２のドレインソース間電流Ｉｄｓの移動度μに対する依存性を打ち消すことができる。この打ち消す動作が、駆動トランジスタＴ２の移動度μの画素回路９２０ごとのバラツキを補正する移動度補正動作である。
【0072】
より具体的には、移動度μの大きな画素回路９２０で帰還量ΔＶｓの補正をかけると、ドレインソース間電流Ｉｄｓは、第一電流値から第二電流値まで大きく降下する。一方、移動度μの小さな画素回路９２０の帰還量ΔＶｓは小さいため、ドレインソース間電流Ｉｄｓは、第三電流値（＜第一電流値）から第四電流値まで降下する。第二電流値と第四電流値とが等しくなるような期間、移動度補正を行うことで、移動度μの画素回路９２０ごとのバラツキが補正される。負帰還の帰還量ΔＶｓは、移動度補正動作の補正量とも言える。
【0073】
また、駆動トランジスタＴ２のゲート電極ｇに書き込まれる映像信号の信号振幅（Ｖｓｉｇ－Ｖｏｆｓ）が高いほど、ドレインソース間電流Ｉｄｓが大きくなるため、負帰還の帰還量ΔＶｓの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正動作が行われる。
【0074】
（発光期間）
次に、時刻ｔ１１で、走査線６１の電位が低電位側に遷移する（ＯＮ→ＯＦＦ）ことで、書き込みトランジスタＴ１が非導通状態となり、書き込み動作が終了する。これにより、駆動トランジスタＴ２のゲート電極ｇは、信号線４１から電気的に切り離されるためにフローティング状態になる。時刻ｔ１０から時刻ｔ１１までが書き込み及び移動度補正期間である。
次に、時刻ｔ１１で、走査線６１の電位が低電位側に遷移する（ＯＮ→ＯＦＦ）ことで、書き込みトランジスタＴ１が非導通状態となり、書き込み動作が終了する。これにより、駆動トランジスタＴ２のゲート電極ｇは、信号線４１から電気的に切り離されるためにフローティング状態になる。時刻ｔ１０から時刻ｔ１１までが書き込み及び移動度補正期間である。
【0075】
ここで、駆動トランジスタＴ２のゲート電極ｇがフローティング状態にあるときは、駆動トランジスタＴ２のゲートソース間に保持容量Ｃ１が接続されていることにより、駆動トランジスタＴ２のソース電位Ｖｓの変動に連動してゲート電位Ｖｇも変動する。すなわち、駆動トランジスタＴ２のソース電位Ｖｓ及びゲート電位Ｖｇは、保持容量Ｃ１に保持されているゲートソース間電圧Ｖｇｓを保持したまま上昇する。そして、駆動トランジスタＴ２のソース電位Ｖｓは、駆動トランジスタＴ２のドレインソース間電流Ｉｄｓ（飽和電流）に応じた有機ＥＬ素子ＥＬの発光電圧まで上昇する。
【0076】
このように、駆動トランジスタＴ２のゲート電位Ｖｇがソース電位Ｖｓの変動に連動して変動する動作がブートストラップ動作である。換言すれば、ブートストラップ動作は、保持容量Ｃ１に保持されたゲートソース間電圧Ｖｇｓ、すなわち、保持容量Ｃ１の両端間電圧を保持したまま、ゲート電位Ｖｇ及びソース電位Ｖｓが変動する動作である。
【0077】
駆動トランジスタＴ２のゲート電極ｇがフローティング状態になり、それと同時に、駆動トランジスタＴ２のドレインソース間電流Ｉｄｓが有機ＥＬ素子ＥＬに流れ始めることにより、図１３に示すように、当該ドレインソース間電流Ｉｄｓに応じて有機ＥＬ素子ＥＬの第一電極（アノード）の電位が電位Ｖｘまで上昇する。そして、有機ＥＬ素子ＥＬの第一電極の電位Ｖｘ（例えば、図１３中の点Ｂの電位）がＶｔｈｅｌ＋Ｖｃａｔを越えると、有機ＥＬ素子ＥＬに駆動電流Ｉｄｓが流れ始めるため有機ＥＬ素子ＥＬが発光を開始する。なお、図１３は、従来技術の有機ＥＬ表示装置９０１の回路動作を説明するための第７図である。
【0078】
上記のような画素回路９２０において、有機ＥＬ素子ＥＬは、発光時間が長くなると、つまり経時変化により、Ｉ－Ｖ特性が変化（劣化）してしまう。そのため、図１３中の点Ｂの電位も変化する。しかしながら、駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓは一定値に保たれているので、有機ＥＬ素子ＥＬに流れる電流は変化しない。よって、有機ＥＬ素子ＥＬのＩ－Ｖ特性が変化しても、一定の駆動電流Ｉｄｓが常に流れ続け、有機ＥＬ素子ＥＬの発光輝度が変化することはない。
【0079】
ここで、信号書き込みにおける移動度補正動作について考える。上述の通り、移動度補正動作は、閾値補正動作終了後に駆動トランジスタＴ２に電流を流して各画素回路９２０における駆動トランジスタＴ２の移動度μのバラツキを補正するソース電位Ｖｓ（ゲートソース間電圧Ｖｇｓ）となるまで、駆動トランジスタＴ２のソース電位Ｖｓを一定時間上昇させる動作である。このとき、駆動トランジスタＴ２のソース電位Ｖｓの増加は、駆動トランジスタＴ２を流れる電流と当該駆動トランジスタＴ２のソース電極ｓに接続されている容量とに依存する。
【0080】
一般的に、有機ＥＬ表示装置９０１の発光は、有機ＥＬ素子ＥＬに流れる電流量で決定され、その電流量は駆動トランジスタＴ２によって決定される。画素回路９２０における駆動トランジスタＴ２のサイズ(Ｗ／Ｌ比)は、駆動トランジスタＴ２のゲート電極ｇと、駆動トランジスタＴ２に隣接して配置される配線（例えば、図１４では、信号線４１）との間の寄生容量Ｃｆによるカップリングノイズの影響を小さくするために、小さくすることが望ましい。しかしながら、駆動トランジスタＴ２のサイズが小さくなってしまうと移動度補正動作において、駆動トランジスタＴ２のソース電位Ｖｓの増加が小さくなってしまい、移動度補正にかかる時間が長くなってしまう。なお、図１４は、従来技術の有機ＥＬ表示装置９０１の回路動作を説明するための第８図である。
【0081】
また、有機ＥＬ表示装置９０１が大型化すると、画素回路（画素）サイズが大きくなり、それだけ有機ＥＬ素子ＥＬの面積も大きくなる。これにより、有機ＥＬ素子ＥＬの等価容量Ｃｅｌも大きくなり、移動度補正にかかる時間が長くなってしまう。
【0082】
このため、所定の期間（例えば、１Ｈ期間）内に移動度補正を行うことが困難となり、画像にはスジやムラといった表示異常が発生することがある。
【0083】
そこで、本願発明者は、このような移動度補正動作を行う有機ＥＬ表示装置において、移動度補正（移動度補正動作）を高速化することができる画素回路、及び、有機ＥＬ表示装置について、鋭意検討を行い、以下に説明する画素回路等を創案した。
【0084】
以下、本開示の実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示における一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示における独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【0085】
なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
【0086】
また、本明細書において、等しいなどの要素間の関係性を示す用語、並びに、数値、および、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。また、一定などの表現も用いているが、実質的に一定な範囲、例えば数％程度の差異をも含むことを意味する表現である。
【0087】
（実施の形態）
［１．有機ＥＬ表示装置の構成］
まずは、本実施の形態に係る有機ＥＬ表示装置１の概略構成について、図１５を参照しながら説明する。図１５は、本実施の形態に係る有機ＥＬ表示装置１の概略構成を示す図である。本実施の形態に係る有機ＥＬ表示装置１が備える画素回路２０は、主に、１つの画素回路２０が２つの有機ＥＬ素子（図１６に示す第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２）及びスイッチングトランジスタ（図１６に示すスイッチングトランジスタＴ３）を有し、かつ、１つの有機ＥＬ素子が当該スイッチングトランジスタＴ３を介して駆動トランジスタＴ２に接続されている点において、従来技術の画素回路９２０と相違する。以降において、本実施の形態に係る画素回路２０及び有機ＥＬ表示装置１について、従来技術の画素回路９２０及び有機ＥＬ表示装置９０１との相違点を中心に説明する。また、従来技術の有機ＥＬ表示装置９０１と同一又は類似の構成については、従来技術の有機ＥＬ表示装置９０１と同一の符号を付し、説明を省略又は簡略化する。なお、有機ＥＬ表示装置１は、表示装置の一例である。
［１．有機ＥＬ表示装置の構成］
まずは、本実施の形態に係る有機ＥＬ表示装置１の概略構成について、図１５を参照しながら説明する。図１５は、本実施の形態に係る有機ＥＬ表示装置１の概略構成を示す図である。本実施の形態に係る有機ＥＬ表示装置１が備える画素回路２０は、主に、１つの画素回路２０が２つの有機ＥＬ素子（図１６に示す第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２）及びスイッチングトランジスタ（図１６に示すスイッチングトランジスタＴ３）を有し、かつ、１つの有機ＥＬ素子が当該スイッチングトランジスタＴ３を介して駆動トランジスタＴ２に接続されている点において、従来技術の画素回路９２０と相違する。以降において、本実施の形態に係る画素回路２０及び有機ＥＬ表示装置１について、従来技術の画素回路９２０及び有機ＥＬ表示装置９０１との相違点を中心に説明する。また、従来技術の有機ＥＬ表示装置９０１と同一又は類似の構成については、従来技術の有機ＥＬ表示装置９０１と同一の符号を付し、説明を省略又は簡略化する。なお、有機ＥＬ表示装置１は、表示装置の一例である。
【0088】
図１５に示すように、本実施の形態に係る有機ＥＬ表示装置１は、有機ＥＬ素子を含む複数の画素回路２０（画素）が行列状に２次元配置されて構成される画素アレイ３０と、水平セレクタ４０と、電源スキャナ５０と、ライトスキャナ６０と、切り替えスキャナ７０とを備える。水平セレクタ４０、電源スキャナ５０、ライトスキャナ６０、及び、切り替えスキャナ７０は、画素アレイ３０の周辺に配置される駆動回路部（駆動部）である。
【0089】
また、画素アレイ３０には、ｍ行ｎ列の画素回路２０（画素）の配列に対して、行方向（画素行の画素回路２０の配列方向）に沿って、電源線５１と走査線６１と制御線７１とが画素行ごとに配線されている。また、画素アレイ３０には、ｍ行ｎ列の画素の配列に対して、列方向（画素列の画素回路２０の配列方向）に沿って信号線４１が画素列毎に配線されている。
【0090】
複数の制御線７１は、切り替えスキャナ７０の対応する画素行の出力端にそれぞれ接続されている。複数の制御線７１は、後述するスイッチングトランジスタ（例えば、図１６に示すスイッチングトランジスタＴ３）のゲート電極にそれぞれ接続されている。
【0091】
水平セレクタ４０（信号線駆動回路）は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇ（以下、信号電圧とも記載する）と基準電位Ｖｏｆｓとを選択的に出力する。
【0092】
水平セレクタ４０から出力される信号電圧Ｖｓｉｇ及び基準電位Ｖｏｆｓは、信号線４１を介して画素アレイ３０の各画素回路２０に対して、ライトスキャナ６０による走査によって選択された画素行の単位で書き込まれる。すなわち、水平セレクタ４０は、信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書き込みの駆動形態を採っている。
【0093】
電源スキャナ５０（電源供給走査回路）は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ回路等によって構成されている。この電源スキャナ５０は、ライトスキャナ６０による線順次走査に同期して、第一電位Ｖｃｃと当該第一電位Ｖｃｃよりも低い第二電位Ｖｓｓとを切り替えて電源線５１に供給する。後述するように、第一電位Ｖｃｃ及び第二電位Ｖｓｓの切り替え（電源電位の切り替え）によって、画素回路２０の発光及び非発光（消光）の制御が行なわれる。
【0094】
ライトスキャナ６０（書き込み走査回路）は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ回路等によって構成されている。このライトスキャナ６０は、画素アレイ３０の各画素回路２０への映像信号の信号電圧の書き込みに際して、走査線６１に対して書き込み走査信号（書き込み電圧であり、以降においてオン信号とも記載する）を順次供給することによって画素アレイ３０の各画素回路２０を行単位で順番に走査（線順次走査）する。
【0095】
切り替えスキャナ７０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ回路等によって構成されている。切り替えスキャナ７０は、画素アレイ３０の各画素回路２０への映像信号の信号電圧の書き込みに際して、制御線７１に対して切り替え走査信号を順次供給することによって画素アレイ３０の各画素回路２０を行単位で順番に走査（線順次走査）する。切り替え走査信号は、図１６に示すスイッチングトランジスタＴ３の導通及び非導通を切り替えるための切り替え電圧である。
【0096】
【0097】
図１６に示すように、画素回路２０は、第一の有機ＥＬ素子ＥＬ１と、第二の有機ＥＬ素子ＥＬ２と、保持容量Ｃ１と、書き込みトランジスタＴ１と、駆動トランジスタＴ２と、スイッチングトランジスタＴ３とを有する。有機ＥＬ表示装置１は、１つ画素回路２０内に第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２の２つの有機ＥＬ素子と、当該第二の有機ＥＬ素子ＥＬ２と接続されたスイッチングトランジスタＴ３とを備える点に特徴を有する。また、画素回路２０は、さらに、保持容量Ｃ１に参照電圧を印加するための薄膜トランジスタである参照トランジスタ、第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２の第一電極の電位を初期化するための薄膜トランジスタである初期化トランジスタなどを有していてもよい。
【0098】
第一の有機ＥＬ素子ＥＬ１は、第一電極及び第二電極を有する発光素子である。図１６に示す例では、第一電極及び第二電極は、それぞれ第一の有機ＥＬ素子ＥＬ１のアノード及びカソードである。第一の有機ＥＬ素子ＥＬ１は、第一の発光素子の一例である。
【0099】
第二の有機ＥＬ素子ＥＬ２は、第一電極及び第二電極を有する発光素子である。図１６に示す例では、第一電極及び第二電極は、それぞれ第二の有機ＥＬ素子ＥＬ２のアノード及びカソードである。第二の有機ＥＬ素子ＥＬ２は、第二の発光素子の一例である。
【0100】
第一の有機ＥＬ素子ＥＬ１の第一電極は、駆動トランジスタＴ２のソース電極ｓに接続されている。第一の有機ＥＬ素子ＥＬ１は、スイッチングトランジスタＴ３を介さずに、駆動トランジスタＴ２のソース電極ｓに接続されている。第一の有機ＥＬ素子ＥＬ１は、例えば、駆動トランジスタＴ２のソース電極ｓに直接接続されている。第二の有機ＥＬ素子ＥＬ２の第一電極は、スイッチングトランジスタＴ３のソース電極及びドレイン電極の一方に接続されている。第二の有機ＥＬ素子ＥＬ２は、スイッチングトランジスタＴ３を介して駆動トランジスタＴ２のソース電極ｓに接続されている。また、第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２の第二電極は、それぞれカソード電源線に接続されている。カソード電源線は、全画素回路２０に対して共通に配線されている。
【0101】
なお、画素回路２０が備える発光素子は、有機ＥＬ素子に限定されない。画素回路２０は、発光素子として、ＱＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）素子を有していてもよい。つまり、画素回路２０は、第一の発光素子として第一のＱＬＥＤ素子を有し、かつ、第二の発光素子として第二のＱＬＥＤ素子を有していてもよい。
【0102】
なお、以降において、第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２を区別せずに記載する場合は、単に有機ＥＬ素子とも記載する。
【0103】
本実施の形態に係る画素回路２０は、従来技術の画素回路９２０の有機ＥＬ素子ＥＬを２つに分割した構造を有するとも言える。なお、１つの画素回路２０が有する有機ＥＬ素子の数は２つに限定されず、３つ以上であってもよい。
【0104】
保持容量Ｃ１は、電圧を保持するための素子であり、駆動トランジスタＴ２のゲート電極ｇとソース電極ｓとの間に接続される。
【0105】
書き込みトランジスタＴ１は、保持容量Ｃ１に映像信号に対応する電圧を印加するための薄膜トランジスタである。書き込みトランジスタＴ１は、映像信号が印加される信号線４１と、駆動トランジスタＴ２のゲート電極ｇとの間に接続される。より具体的には、書き込みトランジスタＴ１のドレイン電極及びソース電極の一方に信号線４１が接続され、他方に保持容量Ｃ１及び駆動トランジスタＴ２のゲート電極ｇが接続される。書き込みトランジスタＴ１のゲート電極には、走査線６１が接続される。書き込みトランジスタＴ１は、例えば、オン信号に従ってオン状態となり、映像信号に対応する電圧を保持容量Ｃ１に保持させる。書き込みトランジスタＴ１として、例えば、Ｎチャネル型のＴＦＴを用いることができるが、書き込みトランジスタＴ１の導電型はこれに限定されない。
【0106】
駆動トランジスタＴ２は、第一の有機ＥＬ素子ＥＬ１の第一電極（アノード）、及び、スイッチングトランジスタＴ３を介して第二の有機ＥＬ素子ＥＬ２の第一電極（アノード）と接続され、保持容量Ｃ１に保持された電圧に応じた電流を第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２に供給するＮチャネル型の薄膜トランジスタである。駆動トランジスタＴ２のソース電極ｓ及びドレイン電極ｄの一方が第一の有機ＥＬ素子ＥＬ１の第一電極、及び、スイッチングトランジスタＴ３を介して第二の有機ＥＬ素子ＥＬ２の第一電極に接続され、ソース電極ｓ及びドレイン電極ｄの他方が電源線５１に接続される。本実施の形態では、駆動トランジスタＴ２のソース電極ｓが、第一の有機ＥＬ素子ＥＬ１の第一電極、及び、スイッチングトランジスタＴ３を介して第二の有機ＥＬ素子ＥＬ２の第一電極に接続され、ドレイン電極ｄが電源線５１に接続される。電源線５１には、電源スキャナ５０から第一電位Ｖｃｃ及び第二電位Ｖｓｓが選択的に供給される。
【0107】
スイッチングトランジスタＴ３は、第二の有機ＥＬ素子ＥＬ２の第一電極（アノード）と接続され、駆動トランジスタＴ２からの電流（例えば、保持容量Ｃ１に保持された電圧に応じた電流）を第二の有機ＥＬ素子ＥＬ２に供給する薄膜トランジスタである。スイッチングトランジスタＴ３のソース電極及びドレイン電極の一方が駆動トランジスタＴ２のソース電極ｓに接続され、スイッチングトランジスタＴ３のソース電極及びドレイン電極の他方が第二の有機ＥＬ素子ＥＬ２の第一電極に接続される。スイッチングトランジスタＴ３のゲート電極には、制御線７１が接続される。スイッチングトランジスタＴ３は、例えば、制御線７１からのオン信号に従ってオン状態となり、駆動トランジスタＴ２からの電流を第二の有機ＥＬ素子ＥＬ２に供給する。
【0108】
また、第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２の第一電極の電位及び電源線５１から供給される電位の関係によっては、駆動トランジスタＴ２におけるソース電極ｓ及びドレイン電極ｄの位置関係は図１６に示す関係から変化し得る。第一電極の電位は、例えば、アノード電位である。
【0109】
ここで、第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２を有する画素回路２０の平面構造について、図１７を参照しながら説明する。図１７は、本実施の形態に係る有機ＥＬ表示装置１の平面視における画素回路２０の概略構造を示す図である。図１７では、画素回路２０を構成する構成要素のうち、発光部、第一電極（アノード）、及び、第一電極のコンタクト部のみを図示している。なお、平面視とは、有機ＥＬ素子から出射される光の光軸と平行な方向から見ることを意味する。
【0110】
図１７は、ＴＦＴ層の基板の上方に有機ＥＬ素子が形成される、いわゆるトップエミッション構造を採用した場合の平面構造を示している。画素回路２０では、基板表面側から光が取り出される。なお、ＴＦＴ層は、基板に形成されたＴＦＴ回路と、ＴＦＴ回路上に形成された無機絶縁膜（図示しない）とを有する。ＴＦＴ回路は、基板上面に形成された複数のＴＦＴと、複数の配線とを有する。ＴＦＴを構成するゲート電極、ゲート絶縁層、チャネル層、チャネル保護層、ソース電極、ドレイン電極などの材料は特に限定されず、公知の材料を用いることができる。また、ＴＦＴ層は、平坦化膜を有していてもよい。
【0111】
図１７に示すように、画素回路２０において、第一の有機ＥＬ素子ＥＬ１と第二の有機ＥＬ素子ＥＬ２とは、並んで配置される。第一の有機ＥＬ素子ＥＬ１は、発光部２１と、第一電極２２（アノード）と、コンタクト部２３とを有する。また、第二の有機ＥＬ素子ＥＬ２は、発光部２４と、第一電極２５（アノード）と、コンタクト部２６とを有する。
【0112】
発光部２１及び２４は、有機エレクトロルミネセンスにより発光する。発光部２１及び２４は、例えば、有機発光ダイオード（ＯＬＥＤ；Ｏｒｇａｎｉｃ ｌｉｇｈｔ－ｅｍｉｔｔｉｎｇｄｉｏｄｅ）などを用いることができる。発光部２１は、第一の発光部の一例であり、発光部２４は、第二の発光部の一例である。
【0113】
発光部２４は、発光部２１より面積（平面視における面積）が大きいとよい。第二の有機ＥＬ素子ＥＬ２は、第一の有機ＥＬ素子ＥＬ１より面積が大きいとも言える。つまり、スイッチングトランジスタＴ３に接続されている第二の有機ＥＬ素子ＥＬ２の面積の方が、駆動トランジスタＴ２に接続されている第一の有機ＥＬ素子ＥＬ１の面積よりも大きいとよい。換言すると、第一の有機ＥＬ素子ＥＬ１の面積は、第二の有機ＥＬ素子ＥＬ２の面積よりも小さいとよい。移動度補正を高速化する観点から、第一の有機ＥＬ素子ＥＬ１の面積は小さいとよく、例えば、第二の有機ＥＬ素子の面積の１／２以下であり、好ましくは１／３以下である。
【0114】
第一電極２２及び２５は、発光部２１及び２４のそれぞれにキャリア（例えば、ホール）を注入するための電極であり、発光部２１及び２４のそれぞれと電気的に接続されている。第一電極２２及び２５は、導電性と光透過性とを有した材料を用いて形成することができる。第一電極２２及び２５は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などを用いて形成することができる。
【0115】
コンタクト部２３は、ＴＦＴ層が有するＴＦＴなどのスイッチング素子（例えば、駆動トランジスタＴ２など）と、第一電極２２とを電気的に接続する。コンタクト部２６は、ＴＦＴ層が有するＴＦＴなどのスイッチング素子（例えば、スイッチングトランジスタＴ３など）と、第一電極２５とを電気的に接続する。コンタクト部２３及び２６は、導電性と光透過性とを有した材料を用いて形成することができる。コンタクト部２３及び２６は、例えば、第一電極２２及び２５と同様、ＩＴＯなどを用いて形成することができる。コンタクト部２３は、第一のコンタクト部の一例であり、コンタクト部２６は、第二のコンタクト部の一例である。
【0116】
コンタクト部２３は、例えば、平面視において、第一電極２２における発光部２４側に突出した凸部に配置される。また、コンタクト部２６は、例えば、平面視において、第一電極２５における発光部２１側に突出した凸部に配置される。
【0117】
コンタクト部２３及び２６は、平面視において、発光部２１及び２４の間に配置されるとよい。換言すると、発光部２１及び２４は、平面視において、コンタクト部２３及び２６の両側に配置されるとよい。
【0118】
なお、画素回路２０の平面構造は、上記に限定されない。例えば、発光部２１及び２４の面積は、等しくてもよい。また、例えば、コンタクト部２３及び２６の少なくとも１つは、発光部２１及び２４の間以外の位置に配置されていてもよい。
【0119】
なお、有機ＥＬ表示装置１がカラー表示対応の場合、図１６及び図１７で説明した画素回路２０は、第一～第三のサブ画素回路のそれぞれに適用されてもよいし、少なくとも１つのサブ画素回路に適用されてもよい。画素回路２０は、例えば、第一～第三のサブ画素回路のうち、膜厚が最も薄い有機ＥＬ素子を有するサブ画素回路のみに適用されてもよい。換言すると、画素回路２０は、例えば、第一～第三のサブ画素回路のうち、単位面積当たりの容量が最も大きいサブ画素回路のみに適用されてもよい。画素回路２０は、例えば、青色光を発する第一のサブ画素回路のみに適用されてもよい。
【0120】
画素回路２０が第一のサブ画素回路のみに適用されている場合、第二のサブ画素回路及び第三のサブ画素回路の各々は、１つの有機ＥＬ素子（例えば、図２に示す有機ＥＬ素子ＥＬ）を有していてもよい。この場合、第一のサブ画素回路が有する第一の有機ＥＬ素子ＥＬ１の等価容量は、第二のサブ画素回路が有する有機ＥＬ素子ＥＬの等価容量、及び、第三のサブ画素回路が有する有機ＥＬ素子ＥＬの等価容量に基づいて決定されるとよい。換言すると、第一の有機ＥＬ素子ＥＬ１の発光部２１の面積は、第二のサブ画素回路が有する有機ＥＬ素子ＥＬの等価容量、及び、第三のサブ画素回路が有する有機ＥＬ素子ＥＬの等価容量に基づいて決定されるとよい。なお、以降において、等価容量を単に容量とも記載する。
【0121】
具体的には、第一の有機ＥＬ素子ＥＬ１の発光部２１の面積は、第一の有機ＥＬ素子ＥＬ１の容量が、第二のサブ画素回路が有する有機ＥＬ素子の容量、及び、第三のサブ画素回路が有する有機ＥＬ素子の容量のうち大きい方の容量以下となるように決定されてもよい。第一の有機ＥＬ素子ＥＬ１の発光部２１の面積は、例えば、第一の有機ＥＬ素子ＥＬ１の容量が、第二のサブ画素回路が有する有機ＥＬ素子の容量、及び、第三のサブ画素回路が有する有機ＥＬ素子の容量の一方と等しくなるように決定されてもよい。これにより、サブ画素回路ごとの移動度補正に要する時間の差を低減することができる。
【0122】
［２．有機ＥＬ表示装置の回路動作］
次に、上記の有機ＥＬ表示装置１の回路動作について、図１８～図２３を参照しながら説明する。図１８は、本実施の形態に係る有機ＥＬ表示装置１の回路動作を説明するためのタイミングチャートである。書き込みトランジスタＴ１のゲート電極の電位（走査線６１の電位であり、高電位（ＯＮ）又は低電位（ＯＦＦ））、電源線５１の電位（Ｖｃｃ又はＶｓｓ）、スイッチングトランジスタＴ３のゲート電極の電位（制御線７１の電位であり、高電位（ＯＮ）又は低電位（ＯＦＦ））、信号線４１の電位（Ｖｓｉｇ又はＶｏｆｓ）、駆動トランジスタＴ２のゲート電極ｇの電位（図１８中のＴ２ゲート）、及び、駆動トランジスタＴ２のソース電極ｓの電位（図１８中のＴ２ソース）のそれぞれの変化を示している。また、図１８中の破線は、第二の有機ＥＬ素子ＥＬ２の第一電極の電位（アノード電位）の変化を示している。本実施の形態では、電位Ｖｃｃ及びＶｓｓは、それぞれ、１０Ｖ～２０Ｖ程度及び－５Ｖ～０Ｖ程度であり、電位Ｖｏｆｓは、０Ｖである。
次に、上記の有機ＥＬ表示装置１の回路動作について、図１８～図２３を参照しながら説明する。図１８は、本実施の形態に係る有機ＥＬ表示装置１の回路動作を説明するためのタイミングチャートである。書き込みトランジスタＴ１のゲート電極の電位（走査線６１の電位であり、高電位（ＯＮ）又は低電位（ＯＦＦ））、電源線５１の電位（Ｖｃｃ又はＶｓｓ）、スイッチングトランジスタＴ３のゲート電極の電位（制御線７１の電位であり、高電位（ＯＮ）又は低電位（ＯＦＦ））、信号線４１の電位（Ｖｓｉｇ又はＶｏｆｓ）、駆動トランジスタＴ２のゲート電極ｇの電位（図１８中のＴ２ゲート）、及び、駆動トランジスタＴ２のソース電極ｓの電位（図１８中のＴ２ソース）のそれぞれの変化を示している。また、図１８中の破線は、第二の有機ＥＬ素子ＥＬ２の第一電極の電位（アノード電位）の変化を示している。本実施の形態では、電位Ｖｃｃ及びＶｓｓは、それぞれ、１０Ｖ～２０Ｖ程度及び－５Ｖ～０Ｖ程度であり、電位Ｖｏｆｓは、０Ｖである。
【0123】
（前表示フレームの発光期間）
図１８に示すタイミングチャートにおいて、時刻ｔ２２以前は、前の表示フレームにおける発光期間である。この前表示フレームの発光期間では、電源線５１の電位が高電位Ｖｃｃであり、また、書き込みトランジスタＴ１が非導通状態（オフ状態）である。
図１８に示すタイミングチャートにおいて、時刻ｔ２２以前は、前の表示フレームにおける発光期間である。この前表示フレームの発光期間では、電源線５１の電位が高電位Ｖｃｃであり、また、書き込みトランジスタＴ１が非導通状態（オフ状態）である。
【0124】
このとき、駆動トランジスタＴ２は、飽和領域で動作するように設定されている。これにより、時刻ｔ２１より前では、図１９に示すように、駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓに応じた駆動電流Ｉｄｓ（ドレインソース間電流）が、電源線５１から駆動トランジスタＴ２を通して第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２の両方に供給される。従って、第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２の両方が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。なお、図１９は、本実施の形態に係る有機ＥＬ表示装置１の回路動作を説明するための第１図である。
【0125】
前表示フレームの発光期間において、時刻ｔ２１で制御線７１の電位が高電位側から低電位側に遷移する（ＯＮ→ＯＦＦ）ことで、スイッチングトランジスタＴ３は非導通状態となる。これにより、駆動トランジスタＴ２から第二の有機ＥＬ素子ＥＬ２への電流が流れなくなり、当該第二の有機ＥＬ素子ＥＬ２の第一電極（アノード）の電位は低下する。そして、第一電極の電位は、一定時間経過後にＶｃａｔ＋Ｖｔｈｅｌという電位まで低下することで、第二の有機ＥＬ素子ＥＬ２は消光する。ここで、Ｖｃａｔは、第二の有機ＥＬ素子ＥＬ２の第二電極の電位（カソード電位）であり、Ｖｔｈｅｌは、第二の有機ＥＬ素子ＥＬ２の閾値電圧である。
【0126】
スイッチングトランジスタＴ３は、閾値補正を行う動作が開始する前（例えば、時刻ｔ２３より前）に非導通状態となる。スイッチングトランジスタＴ３は、移動度補正を行う動作を開始する前（例えば、時刻ｔ３１より前）に非導通状態となるとも言える。なお、スイッチングトランジスタＴ３は、例えば、非発光期間に亘って非導通状態を維持する。
【0127】
（非発光期間）
時刻ｔ２２になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、図２０に示すように、電源線５１の電位が高電位Ｖｃｃから低電位Ｖｓｓに切り替わる。低電位Ｖｓｓは、信号線４１の基準電位Ｖｏｆｓに対してＶｏｆｓ－Ｖｔｈよりも低く、第一の有機ＥＬ素子ＥＬ１を消光させることができる程度に十分に低い電位である。時刻ｔ２２では、第一の有機ＥＬ素子ＥＬ１に負バイアスを印加する動作が行われる。スイッチングトランジスタＴ３は、例えば、時刻ｔ２２より前の時刻ｔ２１に非導通状態となる。スイッチングトランジスタＴ３は、例えば、第一の有機ＥＬ素子ＥＬ１に負バイアスを印加する動作が行われる前にオフする。なお、図２０は、本実施の形態に係る有機ＥＬ表示装置１の回路動作を説明するための第２図である。
時刻ｔ２２になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、図２０に示すように、電源線５１の電位が高電位Ｖｃｃから低電位Ｖｓｓに切り替わる。低電位Ｖｓｓは、信号線４１の基準電位Ｖｏｆｓに対してＶｏｆｓ－Ｖｔｈよりも低く、第一の有機ＥＬ素子ＥＬ１を消光させることができる程度に十分に低い電位である。時刻ｔ２２では、第一の有機ＥＬ素子ＥＬ１に負バイアスを印加する動作が行われる。スイッチングトランジスタＴ３は、例えば、時刻ｔ２２より前の時刻ｔ２１に非導通状態となる。スイッチングトランジスタＴ３は、例えば、第一の有機ＥＬ素子ＥＬ１に負バイアスを印加する動作が行われる前にオフする。なお、図２０は、本実施の形態に係る有機ＥＬ表示装置１の回路動作を説明するための第２図である。
【0128】
このとき、駆動トランジスタＴ２に接続されている第一の有機ＥＬ素子ＥＬ１の第一電極（アノード）の電位は、低電位Ｖｓｓとなるが、スイッチングトランジスタＴ３は非導通状態であるため、当該スイッチングトランジスタＴ３に接続されている第二の有機ＥＬ素子ＥＬ２の第一電極（アノード）の電位はＶｃａｔ＋Ｖｔｈｅｌのまま保持される。
【0129】
（閾値補正準備期間、閾値補正期間）
時刻ｔ２２以降において、スイッチングトランジスタＴ３が非導通状態のまま、従来技術の有機ＥＬ表示装置９０１の回路動作で説明した閾値補正準備動作、閾値補正動作、及び、移動度補正動作が行われる。これらの動作中も、スイッチングトランジスタＴ３は非導通状態であるので、当該スイッチングトランジスタＴ３に接続されている第二の有機ＥＬ素子ＥＬ２の第一電極の電位は、Ｖｃａｔ＋Ｖｔｈｅｌに保持される。なお、時刻ｔ２３から時刻ｔ３１までは、図４に示す時刻ｔ２から時刻ｔ１０までのそれぞれに対応する。
時刻ｔ２２以降において、スイッチングトランジスタＴ３が非導通状態のまま、従来技術の有機ＥＬ表示装置９０１の回路動作で説明した閾値補正準備動作、閾値補正動作、及び、移動度補正動作が行われる。これらの動作中も、スイッチングトランジスタＴ３は非導通状態であるので、当該スイッチングトランジスタＴ３に接続されている第二の有機ＥＬ素子ＥＬ２の第一電極の電位は、Ｖｃａｔ＋Ｖｔｈｅｌに保持される。なお、時刻ｔ２３から時刻ｔ３１までは、図４に示す時刻ｔ２から時刻ｔ１０までのそれぞれに対応する。
【0130】
（書き込み及び移動度補正期間）
次に、時刻ｔ３１において、信号線４１の電位が基準電位Ｖｏｆｓから信号電圧Ｖｓｉｇに切り替わった状態で、走査線６１の電位が高電位側に遷移する（ＯＦＦ→ＯＮ）ことで、書き込み動作及び移動度補正動作が開始される。この書き込みトランジスタＴ１による信号電圧Ｖｓｉｇの書き込みにより、駆動トランジスタＴ２のゲート電位Ｖｇが信号電圧Ｖｓｉｇになる。このとき、第二の有機ＥＬ素子ＥＬ２は、スイッチングトランジスタＴ３が非導通状態であるので、駆動トランジスタＴ２とは接続されていない。従って、映像信号の信号電圧Ｖｓｉｇに応じて電源線５１から駆動トランジスタＴ２に流れる電流（ドレインソース間電流Ｉｄｓ）は、保持容量Ｃ１及び第一の有機ＥＬ素子ＥＬ１の等価容量に流れ込む。換言すると、時刻ｔ３１から時刻ｔ３２までの期間では、駆動トランジスタＴ２に流れる電流は、第二の有機ＥＬ素子ＥＬ２の等価容量には流れ込まない。そのため、駆動トランジスタＴ２に流れる電流は、保持容量Ｃ１及び第一の有機ＥＬ素子ＥＬ１の等価容量を充電するのに使われる。換言すると、第二の有機ＥＬ素子ＥＬ２の等価容量は、駆動トランジスタＴ２に流れる電流により充電されない。
次に、時刻ｔ３１において、信号線４１の電位が基準電位Ｖｏｆｓから信号電圧Ｖｓｉｇに切り替わった状態で、走査線６１の電位が高電位側に遷移する（ＯＦＦ→ＯＮ）ことで、書き込み動作及び移動度補正動作が開始される。この書き込みトランジスタＴ１による信号電圧Ｖｓｉｇの書き込みにより、駆動トランジスタＴ２のゲート電位Ｖｇが信号電圧Ｖｓｉｇになる。このとき、第二の有機ＥＬ素子ＥＬ２は、スイッチングトランジスタＴ３が非導通状態であるので、駆動トランジスタＴ２とは接続されていない。従って、映像信号の信号電圧Ｖｓｉｇに応じて電源線５１から駆動トランジスタＴ２に流れる電流（ドレインソース間電流Ｉｄｓ）は、保持容量Ｃ１及び第一の有機ＥＬ素子ＥＬ１の等価容量に流れ込む。換言すると、時刻ｔ３１から時刻ｔ３２までの期間では、駆動トランジスタＴ２に流れる電流は、第二の有機ＥＬ素子ＥＬ２の等価容量には流れ込まない。そのため、駆動トランジスタＴ２に流れる電流は、保持容量Ｃ１及び第一の有機ＥＬ素子ＥＬ１の等価容量を充電するのに使われる。換言すると、第二の有機ＥＬ素子ＥＬ２の等価容量は、駆動トランジスタＴ２に流れる電流により充電されない。
【0131】
上記のように、本実施の形態に係る画素回路２０において、時刻ｔ３１から時刻ｔ３２までの期間では、駆動トランジスタＴ２に流れる電流が保持容量Ｃ１及び第一の有機ＥＬ素子ＥＬ１の等価容量のみを充電するのに使われ、第二の有機ＥＬ素子ＥＬ２の等価容量を充電するのには使われない。つまり、本実施の形態に係る画素回路２０は、移動度補正時における有機ＥＬ素子の等価容量を小さくすることができる。
【0132】
第一の有機ＥＬ素子ＥＬ１の等価容量が充電されることにより、駆動トランジスタＴ２のソース電位Ｖｓが時間の経過とともに上昇していくが、スイッチングトランジスタＴ３が導通状態である場合に比べて駆動トランジスタＴ２と接続されている等価容量が小さいので、駆動トランジスタＴ２のソース電位Ｖｓの単位時間当たりの増加量を大きくすることが可能となる。つまり、移動度補正動作を高速に行うことができる。例えば、スイッチングトランジスタＴ３を導通状態のまま移動度補正動作を行った場合に比べて、移動度補正動作を高速に行うことができる。なお、スイッチングトランジスタＴ３を導通状態のまま移動度補正動作を行った場合とは、例えば、従来技術の画素回路９２０において移動度補正動作を行うことに相当する。
【0133】
（発光期間）
そして、時刻ｔ３２において、走査線６１の電位が高電位側から低電位側に遷移する（ＯＮ→ＯＦＦ）ことで、書き込みトランジスタＴ１は非導通状態となり、書き込み動作が終了する。これにより、現表示フレームにおける発光期間が開始する。時刻ｔ３１から時刻ｔ３２までが書き込み及び移動度補正期間である。
そして、時刻ｔ３２において、走査線６１の電位が高電位側から低電位側に遷移する（ＯＮ→ＯＦＦ）ことで、書き込みトランジスタＴ１は非導通状態となり、書き込み動作が終了する。これにより、現表示フレームにおける発光期間が開始する。時刻ｔ３１から時刻ｔ３２までが書き込み及び移動度補正期間である。
【0134】
時刻ｔ３３において、制御線７１の電位が低電位側から高電位側に遷移する（ＯＦＦ→ＯＮ）ことで、スイッチングトランジスタＴ３は導通状態となる。つまり、スイッチングトランジスタＴ３は、信号書き込み動作が終了し書き込みトランジスタＴ１がオフした後にオンする。スイッチングトランジスタＴ３は、信号線４１を介して供給された電圧を保持容量Ｃ１に書き込む書き込み動作の後にオンするとも言える。
【0135】
この動作により、図２１に示すように、第二の有機ＥＬ素子ＥＬ２の第一電極がスイッチングトランジスタＴ３を介して駆動トランジスタＴ２に接続され、当該駆動トランジスタＴ２のソース電位ＶｓはＶｘとなり、駆動トランジスタＴ２からの電流が流れ、駆動トランジスタＴ２のソース電位Ｖｓは電流値に応じて上昇し、第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２の両方が発光する。なお、図２１は、本実施の形態に係る有機ＥＬ表示装置１の回路動作を説明するための第３図である。また、電位Ｖｘについて、後述する。
【0136】
なお、信号書き込み動作が終了した後に書き込みトランジスタＴ１をオフすると、駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓは、保持容量Ｃ１によって一定に保持された状態となる。このとき、駆動トランジスタＴ２のソース電位Ｖｓは、当該駆動トランジスタＴ２に流れる電流によって上昇する。当該電流は、上述の閾値補正及び移動度補正といった補正駆動によって駆動トランジスタＴ２の特性バラツキが補正されているため各画素回路２０で一定となる。
【0137】
なお、スイッチングトランジスタＴ３は、少なくとも移動度補正が行われている期間オフであればよい。具体的には、スイッチングトランジスタＴ３は、少なくとも時刻ｔ３１から時刻ｔ３２までオフであればよい。また、スイッチングトランジスタＴ３は、例えば、一端オフすると、書き込み動作の後（時刻ｔ３２以降）になるまでオフ状態を維持する。
【0138】
ここで、画素回路２０ごとに駆動トランジスタＴ２の閾値電圧が異なっていた場合について、図２２及び図２３を参照しながら説明する。図２２は、駆動トランジスタの閾値電圧バラツキによる発光タイミングのズレを示す図である。図２２及び図２３の縦軸は、駆動トランジスタＴ２のソース電位Ｖｓを示しており、横軸は、時間を示している。また、図２２及び図２３の破線は、駆動トランジスタＴ２の閾値電圧Ｖｔｈが相対的に高い画素回路２０における当該駆動トランジスタＴ２のソース電位Ｖｓを示している。また、図２２及び図２３の実線は、駆動トランジスタＴ２の閾値電圧Ｖｔｈが相対的に低い画素回路２０における当該駆動トランジスタＴ２のソース電位Ｖｓを示している。
【0139】
書き込みトランジスタＴ１をオフしたとき、駆動トランジスタＴ２のソース電位Ｖｓは、図２２に示されるように、閾値電圧Ｖｔｈが大きいものは小さいものに比べて電位が低くなる。しかしながら、駆動トランジスタＴ２に流れる電流が一定であるならば、２つの画素回路２０それぞれの有機ＥＬ素子の発光電圧は、同じ電圧（例えば、図２２中のカソード電位Ｖｃａｔ＋有機ＥＬ素子の閾値電圧Ｖｔｈｅｌ）となる。つまり、駆動トランジスタＴ２の閾値電圧Ｖｔｈが大きいものは小さいものに比べて、ソース電位Ｖｓの上昇量が閾値電圧Ｖｔｈの差分だけ大きくなる。換言すれば、駆動トランジスタＴ２の閾値電圧Ｖｔｈが大きいものは小さいものに比べて、発光開始時間（駆動トランジスタＴ２のソース電位Ｖｓが有機ＥＬ素子の閾値電圧Ｖｔｈｅｌとカソード電位Ｖｃａｔとの和となる時間）が遅くなる。
【0140】
この発光開始までの時間差Δｔ１は、画素回路２０ごとの駆動トランジスタＴ２の閾値電圧の差ΔＶｔｈ、発光時に流れる駆動電流Ｉｄｓを用いて、
Δｔ１∝ΔＶｔｈ／Ｉｄｓ （式６）
で表される。この式６より、駆動電流Ｉｄｓが大きいとき（例えば、高輝度で発光するとき）は時間差Δｔ１は小さいが、駆動電流Ｉｄｓが小さい時（例えば、低輝度で発光するとき）は時間差Δｔ１は大きくなる。つまり、特に低輝度の表示を行う際、駆動トランジスタＴ２の閾値電圧の差ΔＶｔｈに起因して生じる発光開始時間の差による表示ムラが視認されやすい。画素回路２０ごとに駆動トランジスタＴ２の閾値電圧の差ΔＶｔｈがあることで、画素回路２０ごとに発光開始のタイミングが異なってしまい、それが表示ムラとして認識されてしまう。
Δｔ１∝ΔＶｔｈ／Ｉｄｓ （式６）
で表される。この式６より、駆動電流Ｉｄｓが大きいとき（例えば、高輝度で発光するとき）は時間差Δｔ１は小さいが、駆動電流Ｉｄｓが小さい時（例えば、低輝度で発光するとき）は時間差Δｔ１は大きくなる。つまり、特に低輝度の表示を行う際、駆動トランジスタＴ２の閾値電圧の差ΔＶｔｈに起因して生じる発光開始時間の差による表示ムラが視認されやすい。画素回路２０ごとに駆動トランジスタＴ２の閾値電圧の差ΔＶｔｈがあることで、画素回路２０ごとに発光開始のタイミングが異なってしまい、それが表示ムラとして認識されてしまう。
【0141】
これに対して、本実施の形態に係る画素回路２０では、書き込みトランジスタＴ１を非導通状態にした後（オフした後）にスイッチングトランジスタＴ３を導通状態にする（オンする）ことで、駆動トランジスタＴ２のソース電位Ｖｓを以下で示される電位Ｖｘにする。電位Ｖｘは、第一の有機ＥＬ素子ＥＬ１の等価容量をＣｌｅ１、第二の有機ＥＬ素子ＥＬ２の等価容量をＣｅｌ２、スイッチングトランジスタＴ３をオンする前の第一の有機ＥＬ素子ＥＬ１のアノードカソード間電位をＶ１、スイッチングトランジスタＴ３をオンする前の第二の有機ＥＬ素子ＥＬ２のアノードカソード間電位をＶ２とすると、
Ｖｘ＝（Ｃｅｌ１×Ｖ１＋Ｃｅｌ２×Ｖ２）／（Ｃｅｌ１＋Ｃｅｌ２） （式７）
により算出される値である。なお、電位Ｖ２は、例えば、Ｖｃａｔ＋Ｖｔｈｅｌである。
Ｖｘ＝（Ｃｅｌ１×Ｖ１＋Ｃｅｌ２×Ｖ２）／（Ｃｅｌ１＋Ｃｅｌ２） （式７）
により算出される値である。なお、電位Ｖ２は、例えば、Ｖｃａｔ＋Ｖｔｈｅｌである。
【0142】
電位Ｖｘを構成する各電位のうち、電位Ｖ１は駆動トランジスタＴ２の特性を反映した値であるが、電位Ｖ２は駆動トランジスタＴ２の特性を反映しない値である。さらに、等価容量Ｃｅｌ２の値を等価容量Ｃｅｌ１よりも大きくすることで、駆動トランジスタＴ２の閾値電圧Ｖｔｈが画素回路２０ごとに異なっていても電位Ｖｘに与える影響を小さくすることができる。これにより、駆動トランジスタＴ２の閾値電圧Ｖｔｈの差分に起因する発光開始時間の差を小さくすることが可能となる。
【0143】
図２３を参照しながら、より詳細に説明する。図２３は、本実施の形態に係る画素回路２０における、駆動トランジスタＴ２の閾値電圧バラツキによる発光タイミングのズレを小さくできることを説明するための図である。なお、図２３では、発光部２１及び２４の面積が等しい場合について説明する。換言すると、第一の有機ＥＬ素子ＥＬ１の等価容量Ｃｅｌ１と第二の有機ＥＬ素子ＥＬ２の等価容量Ｃｅｌ２とが等しい場合について説明する。
【0144】
図２３に示すように、閾値電圧Ｖｔｈのバラツキがある場合、時刻ｔ３１から時刻ｔ３３までの間において、当該閾値電圧Ｖｔｈのバラツキに応じて駆動トランジスタＴ２のソース電位Ｖｓは、画素回路２０ごとに差が生じる。時刻ｔ３１から時刻ｔ３３までは、第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２のうち、第一の有機ＥＬ素子ＥＬ１のみが駆動トランジスタＴ２と接続されている状態である。
【0145】
次に、時刻ｔ３３において、スイッチングトランジスタＴ３が導通状態となると、駆動トランジスタＴ２のソース電位Ｖｓが式７に基づいて、電位Ｖ１から電位Ｖｘに変化する。等価容量Ｃｅｌ１及びＣｅｌ２が同じである場合、電位Ｖｘは、電位Ｖ１と電位Ｖ２との中間の電位となる。換言すると、電位Ｖｘは、電位Ｖ１とＶｃａｔ＋Ｖｔｈｅｌとの中間の電位となる。
【0146】
ここで、駆動トランジスタＴ２の閾値電圧Ｖｔｈに応じて、時刻ｔ３３でスイッチングトランジスタＴ３が導通状態としたときの当該駆動トランジスタＴ２のソース電位Ｖｓの上昇量が異なる。
【0147】
時刻ｔ３３における駆動トランジスタＴ２のソース電位Ｖｓは、駆動トランジスタＴ２の閾値電圧Ｖｔｈが相対的に低い方が高い方に比べて高い。時刻ｔ３３において、駆動トランジスタＴ２の閾値電圧Ｖｔｈが相対的に低い方のソース電位Ｖｓは、高い方のソース電位Ｖｓに比べて有機ＥＬ素子が発光を開始する電位（Ｖｃａｔ＋Ｖｔｈｅｌ）に近い。また、第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２が発光する電位は、駆動トランジスタＴ２の閾値電圧Ｖｔｈに関わらず一定であり、例えば、Ｖｃａｔ＋Ｖｔｈｅｌである。
【0148】
閾値電圧Ｖｔｈが相対的に低い駆動トランジスタＴ２を有する画素回路２０では、時刻ｔ３３において、ソース電位Ｖｓが上昇量Δｖ１変化する。上昇量Δｖ１は、等価容量Ｃｅｌ１及びＣｅｌ２が同じである場合、時刻ｔ３３における電位Ｖ１と電位（Ｖｃａｔ＋Ｖｔｈｅｌ）との差分の半分の電位となる。閾値電圧Ｖｔｈが相対的に低い場合、時刻ｔ３３の時点で駆動トランジスタＴ２のソース電位Ｖｓが相対的に高いので、上昇量Δｖ１は小さい。
【0149】
一方、閾値電圧Ｖｔｈが相対的に高い駆動トランジスタＴ２を有する画素回路２０では、時刻ｔ３３において、ソース電位Ｖｓが上昇量Δｖ２変化する。上昇量Δｖ２は、等価容量Ｃｅｌ１及びＣｅｌ２が同じである場合、時刻ｔ３３における電位Ｖ１と電位（Ｖｃａｔ＋Ｖｔｈｅｌ）との差分の半分の電位となる。閾値電圧Ｖｔｈが相対的に高い場合、時刻ｔ３３の時点で駆動トランジスタＴ２のソース電位Ｖｓが相対的に低いので、上昇量Δｖ２は上昇量Δｖ１より大きくなる。電位Ｖｘは、例えば、電位Ｖ１に上昇量Δｖ２を加えた電位である。
【0150】
上記のように、時刻ｔ３３でスイッチングトランジスタＴ３がオンすることで、閾値電圧Ｖｔｈが相対的に高い駆動トランジスタＴ２を有する画素回路２０は、閾値電圧Ｖｔｈが相対的に低い駆動トランジスタＴ２を有する画素回路２０に比べて、駆動トランジスタＴ２のソース電位Ｖｓが大きく上昇する。つまり、駆動トランジスタＴ２の閾値電圧Ｖｔｈのバラツキに起因する発光開始時間の差を小さくすることができる。よって、画素回路２０ごとの発光タイミングの時間差Δｔ２を小さくすることができるので、閾値電圧Ｖｔｈのバラツキにより画素回路２０ごとに発光タイミングが異なってしまい、それが表示ムラとして認識されてしまうことを抑制することができる。
【0151】
なお、上昇量Δｖ２を大きくする、つまり発光タイミングの時間差Δｔ２をより小さくする観点から、スイッチングトランジスタＴ３に接続されている第二の有機ＥＬ素子ＥＬ２の面積は、駆動トランジスタＴ２に接続されている第一の有機ＥＬ素子ＥＬ１の面積よりも大きくすることが望ましい。さらに、スイッチングトランジスタＴ３をオフするタイミングは、当該スイッチングトランジスタＴ３に接続されている第二の有機ＥＬ素子ＥＬ２の第一電極（アノード）の電位に駆動トランジスタＴ２の特性バラツキの影響がでない、タイミングであるとよい。当該タイミングは、例えば、閾値補正動作を開始する前である。また、さらに、スイッチングトランジスタＴ３をオフするタイミングは、当該スイッチングトランジスタＴ３を再びオンした際に、駆動トランジスタＴ２のソース電位Ｖｓを大きく低下させない逆バイアス印加前（例えば、時刻ｔ２２より前）であることが望ましい。
【0152】
このような構成が採用された画素回路２０は、移動度補正動作を高速に行うだけでなく、駆動トランジスタＴ２の閾値電圧バラツキに起因する発光開始時間差のバラツキも小さくすることができる。画素回路２０は、さらに、駆動トランジスタＴ２のサイズを小さくすることができるため発光時における隣接配線からのカップリングノイズの影響を小さくすることが可能となる。その結果、画素回路２０は、スジ又はムラが少ない画質の画像を実現することができる。
【0153】
また、上記のように、１つの画素回路２０内において、有機ＥＬ素子を第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２に分割し、スイッチングトランジスタＴ３を介して駆動トランジスタＴ２のソース電極ｓに接続した第二の有機ＥＬ素子ＥＬ２を設ける。そして、移動度補正期間中にスイッチングトランジスタＴ３をオフし駆動トランジスタサイズを小さくした状態で、移動度補正時の駆動トランジスタＴ２のソース電位Ｖｓの上昇量を大きくすることが可能となる。その結果、移動度補正時間を短くすることができ、スジ又はムラが少ない画質の画像を実現することができる。
【0154】
また、スイッチングトランジスタＴ３をオフするタイミングを閾値補正動作前とし、かつ、当該スイッチングトランジスタＴ３をオンするタイミングを信号書き込み動作後とすることで、画素回路２０ごとの駆動トランジスタＴ２の閾値電圧Ｖｔｈの差分に起因する発光開始時間の差による表示ムラが視認されることを抑制することができるため、スジ又はムラ少ない均一な画質を得ることが可能となる。また、発光期間に対する輝度の線形性が保たれるため、発光Ｄｕｔｙを短くした際でも低階調での黒つぶれが発生しにくい。
【0155】
［３．効果など］
以上のように、本実施の形態に係る画素回路２０は、信号線４１を介して供給された電圧に応じた電流を供給する駆動トランジスタＴ２と、信号線４１と駆動トランジスタＴ２のゲート電極ｇとの間に接続された書き込みトランジスタＴ１と、駆動トランジスタＴ２のソース電極ｓ及びドレイン電極ｄの一方の電極に接続された第一の有機ＥＬ素子ＥＬ１と、駆動トランジスタＴ２の当該一方の電極に接続されたスイッチングトランジスタＴ３と、スイッチングトランジスタＴ３を介して駆動トランジスタＴ２の当該一方の電極に接続された第二の有機ＥＬ素子ＥＬ２とを備える。画素回路２０は、駆動トランジスタＴ２の移動度を補正する移動度補正を行う画素回路である。そして、スイッチングトランジスタＴ３は、信号線４１を介して供給された電圧を書き込む書き込み動作の後にオンし、かつ、駆動トランジスタＴ２の移動度補正を行う動作が開始する前にオフする。なお、第一の有機ＥＬ素子ＥＬ１は、第一の発光素子の一例であり、第二の有機ＥＬ素子ＥＬ２は、第二の発光素子の一例である。
以上のように、本実施の形態に係る画素回路２０は、信号線４１を介して供給された電圧に応じた電流を供給する駆動トランジスタＴ２と、信号線４１と駆動トランジスタＴ２のゲート電極ｇとの間に接続された書き込みトランジスタＴ１と、駆動トランジスタＴ２のソース電極ｓ及びドレイン電極ｄの一方の電極に接続された第一の有機ＥＬ素子ＥＬ１と、駆動トランジスタＴ２の当該一方の電極に接続されたスイッチングトランジスタＴ３と、スイッチングトランジスタＴ３を介して駆動トランジスタＴ２の当該一方の電極に接続された第二の有機ＥＬ素子ＥＬ２とを備える。画素回路２０は、駆動トランジスタＴ２の移動度を補正する移動度補正を行う画素回路である。そして、スイッチングトランジスタＴ３は、信号線４１を介して供給された電圧を書き込む書き込み動作の後にオンし、かつ、駆動トランジスタＴ２の移動度補正を行う動作が開始する前にオフする。なお、第一の有機ＥＬ素子ＥＬ１は、第一の発光素子の一例であり、第二の有機ＥＬ素子ＥＬ２は、第二の発光素子の一例である。
【0156】
これにより、駆動トランジスタＴ２の移動度補正を行う期間は、第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２のうち、第一の有機ＥＬ素子ＥＬ１のみが駆動トランジスタＴ２と接続されている。そのため、移動度補正を行う期間において、駆動トランジスタＴ２を流れる電流は、第一の有機ＥＬ素子ＥＬ１の等価容量Ｃｅｌ１を充電するために使用される。つまり、移動度補正を行う期間において、駆動トランジスタＴ２と接続される有機ＥＬ素子の容量を小さくすることができる。有機ＥＬ素子の容量が小さくなると、移動度補正に要する時間が短くなる。よって、本実施の形態に係る画素回路２０は、移動度補正を高速化することができる。
【0157】
また、画素回路２０が発光する発光期間（書き込む書き込み動作の後の期間）において、スイッチングトランジスタＴ３がオンすることで、発光時における発光輝度の低下を抑制することができる。
【0158】
また、画素回路２０は、第一の発光色の光を発する第一のサブ画素回路と、第一の発光色とは異なる第二の発光色の光を発する第二のサブ画素回路とを有する。そして、スイッチングトランジスタＴ３及び第二の有機ＥＬ素子ＥＬ２は、第一のサブ画素回路及び第二のサブ画素回路のうち第一のサブ画素回路のみに設けられる。
【0159】
これにより、所望の発光色の光を発するサブ画素回路のみにスイッチングトランジスタＴ３が設けられる。画素回路２０において、サブ画素回路のそれぞれにスイッチングトランジスタＴ３が設けられる場合に比べて、回路を構成する素子数が増加することを抑制することができる。
【0160】
また、画素回路２０は、さらに、第一の発光色及び第二の発光色とは異なる第三の発光色の光を発する第三のサブ画素回路を有する。スイッチングトランジスタＴ３及び第二の有機ＥＬ素子ＥＬ２は、第一のサブ画素回路、第二のサブ画素回路、及び、第三のサブ画素回路のうち第一のサブ画素回路のみに設けられる。なお、第一の発光色は、青色であり、第二の発光色は、赤色であり、第三の発光色は、緑色である。
【0161】
これにより、一般的に膜厚が最も薄い青色光を発する有機ＥＬ素子、つまり容量が最も大きい有機ＥＬ素子を有するサブ画素回路にのみ、スイッチングトランジスタＴ３等が設けられる。よって、移動度補正に要する時間が長いサブ画素回路の移動度補正を高速化することができるので、画素回路２０の移動度補正を効果的に高速化することができる。さらに、発光時においてスイッチングトランジスタＴ３をオンすることで有機ＥＬ素子の面積が増えるので、発光時における電流密度を下げることができる。一般的に青色を発する有機ＥＬ素子は他の色を発する有機ＥＬ素子より寿命が短いので、上記のように発光時に電流密度を下げることで、青色を発する有機ＥＬ素子の寿命を延ばすことができる。
【0162】
また、第一のサブ画素回路が有する第一の有機ＥＬ素子ＥＬ１の容量は、第二のサブ画素回路が有する有機ＥＬ素子の容量、及び、第三のサブ画素回路が有する有機ＥＬ素子の容量の一方と等しい。
【0163】
これにより、第二のサブ画素回路及び第三のサブ画素回路の一方と、第一のサブ画素回路との移動度補正に要する時間を等しくすることができるので、移動度補正を行う時間を容易に決定することができる。
【0164】
また、画素回路２０には、駆動トランジスタＴ２の移動度補正を行う動作の前に第一の有機ＥＬ素子ＥＬ１に負バイアスを印加する動作が存在する。そして、スイッチングトランジスタＴ３は、第一の有機ＥＬ素子ＥＬ１に負バイアスが印加される前にオフする。
【0165】
これにより、第二の有機ＥＬ素子ＥＬ２に負バイアスは印加されないので、当該第二の有機ＥＬ素子ＥＬ２のアノード電位が極端に低下することを抑制することができる。非発光期間において、第二の有機ＥＬ素子ＥＬ２のアノード電位を、当該第二の有機ＥＬ素子ＥＬ２がぎりぎり発光しない程度の電位（例えば、Ｖｃａｔ＋Ｖｔｈｅｌ）に維持することができる。そのため、発光時にスイッチングトランジスタＴ３をオンすることで、駆動トランジスタＴ２のソース電位Ｖｓを上昇させることができる。よって、発光期間において、第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２を短期間で発光させることができる。また、画素回路２０ごとに駆動トランジスタＴ２の閾値電圧Ｖｔｈにバラツキがある場合であっても、当該バラツキによる画素回路２０ごとの発光開始タイミングのズレを抑制することができる。
【0166】
また、第二の有機ＥＬ素子ＥＬ２の面積は、第一の有機ＥＬ素子ＥＬ１の面積よりも大きい。
【0167】
これにより、発光時にスイッチングトランジスタＴ３をオンすることで、駆動トランジスタＴ２のソース電位Ｖｓをより上昇させることができる。よって、発光期間において、第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２をより短期間で発光させることができる。また、画素回路２０ごとに駆動トランジスタＴ２の閾値電圧Ｖｔｈにバラツキがある場合であっても、当該バラツキによる画素回路２０ごとの発光開始タイミングのズレをより抑制することができる。
【0168】
また、第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２は、トップエミッション構造である。第一の有機ＥＬ素子ＥＬ１は、光を発する発光部２１と、当該第一の有機ＥＬ素子ＥＬ１のアノード及びＴＦＴ層を接続するコンタクト部２３とを有する。また、第二の有機ＥＬ素子ＥＬ２は、光を発する発光部２４と、当該第二の有機ＥＬ素子ＥＬ２のアノード及びＴＦＴ層を接続するコンタクト部２６とを有する。そして、画素回路２０の平面視において、発光部２１及び２４の間に、コンタクト部２３及び２６が配置されている。
【0169】
なお、発光部２１は、第一の発光部の一例であり、発光部２４は、第二の発光部の一例である。また、コンタクト部２３は、第一のコンタクト部の一例であり、コンタクト部２６は、第二のコンタクト部の一例である。
【0170】
これにより、発光しない部分であるコンタクト部２３及び２６を発光部２１及び２４の間に集めることができる。この状態で、例えば、第一電極（アノード）を形成することで、製造効率を向上させることができる。また、発光部２１及び２４の面積を大きくとることができる。
【0171】
また、第一の発光素子及び第二の発光素子は、有機ＥＬ素子である。例えば、第一の有機ＥＬ素子ＥＬ１は、第一の発光素子の一例であり、第二の有機ＥＬ素子ＥＬ２は、第二の発光素子の一例である。
【0172】
これにより、画素回路２０は、有機ＥＬ素子を発光させるための発光電流が流れる画素回路を有する有機ＥＬ表示装置１に適用される。上記の画素回路２０が、ノイズが発生しやすい発光素子を有する有機ＥＬ表示装置１に適用されることで、表示品位及びセンシング能力を効果的に向上させることができる。
【0173】
また、以上のように、本実施の形態に係る有機ＥＬ表示装置１は、上記の画素回路２０と、信号線４１に電圧（映像信号）を印加する水平セレクタ４０と、書き込みトランジスタＴ１を制御するライトスキャナ６０と、駆動トランジスタＴ２のソース電極ｓ又はドレイン電極ｄに電位を印加する電源スキャナ５０と、スイッチングトランジスタＴ３を制御する切り替えスキャナ７０とを備える。なお、有機ＥＬ表示装置１は、表示装置の一例である。
【0174】
これにより、画素回路２０において駆動トランジスタＴ２の移動度補正を高速化できるため、十分に移動度補正を行うことができる。したがって、有機ＥＬ表示装置１が複数の画素回路２０を備える場合に、複数の画素回路２０における移動度μのバラツキに起因する画像のバラツキ（つまり、不均一性）を低減できる。
【0175】
（実施の形態の変形例）
まずは、本変形例に係る有機ＥＬ表示装置１０１の概略構成について、図２４及び図２５を参照しながら説明する。図２４は、本変形例に係る有機ＥＬ表示装置１０１の概略構成を示す図である。本変形例に係る有機ＥＬ表示装置１０１が備える画素回路１２０は、主に、駆動トランジスタとしてＰチャネルトランジスタを用いている点において、実施の形態に係る画素回路２０と相違する。以降において、本変形例に係る画素回路１２０及び有機ＥＬ表示装置１０１について、実施の形態に係る画素回路２０及び有機ＥＬ表示装置１との相違点を中心に説明する。また、実施の形態に係る画素回路２０及び有機ＥＬ表示装置１と同一又は類似の構成については、画素回路２０及び有機ＥＬ表示装置１と同一の符号を付し、説明を省略又は簡略化する。
まずは、本変形例に係る有機ＥＬ表示装置１０１の概略構成について、図２４及び図２５を参照しながら説明する。図２４は、本変形例に係る有機ＥＬ表示装置１０１の概略構成を示す図である。本変形例に係る有機ＥＬ表示装置１０１が備える画素回路１２０は、主に、駆動トランジスタとしてＰチャネルトランジスタを用いている点において、実施の形態に係る画素回路２０と相違する。以降において、本変形例に係る画素回路１２０及び有機ＥＬ表示装置１０１について、実施の形態に係る画素回路２０及び有機ＥＬ表示装置１との相違点を中心に説明する。また、実施の形態に係る画素回路２０及び有機ＥＬ表示装置１と同一又は類似の構成については、画素回路２０及び有機ＥＬ表示装置１と同一の符号を付し、説明を省略又は簡略化する。
【0176】
図２４に示すように、本変形例に係る有機ＥＬ表示装置１０１は、有機ＥＬ素子を含む複数の画素回路１２０が行列状に２次元配置されて構成される画素アレイ１３０と、水平セレクタ１４０と、電源スキャナ１５０と、ライトスキャナ６０と、切り替えスキャナ１７０とを備える。水平セレクタ１４０、電源スキャナ１５０、ライトスキャナ６０、及び、切り替えスキャナ１７０は、画素アレイ１３０の周辺に配置される駆動回路部（駆動部）である。
【0177】
画素アレイ１３０には、ｍ行ｎ列の画素の配列に対して、行方向（画素行の画素回路１２０の配列方向）に沿って電源線１５１と走査線６１と制御線１７１とが画素行ごとに配線されている。また、画素アレイ１３０には、ｍ行ｎ列の画素の配列に対して、列方向（画素列の画素回路１２０の配列方向）に沿って信号線１４１が画素列毎に配線されている。複数の電源線１５１は、電源スキャナ１５０の対応する画素行の出力端にそれぞれ接続されている。
【0178】
複数の信号線１４１は、水平セレクタ１４０の対応する画素列の出力端にそれぞれ接続されている。複数の電源線１５１は、電源スキャナ１５０の対応する画素行の出力端にそれぞれ接続されている。複数の走査線６１は、ライトスキャナ６０の対応する画素行の出力端にそれぞれ接続されている。複数の制御線１７１は、切り替えスキャナ１７０の対応する画素行の出力端にそれぞれ接続されている。また、複数の制御線１７１は、後述するスイッチングトランジスタ（例えば、図２５に示すスイッチングトランジスタＴ３）のゲート電極にそれぞれ接続されている。
【0179】
水平セレクタ１４０（信号線駆動回路）は、信号線１４１に映像信号を印加する駆動回路である。水平セレクタ１４０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇと基準電位Ｖｏｆｓとを選択的に出力する。ここで、基準電位Ｖｏｆｓは、映像信号の信号電圧Ｖｓｉｇの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）である。
【0180】
水平セレクタ１４０から出力される信号電圧Ｖｓｉｇ及び基準電位Ｖｏｆｓは、信号線１４１を介して画素アレイ１３０の各画素回路１２０に対して、ライトスキャナ６０による走査によって選択された画素行の単位で書き込まれる。すなわち、水平セレクタ１４０は、信号電圧Ｖｓｉｇを行単位で書き込む線順次書き込みの駆動形態を採っている。
【0181】
電源スキャナ１５０（電源供給走査回路）は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ回路等によって構成されている。電源スキャナ１５０は、ライトスキャナ６０による線順次走査に同期して、カソード電位Ｖｃａｔと当該カソード電位Ｖｃａｔよりも高い第三電位Ｖｄｄとを切り替えて電源線１５１に供給する。カソード電位Ｖｃａｔ及び第三電位Ｖｄｄの切り替え（電源電位の切り替え）によって、画素回路１２０の発光及び非発光（消光）の制御が行なわれる。
【0182】
切り替えスキャナ１７０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ回路等によって構成されている。切り替えスキャナ１７０は、画素アレイ１３０の各画素回路１２０への映像信号の信号電圧の書き込みに際して、制御線１７１に対して切り替え走査信号を順次供給することによって画素アレイ１３０の各画素回路１２０を行単位で順番に走査（線順次走査）する。
【0183】
【0184】
図２５に示すように、画素回路１２０は、映像信号に対応する輝度で有機ＥＬ素子ＥＬを発光させる回路であり、第一の有機ＥＬ素子ＥＬ１と、第二の有機ＥＬ素子ＥＬ２と、保持容量Ｃ１と、書き込みトランジスタＴ１と、駆動トランジスタＴ２ａと、スイッチングトランジスタＴ３とを有する。また、画素回路１２０は、さらに、保持容量Ｃ１に参照電圧を印加するための薄膜トランジスタである参照トランジスタ、第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２の第二電極の電位を初期化するための薄膜トランジスタである初期化トランジスタなどを有していてもよい。
【0185】
第一の有機ＥＬ素子ＥＬ１は、実施の形態に係る第一の有機ＥＬ素子ＥＬ１と同様、第一電極及び第二電極を有する発光素子である。図２５に示す例では、第一電極及び第二電極は、それぞれ第一の有機ＥＬ素子ＥＬ１のアノード及びカソードである。
【0186】
第二の有機ＥＬ素子ＥＬ２は、実施の形態に係る第二の有機ＥＬ素子ＥＬ２と同様、第一電極及び第二電極を有する発光素子である。図２５に示す例では、第一電極及び第二電極は、それぞれ第二の有機ＥＬ素子ＥＬ２のアノード及びカソードである。
【0187】
第一の有機ＥＬ素子ＥＬ１の第一電極及び第二の有機ＥＬ素子ＥＬ２の第一電極は、アノード電源線に接続される。アノード電源線には、第一電位Ｖｃｃ（アノード電位）が供給される。本変形例では、第一電位Ｖｃｃは、２０Ｖ程度である。アノード電源線は、全画素回路１２０に対して共通に配線されている。
【0188】
第一の有機ＥＬ素子ＥＬ１の第二電極は、駆動トランジスタＴ２ａのソース電極ｓ及び保持容量Ｃ１に接続される。第一の有機ＥＬ素子ＥＬ１の第二電極は、スイッチングトランジスタＴ３を介さずに、駆動トランジスタＴ２ａのソース電極ｓに接続されている。第一の有機ＥＬ素子ＥＬ１の第二電極は、例えば、駆動トランジスタＴ２ａのソース電極ｓに直接接続されている。第二の有機ＥＬ素子ＥＬ２の第二電極は、スイッチングトランジスタＴ３のソース電極及びドレイン電極の一方に接続されている。第二の有機ＥＬ素子ＥＬ２の第二電極は、スイッチングトランジスタＴ３を介して駆動トランジスタＴ２ａのソース電極ｓに接続されている。
【0189】
保持容量Ｃ１は、電圧を保持するための素子であり、駆動トランジスタＴ２ａのゲート電極ｇとソース電極ｓとの間に接続される。
【0190】
書き込みトランジスタＴ１は、保持容量Ｃ１に映像信号に対応する電圧を印加するための薄膜トランジスタである。書き込みトランジスタＴ１は、映像信号が印加される信号線１４１と、駆動トランジスタＴ２ａのゲート電極ｇとの間に接続される。より具体的には、書き込みトランジスタＴ１のドレイン電極及びソース電極の一方に信号線１４１が接続され、他方に保持容量Ｃ１及び駆動トランジスタＴ２ａのゲート電極ｇが接続される。書き込みトランジスタＴ１のゲート電極には、走査線６１が接続される。書き込みトランジスタＴ１は、例えば、オン信号に従ってオン状態となり、映像信号に対応する電圧を保持容量Ｃ１に保持させる。書き込みトランジスタＴ１として、例えば、Ｎチャネル型のＴＦＴを用いることができるが、書き込みトランジスタＴ１の導電型はこれに限定されない。
【0191】
駆動トランジスタＴ２ａは、第一の有機ＥＬ素子ＥＬ１の第二電極（カソード）、及び、スイッチングトランジスタＴ３を介して第二の有機ＥＬ素子ＥＬ２の第二電極（カソード）と接続され、保持容量Ｃ１に保持された電圧に応じた電流を第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２に供給するＰチャネル型の薄膜トランジスタである。駆動トランジスタＴ２ａのソース電極ｓが、第一の有機ＥＬ素子ＥＬ１の第二電極、及び、スイッチングトランジスタＴ３を介して第二の有機ＥＬ素子ＥＬ２の第二電極に接続され、ドレイン電極ｄが電源線１５１に接続される。電源線１５１には、電源スキャナ１５０からカソード電位Ｖｃａｔ及び第三電位Ｖｄｄが選択的に供給される。
【0192】
なお、有機ＥＬ素子の第二電極の電位及び電源線１５１から供給される電位の関係によっては、駆動トランジスタＴ２ａにおけるソース電極ｓ及びドレイン電極ｄの位置関係は図２５に示す関係から変化し得る。
【0193】
次に、本変形例に係る有機ＥＬ表示装置１０１の回路動作について、図２６を用いて説明する。図２６は、本変形例に係る有機ＥＬ表示装置１０１の回路動作を説明するためのタイミングチャートである。図２６は、書き込みトランジスタＴ１のゲート電極の電位（走査線６１の電位であり、高電位（ＯＮ）又は低電位（ＯＦＦ））、電源線１５１の電位（Ｖｃａｔ又はＶｄｄ）、スイッチングトランジスタＴ３のゲート電極の電位（制御線１７１の電位であり、高電位（ＯＮ）又は低電位（ＯＦＦ））、信号線１４１の電位（Ｖｓｉｇ又はＶｏｆｓ）のそれぞれの変化を示している。本変形例では、電位Ｖｃａｔ及びＶｄｄは、それぞれ、０Ｖ程度及び２５Ｖ程度であり、電位Ｖｏｆｓは、２０Ｖ程度である。
【0194】
（前表示フレームの発光期間）
図２６に示すタイミングチャートにおいて、時刻ｔ４２以前は、前の表示フレームにおける発光期間である。この前表示フレームの発光期間では、電源線１５１の電位がカソード電位Ｖｃａｔであり、また、書き込みトランジスタＴ１が非導通状態である。
図２６に示すタイミングチャートにおいて、時刻ｔ４２以前は、前の表示フレームにおける発光期間である。この前表示フレームの発光期間では、電源線１５１の電位がカソード電位Ｖｃａｔであり、また、書き込みトランジスタＴ１が非導通状態である。
【0195】
このとき、駆動トランジスタＴ２ａは、飽和領域で動作するように設定されている。これにより、時刻ｔ４１より前では、駆動トランジスタＴ２ａのゲートソース間電圧Ｖｇｓに応じた駆動電流Ｉｄｓ（ドレインソース間電流）が、アノード電源線から第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２の両方に供給される。従って、第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２の両方が駆動電流の電流値に応じた輝度で発光する。
【0196】
前表示フレームの発光期間において、時刻ｔ４１で制御線１７１の電位が高電位側から低電位側に遷移する（ＯＮ→ＯＦＦ）ことで、スイッチングトランジスタＴ３は非導通状態となる。これにより、アノード電源線から第二の有機ＥＬ素子ＥＬ２への電流が流れなくなり、当該第二の有機ＥＬ素子ＥＬ２は消光する。
【0197】
スイッチングトランジスタＴ３は、閾値補正を行う動作が開始する前（例えば、時刻ｔ４３より前）に非導通状態となる。スイッチングトランジスタＴ３は、移動度補正を行う動作を開始する前（例えば、時刻ｔ５１より前）に非導通状態となるとも言える。なお、スイッチングトランジスタＴ３は、例えば、非発光期間に亘って非導通状態である。
【0198】
（非発光期間）
時刻ｔ４２になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、電源線１５１の電位がカソード電位Ｖｃａｔから第三電位Ｖｄｄに切り替わる。第三電位Ｖｄｄは、アノード電位Ｖｃｃに対して、第一の有機ＥＬ素子ＥＬ１を消光させることができる程度に十分に高い電位である。
時刻ｔ４２になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、電源線１５１の電位がカソード電位Ｖｃａｔから第三電位Ｖｄｄに切り替わる。第三電位Ｖｄｄは、アノード電位Ｖｃｃに対して、第一の有機ＥＬ素子ＥＬ１を消光させることができる程度に十分に高い電位である。
【0199】
（閾値補正準備期間）
次に、時刻ｔ４３で走査線６１の電位が低電位側から高電位側に遷移する（ＯＦＦ→ＯＮ）ことで、書き込みトランジスタＴ１が導通状態となる。
次に、時刻ｔ４３で走査線６１の電位が低電位側から高電位側に遷移する（ＯＦＦ→ＯＮ）ことで、書き込みトランジスタＴ１が導通状態となる。
【0200】
このとき、水平セレクタ１４０から信号線１４１に対して基準電位Ｖｏｆｓが供給された状態にあるため、駆動トランジスタＴ２ａのゲート電位Ｖｇが基準電位Ｖｏｆｓになる。また、駆動トランジスタＴ２ａのソース電位Ｖｓは、基準電位Ｖｏｆｓよりも十分に高い電位、すなわち、第三電位Ｖｄｄである。
【0201】
このとき、駆動トランジスタＴ２ａのゲートソース間電圧Ｖｇｓは、Ｖｏｆｓ－Ｖｄｄとなる。ここで、Ｖｏｆｓ－Ｖｄｄが駆動トランジスタＴ２ａの閾値電圧Ｖｔｈよりも小さくないと、後述する閾値補正動作を行うことができないため、
Ｖｏｆｓ－Ｖｄｄ＜Ｖｔｈ （式８）
となる電位関係に設定する必要がある。
Ｖｏｆｓ－Ｖｄｄ＜Ｖｔｈ （式８）
となる電位関係に設定する必要がある。
【0202】
このように、駆動トランジスタＴ２ａのゲート電位Ｖｇを基準電位Ｖｏｆｓに固定し、かつ、ソース電位Ｖｓを第三電位Ｖｄｄに固定して初期化する処理が、後述する閾値補正動作を行う前の準備（閾値補正準備）の処理である。従って、基準電位Ｖｏｆｓ及び第三電位Ｖｄｄが、駆動トランジスタＴ２ａのゲート電位Ｖｇ及びソース電位Ｖｓの各初期化電位となる。
【0203】
時刻ｔ４４で走査線６１の電位が高電位側から低電位側に遷移する（ＯＮ→ＯＦＦ）ことで、閾値補正準備期間が終了する。時刻ｔ４３から時刻ｔ４４までが閾値補正準備期間である。
【0204】
（閾値補正期間）
次に、時刻ｔ４５で、書き込みトランジスタＴ１が導通している状態で、電源線１５１の電位が第三電位Ｖｄｄからカソード電位Ｖｃａｔに切り替わると、第一の有機ＥＬ素子ＥＬ１の第二電極が駆動トランジスタＴ２ａのソース電極ｓとなり、駆動トランジスタＴ２ａに電流が流れる。これにより、駆動トランジスタＴ２ａのゲート電位Ｖｇが基準電位Ｖｏｆｓに保たれた状態で閾値補正動作が開始される。すなわち、ゲート電位Ｖｇから駆動トランジスタＴ２ａの閾値電圧｜Ｖｔｈ｜を加えた電位（Ｖｏｆｓ＋｜Ｖｔｈ｜）に向けて駆動トランジスタＴ２ａのソース電位Ｖｓが下降を開始する。
次に、時刻ｔ４５で、書き込みトランジスタＴ１が導通している状態で、電源線１５１の電位が第三電位Ｖｄｄからカソード電位Ｖｃａｔに切り替わると、第一の有機ＥＬ素子ＥＬ１の第二電極が駆動トランジスタＴ２ａのソース電極ｓとなり、駆動トランジスタＴ２ａに電流が流れる。これにより、駆動トランジスタＴ２ａのゲート電位Ｖｇが基準電位Ｖｏｆｓに保たれた状態で閾値補正動作が開始される。すなわち、ゲート電位Ｖｇから駆動トランジスタＴ２ａの閾値電圧｜Ｖｔｈ｜を加えた電位（Ｖｏｆｓ＋｜Ｖｔｈ｜）に向けて駆動トランジスタＴ２ａのソース電位Ｖｓが下降を開始する。
【0205】
ここでは、便宜上、駆動トランジスタＴ２ａのゲート電位Ｖｇの基準電位Ｖｏｆｓ（初期化電位）を基準とし、当該基準電位Ｖｏｆｓから駆動トランジスタＴ２ａの閾値電圧｜Ｖｔｈ｜を加えた電位に向けてソース電位Ｖｓを変化させる動作（処理）を閾値補正動作（閾値補正処理）と呼んでいる。この閾値補正動作が進むと、やがて、駆動トランジスタＴ２ａのゲートソース間電圧Ｖｇｓが駆動トランジスタＴ２ａの閾値電圧Ｖｔｈに収束する。この閾値電圧Ｖｔｈに相当する電圧は、保持容量Ｃ１に保持される。
【0206】
なお、閾値補正動作を行う期間において、電流が保持容量Ｃ１側に流れ、第一の有機ＥＬ素子ＥＬ１側には流れないようにするために、第一の有機ＥＬ素子ＥＬ１がカットオフ状態（ハイインピーダンス状態）となるようにアノード電源線の第一電位Ｖｃｃを設定しておくこととする。
【0207】
次に、時刻ｔ４６で、走査線６１の電位が低電位側に遷移する（ＯＮ→ＯＦＦ）ことで、書き込みトランジスタＴ１が非導通状態となる。書き込みトランジスタＴ１は、時刻ｔ４５から第一期間経過した時刻ｔ４６に非導通状態となる。このとき、駆動トランジスタＴ２ａのゲート電極ｇが信号線１４１から電気的に切り離されることによってフローティング状態になる。しかし、ゲートソース間電圧Ｖｇｓが駆動トランジスタＴ２ａの閾値電圧Ｖｔｈよりも小さいため、電流（ドレインソース間電流Ｉｄｓ）が流れ、駆動トランジスタＴ２ａのゲート、ソース電位はそれぞれ下降する。
【0208】
次に、時刻ｔ４７において、信号線１４１の電位が基準電位Ｖｏｆｓとなっている期間（例えば、基準電位Ｖｏｆｓとなったとき）に書き込みトランジスタＴ１を導通状態として、再度閾値補正動作を開始する。この動作を繰り返すことで、最終的に駆動トランジスタＴ２ａのゲートソース間電圧Ｖｇｓは、閾値電圧Ｖｔｈという値をとる。
【0209】
次に、時刻ｔ４８で、走査線６１の電位が低電位側に遷移する（ＯＮ→ＯＦＦ）ことで、書き込みトランジスタＴ１が非導通状態となる。書き込みトランジスタＴ１は、時刻ｔ４７から第二期間経過した時刻ｔ４８に非導通状態となる。
【0210】
また、時刻ｔ４９から時刻ｔ５０までの期間においても、再度閾値補正動作が行われる。時刻ｔ５０は、閾値補正動作が終了する時刻であり、書き込みトランジスタＴ１が非導通状態となる。時刻ｔ４５から時刻ｔ４６まで、時刻ｔ４７から時刻ｔ４８まで、及び、時刻ｔ４９から時刻ｔ５０までが閾値補正期間である。
【0211】
このように、有機ＥＬ表示装置１０１は、閾値補正動作を書き込み動作及び移動度補正動作とともに行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平期間に亘って分割して閾値補正動作を複数回実行する、いわゆる、分割閾値補正動作を行ってもよい。
【0212】
この分割閾値補正動作によれば、高精細化に伴う多画素化によって１水平期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平期間に亘って十分な時間を確保することができる。従って、１水平期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正動作を確実に実行することができる。なお、閾値補正動作を行う回数は、上記に限定されず、例えば、１回だけであってもよい。
【0213】
（書き込み及び移動度補正期間）
次に、時刻ｔ５１で、信号線１４１の電位が基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わった状態で、走査線６１の電位が高電位側に遷移する（ＯＦＦ→ＯＮ）ことで、書き込みトランジスタＴ１が導通状態になって映像信号の信号電圧Ｖｓｉｇがサンプリングされ、画素回路１２０内に書き込まれる。また、信号電圧Ｖｓｉｇは、映像信号の階調に応じた電圧であり、基準電位Ｖｏｆｓより低い。
次に、時刻ｔ５１で、信号線１４１の電位が基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わった状態で、走査線６１の電位が高電位側に遷移する（ＯＦＦ→ＯＮ）ことで、書き込みトランジスタＴ１が導通状態になって映像信号の信号電圧Ｖｓｉｇがサンプリングされ、画素回路１２０内に書き込まれる。また、信号電圧Ｖｓｉｇは、映像信号の階調に応じた電圧であり、基準電位Ｖｏｆｓより低い。
【0214】
この書き込みトランジスタＴ１による信号電圧Ｖｓｉｇの書き込みにより、駆動トランジスタＴ２ａのゲート電位Ｖｇが信号電圧Ｖｓｉｇになる。このとき、第一の有機ＥＬ素子ＥＬ１は、カットオフ状態にある。従って、映像信号の信号電圧Ｖｓｉｇに応じて電源線１５１から駆動トランジスタＴ２ａに流れる電流（ドレインソース間電流Ｉｄｓ）は、保持容量Ｃ１及び第一の有機ＥＬ素子ＥＬ１の等価容量から流れ出す。これにより、保持容量Ｃ１及び等価容量の放電が開始される。なお、時刻ｔ５１から時刻ｔ５２までの期間では、駆動トランジスタＴ２ａに流れる電流は、第二の有機ＥＬ素子ＥＬ２の等価容量からは流れ出さない。そのため、駆動トランジスタＴ２ａに流れる電流は、保持容量Ｃ１及び第一の有機ＥＬ素子ＥＬ１の等価容量を放電するのに使われる。換言すると、第二の有機ＥＬ素子ＥＬ２の等価容量は、駆動トランジスタＴ２に流れる電流により放電されない。
【0215】
第一の有機ＥＬ素子ＥＬ１の等価容量が放電されることにより、駆動トランジスタＴ２ａのソース電位Ｖｓが時間の経過とともに下降していく。このとき、駆動トランジスタＴ２ａの閾値電圧Ｖｔｈの画素回路１２０ごとのバラツキは閾値補正動作により既にキャンセルされており、駆動トランジスタＴ２ａのドレインソース間電流Ｉｄｓは、当該駆動トランジスタＴ２ａの移動度μに依存したものとなる。これによって、駆動トランジスタＴ２ａのゲートソース間電圧Ｖｇｓは、移動度μを反映して小さくなり一定時間経過後に完全に移動度μを補正するゲートソース間電圧Ｖｇｓとなる。なお、駆動トランジスタＴ２ａの移動度μは、当該駆動トランジスタＴ２ａのチャネルを構成する半導体薄膜の移動度である。
【0216】
本変形例では、信号線１４１に信号電圧Ｖｓｉｇが印加された状態で書き込みトランジスタＴ１が導通する書き込み期間（つまり時刻ｔ５１から時刻ｔ５２までの期間）において、第二の有機ＥＬ素子ＥＬ２が駆動トランジスタＴ２ａと接続されていない。これにより、書き込み及び移動度補正期間において、駆動トランジスタＴ２ａと接続されている有機ＥＬ素子の等価容量を下げることができるので、より短時間でソース電位Ｖｓを下降させることができる。つまり、移動度補正を高速化できる。
【0217】
（発光期間）
次に、時刻ｔ５２で、走査線６１の電位が低電位側に遷移する（ＯＮ→ＯＦＦ）ことで、書き込みトランジスタＴ１が非導通状態となり、書き込み動作が終了する。これにより、駆動トランジスタＴ２ａのゲート電極ｇは、信号線１４１から電気的に切り離されるためにフローティング状態になる。時刻ｔ５１から時刻ｔ５２までが書き込み及び移動度補正期間である。
次に、時刻ｔ５２で、走査線６１の電位が低電位側に遷移する（ＯＮ→ＯＦＦ）ことで、書き込みトランジスタＴ１が非導通状態となり、書き込み動作が終了する。これにより、駆動トランジスタＴ２ａのゲート電極ｇは、信号線１４１から電気的に切り離されるためにフローティング状態になる。時刻ｔ５１から時刻ｔ５２までが書き込み及び移動度補正期間である。
【0218】
時刻ｔ３３において、制御線１７１の電位が低電位側から高電位側に遷移する（ＯＦＦ→ＯＮ）ことで、スイッチングトランジスタＴ３は導通状態となる。スイッチングトランジスタＴ３は、信号書き込み動作が終了し書き込みトランジスタＴ１がオフした後にオンする。この動作により、第二の有機ＥＬ素子ＥＬ２の第二電極がスイッチングトランジスタＴ３を介して駆動トランジスタＴ２ａに接続され、当該駆動トランジスタＴ２ａのソース電位Ｖｓは第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２の等価容量に応じた電位となり、アノード電源線からの電流が流れ、駆動トランジスタＴ２ａのソース電位Ｖｓは電流値に応じて下降し、第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２の両方が発光する。
【0219】
なお、スイッチングトランジスタＴ３は、少なくとも移動度補正が行われている期間オフであればよい。具体的には、スイッチングトランジスタＴ３は、少なくとも時刻ｔ５１から時刻ｔ５２までオフであればよい。また、スイッチングトランジスタＴ３は、例えば、一端オフすると、書き込み動作の後（時刻ｔ５２以降）になるまでオフ状態を維持する。
【0220】
ここで、駆動トランジスタＴ２ａのゲート電極ｇがフローティング状態にあるときは、駆動トランジスタＴ２ａのゲートソース間に保持容量Ｃ１が接続されていることにより、駆動トランジスタＴ２ａのソース電位Ｖｓの変動に連動してゲート電位Ｖｇも変動する。すなわち、駆動トランジスタＴ２ａのソース電位Ｖｓ及びゲート電位Ｖｇは、保持容量Ｃ１に保持されているゲートソース間電圧Ｖｇｓを保持したまま下降する。そして、駆動トランジスタＴ２ａのソース電位Ｖｓは、駆動トランジスタＴ２ａのドレインソース間電流（飽和電流）に応じた第一の有機ＥＬ素子ＥＬ１及び第二の有機ＥＬ素子ＥＬ２の発光電圧まで下降する。
【0221】
ここで、画素回路１２０ごとに駆動トランジスタＴ２ａの閾値電圧Ｖｔｈが異なっていた場合についても、上記実施の形態と同様、発光開始までの時間差による表示ムラを低減することができる。閾値電圧Ｖｔｈが相対的に低い駆動トランジスタＴ２ａを有する画素回路１２０では、時刻ｔ５３において、ソース電位Ｖｓが下降量Δｖ１変化する。また、閾値電圧Ｖｔｈが相対的に高い駆動トランジスタＴ２ａを有する画素回路１２０では、時刻ｔ５３において、駆動トランジスタＴ２ａのソース電位Ｖｓが下降量Δｖ２変化する。閾値電圧Ｖｔｈが相対的に高い場合、時刻ｔ５３の時点で駆動トランジスタＴ２ａのソース電位Ｖｓが相対的に低いので、下降量Δｖ２は下降量Δｖ１より大きくなる。
【0222】
上記のように、時刻ｔ５３でスイッチングトランジスタＴ３がオンすることで、閾値電圧Ｖｔｈが相対的に高い駆動トランジスタＴ２ａを有する画素回路１２０は、閾値電圧Ｖｔｈが相対的に低い駆動トランジスタＴ２ａを有する画素回路１２０に比べて、駆動トランジスタＴ２ａのソース電位Ｖｓが大きく下降する。つまり、駆動トランジスタＴ２ａの閾値電圧Ｖｔｈのバラツキに起因する発光開始時間の差を小さくすることができる。よって、画素回路１２０ごとの発光タイミングの時間差を小さくすることができるので、閾値電圧Ｖｔｈのバラツキにより画素回路１２０ごとに発光タイミングが異なってしまい、それが表示ムラとして認識されてしまうことを抑制することができる。
【0223】
（その他の実施の形態）
以上、本開示に係る画素回路及び有機ＥＬ表示装置について、実施の形態及び変形例（以降において、実施の形態等とも記載する）に基づいて説明してきたが、本開示に係る画素回路及び有機ＥＬ表示装置は、上記実施の形態等に限定されるものではない。実施の形態等における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態等に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本実施の形態に係る画素回路及び有機ＥＬ表示装置を内蔵した各種機器も本開示に含まれる。
以上、本開示に係る画素回路及び有機ＥＬ表示装置について、実施の形態及び変形例（以降において、実施の形態等とも記載する）に基づいて説明してきたが、本開示に係る画素回路及び有機ＥＬ表示装置は、上記実施の形態等に限定されるものではない。実施の形態等における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態等に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本実施の形態に係る画素回路及び有機ＥＬ表示装置を内蔵した各種機器も本開示に含まれる。
【0224】
また、本開示の包括的または具体的な態様は、システム、方法、集積回路、コンピュータプログラムまたはコンピュータ読み取り可能なＣＤ－ＲＯＭなどの記録媒体で実現されてもよい。また、本発明の包括的または具体的な態様は、システム、方法、集積回路、コンピュータプログラムまたは記録媒体の任意な組み合わせで実現されてもよい。
【0225】
また、本開示の一態様は、上述した画素回路及び有機ＥＬ表示装置を駆動する駆動方法として実現されてもよい。画素回路は、信号線を介して供給された電圧に応じた電流を供給する駆動トランジスタと、信号線と駆動トランジスタのゲート電極との間に接続された書き込みトランジスタと、駆動トランジスタに接続された第一の有機ＥＬ素子と、駆動トランジスタに接続されたスイッチングトランジスタと、スイッチングトランジスタを介して駆動トランジスタに接続された第二の有機ＥＬ素子とを備える。また、画素回路は、駆動トランジスタの移動度を補正する移動度補正を行う画素回路である。このような画素回路の駆動方法は、信号線を介して供給された電圧を書き込む書き込み動作の後にスイッチングトランジスタをオンするステップと、駆動トランジスタの移動度補正を行う動作が開始する前にスイッチングトランジスタをオフするステップとを含む。
【産業上の利用可能性】
【0226】
本開示は、例えば、有機ＥＬ素子を用いた画素回路に有用である。
【符号の説明】
【0227】
１、１０１、９０１ 有機ＥＬ表示装置（表示装置）
２０、１２０、９２０ 画素回路
２１ 発光部（第一の発光部）
２２、２５ 第一電極
２３ コンタクト部（第一のコンタクト部）
２４ 発光部（第二の発光部）
２６ コンタクト部（第二のコンタクト部）
３０、１３０、９３０ 画素アレイ
４０、１４０ 水平セレクタ
４１、１４１ 信号線
５０、１５０ 電源スキャナ
５１、１５１ 電源線
６０ ライトスキャナ
６１ 走査線
７０、１７０ 切り替えスキャナ
７１、１７１ 制御線
Ｃ１ 保持容量
Ｃｅｌ、Ｃｅｌ１、Ｃｅｌ２ 等価容量
Ｃｆ 寄生容量
ｄ ドレイン電極
ＥＬ 有機ＥＬ素子
ＥＬ１ 第一の有機ＥＬ素子
ＥＬ２ 第二の有機ＥＬ素子
ｇ ゲート電極
Ｉｄｓ ドレインソース間電流
ｓ ソース電極
Ｔ１ 書き込みトランジスタ
Ｔ２、Ｔ２ａ 駆動トランジスタ
Ｔ３ スイッチングトランジスタ
Ｖｃａｔ カソード電位
Ｖｃｃ 第一電位
Ｖｄｄ 第三電位
Ｖｅｌ、Ｖｓ ソース電位
Ｖｇ ゲート電位
Ｖｇｓ ゲートソース間電圧
Ｖｏｆｓ 基準電位
Ｖｓｉｇ 信号電圧
Ｖｓｓ 第二電位
Ｖｔｈ、Ｖｔｈｅｌ 閾値電圧
μ 移動度
２０、１２０、９２０ 画素回路
２１ 発光部（第一の発光部）
２２、２５ 第一電極
２３ コンタクト部（第一のコンタクト部）
２４ 発光部（第二の発光部）
２６ コンタクト部（第二のコンタクト部）
３０、１３０、９３０ 画素アレイ
４０、１４０ 水平セレクタ
４１、１４１ 信号線
５０、１５０ 電源スキャナ
５１、１５１ 電源線
６０ ライトスキャナ
６１ 走査線
７０、１７０ 切り替えスキャナ
７１、１７１ 制御線
Ｃ１ 保持容量
Ｃｅｌ、Ｃｅｌ１、Ｃｅｌ２ 等価容量
Ｃｆ 寄生容量
ｄ ドレイン電極
ＥＬ 有機ＥＬ素子
ＥＬ１ 第一の有機ＥＬ素子
ＥＬ２ 第二の有機ＥＬ素子
ｇ ゲート電極
Ｉｄｓ ドレインソース間電流
ｓ ソース電極
Ｔ１ 書き込みトランジスタ
Ｔ２、Ｔ２ａ 駆動トランジスタ
Ｔ３ スイッチングトランジスタ
Ｖｃａｔ カソード電位
Ｖｃｃ 第一電位
Ｖｄｄ 第三電位
Ｖｅｌ、Ｖｓ ソース電位
Ｖｇ ゲート電位
Ｖｇｓ ゲートソース間電圧
Ｖｏｆｓ 基準電位
Ｖｓｉｇ 信号電圧
Ｖｓｓ 第二電位
Ｖｔｈ、Ｖｔｈｅｌ 閾値電圧
μ 移動度
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】