ホーム > 特許ランキング > ブリルニクスジャパン株式会社
知財求人 - 知財ポータルサイト「IP Force」
▶ ブリルニクスジャパン株式会社の特許一覧 ▶ 学校法人立命館の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-07-21
(45)【発行日】2023-07-31
(54)【発明の名称】固体撮像装置、固体撮像装置の駆動方法、および電子機器
(51)【国際特許分類】
H04N 25/70 20230101AFI20230724BHJP
H04N 25/76 20230101ALI20230724BHJP
H04N 25/77 20230101ALI20230724BHJP
【ＦＩ】
H04N25/70
H04N25/76
H04N25/77
【請求項の数】
15
(21)【出願番号】P 2019039240
(22)【出願日】2019-03-05
(65)【公開番号】P2020145533
(43)【公開日】2020-09-10
【審査請求日】2022-02-16
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成３０年度、国立研究開発法人新エネルギー・産業技術総合開発機構 ＩｏＴ推進のための横断技術開発プロジェクト 複製不可能デバイスを活用したＩｏＴハードウェアセキュリティ基盤の研究開発委託研究、産業技術力強化法第１９条の適用を受ける特許出願
(73)【特許権者】
【識別番号】514179562
【氏名又は名称】ブリルニクスジャパン株式会社
(73)【特許権者】
【識別番号】593006630
【氏名又は名称】学校法人立命館
(74)【代理人】
【識別番号】110001863
【氏名又は名称】弁理士法人アテンダ国際特許事務所
(72)【発明者】
【氏名】大倉 俊介
(72)【発明者】
【氏名】石川 賢一郎
(72)【発明者】
【氏名】白畑 正芳
(72)【発明者】
【氏名】藤野 毅
(72)【発明者】
【氏名】汐崎 充
(72)【発明者】
【氏名】久保田 貴也
【審査官】鈴木 肇
(56)【参考文献】
【文献】国際公開第２０１６／１６７０７６（ＷＯ，Ａ１）
【文献】特表２０１９－５０５８６０（ＪＰ，Ａ）
【文献】特開２０１８－１１７２６９（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１７／０１０４９４９（ＵＳ，Ａ１）
【文献】大倉 俊介 他，ＣＭＯＳイメージセンサの画素ばらつきを活用したＰＵＦ（ＣＩＳ－ＰＵＦ）の提案（１） －基本コンセプトとシミュレーション検討－，２０１７年 暗号と情報セキュリティシンポジウム（ＳＣＩＳ２０１７），電子情報通信学会，2017年01月27日，1-8
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｎ ２５／７０
Ｈ０４Ｎ ２５／７６
Ｈ０４Ｎ ２５／７７
(57)【特許請求の範囲】
【請求項1】
光電変換機能を有する複数の画素が行列状に配列された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、
ファジー抽出器（Fuzzy Extractor）を含み、前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかに関連付けて固有鍵を含むレスポンスデータを生成するレスポンスデータ生成部と、を有し、
前記ファジー抽出器は、
真性乱数生成モード時に前記読み出し部により前記画素から読み出した画素信号または前記画素部の列出力に対応して配置され、入力される列出力信号を処理する前記読み出し部の列信号処理部から読み出した読み出し信号を用いて真性乱数を生成する真性乱数生成器を含み、前記真性乱数生成器で生成した真性乱数と、初期鍵生成時に取得したレスポンスとしてのばらつき情報とに基づいて初期鍵およびヘルパーデータを生成する初期鍵生成部と、
鍵再生成時に、初期に鍵を生成して得られたヘルパーデータと、鍵再生成時に得られるエラーを含むレスポンスとしてのばらつき情報とに基づいて固有鍵を生成する鍵再生成部と、を含む
固体撮像装置。
【請求項2】
前記画素は、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョン（ＦＤ）と、
前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、
前記フローティングディフュージョンを所定電位にリセットするリセット素子と、を含み、
真性乱数生成モード時に前記読み出し部により前記画素から読み出した画素信号は、
前記リセット素子が導通状態時のＦＤリセットノイズを含む信号、または、
前記リセット素子および前記転送素子が導通状態時のＦＤリセットノイズを含む信号、を含む
請求項１記載の固体撮像装置。
【請求項3】
前記画素部は、一つの前記フローティングディフュージョン、一つの前記ソースフォロワ素子、および一つのリセット素子を複数の前記光電変換素子および前記転送素子で共有する画素共有構造を有する
請求項２記載の固体撮像装置。
【請求項4】
画素アレイ端に画素出力電圧振幅を制限するクリップ回路が配置されている請求項２または３記載の固体撮像装置。
【請求項5】
前記読み出し部は、前記真性乱数生成モード時に前記画素信号または前記読み出し信号の読み出しを複数回行う
請求項１から４のいずれか一に記載の固体撮像装置。
【請求項6】
前記読み出し部は、選択された画素から前記画素信号の読み出しを複数回行う
請求項５記載の固体撮像装置。
【請求項7】
前記読み出し部は、選択された行の複数の画素から前記画素信号の読み出しを行う
請求項５記載の固体撮像装置。
【請求項8】
前記読み出し部は、選択された列の複数の画素から前記画素信号の読み出しを行う
請求項５記載の固体撮像装置。
【請求項9】
前記読み出し部は、前記画素部の少なくとも一つの列出力に対応して配置され、入力される列出力信号を処理する複数の列信号処理部と、
前記画素部の列出力による列出力信号の供給先をシャッフルして、前記列出力に対応して配置された前記列信号処理部と異なる列信号処理部に入力するように切り替え可能なマルチプレクサと、を含む
請求項８記載の固体撮像装置。
【請求項10】
前記真性乱数生成モード時に読み出される画素は、オプティカルブラック領域に配置された画素から選択される請求項２から９のいずれか一に記載の固体撮像装置。
【請求項11】
前記読み出し部の列信号処理部は、前記画素からの読み出し信号を増幅するアンプと、
前記アンプの出力信号をアナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換器と、を含み、
前記読み出し部の列信号処理部から読み出される読み出し信号は、
前記画素の読み出し信号が入力されない状態であって、
前記アンプの出力が入力されない状態での前記ＡＤ変換器の出力信号、または、
前記アンプの出力が入力された状態での前記ＡＤ変換器の出力信号を含む
請求項１記載の固体撮像装置。
【請求項12】
前記真性乱数生成器は、複数の前記画素信号または複数の前記読み出し信号の排他的論理和演算を行う
請求項１から１１のいずれか一に記載の固体撮像装置。
【請求項13】
ファジー抽出器（Fuzzy Extractor）は、前記初期鍵生成部が、
初期鍵生成時に取得したレスポンスとしてのばらつき情報に基づいて初期鍵およびヘルパーデータを生成し、
前記鍵再生成部が、
鍵再生成時に、初期に鍵を生成して得られたヘルパーデータと、鍵再生成時に得られるエラーを含むレスポンスとしてのばらつき情報と、当該鍵再生成時のばらつき情報より予測した信頼度情報とを用いて軟判定を行って固有鍵を生成する
請求項１から１２のいずれか一に記載の固体撮像装置。
【請求項14】
光電変換機能を有する複数の画素が行列状に配列された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、
を含む固体撮像装置の駆動方法であって、
前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかの情報を取得する情報取得ステップと、
ファジー抽出器（Fuzzy Extractor）を適用したファジー抽出ステップを含み、前記情報取得ステップで取得したばらつき情報に関連付けて固有鍵を含むレスポンスデータを生成するレスポンスデータ生成ステップと、を含み、
前記レスポンスデータ生成ステップのファジー抽出ステップは、
真性乱数生成モード時に前記読み出し部により前記画素から読み出した画素信号または前記画素部の列出力に対応して配置され、入力される列出力信号を処理する前記読み出し部の列信号処理部から読み出した読み出し信号を用いて真性乱数を生成する真性乱数生成ステップを含み、前記真性乱数生成ステップで生成した真性乱数と、初期鍵生成時に取得したレスポンスとしてのばらつき情報とに基づいて初期鍵およびヘルパーデータを生成する初期鍵生成ステップと、
鍵再生成時に、初期に鍵を生成して得られたヘルパーデータと、鍵再生成時に得られるエラーを含むレスポンスとしてのばらつき情報とに基づいて固有鍵を生成する鍵再生成ステップと、を含む
固体撮像装置の駆動方法。
【請求項15】
固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置は、
光電変換機能を有する複数の画素が行列状に配列された画素部と、
前記画素部から画素信号の読み出しを行う読み出し部と、
ファジー抽出器（Fuzzy Extractor）を含み、前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかに関連付けて固有鍵を含むレスポンスデータを生成するレスポンスデータ生成部と、を有し、
前記ファジー抽出器は、
真性乱数生成モード時に前記読み出し部により前記画素から読み出した画素信号または前記画素部の列出力に対応して配置され、入力される列出力信号を処理する前記読み出し部の列信号処理部から読み出した読み出し信号を用いて真性乱数を生成する真性乱数生成器を含み、前記真性乱数生成器で生成した真性乱数と、初期鍵生成時に取得したレスポンスとしてのばらつき情報とに基づいて初期鍵およびヘルパーデータを生成する初期鍵生成部と、
鍵再生成時に、初期に鍵を生成して得られたヘルパーデータと、鍵再生成時に得られるエラーを含むレスポンスとしてのばらつき情報とに基づいて固有鍵を生成する鍵再生成部と、を含む
電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、固体撮像装置、固体撮像装置の駆動方法、および電子機器に関するものである。
【背景技術】
【0002】
光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
【0003】
このように、様々な分野の光撮像に利用されるＣＭＯSイメージセンサの市場規模は大きく、今後も車載カメラをはじめとする搭載アプリケーションの増加により需要が伸びることが予想される。
【0004】
そして、近年、身の回りのあらゆるモノをインターネットに接続するＩｏＴ(Internet of Things)が大きく注目を集めている。ＩｏＴによって得られたデータが、インターネットを通じてクラウド側の計算機に収集され、解析された結果を再びＩｏＴ側に情報として伝えることが可能になっている。
たとえば、完全自動運転などを実現する場合の車載センサもＩｏＴとみなすことができ、取得データの改ざんは事故など重大な被害を生じるおそれがある。
たとえば、完全自動運転などを実現する場合の車載センサもＩｏＴとみなすことができ、取得データの改ざんは事故など重大な被害を生じるおそれがある。
【0005】
このように、ＩｏＴ時代の情報の入り口であるＩｏＴセンサのセキュリティを高めることが重要になってくる。ＩｏＴセンサのセキュリティを高める要件としては、まずは不正なセンサが接続されていないこと、次の段階として、センサで取得されたデータが改ざんされていないことを確認する手段が必要となる。
従来の暗号技術ではデジタル化されたマイコンチップ以降の信号は守られているが、センサチップから出てくる直後の信号が必ずしも守られていない。その理由は、部品としてのセンサ単体には低コストが求められ、余分な回路となるセキュリティ技術が普及していないためである。
従来の暗号技術ではデジタル化されたマイコンチップ以降の信号は守られているが、センサチップから出てくる直後の信号が必ずしも守られていない。その理由は、部品としてのセンサ単体には低コストが求められ、余分な回路となるセキュリティ技術が普及していないためである。
【0006】
一方、ＬＳＩのセキュリティ技術としてＰＵＦ (Physically Unclonable Function；物理複製困難関数)と呼ばれる技術が近年注目を集めている。ＰＵＦは半導体におけるばらつきを物理特徴量として抽出し、デバイス固有の出力を得る技術である。
また、半導体デバイスにおいてＰＵＦとは、製造時に発生するトランジスタのしきい値のばらつきなどにより起こる微小な性能のずれを抽出し、固有のＩＤとして出力する回路である。
このＰＵＦで発生させた固有ＩＤを用いてデバイスを認証したり、取得データに真正性を確保するためのメッセージ認証符号（ＭＡＣ）を付与したりすることで情報の改ざんを防止できる。
また、半導体デバイスにおいてＰＵＦとは、製造時に発生するトランジスタのしきい値のばらつきなどにより起こる微小な性能のずれを抽出し、固有のＩＤとして出力する回路である。
このＰＵＦで発生させた固有ＩＤを用いてデバイスを認証したり、取得データに真正性を確保するためのメッセージ認証符号（ＭＡＣ）を付与したりすることで情報の改ざんを防止できる。
【0007】
以上のような状況において、ＣＭＯＳイメージセンサ(ＣＩＳ)に余分な回路を追加せず、ＣＩＳの画素ばらつきを取り出し、それを個体固有の情報として利用することでセキュリティ機能をもたせられるＣＭＯＳイメージセンサＰＵＦ(ＣＩＳ-ＰＵＦ)が提案されている。
【0008】
たとえば、非特許文献１および２には、センサのデバイス認証と画像データの改ざんを防止する対策として、ＣＭＯＳイメージセンサにおける画素ばらつき情報からＰＵＦの固有ＩＤを生成するＣＭＯＳイメージセンサＰＵＦ(ＣＩＳ-ＰＵＦ)が提案されている。
【0009】
これらのＣＩＳ-ＰＵＦではＰＵＦレスポンスを生成する際に、画素トランジスタのばらつきに相当する複数ビット、たとえば１２ビットのデジタル値（Ｖｏｕｔ）を出力し，隣接するトランジスタのしきい値電圧の大小関係より１／０のレスポンスを得る。
大小比較する画素トランジスタの値Ｖｏｕｔの差が大きい場合は、ノイズや温度・電圧などの環境条件が変動しても、しきい値電圧の大小関係は反転しないため、安定なビットであることが判断できる。
大小比較する画素トランジスタの値Ｖｏｕｔの差が大きい場合は、ノイズや温度・電圧などの環境条件が変動しても、しきい値電圧の大小関係は反転しないため、安定なビットであることが判断できる。
【0010】
なお、ＰＵＦレスポンス生成時に、レスポンス中で、エラービットになりやすいビットを予測できる性質は、従来典型的なＰＵＦとして提案されている（非特許文献３，４参照）。
【先行技術文献】
【特許文献】
【0011】
【文献】大倉，名倉，白畑，汐崎，久保田，石川，高柳，藤野,“CMOSイメージセンサの画素ばらつきを活用した PUF(CIS-PUF) の提案 (1) ‐基本コンセプトとシミュレーション検討‐”,2017年暗号と情報セキュリティシンポジウム(SCIS2017),3C4-4,2017.
【文献】名倉，大倉，白畑，汐崎，久保田，石川，高柳，藤野,“CMOSイメージセンサの画素ばらつきを活用した PUF(CIS-PUF) の提案 (2) ‐実データによるPUF性能評価‐”, 2017年暗号と情報セキュリティシンポジウム(SCIS2017),3C4-5,2017.
【文献】D. Lim，J. W. Lee, B. Gassend, G. E. Suh, M. van Dijk, S. Devadas, “Extracting secret keys from integrated circuits”, IEEE Trans. on VLSI System，vol 13，no. 10，pp.1200-1205，2005.
【文献】G.E. Suh，S. Devadas，“Physical Unclonable Functions for Device Authentication and Secret Key Generation”DAC’07，pp.9-14，2007.
【文献】Y. Dodis, R. Ostrovsky, L. Reyzin, and A. Smith, "Fuzzy Extractors: How to Generate Strong Keys from Biometrics and Other Noizy Data," LNCS 3027, pp.523- 540, 2004.
【発明の概要】
【発明が解決しようとする課題】
【0012】
ところで、デバイス個体固有のばらつきをセキュリティに利用するＰＵＦの応用としてチャレンジおよびレスポンス認証（Challenge & Response(CR認証)）と暗号鍵（固有鍵）生成の利用がある。
【0013】
ＰＵＦのレスポンスにはノイズによるエラ－がつきものであり、前者のＣＲ認証ではエラーを考慮し、一致しないビットをある程度許容する閾値を設け認証する方法が取られている。
一方、後者の暗号鍵生成ではビットエラ－が許されず、初期鍵生成以降、同じ鍵を生成する(再生成)にはエラ－を除去する技術が必要となる。
一方、後者の暗号鍵生成ではビットエラ－が許されず、初期鍵生成以降、同じ鍵を生成する(再生成)にはエラ－を除去する技術が必要となる。
【0014】
この鍵生成およびエラーを除去する技術として、ファジー抽出器（Fuzzy Extractor）が提案されている（たとえば非特許文献５参照）。
【0015】
ファジー抽出器では、疑似乱数およびＰＵＦレスポンスに基づいて暗号鍵が生成され、ランダムノイズは除去される。
【0016】
しかしながら、疑似乱数はランダム性に限界があり、リプレイ攻撃に対して脆弱である。このため、ファジー抽出器には真の乱数生成器が必要となるが既存の真性乱数生成器では高コストとなるという不利益がある。
【0017】
本発明は、低コストで高いランダム性を有する真性乱数を生成することが可能で、ひいては画像の改ざん、ねつ造を確実に防止することが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。
【課題を解決するための手段】
【0018】
本発明の第１の観点の固体撮像装置は、光電変換機能を有する複数の画素が行列状に配列された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、ファジー抽出器（Fuzzy Extractor）を含み、前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかに関連付けて固有鍵を含むレスポンスデータを生成するレスポンスデータ生成部と、を有し、前記ファジー抽出器は、真性乱数生成モード時に前記読み出し部により前記画素から読み出した画素信号または前記画素部の列出力に対応して配置され、入力される列出力信号を処理する前記読み出し部の列信号処理部から読み出した読み出し信号を用いて真性乱数を生成する真性乱数生成器を含み、前記真性乱数生成器で生成した真性乱数と、初期鍵生成時に取得したレスポンスとしてのばらつき情報とに基づいて初期鍵およびヘルパーデータを生成する初期鍵生成部と、鍵再生成時に、初期に鍵を生成して得られたヘルパーデータと、鍵再生成時に得られるエラーを含むレスポンスとしてのばらつき情報とに基づいて固有鍵を生成する鍵再生成部と、を含む。
【0019】
本発明の第２の観点は、光電変換機能を有する複数の画素が行列状に配列された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、を含む固体撮像装置の駆動方法であって、前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかの情報を取得する情報取得ステップと、ファジー抽出器（Fuzzy Extractor）を適用したファジー抽出ステップを含み、前記情報取得ステップで取得したばらつき情報に関連付けて固有鍵を含むレスポンスデータを生成するレスポンスデータ生成ステップと、を含み、前記レスポンスデータ生成ステップのファジー抽出ステップは、真性乱数生成モード時に前記読み出し部により前記画素から読み出した画素信号または前記画素部の列出力に対応して配置され、入力される列出力信号を処理する前記読み出し部の列信号処理部から読み出した読み出し信号を用いて真性乱数を生成する真性乱数生成ステップを含み、前記真性乱数生成ステップで生成した真性乱数と、初期鍵生成時に取得したレスポンスとしてのばらつき情報とに基づいて初期鍵およびヘルパーデータを生成する初期鍵生成ステップと、鍵再生成時に、初期に鍵を生成して得られたヘルパーデータと、鍵再生成時に得られるエラーを含むレスポンスとしてのばらつき情報とに基づいて固有鍵を生成する鍵再生成ステップと、を含む。
【0020】
本発明の第３の観点の電子機器は、固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、光電変換機能を有する複数の画素が行列状に配列された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、ファジー抽出器（Fuzzy Extractor）を含み、前記画素のばらつき情報および前記読み出し部のばらつき情報の少なくともいずれかに関連付けて固有鍵を含むレスポンスデータを生成するレスポンスデータ生成部と、を有し、前記ファジー抽出器は、真性乱数生成モード時に前記読み出し部により前記画素から読み出した画素信号または前記画素部の列出力に対応して配置され、入力される列出力信号を処理する前記読み出し部の列信号処理部から読み出した読み出し信号を用いて真性乱数を生成する真性乱数生成器を含み、前記真性乱数生成器で生成した真性乱数と、初期鍵生成時に取得したレスポンスとしてのばらつき情報とに基づいて初期鍵およびヘルパーデータを生成する初期鍵生成部と、鍵再生成時に、初期に鍵を生成して得られたヘルパーデータと、鍵再生成時に得られるエラーを含むレスポンスとしてのばらつき情報とに基づいて固有鍵を生成する鍵再生成部と、を含む。
【発明の効果】
【0021】
本発明によれば、低コストで高いランダム性を有する真性乱数を生成することが可能で、ひいては画像の改ざん、ねつ造を確実に防止することが可能となる。
【図面の簡単な説明】
【0022】
【図1】本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
【図2】チャレンジおよびレスポンス認証（Challenge & Response(CR認証)）システムの概要について説明するための図である。
【図3】本実施形態に係る画素の一例を示す回路図である。
【図4】本発明の実施形態に係る固体撮像装置の画素部の列出力の読み出し系の構成例を説明するための図である。
【図5】本実施形態に係る暗号化処理系であるレスポンス生成部の全体的な概要を示すブロック図である。
【図7】本第１の実施形態に係る鍵生成部の固有鍵出力部に適用可能なファジー抽出器の構成例を示す図である。
【図8】本実施形態に係る真性乱数生成器が、真性乱数を生成するときに適用する画素から読み出した画素信号、および、読み出し部の列信号処理部から読み出される読み出し信号を説明するための図である。
【図9】真の乱数の発生に画素から読み出した画素信号を用いる場合の画素信号の読み出し方法等を説明するための図である。
【図10】画素信号読み出し時の画素出力分布、モジュロ演算器の出力例を示す図である。
【図11】２画素の出力画素信号をＸＯＲ（排他的論理和）演算を行うことにより、ランダム性を改善することができる例を示す図である。
【図12】真の乱数の発生に読み出し部の列信号処理部のアンプおよびＡＤＣから読み出される読み出し信号の読み出し方法等を説明するための図である。
【図13】真の乱数の発生に読み出し部の列信号処理部のＡＤＣのみから読み出される読み出し信号の読み出し方法等を説明するための図である。
【図14】本第１の実施形態に係る画素共有構造を有する画素部および列毎に配置された列読出し回路の概要を示す図である。
【図18】本第２の実施形態に係る鍵生成部の固有鍵出力部に適用可能なファジー抽出器の構成例を示す図である。
【図19】ＣＭＯＳイメージセンサＰＵＦ(ＣＩＳ-ＰＵＦ)のＰＵＦレスポンスとしてのばらつき情報における安定ビットの出力ペアと不安定ビットの出力ペアのヒストグラムを示す図である。
【図23】本第２の実施形態に係る信頼度を予測して設定する方法をより具体的に説明するための図である。
【図24】本第２の実施形態に係る第２の信頼度設定方法を説明するための第１の図である。
【図25】本第２の実施形態に係る第２の信頼度設定方法を説明するための第２の図である。
【図26】本第２の実施形態に係る第１の信頼度設定方法および第２の信頼度設定方法、並びに、比較例としての一般的な硬判定ファジー抽出器を用いた判定方法の信頼度と第１の差ΔVoutgetとの関係を示す図である。
【図27】信頼度を利用して判定を行う相関復号について説明するための図である。
【図28】エラービットの計測結果を示す図である。
【図29】本実施形態に係る第１の信頼度設定方法および第２の信頼度設定方法、並びに、比較例としての一般的な硬判定ファジー抽出器を用いた判定方法のエラー訂正能力について示す図である。
【図30】本発明の実施形態に係る固体撮像装置が適用される電子機器の構成の一例を示す図である。
【発明を実施するための形態】
【0023】
以下、本発明の実施形態を図面に関連付けて説明する。
【0024】
【0025】
この固体撮像装置１０は、図１に示すように、撮像部としての画素部２０、垂直走査回路（行走査回路）３０、読み出し回路（列（カラム）読み出し回路）４０、水平走査回路（列走査回路）５０、タイミング制御回路６０、および信号処理回路７０を主構成要素として有している。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、水平走査回路５０、およびタイミング制御回路６０により画素信号の読み出し部９０が構成される。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、水平走査回路５０、およびタイミング制御回路６０により画素信号の読み出し部９０が構成される。
【0026】
本実施形態に係る固体撮像装置１０は、センサのデバイス認証と画像データの改ざんを防止する対策として、ＣＭＯＳイメージセンサにおける画素ばらつきからＰＵＦの固有ＩＤを生成するＣＭＯＳイメージセンサＰＵＦ（ＣＩＳ-ＰＵＦ)として形成されている。
固体撮像装置１０は、ＣＩＳ-ＰＵＦではＰＵＦのレスポンス（以下、ＰＵＦレスポンスという場合もある）を生成する際に、画素のばらつき情報および読み出し部のばらつき情報のうちの少なくともいずれか一方に関連付けて固有鍵を含むレスポンスデータを生成することが可能に構成される。
固体撮像装置１０は、ＣＩＳ-ＰＵＦではＰＵＦのレスポンス（以下、ＰＵＦレスポンスという場合もある）を生成する際に、画素のばらつき情報および読み出し部のばらつき情報のうちの少なくともいずれか一方に関連付けて固有鍵を含むレスポンスデータを生成することが可能に構成される。
【0027】
このように、本実施形態に係るＣＩＳ－ＰＵＦは、ＣＭＯＳイメージセンサの画素ばらつきおよび読み出し部のばらつき情報のうちの少なくともいずれか一方を抽出しＰＵＦに応用したものである。
本来、画素ばらつきの多くはＣＤＳ回路によって除去されるが、本実施形態に係るＣＩＳ-ＰＵＦはＣＤＳ回路を動作させて撮影する通常の撮像モード（通常動作モード）と、ＣＤＳ回路を動作させずに撮影するセキュリティモード（ＰＵＦモードあるいはレスポンス作成モードＭＤＲ）と、を有している。
さらに、本実施形態に係る固体撮像装置１０は、画素のＦＤリセットノイズの読み出し信号（情報）により真性乱数を生成する真性乱数生成モードＭＴＲＧを有している。
本来、画素ばらつきの多くはＣＤＳ回路によって除去されるが、本実施形態に係るＣＩＳ-ＰＵＦはＣＤＳ回路を動作させて撮影する通常の撮像モード（通常動作モード）と、ＣＤＳ回路を動作させずに撮影するセキュリティモード（ＰＵＦモードあるいはレスポンス作成モードＭＤＲ）と、を有している。
さらに、本実施形態に係る固体撮像装置１０は、画素のＦＤリセットノイズの読み出し信号（情報）により真性乱数を生成する真性乱数生成モードＭＴＲＧを有している。
【0028】
そして、本実施形態に係る固体撮像装置１０は、レスポンスデータ生成部において、ファジー抽出器（Fuzzy Extractor）を適用し、安定なレスポンスを生成する方法として、画素トランジスタのばらつきに相当する複数ビット、たとえば１２ビットのデジタル値Ｖｏｕｔを有効に活用する方法が採用される。
【0029】
本第１の実施形態に係るファジー抽出器は、基本的に、真性乱数生成モード時に読み出し部９０により画素から読み出した画素信号または画素部２０の列出力に対応して配置され、入力される列出力信号を処理する読み出し部の列信号処理部から読み出した読み出し信号を用いて低コストで高いランダム性を有する真性乱数を生成することが可能な真性乱数生成器を含み、真性乱数生成器で生成した真性乱数と、初期鍵生成時に取得したレスポンスとしてのばらつき情報とに基づいて初期鍵およびヘルパーデータを生成する初期鍵生成部と、鍵再生成時に、初期に鍵を生成して得られたヘルパーデータと、鍵再生成時に得られるエラーを含むレスポンスとしてのばらつき情報とに基づいて固有鍵を生成する鍵再生成部と、を含んで構成される。
【0030】
また、ＣＩＳ-ＰＵＦは画素のアドレスをチャレンジ(Challenge)とし、所定の手順で生成した１／０データをレスポンス(Response)とするＰＵＦである。
ここで、デバイス個体固有のばらつきをセキュリティに利用するＰＵＦの応用としてのチャレンジおよびレスポンス認証（Challenge & Response(CR認証)）の概要について説明する。
ここで、デバイス個体固有のばらつきをセキュリティに利用するＰＵＦの応用としてのチャレンジおよびレスポンス認証（Challenge & Response(CR認証)）の概要について説明する。
【0031】
図２は、チャレンジおよびレスポンス認証（Challenge & Response(CR認証)）システムの概要について説明するための図である。
【0032】
図２のＣＲ認証システム１００は、本実施形態に係る固体撮像装置１０を搭載したＣＩＳ－ＰＵＦチップ２００、およびマイクロコンピュータ（以下、マイコンという）３００を含んで構成されている。
【0033】
このＣＩＳ-ＰＵＦを用いたＣＲ認証システム１００においては、初めに認証側のマイコン３００がＣＩＳ－ＰＵＦチップ２００に対してＰＵＦモードコマンドを送信する（ステップＳＴ１）。
これを受けてＣＩＳ－ＰＵＦチップ２００はＰＵＦモードで撮影を行いＰＵＦモード画像を得る。
次に、マイコン３００は乱数発生器（ＲＮＧ）３０１によりどの画素を使用してＩＤを生成するかを乱数で決定し、そのアドレス指定をチャレンジ情報としてＣＩＳ－ＰＵＦチップ２００に送信する（ステップＳＴ２）。
ＣＩＳ－ＰＵＦチップ２００は受け取ったアドレス指定に従ってＰＵＦモード画像を切り出し、１/０データを生成する。ＣＩＳ－ＰＵＦチップ２００は、このＩＤをチャレンジに対するレスポンスとしてマイコン３００に送信する（ステップＳＴ３）。
マイコン３００は事前に登録しておいた１/０データから指定したアドレスのＩＤを切り出し、ＣＩＳ－ＰＵＦチップ２００から受け取ったＩＤと比較する。ＩＤが一致すれば認証成功となる（ステップＳＴ４）。
これを受けてＣＩＳ－ＰＵＦチップ２００はＰＵＦモードで撮影を行いＰＵＦモード画像を得る。
次に、マイコン３００は乱数発生器（ＲＮＧ）３０１によりどの画素を使用してＩＤを生成するかを乱数で決定し、そのアドレス指定をチャレンジ情報としてＣＩＳ－ＰＵＦチップ２００に送信する（ステップＳＴ２）。
ＣＩＳ－ＰＵＦチップ２００は受け取ったアドレス指定に従ってＰＵＦモード画像を切り出し、１/０データを生成する。ＣＩＳ－ＰＵＦチップ２００は、このＩＤをチャレンジに対するレスポンスとしてマイコン３００に送信する（ステップＳＴ３）。
マイコン３００は事前に登録しておいた１/０データから指定したアドレスのＩＤを切り出し、ＣＩＳ－ＰＵＦチップ２００から受け取ったＩＤと比較する。ＩＤが一致すれば認証成功となる（ステップＳＴ４）。
【0034】
以下、固体撮像装置１０の各部の構成および機能の概要、特に、画素部２０の構成および機能等について説明する。
その後、本実施形態の固体撮像装置１０の特徴的な構成、機能について、固有鍵の生成、並びに固有鍵を含む識別データと画像データの一体化を行ってレスポンスデータを作成する、いわゆる暗号化処理であるレスポンスデータ作成処理を中心に説明する。
より具体的には、レスポンスデータ生成部において、安定なレスポンスを生成するために、真性乱数発生器を含むファジー抽出器（Fuzzy Extractor）を適用し、安定なレスポンスを生成する方法として、画素トランジスタのばらつきに相当する１２ビットのデジタル値Ｖｏｕｔを有効に活用する。
また、第２の実施形態として、ＰＵＦレスポンスビットの信頼度情報を取得し、取得した信頼度情報を軟判定ファジー抽出器（鍵再生成部）に応用している具体的な方法等について詳述する。また、実データを使ってファジー抽出器における軟判定の訂正能力について考察した結果について述べる。
その後、本実施形態の固体撮像装置１０の特徴的な構成、機能について、固有鍵の生成、並びに固有鍵を含む識別データと画像データの一体化を行ってレスポンスデータを作成する、いわゆる暗号化処理であるレスポンスデータ作成処理を中心に説明する。
より具体的には、レスポンスデータ生成部において、安定なレスポンスを生成するために、真性乱数発生器を含むファジー抽出器（Fuzzy Extractor）を適用し、安定なレスポンスを生成する方法として、画素トランジスタのばらつきに相当する１２ビットのデジタル値Ｖｏｕｔを有効に活用する。
また、第２の実施形態として、ＰＵＦレスポンスビットの信頼度情報を取得し、取得した信頼度情報を軟判定ファジー抽出器（鍵再生成部）に応用している具体的な方法等について詳述する。また、実データを使ってファジー抽出器における軟判定の訂正能力について考察した結果について述べる。
【0035】
（画素並びに画素部２０の基本的な構成）
画素部２０は、フォトダイオード（光電変換素子）と画素内アンプとを含む複数の画素がｎ行×ｍ列の２次元の行列状（マトリクス状）に配列されている。
画素部２０は、フォトダイオード（光電変換素子）と画素内アンプとを含む複数の画素がｎ行×ｍ列の２次元の行列状（マトリクス状）に配列されている。
【0036】
図３は、本実施形態に係る画素の一例を示す回路図である。
【0037】
この画素ＰＸＬは、たとえば光電変換素子であるフォトダイオード（ＰＤ）を有する。
そして、このフォトダイオードＰＤに対して、転送トランジスタＴＧ－Ｔｒ、リセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワトランジスタＳＦ－Ｔｒ、および選択トランジスタＳＥＬ－Ｔｒをそれぞれ一つずつ有する。
そして、このフォトダイオードＰＤに対して、転送トランジスタＴＧ－Ｔｒ、リセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワトランジスタＳＦ－Ｔｒ、および選択トランジスタＳＥＬ－Ｔｒをそれぞれ一つずつ有する。
【0038】
フォトダイオードＰＤは、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがｐ型トランジスタであっても構わない。
また、本実施形態は、後で例示するように、複数のフォトダイオード間で、リセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワトランジスタＳＦ－Ｔｒ、および選択トランジスタＳＥＬ－Ｔｒの各トランジスタを共有している場合にも有効であり、また、選択トランジスタを有していない３トランジスタ（３Ｔｒ）画素を採用している場合にも有効である。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがｐ型トランジスタであっても構わない。
また、本実施形態は、後で例示するように、複数のフォトダイオード間で、リセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワトランジスタＳＦ－Ｔｒ、および選択トランジスタＳＥＬ－Ｔｒの各トランジスタを共有している場合にも有効であり、また、選択トランジスタを有していない３トランジスタ（３Ｔｒ）画素を採用している場合にも有効である。
【0039】
転送トランジスタＴＧ－Ｔｒは、フォトダイオードＰＤとフローティングディフュージョンＦＤ（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ；浮遊拡散層）の間に接続され、制御信号ＴＧを通じて制御される。
転送トランジスタＴＧ－Ｔｒは、制御信号ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換された電子をフローティングディフュージョンＦＤに転送する。
転送トランジスタＴＧ－Ｔｒは、制御信号ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換された電子をフローティングディフュージョンＦＤに転送する。
【0040】
リセットトランジスタＲＳＴ－Ｔｒは、電源線ＶＲｓｔとフローティングディフュージョンＦＤの間に接続され、制御信号ＲＳＴを通じて制御される。
なお、リセットトランジスタＲＳＴ－Ｔｒは、電源線ＶＤＤとフローティングディフュージョンＦＤの間に接続され、制御信号ＲＳＴを通じて制御されるように構成してもよい。
リセットトランジスタＲＳＴ－Ｔｒは、制御信号ＲＳＴがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源線ＶＲｓｔ（またはＶＤＤ）の電位にリセットする。
なお、リセットトランジスタＲＳＴ－Ｔｒは、電源線ＶＤＤとフローティングディフュージョンＦＤの間に接続され、制御信号ＲＳＴを通じて制御されるように構成してもよい。
リセットトランジスタＲＳＴ－Ｔｒは、制御信号ＲＳＴがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源線ＶＲｓｔ（またはＶＤＤ）の電位にリセットする。
【0041】
ソースフォロワトランジスタＳＦ－Ｔｒと選択トランジスタＳＥＬ－Ｔｒは、電源線ＶＤＤと垂直信号線ＬＳＧＮの間に直列に接続されている。
ソースフォロワトランジスタＳＦ－ＴｒのゲートにはフローティングディフュージョンＦＤが接続され、選択トランジスタＳＥＬ－Ｔｒは制御信号ＳＥＬを通じて制御される。
選択トランジスタＳＥＬ－Ｔｒは、制御信号ＳＥＬがＨの期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ－ＴｒはフローティングディフュージョンＦＤの電位に応じた列出力アナログ信号ＶＳＬを垂直信号線ＬＳＧＮに出力する。
これらの動作は、たとえば転送トランジスタＴＧ－Ｔｒ、リセットトランジスタＲＳＴ－Ｔｒ、および選択トランジスタＳＥＬ－Ｔｒの各ゲートが行単位で接続されていることから、１行分の各画素について同時並列的に行われる。
ソースフォロワトランジスタＳＦ－ＴｒのゲートにはフローティングディフュージョンＦＤが接続され、選択トランジスタＳＥＬ－Ｔｒは制御信号ＳＥＬを通じて制御される。
選択トランジスタＳＥＬ－Ｔｒは、制御信号ＳＥＬがＨの期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ－ＴｒはフローティングディフュージョンＦＤの電位に応じた列出力アナログ信号ＶＳＬを垂直信号線ＬＳＧＮに出力する。
これらの動作は、たとえば転送トランジスタＴＧ－Ｔｒ、リセットトランジスタＲＳＴ－Ｔｒ、および選択トランジスタＳＥＬ－Ｔｒの各ゲートが行単位で接続されていることから、１行分の各画素について同時並列的に行われる。
【0042】
画素部２０には、画素ＰＸＬがｎ行×ｍ列配置されているので、各制御信号ＳＥＬ、ＲＳＴ、ＴＧの制御線はそれぞれｎ本、垂直信号線ＬＳＧＮはｍ本ある。
図１においては、各制御信号ＳＥＬ、ＲＳＴ、ＴＧの制御線を１本の行走査制御線として表している。
図１においては、各制御信号ＳＥＬ、ＲＳＴ、ＴＧの制御線を１本の行走査制御線として表している。
【0043】
垂直走査回路３０は、タイミング制御回路６０の制御に応じてシャッター行および読み出し行において行走査制御線を通して画素の駆動を行う。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
【0044】
読み出し回路４０は、画素部２０の各列出力に対応して配置された複数の列（カラム）信号処理回路（図示せず）を含み、複数の列信号処理回路で列並列処理が可能に構成されてもよい。
【0045】
読み出し回路４０は、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）回路やＡＤＣ（アナログデジタルコンバータ；ＡＤ変換器）、アンプ（ＡＭＰ，増幅器）、サンプルホールド（Ｓ／Ｈ）回路等を含んで構成可能である。
【0046】
このように、読み出し回路４０は、たとえば図４（Ａ）に示すように、画素部２０の各列出力アナログ信号ＶＳＬをデジタル信号に変換するＡＤＣ４１を含んで構成されてもよい。
あるいは、読み出し回路４０は、たとえば図４（Ｂ）に示すように、画素部２０の各列出力アナログ信号ＶＳＬを増幅するアンプ（ＡＭＰ）４２が配置されてもよい。
また、読み出し回路４０は、たとえば図４（Ｃ）に示すように、画素部２０の各列出力アナログ信号ＶＳＬをサンプル、ホールドするサンプルホールド（Ｓ／Ｈ）回路４３が配置されてもよい。
また、読み出し回路４０は、画素部２０の各列から出力される画素信号に対して所定の処理が施された信号を記憶するカラムメモリとしてのＳＲＡＭが配置されてもよい。
あるいは、読み出し回路４０は、たとえば図４（Ｂ）に示すように、画素部２０の各列出力アナログ信号ＶＳＬを増幅するアンプ（ＡＭＰ）４２が配置されてもよい。
また、読み出し回路４０は、たとえば図４（Ｃ）に示すように、画素部２０の各列出力アナログ信号ＶＳＬをサンプル、ホールドするサンプルホールド（Ｓ／Ｈ）回路４３が配置されてもよい。
また、読み出し回路４０は、画素部２０の各列から出力される画素信号に対して所定の処理が施された信号を記憶するカラムメモリとしてのＳＲＡＭが配置されてもよい。
【0047】
水平走査回路５０は、読み出し回路４０のＡＤＣ等の複数の列信号処理回路で処理された信号を走査して水平方向に転送し、信号処理回路７０に出力する。
【0048】
タイミング制御回路６０は、画素部２０、垂直走査回路３０、読み出し回路４０、水平走査回路５０等の信号処理に必要なタイミング信号を生成する。
【0049】
信号処理回路７０は、通常読み出しモードＭＤＵのときには、読み出し回路４０により読み出され所定の処理が施された読み出し信号に対する所定の信号処理により２次元画像データを生成する。
【0050】
上述したように、固体撮像装置（ＣＭＯＳイメージセンサ）では、わずかな光で光電変換により発生した電子を、微小容量で電圧に変換し、さらに微小面積のソースフォロワトランジスタＳＦ－Ｔｒを用いて、出力している。そのため、容量をリセットする際に発生するノイズやトランジスタの素子ばらつきなどの微小なノイズを除去する必要があり、画素毎のリセットレベル（ＶＲＳＴ）と輝度レベル（信号レベル：ＶＳＩＧ）の差分を出力している。
このように、ＣＭＯＳイメージセンサでは、画素毎のリセットレベルと輝度レベルの差分を出力することで、リセットノイズと閾値ばらつきを除去し、数電子の信号を検出することができる。この差分を検出する動作は、ＣＤＳ（相関二重サンプリング）と呼ばれ、広く用いられている技術であり、アレイ状に配置された全て画素に対して、ＣＤＳ読出しを順次行い、１フレーム分の通常の２次元画像データを出力する。
このように、ＣＭＯＳイメージセンサでは、画素毎のリセットレベルと輝度レベルの差分を出力することで、リセットノイズと閾値ばらつきを除去し、数電子の信号を検出することができる。この差分を検出する動作は、ＣＤＳ（相関二重サンプリング）と呼ばれ、広く用いられている技術であり、アレイ状に配置された全て画素に対して、ＣＤＳ読出しを順次行い、１フレーム分の通常の２次元画像データを出力する。
【0051】
本実施形態の固体撮像装置１０では、この通常の２次元画像データを生成するための動作は、通常動作モードＭＤＵで動作可能に構成されている。
【0052】
ただし、本実施形態における信号処理回路７０においては、画像の無断使用や改ざん、ねつ造等が行われてしまうことを防止するために、固体撮像装置１０の固有のばらつき情報（画素、読み出し回路のばらつき情報）から固有鍵を生成し、固有鍵と固体撮像装置１０から得られる取得データを組み合わせて識別データを生成し、この識別データを画像データに一体化してレスポンスデータＲＰＤとして出力し、固有鍵に関する情報を認識していない場合には識別データを正しく作成できないように構成されている。
【0053】
本実施形態の固体撮像装置１０では、この固有鍵の生成に関する動作は、レスポンス作成モードＭＤＲ（ＰＵＦモード）で動作可能に構成されている。
【0054】
本実施形態のレスポンス作成モードＭＤＲにおいては、周辺輝度に依存しない、チップ毎に固有な画素ばらつきパターン（ばらつき情報）を固有ＩＤとして出力する。
このように、本実施形態のレスポンス作成モードＭＤＲにおいては、画素毎のばらつきパターンのみを出力する。輝度レベルを出力しないため、イメージセンサの露光条件に依存しないパターン画像を出力することができる。また、各画素の出力には、ＦＰＮとフレーム毎にランダムに変動する熱雑音が含まれるが、レスポンス作成モードＭＤＲにおけるＦＰＮは熱雑音に対して１０倍以上大きいため、安定した固定ばらつきパターンをレスポンスデータＲＰＤとして出力することができる。
このように、本実施形態のレスポンス作成モードＭＤＲにおいては、画素毎のばらつきパターンのみを出力する。輝度レベルを出力しないため、イメージセンサの露光条件に依存しないパターン画像を出力することができる。また、各画素の出力には、ＦＰＮとフレーム毎にランダムに変動する熱雑音が含まれるが、レスポンス作成モードＭＤＲにおけるＦＰＮは熱雑音に対して１０倍以上大きいため、安定した固定ばらつきパターンをレスポンスデータＲＰＤとして出力することができる。
【0055】
本実施形態のレスポンス作成モードＭＤＲにおいては、固有鍵の生成に際し、画素のばらつき情報および読み出し部のばらつき情報の少なくともいずれかに関連付けて固有鍵を含むレスポンスデータを生成する。
【0056】
以上、固体撮像装置１０の各部の構成および機能の概要、特に、画素部２０の基本的な構成および機能等について説明した。
以下、本実施形態の固体撮像装置１０の特徴的な構成、機能について、固有鍵の生成、並びに固有鍵を含む識別データと画像データの一体化を行ってレスポンスデータを作成する、いわゆる暗号化処理であるレスポンスデータ作成処理を中心に説明する。
以下、本実施形態の固体撮像装置１０の特徴的な構成、機能について、固有鍵の生成、並びに固有鍵を含む識別データと画像データの一体化を行ってレスポンスデータを作成する、いわゆる暗号化処理であるレスポンスデータ作成処理を中心に説明する。
【0057】
【0058】
図５の暗号化処理系であるレスポンスデータ作成部８０は、情報取得部８１、鍵生成部８２、画像データ生成部８３、識別データ生成部８４、一体化部８５、およびメモリ８６を主構成要素として有している。
なお、図５の例では情報取得部８１と鍵生成部８２が別の機能ブロックとして構成されているが、情報取得部８１と鍵生成部８２を一つの機能ブロックとして構成することも可能である。
なお、図５の例では情報取得部８１と鍵生成部８２が別の機能ブロックとして構成されているが、情報取得部８１と鍵生成部８２を一つの機能ブロックとして構成することも可能である。
【0059】
情報取得部８１は、画素ＰＸＬのばらつき情報ＰＦＬＣおよび読み出し回路４０の構成回路のばらつき情報ＣＦＬＣの少なくともいずれかを取得し、取得したばらつき情報を鍵生成部８２に供給する。
【0060】
（鍵生成部８２の構成）
鍵生成部８２は、情報取得部８１により取得され供給される画素のばらつき情報および読み出し回路４０のばらつき情報の少なくともいずれかを鍵生成用データＫＹＧＤとして用いて固有鍵を生成する。
鍵生成部８２は、生成した固有鍵ＫＹを識別データ生成部８４に供給する。
鍵生成部８２は、たとえば画素部２０の有効画素の読み出し時以外の期間（たとえばブランキング期間）に固有鍵ＫＹの生成を行う。
鍵生成部８２は、情報取得部８１により取得され供給される画素のばらつき情報および読み出し回路４０のばらつき情報の少なくともいずれかを鍵生成用データＫＹＧＤとして用いて固有鍵を生成する。
鍵生成部８２は、生成した固有鍵ＫＹを識別データ生成部８４に供給する。
鍵生成部８２は、たとえば画素部２０の有効画素の読み出し時以外の期間（たとえばブランキング期間）に固有鍵ＫＹの生成を行う。
【0061】
鍵生成部８２は、鍵の再現性を強くするためにファジー抽出器（Fuzzy Extractor）により鍵の生成を行う。
ファジー抽出器は、ある程度安定した入力に対して同じ出力を出すことを目的とする演算器である。
ファジー抽出器は、ある程度安定した入力に対して同じ出力を出すことを目的とする演算器である。
【0062】
【0063】
本第１の実施形態に係るファジー抽出器８２０は、基本的に、真性乱数発生モードＭＴＲＧ時に読み出し部９０により画素から読み出した画素信号または画素部２０の列出力に対応して配置され、入力される列出力信号を処理する読み出し部の列信号処理部から読み出した読み出し信号を用いて低コストで高いランダム性を有する真性乱数を発生することが可能な真性乱数発生器を含み、真性乱数発生器で発生した真性乱数と、初期鍵生成時に取得したレスポンスとしてのばらつき情報とに基づいて初期鍵およびヘルパーデータを生成する初期鍵生成部８２１と、鍵再生成時に、初期に鍵を生成して得られたヘルパーデータと、鍵再生成時に得られるエラーを含むレスポンスとしてのばらつき情報とに基づいて固有鍵を生成する鍵再生成部８２２と、を含んで構成される。
【0064】
初期鍵生成部８２１は、ＰＵＦレスポンス入力部（Ｒｅｓｐｏｎｓｅ）８２１１、真性乱数生成器（Ｒａｎｄｏｍ）８２１２、符号化部（Ｅｎｃｏｄｅ）８２１３、排他的論理和回路（ＸＯＲ）８２１４、および第１のハッシュ（Ｈａｓｈ）部８２１５を含んで構成されている。
【0065】
初期鍵生成部８２１においては、情報取得部８１により取得されたたとえばソースフォロワトランジスタＳＦのしきい値ＶＴＨのばらつき情報がＰＵＦレスポンス入力部８２１１により入力データＷとして抽出され、ＸＯＲ８２１４および第１のハッシュ部８２１５に入力される。
第１のハッシュ部８２１５において、入力データＷに基づいて初期鍵ＫＹＩが生成される。この初期鍵ＫＹＩは識別データ生成部８４に供給される。この初期鍵ＫＹＩは、たとえば出荷時の鍵データとしてメモリ８６に書き込まれる。たとえば初期鍵データをチップ出荷時に、たとえばソフトウェアによって切断することができる電子フューズ（ｅｆｕｓｅ）などのメモリに書き込み、鍵データの再現性を保証するように構成することも可能である。
第１のハッシュ部８２１５において、入力データＷに基づいて初期鍵ＫＹＩが生成される。この初期鍵ＫＹＩは識別データ生成部８４に供給される。この初期鍵ＫＹＩは、たとえば出荷時の鍵データとしてメモリ８６に書き込まれる。たとえば初期鍵データをチップ出荷時に、たとえばソフトウェアによって切断することができる電子フューズ（ｅｆｕｓｅ）などのメモリに書き込み、鍵データの再現性を保証するように構成することも可能である。
【0066】
また、初期鍵生成部８２１においては、真性乱数生成器８２１２が第１の真性乱数生成モードＭＴＲＧ１時に読み出し部９０により画素から読み出した画素信号または第２の真性乱数生成モードＭＴＲＧ２時に画素部２０の列出力に対応して配置され、入力される列出力信号を処理する読み出し部の列信号処理部から読み出した読み出し信号を用いて低コストで高いランダム性を有する真性乱数Ｒを発生する。
【0067】
図８は、本実施形態に係る真性乱数生成器８２１２が、第１の真性乱数生成モードＭＴＲＧ１時または第２の真性乱数生成モードＭＴＲＧ２時に真性乱数Ｒを生成するときに適用する画素から読み出した画素信号、および、読み出し部９０の列信号処理部４００から読み出される読み出し信号を説明するための図である。
【0068】
真の乱数発生には画素から読み出した画素信号または画素の読み出し信号が入力されない状態における読み出し部９０の列読み出し回路の列信号処理部４００の読み出し信号を用いることができる。
【0069】
（第１の真性乱数生成モードＭＴＲＧ１時の乱数生成）
図９は、真の乱数の発生に画素から読み出した画素信号を用いる場合の画素信号の読み出し方法等を説明するための図である。
図１０は、画素信号読み出し時の画素出力分布、モジュロ演算器の出力例を示す図である。
図９は、真の乱数の発生に画素から読み出した画素信号を用いる場合の画素信号の読み出し方法等を説明するための図である。
図１０は、画素信号読み出し時の画素出力分布、モジュロ演算器の出力例を示す図である。
【0070】
真性乱数生成モードＭＴＲＧ１時に読み出し部９０により画素ＰＸＬから読み出した画素信号pixel outputは、リセットトランジスタＲＳＴ－Ｔｒが導通状態時のＦＤリセットノイズを含む信号、または、リセットトランジスタＲＳＴ－Ｔｒおよび転送トランジスタＴＧ－Ｔｒが導通状態時のＦＤリセットノイズを含む信号を含む。所定期間において制御信号ＲＳＴはハイ（ＨＩＧＨ）に設定でき、制御信号ＴＧは１Ｈ期間の最初にトグルでき、ＴＧはロー（ＬＯＷ）に設定できる。
【0071】
いわゆるｋＴＣノイズは画素ＰＸＬのフローティングディフュージョンＦＤから読み出され、画素ＰＸＬのフローティングディフュージョンＦＤは画像信号読み出しモードで除去される。フローティングディフュージョンＦＤの容量は非常に小さいので、大きなランダムノイズが読み出され、光信号が除去される。
真の乱数は、画素（ピクセル）制御シーケンスを変更することによって、非常に低コストで画素から生成される。
ランダム性は簡単な信号処理によって改善される。
真の乱数は、画素（ピクセル）制御シーケンスを変更することによって、非常に低コストで画素から生成される。
ランダム性は簡単な信号処理によって改善される。
【0072】
真性乱数生成モードＭＴＲＧ１時には、図８の読み出し系モデルにおいて、制御信号ＣＴＬ１、ＣＴＬ２がたとえばハイレベルに設定されて、スイッチＳＷ１、ＳＷ２が導通状態に保持される。すなわち、ソースフォロワトランジスタＳＦ－Ｔｒの出力がスイッチＳＷ１を介してアンプ４２に入力され、アンプ４２の出力がスイッチＳＷ２、ＳＷ３を介してＡＤＣ４１に入力されるように制御される。
【0073】
ここで、一例として、乱数を１２８ビットとして説明する。
たとえば、１２ビットの画素読み出しは、モジュロ演算器７１０におけるモジュロ（ＭＯＤ）演算で２値化される。分割数Ｎは、２、４、８、・・・である。
たとえば、１２ビットの画素読み出しは、モジュロ演算器７１０におけるモジュロ（ＭＯＤ）演算で２値化される。分割数Ｎは、２、４、８、・・・である。
【0074】
（Ｎ＝２の場合）
図９中、符号(１)で示すように、選択された画素は１２８回読み出すことができる。ＦＰＮが削除されているので、ランダムネスが最適である。
図９中、符号(１)で示すように、選択された画素は１２８回読み出すことができる。ＦＰＮが削除されているので、ランダムネスが最適である。
【0075】
また、図９中、符号（２）で示すように、画素行から１２８画素を選択できる。読み出し速度は、列読み出し回路４０を有するＣＩＳに最適である。
【0076】
また、図９中、符号（３）で示すように、画素列から１２８画素を選択できる。選択された画素のアドレスは、デジタル疑似乱数発生器によって与えられ得る。
【0077】
また、図９中、符号（４）で示すように、選択された画素のアドレスは、強い照明下での光学的オーバーフローを回避するためにオプティカルブラック（ＯＢ：Optical Black)画素のアドレスとすることができる。
【0078】
また、高いランダム性を確保するために、読み出し部９０を図９に示すように構成することも可能である。
すなわち、読み出し部９０は、画素部２０の少なくとも一つの列出力に対応して配置され、入力される列出力信号を処理する複数の列信号処理部（たとえばアンプ４２とＡＤＣ４１）４００と、画素部の列出力による列出力信号の供給先をシャッフルして、列出力に対応して配置された列信号処理部と異なる列信号処理部に入力するように切り替え可能なマルチプレクサ４１０と、を含む。
すなわち、読み出し部９０は、画素部２０の少なくとも一つの列出力に対応して配置され、入力される列出力信号を処理する複数の列信号処理部（たとえばアンプ４２とＡＤＣ４１）４００と、画素部の列出力による列出力信号の供給先をシャッフルして、列出力に対応して配置された列信号処理部と異なる列信号処理部に入力するように切り替え可能なマルチプレクサ４１０と、を含む。
【0079】
また、２画素の出力画素信号をＸＯＲ（排他的論理和）演算を行うことにより、ランダム性を改善することができる。
図１１は、２画素の出力画素信号をＸＯＲ（排他的論理和）演算を行うことにより、ランダム性を改善することができる例を示す図である。
今、図１１に示すように、０の頻度（６０％）が１の頻度（４０％）より高い場合を想定すると、ＸＯＲ出力での頻度とランダム性が改善される。
“Ａ”が０（６０％）で、“Ｂ”が０（６０％）、１（４０％）の場合にＸＯＲ演算を行うと、０（３６％）、１（２４％）となる。
“Ａ”が１（４０％）で、“Ｂ”が０（６０％）、１（４０％）の場合にＸＯＲ演算を行うと、０（２４％）、１（３６％）となる。
したがって、ＸＯＲ出力は、０（５２％＝３６％＋１２％）、１（４８％＝２４％＋２４％）となり、図１１の例ではランダム性が８％改善される。
図１１は、２画素の出力画素信号をＸＯＲ（排他的論理和）演算を行うことにより、ランダム性を改善することができる例を示す図である。
今、図１１に示すように、０の頻度（６０％）が１の頻度（４０％）より高い場合を想定すると、ＸＯＲ出力での頻度とランダム性が改善される。
“Ａ”が０（６０％）で、“Ｂ”が０（６０％）、１（４０％）の場合にＸＯＲ演算を行うと、０（３６％）、１（２４％）となる。
“Ａ”が１（４０％）で、“Ｂ”が０（６０％）、１（４０％）の場合にＸＯＲ演算を行うと、０（２４％）、１（３６％）となる。
したがって、ＸＯＲ出力は、０（５２％＝３６％＋１２％）、１（４８％＝２４％＋２４％）となり、図１１の例ではランダム性が８％改善される。
【0080】
なお、２つのＭＯＤ出力をＸＯＲすることも可能である。
【0081】
（第２の真性乱数生成モードＭＴＲＧ２時の乱数生成）
図１２は、真の乱数の発生に読み出し部９０の列信号処理部４００のアンプ４２およびＡＤＣ４１から読み出される読み出し信号の読み出し方法等を説明するための図である。
図１３は、真の乱数の発生に読み出し部９０の列信号処理部４００のＡＤＣ４１のみから読み出される読み出し信号の読み出し方法等を説明するための図である。
図１２は、真の乱数の発生に読み出し部９０の列信号処理部４００のアンプ４２およびＡＤＣ４１から読み出される読み出し信号の読み出し方法等を説明するための図である。
図１３は、真の乱数の発生に読み出し部９０の列信号処理部４００のＡＤＣ４１のみから読み出される読み出し信号の読み出し方法等を説明するための図である。
【0082】
真の乱数の発生には、図１２に示すように、読み出し部９０の列信号処理部４００のアンプ４２およびＡＤＣ４１から読み出される読み出し信号を使用することができる。
【0083】
この場合には、図８の読み出し系モデルにおいて、制御信号ＣＴＬ１がたとえばローレベル、制御信号ＣＴＬ２がハイレベルに設定されて、スイッチＳＷ１が非導通状態、スイッチＳＷ２が導通状態に保持される。すなわち、ソースフォロワトランジスタＳＦ―Ｔｒの出力がスイッチＳＷ１を介してアンプ４２に入力されず、アンプ４２の出力がスイッチＳＷ２、ＳＷ３を介してＡＤＣ４１に入力されるように制御される。
【0084】
また、真の乱数の発生には、図１３に示すように、読み出し部９０の列信号処理部４００のＡＤＣ４１のみから読み出される読み出し信号を使用することができる。
【0085】
この場合には、図８の読み出し系モデルにおいて、制御信号ＣＴＬ１、ＣＴＬ２がたとえばローレベルに設定されて、スイッチＳＷ１、ＳＷ２が非導通状態に保持される。すなわち、ソースフォロワトランジスタＳＦ―Ｔｒの出力がスイッチＳＷ１を介してアンプ４２に入力されず、アンプ４２の出力がスイッチＳＷ２、ＳＷ３を介してＡＤＣ４１に入力されないように制御される。
【0086】
このように、第２の真性乱数生成モードＭＴＲＧ２時の乱数生成において、読み出し部９０の列信号処理部４００から読み出される読み出し信号は、画素ＰＸＬの読み出し信号が入力されない状態であって、アンプ４２の出力が入力されない状態でのＡＤＣ４１の出力信号、または、アンプ４２の出力が入力された状態でのＡＤＣ４１の出力信号を含む。
【0087】
なお、乱数としては、１２ビット画素の読み出しは、中央値と比較することによって二値化することができる。
また、ランダム性を改善する方法として、３つ以上の画素出力をＸＯＲ演算することも可能である。ＸＯＲ処理された画素のグループは疑似数発生器によって選択することができる。
また、ランダム性を改善する方法として、３つ以上の画素出力をＸＯＲ演算することも可能である。ＸＯＲ処理された画素のグループは疑似数発生器によって選択することができる。
【0088】
以上の構成、機能を有する真性乱数生成器８２１２を備えることにより、高いランダム性を確保でき、低電力および低コスト、高い情報セキュリティを実現することが可能となる。
【0089】
真性乱数生成器８２１２により生成された真性乱数Ｒで符号化部８２１３にて誤り訂正符号の符号語Ｃが作成され、その符号語ＣがＸＯＲ８２１４に供給される。
ＸＯＲ８２１４においては、入力データＷと符号語Ｃとの排他的論理和がとられ、これにより、１／０のビット列のヘルパーデータＳＨＤ（ＷｘｏｒＣ）が生成される。
このヘルパーデータＳＨＤ（ＷｘｏｒＣ）は、鍵データとは違って秘匿の必要はなく、メモリ８６に格納される。メモリ８６に格納されたヘルパーデータＳＨＤは、鍵再生成部８２２における鍵再生成のベースデータとして用いられる。
ＸＯＲ８２１４においては、入力データＷと符号語Ｃとの排他的論理和がとられ、これにより、１／０のビット列のヘルパーデータＳＨＤ（ＷｘｏｒＣ）が生成される。
このヘルパーデータＳＨＤ（ＷｘｏｒＣ）は、鍵データとは違って秘匿の必要はなく、メモリ８６に格納される。メモリ８６に格納されたヘルパーデータＳＨＤは、鍵再生成部８２２における鍵再生成のベースデータとして用いられる。
【0090】
鍵再生成部８２２は、リカバリ用のＰＵＦレスポンス入力部（Ｒｅｓｐｏｎｓｅ）８２２１、排他的論理和回路（ＸＯＲ）８２２２、復号部（Ｄｅｃｏｄｅ）８２２３、排他的論理和回路（ＸＯＲ）８２２４、およびハッシュ（Ｈａｓｈ）部８２２５を含んで構成されている。
なお、復号部８２２３は誤り訂正部として機能する。
なお、復号部８２２３は誤り訂正部として機能する。
【0091】
鍵再生成部８２２においては、情報取得部８１により取得されたたとえばソースフォロワトランジスタＳＦのしきい値ＶＴＨのばらつき情報を含む入力データＷ’、並びに、メモリ８６に格納されたヘルパーデータＳＨＤ（ＷｘｏｒＣ）がＸＯＲ８２２２に入力される。ヘルパーデータＳＨＤ（ＷｘｏｒＣ）はＸＯＲ８２２４にも入力される。
ＸＯＲ８２２２においては、入力データＷ’とヘルパーデータＷｘｏｒＣとの排他的論理和がとられ、データＣ’として復号部８２２３に供給される。
復号部８２２３においては、データＣ’（ＣｘｏｒＥ）に対する復号処理が行われて、エラーＥが除去された推定符号語Ｃが生成され、推定符号語ＣがＸＯＲ８２２４に供給される。
ＸＯＲ８２２４においては、推定符号語ＣとヘルパーデータＷｘｏｒＣの排他的論理和がとられ、その結果が推定データＷとしてハッシュ部８２２５に入力される。
そして、ハッシュ部８２２５において、入力した推定データＷに基づいて再生成鍵ＫＹが生成される。この再生成鍵ＫＹは識別データ生成部８４に供給される。
もし、入力データＷ’のノイズが少なく、データＣ’が訂正可能である場合には、Ｃ’＝Ｃとなり、Ｗ’＝Ｗとなり鍵が再生成される。この場合、再生成鍵は初期鍵と一致する。
ＸＯＲ８２２２においては、入力データＷ’とヘルパーデータＷｘｏｒＣとの排他的論理和がとられ、データＣ’として復号部８２２３に供給される。
復号部８２２３においては、データＣ’（ＣｘｏｒＥ）に対する復号処理が行われて、エラーＥが除去された推定符号語Ｃが生成され、推定符号語ＣがＸＯＲ８２２４に供給される。
ＸＯＲ８２２４においては、推定符号語ＣとヘルパーデータＷｘｏｒＣの排他的論理和がとられ、その結果が推定データＷとしてハッシュ部８２２５に入力される。
そして、ハッシュ部８２２５において、入力した推定データＷに基づいて再生成鍵ＫＹが生成される。この再生成鍵ＫＹは識別データ生成部８４に供給される。
もし、入力データＷ’のノイズが少なく、データＣ’が訂正可能である場合には、Ｃ’＝Ｃとなり、Ｗ’＝Ｗとなり鍵が再生成される。この場合、再生成鍵は初期鍵と一致する。
【0092】
なお、上記の鍵生成部８２は、画素または読み出し回路４０のばらつき情報に基づいて固有鍵を生成する例について説明したが、異なるばらつき情報により生成した固有鍵同士の演算を行って最終的な固有鍵を得るように構成することも可能である。
たとえば、次のように構成することも可能である。
たとえば、次のように構成することも可能である。
【0093】
すなわち、鍵生成部８２は、たとえば、読み出し回路４０のＡＤＣ４１、アンプ（ＡＭＰ）４２、またはＳ／Ｈ回路４３のばらつき情報を用いて第１固有鍵を生成する第１機能と、読み出し回路４０のカラムメモリ４５のＳＲＡＭの出力を用いて第２固有鍵を生成する第２機能と、を含み、第１機能により生成された第１固有鍵と、第２機能により生成された第２固有鍵とを演算することにより最終的な固有鍵を生成するように構成することも可能である。
【0094】
この構成は、画素のばらつき情報に関しても同様に適用可能である。
【0095】
画像データ生成部８３は、通常読み出しモードで読み出し回路４０を通して読み出され所定の処理が施された読み出し信号に対する所定の信号処理により、たとえば図５に示すような２次元画像データＩＭＧを生成する。
画像データ生成部８３は、生成した画像データＩＭＧを一体化部８５に供給する。
画像データ生成部８３は、生成した画像データＩＭＧを一体化部８５に供給する。
【0096】
画像データ生成部８３は、固体撮像装置１０から取得した取得データＡＱＤを識別データ生成部８４に供給する。
ここで、取得データＡＱＤは、少なくとも画素、日付、温度、ＧＰＳ（Global Positioning System）に関するデータのうちの少なくともいずれかのデータである。
ここで、取得データＡＱＤは、少なくとも画素、日付、温度、ＧＰＳ（Global Positioning System）に関するデータのうちの少なくともいずれかのデータである。
【0097】
識別データ生成部８４は、鍵生成部８２で生成された固有鍵ＫＹと、本固体撮像装置１０で取得した取得データＡＱＤを組み合わせて識別データＤＳＣＤを生成する。
識別データ生成部８４は、生成した識別データＤＳＣＤを一体化部８５に供給する。
識別データ生成部８４は、生成した識別データＤＳＣＤを一体化部８５に供給する。
【0098】
一体化部８５は、図５に示すように、識別データ生成部８４で生成された識別データＤＳＣＤと画像データ生成部８３による読み出しデータに基づく画像データＩＭＧを一体化して、センサチップの最終出力として出力する。
一体化部８５は、たとえば図５に示すように、一体化データが、ヘッダＨＤ、識別データＤＳＣＤ、画像データＩＭＧの順となるように一体化する。
一体化部８５は、たとえば図５に示すように、一体化データが、ヘッダＨＤ、識別データＤＳＣＤ、画像データＩＭＧの順となるように一体化する。
【0099】
上述したように、暗号化処理系であるレスポンスデータ作成部８０においては、固体撮像装置１０の固有のばらつき情報（画素、読み出し回路のばらつき情報）から固有鍵ＫＹを生成し、固有鍵ＫＹと固体撮像装置１０から得られる取得データＡＱＤを組み合わせて識別データＤＳＣＤを生成し、この識別データＤＳＣＤを画像データＩＭＧに一体化して出力することから、固有鍵に関する情報を認識していない場合には、正しい識別データを作成できず、画像が改変等された場合に、改変された等がわかり、ねつ造することが困難となっている。
【0100】
なお、一体化部８５は、一体化する鍵情報を用いて階層的に画像部分にマスクをする機能を含むように構成してもよい。
また、一体化部８５は、一体化する鍵情報を用いて画像に電子透かしを入れる機能を含むように構成してもよい。
また、一体化部８５は、一体化する鍵情報を用いて画像に電子透かしを入れる機能を含むように構成してもよい。
【0101】
前述したように、本実施形態に係るＣＩＳ-ＰＵＦはＣＤＳ回路を動作させて撮影する通常の撮像モード（通常動作モード）ＭＤＵと、ＣＤＳ回路を動作させずに撮影するセキュリティモード（ＰＵＦモードあるいはレスポンス作成モードＭＤＲ）と、たとえば画素のＦＤリセットノイズの読み出し信号（情報）により真性乱数を生成する真性乱数生成モードＭＴＲＧと、を有している。
以下、通常動作モード、真性乱数生成モードＭＴＲＧ、およびレスポンス作成モードＭＤＲにおける動作の概要を説明する。
なお、画素部２０は、一つのフローティングディフュージョンＦＤ、一つのソースフォロワトランジスタＳＦ－Ｔｒ、および一つのリセットトランジスタＲＳＴ－Ｔｒを複数（本例では２）のフォトダイオードＰＤおよび転送トラジスタＴＧ－Ｔｒで共有する画素共有構造を有することが可能であることから、この画素共有構造に関連付けて説明する。
以下、通常動作モード、真性乱数生成モードＭＴＲＧ、およびレスポンス作成モードＭＤＲにおける動作の概要を説明する。
なお、画素部２０は、一つのフローティングディフュージョンＦＤ、一つのソースフォロワトランジスタＳＦ－Ｔｒ、および一つのリセットトランジスタＲＳＴ－Ｔｒを複数（本例では２）のフォトダイオードＰＤおよび転送トラジスタＴＧ－Ｔｒで共有する画素共有構造を有することが可能であることから、この画素共有構造に関連付けて説明する。
【0102】
図１４は、本第１の実施形態に係る画素共有構造を有する画素部および列毎に配置された列読出し回路の概要を示す図である。
【0103】
図１４の画素部２０Ａは、一つのフローティングディフュージョンＦＤ、一つのソースフォロワ素子でフォースフォロワトランジスタＳＦ－Ｔｒ、一つのリセット素子としてのリセットトランジスタＲＳＴ－Ｔｒ、および一つの選択素子としての選択トランジスタＳＥＬ－Ｔｒを，複数（本例では２）の光電変換素子であるフォトダイオードＰＤ１、ＰＤ２２および転送素子としての転送トランジスタＴＧ－Ｔｒ１，ＴＧ－Ｔｒ２で共有する画素共有構造を有する。
【0104】
すなわち、図１４のＣＭＯＳイメージセンサの画素ＰＸＬＡは、フォトダイオードＰＤ１およびＰＤ２、転送クロックである制御信号ＴＧ１およびＴＧ２で駆動する転送トランジスタＴＧ－Ｔｒ１，ＴＧ－Ｔｒ２、リセットクロックである制御信号ＲＳＴで駆動するリセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワ（ＳＦ）トランジスタＳＦ－Ｔｒ、選択クロックである制御信号ＳＥＬで駆動する選択トランジスタＳＥＬ－Ｔｒにより構成されている。
ここで、２個のフォトダイオードＰＤ１，ＰＤ２がリセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワ（ＳＦ）トランジスタＳＦ－Ｔｒ、選択トランジスタＳＥＬ－Ｔｒを共有している。
これは、近年の微細な画素に対して広く用いられる方式であり、各トランジスタをＰＤ間で共有することにより、ＰＤの面積を所定の素サイズに対して大きくとり、光電変換可能な領域を広げることで、入射光に対する検出感度を高めている。
ここで、２個のフォトダイオードＰＤ１，ＰＤ２がリセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワ（ＳＦ）トランジスタＳＦ－Ｔｒ、選択トランジスタＳＥＬ－Ｔｒを共有している。
これは、近年の微細な画素に対して広く用いられる方式であり、各トランジスタをＰＤ間で共有することにより、ＰＤの面積を所定の素サイズに対して大きくとり、光電変換可能な領域を広げることで、入射光に対する検出感度を高めている。
【0105】
選択トランジスタＳＥＬ－Ｔｒがオンした画素では、電源電圧Ｖｄｄの電源線ＶＤＤ、ソースフォロワ（ＳＦ）トランジスタＳＦ－Ｔｒ、電流源Ｉｄが直列となり、ソースフォロワ回路を構成する。
このソースフォロワ回路により、フローティングディフュージョンＦＤの電圧が読み出し回路４０のＡＭＰ４２を介してＡＤＣ４１に入力されて、デジタル変換され、制御信号ＣＬＫＨにより駆動するスイッチＳＷ４１を介してインターフェス回路に出力される。
また、クリップ回路４４が画素アレイ端に配置され、クリップクロックである制御信号ＣＬＩＰによって駆動するクリップゲートＣＧおよびダイオード接続トランジスタＭ０は、画素アレイ端に配置され、画素出力電圧振幅を制限することで、安定的に動作させるために用いられる。
このソースフォロワ回路により、フローティングディフュージョンＦＤの電圧が読み出し回路４０のＡＭＰ４２を介してＡＤＣ４１に入力されて、デジタル変換され、制御信号ＣＬＫＨにより駆動するスイッチＳＷ４１を介してインターフェス回路に出力される。
また、クリップ回路４４が画素アレイ端に配置され、クリップクロックである制御信号ＣＬＩＰによって駆動するクリップゲートＣＧおよびダイオード接続トランジスタＭ０は、画素アレイ端に配置され、画素出力電圧振幅を制限することで、安定的に動作させるために用いられる。
【0106】
ここで、図１４の固体撮像装置１０Ａの通常動作モードＭＤＵ、真性乱数生成モードＭＴＲＧおよびレスポンス作成モードＭＤＲにおける動作の概要を図１５、図１６および図１７に関連付けて説明する。
図１５は、図１４の固体撮像装置１０Ａの通常動作モードＭＤＵにおける要部の動作波形を示す図である。
図１６は、図１４の固体撮像装置１０Ａの真性乱数生成モードＭＴＲＧにおける要部の動作波形を示す図である。
図１７は、図１４の固体撮像装置１０Ａのレスポンス作成モードＭＤＲにおける要部の動作波形を示す図である。
図１５は、図１４の固体撮像装置１０Ａの通常動作モードＭＤＵにおける要部の動作波形を示す図である。
図１６は、図１４の固体撮像装置１０Ａの真性乱数生成モードＭＴＲＧにおける要部の動作波形を示す図である。
図１７は、図１４の固体撮像装置１０Ａのレスポンス作成モードＭＤＲにおける要部の動作波形を示す図である。
【0107】
（通常動作モードＭＤＵにおける動作）
通常動作モードＭＤＵにおいて、ｎ行目の制御信号ＳＥＬがＨレベルに遷移し、行の選択が行われる。
次に、選択行の制御信号ＲＳＴがＨレベルのとき、フローティングディフュージョンＦＤはリセットされ、リセット電圧ＶＲＳＴ（Ｖｒｓｔ）がソースフォロワから垂直信号線ＬＳＧＮを介して出力され、時刻ｔ１で後段ＡＤＣ４１に保持され、デジタル変換される。
フォトダイオードＰＤ１で光電変換され蓄積された電子は、制御信号ＴＧ１がＨレベルのとき転送トランジスタＴＧ－Ｔｒを通って、フローティングディフュージョンＦＤに転送され、電圧に変換される。ソースフォロワによってこのときの信号電圧ＶＳＩＧ（Ｖｓｉｇ）が出力され、時刻ｔ２で後段のＡＤＣ４１に保持され、デジタル変換される。
フォトダイオードＰＤ２についても同様に読み出される。
ここで、ソースフォロワ回路の入出力特性は次式で表される。
通常動作モードＭＤＵにおいて、ｎ行目の制御信号ＳＥＬがＨレベルに遷移し、行の選択が行われる。
次に、選択行の制御信号ＲＳＴがＨレベルのとき、フローティングディフュージョンＦＤはリセットされ、リセット電圧ＶＲＳＴ（Ｖｒｓｔ）がソースフォロワから垂直信号線ＬＳＧＮを介して出力され、時刻ｔ１で後段ＡＤＣ４１に保持され、デジタル変換される。
フォトダイオードＰＤ１で光電変換され蓄積された電子は、制御信号ＴＧ１がＨレベルのとき転送トランジスタＴＧ－Ｔｒを通って、フローティングディフュージョンＦＤに転送され、電圧に変換される。ソースフォロワによってこのときの信号電圧ＶＳＩＧ（Ｖｓｉｇ）が出力され、時刻ｔ２で後段のＡＤＣ４１に保持され、デジタル変換される。
フォトダイオードＰＤ２についても同様に読み出される。
ここで、ソースフォロワ回路の入出力特性は次式で表される。
【0108】
【数1】
【0109】
ここで、Ｖｇｓ、Ｖｔｈ，ΔＶｔｈ、β、Ｉｄはそれぞれゲート・ソース間電圧、ソースフォロワ（ＳＦ）トランジスタＳＦ－Ｔｒのしきい値（閾値）電圧、基板バイアス電圧、トランジスタサイズに比例する係数、バイアス電流をそれぞれ示している。
これらは製造ばらつきによってそれぞれトランジスタ毎に異なるため、画素出力電圧は画素毎にばらつきを生じてしまう．
しかし、ＣＤＳ処理によって、リセット信号（リセットレベル）と輝度信号（信号レベル）の差分を取ることで、これらのバラツキのうち、オフセット成分を除去することができる。ＣＤＳ出力は下記の式で表される。
これらは製造ばらつきによってそれぞれトランジスタ毎に異なるため、画素出力電圧は画素毎にばらつきを生じてしまう．
しかし、ＣＤＳ処理によって、リセット信号（リセットレベル）と輝度信号（信号レベル）の差分を取ることで、これらのバラツキのうち、オフセット成分を除去することができる。ＣＤＳ出力は下記の式で表される。
【0110】
【数2】
【0111】
ここで、Ａはソースフォロワ回路のゲインを示している。画素毎のゲインばらつきが残るが、リセットレベルＶＲＳＴと輝度レベル（信号レベル）ＶＳＩＧの差分、つまり輝度に比例する係数となるため、暗時の微小な信号も検出が可能となる。
【0112】
（真性乱数生成モードＭＴＲＧにおける動作）
真性乱数生成モードＭＴＲＧにおいて、図１６に示すように、ｎ行目の制御信号ＳＥＬがＨレベルに遷移し、行の選択が行われる。
次に、選択行の制御信号ＲＳＴがＨレベルのとき、フローティングディフュージョンＦＤはリセットされ、リセット電圧ＶＲＳＴ１１（Ｖｒｓｔ１１）がソースフォロワから垂直信号線ＬＳＧＮを介して出力され、時刻ｔ１１で後段ＡＤＣ４１に保持され、デジタル変換される。
次に、選択行の制御信号ＲＳＴがＨレベルのとき、制御信号ＴＧ１がたとえば１Ｈ期間Ｈレベルに設定されて、フォトダイオードＰＤ１およびフローティングディフュージョンＦＤがリセットされ、そのリセット電圧ＶＲＳＴ１２（Ｖｒｓｔ１２）がソースフォロワから垂直信号線ＬＳＧＮを介して出力され、時刻ｔ１２で後段ＡＤＣ４１に保持され、デジタル変換される。
フォトダイオードＰＤ２についても同様に読み出される。
真性乱数生成モードＭＴＲＧにおいて、図１６に示すように、ｎ行目の制御信号ＳＥＬがＨレベルに遷移し、行の選択が行われる。
次に、選択行の制御信号ＲＳＴがＨレベルのとき、フローティングディフュージョンＦＤはリセットされ、リセット電圧ＶＲＳＴ１１（Ｖｒｓｔ１１）がソースフォロワから垂直信号線ＬＳＧＮを介して出力され、時刻ｔ１１で後段ＡＤＣ４１に保持され、デジタル変換される。
次に、選択行の制御信号ＲＳＴがＨレベルのとき、制御信号ＴＧ１がたとえば１Ｈ期間Ｈレベルに設定されて、フォトダイオードＰＤ１およびフローティングディフュージョンＦＤがリセットされ、そのリセット電圧ＶＲＳＴ１２（Ｖｒｓｔ１２）がソースフォロワから垂直信号線ＬＳＧＮを介して出力され、時刻ｔ１２で後段ＡＤＣ４１に保持され、デジタル変換される。
フォトダイオードＰＤ２についても同様に読み出される。
【0113】
（レスポンス作成モードＭＤＲの動作）
レスポンス作成モードＭＤＲでは、上記ＣＤＳを省略することで、画素毎のばらつきを出力する。ここでは、クリップ画素出力を基準レベルとして、各画素を読み出すことで、ＡＭＰ４２以降の回路動作を変更することなく、ばらつきパターンを出力することができる。
レスポンス作成モードＭＤＲでは、上記ＣＤＳを省略することで、画素毎のばらつきを出力する。ここでは、クリップ画素出力を基準レベルとして、各画素を読み出すことで、ＡＭＰ４２以降の回路動作を変更することなく、ばらつきパターンを出力することができる。
【0114】
レスポンス作成モードＭＤＲにおいて、図１７に示すように、最初に制御信号ＣＬＩＰをＨレベルに遷移させ、クリップ回路４４を選択する。クリップ回路４４のソースフォロワ（ＳＦ）トランジスタＭ０は電源電圧Ｖｄｄの電源線ＶＤＤに短絡されているため、電源電圧Ｖｄｄがソースフォロワを介して出力され、時刻ｔ２１で後段のＡＤＣ４１に保持され、デジタル変換される。
次に、ｎ行目の制御信号ＳＥＬがＨレベルに遷移され、行の選択が行われる。
同時に、選択行の制御信号ＲＳＴとＴＧ１もＨレベルに遷移させ、フォトダイオードＰＤ１およびフローティングディフュージョンＦＤをリセットする。これは、高輝度時にフォトダイオードＰＤ１からフローティングディフュージョンＦＤに溢れ出た電子が検出されるのを防ぐためである。
ここで、フローティングディフュージョンＦＤはリセットトランジスタＲＳＴ－Ｔｒにより電源電圧Ｖｄｄの電源線ＶＤＤに短絡されているため、電源電圧Ｖｄｄがソースフォロワを介して出力され、時刻ｔ２２で後段のＡＤＣ４１に保持され、デジタル変換される。
次に、ｎ行目の制御信号ＳＥＬがＨレベルに遷移され、行の選択が行われる。
同時に、選択行の制御信号ＲＳＴとＴＧ１もＨレベルに遷移させ、フォトダイオードＰＤ１およびフローティングディフュージョンＦＤをリセットする。これは、高輝度時にフォトダイオードＰＤ１からフローティングディフュージョンＦＤに溢れ出た電子が検出されるのを防ぐためである。
ここで、フローティングディフュージョンＦＤはリセットトランジスタＲＳＴ－Ｔｒにより電源電圧Ｖｄｄの電源線ＶＤＤに短絡されているため、電源電圧Ｖｄｄがソースフォロワを介して出力され、時刻ｔ２２で後段のＡＤＣ４１に保持され、デジタル変換される。
【0115】
後段回路は、通常動作モードＭＤＵと同様に動作し、クリップ信号と画素リセット信号の差分を出力する。
ただし、レスポンス作成モードＭＤＲでは、無相関の信号の差分を出力するため、差分二重サンプリング(ＤＤＳ: Differential Double Sampling) と呼ぶ。ＤＤＳ出力は次式で表される。
ただし、レスポンス作成モードＭＤＲでは、無相関の信号の差分を出力するため、差分二重サンプリング(ＤＤＳ: Differential Double Sampling) と呼ぶ。ＤＤＳ出力は次式で表される。
【0116】
【数3】
【0117】
ここで、Ｖｇｓ０、Ｖｔｈ０、ΔＶｔｈ０、β０は、それぞれクリップ回路４４、ソースフォロワ（ＳＦ）トランジスタのゲート・ソース間電圧、ＳＦトランジスタの閾値、基板バイアス電圧、トランジスタに比例する係数をそれぞれ示している。
以上より、クリップ回路４４を基準として画素のＶｔｈ，ΔＶｔｈおよびβばらつきのみを出力することができる。この動作を全画素に対して行うことで、２００万画素等の素子特性の製造ばらつきを抽出することができる。
以上より、クリップ回路４４を基準として画素のＶｔｈ，ΔＶｔｈおよびβばらつきのみを出力することができる。この動作を全画素に対して行うことで、２００万画素等の素子特性の製造ばらつきを抽出することができる。
【0118】
一方、Ｖｔｈ０、β０、Ｉｄはそれぞれ各列で共通のクリップ回路４４および電流源の成分であり、これらの製造ばらつきは、列毎に固有のばらつき成分となる。
したがって、ＤＤＳ出力は、列毎に固有なばらつき成分が、画素毎に固有なばらつきに重畳された信号となる。この列毎に固有なばらつき成分により、画素アレイにおけるばらつき信号パターンのランダム性が低下してしまう。
したがって、ＤＤＳ出力は、列毎に固有なばらつき成分が、画素毎に固有なばらつきに重畳された信号となる。この列毎に固有なばらつき成分により、画素アレイにおけるばらつき信号パターンのランダム性が低下してしまう。
【0119】
以上説明したように、本第１の実施形態においては、信号処理回路７０は、読み出し回路４０により読み出され所定の処理が施された読み出し信号に対する所定の信号処理により２次元画像データを生成する。
ただし、本実施形態においては、暗号化処理系であるレスポンスデータ作成部８０が、画像の無断使用や改ざん、ねつ造等が行われてしまうことを防止するために、固体撮像装置１０の固有のばらつき情報（画素、読み出し回路のばらつき情報）から固有鍵ＫＹを生成し、固有鍵ＫＹと固体撮像装置１０から得られる取得データＡＱＤを組み合わせて識別データＤＳＣＤを生成し、この識別データＤＳＣＤを画像データＩＭＧに一体化して出力し、固有鍵ＫＹに関する情報を認識していない場合には識別データを正しく作成できないように構成されている。
ただし、本実施形態においては、暗号化処理系であるレスポンスデータ作成部８０が、画像の無断使用や改ざん、ねつ造等が行われてしまうことを防止するために、固体撮像装置１０の固有のばらつき情報（画素、読み出し回路のばらつき情報）から固有鍵ＫＹを生成し、固有鍵ＫＹと固体撮像装置１０から得られる取得データＡＱＤを組み合わせて識別データＤＳＣＤを生成し、この識別データＤＳＣＤを画像データＩＭＧに一体化して出力し、固有鍵ＫＹに関する情報を認識していない場合には識別データを正しく作成できないように構成されている。
【0120】
本第１の実施形態に係るファジー抽出器は、基本的に、真性乱数生成モード時に読み出し部９０により画素から読み出した画素信号または画素部２０の列出力に対応して配置され、入力される列出力信号を処理する読み出し部の列信号処理部から読み出した読み出し信号を用いて低コストで高いランダム性を有する真性乱数を生成することが可能な真性乱数生成器８２１２を含み、真性乱数生成器で生成した真性乱数と、初期鍵生成時に取得したレスポンスとしてのばらつき情報とに基づいて初期鍵およびヘルパーデータを生成する初期鍵生成部８２１と、鍵再生成時に、初期に鍵を生成して得られたヘルパーデータと、鍵再生成時に得られるエラーを含むレスポンスとしてのばらつき情報とに基づいて固有鍵を生成する鍵再生成部８２２と、を含んで構成される。
したがって、本第１の実施形態によれば、高いランダム性を確保でき、低電力および低コスト、高い情報セキュリティを実現することが可能となる。
したがって、本第１の実施形態によれば、高いランダム性を確保でき、低電力および低コスト、高い情報セキュリティを実現することが可能となる。
【0121】
真の乱数の発生に画素から読み出した画素信号を用いる第１の真性乱数生成モードＭＴＲＧ１時の乱数生成の場合、選択された画素を複数回（たとえば１２８回）読み出すことにより、ＦＰＮを削除することができ、ランダムネスが最適である。
また、画素行から複数（たとえば１２８）画素を選択することができ、この場合、読み出し速度は、列読み出し回路４０を有するＣＩＳに最適である。
また、画素列から複数（たとえば１２８）画素を選択することができ、この場合、選択された画素のアドレスは、デジタル疑似乱数発生器によって与えられることができる。
また、選択された画素のアドレスは、強い照明下での光学的オーバーフローを回避するためにＯＢ(Optical Black)画素のアドレスとすることができる。
また、画素行から複数（たとえば１２８）画素を選択することができ、この場合、読み出し速度は、列読み出し回路４０を有するＣＩＳに最適である。
また、画素列から複数（たとえば１２８）画素を選択することができ、この場合、選択された画素のアドレスは、デジタル疑似乱数発生器によって与えられることができる。
また、選択された画素のアドレスは、強い照明下での光学的オーバーフローを回避するためにＯＢ(Optical Black)画素のアドレスとすることができる。
【0122】
また、高いランダム性を確保するために、読み出し部９０を図９に示すように構成することも可能である。
また、読み出し部９０は、画素部２０の少なくとも一つの列出力に対応して配置され、入力される列出力信号を処理する複数の列信号処理部（たとえばアンプ４２とＡＤＣ４１）４００と、画素部の列出力による列出力信号の供給先をシャッフルして、列出力に対応して配置された列信号理部と異なる列信号処理部に入力するように切り替え可能なマルチプレクサ４１０と、を含むことにより、高いランダム性を確保することができる。
また、読み出し部９０は、画素部２０の少なくとも一つの列出力に対応して配置され、入力される列出力信号を処理する複数の列信号処理部（たとえばアンプ４２とＡＤＣ４１）４００と、画素部の列出力による列出力信号の供給先をシャッフルして、列出力に対応して配置された列信号理部と異なる列信号処理部に入力するように切り替え可能なマルチプレクサ４１０と、を含むことにより、高いランダム性を確保することができる。
【0123】
また、２画素の出力画素信号をＸＯＲ（排他的論理和）演算を行うことにより、ランダム性を改善することができる。
【0124】
また、第２の真性乱数生成モードＭＴＲＧ２時の乱数生成において、読み出し部９０の列信号処理部４００から読み出される読み出し信号は、画素ＰＸＬの読み出し信号が入力されない状態であって、アンプ４２の出力が入力されない状態でのＡＤＣ４１の出力信号、または、アンプ４２の出力が入力された状態でのＡＤＣ４１の出力信号を含む。
【0125】
なお、乱数としては、１２ビット画素の読み出しは、中央値と比較することによって二値化することができる。
また、ランダム性を改善する方法として、３つ以上の画素出力をＸＯＲ演算することも可能である。ＸＯＲ処理された画素のグループは疑似数発生器によって選択することができる。
また、ランダム性を改善する方法として、３つ以上の画素出力をＸＯＲ演算することも可能である。ＸＯＲ処理された画素のグループは疑似数発生器によって選択することができる。
【0126】
（第２の実施形態）
図１８は、本第２の実施形態に係る鍵生成部の固有鍵出力部に適用可能なファジー抽出器の構成例を示す図である。
図１８は、本第２の実施形態に係る鍵生成部の固有鍵出力部に適用可能なファジー抽出器の構成例を示す図である。
【0127】
第２の実施形態に係る図１８のファジー抽出器８２０Ｂが第１の実施形態に係るファジー抽出器８２０と異なる点は次の通りである。
本第２の実施形態に係るファジー抽出器８２０Ｂは、ＣＩＳ-ＰＵＦで得られるデジタル値Ｖｏｕｔに関連付けてＰＵＦレスポンスビットの信頼度情報を取得し、取得した信頼度情報を軟判定ファジー抽出器（鍵再生成部）に応用することが可能であるように、すなわち、本第２の実施形態では、ＣＩＳ－ＰＵＦが鍵再生成時のＰＵＦレスポンスであるばらつき情報より信頼度情報を予測できることから、初期鍵生成は硬判定と同様とし、鍵再生成時に取得デ－タより信頼度を付与して軟判定を行うことが可能であるように、次の構成が採用されている。
すなわち、ファジー抽出器８２０Ｂは、鍵再生成部８２２Ｂにおいて、信頼度情報取得部８２２６、ＸＯＲ８２２７および符号変換部（ＳＧＮ）８２２８が新たな構成要素として設けられている。
本第２の実施形態に係るファジー抽出器８２０Ｂは、ＣＩＳ-ＰＵＦで得られるデジタル値Ｖｏｕｔに関連付けてＰＵＦレスポンスビットの信頼度情報を取得し、取得した信頼度情報を軟判定ファジー抽出器（鍵再生成部）に応用することが可能であるように、すなわち、本第２の実施形態では、ＣＩＳ－ＰＵＦが鍵再生成時のＰＵＦレスポンスであるばらつき情報より信頼度情報を予測できることから、初期鍵生成は硬判定と同様とし、鍵再生成時に取得デ－タより信頼度を付与して軟判定を行うことが可能であるように、次の構成が採用されている。
すなわち、ファジー抽出器８２０Ｂは、鍵再生成部８２２Ｂにおいて、信頼度情報取得部８２２６、ＸＯＲ８２２７および符号変換部（ＳＧＮ）８２２８が新たな構成要素として設けられている。
【0128】
鍵再生成部８２２においては、信頼度情報取得部８２２６により、鍵再生成時に得られるエラーを含むレスポンスとしてのばらつき情報より予測した信頼度情報Ｑが取得され、ＸＯＲ８２２７に供給される。
ＸＯＲ８２２７においては、鍵再生成時に得られるエラーを含むレスポンスとしてのばらつき情報Ｗ（ｘ）Ｅと信頼度情報Ｑが演算されて第１のデータＷ（ｘ）Ｅ（ｘ）Ｑが取得され、ＸＯＲ８２２２に供給される。このとき、ばらつき情報Ｗ（ｘ）Ｅは軟判定に対応させるために１／０のデータが－１／１のデータとして与えられる。
ＸＯＲ８２２２においては、ヘルパーデータＷ（ｘ）Ｃと信頼度情報Ｑを含む第１のデータＷ（ｘ）Ｅ（ｘ）Ｑとが演算され、誤り訂正符号の符号語Ｃにエラー成分Ｅと信頼度情報Ｑが演算された第２のデータＣ（ｘ）Ｅ（ｘ）Ｑが取得されて、復号部８２２３に供給される。このとき、ヘルパーデータＷ（ｘ）Ｃも軟判定に対応させるために１／０のデータが－１／１のデータとして与えられる。
復号部８２２３においては、第２のデータＣ（ｘ）Ｅ（ｘ）Ｑが、信頼度情報Ｑを利用した相関復号によって復号されて、推定符号語Ｃ’が取得され、ＸＯＲ８２２４に供給される。この軟判定時の相関復号に関連して内積をとるために、「０」を「１」、「１」を「－１」と符号が変換されている。
ＸＯＲ８２２４においては、復号部８２２３による推定符号語Ｃ’とヘルパーデータＷ（ｘ）Ｃが演算されて推定ばらつき情報Ｗ’が取得され、符号変換部８２２８に供給される。
符号変換部８２２８においては、－１／１のデータが１／０のデータに再変換され、第２のハッシュ部８２２５供給される。
第２のハッシュ部８２２５おいては、推定ばらつき情報Ｗ’をハッシュ（Hash）関数に通して得られたハッシュ値が再生成鍵Ｋ’として出力される。
ＸＯＲ８２２７においては、鍵再生成時に得られるエラーを含むレスポンスとしてのばらつき情報Ｗ（ｘ）Ｅと信頼度情報Ｑが演算されて第１のデータＷ（ｘ）Ｅ（ｘ）Ｑが取得され、ＸＯＲ８２２２に供給される。このとき、ばらつき情報Ｗ（ｘ）Ｅは軟判定に対応させるために１／０のデータが－１／１のデータとして与えられる。
ＸＯＲ８２２２においては、ヘルパーデータＷ（ｘ）Ｃと信頼度情報Ｑを含む第１のデータＷ（ｘ）Ｅ（ｘ）Ｑとが演算され、誤り訂正符号の符号語Ｃにエラー成分Ｅと信頼度情報Ｑが演算された第２のデータＣ（ｘ）Ｅ（ｘ）Ｑが取得されて、復号部８２２３に供給される。このとき、ヘルパーデータＷ（ｘ）Ｃも軟判定に対応させるために１／０のデータが－１／１のデータとして与えられる。
復号部８２２３においては、第２のデータＣ（ｘ）Ｅ（ｘ）Ｑが、信頼度情報Ｑを利用した相関復号によって復号されて、推定符号語Ｃ’が取得され、ＸＯＲ８２２４に供給される。この軟判定時の相関復号に関連して内積をとるために、「０」を「１」、「１」を「－１」と符号が変換されている。
ＸＯＲ８２２４においては、復号部８２２３による推定符号語Ｃ’とヘルパーデータＷ（ｘ）Ｃが演算されて推定ばらつき情報Ｗ’が取得され、符号変換部８２２８に供給される。
符号変換部８２２８においては、－１／１のデータが１／０のデータに再変換され、第２のハッシュ部８２２５供給される。
第２のハッシュ部８２２５おいては、推定ばらつき情報Ｗ’をハッシュ（Hash）関数に通して得られたハッシュ値が再生成鍵Ｋ’として出力される。
【0129】
そして、誤り訂正部による推定符号語Ｃ’が初期鍵生成時の符号語Ｃと一致しているならば、再生成鍵は初期鍵と一致する。
【0130】
（信頼度情報に関する説明）
以下に、信頼度情報等について説明する。
以下に、信頼度情報等について説明する。
【0131】
本第２の実施形態に係る固体撮像装置１０Ｂは、ＰＵＦレスポンスである画素や読み出し部９０のばらつき情報を生成する際に、一例として、画素トランジスタのばらつきに相当する複数ビット、たとえば１２ビットのデジタル値（Ｖｏｕｔ）を出力し、隣接するトランジスタのしきい値電圧の大小関係より１／０のレスポンスデータを取得する。
固体撮像装置１０Ｂは、大小比較する画素トランジスタのデジタル値Ｖｏｕｔの差が大きい場合は、ノイズや温度・電圧などの環境条件が変動しても、しきい値電圧ＶＴＨとの大小関係は反転しないため、安定なビットであることが判断できる。
固体撮像装置１０Ｂは、大小比較する画素トランジスタのデジタル値Ｖｏｕｔの差が大きい場合は、ノイズや温度・電圧などの環境条件が変動しても、しきい値電圧ＶＴＨとの大小関係は反転しないため、安定なビットであることが判断できる。
【0132】
また、本実施形態に係るファジー抽出器は、ＣＩＳ-ＰＵＦで得られるデジタル値Ｖｏｕｔに関連付けてＰＵＦレスポンスビットの信頼度情報を取得し、取得した信頼度情報を軟判定ファジー抽出器（鍵再生成部）に応用することが可能である。
すなわち、本第２の実施形態では、ＣＩＳ－ＰＵＦが鍵再生成時のＰＵＦレスポンスであるばらつき情報より信頼度情報を予測できることから、初期鍵生成は硬判定と同様とし、鍵再生成時に取得デ－タより信頼度を付与して軟判定を行うことが可能である。
すなわち、本第２の実施形態では、ＣＩＳ－ＰＵＦが鍵再生成時のＰＵＦレスポンスであるばらつき情報より信頼度情報を予測できることから、初期鍵生成は硬判定と同様とし、鍵再生成時に取得デ－タより信頼度を付与して軟判定を行うことが可能である。
【0133】
これにより、本実施形態の固体撮像装置１０は、信頼度情報を得るために事前にチップごとのレスポンスの複数測定とヘルパーデータへの信頼度付与が不要で、初期鍵生成時にファジー抽出器（Fuzzy Extractor）の保存デ－タが増大することを防止でき、秘匿性の高い固有のレスポンスデータを生成することが可能で、ひいては画像の改ざん、ねつ造を確実に防止することが可能となっている。
【0134】
上述したように、本第２の実施形態に係る固体撮像装置１０Ｂは、暗号処理系としてのレスポンスデータ生成部８０の鍵生成部８２において、真性乱数生成器を含むファジー抽出器（Fuzzy Extractor）を適用し、安定なレスポンスデータを生成する方法として、画素トランジスタのばらつきに相当する複数ビット、たとえば１２ビットのデジタル値Ｖｏｕｔを有効に活用する方法が採用される。
固体撮像装置１０Ｂは、ＣＩＳ-ＰＵＦで得られるデジタル値Ｖｏｕｔに関連付けてＰＵＦレスポンスビットの信頼度情報Ｑを取得し、取得した信頼度情報Ｑを軟判定ファジー抽出器（鍵再生成部）に応用している。
すなわち、本実施形態では、ＣＩＳ－ＰＵＦが鍵再生成時のＰＵＦレスポンス（ばらつき情報）より信頼度情報を予測できることから、初期鍵生成は硬判定と同様とし、鍵再生成時に取得デ－タより信頼度を付与して軟判定を行う。
固体撮像装置１０Ｂは、ＣＩＳ-ＰＵＦで得られるデジタル値Ｖｏｕｔに関連付けてＰＵＦレスポンスビットの信頼度情報Ｑを取得し、取得した信頼度情報Ｑを軟判定ファジー抽出器（鍵再生成部）に応用している。
すなわち、本実施形態では、ＣＩＳ－ＰＵＦが鍵再生成時のＰＵＦレスポンス（ばらつき情報）より信頼度情報を予測できることから、初期鍵生成は硬判定と同様とし、鍵再生成時に取得デ－タより信頼度を付与して軟判定を行う。
【0135】
本第２の実施形態において、レスポンスデータ生成部８０は、鍵再生成時に、初期に鍵を生成して得られたヘルパーデータと、鍵再生成時に得られるばらつき情報と、鍵再生成時のばらつき情報より予測した信頼度情報Ｑとを用いて固有鍵を生成する。
本第２の実施形態において、ＰＵＦレスポンスであるばらつき情報は、１ビット当たり２つの出力値が得られる複数ビット、たとえば１２ビットのデジタル値Ｖｏｕｔとして取得され、レスポンスデータ生成部８０（鍵生成部８２）は、ばらつき情報の２つの出力値を信頼度情報Ｑとして利用する。
ＣＩＳ－ＰＵＦレスポンスとしてのばらつき情報の２つの出力値の差分値でビット反転し易い、ビット反転しにくい程度を予測可能であり、レスポンスデータ生成部８０は、鍵再生成時に得られるばらつき情報の２つの出力値の差分値から信頼度を予測する。
本第２の実施形態において、ＰＵＦレスポンスであるばらつき情報は、１ビット当たり２つの出力値が得られる複数ビット、たとえば１２ビットのデジタル値Ｖｏｕｔとして取得され、レスポンスデータ生成部８０（鍵生成部８２）は、ばらつき情報の２つの出力値を信頼度情報Ｑとして利用する。
ＣＩＳ－ＰＵＦレスポンスとしてのばらつき情報の２つの出力値の差分値でビット反転し易い、ビット反転しにくい程度を予測可能であり、レスポンスデータ生成部８０は、鍵再生成時に得られるばらつき情報の２つの出力値の差分値から信頼度を予測する。
【0136】
図１９（Ａ）～図１９（Ｃ）は、ＣＭＯＳイメージセンサＰＵＦ(CIS-PUF)のＰＵＦレスポンスとしてのばらつき情報における安定ビットの出力ペアと不安定ビットの出力ペアのヒストグラムを示す図である。
図１９（Ａ）は画素部２０の一例を示し、図１９（Ｂ）は安定ビット１００回の出力分布を示し、図１９（Ｃ）は不安定ビット１００回の出力分布を示している。
図１９（Ａ）は画素部２０の一例を示し、図１９（Ｂ）は安定ビット１００回の出力分布を示し、図１９（Ｃ）は不安定ビット１００回の出力分布を示している。
【0137】
ＣＩＳ－ＰＵＦのレスポンスとしての画素のばらつき情報は１ビットあたり２出力あり、その差分値で反転し易い、反転し難い程度が予想できる。
そのため、初期鍵生成の時に反転の信頼度情報をヘルパーデ－タに記録しなくても、鍵再生成時のレスポンスデ－タから信頼度情報を予測し、それを軟判定に活用すること可能である。
図１９（Ｂ）および図１９（Ｃ）は、安定ビット（bit）の出力ペアと不安定ビット（bit）の出力ペアの１００回分の出力のヒストグラムを示したものである。
１つの出力は似たような形である平均値の周りに一定のσで分布している。ばらつきは出力をとるごとに乗ってくるランダムノイズの影響を受けている。
そのため、初期鍵生成の時に反転の信頼度情報をヘルパーデ－タに記録しなくても、鍵再生成時のレスポンスデ－タから信頼度情報を予測し、それを軟判定に活用すること可能である。
図１９（Ｂ）および図１９（Ｃ）は、安定ビット（bit）の出力ペアと不安定ビット（bit）の出力ペアの１００回分の出力のヒストグラムを示したものである。
１つの出力は似たような形である平均値の周りに一定のσで分布している。ばらつきは出力をとるごとに乗ってくるランダムノイズの影響を受けている。
【0138】
このように、本第２の実施形態では、鍵再生成時に得られるＰＵＦレスポンスとしてのばらつき情報の２つの出力値の差分値から信頼度を予測する。
以下に、いわゆるＣＭＯＳイメージセンサＰＵＦ (CIS-PUF)の要部を形成する２つの出力値を持つばらつき情報を取得するのに好適な情報取得部を含む、画素部および列毎に配置された列読出し回路の概要について説明する。
その後、具体的なＰＵＦレスポンス（ばらつき情報）の生成、信頼度情報Ｑの設定について説明する。ファジー抽出器の説明においては、一般的なファジー抽出器（硬判定ファジー抽出器）、並びに、初期鍵生成および鍵再生成時に軟判定を行うファジー抽出器との誤り訂正能力の比較結果についても述べる。
以下に、いわゆるＣＭＯＳイメージセンサＰＵＦ (CIS-PUF)の要部を形成する２つの出力値を持つばらつき情報を取得するのに好適な情報取得部を含む、画素部および列毎に配置された列読出し回路の概要について説明する。
その後、具体的なＰＵＦレスポンス（ばらつき情報）の生成、信頼度情報Ｑの設定について説明する。ファジー抽出器の説明においては、一般的なファジー抽出器（硬判定ファジー抽出器）、並びに、初期鍵生成および鍵再生成時に軟判定を行うファジー抽出器との誤り訂正能力の比較結果についても述べる。
【0139】
前述した図１４は、ＣＭＯＳイメージセンサＰＵＦ（ＣＩＳ-ＰＵＦ)の要部を形成する２つの出力値を持つばらつき情報を取得するのに好適な情報取得部を含む、本実施形態に係る画素部および列毎に配置された列読出し回路の概要を示している。
【0140】
図１４の画素部２０Ａおよび列（カラム）読出し回路４０は、ばらつき信号の再現性を高め、ばらつきパターンのユニーク性を改善するために、垂直（図では上下）の２画素間で大小判定（引き算等）して２値化を行うことが可能となるように構成されている。
【0141】
（図１４のＣＩＳ－ＰＵＦの概要）
ここで、図１４のＣＩＳ－ＰＵＦの概要について説明する。
ＣＩＳ－ＰＵＦは、ＣＭＯＳイメージセンサの画素毎の特性ばらつきを利用してデバイスごとに固有のＰＵＦレスポンス（画素のばらつき情報）を生成する。前述したように、特性ばらつきには固定した位置に生じる固定パターンノイズ(FPN：Fixed Pattern Noise)や画素等の位置に関係なくランダムに生じるランダムノイズがある。
ＣＭＯＳイメージセンサは、通常動作モードＭＤＵにおいては、これら特性ばらつきを除去するために，画素毎にリセット電位（ＶＲＳＴ）と信号電位（ＶＳＩＧ）の差分を取るＣＤＳ（相関二重サンプリング：Correlated Double Sampling)を行っている。
ここで、図１４のＣＩＳ－ＰＵＦの概要について説明する。
ＣＩＳ－ＰＵＦは、ＣＭＯＳイメージセンサの画素毎の特性ばらつきを利用してデバイスごとに固有のＰＵＦレスポンス（画素のばらつき情報）を生成する。前述したように、特性ばらつきには固定した位置に生じる固定パターンノイズ(FPN：Fixed Pattern Noise)や画素等の位置に関係なくランダムに生じるランダムノイズがある。
ＣＭＯＳイメージセンサは、通常動作モードＭＤＵにおいては、これら特性ばらつきを除去するために，画素毎にリセット電位（ＶＲＳＴ）と信号電位（ＶＳＩＧ）の差分を取るＣＤＳ（相関二重サンプリング：Correlated Double Sampling)を行っている。
【0142】
一方でＣＩＳ－ＰＵＦは、ＰＵＦレスポンスを生成する目的でばらつき情報を得るために、ＣＤＳを動作させない信号読み出しモードであるレスポンス作成モード（ＰＵＦモード）ＭＤＲを持つ。このＰＵＦモードにより画素ばらつきが支配的となる出力を得ることができる。
【0143】
図１４のＣＩＳ－ＰＵＦとしての固体撮像装置（ＣＭＯＳイメージセンサ）１０Ａは、画素数1,920×1,080(フルHD)のアレイ構造を有している。
この固体撮像装置（ＣＭＯＳイメージセンサ）１０Ａは、垂直方向（図では上下）に隣接した２画素でソースフォロワトランジスタＳＦ－Ｔｒを共有しており、ソースフォロワトランジスタＳＦ－Ｔｒの数は1,920×540である。
ＰＵＦモードでは，列毎に存在するクリップ回路４４から得られる電位を基準電位とし、各画素のリセット電位と差分を取ることで、画素毎のばらつきを抽出している。
この固体撮像装置（ＣＭＯＳイメージセンサ）１０Ａは、垂直方向（図では上下）に隣接した２画素でソースフォロワトランジスタＳＦ－Ｔｒを共有しており、ソースフォロワトランジスタＳＦ－Ｔｒの数は1,920×540である。
ＰＵＦモードでは，列毎に存在するクリップ回路４４から得られる電位を基準電位とし、各画素のリセット電位と差分を取ることで、画素毎のばらつきを抽出している。
【0144】
（図１４のＣＩＳ－ＰＵＦにおけるＰＵＦレスポンスの生成）
次に、図１４のＣＩＳ－ＰＵＦにおけるＰＵＦレスポンスの生成の概要について説明する。
図２０は、図１４のＣＩＳ－ＰＵＦの画素ばらつきを利用したＰＵＦレスポンス生成の様子を示す図である。
次に、図１４のＣＩＳ－ＰＵＦにおけるＰＵＦレスポンスの生成の概要について説明する。
図２０は、図１４のＣＩＳ－ＰＵＦの画素ばらつきを利用したＰＵＦレスポンス生成の様子を示す図である。
【0145】
ＣＩＳ－ＰＵＦの画素ばらつきを利用したＰＵＦレスポンス生成は、垂直方向（上下）に隣接した２つのソースフォロワトランジスタＳＦ－Ｔｒの出力値Ｖｏｕｔ(ＡＤコンバータで４１デジタル化された出力)を大小比較し、１ビットを出力している。
図２０の例では、上下の出力値Ｖｏｕｔを大小比較し、上側の出力値が下側の出力値より大きい場合（上＞下）「１」、上側の出力値が下側の出力値より小さい場合（上＜下）「０」とする。
図２０の例では、上下の出力値Ｖｏｕｔを大小比較し、上側の出力値が下側の出力値より大きい場合（上＞下）「１」、上側の出力値が下側の出力値より小さい場合（上＜下）「０」とする。
【0146】
実測に用いたＣＭＯＳイメージセンサはソースフォロワトランジスタＳＦ－Ｔｒの数が1,920×540である。そこから、上下隣接のソースフォロワトランジスタＳＦ－Ｔｒの出力値を大小比較し、1,920×270の１/０データ(ＰＵＦレスポンス)を作成している。
したがって、ＣＩＳ－ＰＵＦの１チップから約０．５Ｍビットのレスポンスを得ることができる。
したがって、ＣＩＳ－ＰＵＦの１チップから約０．５Ｍビットのレスポンスを得ることができる。
【0147】
【0148】
図１６の再現性では、１００回試行(１００枚画像)分の出力から平均をとり、基準のレスポンスとしている。図２１においては、その基準と各１回試行(１枚画像)のレスポンスでハミングディスタンス（ＨＤ）をとった結果を載せている。
ただし、レスポンスは1,920×270のビットを128ビットずつ区切った4,050ブロック×15チップ分の分布である。
また、図２１において、ユニーク性では異なる１５チップの基準レスポンス同士のハミングディスタンス（ＨＤ）をとった結果を載せている。図２１において、ユニーク性は再現性と同様にレスポンスを128ビット区切りにし、4,050ブロックの分布でまとめてある。
ただし、レスポンスは1,920×270のビットを128ビットずつ区切った4,050ブロック×15チップ分の分布である。
また、図２１において、ユニーク性では異なる１５チップの基準レスポンス同士のハミングディスタンス（ＨＤ）をとった結果を載せている。図２１において、ユニーク性は再現性と同様にレスポンスを128ビット区切りにし、4,050ブロックの分布でまとめてある。
【0149】
図２１に示すように、再現性では，平均値が128ビット中1.10ビット(反転率 = 0.86%)，最大でも8ビット(反転率 = 6.25%)と非常に良い値が得られている。
ユニーク性でも、平均値が63.99ビットと理想的な値(64ビット)にほぼ等しく、高いユニーク性であることが確認できている。
ユニーク性でも、平均値が63.99ビットと理想的な値(64ビット)にほぼ等しく、高いユニーク性であることが確認できている。
【0150】
（ＣＩＳ－ＰＵＦの不安定ビット）
次に、図１４のＣＩＳ－ＰＵＦの不安定ビットについて考察する。
図２２（Ａ）および図２２（Ｂ）は、図１４および図２０に示すようなレスポンス生成方式によって得られたＰＵＦレスポンスの安定ビットと不安定ビットを示す図である。
図２２（Ａ）は２つのソースフォロワトランジスタＳＦ－Ｔｒ出力の１００回試行分の安定ビットの出力分布を示し、図２２（Ｂ）は２つのソースフォロワトランジスタＳＦ－Ｔｒ出力の１００回試行分の不安定ビットの出力分布を示している。
次に、図１４のＣＩＳ－ＰＵＦの不安定ビットについて考察する。
図２２（Ａ）および図２２（Ｂ）は、図１４および図２０に示すようなレスポンス生成方式によって得られたＰＵＦレスポンスの安定ビットと不安定ビットを示す図である。
図２２（Ａ）は２つのソースフォロワトランジスタＳＦ－Ｔｒ出力の１００回試行分の安定ビットの出力分布を示し、図２２（Ｂ）は２つのソースフォロワトランジスタＳＦ－Ｔｒ出力の１００回試行分の不安定ビットの出力分布を示している。
【0151】
図２２（Ａ）および図２２（Ｂ）には、平均出力も示されており、２つの平均出力の差をΔＶｏｕｔで示してある。
ここで用いた平均出力は、ＣＭＯＳイメージセンサのばらつきの中でもＦＰＮ（固定パターンノイズ）が影響しており、ソースフォロワトランジスタＳＦ－Ｔｒの出力毎に１つに定まる。
一方、出力平均からの分布の広がりはランダムノイズの影響であり、ある一定のσに沿って全ての出力で同様の分布を作る。
ここで用いた平均出力は、ＣＭＯＳイメージセンサのばらつきの中でもＦＰＮ（固定パターンノイズ）が影響しており、ソースフォロワトランジスタＳＦ－Ｔｒの出力毎に１つに定まる。
一方、出力平均からの分布の広がりはランダムノイズの影響であり、ある一定のσに沿って全ての出力で同様の分布を作る。
【0152】
図２２（Ａ）および図２２（Ｂ）からわかるように、安定ビットでは試行毎の出力変動に対して、差ΔＶｏｕｔが大きく、試行により出力の大小関係が逆転することはない。
一方で、不安定ビットでは平均出力の差ΔＶｏｕｔが小さく、試行によって大小関係が逆転し、ビット反転を起こす。
このことより、図１４等に示すＣＩＳ－ＰＵＦは、平均出力の差ΔＶｏｕｔを確認することによって、対応するソースフォロワトランジスタＳＦ－Ｔｒペアのビットの反転しやすさを推測することが可能である。
一方で、不安定ビットでは平均出力の差ΔＶｏｕｔが小さく、試行によって大小関係が逆転し、ビット反転を起こす。
このことより、図１４等に示すＣＩＳ－ＰＵＦは、平均出力の差ΔＶｏｕｔを確認することによって、対応するソースフォロワトランジスタＳＦ－Ｔｒペアのビットの反転しやすさを推測することが可能である。
【0153】
以下に、信頼度情報の設定方法等について説明する。
本第２の実施形態において、レスポンスデータ生成部８０における鍵生成部８２は、ファジー抽出器を適用し、鍵再生成時に、初期に鍵を生成して得られたヘルパーデータと、鍵再生成時に得られるばらつき情報と、鍵再生成時のばらつき情報より予測した信頼度情報とを用いて固有鍵を生成する。
本第２の実施形態においては、上述したように、ＰＵＦレスポンスであるばらつき情報は、１ビット当たり２つの出力値が得られる複数ビット（本例では１２ビット）のデジタル値として取得され、鍵生成部８２は、ＰＵＦレスポンスであるばらつき情報の２つの出力値を信頼度情報として利用する。
本第２の実施形態において、レスポンスデータ生成部８０における鍵生成部８２は、ファジー抽出器を適用し、鍵再生成時に、初期に鍵を生成して得られたヘルパーデータと、鍵再生成時に得られるばらつき情報と、鍵再生成時のばらつき情報より予測した信頼度情報とを用いて固有鍵を生成する。
本第２の実施形態においては、上述したように、ＰＵＦレスポンスであるばらつき情報は、１ビット当たり２つの出力値が得られる複数ビット（本例では１２ビット）のデジタル値として取得され、鍵生成部８２は、ＰＵＦレスポンスであるばらつき情報の２つの出力値を信頼度情報として利用する。
【0154】
本第２の実施形態においては、上述したように、ＰＵＦレスポンスであるばらつき情報の２つの出力値の差分値でビット反転し易い、ビット反転しにくい程度を予測可能であり、鍵生成部８２は、鍵再生成時に得られるばらつき情報の２つの出力値の差分値から信頼度を予測する。
【0155】
鍵生成部８２は、信頼度を予測して設定する方法として、たとえば２つの方法を採用可能である。
【0156】
（第１の信頼度設定方法）
第１の信頼度設定方法では、鍵生成部８２は、鍵再生成時に得られるばらつき情報の２つの出力値の第１の差ΔVoutgetと、出力値の平均同士の第２の差ΔVoutが一致すると仮定し、第１の差ΔVoutgetが大きいほど、２つの出力値分布が重なる面積は小さくビット反転の確率が小さく、第１の差ΔVoutgetが小さいほど、２つの出力値分布が重なる面積は大きくビット反転の確率が大きい、と想定して信頼度を設定する。
鍵生成部８２は、第１の差ΔVoutgetから想定した２つの出力値分布が重なる面積が最大のとき信頼度を最低とし、重なる面積が小さくなるにつれて信頼度を最大に近づけて信頼度の設定を行う。
あるいは、鍵生成部８２は、第１の差ΔVoutgetから想定した２つの出力値分布が重なる面積が最小のとき信頼度を最大とし、重なる面積が大きくなるにつれて信頼度を最小に近づけて信頼度の設定を行う。
第１の信頼度設定方法では、鍵生成部８２は、鍵再生成時に得られるばらつき情報の２つの出力値の第１の差ΔVoutgetと、出力値の平均同士の第２の差ΔVoutが一致すると仮定し、第１の差ΔVoutgetが大きいほど、２つの出力値分布が重なる面積は小さくビット反転の確率が小さく、第１の差ΔVoutgetが小さいほど、２つの出力値分布が重なる面積は大きくビット反転の確率が大きい、と想定して信頼度を設定する。
鍵生成部８２は、第１の差ΔVoutgetから想定した２つの出力値分布が重なる面積が最大のとき信頼度を最低とし、重なる面積が小さくなるにつれて信頼度を最大に近づけて信頼度の設定を行う。
あるいは、鍵生成部８２は、第１の差ΔVoutgetから想定した２つの出力値分布が重なる面積が最小のとき信頼度を最大とし、重なる面積が大きくなるにつれて信頼度を最小に近づけて信頼度の設定を行う。
【0157】
（第２の信頼度設定方法）
第２の信頼度設定方法では、鍵生成部８２は、鍵再生成時に得られるばらつき情報の２つの出力値の第１の差ΔVoutgetが、出力値の平均同士の第２の差ΔVoutと異なり、値を取得するごとに値が変動し、得られた第１の差ΔVoutgetが第２の差ΔVoutよりも大きい場合と小さい場合が確率的に存在することを前提として、第１の差ΔVoutgetが第２の差ΔVoutからずれる割合を考慮して信頼度の設定を行う。
鍵生成部８２は、第１の差ΔVoutgetが、第２の差ΔVout±αとなることを想定し、第１の差ΔVoutgetが第２の差ΔVoutからずれる割合を考慮した信頼度設定を行う。
第２の信頼度設定方法では、鍵生成部８２は、鍵再生成時に得られるばらつき情報の２つの出力値の第１の差ΔVoutgetが、出力値の平均同士の第２の差ΔVoutと異なり、値を取得するごとに値が変動し、得られた第１の差ΔVoutgetが第２の差ΔVoutよりも大きい場合と小さい場合が確率的に存在することを前提として、第１の差ΔVoutgetが第２の差ΔVoutからずれる割合を考慮して信頼度の設定を行う。
鍵生成部８２は、第１の差ΔVoutgetが、第２の差ΔVout±αとなることを想定し、第１の差ΔVoutgetが第２の差ΔVoutからずれる割合を考慮した信頼度設定を行う。
【0158】
ここで、軟判定を行う鍵再生成部８２２における信頼度情報取得部８２２６において信頼度を予測して設定する方法を、図面に関連付けてより具体的に説明する。
【0159】
前述したＣＩＳ－ＰＵＦの安定ビットと不安定ビットの説明で、垂直方向（上下）に隣接した２つのソースフォロワトランジスタＳＦ－Ｔｒの出力の分布から，平均値と平均値の差である第２の差ΔVoutの大きさを用いている。
本第２の実施形態において、ＣＩＳ－ＰＵＦの信頼度情報Ｑも、この上下に隣接した２つのソースフォロワトランジスタＳＦ－Ｔｒの出力差から作成する。
そして、本第２の実施形態において採用させるファジー抽出器８２０Ｂは、鍵の再生成時にワンショットで信頼度を得ることを想定している。
そこで、本実施形態では、ワンショットで得られた上下に隣接する２つのソースフォロワトランジスタＳＦ－Ｔｒの出力値の差を第１の差ΔVout_getとする。
本第２の実施形態において、ＣＩＳ－ＰＵＦの信頼度情報Ｑも、この上下に隣接した２つのソースフォロワトランジスタＳＦ－Ｔｒの出力差から作成する。
そして、本第２の実施形態において採用させるファジー抽出器８２０Ｂは、鍵の再生成時にワンショットで信頼度を得ることを想定している。
そこで、本実施形態では、ワンショットで得られた上下に隣接する２つのソースフォロワトランジスタＳＦ－Ｔｒの出力値の差を第１の差ΔVout_getとする。
【0160】
図２３は、本実施形態に係る信頼度を予測して設定する方法をより具体的に説明するための図である。
【0161】
（第１の信頼度設定方法の具体的な説明）
第１の信頼度設定方法では、図２３に示すように、鍵生成部８２は、鍵再生成時に得られるばらつき情報の２つの出力値の第１の差ΔVoutgetと、出力値の平均同士の第２の差ΔVoutが一致すると仮定し、ΔVout_get＝ΔVoutとする。
このとき、第１の差ΔVout_getが大きければ、２つのソースフォロワトランジスタＳＦ－Ｔｒの出力分布は重ならず、ビット反転を起こす確率は０に近い。一方、第１の差ΔVout_getが小さければ小さいほど、２つのソースフォロワトランジスタＳＦ－Ｔｒの出力分布が重なる面積は大きくなり，ビット反転が起きやすくなる。
この性質を利用し、第１の差ΔVoutgetが大きいほど、２つの出力値分布が重なる面積は小さくビット反転の確率が小さく、第１の差ΔVoutgetが小さいほど、２つの出力値分布が重なる面積は大きくビット反転の確率が大きい、と想定して信頼度を設定する。
第１の信頼度設定方法では、図２３に示すように、鍵生成部８２は、鍵再生成時に得られるばらつき情報の２つの出力値の第１の差ΔVoutgetと、出力値の平均同士の第２の差ΔVoutが一致すると仮定し、ΔVout_get＝ΔVoutとする。
このとき、第１の差ΔVout_getが大きければ、２つのソースフォロワトランジスタＳＦ－Ｔｒの出力分布は重ならず、ビット反転を起こす確率は０に近い。一方、第１の差ΔVout_getが小さければ小さいほど、２つのソースフォロワトランジスタＳＦ－Ｔｒの出力分布が重なる面積は大きくなり，ビット反転が起きやすくなる。
この性質を利用し、第１の差ΔVoutgetが大きいほど、２つの出力値分布が重なる面積は小さくビット反転の確率が小さく、第１の差ΔVoutgetが小さいほど、２つの出力値分布が重なる面積は大きくビット反転の確率が大きい、と想定して信頼度を設定する。
【0162】
鍵生成部８２は、第１の差ΔVoutgetから想定した２つの出力値分布が重なる面積が最大のとき信頼度を最低とし、重なる面積が小さくなるにつれて信頼度を最大に近づけて信頼度の設定を行う。
あるいは、鍵生成部８２は、第１の差ΔVoutgetから想定した２つの出力値分布が重なる面積が最小のとき信頼度を最大とし、重なる面積が大きくなるにつれて信頼度を最小に近づけて信頼度の設定を行う。
あるいは、鍵生成部８２は、第１の差ΔVoutgetから想定した２つの出力値分布が重なる面積が最小のとき信頼度を最大とし、重なる面積が大きくなるにつれて信頼度を最小に近づけて信頼度の設定を行う。
【0163】
より具体的には、鍵再生成時には、１ビット当たり２つの出力が得られる。この差分を第１の差ΔVoutgetとするが、この出力値がそれぞれ多数回の出力を統計処理した時の最頻値(平均値でもよい)同士の差(これを第２の差ΔＶoutとする)とどれほどずれているか１回の取得ではわからない。
仮定のひとつとしては得られた２つの出力が最頻値(平均値)であると仮定する。これはΔVout = ΔVoutgetとすることである。
そし統計的出力分布を仮定して(たとえば、あるσで与えられる正規分布として)第２の差ΔVoutからふたつの出力分布の重なり面積を計算し、重なり面積１００％→反転確率５０％→信頼度０、重なり面積０％→反転確率０％→信頼度１として、その間を適当な関数(たとえば直線補完)で補完する。
仮定のひとつとしては得られた２つの出力が最頻値(平均値)であると仮定する。これはΔVout = ΔVoutgetとすることである。
そし統計的出力分布を仮定して(たとえば、あるσで与えられる正規分布として)第２の差ΔVoutからふたつの出力分布の重なり面積を計算し、重なり面積１００％→反転確率５０％→信頼度０、重なり面積０％→反転確率０％→信頼度１として、その間を適当な関数(たとえば直線補完)で補完する。
【0164】
（第２の信頼度設定方法の具体的な説明）
次に、第１の信頼度設定方法よりも精度の高い第２の信頼度設定方法について説明する。
図２４（Ａ）および図２４（Ｂ）は、本実施形態に係る第２の信頼度設定方法を説明するための第１の図である。
図２５（Ａ）～図２５（Ｄ）は、本実施形態に係る第２の信頼度設定方法を説明するための第２の図である。
次に、第１の信頼度設定方法よりも精度の高い第２の信頼度設定方法について説明する。
図２４（Ａ）および図２４（Ｂ）は、本実施形態に係る第２の信頼度設定方法を説明するための第１の図である。
図２５（Ａ）～図２５（Ｄ）は、本実施形態に係る第２の信頼度設定方法を説明するための第２の図である。
【0165】
第２の信頼度設定方法では、鍵生成部８２は、鍵再生成時に得られるばらつき情報の２つの出力値の第１の差ΔVoutgetが、出力値の平均同士の第２の差ΔVoutと異なり、値を取得するごとに値が変動し、得られた第１の差ΔVoutgetが第２の差ΔVoutよりも大きい場合と小さい場合が確率的に存在することを前提として、第１の差ΔVoutgetが第２の差ΔVoutからずれる割合を考慮して信頼度の設定を行う。
鍵生成部８２は、第１の差ΔVoutgetが、第２の差ΔVout＋ｘ（±α）となることを想定し、第１の差ΔVoutgetが第２の差ΔVoutからずれる割合を考慮した信頼度設定を行う。
鍵生成部８２は、第１の差ΔVoutgetが、第２の差ΔVout＋ｘ（±α）となることを想定し、第１の差ΔVoutgetが第２の差ΔVoutからずれる割合を考慮した信頼度設定を行う。
【0166】
第２の信頼度設定方法では、ひとつずつの出力は最頻値の周りに一定のσで与えられる正規分布であると仮定する。これにより得られた出力が最頻値からずれて存在する確率を考慮して第２の差ΔVoutを確率ごとに計算する。
具体的には、図２４（Ｂ）に示すように、得られた左の出力が最頻値から左にずれている量をａ(右にずれている量は負になる)とし、右の出力が最頻値から右にずれている量をｂ(左にずれている場合は負になる)とする。
これにより、ΔVout = ΔVoutget－ａ－ｂとなる。
具体的には、図２４（Ｂ）に示すように、得られた左の出力が最頻値から左にずれている量をａ(右にずれている量は負になる)とし、右の出力が最頻値から右にずれている量をｂ(左にずれている場合は負になる)とする。
これにより、ΔVout = ΔVoutget－ａ－ｂとなる。
【0167】
ａおよびｂが取りうる確率は図２５（Ａ）～図２５（Ｄ）に示すような考え方で計算する。
たとえばａ(ｂも同様)の値が正規分布の平均値から±0.5σ内であれば平均値に寄せる。この時はａ(ｂ)＝０である。次の１σの範囲に入る場合はａ（ｂ）＝±１σに寄せる。さらにその外の範囲に入る場合はａ（ｂ）＝±２σに寄せる。
ａ、ｂそれぞれの値に寄る確率は図２５（Ｄ）に示す表のようになる。
この確率をΔVout = ΔVoutget－ａ－ｂから計算される第２の差ΔVoutより求められる信頼度とを掛け合わせ、すべての和を求める。その結果を図２１（Ｃ）に示している。
たとえばａ(ｂも同様)の値が正規分布の平均値から±0.5σ内であれば平均値に寄せる。この時はａ(ｂ)＝０である。次の１σの範囲に入る場合はａ（ｂ）＝±１σに寄せる。さらにその外の範囲に入る場合はａ（ｂ）＝±２σに寄せる。
ａ、ｂそれぞれの値に寄る確率は図２５（Ｄ）に示す表のようになる。
この確率をΔVout = ΔVoutget－ａ－ｂから計算される第２の差ΔVoutより求められる信頼度とを掛け合わせ、すべての和を求める。その結果を図２１（Ｃ）に示している。
【0168】
図２６は、本第２の実施形態に係る第１の信頼度設定方法および第２の信頼度設定方法、並びに、比較例としての一般的な硬判定ファジー抽出器を用いた判定方法の信頼度と第１の差ΔVoutgetとの関係を示す図である。
図２６において、特性曲線Ｃ１が第１の信頼度設定方法による信頼度と第１の差ΔVoutgetとの関係を示し、特性曲線Ｃ２が第２の信頼度設定方法による信頼度と第１の差ΔVoutgetとの関係を示し、特性曲線Ｃ３が比較例である硬判定方法による信頼度と第１の差ΔVoutgetとの関係を示している。
図２６において、特性曲線Ｃ１が第１の信頼度設定方法による信頼度と第１の差ΔVoutgetとの関係を示し、特性曲線Ｃ２が第２の信頼度設定方法による信頼度と第１の差ΔVoutgetとの関係を示し、特性曲線Ｃ３が比較例である硬判定方法による信頼度と第１の差ΔVoutgetとの関係を示している。
【0169】
図２６からわかるように、第２の信頼度設定方法の方が第１の信頼度設定方法より精度が高い。
【0170】
（比較例としての硬判定ファジー抽出器および既存の軟判定ファジー抽出器の説明）
次に、比較例としての硬判定ファジー抽出器および既存の軟判定ファジー抽出器を説明する。そして、本実施形態に係るファジー抽出器、比較例としての硬判定ファジー抽出器および既存の軟判定ファジー抽出器のエラー訂正能力等について考察する。
次に、比較例としての硬判定ファジー抽出器および既存の軟判定ファジー抽出器を説明する。そして、本実施形態に係るファジー抽出器、比較例としての硬判定ファジー抽出器および既存の軟判定ファジー抽出器のエラー訂正能力等について考察する。
【0171】
（比較例としての硬判定ファジー抽出器の説明）
まず、比較例としての硬判定ファジー抽出器は基本的に図７のファジー抽出器を採用することができる。
まず、比較例としての硬判定ファジー抽出器は基本的に図７のファジー抽出器を採用することができる。
【0172】
なお、判定に使う誤り訂正符号に一次のリードマラー符号(ＲＭ符号)を使用している。この符号は比較的簡単な構造をしており，効率的に符号化が行える。
本実施形態においては、一次のＲＭ符号の中で、規模の小さいＲＭ(8,4,4)を使うと仮定した．これは、４ビットの情報ビットから８ビットの符号語を生成し、符号語間で最低４ビットのＨＤ（ハミングディスタンス）を持つ。
そのため、本実施形態では、情報量４ビットで、８ビット中１ビットの誤りを訂正できる能力を持つ。このＲＭ(8,4,4)を使うにあたって、ＰＵＦレスポンス８ビット中エラービットがｎビット含まれる確率を求めた。
本実施形態においては、一次のＲＭ符号の中で、規模の小さいＲＭ(8,4,4)を使うと仮定した．これは、４ビットの情報ビットから８ビットの符号語を生成し、符号語間で最低４ビットのＨＤ（ハミングディスタンス）を持つ。
そのため、本実施形態では、情報量４ビットで、８ビット中１ビットの誤りを訂正できる能力を持つ。このＲＭ(8,4,4)を使うにあたって、ＰＵＦレスポンス８ビット中エラービットがｎビット含まれる確率を求めた。
【0173】
復号についてＲＭ(リ－ドマラ－)符号を用いてさらに説明する。
上記したように、ＲＭ(8,4,4)を例にとる。
符号長８ビット、情報量４ビットで、用いる符号を24=16個 (8bitフルなら28=256個のところ)にして、全ての符号の最小ＨＤ(ハミングディスタンス)を４ビットにしている。
上記したように、ＲＭ(8,4,4)を例にとる。
符号長８ビット、情報量４ビットで、用いる符号を24=16個 (8bitフルなら28=256個のところ)にして、全ての符号の最小ＨＤ(ハミングディスタンス)を４ビットにしている。
【0174】
次式で示す、ＲＭ(8,4,4)の基底ベクトルを用いて、
【0175】
【数4】
【0176】
４ビットの情報ａ１，ａ２，ａ３，ａ４に対してＲＭ符号は次式で与えられる。
【0177】
【数5】
【0178】
４ビット全てに割り振られるＲＭ符号は下記表１のようになる。
【0179】
【表1】
【0180】
下記の表２にノイズがある場合の再生成したレスポンスの符号と他の符号とのＨＤを示す。
ノイズ１ビットであれば、元の正解の符号とのＨＤが一番小さく、これを真の符号と判定することができる。一方、ノイズ２ビットであればＨＤ２となる候補が複数存在し、真の符号を決められない。ノイズ３ビットtではＨＤ最小が別の符号となり間違ってしまうことになる。
このようにＲＭ(n, k, d)ではd/2-1bit までのノイズ(反転)まで再生可能な符号と言える。
ノイズ１ビットであれば、元の正解の符号とのＨＤが一番小さく、これを真の符号と判定することができる。一方、ノイズ２ビットであればＨＤ２となる候補が複数存在し、真の符号を決められない。ノイズ３ビットtではＨＤ最小が別の符号となり間違ってしまうことになる。
このようにＲＭ(n, k, d)ではd/2-1bit までのノイズ(反転)まで再生可能な符号と言える。
【0181】
【表2】
【0182】
（比較例としての既存の軟判定ファジー抽出器の説明）
次に、比較例としての既存の軟判定ファジー抽出器について説明する。
次に、比較例としての既存の軟判定ファジー抽出器について説明する。
【0183】
既存の軟判定ファジー抽出器では、鍵の初期生成における前処理で複数回レスポンスを取得し、多数決処理を行うことでわかる最も高い確率で発生するレスポンスデータと信頼度情報を得ることが特徴である。
【0184】
【0185】
この相関復号では、事前に誤りやすいビットは信頼度(重み)を小さくし、誤りにくいビットは信頼度を大きくする。このとき、信頼度をつける前のビットの成分は１を－１に、０を＋１に置き換えて後の計算を行う。
そして、ＨＤ（ハミングディスタンス)が一番小さくなる符号語を候補から選ぶのではなく、候補の符号語と信頼度付きのベクトルで内積を取り、計算結果を最大にする符号語を正しい符号語として選択する。図中、（ｘ）を用いた式は各成分同士の乗算を表す。
そして、ＨＤ（ハミングディスタンス)が一番小さくなる符号語を候補から選ぶのではなく、候補の符号語と信頼度付きのベクトルで内積を取り、計算結果を最大にする符号語を正しい符号語として選択する。図中、（ｘ）を用いた式は各成分同士の乗算を表す。
【0186】
たとえば、正しい符号語が(+1,-1,+1,-1)または(+1,+1,+1,+1)であり、エラーを含む出力結果が(+1,+1,+1,-1)であった場合には、信頼度情報がない場合はどちらもＨＤは１ビットとなりどちらが正しい符号語か判断できない。
ところが、信頼度として（+5,+1,+5,-5）という２ビット目の誤り確率が高いというデータが与えられていれば、２ビット目を誤った(+1,-1,+1,-1)が正しい符号語であったと予測できる。
ところが、信頼度として（+5,+1,+5,-5）という２ビット目の誤り確率が高いというデータが与えられていれば、２ビット目を誤った(+1,-1,+1,-1)が正しい符号語であったと予測できる。
【0187】
軟判定時の相関復号について説明する。
前述したように、後で内積を取るために０→１、１→－１と符号を変換する。
表３に示すように、反転し易いビットは小さいウェイト、反転し難いビットは大きいウェイトを付与する。得られた符号にウェイトをかけ、それぞれの符号との内積をとり、一番高いものを真の符号とする。
前述したように、後で内積を取るために０→１、１→－１と符号を変換する。
表３に示すように、反転し易いビットは小さいウェイト、反転し難いビットは大きいウェイトを付与する。得られた符号にウェイトをかけ、それぞれの符号との内積をとり、一番高いものを真の符号とする。
【0188】
【表3】
【0189】
表３、表４の例では３ビットまで反転しても真の符号を見いだせている。
反転した部分は内積計算で負の寄与をするが、反転しやすいbitの寄与はウェイトが小さいため、反転していない正の寄与に対し負の寄与は少なく、真の符号が内積最大値を取りえる確率が高くなる。
反転した部分は内積計算で負の寄与をするが、反転しやすいbitの寄与はウェイトが小さいため、反転していない正の寄与に対し負の寄与は少なく、真の符号が内積最大値を取りえる確率が高くなる。
【0190】
【表4】
【0191】
この既存の手法は通常の硬判定ファジー抽出器よりも高い訂正能力を持つが、信頼度情報をヘルパーデータの中に保管する必要がある。そのため、保管するデータの容量が大きくなる欠点を持つ。
【0192】
これに対して、本第２の実施形態の鍵再生成時に信頼度情報Ｑを採用した高い訂正能力をもった軟判定を行うことが可能なファジー抽出器８２０Ｂでは、ＣＩＳ－ＰＵＦがＰＵＦレスポンスを生成するたび、同時に対応するビットのソースフォロワトランジスタＳＦ－Ｔｒペアの平均出力差(ΔVout)から、ビットの不安定さを推測できる。
この特性によって、ＣＩＳ－ＰＵＦでは１回の試行(１枚画像)で信頼度を得ることができる。そのため、既存の軟判定ファジー抽出器とは違い、鍵の初期生成の際に必ずしも信頼度を付与した大きいヘルパーデータを作成する必要がなく、鍵の再生成時に、その都度信頼度を付与したＰＵＦレスポンスを用意するという方法をとることができる。
さらに、信頼度を付与する分、硬判定ファジー抽出器よりも高い訂正能力が期待できる。
この特性によって、ＣＩＳ－ＰＵＦでは１回の試行(１枚画像)で信頼度を得ることができる。そのため、既存の軟判定ファジー抽出器とは違い、鍵の初期生成の際に必ずしも信頼度を付与した大きいヘルパーデータを作成する必要がなく、鍵の再生成時に、その都度信頼度を付与したＰＵＦレスポンスを用意するという方法をとることができる。
さらに、信頼度を付与する分、硬判定ファジー抽出器よりも高い訂正能力が期待できる。
【0193】
（実データによる評価）
次に、実データを用いたエラービットの訂正で能力の評価結果について述べる。まず、レスポンスに含まれるエラービットの割合を述べ、レスポンスに含まれたエラービットの数に応じた訂正能力ついて述べる。
次に、実データを用いたエラービットの訂正で能力の評価結果について述べる。まず、レスポンスに含まれるエラービットの割合を述べ、レスポンスに含まれたエラービットの数に応じた訂正能力ついて述べる。
【0194】
（実データとエラービット解析）
ＣＩＳ－ＰＵＦに本実施形態に係る新・軟判定ファジー抽出器を適応させるにあたって、実際にどれだけの訂正能力が得られるのかを実データから確認する。実データとしては、５チップの出力データをそれぞれ１００回試行(画像１００枚)分用意した。
ここでは、前述したように、軟判定ファジー抽出器に使う誤り訂正符号に一次のリードマラー符号(ＲＭ符号)を使用する。この符号は比較的簡単な構造をしており、効率的に符号化が行えるため、ファジー抽出器の検討には向いているといえる。
今回は一次のＲＭ符号の中で、規模の小さいＲＭ(8,4,4)を使うと仮定した。これは、４ビットの情報ビットから８ビットの符号語を生成し、符号語間で最低４ビットのＨＤ（ハミングディスタンス）を持つ。
そのため、情報量４ビットで、８ビット中１ビットの誤りを訂正できる能力を持つ。このＲＭ(8,4,4)を使うにあたって、ＰＵＦレスポンス８ビット中エラービットがｎビット含まれる確率を求めた。
ＣＩＳ－ＰＵＦに本実施形態に係る新・軟判定ファジー抽出器を適応させるにあたって、実際にどれだけの訂正能力が得られるのかを実データから確認する。実データとしては、５チップの出力データをそれぞれ１００回試行(画像１００枚)分用意した。
ここでは、前述したように、軟判定ファジー抽出器に使う誤り訂正符号に一次のリードマラー符号(ＲＭ符号)を使用する。この符号は比較的簡単な構造をしており、効率的に符号化が行えるため、ファジー抽出器の検討には向いているといえる。
今回は一次のＲＭ符号の中で、規模の小さいＲＭ(8,4,4)を使うと仮定した。これは、４ビットの情報ビットから８ビットの符号語を生成し、符号語間で最低４ビットのＨＤ（ハミングディスタンス）を持つ。
そのため、情報量４ビットで、８ビット中１ビットの誤りを訂正できる能力を持つ。このＲＭ(8,4,4)を使うにあたって、ＰＵＦレスポンス８ビット中エラービットがｎビット含まれる確率を求めた。
【0195】
評価においては、レスポンスの基準となる鍵の初期生成で用いるＰＵＦレスポンスに、１００回試行分の出力データを重ねることでランダムノイズをできる限り削減して生成した１／０データを使用する。
この基準デ－タと１００枚それぞれの１枚データより得られる１／０デ－タとのＨＤ（ハミングディスタンス）を求めることでエラービット数を求める。
ただし、８ビット当たりに含まれるエラービットを求めるため、１チップ1,920×270ビットのレスポンスを８ビットずつ切り取り、64,800ブロック分に分け，5チップ×64,800ブロック×100回試行分（約32M）で計測している。
この基準デ－タと１００枚それぞれの１枚データより得られる１／０デ－タとのＨＤ（ハミングディスタンス）を求めることでエラービット数を求める。
ただし、８ビット当たりに含まれるエラービットを求めるため、１チップ1,920×270ビットのレスポンスを８ビットずつ切り取り、64,800ブロック分に分け，5チップ×64,800ブロック×100回試行分（約32M）で計測している。
【0196】
図２８は、エラービットの計測結果を示す図である。
図２８からわかるように、ＣＩＳ－ＰＵＦのレスポンスを８ビットずつ区切った場合、含まれるエラービットはほとんどが０ビット化１ビットであり、多くてもほぼ３ビット以内に収まる。
図２８からわかるように、ＣＩＳ－ＰＵＦのレスポンスを８ビットずつ区切った場合、含まれるエラービットはほとんどが０ビット化１ビットであり、多くてもほぼ３ビット以内に収まる。
【0197】
（本第２の実施形態に係る新・軟判定ファジー抽出器を通した場合のエラー訂正能力）
ここでは、上述したエラービット解析得た各１枚試行のレスポンスを実際にファジー抽出器に通し、訂正が成功するかを確認する。
ここでは、上述したエラービット解析得た各１枚試行のレスポンスを実際にファジー抽出器に通し、訂正が成功するかを確認する。
【0198】
図２９は、本第２の実施形態に係る第１の信頼度設定方法および第２の信頼度設定方法、並びに、比較例としての一般的な硬判定ファジー抽出器を用いた判定方法のエラー訂正能力について示す図である。
レスポンスを通すファジー抽出器は硬判定方式、本実施形態に係る第１の信頼度設定方法および第２の信頼度設定方法の３通りを試した。図２９は、８ビット中エラービットがｎビット含まれていた場合の訂正が成功する確率を示している。
図２９において、特性曲線Ｃ１１が第１の信頼度設定方法によるエラービットと確率との関係を示し、特性曲線Ｃ１２が第２の信頼度設定方法によるエラービットと確率との関係を示し、特性曲線Ｃ１３が比較例である硬判定方法によるエラービットと確率との関係を示している。
レスポンスを通すファジー抽出器は硬判定方式、本実施形態に係る第１の信頼度設定方法および第２の信頼度設定方法の３通りを試した。図２９は、８ビット中エラービットがｎビット含まれていた場合の訂正が成功する確率を示している。
図２９において、特性曲線Ｃ１１が第１の信頼度設定方法によるエラービットと確率との関係を示し、特性曲線Ｃ１２が第２の信頼度設定方法によるエラービットと確率との関係を示し、特性曲線Ｃ１３が比較例である硬判定方法によるエラービットと確率との関係を示している。
【0199】
図２９から、硬判定では１ビットのエラーしか訂正できなかった訂正能力が、本実施形態に係る新・軟判定を用いることによって向上していることが見て取れる。
新・軟判定ファジー抽出器では，硬判定で１ビットまでしか訂正できないＲＭ(8,4,4)で２ビットエラーまではほぼ確実に訂正でき、３ビットエラーにおいてもいくらかの確率で訂正が成功している。
さらに、ランダムノイズによる第１の差ΔVout_getのずれを考慮した第２の信頼度設定方法においては、考慮しなかった場合よりも訂正能力が向上することが分かった。
また、図２９では、３ビットエラーした場合の訂正能力に不安は残るが、図２８からＣＩＳ－ＰＵＦのレスポンスにおいて８ビット内に含まれるエラービットの出現確率を考慮すると、本第２の実施形態に係る新・軟判定ファジー抽出器で訂正に１回失敗したとしても、複数回鍵の再生成処理を行えば正しい再生成鍵を作成することができると考えられる。
新・軟判定ファジー抽出器では，硬判定で１ビットまでしか訂正できないＲＭ(8,4,4)で２ビットエラーまではほぼ確実に訂正でき、３ビットエラーにおいてもいくらかの確率で訂正が成功している。
さらに、ランダムノイズによる第１の差ΔVout_getのずれを考慮した第２の信頼度設定方法においては、考慮しなかった場合よりも訂正能力が向上することが分かった。
また、図２９では、３ビットエラーした場合の訂正能力に不安は残るが、図２８からＣＩＳ－ＰＵＦのレスポンスにおいて８ビット内に含まれるエラービットの出現確率を考慮すると、本第２の実施形態に係る新・軟判定ファジー抽出器で訂正に１回失敗したとしても、複数回鍵の再生成処理を行えば正しい再生成鍵を作成することができると考えられる。
【0200】
以上説明したように、本第２の実施形態によれば、鍵再生成時に信頼度情報Ｑを採用した高い訂正能力をもった軟判定を行うことが可能なファジー抽出器８２０では、ＣＩＳ－ＰＵＦがＰＵＦレスポンスを生成するたび、同時に対応するビットのソースフォロワトランジスタＳＦ－Ｔｒペアの平均出力差(ΔVout)から、ビットの不安定さを推測できる。
この特性によって、ＣＩＳ－ＰＵＦでは１回の試行(１枚画像)で信頼度を得ることができる。そのため、既存の軟判定ファジー抽出器とは違い、鍵の初期生成の際に必ずしも信頼度を付与した大きいヘルパーデータを作成する必要がなく、鍵の再生成時に、その都度信頼度を付与したＰＵＦレスポンスを用意するという方法をとることができる。
さらに、信頼度を付与する分、硬判定ファジー抽出器よりも高い訂正能力が期待できる。
この特性によって、ＣＩＳ－ＰＵＦでは１回の試行(１枚画像)で信頼度を得ることができる。そのため、既存の軟判定ファジー抽出器とは違い、鍵の初期生成の際に必ずしも信頼度を付与した大きいヘルパーデータを作成する必要がなく、鍵の再生成時に、その都度信頼度を付与したＰＵＦレスポンスを用意するという方法をとることができる。
さらに、信頼度を付与する分、硬判定ファジー抽出器よりも高い訂正能力が期待できる。
【0201】
このように、本第２の実施形態によれば、信頼度情報を得るためのレスポンスの複数測定とヘルパーデータへの信頼度付与が不要で、初期鍵生成時にファジー抽出器（Fuzzy Extractor）の保存デ－タが増大することを防止でき、秘匿性の高い固有のレスポンスデータを生成することが可能で、ひいては画像の改ざん、ねつ造を確実に防止することが可能となる。
【0202】
なお、上記の鍵生成部８２は、画素または読み出し回路４０のばらつき情報に基づいて固有鍵を生成する例について説明したが、異なるばらつき情報により生成した固有鍵同士の演算を行って最終的な固有鍵を得るように構成することも可能である。
たとえば、次のように構成することも可能である。
たとえば、次のように構成することも可能である。
【0203】
すなわち、鍵生成部８２は、たとえば、読み出し回路４０のＡＤＣ４１、アンプ（ＡＭＰ）４２、またはＳ／Ｈ回路４３のばらつき情報を用いて第１固有鍵を生成する第１機能と、読み出し回路４０のカラムメモリ４５のＳＲＡＭの出力を用いて第２固有鍵を生成する第２機能と、を含み、第１機能により生成された第１固有鍵と、第２機能により生成された第２固有鍵とを演算することにより最終的な固有鍵を生成するように構成することも可能である。
【0204】
この構成は、画素のばらつき情報に関しても同様に適用可能である。
【0205】
なお、一体化部８５は、一体化する鍵情報を用いて階層的に画像部分にマスクをする機能を含むように構成してもよい。
また、一体化部８５は、一体化する鍵情報を用いて画像に電子透かしを入れる機能を含むように構成してもよい。
また、一体化部８５は、一体化する鍵情報を用いて画像に電子透かしを入れる機能を含むように構成してもよい。
【0206】
なお、本実施形態において、固体撮像装置１０の各構成要素が同一パッケージ内に搭載されている構成を採用可能である。
【0207】
固体撮像装置（ＣＩＳ）１０とＩＳＰ(Image Signal Processor)を同一パッケージに封止したＳｉＰ (Silicon in Package)にて、鍵および識別データを生成する信号処理をパッケージ内部にて完結し、パッケージ外部に固有鍵データを出力することなく、識別データを生成可能な構成を採用可能である。
【0208】
また、イメージセンサと信号処理回路とを備えたＳｏＣ (System on Chip)において、鍵および識別データを生成する信号処理をチップ内部にて完結し、チップ外部に固有鍵データを出力することなく、識別データを生成可能な構成を採用可能である。
【0209】
また、本実施形態の固体撮像装置１０は、前述したように、通常の読出し駆動タイミングとは別に、リーク電流などを長時間蓄積するための駆動タイミングを備えるように構成可能である。また、アナログアンプ、デジタルアンプ、または、ＡＤＣのフルスケール電圧を縮小し、リーク電圧の蓄積電圧を強調して出力しても良い。また、複数行あるいは複数フレームのデータを平均化、または加算することで、ランダムノイズ成分を低減しても良い。
【0210】
また、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣについて、情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、ＡＤＣのばらつき情報を採用することができる。
また、情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、アンプ（ＡＭＰ、増幅器）のばらつき情報を採用することができる。
また、情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、Ｓ／Ｈ回路のばらつき情報を採用することができる。
また、情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、カラムメモリのＳＲＡＭの出力（ばらつき）情報を採用することができる。
また、情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、アンプ（ＡＭＰ、増幅器）のばらつき情報を採用することができる。
また、情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、Ｓ／Ｈ回路のばらつき情報を採用することができる。
また、情報取得部８１は、読み出し回路４０の構成回路のばらつき情報ＣＦＬＣとして、カラムメモリのＳＲＡＭの出力（ばらつき）情報を採用することができる。
【0211】
以上説明した固体撮像装置１０，１０Ａは、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。
【0212】
図３０は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載した電子機器の構成の一例を示す図である。
【0213】
本電子機器４００は、図３０に示すように、本実施形態に係る固体撮像装置１０，１０Ａが適用可能なＣＭＯＳイメージセンサ（ＩＭＧＳＮＳ）４１０を有する。
さらに、電子機器４００は、このＣＭＯＳイメージセンサ４１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）４２０を有する。
電子機器４００は、ＣＭＯＳイメージセンサ４１０の出力信号を処理する信号処理回路(ＰＲＣ)４３０を有する。
さらに、電子機器４００は、このＣＭＯＳイメージセンサ４１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）４２０を有する。
電子機器４００は、ＣＭＯＳイメージセンサ４１０の出力信号を処理する信号処理回路(ＰＲＣ)４３０を有する。
【0214】
信号処理回路４３０は、ＣＭＯＳイメージセンサ４１０の出力信号に対して所定の信号処理を施す。
信号処理回路４３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
信号処理回路４３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
【0215】
上述したように、ＣＭＯＳイメージセンサ４１０として、前述した固体撮像装置１０，１０Ａを搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
【符号の説明】
【0216】
１０，１０Ａ・・・固体撮像装置、２０，２０Ａ・・・画素部、３０・・・垂直走査回路、４０・・・読み出し回路、４４・・・クリップ回路、５０・・・水平走査回路、６０・・・タイミング制御回路、７０・・・信号処理回路、８０・・・レスポンス生成部、８１・・・情報取得部、８２，８２Ａ・・・鍵生成部、８２０，８２０Ｂ・・・ファジー抽出器、８２１・・・初期鍵生成部、８２１１・・・ＰＵＦレスポンス入力部（Ｒｅｓｐｏｎｓｅ）、８２１２・・・真性乱数生成器（Ｒａｎｄｏｍ）、８２１３・・・符号化部（Ｅｎｃｏｄｅ）、８２１４・・・排他的論理和回路（ＸＯＲ）、８２１５・・・第１のハッシュ（Ｈａｓｈ）部、８２２，８２２Ｂ・・・鍵再生成部、８２２６・・・信頼度情報取得部、８３・・・画像データ生成部、８４・・・識別データ生成部、８５・・・一体化部、８６・・・メモリ、９０・・・読み出し部、１０・・・ＣＲ認証システム、２００・・・ＣＩＳ－ＰＵＦチップ、３００・・・マイクロコンピュータ（マイコン）、４００・・・電子機器、４１０・・・ＣＭＯＳイメージセンサ（ＩＭＧＳＮＳ）、４２０・・・光学系、４３０・・・信号処理回路（ＰＲＣ）。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】